JPH11237640A - 液晶表示基板、液晶表示装置およびその製造方法 - Google Patents
液晶表示基板、液晶表示装置およびその製造方法Info
- Publication number
- JPH11237640A JPH11237640A JP10040167A JP4016798A JPH11237640A JP H11237640 A JPH11237640 A JP H11237640A JP 10040167 A JP10040167 A JP 10040167A JP 4016798 A JP4016798 A JP 4016798A JP H11237640 A JPH11237640 A JP H11237640A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- line
- gate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 123
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 94
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000007689 inspection Methods 0.000 claims abstract description 122
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000005520 cutting process Methods 0.000 claims description 38
- 229910018904 PSV1 Inorganic materials 0.000 abstract description 12
- 230000007547 defect Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 101
- 239000010410 layer Substances 0.000 description 37
- 239000010409 thin film Substances 0.000 description 22
- 239000011159 matrix material Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 15
- 239000011521 glass Substances 0.000 description 14
- 101100137546 Arabidopsis thaliana PRF2 gene Proteins 0.000 description 13
- 101150004094 PRO2 gene Proteins 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 12
- 239000000956 alloy Substances 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 11
- 239000011651 chromium Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 5
- 102100022361 CAAX prenyl protease 1 homolog Human genes 0.000 description 5
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 5
- 101000824531 Homo sapiens CAAX prenyl protease 1 homolog Proteins 0.000 description 5
- 101001003584 Homo sapiens Prelamin-A/C Proteins 0.000 description 5
- 229910004444 SUB1 Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 4
- 101100278644 Oryza sativa subsp. japonica DTM1 gene Proteins 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 101100224481 Dictyostelium discoideum pole gene Proteins 0.000 description 2
- 101150046160 POL1 gene Proteins 0.000 description 2
- 101150110488 POL2 gene Proteins 0.000 description 2
- 229910004438 SUB2 Inorganic materials 0.000 description 2
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 2
- 101100117436 Thermus aquaticus polA gene Proteins 0.000 description 2
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- OSDXSOSJRPQCHJ-XVNBXDOJSA-N methyl 3-(3,4-dihydroxyphenyl)-3-[(E)-3-(3,4-dihydroxyphenyl)prop-2-enoyl]oxypropanoate Chemical compound C=1C=C(O)C(O)=CC=1C(CC(=O)OC)OC(=O)\C=C\C1=CC=C(O)C(O)=C1 OSDXSOSJRPQCHJ-XVNBXDOJSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 101150018444 sub2 gene Proteins 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001149 41xx steel Inorganic materials 0.000 description 1
- 241001247986 Calotropis procera Species 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 102100035233 Furin Human genes 0.000 description 1
- 101001022148 Homo sapiens Furin Proteins 0.000 description 1
- 101000701936 Homo sapiens Signal peptidase complex subunit 1 Proteins 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910018888 PSV2 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 101150020073 cut-2 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004091 panning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】配線の断線検査工程における検査針と検査端子
との接触不良による検査不良の発生を抑制する。 【解決手段】ＴＦＴ基板ＴＦＴＳＵＢ面上に、隣接する
２本以上のデータラインＤＬおよびゲートラインＧＬを
電気的に接続する配線ＤＳ１、ＤＳ２、ＧＳ１、ＧＳ２
を設け、データラインＤＬおよびゲートラインＧＬの検
査端子ＤＴＭ、ＧＴＭを、データラインＤＬおよびゲー
トラインＧＬの２本以上の上に、絶縁膜ＰＳＶ１を介し
て配置する。
との接触不良による検査不良の発生を抑制する。 【解決手段】ＴＦＴ基板ＴＦＴＳＵＢ面上に、隣接する
２本以上のデータラインＤＬおよびゲートラインＧＬを
電気的に接続する配線ＤＳ１、ＤＳ２、ＧＳ１、ＧＳ２
を設け、データラインＤＬおよびゲートラインＧＬの検
査端子ＤＴＭ、ＧＴＭを、データラインＤＬおよびゲー
トラインＧＬの２本以上の上に、絶縁膜ＰＳＶ１を介し
て配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
等をスイッチング素子として設けたアクティブ・マトリ
クス方式の液晶表示基板、液晶表示装置およびその製造
方法に関する。
等をスイッチング素子として設けたアクティブ・マトリ
クス方式の液晶表示基板、液晶表示装置およびその製造
方法に関する。
【０００２】
【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子（スイッチング素子）を設
けたものである。各画素における液晶は理論的には常時
駆動（デューティ比１．０）されているので、時分割駆
動方式を採用している、いわゆる単純マトリクス方式と
比べてアクティブ方式はコントラストが良く、特にカラ
ー液晶表示装置では欠かせない技術となりつつある。ス
イッチング素子として代表的なものとしては薄膜トラン
ジスタ（ＴＦＴ）がある。
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子（スイッチング素子）を設
けたものである。各画素における液晶は理論的には常時
駆動（デューティ比１．０）されているので、時分割駆
動方式を採用している、いわゆる単純マトリクス方式と
比べてアクティブ方式はコントラストが良く、特にカラ
ー液晶表示装置では欠かせない技術となりつつある。ス
イッチング素子として代表的なものとしては薄膜トラン
ジスタ（ＴＦＴ）がある。
【０００３】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した１
２．５型アクティブ・マトリクス方式カラー液晶ディス
プレイ」、日経エレクトロニクス、193〜210頁、1986年
12月15日、日経マグロウヒル社発行、で知られている。
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した１
２．５型アクティブ・マトリクス方式カラー液晶ディス
プレイ」、日経エレクトロニクス、193〜210頁、1986年
12月15日、日経マグロウヒル社発行、で知られている。
【０００４】アクティブ・マトリクス方式液晶表示装置
の液晶表示パネル（すなわち、液晶表示素子あるいはＬ
ＣＤとも称される）は、例えば、液晶層を介して互いに
対向配置した少なくとも一方が透明な基板のうち、一方
の基板の液晶層側の面に、ｘ方向に延在しかつｙ方向に
並設した複数本のゲートラインと、該ゲートラインと絶
縁膜を介してｙ方向に延在しかつｘ方向に並設した複数
本のデータラインとが形成され、これら各ラインで囲ま
れた領域において、単位画素領域が構成され、この各画
素領域に薄膜トランジスタおよび画素電極がそれぞれ備
えられている。
の液晶表示パネル（すなわち、液晶表示素子あるいはＬ
ＣＤとも称される）は、例えば、液晶層を介して互いに
対向配置した少なくとも一方が透明な基板のうち、一方
の基板の液晶層側の面に、ｘ方向に延在しかつｙ方向に
並設した複数本のゲートラインと、該ゲートラインと絶
縁膜を介してｙ方向に延在しかつｘ方向に並設した複数
本のデータラインとが形成され、これら各ラインで囲ま
れた領域において、単位画素領域が構成され、この各画
素領域に薄膜トランジスタおよび画素電極がそれぞれ備
えられている。
【０００５】これら画素電極は、ゲートラインからの走
査信号電圧の供給によってオンされる薄膜トランジスタ
を介してデータラインからの映像信号電圧が供給され、
これにより、対向する他方の基板に形成された共通画素
電極との間に電界を生じさせ（縦電界方式の場合）、こ
の電界によって、画素電極と共通画素電極との間に介在
された液晶層の光透過を変調させ、所定の表示を行うよ
うになっている。
査信号電圧の供給によってオンされる薄膜トランジスタ
を介してデータラインからの映像信号電圧が供給され、
これにより、対向する他方の基板に形成された共通画素
電極との間に電界を生じさせ（縦電界方式の場合）、こ
の電界によって、画素電極と共通画素電極との間に介在
された液晶層の光透過を変調させ、所定の表示を行うよ
うになっている。
【０００６】また、これらのゲートライン、データライ
ン、薄膜トランジスタ、および画素電極等は、それぞれ
異なる材料層をフォトリソグラフィ技術を用いた選択エ
ッチング方法によって、所定のパターンに形成し、順次
積層することによって形成する。
ン、薄膜トランジスタ、および画素電極等は、それぞれ
異なる材料層をフォトリソグラフィ技術を用いた選択エ
ッチング方法によって、所定のパターンに形成し、順次
積層することによって形成する。
【０００７】なお、このような液晶表示装置について
は、例えば特開昭６２−３２６５１号公報に詳述されて
いる。
は、例えば特開昭６２−３２６５１号公報に詳述されて
いる。
【０００８】
【発明が解決しようとする課題】ゲートライン、データ
ライン、薄膜トランジスタ等を形成した側の基板（以
下、ＴＦＴ基板と称す）の製造においては、ゲートライ
ンおよびデータラインが断線にいたる不良が発生する。
このため、ＴＦＴ基板の製造工程中に、電気抵抗を測定
することにより断線の有無を検査し、製品の良否を選別
する。
ライン、薄膜トランジスタ等を形成した側の基板（以
下、ＴＦＴ基板と称す）の製造においては、ゲートライ
ンおよびデータラインが断線にいたる不良が発生する。
このため、ＴＦＴ基板の製造工程中に、電気抵抗を測定
することにより断線の有無を検査し、製品の良否を選別
する。
【０００９】この断線検査工程は、ＴＦＴ基板上の検査
端子と、該検査端子の間隔に合わせて作製された複数本
の検査針を用いて、全配線について実施する。
端子と、該検査端子の間隔に合わせて作製された複数本
の検査針を用いて、全配線について実施する。
【００１０】この際、検査針と検査端子との電気的接触
が悪い場合、そのラインは不良と判定され、歩留りが低
下することになる。このような接触不良は、主に、検査
針と検査端子との位置合わせが悪い場合に生じる。特
に、基板の位置精度を確保することが困難である大型の
ガラス基板に複数枚のＴＦＴ基板を取る場合や、検査端
子の間隔が狭い高精細の液晶表示装置では、重大な問題
となる。
が悪い場合、そのラインは不良と判定され、歩留りが低
下することになる。このような接触不良は、主に、検査
針と検査端子との位置合わせが悪い場合に生じる。特
に、基板の位置精度を確保することが困難である大型の
ガラス基板に複数枚のＴＦＴ基板を取る場合や、検査端
子の間隔が狭い高精細の液晶表示装置では、重大な問題
となる。
【００１１】また、検査針は、製品の精細度に合わせて
作製するため、同時に複数種の製品を生産するために
は、該種類に応じた数の検査針を用意する必要がある。
作製するため、同時に複数種の製品を生産するために
は、該種類に応じた数の検査針を用意する必要がある。
【００１２】本発明の目的は、配線の断線検査工程にお
ける検査針と検査端子との接触不良による検査不良の発
生を抑制することにある。
ける検査針と検査端子との接触不良による検査不良の発
生を抑制することにある。
【００１３】また、本発明の別の目的は、同一の検査針
を使用して、精細度の異なる複数種の製品の検査を可能
とすることにある。
を使用して、精細度の異なる複数種の製品の検査を可能
とすることにある。
【００１４】
【課題を解決するための手段】前記課題を解決するため
に、本発明の液晶表示基板は、液晶層を介して他方の基
板と互いに対向配置し液晶表示パネルを形成する基板の
面に、ｘ方向に延在しかつｙ方向に並設した複数本のゲ
ートラインと、該ゲートラインと絶縁膜を介してｙ方向
に延在しかつｘ方向に並設した複数本のデータライン
と、前記ゲートラインを介して供給する走査信号によっ
てオンするスイッチング素子と、該オンしたスイッチン
グ素子を介して前記データラインからの映像信号を供給
する画素電極とを設けた液晶表示基板において、前記面
上に、隣接する２本以上の前記データラインまたはゲー
トラインを電気的に接続する配線を設け、該データライ
ンまたはゲートラインの検査端子を、該データラインま
たはゲートラインの２本以上の上に、第２の絶縁膜を介
して配置したことを特徴とする。
に、本発明の液晶表示基板は、液晶層を介して他方の基
板と互いに対向配置し液晶表示パネルを形成する基板の
面に、ｘ方向に延在しかつｙ方向に並設した複数本のゲ
ートラインと、該ゲートラインと絶縁膜を介してｙ方向
に延在しかつｘ方向に並設した複数本のデータライン
と、前記ゲートラインを介して供給する走査信号によっ
てオンするスイッチング素子と、該オンしたスイッチン
グ素子を介して前記データラインからの映像信号を供給
する画素電極とを設けた液晶表示基板において、前記面
上に、隣接する２本以上の前記データラインまたはゲー
トラインを電気的に接続する配線を設け、該データライ
ンまたはゲートラインの検査端子を、該データラインま
たはゲートラインの２本以上の上に、第２の絶縁膜を介
して配置したことを特徴とする。
【００１５】また、前記配線を、基板切断線の外側の当
該液晶表示基板の端部に設けたことを特徴とする。
該液晶表示基板の端部に設けたことを特徴とする。
【００１６】また、本発明の液晶表示装置は、液晶層を
介して互いに対向配置した一対の基板のうち、一方の基
板の前記液晶層側の面に、ｘ方向に延在しかつｙ方向に
並設した複数本のゲートラインと、該ゲートラインと絶
縁膜を介してｙ方向に延在しかつｘ方向に並設した複数
本のデータラインと、前記ゲートラインを介して供給す
る走査信号によってオンするスイッチング素子と、該オ
ンしたスイッチング素子を介して前記データラインから
の映像信号を供給する画素電極とを設けた液晶表示パネ
ルを有する液晶表示装置において、前記面上に設けた前
記データラインまたはゲートラインの検査端子が、該デ
ータラインまたはゲートラインの２本以上の上に、第２
の絶縁膜を介して配置されていることを特徴とする。
介して互いに対向配置した一対の基板のうち、一方の基
板の前記液晶層側の面に、ｘ方向に延在しかつｙ方向に
並設した複数本のゲートラインと、該ゲートラインと絶
縁膜を介してｙ方向に延在しかつｘ方向に並設した複数
本のデータラインと、前記ゲートラインを介して供給す
る走査信号によってオンするスイッチング素子と、該オ
ンしたスイッチング素子を介して前記データラインから
の映像信号を供給する画素電極とを設けた液晶表示パネ
ルを有する液晶表示装置において、前記面上に設けた前
記データラインまたはゲートラインの検査端子が、該デ
ータラインまたはゲートラインの２本以上の上に、第２
の絶縁膜を介して配置されていることを特徴とする。
【００１７】また、本発明の液晶表示装置の製造方法
は、液晶層を介して互いに対向配置した一対の基板のう
ち、一方の基板の前記液晶層側の面に、ｘ方向に延在し
かつｙ方向に並設した複数本のゲートラインと、該ゲー
トラインと絶縁膜を介してｙ方向に延在しかつｘ方向に
並設した複数本のデータラインと、前記ゲートラインを
介して供給する走査信号によってオンするスイッチング
素子と、該オンしたスイッチング素子を介して前記デー
タラインからの映像信号を供給する画素電極とを設けた
液晶表示パネルを有する液晶表示装置の製造方法におい
て、前記面上に、隣接する２本以上の前記データライン
またはゲートラインを電気的に接続する配線を設け、該
データラインまたはゲートラインの検査端子を、該デー
タラインまたはゲートラインの２本以上の上に、第２の
絶縁膜を介して設けることを特徴とする。
は、液晶層を介して互いに対向配置した一対の基板のう
ち、一方の基板の前記液晶層側の面に、ｘ方向に延在し
かつｙ方向に並設した複数本のゲートラインと、該ゲー
トラインと絶縁膜を介してｙ方向に延在しかつｘ方向に
並設した複数本のデータラインと、前記ゲートラインを
介して供給する走査信号によってオンするスイッチング
素子と、該オンしたスイッチング素子を介して前記デー
タラインからの映像信号を供給する画素電極とを設けた
液晶表示パネルを有する液晶表示装置の製造方法におい
て、前記面上に、隣接する２本以上の前記データライン
またはゲートラインを電気的に接続する配線を設け、該
データラインまたはゲートラインの検査端子を、該デー
タラインまたはゲートラインの２本以上の上に、第２の
絶縁膜を介して設けることを特徴とする。
【００１８】また、前記配線を、基板切断線の外側の前
記一方の基板の端部に設けることを特徴とする。
記一方の基板の端部に設けることを特徴とする。
【００１９】さらに、前記データラインの断線検査後、
前記一方の基板を切断し、前記配線を切断する工程を有
することを特徴とする。
前記一方の基板を切断し、前記配線を切断する工程を有
することを特徴とする。
【００２０】本発明では、２本以上のデータラインまた
はゲートラインを電気的に接続し、データラインまたは
ゲートラインの検査端子を隣接するデータラインまたは
ゲートラインの上に絶縁膜を介して配置し、該２本以上
のデータラインまたはゲートラインの断線を共通に検査
することにより、検査端子の平面寸法を大きくすること
ができる。したがって、断線検査装置の検査針を接触す
る際に、機械的位置合わせ精度をデータラインまたはゲ
ートラインのピッチに対して十分に確保できない場合
や、針が損傷して先端が曲がってしまった場合でも、検
査針と検査端子との合わせずれを抑制できるため、断線
検査時の検査不良の発生を抑制できる。
はゲートラインを電気的に接続し、データラインまたは
ゲートラインの検査端子を隣接するデータラインまたは
ゲートラインの上に絶縁膜を介して配置し、該２本以上
のデータラインまたはゲートラインの断線を共通に検査
することにより、検査端子の平面寸法を大きくすること
ができる。したがって、断線検査装置の検査針を接触す
る際に、機械的位置合わせ精度をデータラインまたはゲ
ートラインのピッチに対して十分に確保できない場合
や、針が損傷して先端が曲がってしまった場合でも、検
査針と検査端子との合わせずれを抑制できるため、断線
検査時の検査不良の発生を抑制できる。
【００２１】また、検査端子の大きさを調整して該検査
端子を設けることにより、精細度の異なる複数種の製品
に対して、検査針を共通にすることができる。このた
め、種類の異なる製品を同時に生産する製造工程におい
て、検査針を交換する時間を省略し、生産効率を向上で
きる。
端子を設けることにより、精細度の異なる複数種の製品
に対して、検査針を共通にすることができる。このた
め、種類の異なる製品を同時に生産する製造工程におい
て、検査針を交換する時間を省略し、生産効率を向上で
きる。
【００２２】本発明は、ピッチがゲートラインの例えば
１／３と小さいデータラインに適用して効果が大きい
が、ゲートラインに適用してもよく、また、データライ
ンおよびゲートラインの両方に適用してもよい。さら
に、縦電界方式や横電界方式のアクティブマトリクス方
式の液晶表示装置のデータラインやゲートラインにも、
ＦＣＡ（フリップ チップ アタッチメント）、すなわ
ち、ＣＯＧ（チップ オン ガラス）方式の液晶表示装置
にも、あるいは単純マトリクス方式の液晶表示装置の帯
状透明画素電極にも適用可能である。
１／３と小さいデータラインに適用して効果が大きい
が、ゲートラインに適用してもよく、また、データライ
ンおよびゲートラインの両方に適用してもよい。さら
に、縦電界方式や横電界方式のアクティブマトリクス方
式の液晶表示装置のデータラインやゲートラインにも、
ＦＣＡ（フリップ チップ アタッチメント）、すなわ
ち、ＣＯＧ（チップ オン ガラス）方式の液晶表示装置
にも、あるいは単純マトリクス方式の液晶表示装置の帯
状透明画素電極にも適用可能である。
【００２３】
【発明の実施の形態】以下、図面を用いて本発明を縦電
界方式アクティブ・マトリクス型液晶表示装置に適用し
た実施の形態について詳細に説明する。なお、以下で説
明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
界方式アクティブ・マトリクス型液晶表示装置に適用し
た実施の形態について詳細に説明する。なお、以下で説
明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【００２４】実施の形態１ 《液晶表示パネルＰＮＬ》図２は液晶表示パネルＰＮＬ
の要部断面図（図３のＡ１−Ａ２切断線に対応する断面
図）、すなわち、ＴＦＴ基板ＴＦＴＳＵＢのゲートライ
ンＧＬとデータラインＤＬの交差部から画素電極ＩＴＯ
１を横切り、さらに該ゲートラインＧＬを横切る断面図
である。
の要部断面図（図３のＡ１−Ａ２切断線に対応する断面
図）、すなわち、ＴＦＴ基板ＴＦＴＳＵＢのゲートライ
ンＧＬとデータラインＤＬの交差部から画素電極ＩＴＯ
１を横切り、さらに該ゲートラインＧＬを横切る断面図
である。
【００２５】液晶表示パネルＰＮＬは、所定の間隙を隔
てて互いに対向配置されたいわゆるＴＦＴ基板ＴＦＴＳ
ＵＢとその対向基板ＯＰＳＵＢとを外囲器とし、この１
対の基板間に液晶層ＬＣが介在されている。
てて互いに対向配置されたいわゆるＴＦＴ基板ＴＦＴＳ
ＵＢとその対向基板ＯＰＳＵＢとを外囲器とし、この１
対の基板間に液晶層ＬＣが介在されている。
【００２６】ＴＦＴ基板ＴＦＴＳＵＢの液晶層ＬＣ側の
面には、ゲートライン（走査信号線）ＧＬ、薄膜トラン
ジスタＴＦＴ、データライン（映像信号線またはドレイ
ンライン）ＤＬ、透明画素電極ＩＴＯ１等が形成され、
また、対向基板ＯＰＳＵＢの液晶層ＬＣ側の面には、遮
光膜（ブラックマトリクス）ＢＭ、カラーフィルタＦＩ
Ｌ、共通透明画素電極ＩＴＯ２等が形成されている。
面には、ゲートライン（走査信号線）ＧＬ、薄膜トラン
ジスタＴＦＴ、データライン（映像信号線またはドレイ
ンライン）ＤＬ、透明画素電極ＩＴＯ１等が形成され、
また、対向基板ＯＰＳＵＢの液晶層ＬＣ側の面には、遮
光膜（ブラックマトリクス）ＢＭ、カラーフィルタＦＩ
Ｌ、共通透明画素電極ＩＴＯ２等が形成されている。
【００２７】同図では明らかにされていないが、その単
位画素（カラー表示においては、隣接する３個の単位画
素によって一画素が構成される）において、その薄膜ト
ランジスタＴＦＴがゲートラインＧＬからの走査信号に
よってオンされ、このオンされた薄膜トランジスタＴＦ
Ｔを介してデータラインＤＬからの映像信号が画素電極
ＩＴＯ１に供給され、この画素電極ＩＴＯ１と共通画素
電極ＩＴＯ２との間にそれらに印加される電圧に応じた
電界を生じさせる。
位画素（カラー表示においては、隣接する３個の単位画
素によって一画素が構成される）において、その薄膜ト
ランジスタＴＦＴがゲートラインＧＬからの走査信号に
よってオンされ、このオンされた薄膜トランジスタＴＦ
Ｔを介してデータラインＤＬからの映像信号が画素電極
ＩＴＯ１に供給され、この画素電極ＩＴＯ１と共通画素
電極ＩＴＯ２との間にそれらに印加される電圧に応じた
電界を生じさせる。
【００２８】これによって、画素電極ＩＴＯ１と共通画
素電極ＩＴＯ２との間の液晶層ＬＣが変調し、その光透
過率が変化するようになっている。
素電極ＩＴＯ２との間の液晶層ＬＣが変調し、その光透
過率が変化するようになっている。
【００２９】例えばＴＦＴ基板ＴＦＴＳＵＢの外側に配
置されるここでは図示しないバックライト（図２２の符
号ＢＬ参照）からの光が液晶層ＬＣおよびカラーフィル
タＦＩＬを介して、対向基板ＯＰＳＵＢの外側、すなわ
ち、表示観察側に透過するようになっている。
置されるここでは図示しないバックライト（図２２の符
号ＢＬ参照）からの光が液晶層ＬＣおよびカラーフィル
タＦＩＬを介して、対向基板ＯＰＳＵＢの外側、すなわ
ち、表示観察側に透過するようになっている。
【００３０】なお、ＳＵＢ１、ＳＵＢ２は透明ガラス基
板、ＯＲＩ１、ＯＲＩ２は配向膜、ＰＯＬ１、ＰＯＬ２
は偏光板である。
板、ＯＲＩ１、ＯＲＩ２は配向膜、ＰＯＬ１、ＰＯＬ２
は偏光板である。
【００３１】以下、上述した各構成部材について順次説
明する。
明する。
【００３２】《ＴＦＴ基板ＴＦＴＳＵＢ》図３はＴＦＴ
基板ＴＦＴＳＵＢの液晶層ＬＣ側から見た単位画素とそ
の周辺領域の平面パターンを示す要部平面図である。
基板ＴＦＴＳＵＢの液晶層ＬＣ側から見た単位画素とそ
の周辺領域の平面パターンを示す要部平面図である。
【００３３】図２、図３に示すように、まず、ＴＦＴ基
板ＴＦＴＳＵＢの液晶層ＬＣ側の面には、互いに平行に
離間して設けられた複数本のゲートラインＧＬと、これ
らゲートラインＧＬと交差して（絶縁膜ＧＩで絶縁され
ている）互いに平行に離間して設けられた複数本のデー
タラインＤＬとが形成されている。
板ＴＦＴＳＵＢの液晶層ＬＣ側の面には、互いに平行に
離間して設けられた複数本のゲートラインＧＬと、これ
らゲートラインＧＬと交差して（絶縁膜ＧＩで絶縁され
ている）互いに平行に離間して設けられた複数本のデー
タラインＤＬとが形成されている。
【００３４】互いに隣接する２本のゲートラインＧＬ
と、互いに隣接する２本のデータラインＤＬとで囲まれ
た領域によって画素領域がそれぞれ形成され、これら各
画素領域には、それぞれその領域のほぼ全域にわたって
画素電極ＩＴＯ１が形成されている。
と、互いに隣接する２本のデータラインＤＬとで囲まれ
た領域によって画素領域がそれぞれ形成され、これら各
画素領域には、それぞれその領域のほぼ全域にわたって
画素電極ＩＴＯ１が形成されている。
【００３５】スイッチング素子として機能する薄膜トラ
ンジスタＴＦＴは、各画素電極ＩＴＯ１毎にゲートライ
ンＧＬ上に形成され、そのソース電極ＳＤ１が画素電極
ＩＴＯ１に接続されている。
ンジスタＴＦＴは、各画素電極ＩＴＯ１毎にゲートライ
ンＧＬ上に形成され、そのソース電極ＳＤ１が画素電極
ＩＴＯ１に接続されている。
【００３６】ゲートラインＧＬに供給される走査信号電
圧は、該ゲートラインＧＬの一部領域で構成される薄膜
トランジスタＴＦＴのゲート電極に印加されて該薄膜ト
ランジスタＴＦＴがオン状態となり、このとき、データ
ラインＤＬに供給された映像信号電圧がソース電極ＳＤ
１を介して画素電極ＩＴＯ１に書き込まれるようになっ
ている。
圧は、該ゲートラインＧＬの一部領域で構成される薄膜
トランジスタＴＦＴのゲート電極に印加されて該薄膜ト
ランジスタＴＦＴがオン状態となり、このとき、データ
ラインＤＬに供給された映像信号電圧がソース電極ＳＤ
１を介して画素電極ＩＴＯ１に書き込まれるようになっ
ている。
【００３７】《ゲートラインＧＬ》図２に示すように、
ゲートラインＧＬは、単層の導電膜ｇ１で形成されてい
る。導電膜ｇ１としては、厚さ６００〜３０００ÅのＣ
ｒ（クロム）やＭｏ（モリブデン）、またはこれらと他
の高融点金属との合金等が用いられる。本例では、厚さ
２０００Å程度のスパッタリングで形成されたＣｒとＭ
ｏの合金膜（Ｃｒ５０ｗｔ％、Ｍｏ５０ｗｔ％）を用い
た。
ゲートラインＧＬは、単層の導電膜ｇ１で形成されてい
る。導電膜ｇ１としては、厚さ６００〜３０００ÅのＣ
ｒ（クロム）やＭｏ（モリブデン）、またはこれらと他
の高融点金属との合金等が用いられる。本例では、厚さ
２０００Å程度のスパッタリングで形成されたＣｒとＭ
ｏの合金膜（Ｃｒ５０ｗｔ％、Ｍｏ５０ｗｔ％）を用い
た。
【００３８】データラインＤＬは、導電膜ｄ１で形成さ
れている。この導電膜ｄ１は、高融点金属、例えばＣｒ
やＭｏの合金が用いられる。本例では、Ｃｒ７０ｗｔ
％、Ｍｏ３０ｗｔ％の合金を用いた。この他、Ｃｒ８０
ｗｔ％、Ｍｏ２０ｗｔ％、あるいはＣｒ５０ｗｔ％、Ｍ
ｏ５０ｗｔ％等を用いてもよい。
れている。この導電膜ｄ１は、高融点金属、例えばＣｒ
やＭｏの合金が用いられる。本例では、Ｃｒ７０ｗｔ
％、Ｍｏ３０ｗｔ％の合金を用いた。この他、Ｃｒ８０
ｗｔ％、Ｍｏ２０ｗｔ％、あるいはＣｒ５０ｗｔ％、Ｍ
ｏ５０ｗｔ％等を用いてもよい。
【００３９】《薄膜トランジスタＴＦＴ》図２、図３に
示すように、透明ガラス基板ＳＵＢ１上にはゲートライ
ンＧＬが形成され、その表面にゲート絶縁膜ＧＩ、半導
体層ＡＳ等が形成され、薄膜トランジスタＴＦＴが構成
される。薄膜トランジスタＴＦＴは、例えばゲートライ
ンＧＬ上にバイアス電圧を印加すると、ソース電極ＳＤ
１−ドレイン電極（データラインＤＬ）間のチャネル抵
抗が小さくなり、バイアス電圧をゼロにすると、チャネ
ル抵抗は大きくなるように動作する。
示すように、透明ガラス基板ＳＵＢ１上にはゲートライ
ンＧＬが形成され、その表面にゲート絶縁膜ＧＩ、半導
体層ＡＳ等が形成され、薄膜トランジスタＴＦＴが構成
される。薄膜トランジスタＴＦＴは、例えばゲートライ
ンＧＬ上にバイアス電圧を印加すると、ソース電極ＳＤ
１−ドレイン電極（データラインＤＬ）間のチャネル抵
抗が小さくなり、バイアス電圧をゼロにすると、チャネ
ル抵抗は大きくなるように動作する。
【００４０】ゲートラインＧＬの一領域であるゲート電
極上に窒化Ｓｉ（シリコン）からなるゲート絶縁膜ＧＩ
を設け、その上に不純物を添加しない非晶質Ｓｉからな
るｉ型半導体層ＡＳ、および不純物を添加した非晶質Ｓ
ｉからなるｎ型半導体層ｄ０を形成する。さらに、その
上にソース電極ＳＤ１、ドレイン電極（データラインＤ
Ｌがその役目を果たし、以下特に明記しない限り、ドレ
イン電極はデータラインＤＬとする）を形成し、薄膜ト
ランジスタＴＦＴを構成している。
極上に窒化Ｓｉ（シリコン）からなるゲート絶縁膜ＧＩ
を設け、その上に不純物を添加しない非晶質Ｓｉからな
るｉ型半導体層ＡＳ、および不純物を添加した非晶質Ｓ
ｉからなるｎ型半導体層ｄ０を形成する。さらに、その
上にソース電極ＳＤ１、ドレイン電極（データラインＤ
Ｌがその役目を果たし、以下特に明記しない限り、ドレ
イン電極はデータラインＤＬとする）を形成し、薄膜ト
ランジスタＴＦＴを構成している。
【００４１】ゲート絶縁膜ＧＩの材料としては、例えば
プラズマＣＶＤ法によって形成する窒化Ｓｉが選択さ
れ、２０００〜５０００Åの厚さ（本例では３５００Å
程度）に形成されている。ｉ型半導体層ＡＳは、５００
〜２５００Åの厚さ（本例では２０００Å程度）で形成
されている。
プラズマＣＶＤ法によって形成する窒化Ｓｉが選択さ
れ、２０００〜５０００Åの厚さ（本例では３５００Å
程度）に形成されている。ｉ型半導体層ＡＳは、５００
〜２５００Åの厚さ（本例では２０００Å程度）で形成
されている。
【００４２】ｉ型半導体層ＡＳは、５００〜２５００Å
の厚さ（本例では２０００Å程度）で形成されている。
ｎ型半導体層ｄ０は、ｉ型半導体層ＡＳとオーミックコ
ンタクトを形成するために設けられ、Ｐ（リン）をドー
プした非晶質Ｓｉ半導体層で形成されている。
の厚さ（本例では２０００Å程度）で形成されている。
ｎ型半導体層ｄ０は、ｉ型半導体層ＡＳとオーミックコ
ンタクトを形成するために設けられ、Ｐ（リン）をドー
プした非晶質Ｓｉ半導体層で形成されている。
【００４３】なお、本例の液晶表示パネルＰＮＬでは、
便宜上一方をソース電極、他方をドレイン電極と固定し
て呼ぶことにする。ソース電極、ドレイン電極の称呼
は、本来その間のバイアスの特性によって決められる
が、動作中にその極性が反転し、ソース電極、ドレイン
電極が入れ替ってしまうからである。
便宜上一方をソース電極、他方をドレイン電極と固定し
て呼ぶことにする。ソース電極、ドレイン電極の称呼
は、本来その間のバイアスの特性によって決められる
が、動作中にその極性が反転し、ソース電極、ドレイン
電極が入れ替ってしまうからである。
【００４４】《ソース電極ＳＤ１》ソース電極ＳＤ１
は、ｎ型Ｓｉ半導体層ｄ０およびゲート絶縁膜ＧＩ上に
形成され、導電膜ｄ１によって構成されている。
は、ｎ型Ｓｉ半導体層ｄ０およびゲート絶縁膜ＧＩ上に
形成され、導電膜ｄ１によって構成されている。
【００４５】《透明画素電極ＩＴＯ１》画素電極ＩＴＯ
１は、結晶質の酸化インジウム錫（Indium-Tin-0xide：
ＩＴＯ）等の透明導電膜ｄ２で形成される。この透明導
電膜ｄ２は、ＩＴＯのスパッタリング膜によって形成さ
れ、その厚さは３００〜３０００Å（本例では１４００
Å程度）である。
１は、結晶質の酸化インジウム錫（Indium-Tin-0xide：
ＩＴＯ）等の透明導電膜ｄ２で形成される。この透明導
電膜ｄ２は、ＩＴＯのスパッタリング膜によって形成さ
れ、その厚さは３００〜３０００Å（本例では１４００
Å程度）である。
【００４６】《保持容量Ｃａｄｄ》図３に示すように、
保持容量Ｃａｄｄは、薄膜トランジスタＴＦＴが形成さ
れた側と（基板面方向）反対側のゲートラインＧＬ上に
形成され、このゲートラインＧＬ上に絶縁膜ＧＩおよび
保護膜ＰＳＶ１を挟んで延在された画素電極ＩＴＯ１と
の重畳領域の容量で構成されている。この保持容量Ｃａ
ｄｄは、液晶層ＬＣの容量の減衰や薄膜トランジスタＴ
ＦＴのオフ時の電圧低下を防止する働きを有する。
保持容量Ｃａｄｄは、薄膜トランジスタＴＦＴが形成さ
れた側と（基板面方向）反対側のゲートラインＧＬ上に
形成され、このゲートラインＧＬ上に絶縁膜ＧＩおよび
保護膜ＰＳＶ１を挟んで延在された画素電極ＩＴＯ１と
の重畳領域の容量で構成されている。この保持容量Ｃａ
ｄｄは、液晶層ＬＣの容量の減衰や薄膜トランジスタＴ
ＦＴのオフ時の電圧低下を防止する働きを有する。
【００４７】《保護膜ＰＳＶ１》図２、図３に示すよう
に、ＴＦＴ基板ＴＦＴＳＵＢの薄膜トランジスタＴＦＴ
等を形成した液晶層ＬＣ側の表面においては、画素電極
ＩＴＯ１とソース電極ＳＤ１を電気的に接続する部分
や、ＴＦＴ基板ＴＦＴＳＵＢの周辺部に設けられたゲー
トラインＧＬおよびデータラインＤＬの端子部の一部を
除き、保護膜ＰＳＶ１で覆われる。
に、ＴＦＴ基板ＴＦＴＳＵＢの薄膜トランジスタＴＦＴ
等を形成した液晶層ＬＣ側の表面においては、画素電極
ＩＴＯ１とソース電極ＳＤ１を電気的に接続する部分
や、ＴＦＴ基板ＴＦＴＳＵＢの周辺部に設けられたゲー
トラインＧＬおよびデータラインＤＬの端子部の一部を
除き、保護膜ＰＳＶ１で覆われる。
【００４８】保護膜ＰＳＶ１は、主に薄膜トランジスタ
ＴＦＴを湿気等から保護する目的で形成され、例えばプ
ラズマＣＶＤ法により、厚さ２０００〜８０００Åの酸
化Ｓｉ膜や窒化Ｓｉ膜で形成される。また、本例におい
ては、データラインＤＬと画素電極ＩＴＯ１の短絡不良
を防止する。すなわち、製造工程において、データライ
ンＤＬまたは画素電極ＩＴＯ１のパターンの加工不良に
より両膜が平面的に重なった場合が発生しても、保護膜
ＰＳＶ１によって絶縁分離されているため、短絡不良を
防止することができる。
ＴＦＴを湿気等から保護する目的で形成され、例えばプ
ラズマＣＶＤ法により、厚さ２０００〜８０００Åの酸
化Ｓｉ膜や窒化Ｓｉ膜で形成される。また、本例におい
ては、データラインＤＬと画素電極ＩＴＯ１の短絡不良
を防止する。すなわち、製造工程において、データライ
ンＤＬまたは画素電極ＩＴＯ１のパターンの加工不良に
より両膜が平面的に重なった場合が発生しても、保護膜
ＰＳＶ１によって絶縁分離されているため、短絡不良を
防止することができる。
【００４９】《ドレイン検査端子ＤＴＭおよびゲート検
査端子ＧＴＭ》図１（Ａ）はドレイン検査端子（データ
ライン検査端子）ＤＴＭ部のデータラインＤＬを横断す
る方向の断面図、（Ｂ）はゲート検査端子（ゲートライ
ン検査端子）ＧＴＭ部のゲートラインＧＬを横断する方
向の断面図、（Ｃ）は基板切断前のＴＦＴ基板ＴＦＴＳ
ＵＢの概略平面図である。（Ａ）は（Ｃ）のＢ１−Ｂ２
切断線における断面図、（Ｂ）は（Ｃ）のＣ１−Ｃ２切
断線における断面図である。
査端子ＧＴＭ》図１（Ａ）はドレイン検査端子（データ
ライン検査端子）ＤＴＭ部のデータラインＤＬを横断す
る方向の断面図、（Ｂ）はゲート検査端子（ゲートライ
ン検査端子）ＧＴＭ部のゲートラインＧＬを横断する方
向の断面図、（Ｃ）は基板切断前のＴＦＴ基板ＴＦＴＳ
ＵＢの概略平面図である。（Ａ）は（Ｃ）のＢ１−Ｂ２
切断線における断面図、（Ｂ）は（Ｃ）のＣ１−Ｃ２切
断線における断面図である。
【００５０】図１（Ａ）に示すように、ドレイン検査端
子ＤＴＭは、導電膜ｄ１からなるデータラインＤＬに、
該導電膜ｄ１を被覆する保護膜ＰＳＶ１を介して接続さ
れたＩＴＯ膜からなる導電膜ｄ２によって構成される。
なお、駆動ＩＣチップが搭載されたＴＣＰ（テープ キ
ャリア パッケージ）が接続され、データラインＤＬに
外部から電圧信号が印加されるドレイン端子ＤＴＣＰ
（図１（Ｃ））も、同様の構成であるが、１本のデータ
ラインＤＬ毎に１個ずつ形成される。これに対し、ドレ
イン検査端子ＤＴＭは、複数本（ここでは３本）のデー
タラインＤＬに１個ずつ形成される。また、ドレイン検
査端子ＤＴＭの透明導電膜ｄ２と、透明画素電極ＩＴＯ
１の透明導電膜ｄ２とは同一の工程で形成される。
子ＤＴＭは、導電膜ｄ１からなるデータラインＤＬに、
該導電膜ｄ１を被覆する保護膜ＰＳＶ１を介して接続さ
れたＩＴＯ膜からなる導電膜ｄ２によって構成される。
なお、駆動ＩＣチップが搭載されたＴＣＰ（テープ キ
ャリア パッケージ）が接続され、データラインＤＬに
外部から電圧信号が印加されるドレイン端子ＤＴＣＰ
（図１（Ｃ））も、同様の構成であるが、１本のデータ
ラインＤＬ毎に１個ずつ形成される。これに対し、ドレ
イン検査端子ＤＴＭは、複数本（ここでは３本）のデー
タラインＤＬに１個ずつ形成される。また、ドレイン検
査端子ＤＴＭの透明導電膜ｄ２と、透明画素電極ＩＴＯ
１の透明導電膜ｄ２とは同一の工程で形成される。
【００５１】図１（Ｂ）に示すように、ゲート検査端子
ＧＴＭは、導電膜ｇ１からなるゲートラインＧＬに、該
導電膜ｇ１を被覆するゲート絶縁膜ＧＩおよび保護膜Ｐ
ＳＶ１を介して接続されたＩＴＯ膜からなる導電膜ｄ２
によって構成される。なお、駆動ＩＣチップが搭載され
たＴＣＰが接続され、ゲートラインＧＬに外部から電圧
信号が印加されるゲート端子ＧＴＣＰ（図１（Ｃ））
も、同様の構成であるが、１本のゲートラインＧＬ毎に
１個ずつ形成される。これに対し、ゲート検査端子ＧＴ
Ｍは、複数本（ここでは３本）のゲートラインＧＬに１
個ずつ形成される。また、ゲート検査端子ＧＴＭの透明
導電膜ｄ２と、透明画素電極ＩＴＯ１の透明導電膜ｄ２
とは同一の工程で形成される。
ＧＴＭは、導電膜ｇ１からなるゲートラインＧＬに、該
導電膜ｇ１を被覆するゲート絶縁膜ＧＩおよび保護膜Ｐ
ＳＶ１を介して接続されたＩＴＯ膜からなる導電膜ｄ２
によって構成される。なお、駆動ＩＣチップが搭載され
たＴＣＰが接続され、ゲートラインＧＬに外部から電圧
信号が印加されるゲート端子ＧＴＣＰ（図１（Ｃ））
も、同様の構成であるが、１本のゲートラインＧＬ毎に
１個ずつ形成される。これに対し、ゲート検査端子ＧＴ
Ｍは、複数本（ここでは３本）のゲートラインＧＬに１
個ずつ形成される。また、ゲート検査端子ＧＴＭの透明
導電膜ｄ２と、透明画素電極ＩＴＯ１の透明導電膜ｄ２
とは同一の工程で形成される。
【００５２】なお、（Ｃ）において、ＧＣＵＴ１、ＧＣ
ＵＴ１、ＧＣＵＴ３、ＧＣＵＴ４はＴＦＴ基板ＴＦＴＳ
ＵＢの切断線（主要部のみ示す）、ＧＳＯは表示領域、
ＤＳ１、ＤＳ２、ＤＳ３はデータラインＤＬを複数本
（ここでは３本）毎に電気的に接続する接続配線、ＤＣ
ＬはデータラインＤＬを共通に短絡するデータライン共
通短絡配線、ＤＴＣＰは外部からのデータ信号を入力す
るＴＣＰの出力端子と接続するためのドレイン端子、Ｇ
Ｓ１、ＧＳ２、ＧＳ３はゲートラインＧＬを複数本（こ
こでは３本）毎に電気的に接続する接続配線、ＧＣＬは
ゲートラインＧＬを共通に短絡するゲートライン共通短
絡配線、ＧＴＣＰは外部からのゲート信号を入力するＴ
ＣＰの出力端子と接続するための端子、ＤＣＴはデータ
ラインＤＬの断線を検査するための検査端子、ＧＣＴは
ゲートラインＧＬの断線を検査するための検査端子であ
る（検査方法等の詳細は後述）。
ＵＴ１、ＧＣＵＴ３、ＧＣＵＴ４はＴＦＴ基板ＴＦＴＳ
ＵＢの切断線（主要部のみ示す）、ＧＳＯは表示領域、
ＤＳ１、ＤＳ２、ＤＳ３はデータラインＤＬを複数本
（ここでは３本）毎に電気的に接続する接続配線、ＤＣ
ＬはデータラインＤＬを共通に短絡するデータライン共
通短絡配線、ＤＴＣＰは外部からのデータ信号を入力す
るＴＣＰの出力端子と接続するためのドレイン端子、Ｇ
Ｓ１、ＧＳ２、ＧＳ３はゲートラインＧＬを複数本（こ
こでは３本）毎に電気的に接続する接続配線、ＧＣＬは
ゲートラインＧＬを共通に短絡するゲートライン共通短
絡配線、ＧＴＣＰは外部からのゲート信号を入力するＴ
ＣＰの出力端子と接続するための端子、ＤＣＴはデータ
ラインＤＬの断線を検査するための検査端子、ＧＣＴは
ゲートラインＧＬの断線を検査するための検査端子であ
る（検査方法等の詳細は後述）。
【００５３】《データラインＤＬ》図１６は図１（Ｃ）
の基板切断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図の
うち、データラインＤＬ部分のみを示した図である。本
実施の形態は、ＴＣＰ方式の駆動ＩＣを使用する場合で
ある。
の基板切断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図の
うち、データラインＤＬ部分のみを示した図である。本
実施の形態は、ＴＣＰ方式の駆動ＩＣを使用する場合で
ある。
【００５４】本実施の形態では、ＴＦＴ基板ＴＦＴＳＵ
Ｂ上に設けられた複数本のデータラインＤＬのうち３本
（ＤＬ１、ＤＬ２、ＤＬ３）を例に挙げて説明する。デ
ータラインＤＬは、その断線の有無を検査するために、
次のように電気的に接続される。
Ｂ上に設けられた複数本のデータラインＤＬのうち３本
（ＤＬ１、ＤＬ２、ＤＬ３）を例に挙げて説明する。デ
ータラインＤＬは、その断線の有無を検査するために、
次のように電気的に接続される。
【００５５】図上側にあるドレイン端子ＤＴＣＰは、駆
動ＩＣと電気的に接続するために設けられている。図下
側にあるドレイン検査端子ＤＴＭは、後述する断線検査
時に検査針を接触させ、電気的な導通を取るために設け
られている。
動ＩＣと電気的に接続するために設けられている。図下
側にあるドレイン検査端子ＤＴＭは、後述する断線検査
時に検査針を接触させ、電気的な導通を取るために設け
られている。
【００５６】下側のドレイン検査端子ＤＴＭ１はデータ
ラインＤＬ１に接続され、データラインＤＬ１は上側の
ドレイン端子ＤＴＣＰ１に接続されている。ドレイン端
子ＤＴＣＰ１はその隣接するドレイン端子ＤＴＣＰ２と
接続配線ＤＳ１により接続され、ドレイン端子ＤＴＣＰ
２はデータラインＤＬ２と接続されている。データライ
ンＤＬ２はドレイン検査端子ＤＴＭ１とは直接接続され
ず、図１（Ａ）に示したように保護膜ＰＳＶ１を介して
絶縁されている。データラインＤＬ２はそのさらに隣接
するデータラインＤＬ３と接続配線ＤＳ２により接続さ
れている。データラインＤＬ３はドレイン端子ＤＴＣＰ
３と接続され、ドレイン端子ＤＴＣＰ３は接続配線ＤＳ
３により共通短絡配線ＤＣＬと接続されている。共通短
絡配線ＤＣＬには、検査針を接触させる検査端子ＤＣＴ
が接続されて設けられている。このように、データライ
ンＤＬは３本を１つの組として繰り返し配置され、接続
されている。
ラインＤＬ１に接続され、データラインＤＬ１は上側の
ドレイン端子ＤＴＣＰ１に接続されている。ドレイン端
子ＤＴＣＰ１はその隣接するドレイン端子ＤＴＣＰ２と
接続配線ＤＳ１により接続され、ドレイン端子ＤＴＣＰ
２はデータラインＤＬ２と接続されている。データライ
ンＤＬ２はドレイン検査端子ＤＴＭ１とは直接接続され
ず、図１（Ａ）に示したように保護膜ＰＳＶ１を介して
絶縁されている。データラインＤＬ２はそのさらに隣接
するデータラインＤＬ３と接続配線ＤＳ２により接続さ
れている。データラインＤＬ３はドレイン端子ＤＴＣＰ
３と接続され、ドレイン端子ＤＴＣＰ３は接続配線ＤＳ
３により共通短絡配線ＤＣＬと接続されている。共通短
絡配線ＤＣＬには、検査針を接触させる検査端子ＤＣＴ
が接続されて設けられている。このように、データライ
ンＤＬは３本を１つの組として繰り返し配置され、接続
されている。
【００５７】なお、ゲートラインＧＬの配線接続構成に
ついては、データラインＤＬと同様であるので、説明を
省略する（図１（Ｃ）参照）。
ついては、データラインＤＬと同様であるので、説明を
省略する（図１（Ｃ）参照）。
【００５８】《データラインＤＬの断線検査工程》断線
検査工程は、データラインＤＬおよびゲートラインＧＬ
の断線の有無を確認し、不良基板の選別を目的として実
施される。
検査工程は、データラインＤＬおよびゲートラインＧＬ
の断線の有無を確認し、不良基板の選別を目的として実
施される。
【００５９】以下、ＴＦＴ基板ＴＦＴＳＵＢのデータラ
インＤＬの断線検査工程について説明する。
インＤＬの断線検査工程について説明する。
【００６０】図１７はデータラインＤＬの断線検査工程
を説明するための図である。
を説明するための図である。
【００６１】ＳＴＧはＴＦＴ基板ＴＦＴＳＵＢを支持す
るステージ、ＰＲＯ１、ＰＲＯ２は検査針、ＤＲ１、Ｄ
Ｒ２は検査針の駆動装置、ＰＵは電源装置、ＣＭは電流
計である。
るステージ、ＰＲＯ１、ＰＲＯ２は検査針、ＤＲ１、Ｄ
Ｒ２は検査針の駆動装置、ＰＵは電源装置、ＣＭは電流
計である。
【００６２】断線検査装置は、通常、任意の電圧を発す
る直流電源装置ＰＵと、電源装置ＰＵに接続された検査
針（電気接触針）ＰＲＯ１と、直流電流計ＣＭと、電流
計ＣＭに接続された検査針ＰＲＯ２と、検査するＴＦＴ
基板ＴＦＴＳＵＢをいするステージＳＴＧと、検査針Ｐ
ＲＯ１、ＰＲＯ２を上下および水平方向に移動させる駆
動装置ＤＲ１、ＤＲ２から構成される。
る直流電源装置ＰＵと、電源装置ＰＵに接続された検査
針（電気接触針）ＰＲＯ１と、直流電流計ＣＭと、電流
計ＣＭに接続された検査針ＰＲＯ２と、検査するＴＦＴ
基板ＴＦＴＳＵＢをいするステージＳＴＧと、検査針Ｐ
ＲＯ１、ＰＲＯ２を上下および水平方向に移動させる駆
動装置ＤＲ１、ＤＲ２から構成される。
【００６３】このような検査装置により断線検査を実施
するには、まず、ステージＳＴＧ上にＴＦＴ基板ＴＦＴ
ＳＵＢを載置する。次に、駆動装置ＤＲ１、ＤＲ２によ
り検査針ＰＲＯ１、ＰＲＯ２をＴＦＴ基板ＴＦＴＳＵＢ
上の検査端子ＤＴＭ１、ＤＣＴ（図１６）に接触させ、
電源装置ＰＵから検査針ＰＲＯ１、ＰＲＯ２と検査端子
ＤＴＭ１、ＤＣＴとを介してデータラインＤＬ１、ＤＬ
２、ＤＬ３に電圧を印加し、電流計ＣＭにより電流値を
測定し、データラインＤＬ１〜ＤＬ３の抵抗を算出して
断線の有無を判定する。電流値が、あらかじめ定められ
た下限閾値より小さい場合に、断線不良と判定する。次
に、検査端子ＤＴＭに接触させた検査針ＰＲＯ２を駆動
装置ＤＲ２により隣接する次の検査端子ＤＴＭ２に接触
させ、ＤＬ１〜ＤＬ３の組と隣接する次の（検査端子Ｄ
ＴＭ２に接続された）データラインの断線検査を実施す
る。このように、検査針ＰＲＯ２を駆動装置ＤＲ２によ
り移動して検査を行うが、位置合わせが良好に行われな
い場合や、検査針ＰＲＯ２の先端が曲がってしまった場
合など、検査針ＰＲＯ２が検査端子ＤＴＭと良好に接触
しない場合は、検査電流が下限閾値以下となり断線と誤
判定される。
するには、まず、ステージＳＴＧ上にＴＦＴ基板ＴＦＴ
ＳＵＢを載置する。次に、駆動装置ＤＲ１、ＤＲ２によ
り検査針ＰＲＯ１、ＰＲＯ２をＴＦＴ基板ＴＦＴＳＵＢ
上の検査端子ＤＴＭ１、ＤＣＴ（図１６）に接触させ、
電源装置ＰＵから検査針ＰＲＯ１、ＰＲＯ２と検査端子
ＤＴＭ１、ＤＣＴとを介してデータラインＤＬ１、ＤＬ
２、ＤＬ３に電圧を印加し、電流計ＣＭにより電流値を
測定し、データラインＤＬ１〜ＤＬ３の抵抗を算出して
断線の有無を判定する。電流値が、あらかじめ定められ
た下限閾値より小さい場合に、断線不良と判定する。次
に、検査端子ＤＴＭに接触させた検査針ＰＲＯ２を駆動
装置ＤＲ２により隣接する次の検査端子ＤＴＭ２に接触
させ、ＤＬ１〜ＤＬ３の組と隣接する次の（検査端子Ｄ
ＴＭ２に接続された）データラインの断線検査を実施す
る。このように、検査針ＰＲＯ２を駆動装置ＤＲ２によ
り移動して検査を行うが、位置合わせが良好に行われな
い場合や、検査針ＰＲＯ２の先端が曲がってしまった場
合など、検査針ＰＲＯ２が検査端子ＤＴＭと良好に接触
しない場合は、検査電流が下限閾値以下となり断線と誤
判定される。
【００６４】しかし、本実施の形態では、図１６に示し
たように、隣接する２本以上（図では３本）のデータラ
インＤＬをＴＦＴ基板ＴＦＴＳＵＢの基板切断線ＣＵＴ
１、ＣＵＴ２の外側の端部で接続配線ＤＳ１、ＤＳ２に
より接続し、図１（Ａ）に示したように、各ドレイン検
査端子ＤＴＭを、隣接するデータラインＤＬの上に保護
膜ＰＳＶ１を介して、該隣接するデータラインＤＬと平
面的に（すなわち、基板と垂直方向から見て）重なるよ
うに配置し、この２本以上電気的に接続したデータライ
ンＤＬの断線を共通に検査する。したがって、移動させ
る検査針ＰＲＯ２を接触させる検査端子ＤＴＭの面積を
増大することが可能なので、検査針ＰＲＯ２の位置合わ
せ不良による誤判定を低減することができる。すなわ
ち、断線検査装置の検査針を接触する際に、機械的位置
合わせ精度をデータラインＤＬのピッチに対して十分に
確保できない場合や、針が損傷して先端が曲がってしま
った場合でも、検査針と検査端子との合わせずれを抑制
できるため、断線検査時の検査不良の発生を抑制でき
る。
たように、隣接する２本以上（図では３本）のデータラ
インＤＬをＴＦＴ基板ＴＦＴＳＵＢの基板切断線ＣＵＴ
１、ＣＵＴ２の外側の端部で接続配線ＤＳ１、ＤＳ２に
より接続し、図１（Ａ）に示したように、各ドレイン検
査端子ＤＴＭを、隣接するデータラインＤＬの上に保護
膜ＰＳＶ１を介して、該隣接するデータラインＤＬと平
面的に（すなわち、基板と垂直方向から見て）重なるよ
うに配置し、この２本以上電気的に接続したデータライ
ンＤＬの断線を共通に検査する。したがって、移動させ
る検査針ＰＲＯ２を接触させる検査端子ＤＴＭの面積を
増大することが可能なので、検査針ＰＲＯ２の位置合わ
せ不良による誤判定を低減することができる。すなわ
ち、断線検査装置の検査針を接触する際に、機械的位置
合わせ精度をデータラインＤＬのピッチに対して十分に
確保できない場合や、針が損傷して先端が曲がってしま
った場合でも、検査針と検査端子との合わせずれを抑制
できるため、断線検査時の検査不良の発生を抑制でき
る。
【００６５】また、ドレイン検査端子ＤＴＭの大きさを
調整して該ドレイン検査端子ＤＴＭを設けることによ
り、精細度の異なる複数種の液晶表示パネルＰＮＬの製
品に対して、検査針を共通にすることができる。このた
め、種類の異なる製品を同時に生産する製造工程におい
て、検査針を交換する時間を省略し、生産効率を向上で
きる。
調整して該ドレイン検査端子ＤＴＭを設けることによ
り、精細度の異なる複数種の液晶表示パネルＰＮＬの製
品に対して、検査針を共通にすることができる。このた
め、種類の異なる製品を同時に生産する製造工程におい
て、検査針を交換する時間を省略し、生産効率を向上で
きる。
【００６６】また、本発明は、上述のような１枚のＴＦ
Ｔ基板ＴＦＴＳＵＢの中で複数回検査する場合にも有効
であるが、１枚のガラス基板に複数枚のＴＦＴ基板ＴＦ
ＴＳＵＢを配置する、いわゆる、多面取りの場合にはさ
らに有効である。すなわち、多面取りの場合は、駆動装
置ＤＲ１、ＤＲ２により検査針ＰＲＯ１、ＰＲＯ２を移
動させる距離が大きくなり、ステージＳＴＧに対する位
置合わせ精度を十分に確保することが困難なため、検査
針ＰＲＯ２を接触させる検査端子ＤＴＭの面積を増大で
きる本発明によって検査針ＰＲＯ２と検査端子ＤＴＭの
位置合わせを良好に保つことができるからである。
Ｔ基板ＴＦＴＳＵＢの中で複数回検査する場合にも有効
であるが、１枚のガラス基板に複数枚のＴＦＴ基板ＴＦ
ＴＳＵＢを配置する、いわゆる、多面取りの場合にはさ
らに有効である。すなわち、多面取りの場合は、駆動装
置ＤＲ１、ＤＲ２により検査針ＰＲＯ１、ＰＲＯ２を移
動させる距離が大きくなり、ステージＳＴＧに対する位
置合わせ精度を十分に確保することが困難なため、検査
針ＰＲＯ２を接触させる検査端子ＤＴＭの面積を増大で
きる本発明によって検査針ＰＲＯ２と検査端子ＤＴＭの
位置合わせを良好に保つことができるからである。
【００６７】《接続配線ＤＳ１〜３、ＧＳ１〜３の切断
工程》次に、接続配線ＤＳ１〜ＤＳ３、ＧＳ１〜ＧＳ３
を切断する工程について説明する。
工程》次に、接続配線ＤＳ１〜ＤＳ３、ＧＳ１〜ＧＳ３
を切断する工程について説明する。
【００６８】本実施の形態では、後述の製造工程によっ
て製造されたＴＦＴ基板ＴＦＴＳＵＢと、別に製造した
対向基板ＯＰＳＵＢとを、一定の間隔をもって重ね合わ
せ、貼り合わせた後に、ＴＦＴ基板ＴＦＴＳＵＢの外形
から製品外形にするために実施するガラス基板の切断工
程において切断する。接続配線ＤＳ１〜ＤＳ３、ＧＳ１
〜ＧＳ３によって電気的に接続されたデータラインＤ
Ｌ、ゲートラインＧＬは、この切断工程によって切断線
ＧＣＵＴ１〜４の箇所で切断され、隣接する各データラ
インＤＬ、各ゲートラインＧＬが電気的に独立分離され
る。
て製造されたＴＦＴ基板ＴＦＴＳＵＢと、別に製造した
対向基板ＯＰＳＵＢとを、一定の間隔をもって重ね合わ
せ、貼り合わせた後に、ＴＦＴ基板ＴＦＴＳＵＢの外形
から製品外形にするために実施するガラス基板の切断工
程において切断する。接続配線ＤＳ１〜ＤＳ３、ＧＳ１
〜ＧＳ３によって電気的に接続されたデータラインＤ
Ｌ、ゲートラインＧＬは、この切断工程によって切断線
ＧＣＵＴ１〜４の箇所で切断され、隣接する各データラ
インＤＬ、各ゲートラインＧＬが電気的に独立分離され
る。
【００６９】《対向基板ＯＰＳＵＢ》図２に示すよう
に、透明ガラス基板ＳＵＢ２は、ＴＦＴ基板ＴＦＴＳＵ
Ｂに液晶層ＬＣ分の間隙を置いて対向して配置されてい
る。この対向基板ＯＰＳＵＢの液晶層ＬＣ側の面には、
遮光膜（ブラックマトリクス）ＢＭ、赤色、緑色、青色
のカラーフィルタＦＩＬ、保護膜ＰＳＶ２、共通透明画
素電極ＩＴＯ２、および配向膜ＯＲＩ２が順次積層して
設けられている。
に、透明ガラス基板ＳＵＢ２は、ＴＦＴ基板ＴＦＴＳＵ
Ｂに液晶層ＬＣ分の間隙を置いて対向して配置されてい
る。この対向基板ＯＰＳＵＢの液晶層ＬＣ側の面には、
遮光膜（ブラックマトリクス）ＢＭ、赤色、緑色、青色
のカラーフィルタＦＩＬ、保護膜ＰＳＶ２、共通透明画
素電極ＩＴＯ２、および配向膜ＯＲＩ２が順次積層して
設けられている。
【００７０】また、該対向基板ＯＰＳＵＢの反対側の面
上には、偏光板ＰＯＬ２が貼り合わされており、これと
ＴＦＴ基板ＴＦＴＳＵＢの薄膜トランジスタＴＦＴが形
成されていない反対側の面にある偏光板ＰＯＬ１によっ
て透過光を偏光するようになっている。
上には、偏光板ＰＯＬ２が貼り合わされており、これと
ＴＦＴ基板ＴＦＴＳＵＢの薄膜トランジスタＴＦＴが形
成されていない反対側の面にある偏光板ＰＯＬ１によっ
て透過光を偏光するようになっている。
【００７１】遮光膜ＢＭは、Ｃｒのスパッタリング膜、
黒色有機樹脂膜あるいは黒鉛膜等で形成され、遮光とと
もに、画素電極ＩＴＯ１毎に額縁状に光を分離し、コン
トラストを向上させるブラックマトリクスの役目も果た
すようになっている。
黒色有機樹脂膜あるいは黒鉛膜等で形成され、遮光とと
もに、画素電極ＩＴＯ１毎に額縁状に光を分離し、コン
トラストを向上させるブラックマトリクスの役目も果た
すようになっている。
【００７２】《ＴＦＴ基板ＴＦＴＳＵＢの製造方法》次
に、上述した液晶表示パネルＰＮＬのＴＦＴ基板ＴＦＴ
ＳＵＢの製造方法を図４、図５〜図１５を用いて説明す
る。
に、上述した液晶表示パネルＰＮＬのＴＦＴ基板ＴＦＴ
ＳＵＢの製造方法を図４、図５〜図１５を用いて説明す
る。
【００７３】図４はＴＦＴ基板ＴＦＴＳＵＢの製造工程
の流れを１〜５の工程にまとめたフローチャートであ
る。図５〜図１５は、図４の工程１〜５に対応して示し
た断面構造図である。
の流れを１〜５の工程にまとめたフローチャートであ
る。図５〜図１５は、図４の工程１〜５に対応して示し
た断面構造図である。
【００７４】図５〜図１０は、図３のＡ１−Ａ２切断線
断面図（すなわち、図２のＴＦＴ基板）に対応する。す
なわち、図４の工程１〜５における、ＴＦＴ基板ＴＦＴ
ＳＵＢのゲートラインＧＬとデータラインＤＬの交差部
から画素電極ＩＴＯ１を横切り、さらに該ゲートライン
ＧＬを横切る断面図である。
断面図（すなわち、図２のＴＦＴ基板）に対応する。す
なわち、図４の工程１〜５における、ＴＦＴ基板ＴＦＴ
ＳＵＢのゲートラインＧＬとデータラインＤＬの交差部
から画素電極ＩＴＯ１を横切り、さらに該ゲートライン
ＧＬを横切る断面図である。
【００７５】また、図１１〜図１５（Ａ）は、図１
（Ｃ）のＢ１−Ｂ２切断線断面図（すなわち、図１
（Ａ））に対応し、図１１〜図１５（Ｂ）は、図１
（Ｃ）のＣ１−Ｃ２切断線断面図（すなわち、図１
（Ｂ））に対応する。すなわち、（Ａ）は図４の工程１
〜５における、ドレイン検査端子ＤＴＭを含むデータラ
インＤＬの断面図、（Ｂ）は図４の工程１〜５におけ
る、ゲート検査端子ＧＴＭを含むゲートラインＧＬの断
面図である。
（Ｃ）のＢ１−Ｂ２切断線断面図（すなわち、図１
（Ａ））に対応し、図１１〜図１５（Ｂ）は、図１
（Ｃ）のＣ１−Ｃ２切断線断面図（すなわち、図１
（Ｂ））に対応する。すなわち、（Ａ）は図４の工程１
〜５における、ドレイン検査端子ＤＴＭを含むデータラ
インＤＬの断面図、（Ｂ）は図４の工程１〜５におけ
る、ゲート検査端子ＧＴＭを含むゲートラインＧＬの断
面図である。
【００７６】以下、各工程について順を追って説明す
る。
る。
【００７７】〈工程１〉図４に示すように、まず、透明
ガラス基板ＳＵＢ１を準備し、その一方（液晶層側）の
表面上に、ゲートラインＧＬを形成するために、Ｃｒと
Ｍｏの合金膜をスパッタリングにより形成する。
ガラス基板ＳＵＢ１を準備し、その一方（液晶層側）の
表面上に、ゲートラインＧＬを形成するために、Ｃｒと
Ｍｏの合金膜をスパッタリングにより形成する。
【００７８】次いで、この合金膜上にフォトリソグラフ
ィー処理（以下、フォト処理と略記する。第１フォト）
によって所定パターンのマスク膜（フォトレジスト膜
等。以下同様）を形成する。
ィー処理（以下、フォト処理と略記する。第１フォト）
によって所定パターンのマスク膜（フォトレジスト膜
等。以下同様）を形成する。
【００７９】その後、該合金膜を選択的にエッチング
し、所定パターンの導電膜ｇ１を形成する（図５、図１
１参照）。本例では、ウェットエッチング液として、濃
度１５ｗｔ％程度の硝酸第二セリウムアンモニウム溶液
を用いてウェットエッチング処理を行った。
し、所定パターンの導電膜ｇ１を形成する（図５、図１
１参照）。本例では、ウェットエッチング液として、濃
度１５ｗｔ％程度の硝酸第二セリウムアンモニウム溶液
を用いてウェットエッチング処理を行った。
【００８０】〈工程２〉次に、前記導電膜ｇ１を設けた
透明ガラス基板ＳＵＢ１上に、例えばプラズマＣＶＤ法
により窒化Ｓｉ膜（ＳｉＮ膜）Ｇ１、ｉ型非晶質Ｓｉ半
導体層ＡＳ、およびｎ型非晶質Ｓｉ半導体層ｄ０を順次
形成する。
透明ガラス基板ＳＵＢ１上に、例えばプラズマＣＶＤ法
により窒化Ｓｉ膜（ＳｉＮ膜）Ｇ１、ｉ型非晶質Ｓｉ半
導体層ＡＳ、およびｎ型非晶質Ｓｉ半導体層ｄ０を順次
形成する。
【００８１】次いで、フォト処理（第２フォト）によっ
てマスク膜を形成する。
てマスク膜を形成する。
【００８２】その後、六フッ化硫黄（ＳＦ6）と塩化水
素（ＨＣｌ）の混合ガスを用い、ｎ型非晶質Ｓｉ半導体
層ｄ０、ｉ型非晶質Ｓｉ半導体層ＡＳをエッチング除去
し、所定のパターンを形成する（図６、図１２参照）。
この工程により、薄膜トランジスタＴＦＴのチャネル部
や、ゲートラインＧＬとデータラインＤＬとの交差部、
およびこれらの周辺（図３参照）を形成する。この際、
該エッチングにおいてｉ型非晶質Ｓｉ半導体層ＡＳの残
渣がないように、窒化Ｓｉ膜ＧＩの表面が露出した後も
しばらくエッチングを行うため、窒化Ｓｉ膜ＧＩの表面
はわずかではあるがエッチングされる。
素（ＨＣｌ）の混合ガスを用い、ｎ型非晶質Ｓｉ半導体
層ｄ０、ｉ型非晶質Ｓｉ半導体層ＡＳをエッチング除去
し、所定のパターンを形成する（図６、図１２参照）。
この工程により、薄膜トランジスタＴＦＴのチャネル部
や、ゲートラインＧＬとデータラインＤＬとの交差部、
およびこれらの周辺（図３参照）を形成する。この際、
該エッチングにおいてｉ型非晶質Ｓｉ半導体層ＡＳの残
渣がないように、窒化Ｓｉ膜ＧＩの表面が露出した後も
しばらくエッチングを行うため、窒化Ｓｉ膜ＧＩの表面
はわずかではあるがエッチングされる。
【００８３】〈工程３〉次に、この透明ガラス基板ＳＵ
Ｂ１上に、ソース電極ＳＤ１、データラインＤＬ（ドレ
イン電極）（データラインＤＬのドレイン端子ＤＴＭや
ドレイン検査端子ＤＴＭと接続される部分を含む）を形
成するために、ＣｒとＭｏの合金膜をスパッタリングに
より形成する。または、Ｃｒ膜とＣｒＭｏの合金膜とＣ
ｒ膜との積層でもよい。
Ｂ１上に、ソース電極ＳＤ１、データラインＤＬ（ドレ
イン電極）（データラインＤＬのドレイン端子ＤＴＭや
ドレイン検査端子ＤＴＭと接続される部分を含む）を形
成するために、ＣｒとＭｏの合金膜をスパッタリングに
より形成する。または、Ｃｒ膜とＣｒＭｏの合金膜とＣ
ｒ膜との積層でもよい。
【００８４】次いで、この合金膜上にフォト処理（第３
フォト）によってマスク膜を形成する。
フォト）によってマスク膜を形成する。
【００８５】その後、該合金膜を選択的にエッチング
し、所定のパターンを形成する（図７、１３参照）。こ
の工程により、データラインＤＬ、ドレイン端子部ＤＴ
Ｍ、ドレイン検査端子ＤＴＭ、ソース電極ＳＤ１を構成
する導電膜ｄ１を所定の形状に加工する。
し、所定のパターンを形成する（図７、１３参照）。こ
の工程により、データラインＤＬ、ドレイン端子部ＤＴ
Ｍ、ドレイン検査端子ＤＴＭ、ソース電極ＳＤ１を構成
する導電膜ｄ１を所定の形状に加工する。
【００８６】次に、該工程で形成された導電膜ｄ１のマ
スク膜を利用して、ｎ型非晶質Ｓｉ半導体層ｄ０をＳＦ
6とＢＣｌ3（三塩化ホウ素）の混合ガスを用いて選択的
にドライエッチング除去する（図８参照）。
スク膜を利用して、ｎ型非晶質Ｓｉ半導体層ｄ０をＳＦ
6とＢＣｌ3（三塩化ホウ素）の混合ガスを用いて選択的
にドライエッチング除去する（図８参照）。
【００８７】〈工程４〉次に、この透明ガラス基板ＳＵ
Ｂ１上に、プラズマＣＶＤ法により保護膜ＰＳＶ１とな
る窒化Ｓｉ膜を設ける。膜厚は、２０００〜６０００Å
程度である。本例では、３０００Åとした。
Ｂ１上に、プラズマＣＶＤ法により保護膜ＰＳＶ１とな
る窒化Ｓｉ膜を設ける。膜厚は、２０００〜６０００Å
程度である。本例では、３０００Åとした。
【００８８】次いで、フォト処理（第４フォト）によっ
て該窒化Ｓｉ膜の上にマスク膜を形成する。
て該窒化Ｓｉ膜の上にマスク膜を形成する。
【００８９】その後、ＳＦ6と酸素の混合ガスを用い、
該窒化Ｓｉ膜をエッチングする。この工程によって、ソ
ース電極ＳＤ１と接続するコンタクトホールＣＨ、ドレ
イン端子ＤＴＭ、ドレイン検査端子ＤＴＭ、およびゲー
ト端子ＧＴＭ、ゲート検査端子ＧＴＭの接続部の上部の
保護膜ＰＳＶ１を除去する（図９、１４参照）。
該窒化Ｓｉ膜をエッチングする。この工程によって、ソ
ース電極ＳＤ１と接続するコンタクトホールＣＨ、ドレ
イン端子ＤＴＭ、ドレイン検査端子ＤＴＭ、およびゲー
ト端子ＧＴＭ、ゲート検査端子ＧＴＭの接続部の上部の
保護膜ＰＳＶ１を除去する（図９、１４参照）。
【００９０】〈工程５〉次に、この透明ガラス基板ＳＵ
Ｂ１上に、ＩＴＯ膜からなる導電膜ｄ２をスパッタリン
グにより設ける。
Ｂ１上に、ＩＴＯ膜からなる導電膜ｄ２をスパッタリン
グにより設ける。
【００９１】次いで、フォト処理（第５フォト）によっ
てマスク膜を形成する。
てマスク膜を形成する。
【００９２】その後、導電膜ｄ２をＨＢｒ（臭化水素）
溶液により選択的にエッチングし、画素電極ＩＴＯ１を
形成する（図１０、図１５参照）。この際、画素部のコ
ンタクトホールＣＨ、ゲート端子ＧＴＭ、ゲート検査端
子ＧＴＭ、ドレイン端子ＤＴＭ、ドレイン検査端子ＤＴ
Ｍの露出した金属膜表面は、該導電膜ｄ２（ＩＴＯ膜）
によって被覆される。この端子部の導電膜ｄ２は、下に
ある金属膜と電気的に接続され、該導電膜ｄ２に接続さ
れる駆動ＩＣからの電圧信号をゲートラインＧＬ、デー
タラインＤＬに伝達する働きの他に、端子部の前記金属
膜を腐食等の化学反応や機械的な破損から保護する働き
をする。
溶液により選択的にエッチングし、画素電極ＩＴＯ１を
形成する（図１０、図１５参照）。この際、画素部のコ
ンタクトホールＣＨ、ゲート端子ＧＴＭ、ゲート検査端
子ＧＴＭ、ドレイン端子ＤＴＭ、ドレイン検査端子ＤＴ
Ｍの露出した金属膜表面は、該導電膜ｄ２（ＩＴＯ膜）
によって被覆される。この端子部の導電膜ｄ２は、下に
ある金属膜と電気的に接続され、該導電膜ｄ２に接続さ
れる駆動ＩＣからの電圧信号をゲートラインＧＬ、デー
タラインＤＬに伝達する働きの他に、端子部の前記金属
膜を腐食等の化学反応や機械的な破損から保護する働き
をする。
【００９３】以上の工程をもって、ＴＦＴ基板ＴＦＴＳ
ＵＢの各種膜積層工程が完了する。
ＵＢの各種膜積層工程が完了する。
【００９４】実施の形態２ 本発明の実施の形態２を図１８を用いて説明する。図１
８は前記実施の形態１の図１６と同様の図で、基板切断
前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図のうち、デー
タラインＤＬ部分のみを示した図である。本実施の形態
も、ＴＣＰ方式の駆動ＩＣを使用する場合である。
８は前記実施の形態１の図１６と同様の図で、基板切断
前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図のうち、デー
タラインＤＬ部分のみを示した図である。本実施の形態
も、ＴＣＰ方式の駆動ＩＣを使用する場合である。
【００９５】ＴＦＴ基板ＴＦＴＳＵＢの製造方法は実施
の形態１と同様である。本実施の形態では、以下の３点
で実施の形態１と異なる。すなわち、共通短絡配線
（図１６のＤＣＬ）、検査端子（ＤＣＴ）、接続配線Ｄ
Ｓ３を有しない。４本のデータラインＤＬ１、ＤＬ
２、ＤＬ３、ＤＬ４を１組として接続配線ＤＳ１、ＤＳ
２を介して電気的に接続し、検査を実施する。実施の
形態１における検査端子ＤＣＴの機能は、検査端子ＤＴ
Ｍ２を用いる。
の形態１と同様である。本実施の形態では、以下の３点
で実施の形態１と異なる。すなわち、共通短絡配線
（図１６のＤＣＬ）、検査端子（ＤＣＴ）、接続配線Ｄ
Ｓ３を有しない。４本のデータラインＤＬ１、ＤＬ
２、ＤＬ３、ＤＬ４を１組として接続配線ＤＳ１、ＤＳ
２を介して電気的に接続し、検査を実施する。実施の
形態１における検査端子ＤＣＴの機能は、検査端子ＤＴ
Ｍ２を用いる。
【００９６】本実施の形態では、共通短絡配線（図１６
のＤＣＬ）を配置する部分の面積分をなくすことがで
き、より大きな表示領域ＧＳＯを得ることが可能にな
る。
のＤＣＬ）を配置する部分の面積分をなくすことがで
き、より大きな表示領域ＧＳＯを得ることが可能にな
る。
【００９７】以上、ＴＣＰ方式の液晶表示装置におい
て、実施の形態１では、３本のデータラインＤＬを一度
に検査する方式について、実施の形態２では、４本のデ
ータラインＤＬを一度に検査する方式についてそれぞれ
説明した。すなわち、実施の形態１では、奇数本のデー
タラインＤＬの同時検査が可能であり、実施の形態２で
は、偶数本のデータラインＤＬの同時検査が可能であ
る。実施の形態２の方が、検査端子ＤＴＭの面積をさら
に増大できる。もちろん、一度に検査する本数をさらに
多くしてもよい。
て、実施の形態１では、３本のデータラインＤＬを一度
に検査する方式について、実施の形態２では、４本のデ
ータラインＤＬを一度に検査する方式についてそれぞれ
説明した。すなわち、実施の形態１では、奇数本のデー
タラインＤＬの同時検査が可能であり、実施の形態２で
は、偶数本のデータラインＤＬの同時検査が可能であ
る。実施の形態２の方が、検査端子ＤＴＭの面積をさら
に増大できる。もちろん、一度に検査する本数をさらに
多くしてもよい。
【００９８】さらに、本実施の形態２においても、ゲー
トラインＧＬについても、実施の形態１と同様に図１
（Ｃ）に示したように、ゲート検査端子ＧＴＭ、接続配
線ＧＳ１〜３、ゲートライン共通短絡配線ＧＣＬ、検査
端子ＧＣＴを設けることによりゲートラインＧＬの断線
検査も可能である。
トラインＧＬについても、実施の形態１と同様に図１
（Ｃ）に示したように、ゲート検査端子ＧＴＭ、接続配
線ＧＳ１〜３、ゲートライン共通短絡配線ＧＣＬ、検査
端子ＧＣＴを設けることによりゲートラインＧＬの断線
検査も可能である。
【００９９】実施の形態３ 前記実施の形態１、２はＴＣＰ方式の液晶表示装置であ
るが、本実施の形態３は、ＦＣＡ（フリップ チップ ア
タッチメント）方式の駆動ＩＣを使用する場合である。
ＴＦＴ基板ＴＦＴＳＵＢの製造方法、断線検査方法は実
施の形態１と同様である。
るが、本実施の形態３は、ＦＣＡ（フリップ チップ ア
タッチメント）方式の駆動ＩＣを使用する場合である。
ＴＦＴ基板ＴＦＴＳＵＢの製造方法、断線検査方法は実
施の形態１と同様である。
【０１００】図１９は基板切断前のＴＦＴ基板ＴＦＴＳ
ＵＢの概略平面図、この概略平面図のうち、データライ
ンＤＬ部分のみを示した図である。すなわち、図１９は
実施の形態１の図１（Ｃ）に、図２０は図１６にそれぞ
れ対応している。
ＵＢの概略平面図、この概略平面図のうち、データライ
ンＤＬ部分のみを示した図である。すなわち、図１９は
実施の形態１の図１（Ｃ）に、図２０は図１６にそれぞ
れ対応している。
【０１０１】ＤＦＣＡ１はＴＦＴ基板ＴＦＴＳＵＢ上に
実装される駆動ＩＣチップ（図示せず）の入力端子が接
続される端子、ＤＦＣＡ２は駆動ＩＣチップの出力端子
が接続される端子、ＤＦＰＣは駆動ＩＣに外部から信号
を入力するためのＦＰＣ（フレキシブル プリンティド
サーキット）が接続される端子、ＧＦＣＡ１は駆動ＩＣ
チップの入力端子が接続される端子、ＤＦＣＡ２は駆動
ＩＣチップの出力端子が接続される端子、ＤＦＰＣはＦ
ＰＣが接続される端子である。
実装される駆動ＩＣチップ（図示せず）の入力端子が接
続される端子、ＤＦＣＡ２は駆動ＩＣチップの出力端子
が接続される端子、ＤＦＰＣは駆動ＩＣに外部から信号
を入力するためのＦＰＣ（フレキシブル プリンティド
サーキット）が接続される端子、ＧＦＣＡ１は駆動ＩＣ
チップの入力端子が接続される端子、ＤＦＣＡ２は駆動
ＩＣチップの出力端子が接続される端子、ＤＦＰＣはＦ
ＰＣが接続される端子である。
【０１０２】実施の形態１との相違点は、データライン
ＤＬの接続配線ＤＳ１、ＤＳ３、ゲートラインＧＬの接
続配線ＧＳ１、ＧＳ３の切断方式である。本実施の形態
では、切断線ＧＣＵＴ１、２の箇所で接続配線ＤＳ２、
ＧＳ２を切断するガラス基板切断工程とは別の工程で、
切断線ＬＣＵＴ１、ＬＣＵＴ２に沿って接続配線ＤＳ
１、３、ＧＳ１、３をレーザ光によって切断する。切断
線ＬＣＵＴ１、ＬＣＵＴ２は、駆動ＩＣ（図示せず）の
実装部の下に配置でき、ＴＣＰ方式と比較して製品外形
を小さくすることができる。本実施の形態に示すよう
に、本発明はＦＣＡ方式にも有効であることがわかる。
ＤＬの接続配線ＤＳ１、ＤＳ３、ゲートラインＧＬの接
続配線ＧＳ１、ＧＳ３の切断方式である。本実施の形態
では、切断線ＧＣＵＴ１、２の箇所で接続配線ＤＳ２、
ＧＳ２を切断するガラス基板切断工程とは別の工程で、
切断線ＬＣＵＴ１、ＬＣＵＴ２に沿って接続配線ＤＳ
１、３、ＧＳ１、３をレーザ光によって切断する。切断
線ＬＣＵＴ１、ＬＣＵＴ２は、駆動ＩＣ（図示せず）の
実装部の下に配置でき、ＴＣＰ方式と比較して製品外形
を小さくすることができる。本実施の形態に示すよう
に、本発明はＦＣＡ方式にも有効であることがわかる。
【０１０３】《液晶表示モジュールの全体構成》図２２
は図１９に示した液晶表示パネルＰＮＬを実装した液晶
表示モジュールＭＤＬの分解斜視図である。
は図１９に示した液晶表示パネルＰＮＬを実装した液晶
表示モジュールＭＤＬの分解斜視図である。
【０１０４】ＳＨＤは金属板から成るシールドケース
（メタルフレームとも称す）、ＷＤは表示窓、ＳＰＣ１
〜４は絶縁スペーサ、ＦＰＣ１、２は折り曲げられた多
層フレキシブル回路基板（ＦＰＣ１はゲート側回路基
板、ＦＰＣ２はドレイン側回路基板）、ＰＣＢはインタ
ーフェイス回路基板、ＡＳＢはアセンブルされた駆動回
路基板付き液晶表示素子、ＰＮＬは重ね合せた２枚の透
明絶縁基板の一方の基板上に駆動ＩＣを搭載した液晶表
示パネル、ＧＣ１およびＧＣ２はゴムクッション、ＰＲ
Ｓはプリズムシート（２枚）、ＳＰＳは拡散シート、Ｇ
ＬＢは導光板、ＲＦＳは反射シート、ＭＣＡは一体成型
により形成された下側ケース（モールドケース）、ＬＰ
は蛍光管、ＬＰＣはランプケーブル、ＬＣＴはインバー
タ用の接続コネクタ、ＧＢは蛍光管ＬＰを支持するゴム
ブッシュであり、図に示すような上下の配置関係で各部
材が積み重ねられて液晶表示モジュールＭＤＬが組み立
てられる。
（メタルフレームとも称す）、ＷＤは表示窓、ＳＰＣ１
〜４は絶縁スペーサ、ＦＰＣ１、２は折り曲げられた多
層フレキシブル回路基板（ＦＰＣ１はゲート側回路基
板、ＦＰＣ２はドレイン側回路基板）、ＰＣＢはインタ
ーフェイス回路基板、ＡＳＢはアセンブルされた駆動回
路基板付き液晶表示素子、ＰＮＬは重ね合せた２枚の透
明絶縁基板の一方の基板上に駆動ＩＣを搭載した液晶表
示パネル、ＧＣ１およびＧＣ２はゴムクッション、ＰＲ
Ｓはプリズムシート（２枚）、ＳＰＳは拡散シート、Ｇ
ＬＢは導光板、ＲＦＳは反射シート、ＭＣＡは一体成型
により形成された下側ケース（モールドケース）、ＬＰ
は蛍光管、ＬＰＣはランプケーブル、ＬＣＴはインバー
タ用の接続コネクタ、ＧＢは蛍光管ＬＰを支持するゴム
ブッシュであり、図に示すような上下の配置関係で各部
材が積み重ねられて液晶表示モジュールＭＤＬが組み立
てられる。
【０１０５】《液晶表示モジュールＭＤＬを実装した情
報処理》図２３は液晶表示モジュールＭＤＬを実装した
ノートブック型のパソコンあるいはワープロの斜視図で
ある。
報処理》図２３は液晶表示モジュールＭＤＬを実装した
ノートブック型のパソコンあるいはワープロの斜視図で
ある。
【０１０６】実施の形態４ 本実施の形態４も、ＦＣＡ方式の駆動ＩＣを使用する場
合である。
合である。
【０１０７】図２１は実施の形態２の図１８に対応する
図であり、基板切断前のＴＦＴ基板ＴＦＴＳＵＢの概略
平面図のうち、データラインＤＬ部分のみを示した図で
ある。
図であり、基板切断前のＴＦＴ基板ＴＦＴＳＵＢの概略
平面図のうち、データラインＤＬ部分のみを示した図で
ある。
【０１０８】本実施の形態は、実施の形態２（図１８）
で示した偶数本のデータラインＤＬを１組として一度に
検査する方式をＦＣＡ方式で実施したものである。接続
配線ＤＳ１、ＤＳ２の切断方法は、実施の形態３と同様
である。すなわち、接続配線ＤＳ２は切断線ＧＣＵＴ１
でのガラス切断により切断し、接続配線ＤＳ１は切断線
ＬＣＵＴ１でレーザ光により切断する。本実施の形態で
も、実施の形態２で説明した共通短絡配線ＤＣＬの省略
による外形の縮小、実施の形態３で説明したＦＣＡ方式
による外形縮小の効果がある。
で示した偶数本のデータラインＤＬを１組として一度に
検査する方式をＦＣＡ方式で実施したものである。接続
配線ＤＳ１、ＤＳ２の切断方法は、実施の形態３と同様
である。すなわち、接続配線ＤＳ２は切断線ＧＣＵＴ１
でのガラス切断により切断し、接続配線ＤＳ１は切断線
ＬＣＵＴ１でレーザ光により切断する。本実施の形態で
も、実施の形態２で説明した共通短絡配線ＤＣＬの省略
による外形の縮小、実施の形態３で説明したＦＣＡ方式
による外形縮小の効果がある。
【０１０９】以上本発明を実施の形態に基づいて具体的
に説明したが、本発明は前記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。例えば本発明は、ピッ
チがゲートラインの例えば１／３と小さいデータライン
に適用して効果が大きいが、ゲートラインに適用しても
よく、また、データラインおよびゲートラインの両方に
適用してもよいことは言うまでもない。また、前記実施
例では、検査端子ＤＴＭ、ＧＴＭの外側で切断線ＧＣＵ
Ｔ１、ＧＣＵＴ２により基板ＴＦＴＳＵＢを切断し、検
査端子ＤＴＭ、ＧＴＭを残存させたが、検査端子ＤＴ
Ｍ、ＧＴＭの内側で基板ＴＦＴＳＵＢを切断し、検査端
子ＤＴＭ、ＧＴＭを破棄するようにしてもよい。さら
に、縦電界方式や横電界方式のアクティブマトリクス方
式の液晶表示装置のデータラインやゲートラインにも、
ＦＣＡ方式の液晶表示装置にも、あるいは単純マトリク
ス方式の液晶表示装置の帯状透明画素電極にも適用可能
である。
に説明したが、本発明は前記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。例えば本発明は、ピッ
チがゲートラインの例えば１／３と小さいデータライン
に適用して効果が大きいが、ゲートラインに適用しても
よく、また、データラインおよびゲートラインの両方に
適用してもよいことは言うまでもない。また、前記実施
例では、検査端子ＤＴＭ、ＧＴＭの外側で切断線ＧＣＵ
Ｔ１、ＧＣＵＴ２により基板ＴＦＴＳＵＢを切断し、検
査端子ＤＴＭ、ＧＴＭを残存させたが、検査端子ＤＴ
Ｍ、ＧＴＭの内側で基板ＴＦＴＳＵＢを切断し、検査端
子ＤＴＭ、ＧＴＭを破棄するようにしてもよい。さら
に、縦電界方式や横電界方式のアクティブマトリクス方
式の液晶表示装置のデータラインやゲートラインにも、
ＦＣＡ方式の液晶表示装置にも、あるいは単純マトリク
ス方式の液晶表示装置の帯状透明画素電極にも適用可能
である。
【０１１０】
【発明の効果】以上説明したように、本発明によれば、
ＴＦＴ基板の製造工程における断線検査時の検査針と検
査端子との接触不良による検査不良を防止し、高歩留
り、高精細の液晶表示装置を提供することができる。
ＴＦＴ基板の製造工程における断線検査時の検査針と検
査端子との接触不良による検査不良を防止し、高歩留
り、高精細の液晶表示装置を提供することができる。
【図１】（Ａ）は本発明の実施の形態１のドレイン検査
端子ＤＴＭ部のデータラインＤＬを横断する方向の断面
図（（Ｃ）のＢ１−Ｂ２切断線における断面図）、
（Ｂ）はゲート検査端子ＧＴＭ部のゲートラインＧＬを
横断する方向の断面図（（Ｃ）のＣ１−Ｃ２切断線にお
ける断面図）、（Ｃ）は基板切断前のＴＦＴ基板ＴＦＴ
ＳＵＢの概略平面図である。
端子ＤＴＭ部のデータラインＤＬを横断する方向の断面
図（（Ｃ）のＢ１−Ｂ２切断線における断面図）、
（Ｂ）はゲート検査端子ＧＴＭ部のゲートラインＧＬを
横断する方向の断面図（（Ｃ）のＣ１−Ｃ２切断線にお
ける断面図）、（Ｃ）は基板切断前のＴＦＴ基板ＴＦＴ
ＳＵＢの概略平面図である。
【図２】液晶表示パネルＰＮＬの要部断面図（図３のＡ
１−Ａ２切断線に対応する断面図）である。
１−Ａ２切断線に対応する断面図）である。
【図３】ＴＦＴ基板ＴＦＴＳＵＢの液晶層ＬＣ側から見
た単位画素とその周辺領域の平面パターンを示す要部平
面図である。
た単位画素とその周辺領域の平面パターンを示す要部平
面図である。
【図４】ＴＦＴ基板ＴＦＴＳＵＢの製造工程の流れを１
〜５の工程にまとめたフローチャートである。
〜５の工程にまとめたフローチャートである。
【図５】図４の工程１における、図３のＡ１−Ａ２切断
線断面図に対応する断面図である。
線断面図に対応する断面図である。
【図６】図４の工程２における、図３のＡ１−Ａ２切断
線断面図に対応する断面図である。
線断面図に対応する断面図である。
【図７】図４の工程３における、図３のＡ１−Ａ２切断
線断面図に対応する断面図である。
線断面図に対応する断面図である。
【図８】図４の工程３における、図３のＡ１−Ａ２切断
線断面図に対応する断面図である。
線断面図に対応する断面図である。
【図９】図４の工程４における、図３のＡ１−Ａ２切断
線断面図に対応する断面図である。
線断面図に対応する断面図である。
【図１０】図４の工程５における、図３のＡ１−Ａ２切
断線断面図に対応する断面図である。
断線断面図に対応する断面図である。
【図１１】（Ａ）は図４の工程１における、図１（Ｃ）
のＢ１−Ｂ２切断線断面図に対応する断面図、（Ｂ）は
Ｃ１−Ｃ２切断線断面図に対応する断面図である。
のＢ１−Ｂ２切断線断面図に対応する断面図、（Ｂ）は
Ｃ１−Ｃ２切断線断面図に対応する断面図である。
【図１２】（Ａ）は図４の工程２における、図１（Ｂ）
のＢ１−Ｂ２切断線断面図に対応する断面図、（Ｂ）は
Ｃ１−Ｃ２切断線断面図に対応する断面図である。
のＢ１−Ｂ２切断線断面図に対応する断面図、（Ｂ）は
Ｃ１−Ｃ２切断線断面図に対応する断面図である。
【図１３】（Ａ）は図４の工程３における、図１（Ｂ）
のＢ１−Ｂ２切断線断面図に対応する断面図、（Ｂ）は
Ｃ１−Ｃ２切断線断面図に対応する断面図である。
のＢ１−Ｂ２切断線断面図に対応する断面図、（Ｂ）は
Ｃ１−Ｃ２切断線断面図に対応する断面図である。
【図１４】（Ａ）は図４の工程４における、図１（Ｂ）
のＢ１−Ｂ２切断線断面図に対応する断面図、（Ｂ）は
Ｃ１−Ｃ２切断線断面図に対応する断面図である。
のＢ１−Ｂ２切断線断面図に対応する断面図、（Ｂ）は
Ｃ１−Ｃ２切断線断面図に対応する断面図である。
【図１５】（Ａ）は図４の工程５における、図１（Ｂ）
のＢ１−Ｂ２切断線断面図に対応する断面図、（Ｂ）は
Ｃ１−Ｃ２切断線断面図に対応する断面図である。
のＢ１−Ｂ２切断線断面図に対応する断面図、（Ｂ）は
Ｃ１−Ｃ２切断線断面図に対応する断面図である。
【図１６】図１（Ｃ）の基板切断前のＴＦＴ基板ＴＦＴ
ＳＵＢの概略平面図のうち、データラインＤＬ部分のみ
を示した図である。
ＳＵＢの概略平面図のうち、データラインＤＬ部分のみ
を示した図である。
【図１７】データラインＤＬの断線検査工程を説明する
ための図である。
ための図である。
【図１８】本発明の実施の形態２の基板切断前のＴＦＴ
基板ＴＦＴＳＵＢの概略平面図のうち、データラインＤ
Ｌ部分のみを示した図である。
基板ＴＦＴＳＵＢの概略平面図のうち、データラインＤ
Ｌ部分のみを示した図である。
【図１９】本発明の実施の形態３のＦＣＡ方式の基板切
断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図である。
断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図である。
【図２０】本発明の実施の形態３の基板切断前のＴＦＴ
基板ＴＦＴＳＵＢの概略平面図のうち、データラインＤ
Ｌ部分のみを示した図である。
基板ＴＦＴＳＵＢの概略平面図のうち、データラインＤ
Ｌ部分のみを示した図である。
【図２１】本発明の実施の形態４のＦＣＡ方式の基板切
断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図のうち、デ
ータラインＤＬ部分のみを示した図である。
断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図のうち、デ
ータラインＤＬ部分のみを示した図である。
【図２２】本発明が適用可能なＦＣＡ方式の液晶表示モ
ジュールの分解斜視図である。
ジュールの分解斜視図である。
【図２３】図２２の液晶表示モジュールを実装したノー
トブック型のパソコンあるいはワープロの斜視図であ
る。
トブック型のパソコンあるいはワープロの斜視図であ
る。
ＳＵＢ１…透明ガラス基板、ＤＬ（ｄ１）…データライ
ン、ＰＳＶ１…保護膜、ＩＴＯ１（ｄ２）…透明導電
膜、ＤＴＭ…ドレイン検査端子、ＧＬ（ｇ１）…ゲート
ライン、ＧＴＭ…ゲート検査端子、ＴＦＴＳＵＢ…ＴＦ
Ｔ基板、ＤＳ１、ＤＳ２、ＤＳ３、ＧＳ１、ＧＳ２、Ｇ
Ｓ３…接続配線、ＤＣＬ…データライン共通短絡配線、
ＧＣＬ…ゲートライン共通短絡配線、ＤＣＴ、ＧＣＴ…
検査端子、ＧＣＵＴ１、ＧＣＵＴ１、ＧＣＵＴ３、ＧＣ
ＵＴ４…切断線、ＧＳＯ…表示領域。
ン、ＰＳＶ１…保護膜、ＩＴＯ１（ｄ２）…透明導電
膜、ＤＴＭ…ドレイン検査端子、ＧＬ（ｇ１）…ゲート
ライン、ＧＴＭ…ゲート検査端子、ＴＦＴＳＵＢ…ＴＦ
Ｔ基板、ＤＳ１、ＤＳ２、ＤＳ３、ＧＳ１、ＧＳ２、Ｇ
Ｓ３…接続配線、ＤＣＬ…データライン共通短絡配線、
ＧＣＬ…ゲートライン共通短絡配線、ＤＣＴ、ＧＣＴ…
検査端子、ＧＣＵＴ１、ＧＣＵＴ１、ＧＣＵＴ３、ＧＣ
ＵＴ４…切断線、ＧＳＯ…表示領域。
Claims (6)
- 【請求項１】液晶層を介して他方の基板と互いに対向配
置し液晶表示パネルを形成する基板の面に、ｘ方向に延
在しかつｙ方向に並設した複数本のゲートラインと、該
ゲートラインと絶縁膜を介してｙ方向に延在しかつｘ方
向に並設した複数本のデータラインと、 前記ゲートラインを介して供給する走査信号によってオ
ンするスイッチング素子と、該オンしたスイッチング素
子を介して前記データラインからの映像信号を供給する
画素電極とを設けた液晶表示基板において、 前記面上に、隣接する２本以上の前記データラインまた
はゲートラインを電気的に接続する配線を設け、 該データラインまたはゲートラインの検査端子を、該デ
ータラインまたはゲートラインの２本以上の上に、第２
の絶縁膜を介して配置したことを特徴とする液晶表示基
板。 - 【請求項２】前記配線を、基板切断線の外側の当該液晶
表示基板の端部に設けたことを特徴とする請求項１記載
の液晶表示基板。 - 【請求項３】液晶層を介して互いに対向配置した一対の
基板のうち、一方の基板の前記液晶層側の面に、ｘ方向
に延在しかつｙ方向に並設した複数本のゲートライン
と、該ゲートラインと絶縁膜を介してｙ方向に延在しか
つｘ方向に並設した複数本のデータラインと、 前記ゲートラインを介して供給する走査信号によってオ
ンするスイッチング素子と、該オンしたスイッチング素
子を介して前記データラインからの映像信号を供給する
画素電極とを設けた液晶表示パネルを有する液晶表示装
置において、 前記面上に設けた前記データラインまたはゲートライン
の検査端子が、該データラインまたはゲートラインの２
本以上の上に、第２の絶縁膜を介して配置されているこ
とを特徴とする液晶表示装置。 - 【請求項４】液晶層を介して互いに対向配置した一対の
基板のうち、一方の基板の前記液晶層側の面に、ｘ方向
に延在しかつｙ方向に並設した複数本のゲートライン
と、該ゲートラインと絶縁膜を介してｙ方向に延在しか
つｘ方向に並設した複数本のデータラインと、 前記ゲートラインを介して供給する走査信号によってオ
ンするスイッチング素子と、該オンしたスイッチング素
子を介して前記データラインからの映像信号を供給する
画素電極とを設けた液晶表示パネルを有する液晶表示装
置の製造方法において、 前記面上に、隣接する２本以上の前記データラインまた
はゲートラインを電気的に接続する配線を設け、該デー
タラインまたはゲートラインの検査端子を、該データラ
インまたはゲートラインの２本以上の上に、第２の絶縁
膜を介して設けることを特徴とする液晶表示装置の製造
方法。 - 【請求項５】前記配線を、基板切断線の外側の前記一方
の基板の端部に設けることを特徴とする請求項４記載の
液晶表示装置の製造方法。 - 【請求項６】前記データラインの断線検査後、前記一方
の基板を切断し、前記配線を切断する工程を有すること
を特徴とする請求項４記載の液晶表示装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04016798A JP3634138B2 (ja) | 1998-02-23 | 1998-02-23 | 液晶表示装置 |
| TW088101245A TW402757B (en) | 1998-02-23 | 1999-01-27 | A liquid crystal display substrate, device, and its manufacturing method |
| KR1019990005983A KR19990072860A (ko) | 1998-02-23 | 1999-02-23 | 액정표시기판,액정표시장치및그제조방법 |
| US09/256,461 US6310667B1 (en) | 1998-02-23 | 1999-02-23 | Liquid crystal display device and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04016798A JP3634138B2 (ja) | 1998-02-23 | 1998-02-23 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11237640A true JPH11237640A (ja) | 1999-08-31 |
| JP3634138B2 JP3634138B2 (ja) | 2005-03-30 |
Family
ID=12573221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04016798A Expired - Fee Related JP3634138B2 (ja) | 1998-02-23 | 1998-02-23 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6310667B1 (ja) |
| JP (1) | JP3634138B2 (ja) |
| KR (1) | KR19990072860A (ja) |
| TW (1) | TW402757B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012212168A (ja) * | 2008-05-16 | 2012-11-01 | Sharp Corp | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法 |
| JP2014041349A (ja) * | 2013-07-29 | 2014-03-06 | Panasonic Liquid Crystal Display Co Ltd | 表示装置 |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4156115B2 (ja) * | 1998-12-25 | 2008-09-24 | シャープ株式会社 | マトリクス配線基板及び液晶表示装置用基板 |
| JP2000275666A (ja) * | 1999-03-25 | 2000-10-06 | Hitachi Ltd | 液晶表示装置 |
| JP2000321599A (ja) | 1999-05-10 | 2000-11-24 | Hitachi Ltd | 液晶表示装置 |
| JP3766563B2 (ja) * | 1999-05-17 | 2006-04-12 | 株式会社日立製作所 | 液晶表示装置 |
| US7288420B1 (en) | 1999-06-04 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| US6617671B1 (en) | 1999-06-10 | 2003-09-09 | Micron Technology, Inc. | High density stackable and flexible substrate-based semiconductor device modules |
| TW578028B (en) * | 1999-12-16 | 2004-03-01 | Sharp Kk | Liquid crystal display and manufacturing method thereof |
| KR100632216B1 (ko) * | 1999-12-16 | 2006-10-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR100686228B1 (ko) | 2000-03-13 | 2007-02-22 | 삼성전자주식회사 | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 |
| US6710834B2 (en) * | 2000-03-27 | 2004-03-23 | Nec Lcd Technologies, Ltd. | IPS type color LCD panel having uniformly dispersed spacer particles |
| JP4001712B2 (ja) * | 2000-03-29 | 2007-10-31 | シャープ株式会社 | 液晶表示装置の欠陥修復方法 |
| KR100672622B1 (ko) | 2000-07-26 | 2007-01-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 패드 및 그 제조방법 |
| JP2002055662A (ja) * | 2000-08-11 | 2002-02-20 | Nec Corp | 液晶表示装置及びその駆動方法 |
| KR100759965B1 (ko) * | 2000-10-27 | 2007-09-18 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2002148280A (ja) * | 2000-11-08 | 2002-05-22 | Soushiyou Tec:Kk | 検査用プローブブロックの並列搭載ユニット |
| JP4320117B2 (ja) * | 2000-11-22 | 2009-08-26 | 富士フイルム株式会社 | 画像表示方法および画像表示装置 |
| KR100710149B1 (ko) * | 2000-12-28 | 2007-04-20 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| AU2002245519A1 (en) * | 2001-03-02 | 2002-09-19 | Tokyo Electron Limited | Apparatus and method of improving impedance matching between an rf signal and a multi-segmented electrode |
| US7026758B2 (en) * | 2001-09-28 | 2006-04-11 | Osram Opto Semiconductors Gmbh | Reinforcement of glass substrates in flexible devices |
| US7253866B2 (en) * | 2001-10-27 | 2007-08-07 | Lg.Philips Lcd Co., Ltd. | Method of fabricating liquid crystal display device |
| JP2003162901A (ja) * | 2001-11-27 | 2003-06-06 | Fujitsu Display Technologies Corp | バックライトおよび液晶表示装置 |
| KR100475108B1 (ko) * | 2001-12-22 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조 방법 |
| KR100475112B1 (ko) * | 2001-12-29 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100890024B1 (ko) * | 2002-09-18 | 2009-03-25 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2004145011A (ja) * | 2002-10-24 | 2004-05-20 | Seiko Epson Corp | 配線基板、回路基板、電気光学装置及びその製造方法、電子機器 |
| JP4217170B2 (ja) * | 2004-01-28 | 2009-01-28 | 株式会社 日立ディスプレイズ | 液晶表示装置およびその駆動方法 |
| JP4745697B2 (ja) * | 2005-03-29 | 2011-08-10 | 富士通セミコンダクター株式会社 | 複数の配線層を有する半導体回路の端子層設定方法、端子層設定プログラム、配線端子延長処理プログラム、および、その端子層を設定に用いられる端子延長用コンポーネント |
| JP2006350064A (ja) * | 2005-06-17 | 2006-12-28 | Hitachi Displays Ltd | 表示装置および位置ずれ検査方法 |
| KR101216169B1 (ko) * | 2005-06-30 | 2012-12-28 | 엘지디스플레이 주식회사 | 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법 |
| KR100715982B1 (ko) * | 2005-07-13 | 2007-05-08 | 세메스 주식회사 | 기판 처리 장치 |
| US7939450B2 (en) * | 2007-09-21 | 2011-05-10 | Tokyo Electron Limited | Method and apparatus for spacer-optimization (S-O) |
| US8183755B2 (en) * | 2008-06-12 | 2012-05-22 | Samsung Mobile Display Co., Ltd. | Flat panel display apparatus and method of manufacturing the same |
| RU2445715C1 (ru) * | 2008-08-20 | 2012-03-20 | Шарп Кабусики Кайся | Устройство отображения и способ производства для него, и подложка активной матрицы |
| JP5381118B2 (ja) * | 2009-01-21 | 2014-01-08 | 東京エレクトロン株式会社 | プローブ装置 |
| WO2010122619A1 (ja) * | 2009-04-22 | 2010-10-28 | シャープ株式会社 | 表示装置、電子機器 |
| KR101113476B1 (ko) * | 2010-03-10 | 2012-03-02 | 삼성모바일디스플레이주식회사 | 액정표시장치 |
| KR101862554B1 (ko) * | 2012-01-03 | 2018-05-31 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 제조하기 위한 모기판 |
| KR20130117558A (ko) * | 2012-04-18 | 2013-10-28 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법 |
| CN103869519B (zh) * | 2012-12-13 | 2016-06-01 | 京东方科技集团股份有限公司 | 制造薄膜晶体管液晶显示器的方法 |
| CN103246092B (zh) * | 2013-04-28 | 2015-08-19 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| CN103489878B (zh) * | 2013-10-09 | 2016-08-31 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法和显示装置 |
| KR102483956B1 (ko) * | 2016-03-31 | 2023-01-03 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR102657989B1 (ko) * | 2016-11-30 | 2024-04-16 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109188743A (zh) * | 2018-11-14 | 2019-01-11 | 惠科股份有限公司 | 显示面板的制作方法及显示装置 |
| CN111736380A (zh) * | 2019-07-26 | 2020-10-02 | 友达光电股份有限公司 | 显示面板及其制造方法 |
| CN111638617A (zh) | 2020-06-05 | 2020-09-08 | 武汉华星光电技术有限公司 | 一种静电防护线路、静电防护线路制程方法及显示面板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3251474B2 (ja) * | 1995-09-06 | 2002-01-28 | シャープ株式会社 | アクティブマトリクス基板 |
| JPH10111518A (ja) * | 1996-10-04 | 1998-04-28 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
-
1998
- 1998-02-23 JP JP04016798A patent/JP3634138B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-27 TW TW088101245A patent/TW402757B/zh not_active IP Right Cessation
- 1999-02-23 US US09/256,461 patent/US6310667B1/en not_active Expired - Lifetime
- 1999-02-23 KR KR1019990005983A patent/KR19990072860A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012212168A (ja) * | 2008-05-16 | 2012-11-01 | Sharp Corp | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法 |
| JP2014041349A (ja) * | 2013-07-29 | 2014-03-06 | Panasonic Liquid Crystal Display Co Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW402757B (en) | 2000-08-21 |
| KR19990072860A (ko) | 1999-09-27 |
| US6310667B1 (en) | 2001-10-30 |
| JP3634138B2 (ja) | 2005-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3634138B2 (ja) | 液晶表示装置 | |
| US20090294771A1 (en) | Thin film transistor array panel having a means for array test | |
| US6587162B1 (en) | Liquid crystal display | |
| US20020008799A1 (en) | Liquid crystal display unit | |
| WO1998047044A1 (fr) | Dispositif d'affichage a cristaux liquides | |
| JPH09258203A (ja) | 液晶表示装置 | |
| JP2001272697A (ja) | 液晶表示装置 | |
| JPH11183904A (ja) | 液晶表示装置 | |
| JP3313282B2 (ja) | 液晶表示装置 | |
| JPH09297321A (ja) | 液晶表示基板および液晶表示装置 | |
| JP2000155329A (ja) | 液晶表示装置 | |
| JPH112841A (ja) | 液晶表示装置 | |
| JPH11202787A (ja) | 液晶表示装置 | |
| JP3119357B2 (ja) | 液晶表示装置 | |
| JP2872274B2 (ja) | 液晶表示装置 | |
| JPH11119683A (ja) | 液晶表示パネルの検査方法 | |
| JP3087730B2 (ja) | 液晶表示装置の製造方法 | |
| JPH11119210A (ja) | 液晶表示装置 | |
| JP2000035573A (ja) | 液晶表示装置 | |
| JP2000155532A (ja) | 表示装置および液晶表示装置 | |
| JP3525029B2 (ja) | 液晶表示装置 | |
| KR20120011671A (ko) | 액정표시장치와 그 리페어 방법 | |
| US20210286223A1 (en) | Display panel and display module | |
| JPH10339884A (ja) | 液晶表示装置 | |
| JPH11142872A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |