JPH11144497A5 - - Google Patents

Info

Publication number
JPH11144497A5
JPH11144497A5 JP1997312355A JP31235597A JPH11144497A5 JP H11144497 A5 JPH11144497 A5 JP H11144497A5 JP 1997312355 A JP1997312355 A JP 1997312355A JP 31235597 A JP31235597 A JP 31235597A JP H11144497 A5 JPH11144497 A5 JP H11144497A5
Authority
JP
Japan
Prior art keywords
signal
test mode
outputting
output
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1997312355A
Other languages
English (en)
Japanese (ja)
Other versions
JPH11144497A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP9312355A priority Critical patent/JPH11144497A/ja
Priority claimed from JP9312355A external-priority patent/JPH11144497A/ja
Priority to US09/060,311 priority patent/US5973990A/en
Priority to TW087107443A priority patent/TW409256B/zh
Priority to CN98116008A priority patent/CN1119816C/zh
Publication of JPH11144497A publication Critical patent/JPH11144497A/ja
Publication of JPH11144497A5 publication Critical patent/JPH11144497A5/ja
Pending legal-status Critical Current

Links

JP9312355A 1997-11-13 1997-11-13 同期型半導体記憶装置 Pending JPH11144497A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9312355A JPH11144497A (ja) 1997-11-13 1997-11-13 同期型半導体記憶装置
US09/060,311 US5973990A (en) 1997-11-13 1998-04-15 Synchronous semiconductor memory device including a circuit for arbitrarily controlling activation/inactivation timing of word line
TW087107443A TW409256B (en) 1997-11-13 1998-05-14 Synchronous semiconductor memory device
CN98116008A CN1119816C (zh) 1997-11-13 1998-07-13 有控制字线激活/非激活定时电路的同步型半导体存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9312355A JPH11144497A (ja) 1997-11-13 1997-11-13 同期型半導体記憶装置

Publications (2)

Publication Number Publication Date
JPH11144497A JPH11144497A (ja) 1999-05-28
JPH11144497A5 true JPH11144497A5 (https=) 2005-07-07

Family

ID=18028256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9312355A Pending JPH11144497A (ja) 1997-11-13 1997-11-13 同期型半導体記憶装置

Country Status (4)

Country Link
US (1) US5973990A (https=)
JP (1) JPH11144497A (https=)
CN (1) CN1119816C (https=)
TW (1) TW409256B (https=)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4531892B2 (ja) * 1999-10-29 2010-08-25 富士通セミコンダクター株式会社 半導体集積回路、半導体集積回路の制御方法、および可変遅延回路
JP4712183B2 (ja) * 2000-11-30 2011-06-29 富士通セミコンダクター株式会社 同期型半導体装置、及び試験システム
JP2004046927A (ja) 2002-07-09 2004-02-12 Elpida Memory Inc 半導体記憶装置
JP2004063023A (ja) 2002-07-30 2004-02-26 Renesas Technology Corp 半導体記憶装置
JP3949081B2 (ja) * 2003-06-09 2007-07-25 株式会社東芝 サンプリング周波数変換装置
US7321991B2 (en) * 2004-01-10 2008-01-22 Hynix Semiconductor Inc. Semiconductor memory device having advanced test mode
JP2006331511A (ja) * 2005-05-25 2006-12-07 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその検査手法
KR100695512B1 (ko) * 2005-06-30 2007-03-15 주식회사 하이닉스반도체 반도체 메모리 장치
EP1990805B1 (en) 2006-02-28 2010-06-30 Fujitsu Ltd. Ram macro and timing generating circuit for same
KR100894487B1 (ko) 2007-06-08 2009-04-22 주식회사 하이닉스반도체 워드라인 구동회로, 이를 포함하는 반도체 메모리장치 및그 테스트방법
KR100885485B1 (ko) * 2007-09-03 2009-02-24 주식회사 하이닉스반도체 반도체 메모리장치
JP2010027155A (ja) * 2008-07-22 2010-02-04 Sanyo Electric Co Ltd 半導体記憶装置
KR101188261B1 (ko) * 2010-07-30 2012-10-05 에스케이하이닉스 주식회사 멀티 비트 테스트 회로
KR101198139B1 (ko) * 2010-11-23 2012-11-12 에스케이하이닉스 주식회사 반도체 메모리 장치의 프리차지 신호 발생 회로
JP2012203970A (ja) 2011-03-28 2012-10-22 Elpida Memory Inc 半導体装置及び半導体装置の制御方法
US9674086B2 (en) * 2013-11-05 2017-06-06 Cisco Technology, Inc. Work conserving schedular based on ranking
KR102471500B1 (ko) * 2018-03-12 2022-11-28 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 테스트 시스템
WO2020063413A1 (en) 2018-09-28 2020-04-02 Changxin Memory Technologies, Inc. Chip and chip test system
CN109164374B (zh) * 2018-09-28 2024-03-29 长鑫存储技术有限公司 芯片与芯片测试系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960016807B1 (ko) * 1994-06-30 1996-12-21 삼성전자 주식회사 반도체 메모리 장치의 리던던시 회로
JP2629645B2 (ja) * 1995-04-20 1997-07-09 日本電気株式会社 半導体記憶装置
US5621690A (en) * 1995-04-28 1997-04-15 Intel Corporation Nonvolatile memory blocking architecture and redundancy
KR100392687B1 (ko) * 1995-10-31 2003-11-28 마츠시타 덴끼 산교 가부시키가이샤 반도체 기억장치
KR0172423B1 (ko) * 1995-11-16 1999-03-30 김광호 고주파수 동작을 하는 반도체 메모리 장치의 테스트회로 및 테스트 방법
KR0170271B1 (ko) * 1995-12-30 1999-03-30 김광호 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
JP3223817B2 (ja) * 1996-11-08 2001-10-29 日本電気株式会社 半導体メモリ装置及びその駆動方法

Similar Documents

Publication Publication Date Title
JPH11144497A5 (https=)
US5751656A (en) Synchronous DRAM memory with asynchronous column decode
US5193072A (en) Hidden refresh of a dynamic random access memory
JP2005222581A5 (https=)
JPH1031886A (ja) ランダムアクセスメモリ
DE69526431D1 (de) Eine synchrone nand-dram-speicherarchitektur
US9298211B2 (en) Time division multiplexed multiport memory implemented using single-port memory elements
KR100437467B1 (ko) 연속 버스트 읽기 동작 모드를 갖는 멀티 칩 시스템
JPH01125795A (ja) 仮想型スタティック半導体記憶装置及びこの記憶装置を用いたシステム
JP4061029B2 (ja) 半導体メモリ装置、バッファ及び信号伝送回路
KR960015587A (ko) 동기 반도체 메모리 장치 및 동기 동적 램의 감지 과정을 제어하는 방법
KR101443072B1 (ko) 메모리 인터페이스 회로 및 이를 포함하는 메모리 시스템
KR100430658B1 (ko) Ｃａｓ 레이턴시가 1 동작과 ｃａｓ 레이턴시가 2 이상인동작을 양립시키는 것이 가능한 반도체 기억 장치
KR970051300A (ko) 고주파 시스템 클럭 신호에 적용될 수 있는 동기형 반도체 기억 장치
JP4783501B2 (ja) 半導体記憶装置
JP2003187574A (ja) 同期式半導体メモリ装置
KR100482380B1 (ko) 메모리 뱅크별 기입 동작의 수행이 가능한 에스램 호환 메모리 및 그 구동방법
TWI220525B (en) SRAM-compatible memory device employing DRAM cells
KR100401235B1 (ko) 디램 셀을 이용한 에스램 호환 메모리 장치의 로우 제어회로
RU93052160A (ru) Полупроводниковая память
EP4334936B1 (en) Burst access memory and method of operating a burst access memory
KR100736397B1 (ko) 자동 프리차지 제어회로 및 이를 구비하는 반도체 메모리장치
KR100522258B1 (ko) 동기식 반도체 메모리 장치의 열선택 제어 회로 및 열선택신호 구동 방법
JPH0556598B2 (https=)
KR960035641A (ko) 라이트 리커버리 제어회로 및 그 제어방법