經濟部智慧財產局員工消費合作社印製 409256 A7 _B7__ 五、發明說明（） [發明之背景] 發明之領域 本發明有關於回應外部時鐘信號藉K進行動作之同步型 半導體記憶裝置，尤其有關於可K實琨高速之性能測試之 構造。 背景技衛之說明 在以高速存取為目的所開發之同步型半導體記憶裝置中 ，資料之讀出或寫入所需要之動作（命令），全部與從舛部 施加之具有穩定週期之時鐘（外時鐘信號）同步的進行。 下面將使用圖31用來說明習知之同步型半導體記億裝置。 圖31所示之習知之同步型半導體記憶裝置9000包含有控 制信號緩衝器1、內部時鐘產生電路2、位址媛衝器3、橫 態設定電路4、預充電信號產生電路12、動作信號產生電 路13和多個群組（圖31中之BO，Bl，B2和B3)。 群組B 0，B 1，B 2和B 3分別包含有列糸控制電路6 +、字驅 動器7、記憶單元陣列9、感測放大器和10閘。在圖3 1中， 感測放大器和10閘K 一個方塊8表示。各個組群可以獨立 的進行字線之致動、資料之讀出、賣料之寫入和字線之非 致動。 記憶單元陣列9包含有被排列成行列狀之多個記憶單元Μ ，各個記憶單元Μ連接在字線WL(被設置成與列方向對應） 和位元線對偶BL與/BL (被設置成與行方向對應）之交點。 内部時鐘產生電路2取入外部時鐘信號CLK，用來產生内部 峙鐘信號C LK0，藉以控制內部動作。 §氏張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱_) _ A _ ----1----1------------訂---------線') (請先閱讀背面之注意事項再填寫本頁) 409256 Α7 Β7 五、發明說明（〕〉 該控制信號媛衝器1具備有輸入初段丨6和鑀衝器1 7。輸 人初段1 6用來接受外部控制信號（外部列位址閃控信號 /RAS、外部行位址閃控信號/ CAS、外部寫人致能信號/ WE 、外部晶片選擇信號/ C S等）。緩衝器1 7取人輸入裝置1 6之 輸出* Μ與內部時鐘信號CLKO同步之方式輸出對應之內部 控制信號（i?AS，CAS，WE，CS等）。 位址媛衝器3從外部取入位址信號a，藉μ輸出内部位址 信號。位址信號Α被分時的多工化成列位址信號X和行位址 信號Y。另外，位址媛衝器3具備有圖中未顯示之組群位址 解碼器，用來對位址信號A進行解碼，藉K輸出組群解碼 信號BK(或其反相之ZBK)用以指定對應之組群。 動作信號產生電路13在回應從外部輸入之動作命会時， 用來輸出動作開始信號ZACT(圖31中之ZACT10)，ZACT(l) ，Z A C T (2 )，Z A C T (3))藉从控制被指定之組群之列系控制 電路6。 預充電信號產生電路12在回應從外部輸入之預充電命令 時，用來輸出預充電開始信號ZPRE(圖31中之ZPRE(O) * ZPRE(l)，ZPRE(2)，ZPRE(3))藉Μ控制被指定之組群之列 系控制電路6。 當各個列系控制電路6接受到對應之動作開始信號ZACT 時，就Κ非活性狀態輸出預充電信號用來使釾應之位元線 進行充電，以活性狀態輸出字驅動器致動信號用來致動字 驅動器？ * Μ及Κ活性狀態輸出感測放大器致動信號用來 致動感測放大器。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) .---- ----訂 - - - ------線- 經濟部智慧財產局員工消費合作社印製 A7 409256 __B7___ 五、發明說明（J) 其結果是用K構成記憶單元陣列9之位元線對偶B L與/ B L 被釋放離開充電狀態，字線WL上升為Η位準。然後，儲存 在記憶單元Μ之資料被感測放大器故大。 另外，當各個列系控制電路6接受到對應之預充電開始 信號ZPRE時，就以非活性狀態輸出字驅動器致動信號，以 非活性狀態輸出感測放大器致動信號，Κ及Κ活性狀態輸 出位元線預充電信號。其结果是被包含在記憶單元陣列9 之字線WL之電位下降成為L位準，感測放大器變成非活性 狀態，位元線對偶和/BL被充電成為預·充電電位vbl。 當從外部輸入讀出命令時，被感測放大器閂鎖之資料就 傳達到I 0閘，被放大後從資料輸入/輸岀端子輸出。 另外，當從外部輸人寫入命令時，從資料輸人/輸出端 子輸入之資料，經由I 〇閘和感測放大器，寫入到記憶單元 Η 0 另外，橫態設定電路4.在回應外部信號時f檢測特定之 模態是否被設定，在回應接受有控制信號緩衝器丨和位址 緩衝器3之信號（例如，模態登錄設定命令+ η位準之位址 信號ADD7)時，出測試傷態信成。另外，亦可以^使用直 接控制外部測試模態p A D、藉K設定測試模態信號之方法。 下面將使用圖32(A)〜圖32(F)之時序圖用來說明習知之 同步型半缥體記憶裝置9000之動作之一實例。 在圖32中，U)表示外部時鐘信號CLK，（B)表示外部控 制信號/ C S * (C )表示外部控制信號/ R A S，（ D )表示外部控 制信號/ C A S，（ E )表示外部控制信號/ W E，和（p )表示位址 本紙張尺度適用中國國家標準<CNS)A4規格（21G X 297公巧 ~ - !l·!— i·——·— 訂--in! ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 409256 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（4) 信號A。其中，晶片選擇信號/CS是用來從多個晶Μ中選擇 要進行動作之晶片之控制信號，在Μ下之命令輸人時變成 為L位準之活性狀態。 首先說明利用活性命令而致動字線之動作。在這種情況 輸入動作命令ACT (將外部控制信號/CS、/RAS設定茌L位準 ，將外部控制信號/CAS和/WE設定在Η位準）。 在時刻tl之外部時鐘信號CLK之上升時刻，取入該等之 外部控制信號和列位址信號X。然後，根據從動作信號產 生電路1 3輸出之動作開始信號Z A C T，用來致動對應之組群 之字線，藉K將記憶單元之賣料讀出到感測放大器。 下面將說明讀出命令之動作。在這種情況*輸入讀出命 令R E A D (將外部控制信號/ C S、/ C A S設定在L位準，將外部 控制信號/ RAS和/ WE設定在Η位準）。 在下一個外部時鐘信號C L Κ之上升時刻（時刻12 )，取入 該等之外部控制信號和列位址信號y。其結果是被讓出到 感測放大器之賣料經由I / 0線被取入到圖中未顯示之輸出 緩衝器藉Μ朝向外部輸出。 下面將說明利用預充電命令而非致動字線之動作。在這 種情況，輸入預充電命令P R Ε (將外部控制信號/ C S、/ R A S ·、/WE設定在L位準*將外部控制信號/CAS設定在Η位準）。 在時刻t 3之外部時鐘信號C L Κ之上升時刻，取入該外部 控制信號和組群位址信號B K。然後*根據從預充電信號產 生電路1 2輸出之預充電開始信號Z P R E，用來非致動對應之 字線。 本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------線. 經濟部智慧財產局員工消費合作社印製 409256 a? B7 五、發明說明（J) 然後，在下一 11之外部時鐘信號c L K之上升時刻（時刻 t4)，當輸入動作命令ACT時，致動對應之字線，用來將記 憶單元Μ之資料謓出到感測放大器。 其中，該感測放大器之致動時刻tl和譲出時刻t2之間隔 成為用以得知記憶單元之性能之參數（Μ下將該間隔稱為 t R C D期間）。例如，在容量非常小之記憶單元 > 感測放大 器之感測時間*當與通常之記憶單元Μ之情況比較時，因 為需要較長，所Μ利用tRCD期間之變化可W早期發現記憶 單元之不良。 另外*字線之非致動時刻12和再致動峙刻t 4之間隔成為 用以得知位元線之等化時序之實力之重要時序（K下稱該 間隔為t R P期間）。例如，在字線之下降後，位元線未被充 分的等化就開始下一個字線之致動時，由於殘留在位元線 之先前資料會有新字線之致動所讀出之記憶資訊被破壞之 問題。通常該t R C D期間和t R P期間需要確保具有2 0 n s。 在測試依此方式構成之同步型半導體記憶裝置之性能之 情況時，從測試器供給外部時鐘信號和命令。例如，在 最嚴格之條件測試臨界性能時，如圖3 2所示，在連孀之外 部時鐘信號（測試器所供給之時鐘信號）之邊緣輸入命令。 利用此種方式實現最短之t R C D和t R Ρ期間*經由測定此狀 態之動作特姓，可K測試臨界性能。 位是*對習知之同步型半導體記憶裝置9 0 0 0之命令之輸 入時序，通常是依照從測試器供給之時鐘信號之頻率來決 定。因此，在使用只供給低速之時鐘信號之測試器之情況 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） S - 111K----Γ11 — ------— —訂—I--.--- (請先閱讀背面之注意事項再填寫本頁) 409256A7 _B7__ 五、發明說明（Η) 時，t R C D和t R Ρ期間變成與測試器之臨界性能（2 Ο 0 n s程度） 相關（上限為200ns程度），尤其是要測定高速動作之裝置 之臨界性能會有困難為其問題。 [發明之概要] 因此，本發明之目的是提供同步型半導體記憶裝置，即 使在使用只供給低速之時鐘信號之測試器之情況時，亦可 Μ從外部任意的控制字線之致動和非致動*藉Μ進行測試。 本發明之另一目的是提供同步型半導體記憶裝置，即使 在使用只供給低速之時鐘信號之測試器之情況時，亦可Κ 高速的進行性能測試。 本發明是一種同步型半導體記憶裝置*具備有：多個組 群，分別包含有被排列成行列狀之多個記憶單元之記憶單 元陣列和被設置成與記憶單元陣列之列對應之多個字線； 内部時鐘產生電路，用來輸出與外部時鐘信號同步之内部 時鐘信號；測試模態檢測電路，在回應從外部輸入之測試 撗態指定信號時，用來檢測特定之測試模態之被指定*藉 Κ輸出檢測結果之測試模態信號；和活性控制電路*用柬 檢測以與内部時鐘信號同步之方式所輸入之用Κ致動字線 之活性命令 > 藉Κ輸出一致動字線之活性開始信號；活性 控制雷路在回應測試模態信號時，在活性命令之輸入時序 之後，將活性開始信號輸出到對應之組群。 因此，本發明之主要優點是具備有可Μ使字線之致動時 序延遲之電路*與外部時鐘信號無關的，可以任意的變化 字線之致動時序。 ί氏張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ Q _ (請先閱讀背面之注意事項再填寫本頁) --------訂---------線}> 經濟部智慧財產局員工消費合作社印製 409256 A7 _B7五、發明說明（7) 經濟部智慧財產局員工消費合作社印製 測之 用照時 用柬 信外可 之減 備單應信 外態性 之片 ，依之 ，用 部從時 號 Μ 具憶對鐘從橫活 號晶 置，群 置， 外用態 信可 ，記列時應試非 信行 裝時組 裝時Κ利模 鐘數 置個之部回測和 鐘執 鎖態到 出態 時，常 時段 裝多列外在之 ，， 時片 閂模出 輸橫 態時正 部遲 憶之陣與-定號 之晶 ：試輸 ..試 模態在 内延 記狀元出路特信 速之 有測訊 有測 試模 * 在 Μ 體列單輸電測態 低作 備在資 備在 測試序 為所 導行億來測檢模 給動 具，令 具， 在測時 因 * 半成記用檢來試 供速 置置命 置置 置在動 置遲 型列與，態用測 只高 装装性 裝装。裝是致 裝延 步排成路橫，之 用行 憶制活 憶遲訊憶果之 憶始 同被置電試時果 使進_ 記控之 記延資記結線。記開 種有設生測號結 在釾 體和鎖 體和令體其字作體訊 一含被產；信測 使 Μ 導；閂 導 *， 命導。整動導資 是包和鐘號定檢 即可 半訊被 半訊性半訊調行半令 樣別、時信指出 , 亦 型資制 型資活型資接進型命 態分列部鐘態輸 式， 步令控 步令之 步令直 序步性 一 ，陣 内時模Μ 方時 同命來 同命出同命Μ時同活 另群元；部試藉 種況。之性用 之性輸之性可之之使 之組單線內測， 這情試明活號 .明活被明活制常明刻 明個憶字之之定 用之測發鎖信 發出該發為控通發時 發多記個步入指 利器能本閂部。本輸遲本作之Μ本降。本：之多同輸被 試性 來外序 來延 號部Μ下少 有元之號部之 —t—. —----*-------訂---------線 'J (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 10 A7 409256 _B7___ 五、發明說明（Η) 控制電路*用來檢測Κ與内部時鐘信號同步之方式輸入之 用Μ非致動字線之非活性命令*藉Κ輸出非致動字線之非 活性開始信號；非活性控制電路在回應測試摸態信號時* 在非活性命令之輸入時序之後，將非活性開始信號輸出到 對塍之组群。 因此，本發明之主要優點是具備有可以使字線之非致動 時序延遲之電路，與外部時鐘信號無關的，可以任意的變 化字線之非致動時序。 利用這種方式，即使在使用只供給低速之時鐘信號之測 試器之情況時，亦可Μ對進行高速動作之晶片執行晶片之 性能測試。 本發明之同步型半導體記憶裝置具備有：閂鎖裝置，用 來閂鎖非活性命令資訊；和控制裝置，在測試模態時依照 外部信號用來控制被閂鎖之非活性命令之資訊之輸出到組 群之時序。 本發明之同步型半導體記憶裝置具備有：輸出裝置，用 來輸出非活性命令資訊；和延遲裝置，在測試橫態時用來 延遲該被輸出之非活性命令資訊。 本發明之同步型半導體記憶裝置在測試模態時Μ外部信 號作為非活性命令資訊。其結果是在測試模態時，利用從 外部之控制可Μ直接調整字線之非致動時序*在正常模態 時可以Μ通常之時序進行動作。 本發明之同步型半導體記憶装置因為在內部時鐘信號之
下降時刻使非活性命令資訊開始延遲，所Μ延遲段數可Μ 紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公~~Γ\~I (請先閱讀背面之注意事項再填寫本頁) .- - - - - - - - ^ . — - ----- ---- ; 經濟部智慧財產局員工消費合作社印製 409256 A7 B7 五、發明說明（4) 同步型 被排列 與記憶 ，用來 態檢测 用來檢 測試橫 諕同步 致動字 以與內 活性命 控制電 之後， 路在回 ，將非 半導體 成行列 單元陣 輸出與 電路， 測特定 態信號 之方式 線之活 部時鐘 令*藉 路在回 將活性 應測試 活性開 *具備 憶單元 應之多 信號同 外部輸 態之被 制電路 以致動 號；和 之方式 致動字 態信號 輸出到 時，在 出到對 ---------^---Ί --------訂---------線'一 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 減少。 本發明之另一態樣是一種 有：多個姐群，分別包含有 之記億單元陣列和被設置成 個字線；内部時鐘產生電路 步之内部時鐘信號；測試模 入之測試模態指定信號時* 指定，藉Μ輸出檢測结果之 *用來檢測Μ與內部時鐘信 字線之活性命令》藉Μ輸出 非活性控制電路，用來檢測 輸入之用以非致動字線之非 線之非活性開始信號；活性 時，在活性命令之輸入時序 對應之組群；非活性控制電 非活性命令之輸入時序之後 應之組群。 因此，本發明之主要優點 序/非致動時序延遲之電路 以任意的變化字線之致動時 利闱這種方式，即使在使 試器之情況時，亦可以對進 性能測試。 本發明之同步型半導體記 記憶裝置 狀之多記 列之列對 外部時鐘 在回應從 之測試橫 ;活性控 輸入之用 性開始信 信號同歩 Κ輸出非 應测試模 開始信號 橫態信號 始信號輸 是具備有可κ使字線之致動時 與外部時鐘信號無關的，可 序/非致動時序。 用只供給低速之時鐘信號之测 行高速動作之晶片執行晶片之 憶裝置可Μ閂鎖活性命令資訊 12 •本紙張尺度適用中國國家標準（CNSM4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 409256 a? _B7_ 五、發明說明 和非活性命令資訊，在測試模態之回應外部信號時可κ控 制輸出活性命令資訊和非活性命令資訊之時序。 本發明之同步型半導體記億裝置具備有在測試模態時使 活性命令資訊和非活性命令資訊延遲之裝置。 本發明之同步型半導體記憶裝置在測試模態時以外部信 號作為活性命令資訊和非活性命令資訊。其結果是茌測試 模態時，利用從外部之控制可Κ直接調整字線之致動時序 /非致動時序，在正常模態時可Μ以通常之時序進行動作。 本發明之同步型半導體記憶裝置因為在内部時鐘信號之 下降時刻使活性命令資訊和非活性命令資訊開始延遲，所 以延遲段數可Μ減少。 經由下面聯合附圖之對本發明之詳细說明當可對本發明 之上述和其他目的、特徵、態樣和優點具有更清楚之瞭解。 [圖式之簡單說明] 圖1是概略方塊圖，用來表示本發明之實施形態1之同步 型半導體記憶裝置1 000之全體構造之一實例。 圖2是電路圖，用來表示本發明之實施形態1之動作信號 產生電路100之具體構造之一實例。 圖3(A)〜圖3(F)是時序圖，用來說明圖2所示之動作信 號產生電路100.1之動作。 圖4是電路圖，用來表示本發明之實施形態1之動作信號 產生電路100之另一具體構造之簧例。 圖5(A)〜圖5(D)是時序圖，用來說明圖4所示之動作信 號產生電路100.2之動作。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 13 --------------¢^--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 4Θ9256 A7 _/_B7五、發明說明（Π.) 圖 態 中
形 施 實 , Ε 之 Τ 明 A 發號 本信 在 能 明致 說作 來 動 用制 ， 控 EQM 序D 0 時 § 信 是,]| ) 制 (£控 部 外 M 圖 位 之 號 信 作 動 之 1 態 形 施 實 之 明 發 本 示 表 來用 圖 Η電 動 是 之 7 時画 準 路 電 生 產 是 8 圖 步 同 之 2 態 彤 施 實 之 C 明 例發 實本 之示 造表 構來 體用 具， 一 圖 另瑰 之方 〇 略 [ 既 置 裝 憶 記 體 導 半圖 型 圖 路 電 是 路P 電(A 生10 產圖 號 圖 例 實1 之 造 構 體 全 之 信 電 充 預 之 2 態 形 施 實 之 明 發 本 示 表 來 用 例 實1 之 造 構 體 具 之 充 預 之 示 所 9 圖 明 說 来 用 圖 序 時 是 <請先閲讀背面之注意事項再填寫本頁) 路圖 電 路 生電 產是 i 1 卷 1 信 圖 電 作 肋 πηη 之 電 充 預 之 2 態 形 施 實 之 明 發 本 示 表 來 用 圖 塊 11方 路略 電概 生是 產12 號圖 信 實 之 造 構 體 具 一 另 之 同 之 3 態 形 施 實 之 明 發 本 示 表 浓 用 形 施 實 之 〇 明 例發 實本 一 明 之說 造來 構用 體’ 全圔 之序 ο ΐ ο 時 3 是 置丨 裝 憶 記 體 導(Α 半13 型圖 步 Ε /IV 3 1 圖 一 置 裝 憶 記 體 導 半 型 步 同 之 3 態 作 動 之 ---------訂---------線.. 經濟部智慧財產局員工消費合 作社印製 同 之 4 態 形 施 實 之 明 發 本 示 表 來 用 圖 塊 方 略 概 是 4 1 圖 信 作 動 之 ο 4 例態 質形 一 施 之實 造之 構明 體發 全本 之示 00表 40來 置用 裝， 憶圖 記路 體電 導是 半15 型圖 步 \J 8 A ^^/IV 生1Θ產圖 虎 D5 實1 之 造 構 體 具 之 圖 圖 序 時 是 作 動 之 示 所 5 11 圖 明 說 來 1ί圆 路路 電 電 生是 產17 號麗 信 信 作 之 4 態 形 施 實 之 明 發 本 示 表 來 用 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 14 五、發明說明（ 409256 a7 B7 經濟部智慧財產局員工消費合作社印製 號產生雷路120之另一構造之實例。 圖1SU)〜圖18(D)是時序圖，用來說 信號產生電路1 2 0 . 2之動作。 圏19是概略方塊圖*用來表示本發明 步型半導體記憶裝置5000之全體構造之 圖20是電路圖，用來表示本發明之實 信號產生電路130之具體構造之一實例( 圖21(A)〜圖21(C)是時序圖，用來說 電信號產生電路130.1之動作。 圖22是電路圖，用來表示本發明之實 信號產生電路130之另一構造之實例。 圖23(A)〜圖23(D)是時序圖，用來說 電信號產生電路1 3 0 . 2之動作。 圖24是概略方塊圖*用來表示本發明 步型半導體記憶裝置6000之全體構造之 圖25是概略方塊圖，用來表示本發明 步型半導體記憶裝置7 000之全體構造之 圖26是電路圖*用來表示本發明之實 鐘產生電路150之具體構造之一實例。 圖27(A)〜圖2 T(D)是時序圖，用來說 態之內部時鐘產生電路150之動作。 圖2 S是概略方塊圖，用來表示本發明 步型半導體記憶裝置8000之全體構造之 圖2 9是電路圖，用來表示本發明之實 明圖1 7所示之動作 之實施形態5之同 一實例。 施彫態5之預充電 明圖20所示之預充 施形態5之預充電 明圖22所示之預充 之實施形態6之同 一實例。 之實施形態7之同 一實例。 施形態7之内部時 明本發明之實施形 之實施形態8之同 一實例。 施形態8之動作信 (請先閱讀背面之注意事項再填寫本頁) Ι1Ι-ΙΤΊΙ1----------I *-------—------^^ — — — 11------- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 15 409256 A7 _B7__ 五、發明說明（；:丨） 號產生電路1 6 0之具體構造之一實例。 圖30(A)〜圖30(D)是時序圖，用來說明本發明之實施形 態S之動作信號產生電路160之動作。 圖31是概略方塊圖 > 用來表示習知之同步型半導體記億 裝置9000之主要部份之構造。 圔32(A)〜圖32(F)是時序圖，用來說明習知之同步型半 導體記憶裝置9 0 0 0之動作之一實例。 [較佳實施例之說明] .本發明之實施形態1之同步型半導體記憶裝置是在測試 模態時可Μ任意的控制組群之致動時序。 下面將使用圖1用來說明本發明之實施形態1之同步型半 導體記憶裝置1 0 0 0之全體構造。 在與習知之同步型半導體記憶裝置9000相同之構成元件 附加相同之符號或相同之記號，而其說明則加以省略。 圖1所示之同步型半導體記憶裝置1000之與習知之同步 型半導體記憶裝置9000之不同之點，是具備有動作信號產 生電路1 0 0，用來代替動作信號產生電路1 3，該動作信號 產生電路1 0 0可Μ使動作開始信號Z AC Τ延遲的輸出。 該動作信號產生電路1 0 0根據從外部輸人之動作命令A C Τ 用來閂鎖活性命令。另舛，在測試模態時，根據特定之外 ..... 部信號*用來調整將被閂鎖之活命夸實訊傳達到組群之 時序。另外，在測試模態K处之情況（正常橫態），與習知 者同樣的 > 在回應動作命令ACT時將活性命令資訊傳達到 組群。 木紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線. 經濟部智慧財產局員工消費合作社印製 一 16 A7 B7 五、發明說明（1) 可 態 模 試 測 之 後 之 序 時 在i ο 致 00之 ο ο 11 Λυ 置 Ci 裝置 憶裝 記憶 體記 導體 半導 型半 步型 同步。 該同群 是之組 果知動 結習致 其在序 M時 路 電 定 設 態 模 該 中 測 出 輸 。 來果 用結 之 態 模 試 測 之 定 特 至 測 態檢 形為 施作 實 S k. Μ 本 ζ 在號 ， 信 外態 另模 試 用 使10 將路 面電 下生 產 圖 之 號 信 性 活 之 1Λ 態 形 施 實 之 。 明例 發實 本一 明之 說造 來構 用體 具 之 示 所 2 圖 路 備 具 乍 N . Μ 有24 dn& 電 生 產 號 信 作 動 為 稱 下 W /TV 路 電 生 產 號 信 路 電 0 4 2 路 電 貞 ΛΪ glL 令 命 作 動 $ 控 令 命 作 勘 1 辑 6 2 路 電 出 輸 令 命 作 動 路 電 緩 之 示 所 1 圖 從 照 依 2 2 路 電 檢結 來測 用檢 ， 為 號作 信出 令 命 作 動 之 部 外 自 來 測 A Z 虎 信 令 命 作 勖 ΠΒΩ 之 身 制輸電 控後鎖 部然閂 內 〇 之人 出輸 輸之 7 T 1 C 器\ 衝 令 命 乍 動 non 經濟部智慧財產局員工消費合作社印製 路24.0，24,1，24,2，24.3被設置成 分別對應到組群B0 ，Bl，B2* B3(M下總稱為動作命令罔鎖電路24)。動作命 令閂鎖電路24用來保持對應之組群之活性命令資訊。 動作命令輸出電路26在回應後面所述之動作致能倍號 ACTEN時，根據所保持之活性命令資訊輸出動作開始信號 ZACT。動作命令控制電路28 . 1在回應測試模態信號ZMS 1和 特定之外部信號（實質上為外部控制信號/R AS)時，輸出動 作致能信號A C T E H，用來使動怍命令輸出電路2 6之轉出動 作成為致能狀態。 下面將說明N A N D電路2 2。N A H D電路2 2接受被輸入之内部 @張尺度適用中國國家標準（CNS)A4規格（210X 297公釐） -~ -1111 — ll·] I — — ·1111111 - — 1 — flJll ~y (請先閱讀背面之注意事項再填寫本頁) A7 409256 .—______B7 _ 五、發明說明（：、） 控制信號CS , RAS * ZCAS和ZWE。其中*内部控制信號cs是 與外部控制信號/CS對應之反相之内部信號’肉部控制信 號RAS是與外部控制信號/RASM應之反相之内部信號。内 部控制信號ZCAS是與外部控制信號/C AS if應之同相之内部 信號，内部信號ZWE是與外部控制信號/ M對應之同相之内 部信號。 當動作命令ACT(內部控制信號CS，RAS ’ ZCAS和ZWE均為 Η位準）被輸人時，就從NAND電路22輸出L位準之活性狀態 之動作命令信號ZACTP。在其Κ外之情況（動作命令ACT未 被輸人之倩況），從NAND電路22輸出Η位準之非活性狀態之 動作命令信號ZACTF。 下面將使用作為代表例之與組群Β 0對應之動作命令閂鎖 電路24.0用來說明動作命令閂鎖電路24之構造。該動作命 令閂鎖電路24.0具備有邏輯閛32和33及HAND電路34。 邏輯閛32之第1輸人節點接受來自HAND電路22之動作命 令信虢ZACTF。另外，邏輯閘32之第2輸人節點接受來自圖 1所示之位址緩衝器3之對應之組群解碼信號ZBK(G)。邏！| 閘3 3之第1輸人節點接受邏輯閜3 2之輸出信號。g夕卜，冑 輯閛33之第2輸人節點接受HAHD電路34之輸出信號。NAND 電路34之第1輸入節點接受邏輯閘33之輸出信號。NAND_ 路34之第2輸人節點接受來自圖1所示之預充電 路12之對應之預充電閲始信號ZPRE (0)。 各個動作命令問鎖電路24，Is 24.2，24,3之構造動（作 命令閂鎖電路2 4 . 0之構造相同。動作命令間鎖電路2 4々各 本紙張尺度適用中國國家標準（CNS)A4蜆格（210 x 297公釐） —*—^--------------訂---------線:、j (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 18 409256 A7 __—_B7 _____ 五、發明說明（ 個之邏輯閘33之輸出信號MACTP(〇)’ ACTF(l)* ACTP(2) ，ACTP (3)(總稱為ACTF)表示。 下面將簡單的說明動作命令閂鎖電路2 4之動作’以動作 命令閂鎖電路2 4 . 0作為代表例。在用以指定組群B 0之動作 命令ACT被輸人之情況時，動作命令信號ZACTF變成L位準 之活性狀態，組群解碼信號ZBK(O)變成L位準之活性狀態 。利用這種方式，與組群B0對應之信號ACTF(O)變成Η位準 之活性狀態。然後，與動作命令信號ZACTF和組群解碼信 號ΖΒΚ (0)之電位位準無關的*使信號ACTF (0)保持在Η位準 之狀態。 在指定組群Β 0 Μ外之組群，輸入動作命令A C Τ之情況（動 作命令信號ZACTF為L位準，組群解碼信號ZBK(O)為Η位準） ，輿組群Β 0對應之信號A C T F (0)被保持在先前之狀態。在 動作命令ACTM外之情況，信號ACTF <0)保持在先前之狀態。 另外，預充電開始信號Z P R E用來重設被閂鎖之活性命令 實訊。實質上，例如當與姐群B0對應之預充電開始信號 ZPRE(〇)為L位準之活性狀態時*信號ACTF(〇)就變成L位準 之非活性狀態（重設狀態）。 下面將說明動作命令輸出電路26之構造。該動作命令輸 出電路26具備有NAHD電路42.0，42.1，42.2和42.3( Μ下 總稱為NAND電路42)。各個HAND電路42被設置成分別對應 到各個組群B 0，.....B 3。 各個NAND電路42之第1輸人節點用來接受對愿之動作命 令閂鎖電路2 4所保持之信號A C T F。另外，各個ν A N D電路4 2 -19 - (請先閱讀背面之注意事項再填寫本頁) --------訂---------線 J· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 409256 A7 B7 五、發明說明 之第2輸入節點用來接受動作命令控制電路28之輸出之動 作致能信號ACTEN。另外*從各個NAND電路42輸出用以使 對應之組群開始活性化之動作開始信號Z A C T。 下面將簡簞的說明動作命令輸出電路2 6之動作。在動作 致能信號A C T E N為L位準之非活性狀態之情況（測試模態）， 動作開始信號Z ACT全部變成Η位準之非活性狀態。在動作 致能信號A C ΤΕ Ν為Η位準之活性狀態之情況（正常模態，測 試模態}，依照被閂鎖之活性命令賣訊，輸出H位準或l位 準之動作開始信號ZACT。 下面將說明動作命令控制電路28 · 1。該動作命令控制電 路28 . 1具備有邏輯閘35和36，NOR電路37，NAND電路38及 反相器電路3 9。 邏輯閘35之第1輸人節點用來接受動作命令信號ZACTF。 另外，邏輯閘35之第2輸入節點用來接受柬自圖1所示之测 試模態設定電路4之測試模態信號ZMS1。邏輯閛36之第1輸 入節點用來接受邏輯閛3 5之輸出信號。另外，邏輯閛3 6之 第2輸人節點用來接受KAHD電路38之輸出信號。NOR電路37 之第1輸入節點用來接受測試椹態信號Z MS 1。另外，N 0 R電 路3 7之第2輸人節點用柬接受信號Z B R A S。其中，該信號 ZBRAS是與外部控制信號/RAS對應之同相之内部信號，從 圖1所示之輸入初段1 6輸出。 HAND電路38之第1輸人節點用來接受邏輯閘36之輸出信 號S 1。另外* Ο N D電路3 8之第2輸人節點用來接受Η 0 R锺路 37之輸出信號。邏輯閘35和36，NOR電路37及N AND電路38 本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公愛) _ _ ' -------;-------------訂---------線:)- (諳先閲讀背面之注意事項再填寫本頁) 409256 a? B7 五、發明說明（Η) (請先閲讀背面之注意事項再填寫本頁) 一起構成閂鎖電路40。該閂鎖電路4.0，在測試模態（測試 模態信號ZMS1為L位準之狀態）時*假如信號ZBRAS為L 位準，就根據信號ZACTFfe定内部狀態，用來輸出Η位準之 信號S 1 *當信號Z B R A S變成Η位準時就輸出L位準之信號S 1 。在正常模態該信號S 1為L位準。 反相器電路39之輸入節點彤成與邏輯閘36之輸出節點連 接。反相器電路3 9用來使信號S 1反相，藉Μ輸出動作致能 信號A C Τ Ε Ν。因此*動作致能信號A C Τ Ε Ν茌正常模態時被固 定為Η位準，在測試模態時依照信號ZBR AS進行變化。 下面將使用圖3(A)〜圖3(F)之時序圖用來說明測試模態 之動作信號產生電路100.1之動作。 圖3(A)表示動作命令信號ZACTE，圖3(B)表示組群解碼 信號ZBK(O)，圖3(C)表示信號ACTF(O)，圖3(D)表示動作 開始信號ZACT(O)*圖3(E)表示信號ZBRAS，圖3(F)表示動 作致能信號A C TE N。其中，在測試模態時從外部對組群B 0 輸入動作命令ACT。 經濟部智慧財產局員工消費合作社印製 如圔3(A)〜圖3(F)所示，當在時刻to輸入動作命令ACT 時，就在時刻11使動作命令信號ZACTF變成L位準之狀態。 在回應組群B0被指定（組群解碼信號ZBK (0)為L位準之活性 狀態）時，信號A C T F ( 0 )變成Η位準之活性狀態。另外，信 號Z B R A S變成L位準之狀態。 另外，在動作命令·信號ZACTF變成L位準之狀態之時刻* 動作致能信號ACTEN變成L位準之非活性狀態。因肚，被閂 鎖之活性命令資訊不畲傳達到各個姐群。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 409256 A7 _B7__ 五、發明說明（，丨） (請先閱讀背面之注意事項再填寫本頁) 然後，利用從外部之控制（使外部控制信號/RAS從L位準 上升成為Η位準），用來將信號ZBR AS設定在Η位準。其回應 是在時刻t2使動作致能信號ACTΕΗ成為Η位準之活性狀態。 其結果是動作命令輸出電路26變成致能狀態，對被指定 之组群Β 0輸出L位準之活性狀態之組群開始信號Z A C Τ (0 )。 其回應（在實際之動作命令A C T之輸入時刻之後）是開始組 群㈣之字線的致動。 在下一個之外部時鐘信號之輸入時序，在讀出或寫入命 令（READ/WR ITE)被輸入之情況（時刻t3)，時刻t2和時刻t3 之間隔變成為tRCD期間。 亦即*同步型半導體裝置1000具備有動作信號產生雷路 100.1，因為可K調整對組群之活性命令資訊之傳達，所 K實際上在動作命令被輸人之時刻後可Μ使姐群之致彰時 序充分的延遲。 在正常模態之情況，因為動作致能信號ACTEH變成Η位準 之活性狀態，所Μ根據從外部輸入之動作命令ACT之輸入 時序，對各個組群輸出對應之組群開始信號ZACT。 經濟部智慧財產局員工消費合作社印製 另外，在圔2中是依照外部控制信號/RAS之位準用來調 整組群開始信號Z A C T之傳達到對應之列系控制電路’但是 並不只限於這種方式，亦可Μ使用外部控制信號/CAS* CKE * DQM等 〇 下面將使用圖4用來說明本發明之簧施形態1之動作信號 產生電路100之另一具體構造之實例0 在與圖2所示之動作信號產生電路相同之構成元件 -22 - 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 409256 a7 B7 五、發明說明（A) 附加相同之符號和相同之記號，而其說明則加以省略。 圖4所示之動作信號產生電路（M下稱為動作信號產生電 路1 0 0 . 2 )具備有動作命令控制電路2 8 . 2用來代替動作命令 控制信號2 8 . 1。 該動作命令控制電路2 8 . 2具備有邏輯閘4 5和46，N 0 R電 路47，HAND電路48及反相器雷路44和49。邏輯閘45和46 * N0R電路47，NAND電路48及反相器電路44一起構成閂鎖電 路5 0。邏輯閘45之第1輸入節點用來接受動作命令信號 ZACTF。另外，邏輯閘45之第2輸人節點用來接受測試模態 信號ZMS 1。邏輯閘46之第1輸入節點用來接受邏輯閘45之 輸出信號。另外，缍輯閘46之第2輸入節點用柬接受MND 電路48之輸出信號。 反相器電路44之輸入節點用來接受來自圖1所示之輸入 初段1 6之信號Z B C AS，使其反相和將其輸出。此處之信號 ZBCAS是與外部控制信號/CAS對應之同相之内部信號。 Η 0 R電路47之第1輸人節點用來接受測試模態信號Z MS 1。 另外，H0R電路47之第2輸人節點用來接受反相器電路44之 輸出信號。N A H D電路4 8之第1輸入節點用來接受邏輯閘4 6 之輸出信號。另外，NAN D電路48之第2輸人節點用來接受 H0R電路47之輸出信號。反相器電路49用來使邏輯閘46之 輸出信號反相*藉Μ輸出動作致能信號A C TE N。 動作信號產生電路1 0 0 . 2依照測試模態（測試模態信號 Z MSI為L位準之活性狀態）之外部控制信號/C AS之變化，用 來調整將活性命令資訊傳達到組群之時序。另外，在正常 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {請先閱讀背面之注意事項再填寫本頁) --------訂---------線- 經濟部智慧財產局員工消費合作社印製 23 409256 A7 _B7____ 五、發明說明（」） 模態，與習知者同樣的*依照動作命令A CT用來決定致動 時序。 下面將使用圖5(A)〜圖5(D)之時序圖用來說明測試模態 之動作信號產生電路100.2之動作。 圖5(A)表示外部控制信號/ RAS，（B)表示外部控制信號 /CAS’ （C)表示動作致能信號ACTEH，（D)表示信號ZBCAS。 其中’在測試模態時，從外部對組群B0輸入動作命令ACT。 如圖5 (A)〜圖5 (D)所示，在動作命令ACT被輸人之時刻（ 時刻t0)，因為外部控制信號/CAS為Η位準，所K在時刻tl 該動作致能信號ACTEH變成L位準之非活性狀態◊因此，被 閂鎖之活性命令資訊不會傳達到各個姐群。 然後，利用來自外部之控制（將外部控制信號/CAS設定 成從Η位準變成L位準）*將信號ZBCAS設定為L位準。利用 這種方式，在時刻t2使動作致能信號ACTEN變成Η位準之活 性狀態。 其結果是動作命令輸出電路26變成致能狀態，對被指定 之組群Β0輸出L位準之活性狀態之組群開始信號ZACT(O)。 接受到該信號時（在實際之動作命令ACT之輸人時刻之後） ，開始組群B0之致動。 在下一個之外部時鐘信號之輸入時序*在謓出或寫入命 令（READ/WR ITE)被輸人之情況（時刻t3)，時刻t2和時刻t3 之間之間隔變成為tRCD期間。 亦即，同步型半導體裝置1 〇 〇 〇具備有動作信號產生電路 100.2*因為可Μ調整對組群之活性命令資訊之傳達’所 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂-------丨-線 經濟部智慧財產局員工消費合作社印製 4092〇6 A? _B7_ 五、發明說明Γ ) Μ實際上動作命令從被輸入之時刻起可Μ使組群之致動時 序充分的延遲。 另外一方面，在正常模態之情況，因為動作致能信號 ACTEN變成Η位準之活性狀態，所Μ根據從外部輸人之動作 命令ACT之輸入時序*對各個組群輸岀對應之組群開始信 號 Z A C T。 另外，動作命令控制電路28.2中之反相器電路44和邏輯 閘之另外一種代替方式，亦可K構建成利用信號ZBCAS用 來產生單發之脈波藉Μ重設該閂鎖電路50。 另外*亦可Κ利用外部控制信號D Q Μ用來控制動作致能 信號ACTEN之位準，該外部控制信號DQM是用来使資料停止 輸出之控制信號（讀出掩蔽信號）。 圖6(A)〜圖6(E)是時序圖，用來說明本發明之實施彤態 1中之Μ外部控制控制信號DQM控制勤作致能信號ACTE Ν之 位準之情況之動作。圔6 (A)表示外部控制信號/R AS，（B) 表示外部控制信號/ C A S，（ C )表示外部控制信號D CH ( D ) 表示信號BDQM* (E)表示動作致能信號ACTEN。信號BDQM是 與外部控制信號D Q Μ對應之同相之内部信號，從圖1之輸入 初段1 S輸出。其中，該測試橫態信號Z M S 1為L位準之活性 狀態（測試模態）。 亦可以構建成在回應外部控制信號DQM之上升成為Η位準 (信號BDQM齟向fl·位準上升）時，使動作致能信號ACTEN從L 位準上升成為Η位準。 其結果如圖6(A)〜圖6(E)所示*在動作命令ACT被輸人 -25 - (請先閱讀背面之注意事項再填寫本頁) .--------訂----- 線. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 409256 A7 B7 五、發明說明（:二 之時刻（時刻to)，因為外部控制信號DQH為L位準（信號 BDQM之L位準）*所Μ動作致能信號ACTEH變成L位準之非活 性狀態（時刻11)。因此*在該時刻被閂鎖之活性命令資訊 尚未被傳達到各個組群。 然後，利用來自外部之控制（使外部控制信號DQH上升成 為Η位準），將信號B D Q Μ設定為Η位準。利用這種方式，在 時刻t2使動作致能信號ACTEN變成Η位準之活性狀態。其結 果是在動作命令A C Τ之輸入時刻之後開始組群Β 0之致動。 在下一個之外部時鐘信號之輸入時序 > 在讀出或寫入命 令（READ/龍ITE)被輸人之情況（時刻t3)，時刻t2和時刻t3 之間隔變成t R C D期間。 另外，在這種情況 > 在内部將與外部控制信號D Q Μ對應 之内部控制信號固定在L位準，所Κ不會彤成議出（寫人） 掩蔽。 下面將使用圖7用來說明本發明之貿施形態1之動作信號 產生電路100之另一具體構造之實例。 在與圖2所示之動作信號產生電路100.1相同之構成元件 附加相同之符號和相同之記號，而其說明則加Κ省略。 圖7所示之動作信號產生電路（Μ下稱為動作信號產生電 路1 0 0 . 3 )具備有控制單位5 2 . 0，5 2 , 1，5 2 . 2，5 2 . 3。該等 控制單位5 2 , 0，5 2 . 1，5 2 , 2，5 2 . 3為各個組群Β 0，.，..， Β 3而設（Κ下總稱為控制單位5 2 )。 各個控制單位5 2具備有對應之動作命令閂鎖電路2 4 *和 用以構成對應之動作命令輸出電路26之NAND電路42，以及 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 26 —「—:-------------訂-------丨—線Ό (請先閱讀背面之注意事項再填寫本頁) 409256 A7 B7 五、發明說明（ 動作命令控制電路2 2 S。 該動作命令控制電路2 2 8具備有邏輯閛2 4 5和2 4 6 » N 0 R電 路247，HAND電路248，Μ及反相器電路249。 該動作命令控制電路2 2 8之構造與圆2所示之動作命令控 制電路2S.1相同，但是設有與圖2所示之邏輯閘35不同之 邏輯閛245，該邏輯閘245以第1輸人節點接受動作命令信 號ZACTP，Κ第2輸入節點接受對應之組群解碼信號ΖΒΚ， 另外* Μ第3輸入節點接受測試模態信號ZMS1。利用'這種 方式，該動作命令控制電路228分別在回應對應之組群解 碼信號時，根據外部信號用來控制動作致能信號AC ΤΕ Η之 電位位準。 亦即*動作信號產生電路1 〇 〇 , 3具備有電路（動作命令閂 鎖電路2 4)對應到各個組群，用來閂鎖活性命令，和具備 有控制電路（動作命令控制電路2 2 8)用來控制活性命令資 訊之傳達。利用此種構造，在某一個組群為活性之狀態， 可以獨立的控制不同之姐群之t R C D期間。 依照上述之方式*本發明之實施形態1之同歩型半導體 記憶裝置*實際上可以在動作命令ACT被輸入之時刻之後 致動組群，其结果是使tRCD期間比晋知之tRCD期間短。因 此*即使使用只供給低速之時鐘信號之測試器亦可Μ對髙 速動作之記憶器執行測試。 [實陁胗態2 ] 本發明之實施形態之同步型半導體記憶装置是在測試橫 態時可Κ任意的控制組群之非致動時序。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -i I II I--訂 i -------線 經濟部智慧財產局員工消費合作社印製 27 經濟部智慧財產局員工消費合作社印製 409256 A7 _B7__ 五、發明說明（幻 下面將使用圖8用來說明本發明之實施形態2之同步型半 導體記憶裝置2000。 在與習知之同步型半導體記憶裝置9000相同之構成元件 附加相同之記號和符號，而其說明則加Μ省略。 圖8所示之同步型半導體記憶裝置2000之與習知之同歩 型半導體記憶裝置90 00之不同之點是具備有預充電信號產 生電路Η0用來代替預充雷信號產生電路12，該預充電信 號產生電路110可以使預充電開始信號延遲的輸出。 該預充電信虢產生電路1 1 0在測試模態時，根據特定之 外部信號調整將預充電命令資訊傳達到組群之時序。另外 ，在测試模態Μ外之情況（正常模態）*與習知者同樣的， 在回應預充電命令時將預充電命令資訊傳達到組群。 其結果是在同步型半導體記憶装置2 0 0 0，當測試模態時 *可以在習知之同步型半導體記憶裝置9000之非致動時序 之後之時序*非致動組群。 另外*在本發明之實施形態2中，該模態設定電路4用來 輸出測試模態信號Z M S 2作為特定之測試模態之檢测結果。 下面將使用圖9用來說明本發明之實施形態2之預充電信 號產生電路110之具體構造之一實例。 圖9所示之預充電信號產生電路（以下稱為預充電信號產 生電路110.1)具備有NAND電路54，反相器電路預充電 命令輸出電路6 0和預充電命令控制電路6 2。 N A N D電路5 4和反相器電路5 6依照從圖8所示之鍰衝器1 7 輸出之内部控制信號，用來檢測來自舛部之預充電命令之 丨氏張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） „ _ -------------------訂----------線"} (請先閱讀背面之#ί意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 409256 A7 ------------- 五、發明說明Γ Η) 輸入。然後，輸出預充電命令信號p R E C F作為檢測結果。 該預充電命令輸出電路60在回應後面所述之預充電致能信 號ZPEN時*根據預充電命令資訊對各個組群輸出對應之預 充電開始信號ZPRE。 預充電命令控制電路62在固應測試模態信號ZMS2和特定 之外部信號（實質上為外部控制信號/WE)時，用來輸出預 充電致能信號ZPEN藉Μ使預充電命令輸出電路60之動作成 為致能狀態。 下面將說明NAND電路54和反相器電路56。 NAND電路54用來接受内部控制信號cS,βAS，ZCAS，WE 。其中*該内部控制信號WE是與外部控制信號/ WE對應之 反相之内部信號。 當預充電命令PRE被輸入時（内部控制信號CS，RAS* ZCAS和WS均為Η位準），從NAND電路54輸出L位準之信號， 利用這種方式，從反相器電路！56輸出Η位準之活性狀態之 預充電命令信號PRCEF。 在其Μ外（預充電命令PRE未被輸人）之情況，從NAND電 路54輸出Η位準之信號，利用這種方式，從反相器電路56 輸出L位準之非活性狀態之預充電命令信號preCT。 下面將說明預充電命令輸出電路60。 該預充電命令輸出電路60具備有ΝΑ㈣電路74.0，74, 1， 74.2和74.3(以下總稱為1^"電路74)。該}^!{〇電路74被設 置成分別對應到組群Β 0，____，β 3。 各個HAND電路74之第1輸入節點用來接受預充電命令信 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐^ _ 9Q — ~ ---Γ I I l· I-------III ^il------線'J (請先閱讀背面之注意事項再填寫本頁) 409256 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（’ 號PRECF。另外，以第2輸入節點接受組群解碼信號BK。另 外，K第3輸入節點接受測試模態信號ZMS2。 在测試模態（測試模態信號Z MS 2為L位準之活性狀態）， 所有之HAND電路74之輸出均變成Η位準。 在正常模態（測試模態信號Z MS 2為Η位準之非活性狀態） 之情況*從與被指定之組群對應之NAND電路74輸出L位準 之信號，從其他之ff A N D電路7 4輸出Η位準之信號。 該預充電命令輸出電路60更具備有邏輯閘75,0，75.1， 75 . 2和75 . 3 * Μ及反相器電路76 . 0，？6 .卜76.2和76.3( Μ下分別總稱為邏輯閛7 5，反相器電路7 6 )«邏輯閘7 5和 反相器電路76分別被設置成與組群Β0，____，Β3對應。 各個邏輯閘75之第1輸人節點用來接受對應之NAND電路 74之輸出信號。另外，各個之第2輸入節點用來接受後面 所逑之預充電命令控制雷路62之輸出之預充電致能信號 ΖΡΕΝ。各個反相器電路？6炤來接受對應之邏輯閘75之輸出 信號，藉以輸出對應之預充電開始信號Z P R Ε。 下面將簡單的說明預充電命令輸出電路60之動作。 在預充雷致信號ΖΡΕΝ為Η位準之非活性狀態之情況（正常 模態，測試模態），各個反相器電路7 6之輸出依照對應之 N A K D電路7 4之輸出信號進行變化。在測試模態*因為對應 之N AN D電路7 4之輸出信號為Η位準，所以從對應之反相器 電路76輸出Η位準之非活性狀態之預充電開始信號ZPRE。 在預充電致能信號Z P E fl為L位準之活性狀態之情況（測試 模態）> 各個邏輯閘7 5之輸出信號變成Η位準*從各個反相 本紙張尺度適用111國國家標準（CNS)A4規格（210 X 297公釐） 30 ----------------訂—-------1^ (請先閱讀背面之注意事項再填寫本頁) 409256 A7 B7 五、 發明說明（ $電路76輸出之預充電開始信號2?]?£全部變成[位準之活 性狀態。 下面將說明預充電命令控制電路62。 該預充電命令控制電路62具備有邏輯閘65和66，H0R電 路67’ NAiiD雷路68’反相器電路64和69，κ反單發脈波產 生罐路7 2。 反相器電路6 4用來接受預充電命令信號pRECP。邏輯閘 65之第1輸入節點用來接受反相器電路64之輸出信號。另 外’邏輯閘65之第2輸人節點用來接受潮試模態信號ZHS2 °璣輯閘66之第1輸入節點用來接受邏輯閛65之輸出信號 。另外，遴輯閘66之第2輸人節點用來接受H AHD電路68之 輸出信號。N0R電路67之第1輸入節點用來接受測試模態信 號ZMS2。另外，Ν0Ε電路67之第2輸人節點用來接受來自圖 8所示之輸人初段16之信號ZBtfE。其中，該信號ZBWE是與 外部控制信號/ W E對應之同相之内部信號。 NAKD電路68之第1輸人節點用來接受邏輯閛66之輸出信 號S2。另外，NAKD電路68之第2輸入節點用來接受K0R電路 6 7之輸出信號。 遴輯閘65和66，NOR電路67> NAHD電路68及反相器電路 64—起構成閂鎖電路70。該問鎖電路70在测試模態*假如 信號ZBWE為L位準時，就輸出與信號PRECF對應之Η位準之 信號S2，當信號ZBWE變成Η位準時，就輸出L位準之信號S2 。在正常橫態*信號S 2被固定在〖丨位準。 單發脈波產生雷路7 2用來接受邏輯閛6 6之輸出信號S 2。 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------；-------------訂---------線.JI (請尤閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -31 - 40925βΑ7 _Β7_ 五、發明說明（：υ 該單發脈波產生電路7 2在回應信號S 2之下降時輸岀Η位準 之單發脈波。反相器電路69使從該單發脈波產生電路7 2輸 出之脈波反相，藉Μ輸出L位準之預充電致能信號ΖΡΕΝ。 下面將使用圖1 0 ( A )〜圔1 0 ( Ε )之時序圖用來說明測試模 態之預充電信號產生電路110.1之動作。 圖10 (A)表示預充電命令信號PRECF * (B)表示信號S2， (C)表示預充電致能信號ZPEN，（D)表示信號ZBWE，（E)表 示預充電開始信虢Z P R E。另外，測試模態信號Z MS 2為L位 準之活性狀態（測試模態）。 如圖10(A)〜圖10(E)所示，在預充電命令PRE被輸入之 時刻（時刻10 )，因為信號Z B W E為L位準*所Μ在時刻11信 號S2上升為Η位準。因為預充電致能信號ZPEN保持在Η位準 ，所Μ預充電命令資訊不會傳達到各個姐群。 ay β 時 在 準 位 為 上號 Ε 信 /V使 號是 信應 制回 控其 部。 外準 /1· 位 Η 控在 之定 部設 卜 Ε 夕：S ϊ Β 自 Ζ 來號 用信 利將 , 柬 ---------------------訂---------線.3, (請先閱讀背面之注意事項再填寫本頁) 態 狀 之 準 位 號 信 〇 應波 回脈 在之 ’ 準 後位 然j 經濟部智慧財產局員工消費合作社印製 虎 Π3 信 能 致 電 充 預 生使 3 產t3 2 , 7 路時 電 在 生是 產果 成波結 變脈其 S 發 單 由 時 降 下 之 準 位 為 成 變 號 信 始 開 gnTf-¾ 充 預 之 有 所 是 果 結 。 其態 〇 狀 態性 ^is ΜΠ 性之 活準 之位 L 成 變 後 之 刻 時 人 輸 之 E R P 令 命 電 充 預 之 際 實 在 t ί 各 時動 應致 回非 在始 開 群 ΟΗ έ-'· 個 狀態 性狀 活 生 >V1— 4— 非活 之非 準之 位準 Ξ 位 成 Η 變成 續變 I1RE Ν Ρ Ε Ζ Ζ 號 號信 信始 致電 電 充 充預 預使 , 來 外用 另 ， 態 32 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 409256 A7 B7 五、發明說明（,y) 。其結果是使全部之預充電開始信號ΖΡϋΕ變成[{位準之非 活性狀態。 (請先閱讀背面之注意事項再填寫本頁) 在下一個外部時鐘信號C L Κ之輸入時序，當動作命令A C Τ 被輸入之情況（時刻14 )，時刻13和時刻14之間隔變成為 tRP期間。 亦即，同步型半導體記憶裝置2000具備有預充電信號產 生電路110.1，因為可以調整預充電命令資訊之對組群之 傳達，所以實際上在預充電命令P R E被輸入之時刻之後， 可以使組群之非致動時序充分的延遲。 在正常模態之情況，根據從外部輸入之預充電命令P R E 之輸入時序，用來輸出預充電開始信號Z P R E。 另外，在圖9中是使用外部控制信號/WE，調整預充電開 始信號之朝向對應之列系控制電路之傳達，但是並不只限 於這種方式*使用外部控制信號/CAS，CKE « DQM等之信號 亦可K達成同樣之目的。 下面將使用圖11用來說明本發明之實施形態2之預充電 信號產生電路U0之另一具體構造之實例。 經濟部智慧財產局員工消費合作社印製 在與圖9所示之預充電信號產生電路110.1相同之構成元 件附加栢同之符號和記號而其說明則加Μ省略。 圖11所示之預充電信號產生電路（Μ下稱為預充電信號 產生電路110.2)具備有HAND電路54，反相器電路56以及控 制單位 78,0，78.1* 78.2 和 78.3。控制單位？8.0，78.1， 7 S . 2和7 8 , 3被設置成分別與組群B 0，.，.，B 3對應（Μ下媳 稱為控制單位7 S )。 33 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 409256α7 _B7__ 五、發明說明（ί) (請先閱讀背面之注意事項再填寫本頁) 各個控制單位7 8具備有對應之N A H D電路7 4，對應之邏輯 閘75和對應之反相器電路76，Μ及預充電命令控制雷路 262 ^ 該預充電命令控制電路262具備有邏輯閘345和3 46，NOR 電路347 * HAND電路3 48 W及單發脈波產生電路349。 該預充電命令控制電路262之構造與圖9所示之預充電命 令控制電路62之構造相同*但是具有與圖9所示之邏輯閘 6 5不同之邏輯閘345以其第1輸入節點接受使對應之組群解 碼信號B K反相後之信號（Z B K) > K其第2輸入節點接受預充 電命令信號P R E C F之反相信號，和Μ其第3輸入節點接受測 試橫態信號Z H S 2。利用這種方式，該預充電命令控制電路 262在回應各個對應之組群解碼信號時 > 根據外部信號用 來控制預充電致能信號Z P R Ε ίί之電位位準。 亦即，預充電信號產生電路11 0 . 2具備有與各個組群對 應之電路用來調整預充電命令之傳達，在某一個特定之組 群為活性之狀態，可Κ獨立的控制不同組群之tRP期間。 經濟部智慧財產局員工消費合作社印製 依照上述之方式，在本發明之實施形態2之同歩型半導 體記憶裝置中，實際上可以在預充電命令ΡΙΪΕ被輸入之時 刻之後非致動組群，其結果是可Μ使tRP期間比習知之tRP 期間短。因此 > 即使使用只供給低速之時鐘信號之測試器 ，亦可Μ用來測試進行高速動作之記憶器。 [實施形態3] 本發明之實施彤態3之同步型半導體記憶裝置在測試模 態時可Μ任意的控制組群之致動時序/非致動時序。 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） _ _ A7 409256 _B7_ 五、發明說明（') 下面將使_用圖12用來說明本發明之實施胗態3之同歩型 半導體記憶裝置3 0 0 0。 在與習知之同步型半導體記憶裝置9 0 0 0相同之構成元件 附加相同之記號和相同之符號*而其說明則加Μ省略。圃 12所示之同步型半導體記憶裝置3000之與習知之同步型半 導體記憶裝置9000之不同之點是具備有預充電信號產生電 路11 0用來代替預充電信號產生電路1 2，和具備有動作信 號產生電路1 0 0用來代替動作信號產生電路1 3。 在同步型半導體記億裝置3000中，該動作信號產生電路 1 00如實施肜態1所說明之方式，可Μ調整活性命令資訊朗 向對應組群之傳達。 下面將使用圖13(A)〜圖13(E)之時序圖用來說明測試模 態時之本發明之實施形態3之同步型半導體記憶裝置3000 之動作。 圖1 3 ( A )表示外部控制信號/ R A S，（ Β )表示外部控制信號 / C A S，（ C )表示外部控制信號/ W E * (D )表示動作開始信號 Z AC T » ( E )表示預充電開始信號Z P R E。另外 > 測試模態信 號Z M S 1和Z MS 2均為L位準之活性狀態（測試橫態）。 如圖1 3 (A )〜圔1 3 ( E )所示，在時刻11當輸入動作命令 A C T時，在習知技術之情況是動作開始信號Z A C T茌時刻11 變成L位準之活性狀態（虛線）。與此相對的，在本發明之 實施形態3之情況，利用來自外部之控制（在時刻11 b使外 部控制信號/ R AS從L位準上升成為H位準），用來在時刻11 c 使動作開始信號ZAC T變成L位準之活性狀態（實線）。 紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先聞讀背面之注意事項再填寫本頁) 訂----------線' 經濟部智慧財產局員工消費合作社印製 A7 409256 _B7_ 五、發明說明（彳） 然後，在時刻13，當預充電命令P R E被輸入時，在習知 技術之情況，預充電開始信號ZPRE在時刻t4.a變成L位準之 活性狀態（虛線）。與此相對的，在本發明之實施形態3之 情況，利用來自外部之控制（在時刻t 4 b使外部控制信號 /WE從L位準上升成為Η位準），用來在時刻t4c使預充電開 始信號ZPRE變成L位準之活性狀態（實線）。其結果是使動 作開始信號Z A C T上升為Η位準。 依照上述之方式，本發明之實施彤態3之同步型半導體 記憶裝置3000實際上可以在動作命令ACT被輸人之時刻之 後致動組群*和實際上可Μ在預充電命令P R E被輸入之時 刻之後非致動組群，因此即使使用只供給低速之時鐘信號 之測試器，亦可Μ用來測試進行高速動作之記憶器。 [實施形態4 ] 本發明之實施形態4之同步型半導體記憶裝置在測試模 態時可Μ控制組群之致動時序《 下面將使用圖14用來說明本發明之實施形態4之同步型 半導體記憶裝置4 0 0 0。 在與習知之同步型半導體記憶裝置9000相同之構成元件 附加相同之記號和相同之符號*而其說明則加Μ省略。 圖1 4所示之同步型半導體記憶裝置40 0 0之與習知之同步 型半導體記憶裝置9 0 0 0之不同之點是具備有動作信號產生 電路1 2 0用來代替動作信號產生電路1 3。 該動作信號產生電路1 2 0在測試橫態時，使與從外部輸 人之動作命令ACT對應之活性命令資訊通過延遲段的進行 我張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） ---.-----------------訂---------線-' } (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 409256 A7 B7 五、發明說明（二） (請先閱讀背面之注意事項再填寫本頁) 輸出。在測試模態Μ外之情況（正常導態），與習知技術同 樣的，在回應動作命令ACT時將t活性命j令傳達到組群。 其結果是該同步型半導體記憶裝置4 0 0 0在測試模態時， 坷Μ在習知之同步型半導體記憶裝置9000之活性時序之後 之時序致動組群。 另外，模態設定電路4根據外部信號用浓檢測特定之測 試模態之被設定，藉Μ輸出測試模態信號Z M S 1。 下面將使用圖15用來說明本發明之實施形態4之動作信 號產生電路120之具體構造之一實例。 圖15之動作信號產生電路（Κ下稱為動作信號產生電路 120.1)具備有習知之動作信號產生電路13和控制單位δ5.0 ，85.1，85.2，和85.3(Κ下總稱為控制單位85)。各個控 制單位85被設置成分別與組群ΒΟ，...，Β3對應。下面為 著簡化Μ動作開始信號KZACT(O)， KZACT(l)， KZACT(2)和 KZACT(3)表示習知之動作信號產生電路13所輸出之動作開 始信號。 經濟部智慧財產局員工消費合作社印製 下面將使用代表性之控制單位8 5 . 0用來說明控制單位8 5 之構造。該控制單位85.0具備有反相器電路80和93，NAN D 電路Μ，延遲段82M及開關電路83和84。 反相器電路80以其輸入接受從動作信號產生電路13輸出 之對應之動作開始信號KZACT (0)和使其反相。NAHD電路81 之第i輸人節點經由反相器電路93接受使測試模態信號 ZMS1反相之信號，第2輸出節點接受反相器電路80之輸出 信號。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 409256 A7 五、發明說明（ο 延遲段82用來使NAND®路81之輸出信號延遲和將其輸出 。開關電路83依照測試模態信號ZHS 1用來輸出來自延遲段 8 2之信號。另外一方面，開闞電路8 4依照测試模態信號 用來輸出對應之動作開始信號ZKACT (0)。從開關電路 84或83之任何一方輸出之信號作為最終之動作開始信號 Z A C Τ的輸出到對應之組群。 實質上，在測試模態 < 例如，測試模態信號Z MS 1為L位準 之活性狀態），利用開關電路8 3將被延遲之信號作為動作 開始信號Z AC T (0)的進行輸出。另外一方面，在正常模態（ 測試模態K外）之情況，利用開關電路8 4 * K動作開始信 號KZACT(O)直接作為動作開始信號ZACT(O)的進行輸出。 開關電路8 3和8 4可以Μ傳輸閘構咸。 下面將使用圖16(A)〜圔16(C)之峙序圖用來說明測試橫 態時之動作信號產生電路120.1之動作。 圖16U)表示外部時鐘信號CLK，（&)表示動作開始信號 KZACT(O)，（C)表示最終之動作開始信號ZACT(O)。另外， .測試橫態信號Z MS 1為L位準之活性狀態（測試模態）。 如圖16(A)〜圖16(C)所示*在時刻t0當動作命令ACT被 輸入峙*在時刻tl，與被指定之組群（組群B0)對應之動作 開始信號KZACT(O)從Η位準變化成為L位準之狀態。利用延 遲段82使動作開始信號KZACT(O)延遲。利用這種方式，在 時刻t 2，產生L位準之活性狀態之最終之動作開始信號 Z AC T ( 0 )。其結果是在實際之動作命令A C T之輸人時刻之後 開始組群B 0之致動。_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---'----------------訂---------線：J (諳^-閱婧背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 409256 a7 B7 五、發明說明（Η) 在下一個外部時鐘信號CLIC之輸入時序f當讓出或寫人 命令（READ/WRITE)被輸人時（時刻t3)，從時刻t2到時刻t3 之間隔變成為tRCD期間。 下面將使用圖17用來說明本發明之貿施形態4之動作信 號產生電路120之另一具體構造之實例。 圖17所示之動作信號產生電路（M下稱為動作信號產生 電路120. 2)具備有習知之動作信號產生電路13M及控制1單 位 91,0，91.1，91.2和 91.3〇 該控制單位 91.0’ 91.1， 91.2和91.3(以下總稱為控制單位91被設置分別與各個組 群 B 0 B 3 對應。 下面將使用代表性之控制單位91 . 0用來說明控制單位9 1 之構造。控制簞位91.0具備有反相器電路86，閂鎖電路87 ，延遲段8 8以及開關電路8 9和9 0。 反相器電路86以其輸入接受對應之動作開始信號HACT (0 ) *使其反相和進行輸出。閂鎖電路8 7根據测試模態信 號ZMS1和内部時鐘信號CLK0，用來閂鎖反相器電路86之輸 出信號。延遲段88用來使閂鎖電路S7之輸出信號83延遲和 進行輸出。開關電路S9根據測試橫態信號ZMS1輸出來自延 遲段8 8之信號。開關電路9 0根據測試模態信號Z MS 1用來蝓 出動作開始信號KZACT(O)。從開闢電路89或開關電路90之 任何一方輸出之信號*作為终之動作開始信號Z A C T (0 )的 輸出到對應之組群B 0。 實質上，在測試模態（例如，測試模態信號Z MS 1為L位準 )，利用開關電路89將從延遲段8S輸岀之信號作為動作開 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 39 ------I------------訂---------線^} (^先閱讀背面之注意事項再填寫本頁) 409256 A7 _ B7 經濟部智慧財產局員工消費合作社印黎 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 40 五、發明說明（ 始信號ZACT(O)的進行輸出。另外一方面，在正常模態（測 試横態Μ外）之情況*經由開關電路9 0 *使動作開始信號 itZACT(O)成為最終之動作開始信號ZACT(O)的被輸出。 下面將使用圖18(A)〜圖i8(D)之畤序圖用來說明測試模 態時之動作信號產生電路12〇.2之動作。 圖18(A)表示外部時鍾信號CLk，（B)表示動作開始信號 KZACT(O)，（C)表示最終之動作開始信號ZACT(O)，（D)表 示閂鎖電路8 7之輸出信號s 3。另外，測試模態信號z MS 1為 L位準之活性狀態（測試模態）。 如圖18(A)〜踵18(D)所示，在時刻tO當動作命令ACT被 輸入時，就在時刻11使與被指定之組群（例如組群B 0)對應 之動作開始信號KZACT(〇)從η位準變化成為L位準。在外部 時鐘信號CLK(或内部時鐘信號CLK0)從Η位準下降成為L位 準之時刻（時刻t 2) *閂鎖電路8 7用來閂鎖和輸出來自反相 器電路86之信號。然後，利用延遲段88使被閂鎖之信號延 遲。利用這種方式，實際上是在動作命令ACT被輸入之時 刻之後（時刻t 3) *輸出L位準之最終之動作開始信號ZACT (0)- 在下一個之外部時鐘信號CLK(或内部時鐘信號CLK0)之 上升時序*當讀出或寫入命令UEAD/MITE)被指定時（時 刻t 4)，時刻t 3和時刻14之間隔變成為t R C D期間。 亦即，同步型半導體記憶裝置4000具備有動作信號產生 電路1 2 0 *因為可K調整活性命令資訊之傳達，所以實際 上可K在動作命令ACT被輸人之時刻之後，使組群之致動 _ /1 Λ _ --------------------訂---------線 〇 • | \\ (諳先閱讀背面之注意事項再填寫本頁) 409256 a? _B7__
五、發明說明（A 時序充分的延遲。 (請先閱讀背面之注意事項再填寫本頁) 另外*該動作信號產生電路1 2 0 . 2因為Μ内部時鐘信號 之下降時序作為觸發，開始延遲，所Μ當與動作信號產生 電路1 2 0 . 1比較時，所需要之延遲段之量可Κ減少。 依照上述之方式，在本發明之質施彤態4之同步型半導 體記憶裝置中，實際上可Μ在動作命令ACT被輸入之時刻 之後致動組群*其結果是可Μ使RCD期間變成比習知之 t R C D期間短。因此即使使用只供給低速之時鐘信號之測試 器*亦可Μ用來測試進行高速動作之記憶器。 [實施形態5 ] 本發明之實施形態5之同步型半導體記憶裝置在測試模 態時可Μ控制組群之非致動時序。 下面將使用圖19用來說明本發明之實施形態5之同歩型 半導體記憶裝置5000。 在與習知之同步型半導體記憶裝置9000相同之構成元件 附加相同之符號和相同之記號而其說明則加Κ省略。 經濟部智慧財產局員工消費合作社印製 圖19所示之同步型半導體記憶裝置5000與習知之同步型 半導體記憶裝置9000之不同之點是具備含有延遲段之預充 電信號產生電路130用來代替預充電信號產生電路12。 該預充電信號產生電路1 3 0在測試橫態時使從外部輸入 之預充電命令PRE之對應之預充電命令資訊通過延遲段的 進行輸出。茌測試橫態Μ外之情況（正常模態），與習知者 同樣的，在回應預充電命令PRE時將預充電命令資訊傳達 到組群。 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） -41 - 409256 Α7 Β7 五、發明說明（Η) 其結果是該同步型半導體記憶裝置5000在測試模態時， (請先閱讀背面之注意事項再填寫本頁) 可K在習知之同步型半導體記憶裝置9000之非致動時序之 後之時序非致動組群。 另外，該模態設定電路4根據外部信號用來檢測特定之 測試模態之被設定，用來輸出測試模態信號Z HS2。 下面將使用圖20用來說明本發明之實胞形態5之預充電 信號產生電路130之具體構造之一實例。 圖20之預充電信號產生電路（Μ下稱為預充電信號產生 電路130.1)具備有習知之預充電信號產生電路12Μ及控制 單位185.0，185.1，185.2和185.3(Μ下總稱為控制單位 1 8 5 )。各個控制單位1 8 5被設置成分別與組群Β 〇，----， Β3對應。以下為著簡化，以預充電開始信號KZPRS (0)， KZPRE(l)，KZPRM2)和KZPRE(3)表示習知之預充電信號產 生電路1 2所輸出之預充電開始信號。 下面將使用代表性之控制單位1 8 5 · 0用來說明控制翬位 185之構造。該控制單位185.0具備有反相器電路180和94 ’ NAND電路181，延遲段185M及開關電路183和184。 經濟部智慧財產局員工消費合作社印製 反相器電路180K其輸入接受從預充電信號產生電路12 輸出之對應之動作開始信號KZPRE(O)。NAHD電路181之第1 輸入節點經由反相器電路9 4接受使測試模態信號Z M S 2反枏 之信號，第2輸入節點用來接受反相器電路1 8 0之輸出信號。 延遲段182用來延遲和輸出NAHD電路181之輸出信號。開 關電路185用來接受從延遲段182輸出之信號。開關電路 1 8 4用來接受對應之預充電開始信號κ Z P R Ε (0 )。在測試模 4 2 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 409256 經濟部智慧財產局員工消費合作社印製 A7 B7____五、發明說明（ 態（例如測試模態信號ZMS 2為L位準之活性狀態），利用開 關電路183Μ延遲之信號作為預充電開始信號ZPRE(O)的進 行輸出。另外一方面，在正常模態（測試橫態Μ外）之情況 *利用開關電路184W預充電開始信號KZPRE (0)直接作為 預充電開始信號ZPRE(O)的進行輸出。 開關電路1 8 3和1 8 4可M W傳輸閘構成。 下面將使用圖21(A)〜圔21(C)之時序圖用來說明測試模 態之預充雷信號產生電路130.1之動作。 圖21U)表示外部時鐘信號CLK，（Β)表示預充罨開始信 號KZPRE(O)* (C)表示最終之預充電開始信號ZPRE(O)。另 外，測試模態信號Z M S 2為L位準之活性狀態（测試模態）。 如圖21(A)〜圖21(C)所示，在時刻t0當預充電命令PRE 被輸入時，在時刻11，與被指定之組群（組群B 0)對應之預 充電開始信號K Z P R E (0 )從Η位準變化成為L位準之狀態。利 用延遲段1S2使預充電開始信號KZPRE(O)延遲。利用這種 方式，在時刻t2產生L位準之活性狀態之最終之預充電開 始信號Z P R E (0 )。 其結果是在實際之預充電命令PRE之輸入時刻之後，開 始組群B 0之非致動。 在下一個外部時鐘信號C L K之輸人時序，當動作命令A C T 被輸入之情況時（時刻t 3 )，從時刻12到時刻t 3之間隔變成 為t R P期間。 下面將使用圖2 2用來說明本發明之貿施形態5之預充電 信號產生電路130之另一具體構造之實例。 (請先閱讀背面之注意事項再填寫本頁) -赢¥--------訂 ---- 線ο· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 409256 Α7 Β7 五、發明說明（y) 圔22所示之預充電信號產生電路（Μ下稱為預充電信號 產生電路130.2)具備有習知之預充電信號產生電路12Κ及 控制單位191.0，191.1，191.2和191.3。該控制單位191,0 > 191,1，191. 2和191,3 (Μ下總稱為控制單位191)被設置 成分別對應到組群Β 〇，----f Β 3。 下面將使用代表性之控制單位1 9 1 . 0用來說明控制單位 191之構造。該控制單位191.0具備有反相器電路186，閂 鎖電路187，延遲段18δΜ及開關電路189和190。 該反相器電路186 Μ其輸入接受對應之預充電開始信號 KZPRE (0)，使其反相和進行輸出。閂鎖電路187根據測試 模態信號Z M S 2和1¾部時鐘信號C L Κ 0，用來閂鎖反相器電路 1 8 6之輸出信號。 延遲段1 8 8用來延遲該閂鎖電路1 8 7之輸出信號S 1 3和將 其輸出。開關電路1 8 9用來接受從延遲段1 8 S輸出之信號。 開關電路190用來接受預充電開始信號KZPRE(O)。在測試 模態（例如，測試模態信號Z MS 1為L位準）時*利用開關電 路189將從延遲段188輸出之信號作為預充電開始信號 Z P R E (0 )進行輸出。另外一方面，在正常橫態（測試橫態Μ 外}之情況*利用開關電路190將預充電開始信號KZPRE (0) 作為最終之預充電開始信號Z P R Ε (0 )的進行輸出。 下面將使用围23 (Α)〜圖23 (D)之時序圖用來說明测試模 態時之預充電信號產生電路1 3 0 . 2之動作。 圖2 3 (/〇表示外部時鐘信號C L Κ，（ Β )表示預充電開始信 號KZPRE (0)，（C)表示最終之預充電開始信號ZPRE (0)， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------線' 經濟部智慧財產局員工消費合作社印製 44 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 409256^7 _B7 五、發明說明（Ο (D)表示閂鎖電路1S7之輸出信號Sl3。另外，測試模態信 號ZMS2為L位準之活性狀態（测試模態）。 如圖23(A)〜圖23(D)所示，在時刻1〇當預充電命令pRE 被輸入時，在時刻11使對懕之組群之預充電開始信號 KZPRE(O)下降成為L位準。在外部時鐘信號CLK(或内部時 鐘信號CLK0)從Η位準下降成為L位準之時刻（時刻t2) , 鎖電路187用來閂鎖從反相器電路186輸出之信號和將其輸 出。然後，利用延遲段1 8 8使被閂鎖之信號延遲。利用這 種方式’實際上是在預充電命令PRE被輸入之時刻之後（時 刻t3)，輸出L位準之最终之預充電開始信號ZPRE(O)。 在下一個之外部時鐘信號CLK之上升時序*當預充電命 令PRE被輸人時（時刻t4)，時刻t4和時刻t4之間隔變成為 tRP期間。 亦即，同步型半導體記憶裝置5000具備有預充電信號產 生電路130，因為可Μ調整預充電命令之傳達*所K簧際 上在預充電命令P R Ε被輸入之時刻之後，可Κ使組群之非 致動時序充分的延遲。 另外，預充電信號產生電路130.2因為以内部時鐘信號 之下降時序作為觸發，開始延遲，所Μ當與預充電信號產 生電路1 3 0 . 1比較時可Μ減少所需要之延遲段之量0 如上所逑，在本發明之實施形態5之同步型半導體記憶 裝置中 > 實際上可Μ在預充電命会P R Ε被輸人之時刻之後 ，非致動組群，其結果是tRP期間變成比習知之tRP期間短 。因此 > 即使使用只供給低速之時鐘信號之测試器’亦可 -4 5 - ----------- !—訂 --------線 (請f閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 409256 Δ7 Α7 ___Β7__ 五、發明說明U) Κ對進行高速動作之記憶器執行測試。 [簧施形態6 ] 本發明之實施彩態6之同步型半導體記憶裝置是在测試 構態時可Μ任意的控制組群之致動時序/非致動時序。 下面將使用圖2 4用來說明本發明之實拖形態6之同步型 半導體記憶裝置6000。 在與習知之同步型半導體記憶裝置9000相同之構成元件 附加相同之記號和符號而其說明則加Μ省略。 圖2 4所示之同步型半導體記憶裝置6000與習知之同步型 半導體記憶裝置9 0 00之不同之點是具備有預充電信號產生 電路130用來代替預充電信號產生電路12，和具備有動作 信號產生電路1 2 0用來代替動作信號產生電路1 3。 在同步型半導體記憶裝置6000，動作信號產生電路120 如實施形態4所說明之方式，珂以調整朝间對應之組群之 活性命令資訊之傳逹。另外，預充電信號產生電路130如 實施形態5所說明之方式，可Μ調整對組群之預充電命令 資訊之傳達。 其結果是在本發明之實施形態6之同步型半導體記憶裝 置6 0 0 0中^實際上可Μ在動作命令A C 了被輸人之時刻之後 致動組群，和實際上可以在預充電命令P R E被輸入之時刻 之後非致動組群，因此即使使用只供給低速時鐘信號之測 試器時，亦可Μ對進行高速動作之記憶器執行測試。 [實施形態7 ] 本發明之實施形態7之同步型半導體記憶裝置是在測試 -4 6 _ --------------------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 409256 A7 _B7__ 五、發明說明（3) 模態時*除了外部時鐘信號外赤可K根據其他之外部信號 產生高頻之內部時鐘信號。 下面將使用圖25用來說明本發明之實施形態7之同步型 半導體記憶裝置7 0 0 0之全體構造之一實例。 在與習知之同步型半導體記憶裝置9000相同之構成元件 附加相同之符號相同之記號，而其說明則加Μ省赂。 圖25所示之同步型半導體記憶裝置7000之與習知之同步 型半導體記憶裝置9000之不同之點是具備有用以代替內部 時鐘產生電路2之肉部時鐘產生電路150用來輸出頻率為習 知之內部時鐘信號之數倍之肉部時鐘信號CLKH。 模態設定電路4在回應外部信號時，檢測特定之測試模 態是否被設定，藉以輸出测試模態信號ZMS。 肉部時鐘產生電路1 50在回應測試模態信號Z MS時用來產 生頻率比通常之内部時鐘信號（以下簡稱為CLK1)高之內部 時鐘信號C L Ο，和將其輸出。 下面將使用圖26用來說明本發明之實施彤態7之肉部時 鐘產生電路150之具體構造之一實例。 圖26之內部時鐘產生電路150包含有內部時鐘產生電路 2 , 1和2 , 2，測試模態時鐘產生電路1 5 2 Μ及開關電路1 δ 4。 該内部時鐘產生電路2.1和2.2具有與習知之内部時鐘產生 電路2相同之構造，用來輸出與被輸入之時鐘信號之相位 同步（或相位和頻率均同步）之信號。 測試模態時鐘產生電路1 5 2根據外部時鐘信號C L Κ和外部 控制信號之一之舛部時鐘致能信號C L Ε *在回應測試模態 -47 - 11--III---- 裝 ----— II 訂·-----— I—^ (請先閱讀背面之注意事項再填寫本頁) A7 409256 ____Β7_ 五、發明說明（：3) 信號ZMS時輸出時鐘信號CU 3。内部時鐘產生電路2.1取入 1外部時鐘信號CLK藉Μ輸出内部時鐘信號CLK1。內部時鐘 產生電路2.2取入時鐘信號CLK3藉以輸出內部時鐘信號 CLK2 ° 開關電路1 54在回應測試模態信號Z MS時，輸出內部時鐘 或内部時鐘信號CLK2的其中之一作為内部時鐘信 號。該同步型半導體記憶裝置700〇根據該肉部時鐘信 號CKLN進行動作ϋ 下面將說明測試模態時鐘產生罨路1 5 2之具體構造。該 测試模態時鐘產生電路152具備有EX0R電路200，單發脈波 產生電路202和204 *反相器電路206JW及邏輯閘208。 Ε Χ0 R電路2 〇 0甩來獲得外部時鐘信號C L Κ和外部時鐘致能 信號CKE之「互斥或」。單發脈波產生電路202在EX0R電路 200之輸出信號S4之上升時序，產生L位準之單發脈波。另 外，單發哌波產生電路204在EX0R電路200之輸出信號S4之 L位準之下降時序*產生Η位準之單發脈波。 反相器電路206用來使單發脈波產生電路204之輸出進行 反相和將其輸出。邏輯閘208以其輸入接受單發脈波產生 電路202之輸出信號和反相器電路206之輸出信號，藉Κ輸 出峙鐘信號CLK3。 下面將使用圖2 7 (A )〜圖2 7 ( D )之時序圖用來說明測試模 態之内部時鐘產生電路150之動作。 圖2 7 ( A )表示外部時鐘信號C L K，（ B )表示外部時鐘致能 信號CKE* (C)表示EX0R電路200之輸出信號S4，（D)表示內 -4.8 - --------------------訂---------線 C"} (諳先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 409256 A7 B7 五、發明說明（ t:) 部時鐘信號C U N »另外，該裝置是在測試橫態（例如，測 試模態信號Z MS為L位準之活性狀態）。 外部時鐘信號C L K在時刻t ί X 4 (i為Ο K上之整數）從L位準 上升成為Η位準，在時刻t i X 4 + 2從Η位準下降成為L位準。 與此相對的，該外部時鐘致能信號C Ο在時刻t i X 4 + 1 U為 OK上之整數）從L位準上升成為Η位準，在時刻ti>i4+3從Η 位準下降成為L位準。 Ε X 0 R電路2 0 0用來產生外部時鐘信號C L Κ和外部時鐘致能 信號C Κ Ε之位準變化之時序差。因ft，從Ε Χ0 R電路2 0 0輸出 之信號在時刻t i X 2從L位準上升成為Η位準，在時刻t i X 2 + 1從Η位準下降成為L位準。 利用這種方式*單發脈波產生電路202和204分別在時刻 t ί 55 2和時刻t ί X 2 + 1產生脈波 > 其結果是從内部時鐘產生 電路2 . 2輸出外部時鐘信號C L Κ之2倍頻率之内部時鐘信號 CLK2。開關電路154將内部時鐘信號CLK2作為肉部畤鐘信 號C L Κ Ν的進行輸出。在這種情況，在内部使該用以輸入外 部時鐘致能信號CKE之梢之電壓成為固定電位。 依照上述之方式，在該同步型半導體記憶裝置7 〇 0 0中， 經由控制外部時鐘信號C L Κ之位準變化之時序與外部時鐘 致能信號C Κ Ε之位準變化時序之關係，可Κ產生習知之內 部時鐘信號之數倍頻率之内部時鐘信號C L Κ Ν，其结果是可 Κ很容易縮短t R C D期間和t R Ρ期間。 [實施彤態8 ] 本發明之實施形態δ之同步型半導體記憶裝置是在測試 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {諳先閲讀背面之注意事項再填寫本頁) -1^^^ I------訂·--！！線一 經濟部智慧財產局員工消費合作社印製 -49 經濟部智慧財產局員工消費合作社印製 409256 A7 B7 五、發明說明（J) 模態可Μ根據外部信號直接調整組群之致動。 下面將使用圖2 S用來說明本發明之實施形態8之同步型 半導體記憶裝置8000之全體構造之一實例。 在與習知之同步型半導體記憶裝置9000相同之構成元件 附加相同之符號和相同之記號，而其說明則加Μ省略。 圖28所示之同步型半導體記憶装置8000之與習知之同步 型半導體記憶裝置9000之不同之點是具備有動作信號產生 電路1 6 0用來代替動作信號產生電路1 3。 模態設定電路4在回應外部信號時用來檢測特定之測試 模態是否被設定，藉以輸出測試模態信號ZMS 1。 動作信號產生電路1 6 0在測試模態時，用來使從外部輸 入之動作命令ACT之對應之活性命令資訊延遲，然後將其 輸出。在測試模態Μ外之情況（正常模態），與習知技術同 樣的，在回應動作命令ACT時將活性命令資訊傳達到組群。 下面將使用圖29用來說明本發明之實施形態8之動作信 號產生電路1 6 0之具體構造之一實例。 圖2 9所示之動作信號產生電路1 6 0具備有N AN D電路2 2 * 動作命令閂鎖電路2 4 . 0，2 4 , 1，2 4 . 2 | 2 4 . 3 »和動作命令 輸出電路 2 1 0.0 * 2 1 0 . 1，2 1 0 , 2，2 1 0 . 3。 N A N D電路2 2和動作命令閂鎖電路2 4如實施形態1之說明 。動作命令輸出電路210.1* 210.1* 210.2，210.3被設置 成分別與組群B 0 * B 1，B 2，B 3對應（Μ下總稱為動作命令 輸出電路2 1 0 )。 該動作命令輸出電路2 1 0茌回應測試模態信號ZMS 1和特 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 50 — -------------------訂---------線 Γ'} (請先閱讀背面之注意事項再填寫本頁) A7 B7 ν' 400256 五、發明說明（ 定之外部信號（實質上為外部控制信號D Q Μ)時，輸出動作 開始信號ZACT。 (請先閲讀背面之注意事項再填寫本頁) 下面將使用動作命令輸出電路2 1 0 . 0用來說明動作命令 輸出電路210之構造。 動作命令輸出電路210,0具備有NAND電路161，162和163 K及反相器電路164，165，166和167。 反相器電路166用來接受來自圈28所示之輸入初段16之 信號B D Q Μ，使反相和進行輸出。 反相器電路167Μ其輸入接受反相器166之輸出信號*使 其反相和進行輸出。HAND電路163之第1輸入節點經由反栢 器電路1 6 5接受測試模態信號Z M S 1被反相之信號，第2輸人 節點接受反相器電路167之輸出信號。 經濟部智慧財產局員工消費合作社印製 NAKD電路161之第1輸人節點用來接受對應之動作命令閂 鎖電路24所保持之信號ACTF (〇}，第2輸入節點用來接受测 試模態信號ZMS1«NAND電路162之第1輸人節點用來接受 HAHD電路161之輸出信號，第2輸人節點用來接受HAMD電路 163之輸出信號。反相器電路16 4.用來接受NAND電路162之 輸出信號。從各個反相器電路164輸岀對懕之動作開始信 號 Z A C T。 下面將使用圖30(A)〜圖30(D)之時序圖用來說明測試模 態時之動作信號產生電路160之動作。 圖3 0 ( A )表示外部控制信號/ R A S，（ B )衷示外部控制信號 / C A S，（ C )表示外部控制信號d Q Μ，（ D )表示動作開始信號 Z A C Τ ( 0 )。另外，測試模態信號ζ M S 1為L位準之浩性彳狀態（ 51 一 ‘紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 409256 五、發明說明（4) 測試模態）。 在如圖30所示之動作命令ACT被輸入之時刻（時刻tO)， 因為外部控制信號DQM為L位準*所Μ動作開始信號ZAC T不 會被輸出。 然後*利用從外部之控制（將舛部控制信號D Q Μ設定成從 L位準變成為Η位準）將信號BDQI·丨設定成為Η位準。利用這種 方式*在時刻11使動作開始信號Z A C Τ (0 )成為L位準之活性 狀態。 其結果是在實際之動作命令A C T之輸入時刻之後開始組 群B0之致動。 在下一個之外部時鐘信號之輸入時序*當讀出或寫入命 令（R E A D / W R IT E )被輸入之情況（時刻t 2 )，時刻11和時刻12 之間隔變成為t R C D期間。在這種情況，在内部對於外部控 制信號D Q Μ ·將内部控制信號固定在L位準，用來防止讀出 (寫入）掩蔽。 另外一方面，在正常模態之情況》根據從外部輸入之動 作命令ACT之輸入時序|對各個組群輸出對應之組群開始 信號Z A C T。 依照上述之方式，在本發明之實施形態8之同步型半導 體記憶裝置中，可Μ更直接的在動作ACT被輸人之時刻之 後致動組群，其結果是tRCD期間變成比tRCD期間短。因此 s即使使用只供給低速之時鐘信號之測試器時，亦可j乂對 進行高速動作之記憶器執行測試。 另外，在K上之說明中，所說明者是有關於用Μ傳達活 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 52 - -------------------訂---------線^} (諳t閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 40925ο Α7 _Β7__ 五、發明說明（ 性命令資料之峙序之調整*但是也可適甩於用以傳達預充 電命令資訊之時序之調整。 另外，上述者是使用外部控制信號D Q Μ用來調整動作開 始信號之朝尚對應之列系控制電路之傳達*但是並不只限 於這種方式，使用其他之外部信號亦可Μ達成同樣之目的。 雖然上面已經詳細的描述和說明本發明，但宜瞭解者* 上逑之描逑只作說明和擧例之用而無意用限制本發明。本 發明之精神和範圍只由所附之申請專利範圍加Μ限制。 [元 件編號說 明 ] 1 信 號 緩 衝 器 2 肉 郤 峙 Μ 產 生 電 路 2.1 内 部 時 鐘 產 生 電 路 2 . 2 內 部 時 鐘 產 生 電 路 3 位 址 緩 衝 器 4 模 態 設 定 電 路 6 列 控 制 電 路 7 驅 電 器 8 感 測 放 大 器 和 10 閛 9 記 憶 單 元 陣 列 12 預 充 電 信 號 產 生 電路 13 動 作 信 號 產 生 電 路 16 輸 入 初 段 17 緩 衝 器 22 K AND 電 路 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 一 53 - --------------------訂---------線^ (諳I閱讀背面之注意事項再填寫本頁) 五、發明說明（ 409256 A7 B7 經濟部智慧財產局員工消費合作社印製 2 4 .0 閂 鎖 電 路 2 4 .1 閂 鎖 電 路 24. .2 閂 鎖 電 路 24 • 3 閂 鎖 電 路 26 輸 出 電 路 28 , .1 動 作 命 令 控 制 m. 路 28 , .2 動 作 命 令 控 制 電 路 32 邏 輯 閘 33 邏 輯 閘 3 4 HAND 電 路 35 邏 輯 閛 36 邏 輯 閘 37 N0R電路 38 HAND 電 路 39 反 相 器 電 路 4 0 閂 鎖 電 路 42 . 0 HAND 電 路 42 . 1 HAND 電 路 42 , 2 HAND 電 路 42 . 3 HAND 電 路 4 4 反 相 器 電 路 45 邏 輯 閘 4 6 邏 輯 閘 47 NOR電路 (請_先閱讀背面之注意事項再填寫本頁) -------,—訂---------線' 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 54 Γ： Λ 經濟部智慧財產局員工消費合作社印製 4〇925β Α7 _Β7 五、發明說明Γ::υ 48 Μ AN[ >電 路 49 反 相 器 電 路 50 罔 鎖 電 路 52 ‘ 0 控 制 單 位 52 ‘ 1 控 制 單 位 52 . 2 控 制 單 位 52 . 3 控 制 單 位 54 HAND 電 路 56 反 相 器 電 路 60 預 充 電 命 令 輸 出 甯 路 62 預 充 電 叩 令 控 制 電 路 6 4 反 相 器 電 路 65 邏 輯 閘 6 6 邏 輯 閘 67 N0R電路 68 HAND 電 路 69 反 相 器 電 路 70 閂 鎖 電 路 72 tj» m 發 脈 波 產 生 電 路 74. 0 NAND 電 路 74 . 1 HAND 電 路 74. 2 NAND 電 路 74 . 3 HAND 電 路 75 . 0 邏 輯 閛 (請先閱讀背面之注意事項再填寫本頁) -i — !訂---11 線c 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 55 409256 五、發明說明（Ά) 經濟部智慧財產局員工消費合作社印製 75 .1 邏 輯 閘 75, ,2 邏 輯 閛 75 , • 3 邏 輯 閛 76 , .0 反 相 器 電 路 76 . ,1 反 相 BS. 溢 電 路 76 . ‘2 反 相 器 電 路 76 , .3 反 相 器 電 路 78 . 0 控 制 單 位 78 . ,1 控 制 軍 位 78 . 2 控 制 單 位 78 . 3 控 制 單 位 80 反 相 器 電 路 81 HAND 電 路 82 延 遲 段 83 開 關 電 路 84 開 關 電 路 85 . 0 控 制 單 位 85 . 1 控 制 單 位 85. 2 控 制 單 位 85 . 3 控 制 單 位 86 反 梠 器 電 路 87 閂 鎖 電 路 88 延 遲 段 89 開 關 電 路 (ft..先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -56 - A7 經濟部智慧財產局員工消費合作社印製 409256 B7 五、發明說明（Ί 90 開 關 電 路 91.0 控 制 單 位 91.1 控 制 單 位 91.2 控 制 單 位 91.3 控 制 單 位 93 反 相 器 電 路 94 反 相 器 電 路 100 動 作 信 號 產 生 電 路 100.1 動 作 信 號 產 生 電 路 100.2 動 作 信 號 產 生 電 路 100.3 動 作 信 號 產 生 電 路 110 預 充 電 信 號 產 生 電 路 110.1 預 充 電 信 產 生 電 路 110.2 預 充 電 信 號 產 生 電 路 120 動 作 信 號 產 生 電 路 130 預 充 電 信 號 產 生 電 路 152 模 態 時 鐘 產 生 電 路 154 開 關 電 路 160 動 作 信 號 產 生 電 踣 161 HAND 電 路 162 HAND 電 路 163 HAND 電 路 1 6 4 反 相 器 電 nkr m 16 5 反 相 器 電 路 <請先閱讀背面之注意事項再填窝本頁) ---- 訂------------線„ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 經濟部智慧財產局員工消費合作社印製 409256 __B7 五、發明說明（Ό 166 反 相 器 電 路 167 反 相 器 電 路 180 反 相 器 電 路 181 NAKD 丨電 路 182 延 遲 段 183 開 關 電 路 184 開 關 電 路 185. 0 控 制 單 位 185 . 1 控 制 單 位 185 . 2 控 制 單 位 185 . 3 控 制 單 位 186 反 相 器 電 路 187 閂 鎖 電 路 188 延 遲 段 189 開 關 電 路 190 開 關 電 路 191 . 0 控 制 單 位 191 . 1 控 制 單 位 191. 2 控 制 單 位 191 . 3 控 制 單 位 200 EX0R 電 路 202 單 發 脈 波 產 生 電 路 2 04 單 發 脈 波 產 生 電 路 206 反 相 器 電 路 -------------------訂--------線、 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 58 A7 經濟部智慧財產局員工消費合作社印製 409256 B7 五、發明說明（ 208 邏 輯 閘 210 . 0 動 作 命 令 輸 出 電 路 210 . 1 動 作 命 令 輸 岀 電 路 210 . 2 動 作 命 令 輸 出 電 路 210 . 3 動 作 命 .令 輸 出 電 路 228 動 作 命 令 控 電 路 245 邏 輯 閛 246 邏 輯 閘 247 H0R電路 248 N AHD 電 路 249 反 相 興 電 路 262 預 充 電 命 令 倥 制 電路 345 邏 輯 閘 346 邏 輯 閘 347 N0R電路 348 NAND 電 路 349 單 發 脈 波 產 生 電 路 A 信 址 信 號 ACT 動 作 命 令 A C T E N 動 作 致 能 信 號 AC IF (0) 輸 出 信 5痕 ACTF (1) 輸 出 信 口由 m ACTF (2) 輸 出 信 號 ACTF (3) 輸 出 信 號 (諳先閱缋背面之注意事項再填寫本頁) 訂---------線ο· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -59 - 4Q9256 A7 B7 五、發明說明（ 經濟部智慧財產局員Η消費合作杜印製
BK BL B0 B1 B2 B3 CS CLK CKE CLKO CLKN DQM KZPRE (0) KZACT (0) KZACT (1 ) KZACTC2) KZACT (3) PAD PRE P R C E F PRECT R AS U1 ME 組群解碼 位元線對偶 群組 群組 群組 群組 內部控制信號 外部時鐘信號 外部控制信號 内部時鐘信號 内部時鏵信號 外部控制信號 預充電開始信號 動作開始信號 動作開始信號 動作開始信號 動作開始信號 外部測試橫態 預充電命令 預充電命令信號 預充電命令信號 内部控制信號 預充電電位 Η位準 (請先閱讀背面之注意事項再填寫本頁) --------訂---------線.^^^^} 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 60 409256 A7 B7 五、發明說明（ 經濟部智慧財產局員工消費合作社印製
X Y Z¥E ZCAS ZMS1 ZMS2 ZBK (0) ZACT ZACT (0) ZACT (1) ZACT (2) ZACT (3) ZPEN ZPRE ZPREN ZACTF ZBRAS ZPRE (0) ZPRE (1) ZPRE (2) ZPRE (3) Z B C A S /CAS /R AS 列位址信號 行位址信號 内部控制信 內部控制信 橫態信號 模態信號 組群解碼信 動作開始信 動作開始信 動作開始信 動作開始信 動作開始信 预充電致能 預充電開始 預充電致能 動作命令信 内部信號 預充電開始 預充甯開始 預充電開始 預充電開始 輸入初段之 外部行列址 外部列位址 號 號 號 號 m 號 號 信號 信號 信號 號 信號 信號 信號 信號 信號 閃控信號 閃控信號 -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 61 五、發明說明（ Α7 Β7 /CS 外 部 晶 Μ 選 擇 信 口击 /VE 外 部 寫 入 致 能 信 號 1000 同 步 型 半 導 matt 體 記 憶 裝 置 2000 同 歩 型 半 導 體 記 憶 裝 置 3000 同 步 型 半 導 體 記 憶 裝 置 4000 同 步 型 半 導 體 記 憶 裝 置 5000 同 步 型 半 導 am m 記 憶 裝 置 6000 同 步 型 半 m 體 記 憶 裝 置 7000 同 步 型 半 導 am 體 記 憶 裝 置 8000 同 步 型 半 導 體 記 憶 裝 置 9000 同 步 型 半 導 體 記 憶 裝 置 (請先閱讀背面之注意事項再填寫本頁) --------訂---------線' 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 62