JPH10105207A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH10105207A JPH10105207A JP8253135A JP25313596A JPH10105207A JP H10105207 A JPH10105207 A JP H10105207A JP 8253135 A JP8253135 A JP 8253135A JP 25313596 A JP25313596 A JP 25313596A JP H10105207 A JPH10105207 A JP H10105207A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- microcomputer
- value
- boundary value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B15/00—Systems controlled by a computer
- G05B15/02—Systems controlled by a computer electric
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/0077—Characterised by the use of a particular software algorithm
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B1/00—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values
- G05B1/01—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values electric
- G05B1/03—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values electric for comparing digital signals
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
- G05B23/0224—Process history based detection method, e.g. whereby history implies the availability of large amounts of data
- G05B23/0227—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions
- G05B23/0235—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions based on a comparison with predetermined threshold or range, e.g. "classical methods", carried out during normal operation; threshold adaptation or choice; when or how to compare with the threshold
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
- G05B23/0267—Fault communication, e.g. human machine interface [HMI]
- G05B23/0272—Presentation of monitored results, e.g. selection of status reports to be displayed; Filtering information to the user
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/08—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors
- H02H7/093—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors against increase beyond, or decrease below, a predetermined level of rotational speed
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Control Of Electric Motors In General (AREA)
- Programmable Controllers (AREA)
- Control Of Ac Motors In General (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 ソフトウェアのバグ等によりコンペア・レジ
スタに許容範囲外の値が設定された場合、モータの回転
速度がシステムにおける許容範囲外となってしまい、そ
の結果、モータや駆動回路が破壊してしまう虞れがあ
る。 【解決手段】 アクティブ幅によって制御されるモータ
の回転速度がシステムにおいて許容される境界値が設定
され、コンペア・レジスタ３に設定されるアクティブ幅
の設定値を境界値と比較し、予め決められた条件が満た
された場合に、異常と判断し、異常発生の信号を出力す
る境界値レジスタ６を設け、コンペア・レジスタ３に設
定されるアクティブ幅の設定値がシステムにおいて異常
となるような値となる場合に、制御パルスの出力を禁止
する。
スタに許容範囲外の値が設定された場合、モータの回転
速度がシステムにおける許容範囲外となってしまい、そ
の結果、モータや駆動回路が破壊してしまう虞れがあ
る。 【解決手段】 アクティブ幅によって制御されるモータ
の回転速度がシステムにおいて許容される境界値が設定
され、コンペア・レジスタ３に設定されるアクティブ幅
の設定値を境界値と比較し、予め決められた条件が満た
された場合に、異常と判断し、異常発生の信号を出力す
る境界値レジスタ６を設け、コンペア・レジスタ３に設
定されるアクティブ幅の設定値がシステムにおいて異常
となるような値となる場合に、制御パルスの出力を禁止
する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータに関し、特に、モータ制御等を目的とするパルス出
力機能を有するマイクロコンピュータに関する。
ータに関し、特に、モータ制御等を目的とするパルス出
力機能を有するマイクロコンピュータに関する。
【０００２】
【従来の技術】図４は、従来の、モータ制御等を目的と
するパルス出力機能を備えたマイクロコンピュータの一
構成例を示すブロック図である。
するパルス出力機能を備えたマイクロコンピュータの一
構成例を示すブロック図である。
【０００３】本従来例は図４に示すように、出力パルス
のアクティブ幅を制御するとともにマイクロコンピュー
タ全体の制御を行うＣＰＵ１と、出力パルスの基本クロ
ックとなるクロック信号が入力され、該クロック信号を
カウントするタイマ２と、ＣＰＵ１において設定された
アクティブ幅の設定値を保持し、該設定値とタイマ２に
おいてカウントされたカウント値とを比較して両者が一
致したタイミングにおいて一致信号を出力するコンペア
・レジスタ３と、コンペア・レジスタ３から出力された
一致信号が入力され、該一致信号に基づいて割り込み信
号及び出力タイミング信号を生成し、出力するマスク回
路４と、マスク回路４から出力される出力タイミング信
号とタイマ２においてオーバーフロー時に出力されるオ
ーバーフロー信号とに基づいて制御パルスを生成し、出
力する出力制御回路５とから構成されている。
のアクティブ幅を制御するとともにマイクロコンピュー
タ全体の制御を行うＣＰＵ１と、出力パルスの基本クロ
ックとなるクロック信号が入力され、該クロック信号を
カウントするタイマ２と、ＣＰＵ１において設定された
アクティブ幅の設定値を保持し、該設定値とタイマ２に
おいてカウントされたカウント値とを比較して両者が一
致したタイミングにおいて一致信号を出力するコンペア
・レジスタ３と、コンペア・レジスタ３から出力された
一致信号が入力され、該一致信号に基づいて割り込み信
号及び出力タイミング信号を生成し、出力するマスク回
路４と、マスク回路４から出力される出力タイミング信
号とタイマ２においてオーバーフロー時に出力されるオ
ーバーフロー信号とに基づいて制御パルスを生成し、出
力する出力制御回路５とから構成されている。
【０００４】上記のように構成されたマイクロコンピュ
ータにおいては、ＣＰＵ１において制御パルスのアクテ
ィブ幅が制御され、それにより、外部に接続されるモー
タの回転速度が決定されている（特開平２−１９９５０
３号公報参照）。
ータにおいては、ＣＰＵ１において制御パルスのアクテ
ィブ幅が制御され、それにより、外部に接続されるモー
タの回転速度が決定されている（特開平２−１９９５０
３号公報参照）。
【０００５】以下に、上述した動作について詳細に説明
する。
する。
【０００６】図５は、図４に示したマイクロコンピュー
タから出力される制御パルスの一例を示す図である。
タから出力される制御パルスの一例を示す図である。
【０００７】タイマ２に、出力パルスの基本クロックと
なるクロック信号が入力されると、タイマ２において、
入力されたクロック信号がカウントされる。そして、タ
イマ２におけるオーバーフロー周期によって制御パルス
の周期ｂが決定する。なお、タイマ２におけるカウント
クロックやビット長が一定の場合は、周期ｂも一定とな
る。
なるクロック信号が入力されると、タイマ２において、
入力されたクロック信号がカウントされる。そして、タ
イマ２におけるオーバーフロー周期によって制御パルス
の周期ｂが決定する。なお、タイマ２におけるカウント
クロックやビット長が一定の場合は、周期ｂも一定とな
る。
【０００８】周期ｂが決定した状態において、ＣＰＵ１
にて、制御パルスのアクティブ幅ａの設定値が設定さ
れ、コンペア・レジスタ３に保持される。
にて、制御パルスのアクティブ幅ａの設定値が設定さ
れ、コンペア・レジスタ３に保持される。
【０００９】その後、コンペア・レジスタ３において、
保持されている設定値とタイマ２におけるカウント値と
が比較され、両者が一致したタイミングにおいて一致信
号が出力される。
保持されている設定値とタイマ２におけるカウント値と
が比較され、両者が一致したタイミングにおいて一致信
号が出力される。
【００１０】コンペア・レジスタ３から一致信号が出力
されると、マスク回路４において、一致信号に基づいて
割り込み信号及び出力タイミング信号が生成され、出力
される。
されると、マスク回路４において、一致信号に基づいて
割り込み信号及び出力タイミング信号が生成され、出力
される。
【００１１】その後、出力制御回路５において、マスク
回路４から出力された出力タイミング信号とタイマ２か
ら出力されたオーバーフロー信号とに基づいて、周期ｂ
及びアクティブ幅ａを有する制御パルスが生成され、出
力される。
回路４から出力された出力タイミング信号とタイマ２か
ら出力されたオーバーフロー信号とに基づいて、周期ｂ
及びアクティブ幅ａを有する制御パルスが生成され、出
力される。
【００１２】ここで、アクティブ幅ａにおいては、狭い
ほど制御パルスにより動作するモータの回転速度が速く
なり、広いほどモータの回転速度が遅くなる。
ほど制御パルスにより動作するモータの回転速度が速く
なり、広いほどモータの回転速度が遅くなる。
【００１３】また、制御パルスの出力の許可及び禁止の
制御においては、ＣＰＵ１からマスク回路４に対して出
力されるマスク信号にしたがって行われている。
制御においては、ＣＰＵ１からマスク回路４に対して出
力されるマスク信号にしたがって行われている。
【００１４】
【発明が解決しようとする課題】しかしながら、上述し
たような従来のマイクロコンピュータにおいては、コン
ペア・レジスタに設定される制御パルスのアクティブ幅
が、主にＣＰＵの演算等のソフトウェア処理において決
定されており、ソフトウェアのバグ等によりコンペア・
レジスタに許容範囲外の値が設定された場合にそれを検
出する手段がないため、ソフトウェアのバグ等によりコ
ンペア・レジスタに許容範囲外の値が設定された場合、
モータの回転速度がシステムにおける許容範囲外となっ
てしまい、その結果、モータや駆動回路が破壊してしま
う虞れがある。
たような従来のマイクロコンピュータにおいては、コン
ペア・レジスタに設定される制御パルスのアクティブ幅
が、主にＣＰＵの演算等のソフトウェア処理において決
定されており、ソフトウェアのバグ等によりコンペア・
レジスタに許容範囲外の値が設定された場合にそれを検
出する手段がないため、ソフトウェアのバグ等によりコ
ンペア・レジスタに許容範囲外の値が設定された場合、
モータの回転速度がシステムにおける許容範囲外となっ
てしまい、その結果、モータや駆動回路が破壊してしま
う虞れがある。
【００１５】また、制御パルスの出力許可及び禁止にお
いては、マスク回路において制御されており、外部回路
等において異常状態が検出された場合、その異常状態を
ＣＰＵに入力し、さらにＣＰＵからマスク回路にマスク
信号が送られることにより制御パルスの出力が禁止され
るため、何らかの理由により上述した問題点が発生した
場合に、自ら制御パルスの出力を停止することができ
ず、異常発生時において迅速に出力を停止させることが
できないという問題点がある。
いては、マスク回路において制御されており、外部回路
等において異常状態が検出された場合、その異常状態を
ＣＰＵに入力し、さらにＣＰＵからマスク回路にマスク
信号が送られることにより制御パルスの出力が禁止され
るため、何らかの理由により上述した問題点が発生した
場合に、自ら制御パルスの出力を停止することができ
ず、異常発生時において迅速に出力を停止させることが
できないという問題点がある。
【００１６】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、出力異常を
自ら検出することができるとともに、モータの回転速度
がシステムにおける許容範囲外となった場合にモータの
回転を停止させることができるマイクロコンピュータを
提供することを目的とする。
する問題点に鑑みてなされたものであって、出力異常を
自ら検出することができるとともに、モータの回転速度
がシステムにおける許容範囲外となった場合にモータの
回転を停止させることができるマイクロコンピュータを
提供することを目的とする。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に本発明は、出力パルスのアクティブ幅を制御するため
の該アクティブ幅の設定値を設定するとともにマイクロ
コンピュータ全体の制御を行うＣＰＵと、前記出力パル
スの基本クロックとなるクロック信号が入力され、該ク
ロック信号をカウントするタイマと、前記設定値を保持
し、該設定値と前記タイマにおいてカウントされたカウ
ント値とを比較して両者が一致したタイミングにおいて
一致信号を出力するコンペア・レジスタと、該コンペア
・レジスタから出力された一致信号が入力され、該一致
信号に基づいて割り込み信号及び出力タイミング信号を
生成し、出力するマスク回路と、該マスク回路から出力
される出力タイミング信号と前記タイマにおいてオーバ
ーフロー時に出力されるオーバーフロー信号とに基づい
て制御パルスを生成し、出力する出力制御回路とを有し
てなるマイクロコンピュータにおいて、前記ＣＰＵは、
前記アクティブ幅の境界値を設定し、前記境界値を保持
し、該境界値と前記コンペア・レジスタに保持されてい
る設定値とを比較し、予め決められた条件が満たされた
場合に異常発生を示す信号を前記ＣＰＵに対して出力す
る境界値レジスタを有することを特徴とする。
に本発明は、出力パルスのアクティブ幅を制御するため
の該アクティブ幅の設定値を設定するとともにマイクロ
コンピュータ全体の制御を行うＣＰＵと、前記出力パル
スの基本クロックとなるクロック信号が入力され、該ク
ロック信号をカウントするタイマと、前記設定値を保持
し、該設定値と前記タイマにおいてカウントされたカウ
ント値とを比較して両者が一致したタイミングにおいて
一致信号を出力するコンペア・レジスタと、該コンペア
・レジスタから出力された一致信号が入力され、該一致
信号に基づいて割り込み信号及び出力タイミング信号を
生成し、出力するマスク回路と、該マスク回路から出力
される出力タイミング信号と前記タイマにおいてオーバ
ーフロー時に出力されるオーバーフロー信号とに基づい
て制御パルスを生成し、出力する出力制御回路とを有し
てなるマイクロコンピュータにおいて、前記ＣＰＵは、
前記アクティブ幅の境界値を設定し、前記境界値を保持
し、該境界値と前記コンペア・レジスタに保持されてい
る設定値とを比較し、予め決められた条件が満たされた
場合に異常発生を示す信号を前記ＣＰＵに対して出力す
る境界値レジスタを有することを特徴とする。
【００１８】また、前記ＣＰＵは、前記境界値レジスタ
から異常発生を示す信号が出力された場合に、前記マス
ク回路に対して前記出力タイミング信号の出力を禁止す
る旨の信号を出力することを特徴とする。
から異常発生を示す信号が出力された場合に、前記マス
ク回路に対して前記出力タイミング信号の出力を禁止す
る旨の信号を出力することを特徴とする。
【００１９】また、前記境界値レジスタは、前記条件が
満たされた場合に、前記マスク回路に対して前記出力タ
イミング信号の出力を禁止する旨の信号を出力すること
を特徴とする。
満たされた場合に、前記マスク回路に対して前記出力タ
イミング信号の出力を禁止する旨の信号を出力すること
を特徴とする。
【００２０】また、前記境界値は、前記アクティブ幅に
よって制御されるモータの回転速度がシステムにおいて
許容される許容最小値であることを特徴とする。
よって制御されるモータの回転速度がシステムにおいて
許容される許容最小値であることを特徴とする。
【００２１】また、前記条件は、前記設定値が前記境界
値よりも小さいことであることを特徴とする。
値よりも小さいことであることを特徴とする。
【００２２】また、前記条件は、前記設定値が前記境界
値よりも大きいことであることを特徴とする。
値よりも大きいことであることを特徴とする。
【００２３】（作用）上記のように構成された本発明に
おいては、境界値レジスタに、アクティブ幅によって制
御されるモータの回転速度がシステムにおいて許容され
る境界値が設定され、コンペア・レジスタに設定される
アクティブ幅の設定値が境界値と比較されて、予め決め
られた条件が満たされた場合に、異常と判断され、制御
パルスの出力が禁止される。
おいては、境界値レジスタに、アクティブ幅によって制
御されるモータの回転速度がシステムにおいて許容され
る境界値が設定され、コンペア・レジスタに設定される
アクティブ幅の設定値が境界値と比較されて、予め決め
られた条件が満たされた場合に、異常と判断され、制御
パルスの出力が禁止される。
【００２４】このように、コンペア・レジスタに設定さ
れるアクティブ幅の設定値がシステムにおいて異常とな
るような値となる場合に、制御パルスの出力が禁止され
るので、外部に接続されたモータや駆動回路が破壊され
ることはない。
れるアクティブ幅の設定値がシステムにおいて異常とな
るような値となる場合に、制御パルスの出力が禁止され
るので、外部に接続されたモータや駆動回路が破壊され
ることはない。
【００２５】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００２６】図１は、本発明のマイクロコンピュータの
実施の一形態を示すブロック図である。
実施の一形態を示すブロック図である。
【００２７】本形態は図１に示すように、出力パルスの
アクティブ幅を制御するとともにマイクロコンピュータ
全体の制御を行うＣＰＵ１と、出力パルスの基本クロッ
クとなるクロック信号が入力され、該クロック信号をカ
ウントするタイマ２と、ＣＰＵ１において設定されたア
クティブ幅の設定値を保持し、該設定値とタイマ２にお
いてカウントされたカウント値とを比較して両者が一致
したタイミングにおいて一致信号を出力するコンペア・
レジスタ３と、コンペア・レジスタ３から出力された一
致信号が入力され、該一致信号に基づいて割り込み信号
及び出力タイミング信号を生成し、出力するマスク回路
４と、マスク回路４から出力される出力タイミング信号
とタイマ２においてオーバーフロー時に出力されるオー
バーフロー信号とに基づいて制御パルスを生成し、出力
する出力制御回路５と、ＣＰＵ１によって設定されたア
クティブ幅の境界値を保持し、その境界値とコンペア・
レジスタ３におけるアクティブ幅の設定値とを比較し、
アクティブ幅の設定値が境界値よりも小さな場合に異常
発生を示す異常割り込み信号をＣＰＵ１に対して出力す
る境界値レジスタ６とから構成されている。
アクティブ幅を制御するとともにマイクロコンピュータ
全体の制御を行うＣＰＵ１と、出力パルスの基本クロッ
クとなるクロック信号が入力され、該クロック信号をカ
ウントするタイマ２と、ＣＰＵ１において設定されたア
クティブ幅の設定値を保持し、該設定値とタイマ２にお
いてカウントされたカウント値とを比較して両者が一致
したタイミングにおいて一致信号を出力するコンペア・
レジスタ３と、コンペア・レジスタ３から出力された一
致信号が入力され、該一致信号に基づいて割り込み信号
及び出力タイミング信号を生成し、出力するマスク回路
４と、マスク回路４から出力される出力タイミング信号
とタイマ２においてオーバーフロー時に出力されるオー
バーフロー信号とに基づいて制御パルスを生成し、出力
する出力制御回路５と、ＣＰＵ１によって設定されたア
クティブ幅の境界値を保持し、その境界値とコンペア・
レジスタ３におけるアクティブ幅の設定値とを比較し、
アクティブ幅の設定値が境界値よりも小さな場合に異常
発生を示す異常割り込み信号をＣＰＵ１に対して出力す
る境界値レジスタ６とから構成されている。
【００２８】以下に、上記のように構成されたマイクロ
コンピュータの動作について説明する。
コンピュータの動作について説明する。
【００２９】図２は、図１に示したマイクロコンピュー
タから出力される制御パルスの一例を示す図である。
タから出力される制御パルスの一例を示す図である。
【００３０】タイマ２に、出力パルスの基本クロックと
なるクロック信号が入力されると、タイマ２において、
入力されたクロック信号がカウントされる。そして、タ
イマ２におけるオーバーフロー周期によって制御パルス
の周期ｂが決定する。なお、タイマ２におけるカウント
クロックやビット長が一定の場合は、周期ｂも一定とな
る。
なるクロック信号が入力されると、タイマ２において、
入力されたクロック信号がカウントされる。そして、タ
イマ２におけるオーバーフロー周期によって制御パルス
の周期ｂが決定する。なお、タイマ２におけるカウント
クロックやビット長が一定の場合は、周期ｂも一定とな
る。
【００３１】周期ｂが決定した状態において、ＣＰＵ１
にて、制御パルスのアクティブ幅ａの設定値が設定さ
れ、コンペア・レジスタ３に保持される。
にて、制御パルスのアクティブ幅ａの設定値が設定さ
れ、コンペア・レジスタ３に保持される。
【００３２】また、ＣＰＵ１において、制御パルスのア
クティブ幅の許容最小値となる境界値が設定され、境界
値レジスタ６に保持される。ここで、境界値レジスタ６
に保持される境界値においては、アクティブ幅によって
制御されるモータ（不図示）の回転速度がシステムにお
いて許容される許容値であり、これ以上、アクティブ幅
が狭くなるとモータの回転速度がシステムにおける許容
値を超えてしまい、システムが破壊する虞れがあるとい
うものである。
クティブ幅の許容最小値となる境界値が設定され、境界
値レジスタ６に保持される。ここで、境界値レジスタ６
に保持される境界値においては、アクティブ幅によって
制御されるモータ（不図示）の回転速度がシステムにお
いて許容される許容値であり、これ以上、アクティブ幅
が狭くなるとモータの回転速度がシステムにおける許容
値を超えてしまい、システムが破壊する虞れがあるとい
うものである。
【００３３】その後、境界値レジスタ６において、保持
されている境界値とコンペア・レジスタ３に設定された
設定値とが比較され、コンペア・レジスタ３に設定され
ている設定値が境界値よりも大きな場合は、コンペア・
レジスタ３において、保持されている設定値とタイマ２
におけるカウント値とが比較され、両者が一致したタイ
ミングにおいて一致信号が出力される。
されている境界値とコンペア・レジスタ３に設定された
設定値とが比較され、コンペア・レジスタ３に設定され
ている設定値が境界値よりも大きな場合は、コンペア・
レジスタ３において、保持されている設定値とタイマ２
におけるカウント値とが比較され、両者が一致したタイ
ミングにおいて一致信号が出力される。
【００３４】コンペア・レジスタ３から一致信号が出力
されると、マスク回路４において、一致信号に基づいて
割り込み信号及び出力タイミング信号が生成され、出力
される。
されると、マスク回路４において、一致信号に基づいて
割り込み信号及び出力タイミング信号が生成され、出力
される。
【００３５】その後、出力制御回路５において、マスク
回路４から出力された出力タイミング信号とタイマ２か
ら出力されたオーバーフロー信号とに基づいて、周期ｂ
及びアクティブ幅ａを有する制御パルスが生成され、出
力される。
回路４から出力された出力タイミング信号とタイマ２か
ら出力されたオーバーフロー信号とに基づいて、周期ｂ
及びアクティブ幅ａを有する制御パルスが生成され、出
力される。
【００３６】一方、ソフトウェアのバグ等によって、コ
ンペア・レジスタ３に設定されている設定値が境界値よ
りも小さくなってしまった場合は、境界値レジスタ６か
らＣＰＵ１に対して異常割り込み信号が出力され、その
後、ＣＰＵ１からマスク回路４に出力されるマスク信号
によって、制御パルスを生成するための出力タイミング
信号の出力が禁止される。
ンペア・レジスタ３に設定されている設定値が境界値よ
りも小さくなってしまった場合は、境界値レジスタ６か
らＣＰＵ１に対して異常割り込み信号が出力され、その
後、ＣＰＵ１からマスク回路４に出力されるマスク信号
によって、制御パルスを生成するための出力タイミング
信号の出力が禁止される。
【００３７】（他の実施の形態）図３は、本発明のマイ
クロコンピュータの実施の他の形態を示すブロック図で
ある。
クロコンピュータの実施の他の形態を示すブロック図で
ある。
【００３８】本形態は図３に示すように、図１に示した
ものに対して、境界値レジスタ６において、コンペア・
レジスタ３に設定されている設定値が境界値よりも小さ
いと判断された場合に、境界値レジスタ６からＣＰＵ１
に対して異常割り込み信号が出力されると同時に、マス
ク回路４に対して制御パルスを生成するための出力タイ
ミング信号の出力を禁止するためのマスク信号が出力さ
れるものである。
ものに対して、境界値レジスタ６において、コンペア・
レジスタ３に設定されている設定値が境界値よりも小さ
いと判断された場合に、境界値レジスタ６からＣＰＵ１
に対して異常割り込み信号が出力されると同時に、マス
ク回路４に対して制御パルスを生成するための出力タイ
ミング信号の出力を禁止するためのマスク信号が出力さ
れるものである。
【００３９】本形態においては、コンペア・レジスタ３
における異常検出や、制御パルスの出力禁止動作が全て
ハードウェアで処理されるため、確実に異常な制御パル
スの出力を防ぐことができる。
における異常検出や、制御パルスの出力禁止動作が全て
ハードウェアで処理されるため、確実に異常な制御パル
スの出力を防ぐことができる。
【００４０】なお、上述した実施の形態においては、制
御パルスのアクティブレベルがハイレベルに設定されて
いる場合ついて説明したが、アクティブレベルがロウレ
ベルに設定されている場合においても同様の制御が可能
である。
御パルスのアクティブレベルがハイレベルに設定されて
いる場合ついて説明したが、アクティブレベルがロウレ
ベルに設定されている場合においても同様の制御が可能
である。
【００４１】また、上述した実施の形態においては、コ
ンペア・レジスタ３に設定されている設定値が境界値よ
りも小さくなった場合に境界値レジスタ６からＣＰＵ１
に対して異常割り込み信号が出力されるが、コンペア・
レジスタ３に設定されている設定値が境界値よりも大き
くなった場合に異常割り込み信号が出力されるようにし
てもよい。
ンペア・レジスタ３に設定されている設定値が境界値よ
りも小さくなった場合に境界値レジスタ６からＣＰＵ１
に対して異常割り込み信号が出力されるが、コンペア・
レジスタ３に設定されている設定値が境界値よりも大き
くなった場合に異常割り込み信号が出力されるようにし
てもよい。
【００４２】
【発明の効果】以上説明したように本発明においては、
アクティブ幅によって制御されるモータの回転速度がシ
ステムにおいて許容される境界値が設定され、コンペア
・レジスタに設定されるアクティブ幅の設定値を境界値
と比較し、予め決められた条件が満たされた場合に、異
常と判断し、異常発生の信号を出力する境界値レジスタ
を設けたため、コンペア・レジスタに設定されるアクテ
ィブ幅の設定値がシステムにおいて異常となるような値
となる場合に、制御パルスの出力を禁止することがで
き、それにより、外部に接続されたモータや駆動回路の
破壊を防ぐことができる。
アクティブ幅によって制御されるモータの回転速度がシ
ステムにおいて許容される境界値が設定され、コンペア
・レジスタに設定されるアクティブ幅の設定値を境界値
と比較し、予め決められた条件が満たされた場合に、異
常と判断し、異常発生の信号を出力する境界値レジスタ
を設けたため、コンペア・レジスタに設定されるアクテ
ィブ幅の設定値がシステムにおいて異常となるような値
となる場合に、制御パルスの出力を禁止することがで
き、それにより、外部に接続されたモータや駆動回路の
破壊を防ぐことができる。
【００４３】また、異常発生時に、境界値レジスタから
ＣＰＵに対して異常発生を示す信号が、また、マスク回
路に対して出力タイミング信号の出力禁止の信号がそれ
ぞれ出力されるため、異常発生時に、自ら制御パルスの
出力を停止させることができ、異常発生時における出力
停止を迅速に行うことができる。
ＣＰＵに対して異常発生を示す信号が、また、マスク回
路に対して出力タイミング信号の出力禁止の信号がそれ
ぞれ出力されるため、異常発生時に、自ら制御パルスの
出力を停止させることができ、異常発生時における出力
停止を迅速に行うことができる。
【図１】本発明のマイクロコンピュータの実施の一形態
を示すブロック図である。
を示すブロック図である。
【図２】図１に示したマイクロコンピュータから出力さ
れる制御パルスの一例を示す図である。
れる制御パルスの一例を示す図である。
【図３】本発明のマイクロコンピュータの実施の他の形
態を示すブロック図である。
態を示すブロック図である。
【図４】従来の、モータ制御等を目的とするパルス出力
機能を備えたマイクロコンピュータの一構成例を示すブ
ロック図である。
機能を備えたマイクロコンピュータの一構成例を示すブ
ロック図である。
【図５】図４に示したマイクロコンピュータから出力さ
れる制御パルスの一例を示す図である。
れる制御パルスの一例を示す図である。
１ ＣＰＵ ２ タイマ ３ コンペア・レジスタ ４ マスク回路 ５ 出力制御回路 ６ 境界値レジスタ
Claims (6)
- 【請求項１】 出力パルスのアクティブ幅を制御するた
めの該アクティブ幅の設定値を設定するとともにマイク
ロコンピュータ全体の制御を行うＣＰＵと、 前記出力パルスの基本クロックとなるクロック信号が入
力され、該クロック信号をカウントするタイマと、 前記設定値を保持し、該設定値と前記タイマにおいてカ
ウントされたカウント値とを比較して両者が一致したタ
イミングにおいて一致信号を出力するコンペア・レジス
タと、 該コンペア・レジスタから出力された一致信号が入力さ
れ、該一致信号に基づいて割り込み信号及び出力タイミ
ング信号を生成し、出力するマスク回路と、 該マスク回路から出力される出力タイミング信号と前記
タイマにおいてオーバーフロー時に出力されるオーバー
フロー信号とに基づいて制御パルスを生成し、出力する
出力制御回路とを有してなるマイクロコンピュータにお
いて、 前記ＣＰＵは、前記アクティブ幅の境界値を設定し、 前記境界値を保持し、該境界値と前記コンペア・レジス
タに保持されている設定値とを比較し、予め決められた
条件が満たされた場合に異常発生を示す信号を前記ＣＰ
Ｕに対して出力する境界値レジスタを有することを特徴
とするマイクロコンピュータ。 - 【請求項２】 請求項１に記載のマイクロコンピュータ
において、 前記ＣＰＵは、前記境界値レジスタから異常発生を示す
信号が出力された場合に、前記マスク回路に対して前記
出力タイミング信号の出力を禁止する旨の信号を出力す
ることを特徴とするマイクロコンピュータ。 - 【請求項３】 請求項１または請求項２に記載のマイク
ロコンピュータにおいて、 前記境界値レジスタは、前記条件が満たされた場合に、
前記マスク回路に対して前記出力タイミング信号の出力
を禁止する旨の信号を出力することを特徴とするマイク
ロコンピュータ。 - 【請求項４】 請求項１乃至３のいずれか１項に記載の
マイクロコンピュータにおいて、 前記境界値は、前記アクティブ幅によって制御されるモ
ータの回転速度がシステムにおいて許容される許容最小
値であることを特徴とするマイクロコンピュータ。 - 【請求項５】 請求項１乃至４のいずれか１項に記載の
マイクロコンピュータにおいて、 前記条件は、前記設定値が前記境界値よりも小さいこと
であることを特徴とするマイクロコンピュータ。 - 【請求項６】 請求項１乃至４のいずれか１項に記載の
マイクロコンピュータにおいて、 前記条件は、前記設定値が前記境界値よりも大きいこと
であることを特徴とするマイクロコンピュータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8253135A JP2914317B2 (ja) | 1996-09-25 | 1996-09-25 | マイクロコンピュータ |
| US08/936,809 US5928366A (en) | 1996-09-25 | 1997-09-24 | Microcomputer based system for the fail-safe control of an electric motor or the like |
| KR1019970048887A KR100294523B1 (ko) | 1996-09-25 | 1997-09-25 | 마이크로컴퓨터 |
| DE19742423A DE19742423A1 (de) | 1996-09-25 | 1997-09-25 | Microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8253135A JP2914317B2 (ja) | 1996-09-25 | 1996-09-25 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10105207A true JPH10105207A (ja) | 1998-04-24 |
| JP2914317B2 JP2914317B2 (ja) | 1999-06-28 |
Family
ID=17247004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8253135A Expired - Fee Related JP2914317B2 (ja) | 1996-09-25 | 1996-09-25 | マイクロコンピュータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5928366A (ja) |
| JP (1) | JP2914317B2 (ja) |
| KR (1) | KR100294523B1 (ja) |
| DE (1) | DE19742423A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965206B2 (en) | 2000-10-13 | 2005-11-15 | Deka Products Limited Partnership | Method and system for fail-safe motor operation |
| JP4198639B2 (ja) * | 2004-05-27 | 2008-12-17 | Ｎｅｃエレクトロニクス株式会社 | 割り込み発生回路 |
| KR101596025B1 (ko) * | 2014-11-20 | 2016-02-19 | 현대모비스 주식회사 | 페일 세이프 소프트웨어의 오류 검출 방법 |
| US10680494B2 (en) | 2016-06-24 | 2020-06-09 | Black & Decker Inc. | Control scheme for power tool having a brushless motor |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS623371A (ja) * | 1985-06-28 | 1987-01-09 | Nec Corp | ベクトルデ−タ処理装置 |
| JPS62244288A (ja) * | 1986-04-16 | 1987-10-24 | Hitachi Ltd | エンコ−ダ入力方式ｄｃサ−ボモ−タおよびその運転方法 |
| JPS6329872A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | マイクロコンピユ−タ |
| JP2549656B2 (ja) * | 1987-04-30 | 1996-10-30 | 株式会社東芝 | 出力パルス発生装置 |
| JPH0221302A (ja) * | 1988-07-11 | 1990-01-24 | Oki Electric Ind Co Ltd | パルス幅変調信号出力方法 |
| JP2891711B2 (ja) * | 1989-01-27 | 1999-05-17 | 日本電気アイシーマイコンシステム株式会社 | マイクロコンピュータ |
| JPH04260915A (ja) * | 1991-01-16 | 1992-09-16 | Mitsubishi Electric Corp | アナログ・ディジタルコンバータ |
| JPH04255173A (ja) * | 1991-02-07 | 1992-09-10 | Nec Corp | Ｖｔｒの垂直同期信号分離回路 |
| JPH0683985A (ja) * | 1992-08-31 | 1994-03-25 | Nec Corp | Ｐｗｍ信号出力機能付きシングルチップ・マイクロコンピュータ |
| JPH06149627A (ja) * | 1992-11-09 | 1994-05-31 | Mitsubishi Electric Corp | 計算機システム監視装置 |
| JPH0715996A (ja) * | 1993-06-29 | 1995-01-17 | Nec Ic Microcomput Syst Ltd | モータ制御回路 |
-
1996
- 1996-09-25 JP JP8253135A patent/JP2914317B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-24 US US08/936,809 patent/US5928366A/en not_active Expired - Fee Related
- 1997-09-25 DE DE19742423A patent/DE19742423A1/de not_active Ceased
- 1997-09-25 KR KR1019970048887A patent/KR100294523B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2914317B2 (ja) | 1999-06-28 |
| KR19980024984A (ko) | 1998-07-06 |
| KR100294523B1 (ko) | 2001-07-12 |
| DE19742423A1 (de) | 1998-05-14 |
| US5928366A (en) | 1999-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4586179A (en) | Microprocessor reset with power level detection and watchdog timer | |
| US5864663A (en) | Selectively enabled watchdog timer circuit | |
| JPH0528063A (ja) | マイクロコンピユータ | |
| US4488303A (en) | Fail-safe circuit for a microcomputer based system | |
| EP0581479B1 (en) | Interrupt enable circuits and method | |
| JP2914317B2 (ja) | マイクロコンピュータ | |
| US4903193A (en) | Runaway detecting system for CPU | |
| JPH01197848A (ja) | Ｃｐｕの暴走防止回路 | |
| JPS6348179A (ja) | 回転数監視装置 | |
| JPH02293939A (ja) | スタックオーバーフロー検出時処理方式 | |
| JP2659067B2 (ja) | マイクロコンピュータのリセット回路 | |
| JPH04236637A (ja) | マイクロプロセッサ障害検出回路 | |
| JPH06195244A (ja) | 制御用コンピュータの異常検出装置 | |
| JPH04369740A (ja) | ウォッチドグタイマ付制御装置 | |
| JPH0293738A (ja) | 割込み処理方式 | |
| JPH09237205A (ja) | プログラム暴走検出装置 | |
| JP3090069B2 (ja) | 制御装置 | |
| JP2516711B2 (ja) | ウォッチドッグタイマ装置 | |
| JPH02259845A (ja) | プロセッサ | |
| JPS6349855A (ja) | Ｃｐｕの割込み周期異常検出装置 | |
| JP3005731B2 (ja) | 警報保護回路 | |
| JPH06250864A (ja) | プログラマブルコントローラの誤出力防止方法 | |
| JPS62239245A (ja) | プログラム暴走検出方式 | |
| JPH0277854A (ja) | マイクロプロセッサのリセット方式 | |
| JPH0268637A (ja) | マイクロコンピュータの監視制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |