KR19980024984A

KR19980024984A - 마이크로 컴퓨터

Info

Publication number: KR19980024984A
Application number: KR1019970048887A
Authority: KR
Inventors: 테쓰야 가와사키
Original assignee: 가네꼬 히사시; 닛뽕덴끼 가부시끼가이샤
Priority date: 1996-09-25
Filing date: 1997-09-25
Publication date: 1998-07-06
Also published as: JP2914317B2; KR100294523B1; DE19742423A1; JPH10105207A; US5928366A

Abstract

마이크로 컴퓨터는 전동기의 회전 속도가 소정 허용 범위의 바깥으로 떨어질때,자체적으로 출력 이상을 검출하고,마이크로 컴퓨터에 의해 제어된 전동기의 회전을 정지시킬수 있다.

경계값은 제어 펄스들의 능동 지속기간에 따라 제어된 전동기의 회전속도에 대한 최소 허용치를 나타내도록 설정된다.

경계값 레지스터는 비교 레지스터에 유지된 능동 지속기간에 대한 설정값을 경계값과 비교하며,만일 소정 조건이 만족하면,이상을 결정하여 이 이상을 나타내는 신호를 출력한다.

비교 레지스터에서 유지된 능동 지속기간에 대한 설정값이 이상을 야기시키는 값이면,전동기로의 제어 펄스들의 출력이 금지된다.

Description

마이크로 컴퓨터

본 발명은 마이크로 컴퓨터에 관한것으로,특히 전동기등을 제어하는 펄스들을 출력할수 있는 마이크로 컴퓨터에 관한 것이다.

첨부된 도면들중 도 1은 전동기등을 제어하는 펄스들을 출력할수 있는 종래의 마이크로 컴퓨터에 관한 것이다.

도 1에 도시된바대로,종래의 마이크로 컴퓨터는 출력 펄스들의 능동 지속기간을 제어하고,상기 마이크로 컴퓨터를 전반적으로 제어하는 CPU (1) 와,출력펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머 (2) 와,능동 펄스 지속기간동안 CPU (1) 에 의해 설정된 설정값을 유지하고,상기 설정값과 상기 타이머 (2) 로부터의 계수값을 서로 비교하며,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터 (3) 와,상기 비교 레지스터 (3) 로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로 (4) 와,상기 타이머 (2) 에 오버플로가 발생할때 상기 마스크 회로 (4) 로부터의 출력 타이밍신호에 의거하여 제어 펄스들과 상기 타이머 (2) 에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로 (5) 로 구성된다.

CPU (1) 는 마이크로 컴퓨터에 연결된 전동기의 회전 속도를 결정하는 출력 펄스들의 능동 지속기간을 제어한다. 이에 관해서는,일본 특허공개공보 제 199503/1990호에 좀 더 자세하게 설명되어 있다.

도 1을 참조하여, 마이크로 컴퓨터의 동작을 상술한다.

도 2는 도 1상의 마이크로 컴퓨터로부터 출력된 제어 펄스들을 예를 들어 도시한 도면이다.

클록 신호가 출력펄스들에 대한 기본 클록으로 타이머 (2) 에 공급될때, 타이머 (2) 는 공급된 클록신호의 클록 펄스들을 센다. 제어 펄스들의 주기 b는 타이머 (2) 에서의 오버플로 주기에 의해 결정된다. 만일 타이머 (2) 에서의 클록 신호와 비트 길이가 고정되면,주기 b도 또한 고정된다.

주기 b가 결정되면,CPU (1)은 제어 펄스들의 능동 지속기간 a에 대한 설정값을 설정하고,비교 레지스터 (3) 에서의 설정된 설정값을 유지한다.

그런 다음, 비교 레지스터 (3) 는 그안에 유지된 설정값과 타이머 (2) 로부터의 계수값을 서로 비교하며, 설정값과 계수값이 서로 일치할때 일치신호를 출력한다.

일치신호가 비교 레지스터 (3) 에 의해 출력되면, 마스크 회로 (4) 는 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력한다.

그후,출력제어회로 (5) 는 타이머 (2) 에 오버플로가 발생할때 마스크 회로 (4) 로부터의 출력 타이밍신호에 근거한 주기 b 및 능동 지속기간 a를 갖는 제어 펄스들과 타이머 (2) 로부터의 오버플로 신호를 발생시켜 출력한다.

능동 지속기간 a 이 더 짧아질수록,제어 펄스들에 의해 여기된 전동기는 더 빠른 회전속도로 회전한다.

능동 지속기간 a 이 더 길어질수록,제어 펄스들에 의해 여기된 전동기는 더 느린 회전속도로 회전한다.

CPU (1) 은 마스크 회로 (4) 로부터의 제어 펄스들의 출력을 허용 및 금지하기 위해 마스크 회로 (4) 에 마스크 신호를 출력한다.

종래의 마이크로 컴퓨터에서, 비교 레지스터 (3) 에서 설정되어 유지된 제어 펄스들의 능동 지속기간은 주로 CPU (1) 에서의 계산들과 같은 소프트웨어 처리에 의해 결정된다. 종래의 마이크로 컴퓨터는 CPU (1) 에 의해 실행된 프로그램에 포함된 버그 등에 기인하여 상기 비교 레지스터 (3) 에 유지되어질 수도 있는 ,허용 범위 밖에 있는 능동 지속기간 설정값을 검출하는 수단을 갖고 있지 않다. 따라서,만일 허용 범위 밖에 있는 능동 지속기간 설정값이 CPU (1) 에 의해 실행된 프로그램에 포함된 버그 등에 기인하여 비교 레지스터 (3) 에 유지되면,전동기의 회전 속도가 허용 범위 밖에 있게 되어 전동 구동회로의 손상을 야기시킨다.

상기한 바와같이, 마스크 회로 (4) 로부터의 제어 펄스들의 출력은 CPU (1) 로부터의 마스크 신호에 근거한 마스크 회로 (4) 에 의해 허용 및 금지된다. 외부회로에 이상이 검출될때,이러한 이상을 나타내는 데이터는 CPU (1) 에 공급되고, CPU (1) 는 마스크 회로 (4) 로부터의 제어 펄스들의 출력을 금지하는 마스크 신호를 인에이블 하기 위해 마스크 회로 (4) 에 마스크 신호를 전송한다. 따라서,이러한 이상 발생시,마스크 회로 (4) 자체는 제어 펄스들의 출력을 정지시킬수 없다. 결과적으로,종래의 마이크로 컴퓨터는 이러한 이상 발생시,마스크 회로 (4) 로부터의 제어 펄스들의 출력을 빠르게 금지할수 없다.

본 발명은 전동기의 회전 속도가 소정 허용 범위의 밖에 있을때,자체적으로 출력 이상을 검출하고,마이크로 컴퓨터에 의해 제어되는 전동기의 회전을 정지시킬수 있는 마이크로 컴퓨터를 제공함을 그 목적으로 한다.

도 1은 전동기등을 제어하는 펄스들을 출력할수 있는 종래의 마이크로 컴퓨터의 블록도.

도 2는 도 1상의 종래의 마이크로 컴퓨터로부터 출력된 제어 펄스들을 도시한 도면.

도 3은 본 발명의 실시예에 따른 마이크로 컴퓨터의 블록도.

도 4는 도 3상의 마이크로 컴퓨터로부터 출력된 제어 펄스들을 도시한 도면.

도 5는 본 발명의 다른 실시예에 따른 마이크로 컴퓨터의 블록도.

도면의 주요 부분에 대한 부호의 설명

1 : CPU 2 : 타이머

3 : 비교 레지스터 4 : 마스크 회로

5 : 출력제어회로 6 : 경계값 레지스터

상기 목적을 달성하기 위해,본 발명에 따른 마이크로 컴퓨터는 출력 펄스들을 제어하기 위한 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고, 마이크로 컴퓨터를 전반적으로 제어하는 CPU와; 출력펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머와; 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터와; 상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로와; 상기 마스크 회로로부터의 출력 타이밍신호에 의거하여 제어 펄스들과 상기 타이머에 오버플로가 발생할때 상기 타이머에 의해 생성된 오버플로 신호를 발생시켜 출력하는 출력제어회로와; CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 비교 레지스터에 유지된 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 CPU에 출력하는 경계값 레지스터를 구비한다.

상기 경계값 레지스터는 소정 조건이 만족할때 출력 타이밍신호의 출력을 금지하는 신호를 마스크회로에 출력하는 수단을 포함할 수도 있다.

이 경계값은 능동 지속기간에 따라 제어된 전동기의 회전 속도에 대한 최소 허용값을 나타낼 수도 있다.

이 소정 조건은 설정값이 경계값보다 더 작아지게 될 수도 있다.

또한,이 소정 조건은 설정값이 경계값보다 더 크게 될 수도 있다.

상기한 바와같이,상기 경계값 레지스터는 능동 지속기간에 따라 제어된 전동기의 회전 속도에 대한 최소 허용값을 나타낼 수도 있는 경계값을 유지하며,이 경계값과 비교 레지스터에 유지된 설정값을 비교하고,제어 펄스들의 출력을 금지하기 위해,소정 조건이 만족할때,이상을 나타내는 신호를 CPU에 출력한다.

제어 펄스들은 능동 지속기간의 설정값이 이상을 야기시키는 값일때,전동기나 마이크로 컴퓨터에 연결된 그 구동회로로의 출력이 금지되므로,전동기나 마이크로 컴퓨터에 연결된 그 구동회로는 손상 또는 파괴로부터 방지된다.

본 발명의 상기 및 다른 목적들,특징,이점들은 본 발명의 실시예들을 예시하는 첨부 도면들을 참조하는 다음의 설명으로부터 명백해질 것이다.

이하,본 발명을 첨부 도면들을 참조하여 상세히 설명한다.

도 3은 본 발명의 실시예에 따른 마이크로 컴퓨터의 블록도이다.

도 3에 도시된바대로, 마이크로 컴퓨터는 출력 펄스들의 능동 지속기간을 제어하고, 마이크로 컴퓨터를 전반적으로 제어하는 CPU (1) 와,출력펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머 (2) 와,능동 펄스 지속기간동안 CPU (1) 에 의해 설정된 설정값을 유지하고, 설정값과 타이머 (2) 로부터의 계수값을 서로 비교하여, 설정값과 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터 (3) 와, 비교 레지스터 (3) 로부터의 일치신호가 공급되고,공급된 일치신호에 근거한 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로 (4) 와, 마스크 회로 (4) 로부터의 출력 타이밍신호에 의거하여 제어 펄스들과 타이머 (2) 에 오버플로가 발생할때 타이머 (2) 에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로 (5) 와,CPU (1) 에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,그안에 유지된 경계값과 비교 레지스터 (3) 에 유지된 능동 지속기간에 대한 설정값을 비교하며,능동 지속기간에 대한 설정값이 경계값보다 더 작을때,이상을 나타내는 이상 인터럽트신호를 CPU (1)에 출력하는 경계값 레지스터 (6) 를 구비한다.

도 3상의 마이크로 컴퓨터의 동작을 후술한다.

도 4는 도 3상의 마이크로 컴퓨터로부터 출력된 제어 펄스들을 예를 들어 도시한 도면이다.

클록 신호가 출력 펄스들에 대한 기본 클록으로서 타이머 (2) 에 공급될때, 타이머 (2) 는 상기 공급된 클록 신호의 클록 펄스들을 계수한다. 제어 펄스들의 주기 b 는 타이머 (2) 에서의 오버플로에 의해 결정된다. 만일 타이머 (2) 에서의 클록 신호와 비트 길이가 고정되면,주기 b 도 또한 고정된다.

주기 b 가 결정될때,CPU (1) 은 제어 펄스들의 능동 지속기간 a 에 대한 설정값을 설정하며, 비교 레지스터 (3) 에 설정된 설정값을 유지한다.

상기 CPU (1) 은 제어 펄스들의 능동 지속기간에 대한 최소 허용값으로 기여하는 경계값을 설정하고,경계값 레지스터 (6) 에 설정된 경계값을 유지한다. 경계값 레지스터 (6) 에 유지된 경계값은 제어 펄스들의 능동 지속기간에 따라 마이크로 컴퓨터에 의해 제어된 전동기(미도시)의 회전 속도에 대한 허용값을 나타낸다. 만일 능동 지속기간에 대한 설정값이 경계값보다 더 작으면,전동기의 회전속도는 허용치를 초과하며,전동기의 손상이나 파괴를 초래할수 있다.

그후,경계값 레지스터 (6) 은 그안에 유지된 경계값과 비교 레지스터 (3) 에서 유지된 설정값을 서로 비교한다. 만일 비교 레지스터 (3) 에서 유지된 설정값이 경계값 레지스터 (6) 에서 유지된 경계값보다 더 크면,비교 레지스터 (3) 은 그안에 유지된 설정값과 타이머 (2) 로부터의 계수값을 서로 비교하고, 설정값과 계수값이 서로 일치할때 일치신호를 출력한다.

일치신호가 비교 레지스터 (3) 에 의해 출력될때,마스크 회로 (4) 는 상기 일치신호에 근거한 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력한다.

그후,출력제어회로 (5) 는 주기 b 와 마스크 회로 (4) 로부터의 출력 타이밍신호 및 타이머 (2) 로부터의 오버플로 신호에 의거하여 능동 지속기간 a 을 갖는 제어 펄스들을 발생시켜 출력한다.

만일 비교 레지스터 (3) 에 유지된 설정값이 CPU (1) 에 의해 실행된 프로그램에 포함된 버그 등에 기인하여 경계값보다 더 작으면,경계값 레지스터 (6) 는 이상 인터럽트신호를 CPU (1) 에 출력하며, CPU (1)는 제어 펄스들을 발생시키기 위한 출력 타이밍신호가 마스크 회로 (4) 로부터 출력되어지는 것을 금지하도록 마스크 회로 (4) 에 마스크 신호를 출력하여 마스크 회로 (4)를 인에이블 시킨다.

도 5는 본 발명의 다른 실시예에 따른 마이크로 컴퓨터의 블록도이다.

도 5에 도시된바대로,다른 실시예에 따른 마이크로 컴퓨터는 경계값 레지스터 (6) 가 상기 비교 레지스터 (3) 에 유지된 설정값이 경계값보다 더 작음을 결정할때,경계값 레지스터 (6) 는 이상 인터럽트 신호를 CPU (1) 에 출력하고, 제어 펄스들을 발생시키기 위한 출력 타이밍신호가 마스크 회로 (4) 로부터 출력되는 것을 금지하도록 마스크 신호를 마스크 회로 (4)에 출력한다.

예시된 실시예들에서,상기 비교 레지스터 (3) 에서의 이상의 검출과 제어 펄스들의 출력의 금지은 하드웨어 구조에 의해 수행된다. 따라서,임의의 비정상적인 제어 펄스들이 전동기로 출력되는 것이 신뢰성 있게 방지된다.

상기 실시예들에서,상기 제어 펄스들은 높은 액티브 레벨을 갖는 것으로 가정한다. 그러나, 본 발명의 원리들은 낮은 액티브 레벨을 갖는 제어 펄스들의 발생 및 출력에 적용 가능하다.

상기 실시예들에서, 경계값 레지스터 (6) 는 비교 레지스터 (3) 에 유지된 설정값이 경계값보다 더 작을때, 이상 인터럽트 신호를 CPU (1) 에 출력한다. 그러나,경계값 레지스터 (6) 는 비교 레지스터 (3) 에 유지된 설정값이 경계값보다 더 클때,이상 인터럽트 신호를 CPU (1) 에 출력할 수도 있다.

본 발명의 구조에 있어서,상기한 바와같이, 경계값 레지스터 (6) 는 제어 펄스들의 능동 지속기간에 따라 마이크로 컴퓨터에 의해 제어된 전동기의 회전 속도에 대한 최대 허용 속도레벨을 나타내는 경계값을 설정하며,비교 레지스터 (3) 에 유지된 제어 펄스들의 능동 지속기간에 대한 설정값을 경계값과 비교하며,만일 소정 조건이 만족하면,이상을 결정하여 이상을 나타내는 신호를 출력한다. 따라서,비교 레지스터에 유지된 제어 펄스들의 능동 지속기간에 대한 설정값이 이상을 야기시킬 값일때,제어 펄스들은 전동기나 마이크로 컴퓨터에 연결된 그 구동회로로 출력되는 것이 방지된다.

이상 발생시,경계값 레지스터는 이상을 나타내는 신호를 CPU 에 출력하고,또한 출력 타이밍신호가 출력되는 것을 금지하는 신호를 마스크 회로에 출력한다. 따라서,이상 발생시,마이크로 컴퓨터는 제어 펄스들의 전동기나 그 구동회로로의 출력을 빨리 정지시킬수 있다.

여기에 기술된 크로스 접속장치들의 변형 및 변경들이 당업자에게 명백함은 물론이다. 이러한 모든 변형 및 수정들은 첨부된 특허 청구범위의 권리범위내에 포함된다.

본 발명에 의하면,전동기의 회전속도가 소정 허용범위 밖에 있을때, 자체적으로 출력 이상을 검출하고,마이크로 컴퓨터에 의해 제어되는 전동기의 회전을 정지시킬수 있는 마이크로 컴퓨터가 제공된다.

Claims

출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하는 것을 특징으로 하는 마이크로 컴퓨터.
제 1 항에 있어서, 상기 CPU는 상기 경계값 레지스터가 이상을 나타내는 상기 신호를 출력할때,상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함함을 특징으로 하는 마이크로 컴퓨터.
제 1 항에 있어서, 상기 경계값 레지스터는 상기 소정 조건이 만족할때,상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함함을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 CPU는 상기 경계값 레지스터가 이상을 나타내는 상기 신호를 출력할 때, 상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하고,

상기 경계값 레지스터는 상기 소정 조건이 만족할때,상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함함을 특징으로 하는 마이크로 컴퓨터.
제 1 항에 있어서, 상기 경계값은 상기 능동 지속기간에 따라 제어된 전동기의 회전속도에 대한 최소 허용치를 나타냄을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 CPU는 상기 경계값 레지스터가 이상을 나타내는 상기 신호를 출력할 때, 상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하고,

상기 경계값은 상기 능동 지속기간에 따라 제어된 전동기의 회전속도에 대한 최소 허용치를 나타냄을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 경계값 레지스터는 상기 소정 조건이 만족할때,상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하고,

상기 경계값은 상기 능동 지속기간에 따라 제어된 전동기의 회전속도에 대한 최소 허용치를 나타냄을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 CPU는 상기 경계값 레지스터가 이상을 나타내는 상기 신호를 출력할 때, 상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하고,

상기 경계값 레지스터는 상기 소정 조건이 만족할때,상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하며,

상기 경계값은 상기 능동 지속기간에 따라 제어된 전동기의 회전속도에 대한 최소 허용치를 나타냄을 특징으로 하는 마이크로 컴퓨터.
제 1 항에 있어서, 상기 소정 조건은 상기 설정값이 상기 경계값보다 더 작음을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 CPU는 상기 경계값 레지스터가 이상을 나타내는 상기 신호를 출력할 때, 상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하고,

상기 소정 조건은 상기 설정값이 상기 경계값보다 더 작음을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 경계값 레지스터는 상기 소정 조건이 만족할때,상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하며,

상기 소정 조건은 상기 설정값이 상기 경계값보다 더 작음을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 CPU는 상기 경계값 레지스터가 이상을 나타내는 상기 신호를 출력할 때, 상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하고,

상기 경계값 레지스터는 상기 소정 조건이 만족할때,상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하며,

상기 소정 조건은 상기 설정값이 상기 경계값보다 더 작음을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 경계값은 상기 능동 지속기간에 따라 제어된 전동기의 회전속도에 대한 최소 허용치를 나타내고,

상기 소정 조건은 상기 설정값이 상기 경계값보다 더 작음을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 CPU는 상기 경계값 레지스터가 이상을 나타내는 상기 신호를 출력할 때, 상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하고,

상기 경계값은 상기 능동 지속기간에 따라 제어된 전동기의 회전속도에 대한 최소 허용치를 나타내고,

상기 소정 조건은 상기 설정값이 상기 경계값보다 더 작음을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 경계값 레지스터는 상기 소정 조건이 만족할때,상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하고,

상기 경계값은 상기 능동 지속기간에 따라 제어된 전동기의 회전속도에 대한 최소 허용치를 나타내고,

상기 소정 조건은 상기 설정값이 상기 경계값보다 더 작음을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 CPU는 상기 경계값 레지스터가 이상을 나타내는 상기 신호를 출력할 때, 상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하고,

상기 경계값 레지스터는 상기 소정 조건이 만족할때,상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하며,

상기 경계값은 상기 능동 지속기간에 따라 제어된 전동기의 회전속도에 대한 최소 허용치를 나타내고,

상기 소정 조건은 상기 설정값이 상기 경계값보다 더 작음을 특징으로 하는 마이크로 컴퓨터.
제 1 항에 있어서, 상기 소정 조건은 상기 설정값이 상기 경계값보다 더 큼을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 CPU는 상기 경계값 레지스터가 이상을 나타내는 상기 신호를 출력할 때, 상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하고,

상기 소정 조건은 상기 설정값이 상기 경계값보다 더 큼을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 경계값 레지스터는 상기 소정 조건이 만족할때,상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하며,

상기 소정 조건은 상기 설정값이 상기 경계값보다 더 큼을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 CPU는 상기 경계값 레지스터가 이상을 나타내는 상기 신호를 출력할 때, 상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하고,

상기 경계값 레지스터는 상기 소정 조건이 만족할때,상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하며,

상기 소정 조건은 상기 설정값이 상기 경계값보다 더 큼을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 경계값은 상기 능동 지속기간에 따라 제어된 전동기의 회전속도에 대한 최소 허용치를 나타내고,

상기 소정 조건은 상기 설정값이 상기 경계값보다 더 큼을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 CPU는 상기 경계값 레지스터가 이상을 나타내는 상기 신호를 출력할 때, 상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하고,

상기 경계값은 상기 능동 지속기간에 따라 제어된 전동기의 회전속도에 대한 최소 허용치를 나타내며,

상기 소정 조건은 상기 설정값이 상기 경계값보다 더 큼을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 경계값 레지스터는 상기 소정 조건이 만족할때,상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하고,

상기 경계값은 상기 능동 지속기간에 따라 제어된 전동기의 회전속도에 대한 최소 허용치를 나타내며,

상기 소정 조건은 상기 설정값이 상기 경계값보다 더 큼을 특징으로 하는 마이크로 컴퓨터.
출력 펄스들을 제어하기 위해 출력 펄스들의 능동 지속기간에 대한 설정값과 경계값을 설정하고,마이크로 컴퓨터를 전반적으로 제어하는 CPU;

출력 펄스들에 대한 기본 클록으로 공급된 클록 신호의 클록 펄스들을 계수하는 타이머;

상기 설정값을 유지하고,상기 설정값과 상기 타이머로부터의 계수값을 서로 비교하여,상기 설정값과 상기 계수값이 서로 일치할때 일치신호를 출력하는 비교 레지스터;

상기 비교 레지스터로부터의 상기 일치신호가 공급되고,상기 공급된 일치신호에 의거하여 인터럽트 신호와 출력 타이밍 신호를 발생시켜 출력하는 마스크 회로;

상기 마스크 회로로부터의 출력 타이밍 신호에 의거하여 제어 펄스들과 상기 타이머에 오버 플로가 발생할때 상기 타이머에 의해 발생된 오버플로 신호를 발생시켜 출력하는 출력제어회로;

상기 CPU에 의해 설정된 능동 지속기간에 대한 경계값을 유지하고,상기 경계값과 상기 비교 레지스터에 유지된 상기 설정값을 비교하며,소정 조건이 만족할때 이상(異常)을 나타내는 신호를 상기 CPU에 출력하는 경계값 레지스터를 구비하며,

상기 CPU는 상기 경계값 레지스터가 이상을 나타내는 상기 신호를 출력할 때, 상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하고,

상기 경계값 레지스터는 상기 소정 조건이 만족할때,상기 출력 타이밍 신호의 출력을 금지하는 신호를 상기 마스크 회로로 출력하는 수단을 포함하며,

상기 경계값은 상기 능동 지속기간에 따라 제어된 전동기의 회전속도에 대한 최소 허용치를 나타내고,

상기 소정 조건은 상기 설정값이 상기 경계값보다 더 작음을 특징으로 하는 마이크로 컴퓨터.