JPH09326432A - トレンチ素子分離方法 - Google Patents
トレンチ素子分離方法Info
- Publication number
- JPH09326432A JPH09326432A JP9052944A JP5294497A JPH09326432A JP H09326432 A JPH09326432 A JP H09326432A JP 9052944 A JP9052944 A JP 9052944A JP 5294497 A JP5294497 A JP 5294497A JP H09326432 A JPH09326432 A JP H09326432A
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- trench
- layer pattern
- pattern
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims description 76
- 239000000463 material Substances 0.000 claims abstract description 241
- 238000000034 method Methods 0.000 claims abstract description 65
- 238000005530 etching Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000001039 wet etching Methods 0.000 claims abstract description 16
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 26
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 17
- 150000004767 nitrides Chemical group 0.000 claims description 16
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 13
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 158
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 239000000243 solution Substances 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012153 distilled water Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 改善されたプロファイルを有する素子分離領
域を形成できる半導体装置のトレンチ素子分離方法を提
供する。 【解決手段】 基板１００の上にトレンチを形成する第
２物質層パターン１０４Ｂにアンダーカットを形成した
後、トレンチに絶縁物質を埋め立てる。従って、第２及
び第１物質層パターン１０４Ｂ, １０２Ａを取り除くた
めの湿式蝕刻時にトレンチ埋立物質パターン１０８Ａが
一部蝕刻されても活性領域は露出されない。よって、ト
レンチ埋立物質パターン１０８Ａの縁領域が蝕刻される
ことに起因して活性領域が露出される問題点を防止する
ことができる。これにより、素子分離領域の縁部のプロ
ファイルを向上させることができる。よって、漏れ電流
が減少するなど半導体素子の特性が向上される。
域を形成できる半導体装置のトレンチ素子分離方法を提
供する。 【解決手段】 基板１００の上にトレンチを形成する第
２物質層パターン１０４Ｂにアンダーカットを形成した
後、トレンチに絶縁物質を埋め立てる。従って、第２及
び第１物質層パターン１０４Ｂ, １０２Ａを取り除くた
めの湿式蝕刻時にトレンチ埋立物質パターン１０８Ａが
一部蝕刻されても活性領域は露出されない。よって、ト
レンチ埋立物質パターン１０８Ａの縁領域が蝕刻される
ことに起因して活性領域が露出される問題点を防止する
ことができる。これにより、素子分離領域の縁部のプロ
ファイルを向上させることができる。よって、漏れ電流
が減少するなど半導体素子の特性が向上される。
Description
【０００１】
【発明の属する技術分野】本発明はトレンチを用いた半
導体装置の素子分離方法に係り、特にトレンチを埋め立
てているフィールド酸化膜の縁部のプロファイルを改善
することにより、素子の特性の向上された半導体装置を
得られるトレンチ素子分離方法に関する。
導体装置の素子分離方法に係り、特にトレンチを埋め立
てているフィールド酸化膜の縁部のプロファイルを改善
することにより、素子の特性の向上された半導体装置を
得られるトレンチ素子分離方法に関する。
【０００２】
【従来の技術】半導体装置が高集積化かつ微細化される
に伴い、素子分離領域の縮小問題は更に重要性を増して
いる。素子分離領域の形成工程は半導体装置の製造段階
において初期段階の工程である。従って、素子分離領域
の大きさは活性領域の大きさ及び後工程段階の工程マー
ジンを左右する。よって、素子分離領域はチップサイズ
の縮小に比例して縮められるべきである。
に伴い、素子分離領域の縮小問題は更に重要性を増して
いる。素子分離領域の形成工程は半導体装置の製造段階
において初期段階の工程である。従って、素子分離領域
の大きさは活性領域の大きさ及び後工程段階の工程マー
ジンを左右する。よって、素子分離領域はチップサイズ
の縮小に比例して縮められるべきである。
【０００３】一般的に、半導体装置の製造に広く用いら
れる、選択的酸化による素子分離方法（ＬＯＣＯＳ）は
工程が簡単な長所を有する。しかしながら、選択的な熱
酸化時に生成されるバーズビークにより素子分離領域が
拡大されてしまう。よって、ＬＯＣＯＳ法を高集積装置
に適用することは難しい。前記ＬＯＣＯＳ方法の問題点
を改善するために、トレンチを用いた素子分離方法が提
案された。トレンチ素子分離方法は熱酸化工程を用いな
いので、バーズビークが形成されることをやや減らし得
る。かつ、シリコン基板にトレンチを形成しその内部を
酸化膜等の絶縁物質にて埋め立てて素子分離領域を形成
する。従って、トレンチ素子分離領域がＬＯＣＯＳ素子
分離領域と同一な幅を有しても、トレンチ素子分離方法
は更に効果的に素子を分離することができる。
れる、選択的酸化による素子分離方法（ＬＯＣＯＳ）は
工程が簡単な長所を有する。しかしながら、選択的な熱
酸化時に生成されるバーズビークにより素子分離領域が
拡大されてしまう。よって、ＬＯＣＯＳ法を高集積装置
に適用することは難しい。前記ＬＯＣＯＳ方法の問題点
を改善するために、トレンチを用いた素子分離方法が提
案された。トレンチ素子分離方法は熱酸化工程を用いな
いので、バーズビークが形成されることをやや減らし得
る。かつ、シリコン基板にトレンチを形成しその内部を
酸化膜等の絶縁物質にて埋め立てて素子分離領域を形成
する。従って、トレンチ素子分離領域がＬＯＣＯＳ素子
分離領域と同一な幅を有しても、トレンチ素子分離方法
は更に効果的に素子を分離することができる。
【０００４】以下、従来の技術による半導体装置のトレ
ンチ素子分離方法を図１乃至図６に基づき説明する。ま
ず、図１を参照すると、半導体の基板１０上にパッド酸
化膜１２、窒化膜１４を順番に蒸着する。前記窒化膜１
４はトレンチの形成時に活性領域を守る。次いで、窒化
膜１４の上にトレンチの形成される領域をするフォトレ
ジストパターン１６を形成する。
ンチ素子分離方法を図１乃至図６に基づき説明する。ま
ず、図１を参照すると、半導体の基板１０上にパッド酸
化膜１２、窒化膜１４を順番に蒸着する。前記窒化膜１
４はトレンチの形成時に活性領域を守る。次いで、窒化
膜１４の上にトレンチの形成される領域をするフォトレ
ジストパターン１６を形成する。
【０００５】次に、図２のように前記フォトレジストパ
ターン１６を蝕刻マスクとして窒化膜１４及びパッド酸
化膜１２を順番に蝕刻して窒化膜パターン１４Ａ及びパ
ッド酸化膜パターン１２Ａを形成した後、前記半導体基
板１０を乾式蝕刻して所定の深さのトレンチ１７を形成
する。次いで、図３に示されているように、前記フォト
レジストパターン１６を取り除いた後、前記トレンチ１
７を埋め立て前記窒化膜パターン１４Ａの上に所定の厚
みで酸化膜１８を化学気相蒸着方法にて形成する。
ターン１６を蝕刻マスクとして窒化膜１４及びパッド酸
化膜１２を順番に蝕刻して窒化膜パターン１４Ａ及びパ
ッド酸化膜パターン１２Ａを形成した後、前記半導体基
板１０を乾式蝕刻して所定の深さのトレンチ１７を形成
する。次いで、図３に示されているように、前記フォト
レジストパターン１６を取り除いた後、前記トレンチ１
７を埋め立て前記窒化膜パターン１４Ａの上に所定の厚
みで酸化膜１８を化学気相蒸着方法にて形成する。
【０００６】次に、図４のように窒化膜パターン１４Ａ
の表面をストッパとして用いる化学機械的研磨（ＣＭ
Ｐ）工程にて酸化膜１８を平坦化して酸化膜パターン１
８Ａを形成する。次いで、図５のように窒化膜パターン
１４Ａとパッド酸化膜パターン１２Ａを取り除いてトレ
ンチ素子分離領域１８Ａを形成する。引き続き、図５に
示されたような結果物に対して犠牲酸化工程や洗浄工程
を施すことにより、図６のようなトレンチ素子分離領域
１８Ｂを完成する。
の表面をストッパとして用いる化学機械的研磨（ＣＭ
Ｐ）工程にて酸化膜１８を平坦化して酸化膜パターン１
８Ａを形成する。次いで、図５のように窒化膜パターン
１４Ａとパッド酸化膜パターン１２Ａを取り除いてトレ
ンチ素子分離領域１８Ａを形成する。引き続き、図５に
示されたような結果物に対して犠牲酸化工程や洗浄工程
を施すことにより、図６のようなトレンチ素子分離領域
１８Ｂを完成する。
【０００７】
【発明が解決しょうとする課題】ところが、前記従来の
トレンチ素子分離方法では、犠牲酸化工程や洗浄工程の
ためにトレンチを埋め立てている酸化膜の縁部も蝕刻さ
れるので、図６の参照符号Ａのようなプロファイルが現
れる。即ち、活性領域と素子分離領域の境界部分で素子
分離領域が傾斜して形成されるので、その境界領域でゲ
ート酸化膜が薄まり、電界集中現象が発生する。かつ、
後続工程で形成される上部絶縁膜にもストレスを与える
ようになり、漏れ電流が発生して素子の特性を低下させ
る問題点がある。
トレンチ素子分離方法では、犠牲酸化工程や洗浄工程の
ためにトレンチを埋め立てている酸化膜の縁部も蝕刻さ
れるので、図６の参照符号Ａのようなプロファイルが現
れる。即ち、活性領域と素子分離領域の境界部分で素子
分離領域が傾斜して形成されるので、その境界領域でゲ
ート酸化膜が薄まり、電界集中現象が発生する。かつ、
後続工程で形成される上部絶縁膜にもストレスを与える
ようになり、漏れ電流が発生して素子の特性を低下させ
る問題点がある。
【０００８】本発明は改善されたプロファイルを有する
素子分離領域を形成できる半導体装置のトレンチ素子分
離方法を提供するにその目的がある。
素子分離領域を形成できる半導体装置のトレンチ素子分
離方法を提供するにその目的がある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に本発明によるトレンチ素子分離方法は、a)半導体の基
板上に第１物質層及び第２物質層を順番に形成する段階
と、b)前記第２物質層と第１物質層とを蝕刻してトレン
チ領域が形成される半導体基板を露出させる第２物質層
パターン及び第１物質層パターンを形成する段階と、c)
前記第１物質層パターン及び第２物質層パターンを蝕刻
マスクとして前記半導体の基板を蝕刻して所定の幅を有
するトレンチを形成する段階と、d)前記第２物質層パタ
ーンのみを選択的に蝕刻して第２物質層パターン間の間
隔を前記トレンチの幅より広める段階と、e)前記トレン
チを埋め立て、前記第２物質層パターンの上に所定の厚
みで絶縁層を形成する段階と、f)前記第２物質層パター
ンの表面をストッパとして前記絶縁層を平坦化する段階
と、g)前記第２物質層パターン及び第１物質層パターン
を順番に取り除いて素子分離領域を完成する段階とを含
むことを特徴とする。
に本発明によるトレンチ素子分離方法は、a)半導体の基
板上に第１物質層及び第２物質層を順番に形成する段階
と、b)前記第２物質層と第１物質層とを蝕刻してトレン
チ領域が形成される半導体基板を露出させる第２物質層
パターン及び第１物質層パターンを形成する段階と、c)
前記第１物質層パターン及び第２物質層パターンを蝕刻
マスクとして前記半導体の基板を蝕刻して所定の幅を有
するトレンチを形成する段階と、d)前記第２物質層パタ
ーンのみを選択的に蝕刻して第２物質層パターン間の間
隔を前記トレンチの幅より広める段階と、e)前記トレン
チを埋め立て、前記第２物質層パターンの上に所定の厚
みで絶縁層を形成する段階と、f)前記第２物質層パター
ンの表面をストッパとして前記絶縁層を平坦化する段階
と、g)前記第２物質層パターン及び第１物質層パターン
を順番に取り除いて素子分離領域を完成する段階とを含
むことを特徴とする。
【００１０】前記第２物質層の蝕刻選択比は前記第１物
質層の蝕刻選択比より大きいことが望ましく、更に望ま
しくは前記第１物質層は酸化膜からなり、第２物質層は
窒化膜からなることが望ましい。かつ、前記目的を達成
するために本発明によるトレンチ素子分離方法はa)半導
体の基板上に第１物質層、第２物質層及び第３物質層を
順番に形成する段階と、b)前記第３物質層、第２物質層
及び第１物質層を蝕刻して素子分離領域が形成される半
導体の基板を露出させる第３物質層パターン、第２物質
層パターン及び第１物質層パターンを形成する段階と、
c)前記第３物質層パターン、第２物質層パターン及び第
１物質層パターンを蝕刻マスクとして前記半導体の基板
を蝕刻して所定の幅を有するトレンチを形成する段階
と、d)前記第２物質層パターンのみを選択的に蝕刻して
第２物質層パターン間の間隔を前記トレンチの幅より広
める段階と、e)前記トレンチを埋め立て、前記第３物質
層パターンの上に所定の厚みで絶縁層を形成する段階
と、f)前記第３物質層パターンの表面をストッパとして
前記絶縁層を平坦化する段階と、g)前記第３物質層パタ
ーン、第２物質層パターン及び第１物質層パターンを順
番に取り除いて素子分離領域を完成する段階とを含むこ
とを特徴とする。
質層の蝕刻選択比より大きいことが望ましく、更に望ま
しくは前記第１物質層は酸化膜からなり、第２物質層は
窒化膜からなることが望ましい。かつ、前記目的を達成
するために本発明によるトレンチ素子分離方法はa)半導
体の基板上に第１物質層、第２物質層及び第３物質層を
順番に形成する段階と、b)前記第３物質層、第２物質層
及び第１物質層を蝕刻して素子分離領域が形成される半
導体の基板を露出させる第３物質層パターン、第２物質
層パターン及び第１物質層パターンを形成する段階と、
c)前記第３物質層パターン、第２物質層パターン及び第
１物質層パターンを蝕刻マスクとして前記半導体の基板
を蝕刻して所定の幅を有するトレンチを形成する段階
と、d)前記第２物質層パターンのみを選択的に蝕刻して
第２物質層パターン間の間隔を前記トレンチの幅より広
める段階と、e)前記トレンチを埋め立て、前記第３物質
層パターンの上に所定の厚みで絶縁層を形成する段階
と、f)前記第３物質層パターンの表面をストッパとして
前記絶縁層を平坦化する段階と、g)前記第３物質層パタ
ーン、第２物質層パターン及び第１物質層パターンを順
番に取り除いて素子分離領域を完成する段階とを含むこ
とを特徴とする。
【００１１】前記第２物質層の蝕刻選択比は前記第１物
質層及び第３物質層の蝕刻選択比より大きいことが望ま
しく、更に望ましくは前記第１物質層は酸化膜からな
り、第２物質層は窒化膜からなることが望ましい。更
に、前記目的を達成するために本発明によるトレンチ素
子分離方法は、a)半導体の基板上に第１物質層、第２物
質層及び第３物質層を順番に形成する段階と、b)前記第
３物質層、第２物質層及び第１物質層を蝕刻して素子分
離領域が形成される半導体の基板を露出させる第３物質
層パターン、第２物質層パターン及び第１物質層パター
ンを形成する段階と、c)前記第３物質層パターン、第２
物質層パターン及び第１物質層パターンを蝕刻マスクと
して前記半導体基板を蝕刻して所定の幅を有するトレン
チを形成する段階と、d)前記第２物質層パターンのみを
選択的に蝕刻して第２物質層パターン間の間隔を前記ト
レンチの幅より広める段階と、e)前記トレンチを埋め立
て、前記第３物質層パターンの上に所定の厚みで絶縁層
を形成する段階と、f)前記第２物質層パターンの表面を
ストッパとして用いて前記絶縁層を平坦化する段階と、
g)第２物質層パターン及び第１物質層パターンを順番に
取り除いて素子分離領域を完成する段階とを含むことを
特徴とする。
質層及び第３物質層の蝕刻選択比より大きいことが望ま
しく、更に望ましくは前記第１物質層は酸化膜からな
り、第２物質層は窒化膜からなることが望ましい。更
に、前記目的を達成するために本発明によるトレンチ素
子分離方法は、a)半導体の基板上に第１物質層、第２物
質層及び第３物質層を順番に形成する段階と、b)前記第
３物質層、第２物質層及び第１物質層を蝕刻して素子分
離領域が形成される半導体の基板を露出させる第３物質
層パターン、第２物質層パターン及び第１物質層パター
ンを形成する段階と、c)前記第３物質層パターン、第２
物質層パターン及び第１物質層パターンを蝕刻マスクと
して前記半導体基板を蝕刻して所定の幅を有するトレン
チを形成する段階と、d)前記第２物質層パターンのみを
選択的に蝕刻して第２物質層パターン間の間隔を前記ト
レンチの幅より広める段階と、e)前記トレンチを埋め立
て、前記第３物質層パターンの上に所定の厚みで絶縁層
を形成する段階と、f)前記第２物質層パターンの表面を
ストッパとして用いて前記絶縁層を平坦化する段階と、
g)第２物質層パターン及び第１物質層パターンを順番に
取り除いて素子分離領域を完成する段階とを含むことを
特徴とする。
【００１２】前記第２物質層の蝕刻選択比は前記第１物
質層及び第３物質層の蝕刻選択比より大きいことが望ま
しく、更に望ましくは前記第１物質層は酸化膜からな
り、第２物質層は窒化膜からなることが望ましい。か
つ、前記c)段階は反応性イオン蝕刻方法を用いて行われ
ることが望ましい。なお、前記d)段階の前に、d-1)前記
トレンチの内部に酸化膜を形成させる段階と、d-2)前記
第２物質層パターンの表面に形成された酸化膜を取り除
く段階とを更に具備することが望ましい。かつ、前記d-
2)段階はフッ化水素酸溶液を用いて行われる。
質層及び第３物質層の蝕刻選択比より大きいことが望ま
しく、更に望ましくは前記第１物質層は酸化膜からな
り、第２物質層は窒化膜からなることが望ましい。か
つ、前記c)段階は反応性イオン蝕刻方法を用いて行われ
ることが望ましい。なお、前記d)段階の前に、d-1)前記
トレンチの内部に酸化膜を形成させる段階と、d-2)前記
第２物質層パターンの表面に形成された酸化膜を取り除
く段階とを更に具備することが望ましい。かつ、前記d-
2)段階はフッ化水素酸溶液を用いて行われる。
【００１３】更に、前記d)段階は湿式蝕刻方法により行
われ、特に１４０〜１６０℃で１０〜２０分間リン酸溶
液を用いて行われることが望ましい。かつ、前記f)段階
はＣＭＰ、エッチバック、ＣＭＰとエッチバックとを組
み合わせた方法のうち何れか一つにより行われることが
望ましい。
われ、特に１４０〜１６０℃で１０〜２０分間リン酸溶
液を用いて行われることが望ましい。かつ、前記f)段階
はＣＭＰ、エッチバック、ＣＭＰとエッチバックとを組
み合わせた方法のうち何れか一つにより行われることが
望ましい。
【００１４】
【発明の実施の形態】以下、本発明を添付した図面に基
づき更に詳細に説明する。本発明は後述される実施例に
限られず、多様な形態で具現される。かつ、本実施例は
本発明を完全に開示し、通常の知識を有する者に発明の
範囲を完全に知らせるために供されるものである。添付
した図面において、各種膜と領域の厚みは内容を理解し
易くするために強調された。なお、膜が他の膜又は基板
の上に存在すると言われる場合は、他の膜又は基板の真
上に存在するか層間膜が存在することを示す。
づき更に詳細に説明する。本発明は後述される実施例に
限られず、多様な形態で具現される。かつ、本実施例は
本発明を完全に開示し、通常の知識を有する者に発明の
範囲を完全に知らせるために供されるものである。添付
した図面において、各種膜と領域の厚みは内容を理解し
易くするために強調された。なお、膜が他の膜又は基板
の上に存在すると言われる場合は、他の膜又は基板の真
上に存在するか層間膜が存在することを示す。
【００１５】（第１実施例）図７を参照すると、半導体
の基板１００上に第１物質層１０２及び第１物質層１０
２より大きい蝕刻選択比を有する第２物質層１０４を順
番に形成する。前記第１物質層１０２は後続工程でスト
レスバッファー及び活性領域を守る役割を果たし、前記
第２物質層１０４は後続の平坦化工程時にストッパの役
割を果たす。前記第１物質層１０２は酸化膜を用いて１
００〜２００Åの厚みで形成し、第２物質層１０４は窒
化膜を用いて約２０００〜３０００Åの厚みで形成する
ことが望ましい。次に、前記第２物質層１０４上にトレ
ンチ領域をするフォトレジストパターン１０６を形成す
る。
の基板１００上に第１物質層１０２及び第１物質層１０
２より大きい蝕刻選択比を有する第２物質層１０４を順
番に形成する。前記第１物質層１０２は後続工程でスト
レスバッファー及び活性領域を守る役割を果たし、前記
第２物質層１０４は後続の平坦化工程時にストッパの役
割を果たす。前記第１物質層１０２は酸化膜を用いて１
００〜２００Åの厚みで形成し、第２物質層１０４は窒
化膜を用いて約２０００〜３０００Åの厚みで形成する
ことが望ましい。次に、前記第２物質層１０４上にトレ
ンチ領域をするフォトレジストパターン１０６を形成す
る。
【００１６】図８を参照すると、前記フォトレジストパ
ターン１０６を蝕刻マスクとして前記第２及び第１物質
層１０４，１０２を順番に異方性蝕刻して第２及び第１
物質層パターン１０４Ａ，１０２Ａを形成する。図９を
参照すると、前記フォトレジストパターン１０６、前記
第２及び第１物質層パターン１０４Ａ，１０２Ａをマス
クとして前記半導体基板１００を異方性蝕刻して３５０
０〜４０００Å程度の深さとＷ１の幅を有するトレンチ
１０７を形成する。
ターン１０６を蝕刻マスクとして前記第２及び第１物質
層１０４，１０２を順番に異方性蝕刻して第２及び第１
物質層パターン１０４Ａ，１０２Ａを形成する。図９を
参照すると、前記フォトレジストパターン１０６、前記
第２及び第１物質層パターン１０４Ａ，１０２Ａをマス
クとして前記半導体基板１００を異方性蝕刻して３５０
０〜４０００Å程度の深さとＷ１の幅を有するトレンチ
１０７を形成する。
【００１７】かつ、本発明は前記トレンチ１０７の形成
時に基板に発生した損傷を回復しトレンチ１０７の表面
を平らにするために、トレンチ１０７の形成された結果
物の全面に酸化膜（図示せず）を形成させる段階を更に
含むことができる。この際、形成される酸化膜の厚みは
１００〜３００Å程度が望ましい。酸化膜の形成後、フ
ッ化水素酸（ＨＦ）溶液に約３００秒だけ結果物を処理
して、基板内のトレンチ１０７の表面に形成された酸化
膜をそのまま残存させ第２物質層パターン１０４Ａの表
面に形成された酸化膜だけを取り除く。
時に基板に発生した損傷を回復しトレンチ１０７の表面
を平らにするために、トレンチ１０７の形成された結果
物の全面に酸化膜（図示せず）を形成させる段階を更に
含むことができる。この際、形成される酸化膜の厚みは
１００〜３００Å程度が望ましい。酸化膜の形成後、フ
ッ化水素酸（ＨＦ）溶液に約３００秒だけ結果物を処理
して、基板内のトレンチ１０７の表面に形成された酸化
膜をそのまま残存させ第２物質層パターン１０４Ａの表
面に形成された酸化膜だけを取り除く。
【００１８】図１０を参照すると、前記フォトレジスト
パターン１０６を取り除いた後、前記第２物質層パター
ン１０４Ａのみを選択的に蝕刻する溶液、例えば１４０
〜１６０℃で１０〜２０分だけリン酸溶液（Ｈ3ＰＯ4）
で結果物を処理することにより、第２物質層パターン１
０４Ｂ間の間隔Ｗ２をトレンチ１０７の幅Ｗ１より広め
る。例えば、１５０℃で１５分だけリン酸溶液を用いて
処理すると、前記第２物質層パターン１０４Ａの厚みが
約１８００Å程度に薄くなり、第２物質層パターン１０
４Ａ間の間隔Ｗ２はトレンチ１０７の幅Ｗ１より１４０
０Å程度広くなる。
パターン１０６を取り除いた後、前記第２物質層パター
ン１０４Ａのみを選択的に蝕刻する溶液、例えば１４０
〜１６０℃で１０〜２０分だけリン酸溶液（Ｈ3ＰＯ4）
で結果物を処理することにより、第２物質層パターン１
０４Ｂ間の間隔Ｗ２をトレンチ１０７の幅Ｗ１より広め
る。例えば、１５０℃で１５分だけリン酸溶液を用いて
処理すると、前記第２物質層パターン１０４Ａの厚みが
約１８００Å程度に薄くなり、第２物質層パターン１０
４Ａ間の間隔Ｗ２はトレンチ１０７の幅Ｗ１より１４０
０Å程度広くなる。
【００１９】図１１を参照すると、前記トレンチ１０７
を埋め立て前記第２物質層パターン１０４Ｂ上に所定の
厚みで第３物質層１０８を化学気相蒸着方法にて形成す
る。前記第３物質層１０８は絶縁層、例えばシリコン酸
化膜を用いて約５０００〜７０００Å程度の厚みで形成
することが望ましい。図１２を参照すると、前記第２物
質層パターン１０４Ｂをストッパとして用い、ＣＭＰ、
エッチバック、ＣＭＰとエッチバックを組み合わせた方
法のうち何れか一つを用いて前記第３物質層１０８を平
坦化してトレンチ埋立物質パターン１０８Ａを形成す
る。
を埋め立て前記第２物質層パターン１０４Ｂ上に所定の
厚みで第３物質層１０８を化学気相蒸着方法にて形成す
る。前記第３物質層１０８は絶縁層、例えばシリコン酸
化膜を用いて約５０００〜７０００Å程度の厚みで形成
することが望ましい。図１２を参照すると、前記第２物
質層パターン１０４Ｂをストッパとして用い、ＣＭＰ、
エッチバック、ＣＭＰとエッチバックを組み合わせた方
法のうち何れか一つを用いて前記第３物質層１０８を平
坦化してトレンチ埋立物質パターン１０８Ａを形成す
る。
【００２０】図１３を参照すると、前記第２物質層パタ
ーン１０４Ｂを乾式蝕刻又はリン酸溶液を用いた湿式蝕
刻のうち何れか一つを用いて取り除くことにより、トレ
ンチ埋立物質パターン１０８Ｂと第１物質層パターン１
０２Ａを残す。最後に、前記第１物質層パターン１０２
Ａを取り除き、図１４に示されたように優れたプロファ
イルを有するトレンチ素子分離領域１０８Ｃを完成す
る。
ーン１０４Ｂを乾式蝕刻又はリン酸溶液を用いた湿式蝕
刻のうち何れか一つを用いて取り除くことにより、トレ
ンチ埋立物質パターン１０８Ｂと第１物質層パターン１
０２Ａを残す。最後に、前記第１物質層パターン１０２
Ａを取り除き、図１４に示されたように優れたプロファ
イルを有するトレンチ素子分離領域１０８Ｃを完成す
る。
【００２１】即ち、本発明では平坦化されたトレンチ埋
立物質パターン１０８Ａのうちトレンチ１０７の入り口
の上に形成された部分の長さＷ２がトレンチの幅Ｗ１よ
り広い。従って、前記第２及び第１物質層パターン１０
４Ｂ, １０２Ａを取り除くための湿式蝕刻時に前記トレ
ンチ埋立物質パターン１０８Ａが一部蝕刻されても活性
領域は露出されない。よって、トレンチ埋立物質パター
ン１０８Ａの縁領域が蝕刻されることに起因して活性領
域が露出される問題点を防止することができる。
立物質パターン１０８Ａのうちトレンチ１０７の入り口
の上に形成された部分の長さＷ２がトレンチの幅Ｗ１よ
り広い。従って、前記第２及び第１物質層パターン１０
４Ｂ, １０２Ａを取り除くための湿式蝕刻時に前記トレ
ンチ埋立物質パターン１０８Ａが一部蝕刻されても活性
領域は露出されない。よって、トレンチ埋立物質パター
ン１０８Ａの縁領域が蝕刻されることに起因して活性領
域が露出される問題点を防止することができる。
【００２２】（第２実施例）図１５を参照すると、半導
体の基板２００上に第１物質層２０２及び第１物質層２
０２より大きい蝕刻選択比を有する第２物質層２０４、
第２物質層２０４より小さい蝕刻選択比を有する第３物
質層２０６を順番に形成する。前記第１物質層２０２は
酸化膜を用いて１００〜２００Åの厚みで、第２物質層
２０４は窒化膜を用いて約２０００〜３０００Åの厚み
で、第３物質層２０６は多結晶シリコン層を用いて約７
００〜１２００Åの厚みで形成する。次いで、第３物質
層２０６の上にトレンチ領域をするフォトレジストパタ
ーン２０８を形成する。
体の基板２００上に第１物質層２０２及び第１物質層２
０２より大きい蝕刻選択比を有する第２物質層２０４、
第２物質層２０４より小さい蝕刻選択比を有する第３物
質層２０６を順番に形成する。前記第１物質層２０２は
酸化膜を用いて１００〜２００Åの厚みで、第２物質層
２０４は窒化膜を用いて約２０００〜３０００Åの厚み
で、第３物質層２０６は多結晶シリコン層を用いて約７
００〜１２００Åの厚みで形成する。次いで、第３物質
層２０６の上にトレンチ領域をするフォトレジストパタ
ーン２０８を形成する。
【００２３】図１６を参照すると、前記フォトレジスト
パターン２０８を蝕刻マスクとして前記第３、第２及び
第１物質層２０６，２０４，２０２を順番に異方性蝕刻
して第３、第２及び第１物質層パターン２０６Ａ，２０
４Ａ，２０２Ａを形成する。図１７を参照すると、前記
フォトレジストパターン２０８、前記第３、第２及び第
１物質層パターン２０６Ａ，２０４Ａ，２０２Ａをマス
クとして前記半導体基板２００を異方性蝕刻して約３５
００〜４０００Å程度の深さとＷ１の幅を有するトレン
チ２０９を形成する。この際、トレンチ２０９の深さは
必要に応じて調整できる。
パターン２０８を蝕刻マスクとして前記第３、第２及び
第１物質層２０６，２０４，２０２を順番に異方性蝕刻
して第３、第２及び第１物質層パターン２０６Ａ，２０
４Ａ，２０２Ａを形成する。図１７を参照すると、前記
フォトレジストパターン２０８、前記第３、第２及び第
１物質層パターン２０６Ａ，２０４Ａ，２０２Ａをマス
クとして前記半導体基板２００を異方性蝕刻して約３５
００〜４０００Å程度の深さとＷ１の幅を有するトレン
チ２０９を形成する。この際、トレンチ２０９の深さは
必要に応じて調整できる。
【００２４】この際、前記トレンチ２０９の形成時に基
板に発生した損傷を回復しトレンチ２０９の表面を平ら
にするために、トレンチ２０９の形成された結果物の全
面に酸化膜（図示せず）を形成させる段階を更に含むこ
とができる。この際、形成される酸化膜の厚みは１００
〜３００Å程度が望ましい。酸化膜の形成後、フッ化水
素酸（ＨＦ）溶液に約３００ 秒だけ結果物を処理し
て、基板内のトレンチ３０９の表面に形成された酸化膜
をそのまま残存させ第２物質層パターン２０４Ａと第３
物質層パターン２０６Ａの表面に形成された酸化膜だけ
を取り除く。
板に発生した損傷を回復しトレンチ２０９の表面を平ら
にするために、トレンチ２０９の形成された結果物の全
面に酸化膜（図示せず）を形成させる段階を更に含むこ
とができる。この際、形成される酸化膜の厚みは１００
〜３００Å程度が望ましい。酸化膜の形成後、フッ化水
素酸（ＨＦ）溶液に約３００ 秒だけ結果物を処理し
て、基板内のトレンチ３０９の表面に形成された酸化膜
をそのまま残存させ第２物質層パターン２０４Ａと第３
物質層パターン２０６Ａの表面に形成された酸化膜だけ
を取り除く。
【００２５】図１８を参照すると、前記フォトレジスト
パターン２０８を取り除いた後、前記第２物質層パター
ン２０４Ａのみを部分的に蝕刻する溶液、例えば１４０
〜１６０℃で１０〜２０分だけリン酸溶液（Ｈ3ＰＯ4）
で結果物を処理し、第２物質層パターン２０４Ｂ間の間
隔Ｗ２がトレンチ２０９の幅Ｗ１より広まるようにアン
ダーカットを形成する。例えば、１５０℃で１５分だけ
リン酸溶液を用いて処理すると、トレンチ２０９の幅Ｗ
１より１４００Å程度広い間隔Ｗ２を有する第２物質層
パターン２０４Ｂが得られる。
パターン２０８を取り除いた後、前記第２物質層パター
ン２０４Ａのみを部分的に蝕刻する溶液、例えば１４０
〜１６０℃で１０〜２０分だけリン酸溶液（Ｈ3ＰＯ4）
で結果物を処理し、第２物質層パターン２０４Ｂ間の間
隔Ｗ２がトレンチ２０９の幅Ｗ１より広まるようにアン
ダーカットを形成する。例えば、１５０℃で１５分だけ
リン酸溶液を用いて処理すると、トレンチ２０９の幅Ｗ
１より１４００Å程度広い間隔Ｗ２を有する第２物質層
パターン２０４Ｂが得られる。
【００２６】この際、前記第１物質層パターン２０２Ａ
と第３物質層パターン２０６Ａは前記第２物質層パター
ン２０４Ｂより小さい蝕刻選択比を有するので、ほとん
ど蝕刻されない。従って、図１８に示されたように第２
物質層パターン２０２Ｂのみが蝕刻されてアンダーカッ
トを形成するようになる。図１９を参照すると、化学気
相蒸着方法（ＣＶＤ）にて前記トレンチ２０９を埋め立
て、前記第３物質層パターン２０６Ａ上に所定の厚みで
第４物質層２１０を形成する。前記第４物質層２１０は
絶縁層、例えばシリコン酸化膜を用いて約５０００〜７
０００Å程度の厚みで形成する。
と第３物質層パターン２０６Ａは前記第２物質層パター
ン２０４Ｂより小さい蝕刻選択比を有するので、ほとん
ど蝕刻されない。従って、図１８に示されたように第２
物質層パターン２０２Ｂのみが蝕刻されてアンダーカッ
トを形成するようになる。図１９を参照すると、化学気
相蒸着方法（ＣＶＤ）にて前記トレンチ２０９を埋め立
て、前記第３物質層パターン２０６Ａ上に所定の厚みで
第４物質層２１０を形成する。前記第４物質層２１０は
絶縁層、例えばシリコン酸化膜を用いて約５０００〜７
０００Å程度の厚みで形成する。
【００２７】図２０を参照すると、前記第３物質層パタ
ーン２０６Ａをストッパとして用い、ＣＭＰ、エッチバ
ック、ＣＭＰとエッチバックを組み合わせた方法のうち
何れか一つを用いて前記第４物質層２１０を平坦化して
トレンチ埋立物質パターン２１０Ａを形成する。図２１
を参照すると、前記第３物質層パターン２０６Ａを乾式
蝕刻又は硝酸（ＨＮＯ3 ）、酢酸（ＣＨ3ＣＯＯＨ）、
フッ化水素酸（ＨＦ）及び蒸留水の混合溶液を用いた湿
式蝕刻を用いて取り除いた後、第２物質層パターン２０
４Ｂを乾式蝕刻又はリン酸溶液を用いた湿式蝕刻のうち
何れか一つを用いて取り除くことにより、トレンチ埋立
物質パターン２１０Ｂと第１物質層パターン２０２Ａを
残す。
ーン２０６Ａをストッパとして用い、ＣＭＰ、エッチバ
ック、ＣＭＰとエッチバックを組み合わせた方法のうち
何れか一つを用いて前記第４物質層２１０を平坦化して
トレンチ埋立物質パターン２１０Ａを形成する。図２１
を参照すると、前記第３物質層パターン２０６Ａを乾式
蝕刻又は硝酸（ＨＮＯ3 ）、酢酸（ＣＨ3ＣＯＯＨ）、
フッ化水素酸（ＨＦ）及び蒸留水の混合溶液を用いた湿
式蝕刻を用いて取り除いた後、第２物質層パターン２０
４Ｂを乾式蝕刻又はリン酸溶液を用いた湿式蝕刻のうち
何れか一つを用いて取り除くことにより、トレンチ埋立
物質パターン２１０Ｂと第１物質層パターン２０２Ａを
残す。
【００２８】最後に、前記第１物質層パターン２０２Ａ
を取り除き、図２２に示されたように優れたプロファイ
ルを有するトレンチ素子分離領域２１０Ｃを完成する。
即ち、第２実施例では第１実施例と同様に、トレンチ埋
立物質パターン２１０Ａのうちトレンチ２０９の入り口
の上に形成された部分の長さＷ２がトレンチの幅Ｗ１よ
り広い。従って、前記第３、第２及び第１物質層パター
ン２０６Ａ，２０４Ｂ，２０２Ａを取り除くための湿式
蝕刻時に前記トレンチ埋立物質パターン２１０Ａが一部
蝕刻されても活性領域は露出されない。
を取り除き、図２２に示されたように優れたプロファイ
ルを有するトレンチ素子分離領域２１０Ｃを完成する。
即ち、第２実施例では第１実施例と同様に、トレンチ埋
立物質パターン２１０Ａのうちトレンチ２０９の入り口
の上に形成された部分の長さＷ２がトレンチの幅Ｗ１よ
り広い。従って、前記第３、第２及び第１物質層パター
ン２０６Ａ，２０４Ｂ，２０２Ａを取り除くための湿式
蝕刻時に前記トレンチ埋立物質パターン２１０Ａが一部
蝕刻されても活性領域は露出されない。
【００２９】（第３実施例）第３実施例は第２実施例の
図１５乃至図１９に示されている工程と同一な工程を用
いて第４物質層２１０Ａまで形成する。但し、第３物質
層２０６が酸化膜から形成されるという点で第２実施例
と異なる。次いで、図２３に示されているように、第４
物質層２１０を平坦化するトレンチ埋立物質パターン２
１０Ｄを形成する。この際、平坦化工程のストッパとし
て第３物質層パターン２０６Ａではなく第２物質層パタ
ーン２０４Ｂを用いるという点で第２実施例と異なる。
引き続き、第２実施例と同一な工程を通して前記第２物
質層パターン２０４Ａ及び第１物質層パターン２０２Ａ
を取り除いて図２４に示されているようなトレンチ素子
分離領域２１０Ｅを形成する。
図１５乃至図１９に示されている工程と同一な工程を用
いて第４物質層２１０Ａまで形成する。但し、第３物質
層２０６が酸化膜から形成されるという点で第２実施例
と異なる。次いで、図２３に示されているように、第４
物質層２１０を平坦化するトレンチ埋立物質パターン２
１０Ｄを形成する。この際、平坦化工程のストッパとし
て第３物質層パターン２０６Ａではなく第２物質層パタ
ーン２０４Ｂを用いるという点で第２実施例と異なる。
引き続き、第２実施例と同一な工程を通して前記第２物
質層パターン２０４Ａ及び第１物質層パターン２０２Ａ
を取り除いて図２４に示されているようなトレンチ素子
分離領域２１０Ｅを形成する。
【００３０】
【発明の効果】以上、基板上に形成されたトレンチ領域
をする物質層パターンにアンダーカットを形成した後、
トレンチに絶縁物質を埋め立てる。従って、トレンチを
埋め立てた後、トレンチをし活性領域を守る物質層パタ
ーンを蝕刻する時、活性領域と接するトレンチの縁部の
蝕刻に起因してトレンチの縁部に隣接した活性領域が露
出されることを防止することができる。よって、素子分
離領域の縁部のプロファイルを向上させることができ
る。結果的に、素子分離領域の縁部に電界が集中される
問題点が防止され、後続工程で形成される上部の絶縁膜
が受けるストレスも減少し、素子の特性の向上された半
導体装置を製造することができる。
をする物質層パターンにアンダーカットを形成した後、
トレンチに絶縁物質を埋め立てる。従って、トレンチを
埋め立てた後、トレンチをし活性領域を守る物質層パタ
ーンを蝕刻する時、活性領域と接するトレンチの縁部の
蝕刻に起因してトレンチの縁部に隣接した活性領域が露
出されることを防止することができる。よって、素子分
離領域の縁部のプロファイルを向上させることができ
る。結果的に、素子分離領域の縁部に電界が集中される
問題点が防止され、後続工程で形成される上部の絶縁膜
が受けるストレスも減少し、素子の特性の向上された半
導体装置を製造することができる。
【００３１】本発明は前記実施例に限られず、本発明が
属した技術的思想内で当分野において通常の知識を有す
る者により多くの変形が可能であることは明白である。
属した技術的思想内で当分野において通常の知識を有す
る者により多くの変形が可能であることは明白である。
【図１】従来の技術によるトレンチ素子分離方法を示す
断面図である。
断面図である。
【図２】従来の技術によるトレンチ素子分離方法を示す
断面図である。
断面図である。
【図３】従来の技術によるトレンチ素子分離方法を示す
断面図である。
断面図である。
【図４】従来の技術によるトレンチ素子分離方法を示す
断面図である。
断面図である。
【図５】従来の技術によるトレンチ素子分離方法を示す
断面図である。
断面図である。
【図６】従来の技術によるトレンチ素子分離方法を示す
断面図である。
断面図である。
【図７】本発明の第１実施例によるトレンチ素子分離方
法を示す断面図である。
法を示す断面図である。
【図８】本発明の第１実施例によるトレンチ素子分離方
法を示す断面図である。
法を示す断面図である。
【図９】本発明の第１実施例によるトレンチ素子分離方
法を示す断面図である。
法を示す断面図である。
【図１０】本発明の第１実施例によるトレンチ素子分離
方法を示す断面図である。
方法を示す断面図である。
【図１１】本発明の第１実施例によるトレンチ素子分離
方法を示す断面図である。
方法を示す断面図である。
【図１２】本発明の第１実施例によるトレンチ素子分離
方法を示す断面図である。
方法を示す断面図である。
【図１３】本発明の第１実施例によるトレンチ素子分離
方法を示す断面図である。
方法を示す断面図である。
【図１４】本発明の第１実施例によるトレンチ素子分離
方法を示す断面図である。
方法を示す断面図である。
【図１５】本発明の第２実施例によるトレンチ素子分離
方法を示す断面図である。
方法を示す断面図である。
【図１６】本発明の第２実施例によるトレンチ素子分離
方法を示す断面図である。
方法を示す断面図である。
【図１７】本発明の第２実施例によるトレンチ素子分離
方法を示す断面図である。
方法を示す断面図である。
【図１８】本発明の第２実施例によるトレンチ素子分離
方法を示す断面図である。
方法を示す断面図である。
【図１９】本発明の第２実施例によるトレンチ素子分離
方法を示す断面図である。
方法を示す断面図である。
【図２０】本発明の第２実施例によるトレンチ素子分離
方法を示す断面図である。
方法を示す断面図である。
【図２１】本発明の第２実施例によるトレンチ素子分離
方法を示す断面図である。
方法を示す断面図である。
【図２２】本発明の第２実施例によるトレンチ素子分離
方法を示す断面図である。
方法を示す断面図である。
【図２３】本発明の第３実施例によるトレンチ素子分離
方法を示す断面図である。
方法を示す断面図である。
【図２４】本発明の第３実施例によるトレンチ素子分離
方法を示す断面図である。
方法を示す断面図である。
１００ 基板 １０２ 第１物質層 １０２Ａ 第１物質層パターン １０４ 第２物質層 １０４Ａ 第２物質層パターン １０４Ｂ 第２物質層パターン １０６ フォトレジストパターン １０７ トレンチ １０８ 第３物質層 １０８Ａ トレンチ埋立物質パターン １０８Ｂ トレンチ埋立物質パターン １０８Ｃ トレンチ素子分離領域 ２００ 基板 ２０２ 第１物質層 ２０２Ａ 第１物質層パターン ２０４ 第２物質層 ２０４Ａ 第２物質層パターン ２０４Ｂ 第２物質層パターン ２０６ 第３物質層 ２０６Ａ 第３物質層パターン ２０８ フォトレジストパターン ２０９ トレンチ ２１０ 第３物質層 ２１０Ａ トレンチ埋立物質パターン ２１０Ｂ トレンチ埋立物質パターン ２１０Ｃ トレンチ素子分離領域 ２１０Ｄ トレンチ埋立物質パターン ２１０Ｅ トレンチ素子分離領域
Claims (33)
- 【請求項１】 a)半導体の基板上に第１物質層及び第２
物質層を順番に形成する段階と、 b)前記第２物質層と第１物質層を蝕刻してトレンチ領域
が形成される半導体基板を露出させる第２物質層パター
ン及び第１物質層パターンを形成する段階と、 c)前記第１物質層パターン及び第２物質層パターンを蝕
刻マスクとして前記半導体基板を蝕刻して所定の幅を有
するトレンチを形成する段階と、 d)前記第２物質層パターンのみを選択的に蝕刻して第２
物質層パターン間の間隔を前記トレンチの幅より広める
段階と、 e)前記トレンチを埋め立て、前記第２物質層パターン上
に所定の厚みで絶縁層を形成する段階と、 f)前記第２物質層パターンの表面をストッパとして前記
絶縁層を平坦化する段階と、 g)前記第２物質層パターン及び第１物質層パターンを順
番に取り除いて素子分離領域を完成する段階とを含むこ
とを特徴とするトレンチ素子分離方法。 - 【請求項２】 前記第２物質層は前記第１物質層の蝕刻
選択比より大きい蝕刻比を有する物質からなることを特
徴とする請求項１に記載のトレンチ素子分離方法。 - 【請求項３】 前記第１物質層は酸化膜からなり、第２
物質層は窒化膜からなることを特徴とする請求項２に記
載のトレンチ素子分離方法。 - 【請求項４】 前記c)段階は反応性イオン蝕刻方法を用
いて行われることを特徴とする請求項１に記載のトレン
チ素子分離方法。 - 【請求項５】 前記d)段階の前に、 d-1)前記トレンチの内部に酸化膜を形成させる段階と、 d-2)前記第２物質層パターンの表面に形成された酸化膜
を取り除く段階とを更に具備することを特徴とする請求
項１に記載のトレンチ素子分離方法。 - 【請求項６】 前記d-2)段階はフッ化水素酸溶液を用い
て行われることを特徴とする請求項５に記載のトレンチ
素子分離方法。 - 【請求項７】 前記d)段階は湿式蝕刻方法を用いて行わ
れることを特徴とする請求項１に記載のトレンチ素子分
離方法。 - 【請求項８】 前記湿式蝕刻方法はリン酸溶液を用いて
行われることを特徴とする請求項７に記載のトレンチ素
子分離方法。 - 【請求項９】 前記リン酸溶液を用いた湿式蝕刻方法は
１４０〜１６０℃で１０〜２０分間行われることを特徴
とする請求項８に記載のトレンチ素子分離方法。 - 【請求項１０】 前記絶縁層はシリコン酸化膜を用いて
形成されることを特徴とする請求項１に記載のトレンチ
素子分離方法。 - 【請求項１１】 前記f)段階はＣＭＰ、エッチバック、
またはＣＭＰとエッチバックとを組み合わせた方法のう
ち何れか一つにより行われることを特徴とする請求項１
に記載のトレンチ素子分離方法。 - 【請求項１２】 a)半導体の基板上に第１物質層、第２
物質層及び第３物質層を順番に形成する段階と、 b)前記第３物質層、第２物質層及び第１物質層を蝕刻し
て素子分離領域が形成される半導体の基板を露出させる
第３物質層パターン、第２物質層パターン及び第１物質
層パターンを形成する段階と、 c)前記第３物質層パターン、第２物質層パターン及び第
１物質層パターンを蝕刻マスクとして前記半導体の基板
を蝕刻して所定の幅を有するトレンチを形成する段階
と、 d)前記第２物質層パターンのみを選択的に蝕刻して第２
物質層パターン間の間隔を前記トレンチの幅より広める
段階と、 e)前記トレンチを埋め立て、前記第３物質層パターンの
上に所定の厚みで絶縁層を形成する段階と、 f)前記第３物質層パターンの表面をストッパとして前記
絶縁層を平坦化する段階と、 g)前記第３物質層パターン、第２物質層パターン及び第
１物質層パターンを順番に取り除いて素子分離領域を完
成する段階とを含むことを特徴とするトレンチ素子分離
方法。 - 【請求項１３】 前記第２物質層は前記第１物質層及び
第３物質層の蝕刻選択比より大きい蝕刻比を有する物質
からなることを特徴とする請求項１２に記載のトレンチ
素子分離方法。 - 【請求項１４】 前記第１物質層は酸化膜からなり、第
２物質層は窒化膜からなることを特徴とする請求項１３
に記載のトレンチ素子分離方法。 - 【請求項１５】 前記第３物質層は多結晶シリコン膜を
用いて形成されることを特徴とする請求項１４に記載の
トレンチ素子分離方法。 - 【請求項１６】 前記c)段階は反応性イオン蝕刻方法を
用いて行われることを特徴とする請求項１２に記載のト
レンチ素子分離方法。 - 【請求項１７】 前記d)段階の前に、 d-1)前記トレンチの内部に酸化膜を形成させる段階と、 d-2)前記第２物質層パターン及び第３物質層パターンの
表面に形成された酸化膜を取り除く段階とを更に具備す
ることを特徴とする請求項１２に記載のトレンチ素子分
離方法。 - 【請求項１８】 前記d-2)段階はフッ化水素酸溶液を用
いて行われることを特徴とする請求項１７に記載のトレ
ンチ素子分離方法。 - 【請求項１９】 前記d)段階は湿式蝕刻方法を用いて行
われることを特徴とする請求項１２に記載のトレンチ素
子分離方法。 - 【請求項２０】 前記湿式蝕刻方法はリン酸溶液を用い
て行われることを特徴とする請求項１９に記載のトレン
チ素子分離方法。 - 【請求項２１】 前記リン酸溶液を用いた湿式蝕刻方法
は１４０〜１６０℃で１０〜２０分間行われることを特
徴とする請求項２０に記載のトレンチ素子分離方法。 - 【請求項２２】 前記f)段階はＣＭＰ、エッチバック、
またはＣＭＰとエッチバックとを組み合わせた方法のう
ち何れか一つにより行われることを特徴とする請求項１
２に記載のトレンチ素子分離方法。 - 【請求項２３】 a)半導体の基板上に第１物質層、第２
物質層及び第３物質層を順番に形成する段階と、 b)前記第３物質層、第２物質層及び第１物質層を蝕刻し
て素子分離領域が形成される半導体基板を露出させる第
３物質層パターン、第２物質層パターン及び第１物質層
パターンを形成する段階と、 c)前記第３物質層パターン、第２物質層パターン及び第
１物質層パターンを蝕刻マスクとして前記半導体基板を
蝕刻して所定の幅を有するトレンチを形成する段階と、 d)前記第２物質層パターンのみを選択的に蝕刻して第２
物質層パターン間の間隔を前記トレンチの幅より広める
段階と、 e)前記トレンチを埋め立て、前記第３物質層パターンの
上に所定の厚みで絶縁層を形成する段階と、 f)前記第２物質層パターンの表面をストッパとして前記
絶縁層を平坦化する段階と、 g)第２物質層パターン及び第１物質層パターンを順番に
取り除いて素子分離領域を完成する段階とを含むことを
特徴とするトレンチ素子分離方法。 - 【請求項２４】 前記第２物質層は前記第１物質層及び
第３物質層の蝕刻選択比より大きい蝕刻比を有する物質
からなることを特徴とする請求項２３に記載のトレンチ
素子分離方法。 - 【請求項２５】 前記第１物質層は酸化膜からなり、第
２物質層は窒化膜からなることを特徴とする請求項２４
に記載のトレンチ素子分離方法。 - 【請求項２６】 前記第３物質層は酸化膜を用いて形成
されることを特徴とする請求項２５に記載のトレンチ素
子分離方法。 - 【請求項２７】 前記c)段階は反応性イオン蝕刻方法を
用いて行われることを特徴とする請求項２３に記載のト
レンチ素子分離方法。 - 【請求項２８】 前記d)段階の前に、 d-1)前記トレンチの内部に酸化膜を形成させる段階と、 d-2)前記第２物質層パターン及び第３物質層パターンの
表面に形成された酸化膜を取り除く段階とを更に具備す
ることを特徴とする請求項２３に記載のトレンチ素子分
離方法。 - 【請求項２９】 前記d-2)段階はフッ化水素酸溶液を用
いて行われることを特徴とする請求項２８に記載のトレ
ンチ素子分離方法。 - 【請求項３０】 前記d)段階は湿式蝕刻方法を用いて行
われることを特徴とする請求項２３に記載のトレンチ素
子分離方法。 - 【請求項３１】 前記湿式蝕刻方法はリン酸溶液を用い
て行われることを特徴とする請求項３０に記載のトレン
チ素子分離方法。 - 【請求項３２】 前記リン酸溶液を用いた湿式蝕刻方法
は１４０〜１６０℃で１０〜２０分間行われることを特
徴とする請求項３１に記載のトレンチ素子分離方法。 - 【請求項３３】 前記f)段階はＣＭＰ、エッチバック、
またはＣＭＰとエッチバックとを組み合わせた方法のう
ち何れか一つにより行われることを特徴とする請求項２
３に記載のトレンチ素子分離方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P6981 | 1996-03-15 | ||
| KR1019960006981A KR100213196B1 (ko) | 1996-03-15 | 1996-03-15 | 트렌치 소자분리 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09326432A true JPH09326432A (ja) | 1997-12-16 |
| JP4435313B2 JP4435313B2 (ja) | 2010-03-17 |
Family
ID=19453171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05294497A Expired - Fee Related JP4435313B2 (ja) | 1996-03-15 | 1997-03-07 | トレンチ素子分離方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5940716A (ja) |
| JP (1) | JP4435313B2 (ja) |
| KR (1) | KR100213196B1 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012677A (ja) * | 1998-06-08 | 2000-01-14 | Samsung Electron Co Ltd | 半導体基板におけるトレンチ分離構造の製造方法 |
| FR2792113A1 (fr) * | 1999-04-06 | 2000-10-13 | St Microelectronics Sa | Procede de realisation d'un circuit integre comportant une tranchee d'isolation laterale accolee a une zone active d'un transistor, et circuit integre correspondant |
| GB2351842A (en) * | 1999-05-14 | 2001-01-10 | Nec Corp | Method of forming a shallow trench isolation structure without divots in a semiconductor substrate |
| JP2001118920A (ja) * | 1999-10-15 | 2001-04-27 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2001148356A (ja) * | 1999-10-07 | 2001-05-29 | Samsung Electronics Co Ltd | チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法 |
| KR20030058631A (ko) * | 2001-12-31 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리절연막 형성방법 |
| KR100524459B1 (ko) * | 1998-12-30 | 2006-01-12 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜치 형성 방법 |
| JP2006245602A (ja) * | 1999-03-03 | 2006-09-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2007509492A (ja) * | 2003-10-16 | 2007-04-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高性能の歪みｃｍｏｓデバイス |
| KR100733558B1 (ko) * | 2005-08-23 | 2007-06-29 | 후지쯔 가부시끼가이샤 | 반도체 장치의 제조 방법 |
| CN111987006A (zh) * | 2020-10-16 | 2020-11-24 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
Families Citing this family (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100224700B1 (ko) * | 1997-04-30 | 1999-10-15 | 윤종용 | 반도체장치의 소자분리방법 |
| JP3602313B2 (ja) * | 1997-06-30 | 2004-12-15 | 富士通株式会社 | 半導体装置の製造方法 |
| US7235856B1 (en) * | 1997-12-18 | 2007-06-26 | Micron Technology, Inc. | Trench isolation for semiconductor devices |
| TW380297B (en) * | 1998-03-17 | 2000-01-21 | United Microelectronics Corp | Manufacturing method for shallow trench isolation structure |
| US6033961A (en) * | 1998-04-30 | 2000-03-07 | Hewlett-Packard Company | Isolation trench fabrication process |
| KR20000015663A (ko) * | 1998-08-31 | 2000-03-15 | 김영환 | 반도체 소자의 격리막 형성방법 |
| KR100292616B1 (ko) | 1998-10-09 | 2001-07-12 | 윤종용 | 트렌치격리의제조방법 |
| US6074931A (en) * | 1998-11-05 | 2000-06-13 | Vanguard International Semiconductor Corporation | Process for recess-free planarization of shallow trench isolation |
| KR100322531B1 (ko) | 1999-01-11 | 2002-03-18 | 윤종용 | 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자 |
| US6093621A (en) * | 1999-04-05 | 2000-07-25 | Vanguard International Semiconductor Corp. | Method of forming shallow trench isolation |
| KR100338767B1 (ko) | 1999-10-12 | 2002-05-30 | 윤종용 | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 |
| JP2001345375A (ja) * | 2000-05-31 | 2001-12-14 | Miyazaki Oki Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| US6355538B1 (en) | 2000-09-18 | 2002-03-12 | Vanguard International Semiconductor Corporation | Method of forming isolation material with edge extension structure |
| US6368973B1 (en) * | 2000-09-25 | 2002-04-09 | Vanguard International Semiconductor Corp. | Method of manufacturing a shallow trench isolation structure |
| KR100379612B1 (ko) | 2000-11-30 | 2003-04-08 | 삼성전자주식회사 | 도전층을 채운 트렌치 소자 분리형 반도체 장치 및 그형성 방법 |
| KR100756774B1 (ko) * | 2001-06-22 | 2007-09-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| DE10138510B4 (de) * | 2001-08-06 | 2006-08-10 | Infineon Technologies Ag | Grabenisolation mit selbstjustierender Oberflächenversiegelung und Verfahren zur Herstellung einer solchen Grabenisolation |
| US6838392B1 (en) * | 2002-03-15 | 2005-01-04 | Cypress Semiconductor Corporation | Methods of forming semiconductor structures, and articles and devices formed thereby |
| JP2003273206A (ja) * | 2002-03-18 | 2003-09-26 | Fujitsu Ltd | 半導体装置とその製造方法 |
| TW564519B (en) * | 2002-10-21 | 2003-12-01 | Nanya Technology Corp | Process for forming shallow trench isolation (STI) with corner protection layer |
| US6828212B2 (en) * | 2002-10-22 | 2004-12-07 | Atmel Corporation | Method of forming shallow trench isolation structure in a semiconductor device |
| US7388259B2 (en) * | 2002-11-25 | 2008-06-17 | International Business Machines Corporation | Strained finFET CMOS device structures |
| KR100546852B1 (ko) * | 2002-12-28 | 2006-01-25 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| US7170126B2 (en) * | 2003-09-16 | 2007-01-30 | International Business Machines Corporation | Structure of vertical strained silicon devices |
| US7144767B2 (en) * | 2003-09-23 | 2006-12-05 | International Business Machines Corporation | NFETs using gate induced stress modulation |
| US6905943B2 (en) * | 2003-11-06 | 2005-06-14 | Texas Instruments Incorporated | Forming a trench to define one or more isolation regions in a semiconductor structure |
| US7122849B2 (en) * | 2003-11-14 | 2006-10-17 | International Business Machines Corporation | Stressed semiconductor device structures having granular semiconductor material |
| US7247534B2 (en) * | 2003-11-19 | 2007-07-24 | International Business Machines Corporation | Silicon device on Si:C-OI and SGOI and method of manufacture |
| US7198995B2 (en) * | 2003-12-12 | 2007-04-03 | International Business Machines Corporation | Strained finFETs and method of manufacture |
| US7247912B2 (en) | 2004-01-05 | 2007-07-24 | International Business Machines Corporation | Structures and methods for making strained MOSFETs |
| US7202132B2 (en) | 2004-01-16 | 2007-04-10 | International Business Machines Corporation | Protecting silicon germanium sidewall with silicon for strained silicon/silicon germanium MOSFETs |
| US7923782B2 (en) | 2004-02-27 | 2011-04-12 | International Business Machines Corporation | Hybrid SOI/bulk semiconductor transistors |
| US7205206B2 (en) * | 2004-03-03 | 2007-04-17 | International Business Machines Corporation | Method of fabricating mobility enhanced CMOS devices |
| US7504693B2 (en) | 2004-04-23 | 2009-03-17 | International Business Machines Corporation | Dislocation free stressed channels in bulk silicon and SOI CMOS devices by gate stress engineering |
| US7223994B2 (en) * | 2004-06-03 | 2007-05-29 | International Business Machines Corporation | Strained Si on multiple materials for bulk or SOI substrates |
| TWI463526B (zh) * | 2004-06-24 | 2014-12-01 | Ibm | 改良具應力矽之ｃｍｏｓ元件的方法及以該方法製備而成的元件 |
| US7288443B2 (en) * | 2004-06-29 | 2007-10-30 | International Business Machines Corporation | Structures and methods for manufacturing p-type MOSFET with graded embedded silicon-germanium source-drain and/or extension |
| US7384829B2 (en) * | 2004-07-23 | 2008-06-10 | International Business Machines Corporation | Patterned strained semiconductor substrate and device |
| US7388257B2 (en) * | 2004-09-01 | 2008-06-17 | International Business Machines Corporation | Multi-gate device with high k dielectric for channel top surface |
| US7173312B2 (en) * | 2004-12-15 | 2007-02-06 | International Business Machines Corporation | Structure and method to generate local mechanical gate stress for MOSFET channel mobility modification |
| US7274084B2 (en) * | 2005-01-12 | 2007-09-25 | International Business Machines Corporation | Enhanced PFET using shear stress |
| US20060160317A1 (en) * | 2005-01-18 | 2006-07-20 | International Business Machines Corporation | Structure and method to enhance stress in a channel of cmos devices using a thin gate |
| US7224033B2 (en) * | 2005-02-15 | 2007-05-29 | International Business Machines Corporation | Structure and method for manufacturing strained FINFET |
| US7544577B2 (en) * | 2005-08-26 | 2009-06-09 | International Business Machines Corporation | Mobility enhancement in SiGe heterojunction bipolar transistors |
| US7202513B1 (en) * | 2005-09-29 | 2007-04-10 | International Business Machines Corporation | Stress engineering using dual pad nitride with selective SOI device architecture |
| US7655511B2 (en) | 2005-11-03 | 2010-02-02 | International Business Machines Corporation | Gate electrode stress control for finFET performance enhancement |
| US20070099360A1 (en) * | 2005-11-03 | 2007-05-03 | International Business Machines Corporation | Integrated circuits having strained channel field effect transistors and methods of making |
| US7785950B2 (en) * | 2005-11-10 | 2010-08-31 | International Business Machines Corporation | Dual stress memory technique method and related structure |
| US7709317B2 (en) * | 2005-11-14 | 2010-05-04 | International Business Machines Corporation | Method to increase strain enhancement with spacerless FET and dual liner process |
| US7348638B2 (en) * | 2005-11-14 | 2008-03-25 | International Business Machines Corporation | Rotational shear stress for charge carrier mobility modification |
| US7564081B2 (en) * | 2005-11-30 | 2009-07-21 | International Business Machines Corporation | finFET structure with multiply stressed gate electrode |
| US7776695B2 (en) * | 2006-01-09 | 2010-08-17 | International Business Machines Corporation | Semiconductor device structure having low and high performance devices of same conductive type on same substrate |
| US7635620B2 (en) * | 2006-01-10 | 2009-12-22 | International Business Machines Corporation | Semiconductor device structure having enhanced performance FET device |
| US20070158743A1 (en) * | 2006-01-11 | 2007-07-12 | International Business Machines Corporation | Thin silicon single diffusion field effect transistor for enhanced drive performance with stress film liners |
| US8501581B2 (en) * | 2006-03-29 | 2013-08-06 | Micron Technology, Inc. | Methods of forming semiconductor constructions |
| US7615418B2 (en) * | 2006-04-28 | 2009-11-10 | International Business Machines Corporation | High performance stress-enhance MOSFET and method of manufacture |
| US7608489B2 (en) * | 2006-04-28 | 2009-10-27 | International Business Machines Corporation | High performance stress-enhance MOSFET and method of manufacture |
| US7521307B2 (en) * | 2006-04-28 | 2009-04-21 | International Business Machines Corporation | CMOS structures and methods using self-aligned dual stressed layers |
| US8853746B2 (en) * | 2006-06-29 | 2014-10-07 | International Business Machines Corporation | CMOS devices with stressed channel regions, and methods for fabricating the same |
| US7790540B2 (en) | 2006-08-25 | 2010-09-07 | International Business Machines Corporation | Structure and method to use low k stress liner to reduce parasitic capacitance |
| US7462522B2 (en) * | 2006-08-30 | 2008-12-09 | International Business Machines Corporation | Method and structure for improving device performance variation in dual stress liner technology |
| US8754446B2 (en) * | 2006-08-30 | 2014-06-17 | International Business Machines Corporation | Semiconductor structure having undercut-gate-oxide gate stack enclosed by protective barrier material |
| US8115254B2 (en) | 2007-09-25 | 2012-02-14 | International Business Machines Corporation | Semiconductor-on-insulator structures including a trench containing an insulator stressor plug and method of fabricating same |
| US8492846B2 (en) | 2007-11-15 | 2013-07-23 | International Business Machines Corporation | Stress-generating shallow trench isolation structure having dual composition |
| US8030173B2 (en) * | 2009-05-29 | 2011-10-04 | Freescale Semiconductor, Inc. | Silicon nitride hardstop encapsulation layer for STI region |
| US8598006B2 (en) * | 2010-03-16 | 2013-12-03 | International Business Machines Corporation | Strain preserving ion implantation methods |
| US8623713B2 (en) | 2011-09-15 | 2014-01-07 | International Business Machines Corporation | Trench isolation structure |
| CN104392956A (zh) * | 2014-11-26 | 2015-03-04 | 上海华力微电子有限公司 | 半导体器件制造方法 |
| US20230011347A1 (en) * | 2021-07-12 | 2023-01-12 | Changxin Memory Technologies, Inc. | Manufacturing method for semiconductor structure |
| CN118231340A (zh) * | 2024-05-22 | 2024-06-21 | 粤芯半导体技术股份有限公司 | 用于ldmos的接触结构及其制备方法及包括该接触结构的ldmos |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137338A (ja) * | 1984-12-10 | 1986-06-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| BE1007588A3 (nl) * | 1993-09-23 | 1995-08-16 | Philips Electronics Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam met veldisolatiegebieden gevormd door met isolerend materiaal gevulde groeven. |
| JP2955459B2 (ja) * | 1993-12-20 | 1999-10-04 | 株式会社東芝 | 半導体装置の製造方法 |
| US5521422A (en) * | 1994-12-02 | 1996-05-28 | International Business Machines Corporation | Corner protected shallow trench isolation device |
| JP2762976B2 (ja) * | 1995-12-25 | 1998-06-11 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5712185A (en) * | 1996-04-23 | 1998-01-27 | United Microelectronics | Method for forming shallow trench isolation |
| US5834358A (en) * | 1996-11-12 | 1998-11-10 | Micron Technology, Inc. | Isolation regions and methods of forming isolation regions |
| US5863827A (en) * | 1997-06-03 | 1999-01-26 | Texas Instruments Incorporated | Oxide deglaze before sidewall oxidation of mesa or trench |
| US5837612A (en) * | 1997-08-01 | 1998-11-17 | Motorola, Inc. | Silicon chemical mechanical polish etch (CMP) stop for reduced trench fill erosion and method for formation |
-
1996
- 1996-03-15 KR KR1019960006981A patent/KR100213196B1/ko not_active IP Right Cessation
-
1997
- 1997-03-07 JP JP05294497A patent/JP4435313B2/ja not_active Expired - Fee Related
- 1997-03-14 US US08/818,257 patent/US5940716A/en not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012677A (ja) * | 1998-06-08 | 2000-01-14 | Samsung Electron Co Ltd | 半導体基板におけるトレンチ分離構造の製造方法 |
| KR100524459B1 (ko) * | 1998-12-30 | 2006-01-12 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜치 형성 방법 |
| JP2006245602A (ja) * | 1999-03-03 | 2006-09-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| FR2792113A1 (fr) * | 1999-04-06 | 2000-10-13 | St Microelectronics Sa | Procede de realisation d'un circuit integre comportant une tranchee d'isolation laterale accolee a une zone active d'un transistor, et circuit integre correspondant |
| GB2351842A (en) * | 1999-05-14 | 2001-01-10 | Nec Corp | Method of forming a shallow trench isolation structure without divots in a semiconductor substrate |
| US6372602B1 (en) | 1999-05-14 | 2002-04-16 | Nec Corporation | Method of forming a shallow trench isolation structure in a semiconductor device |
| JP2001148356A (ja) * | 1999-10-07 | 2001-05-29 | Samsung Electronics Co Ltd | チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法 |
| JP2001118920A (ja) * | 1999-10-15 | 2001-04-27 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| KR20030058631A (ko) * | 2001-12-31 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리절연막 형성방법 |
| JP2007509492A (ja) * | 2003-10-16 | 2007-04-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高性能の歪みｃｍｏｓデバイス |
| KR100733558B1 (ko) * | 2005-08-23 | 2007-06-29 | 후지쯔 가부시끼가이샤 | 반도체 장치의 제조 방법 |
| CN111987006A (zh) * | 2020-10-16 | 2020-11-24 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
| CN111987006B (zh) * | 2020-10-16 | 2021-08-10 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5940716A (en) | 1999-08-17 |
| KR970067826A (ko) | 1997-10-13 |
| JP4435313B2 (ja) | 2010-03-17 |
| KR100213196B1 (ko) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4435313B2 (ja) | トレンチ素子分離方法 | |
| JP4593521B2 (ja) | 高選択性ｃｍｐを用いた集積回路装置のトレンチ素子分離方法 | |
| US6071792A (en) | Methods of forming shallow trench isolation regions using plasma deposition techniques | |
| JPH07326664A (ja) | ウエハの誘電体分離溝の充填方法 | |
| JP2001160589A (ja) | トレンチ素子分離構造とこれを有する半導体素子及びトレンチ素子分離方法 | |
| JP3363420B2 (ja) | 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法 | |
| KR100234416B1 (ko) | 반도체장치의 소자분리방법 | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| KR0183854B1 (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| US6271147B1 (en) | Methods of forming trench isolation regions using spin-on material | |
| US6391739B1 (en) | Process of eliminating a shallow trench isolation divot | |
| JPH0818054A (ja) | 半導体装置及びその製造方法 | |
| KR100567026B1 (ko) | 얕은 트렌치 아이솔레이션 코너의 모우트 개선방법 | |
| US7981802B2 (en) | Method for manufacturing shallow trench isolation layer of semiconductor device | |
| JP3114062B2 (ja) | 半導体装置の隔離膜形成方法 | |
| KR100237749B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| US20050139949A1 (en) | Shallow trench isolation structure and formation method thereof | |
| KR100942077B1 (ko) | 반도체 소자의 제조방법 | |
| KR100923764B1 (ko) | Ｓｔｉ 에지 모트 방지방법 | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JPH1022374A (ja) | 半導体装置の製造方法 | |
| KR100944667B1 (ko) | Ｓｔｉ 에지 모트 방지 방법 | |
| KR100480625B1 (ko) | 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자 | |
| KR100857575B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR100228345B1 (ko) | 반도체 장치의 소자분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091224 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |