JPH09171193A - アクティブマトリクス型液晶表示装置及びその製造方 法 - Google Patents
アクティブマトリクス型液晶表示装置及びその製造方 法Info
- Publication number
- JPH09171193A JPH09171193A JP34922995A JP34922995A JPH09171193A JP H09171193 A JPH09171193 A JP H09171193A JP 34922995 A JP34922995 A JP 34922995A JP 34922995 A JP34922995 A JP 34922995A JP H09171193 A JPH09171193 A JP H09171193A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- liquid crystal
- film transistor
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 69
- 239000011159 matrix material Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 113
- 239000010409 thin film Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 28
- 238000005520 cutting process Methods 0.000 claims abstract description 8
- 239000011521 glass Substances 0.000 claims description 12
- 239000003566 sealing material Substances 0.000 claims description 12
- 239000008393 encapsulating agent Substances 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 31
- 239000010410 layer Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000002904 solvent Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002966 varnish Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- ZNQVEEAIQZEUHB-UHFFFAOYSA-N 2-ethoxyethanol Chemical compound CCOCCO ZNQVEEAIQZEUHB-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920000297 Rayon Polymers 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002964 rayon Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】小型、且つ、信頼性にすぐれたアクティブマト
リクス型液晶表示装置を提供する。 【構成】マトリクス状に配置された複数の画素ＴＦＴと
画素ＴＦＴを駆動する駆動回路ＴＦＴを同一基板上に作
製し、且つ画素ＴＦＴおよび駆動回路ＴＦＴを直接また
は薄膜を介して液晶材でとり囲むようにして、これらの
ＴＦＴを保護する。更に、ラビング工程の後、基板張り
合わせ工程の前にショートリングを切断することによ
り、製造時にＴＦＴが静電破壊されるのを防止すると共
に、切断工程を容易にする。
リクス型液晶表示装置を提供する。 【構成】マトリクス状に配置された複数の画素ＴＦＴと
画素ＴＦＴを駆動する駆動回路ＴＦＴを同一基板上に作
製し、且つ画素ＴＦＴおよび駆動回路ＴＦＴを直接また
は薄膜を介して液晶材でとり囲むようにして、これらの
ＴＦＴを保護する。更に、ラビング工程の後、基板張り
合わせ工程の前にショートリングを切断することによ
り、製造時にＴＦＴが静電破壊されるのを防止すると共
に、切断工程を容易にする。
Description
【０００１】
【発明が属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置に関するものであり、特に、小型
化、高信頼性化を図ったアクティブマトリクス型液晶表
示装置に関するものである。
クス型液晶表示装置に関するものであり、特に、小型
化、高信頼性化を図ったアクティブマトリクス型液晶表
示装置に関するものである。
【０００２】
【従来の技術】アクティブマトリクス型表示装置は、表
示媒体として液晶が用いられ、マトリクスの各交差部に
画素が配置され、すべての画素にはスイッチング用の素
子が設けられている。画素情報はスイッチング素子のオ
ン／オフによって制御される。スイッチング素子とし
て、特に三端子素子、即ちゲート、ソース、ドレインを
有する薄膜トランジスタが用いられている。以下、薄膜
トランジスタをＴＦＴとも称する。
示媒体として液晶が用いられ、マトリクスの各交差部に
画素が配置され、すべての画素にはスイッチング用の素
子が設けられている。画素情報はスイッチング素子のオ
ン／オフによって制御される。スイッチング素子とし
て、特に三端子素子、即ちゲート、ソース、ドレインを
有する薄膜トランジスタが用いられている。以下、薄膜
トランジスタをＴＦＴとも称する。
【０００３】なお、マトリクスにおける行には、当該行
に平行に配置された走査線（ゲート線）が当該行の薄膜
トランジスタのゲート電極に接続され、列には当該行に
平行に配置された信号線（ソース線）が当該列のＴＦＴ
のソース（もしくはドレイン）電極に接続されている。
さらに、走査線を駆動する走査線駆動回路と、信号線を
駆動する信号線駆動回路か設けられている。
に平行に配置された走査線（ゲート線）が当該行の薄膜
トランジスタのゲート電極に接続され、列には当該行に
平行に配置された信号線（ソース線）が当該列のＴＦＴ
のソース（もしくはドレイン）電極に接続されている。
さらに、走査線を駆動する走査線駆動回路と、信号線を
駆動する信号線駆動回路か設けられている。
【０００４】図２に示すのはアクティブマトリクス型液
晶表示装置の第１の従来例である。図２に示すように、
アクティブマトリクス型液晶表示装置において、画素マ
トリクスに対して、上方には、信号線を駆動する信号線
駆動回路か配置され、左方には、走査線を駆動するため
の走査線駆動回路が配置されている。
晶表示装置の第１の従来例である。図２に示すように、
アクティブマトリクス型液晶表示装置において、画素マ
トリクスに対して、上方には、信号線を駆動する信号線
駆動回路か配置され、左方には、走査線を駆動するため
の走査線駆動回路が配置されている。
【０００５】図２の断面図を図３に示す。図３に示すよ
うに、画素ＴＦＴは液晶材に囲まれており、液晶材はＴ
ＦＴ側基板と対向基板の間に挟持されている。他方、信
号線駆動回路および走査線駆動回路は薄い酸化膜もしく
は窒化膜によって保護されているのみである。従って、
これらの駆動回路を構成するＴＦＴは液晶材内部の画素
ＴＦＴに比較して、周囲環境が不利な状態におかれてい
る。
うに、画素ＴＦＴは液晶材に囲まれており、液晶材はＴ
ＦＴ側基板と対向基板の間に挟持されている。他方、信
号線駆動回路および走査線駆動回路は薄い酸化膜もしく
は窒化膜によって保護されているのみである。従って、
これらの駆動回路を構成するＴＦＴは液晶材内部の画素
ＴＦＴに比較して、周囲環境が不利な状態におかれてい
る。
【０００６】上記の問題点を解消するために、長時間の
信頼性確保を目的として、画素ＴＦＴのみでなく、信号
線駆動回路および走査線駆動回路を液晶材中に配置する
ことにより、表示装置の信頼性をより高めた構造が考案
されている。
信頼性確保を目的として、画素ＴＦＴのみでなく、信号
線駆動回路および走査線駆動回路を液晶材中に配置する
ことにより、表示装置の信頼性をより高めた構造が考案
されている。
【０００７】図４に示すのは、上記対策を施した第２の
従来例である。第２の従来例では、信号線駆動回路、及
び走査線駆動回路の外側にシール材等の封止材が配置さ
れているため、画素ＴＦＴと共に、駆動回路ＴＦＴも液
晶材に取り囲まれている。更に、液晶表示装置を小型化
するために、対向基板の端面とＴＦＴ基板の端面とが３
方向、図４においては上端面、下端面及び右端面とが合
致されている。
従来例である。第２の従来例では、信号線駆動回路、及
び走査線駆動回路の外側にシール材等の封止材が配置さ
れているため、画素ＴＦＴと共に、駆動回路ＴＦＴも液
晶材に取り囲まれている。更に、液晶表示装置を小型化
するために、対向基板の端面とＴＦＴ基板の端面とが３
方向、図４においては上端面、下端面及び右端面とが合
致されている。
【０００８】
【発明が解決しようとする課題】しかしながら、以上で
説明した第１、第２の従来例では以下のような問題点が
あった。図５に示すように、従来のアクティブマトリク
ス型液晶表示装置において、ＴＦＴ素子の静電気による
破壊を防止するために、画素マトリクスの周囲にショー
トリングを形成している。ショートリングにより、画素
ＴＦＴに接続された信号線、走査線全てがショートされ
るため、液晶表示装置の製造工程、特にラビングなどの
工程において発生する静電気が、画素ＴＦＴの端子間に
印加されることが防止される。
説明した第１、第２の従来例では以下のような問題点が
あった。図５に示すように、従来のアクティブマトリク
ス型液晶表示装置において、ＴＦＴ素子の静電気による
破壊を防止するために、画素マトリクスの周囲にショー
トリングを形成している。ショートリングにより、画素
ＴＦＴに接続された信号線、走査線全てがショートされ
るため、液晶表示装置の製造工程、特にラビングなどの
工程において発生する静電気が、画素ＴＦＴの端子間に
印加されることが防止される。
【０００９】図２、図３に示す第１の従来例において
は、ショートリングは液晶表示装置の製造工程の最後に
おいて、レーザー等を用いて、ガラス基板と共に切断を
行うのが一般的である。
は、ショートリングは液晶表示装置の製造工程の最後に
おいて、レーザー等を用いて、ガラス基板と共に切断を
行うのが一般的である。
【００１０】しかしながら、第２の従来例では、液晶表
示装置の大きさをできるだけ小さくするため、対向基板
とＴＦＴ基板は端子を引き出さない３方向（図４におい
て、基板の上端面、下端面及び右端面）において、同一
端面にて切断することが望ましい。したがって、最終工
程にてレーザーでショートリングを切断するのは困難を
伴う。即ち、基板と同時にショートリングを同一端面で
切断するので、図６に示すように、切断後に基板の端面
が外部に露出されてしまう。基板の分断後の工程におい
て、この端面に静電気が発生すると、内部の画素ＴＦＴ
を破壊して、表示装置を不良にしてしまうという問題点
があった。
示装置の大きさをできるだけ小さくするため、対向基板
とＴＦＴ基板は端子を引き出さない３方向（図４におい
て、基板の上端面、下端面及び右端面）において、同一
端面にて切断することが望ましい。したがって、最終工
程にてレーザーでショートリングを切断するのは困難を
伴う。即ち、基板と同時にショートリングを同一端面で
切断するので、図６に示すように、切断後に基板の端面
が外部に露出されてしまう。基板の分断後の工程におい
て、この端面に静電気が発生すると、内部の画素ＴＦＴ
を破壊して、表示装置を不良にしてしまうという問題点
があった。
【００１１】
【課題を解決するための手段】上述の問題点を解消する
ために、本発明に係るアクティブマトリクス型液晶表示
装置の製造方法は、以下の手段を有する。
ために、本発明に係るアクティブマトリクス型液晶表示
装置の製造方法は、以下の手段を有する。
【００１２】
【発明の実施の形態】上記の構成を利用することによっ
て得られるアクティブマトリクス型液晶表示装置の具体
的な構成を図１（Ｅ）に示す。図１（Ｅ）において、Ｔ
ＦＴ基板上には、マトリクス状に配置された複数の画素
ＴＦＴと、画素ＴＦＴを駆動する駆動回路薄膜トランジ
スタが形成されている。対向基板とＴＦＴ基板間には、
封止材により液晶材が封止され、画素ＴＦＴと共に、駆
動回路ＴＦＴは液晶材内部に存在しているため、駆動回
路ＴＦＴを保護することができる。また、画素ＴＦＴに
接続されているバスラインがショートリングと分断され
て、画素ＴＦＴが静電破壊されるのを防止している。
て得られるアクティブマトリクス型液晶表示装置の具体
的な構成を図１（Ｅ）に示す。図１（Ｅ）において、Ｔ
ＦＴ基板上には、マトリクス状に配置された複数の画素
ＴＦＴと、画素ＴＦＴを駆動する駆動回路薄膜トランジ
スタが形成されている。対向基板とＴＦＴ基板間には、
封止材により液晶材が封止され、画素ＴＦＴと共に、駆
動回路ＴＦＴは液晶材内部に存在しているため、駆動回
路ＴＦＴを保護することができる。また、画素ＴＦＴに
接続されているバスラインがショートリングと分断され
て、画素ＴＦＴが静電破壊されるのを防止している。
【００１３】本発明では、図１（Ｂ）に示すように、シ
ョートリンクを切断する工程を静電気が発生するラビン
グ工程の後に実施する。このため、工程時に、画素ＴＦ
Ｔが静電破壊されるのを防止することができる。さら
に、ショートリンクを切断する工程を対向基板とＴＦＴ
基板とを貼り合わせる工程の前に実施するようにしてい
るため、ショートリンクを容易に切断することができ
る。
ョートリンクを切断する工程を静電気が発生するラビン
グ工程の後に実施する。このため、工程時に、画素ＴＦ
Ｔが静電破壊されるのを防止することができる。さら
に、ショートリンクを切断する工程を対向基板とＴＦＴ
基板とを貼り合わせる工程の前に実施するようにしてい
るため、ショートリンクを容易に切断することができ
る。
【００１４】
【実施例】以下、図示の実施例１、２に基づいて、本発
明に係るアクティブマトリクス回路を用いた液晶表示装
置の基板の作製方法を説明をする。
明に係るアクティブマトリクス回路を用いた液晶表示装
置の基板の作製方法を説明をする。
【００１５】〔実施例１〕 本実施例のモノリシック型
アクティブマトリクス回路を得る製作工程について、図
７を用いて説明する。この工程は低温ポリシリコンプロ
セスのものである。図７の左側に駆動回路のＴＦＴの作
製工程を、右側にアクティブマトリクス回路のＴＦＴの
作製工程をそれぞれ示す。
アクティブマトリクス回路を得る製作工程について、図
７を用いて説明する。この工程は低温ポリシリコンプロ
セスのものである。図７の左側に駆動回路のＴＦＴの作
製工程を、右側にアクティブマトリクス回路のＴＦＴの
作製工程をそれぞれ示す。
【００１６】図７（Ａ）に示すように、ガラス基板（７
０１）上に下地酸化膜（７０２）として厚さ１０００〜
３０００Ａの酸化珪素膜を形成した。この酸化珪素膜の
形成方法としては、酸素雰囲気中でのスパッタ法やプラ
ズマＣＶＤ法を用いれば良い。その後、プラズマＣＶＤ
法やＬＰＣＶＤ法によってアモルファスのシリコン膜を
３００〜１５００Åの厚さ、好ましくは５００〜１００
０Åの厚さに形成する。
０１）上に下地酸化膜（７０２）として厚さ１０００〜
３０００Ａの酸化珪素膜を形成した。この酸化珪素膜の
形成方法としては、酸素雰囲気中でのスパッタ法やプラ
ズマＣＶＤ法を用いれば良い。その後、プラズマＣＶＤ
法やＬＰＣＶＤ法によってアモルファスのシリコン膜を
３００〜１５００Åの厚さ、好ましくは５００〜１００
０Åの厚さに形成する。
【００１７】そして、５００℃以上、好ましくは、５０
０〜６００℃の温度で熱アニールを行い、アモルファス
シリコン膜を結晶化させる。もしくは、結晶性を高め
る。なお、熱アニールによる結晶化終了後、光（レーザ
ー等）アニールをおこなって、さらに結晶化を高めても
よい。また、熱アニールによる結晶化の際に特開平６−
２４４１０３、同６−２４４１０４に記述されているよ
うに、ニッケル等のシリコンの結晶化を促進させる元素
（触媒元素）を添加しても良い。
０〜６００℃の温度で熱アニールを行い、アモルファス
シリコン膜を結晶化させる。もしくは、結晶性を高め
る。なお、熱アニールによる結晶化終了後、光（レーザ
ー等）アニールをおこなって、さらに結晶化を高めても
よい。また、熱アニールによる結晶化の際に特開平６−
２４４１０３、同６−２４４１０４に記述されているよ
うに、ニッケル等のシリコンの結晶化を促進させる元素
（触媒元素）を添加しても良い。
【００１８】次に、結晶化されたシリコン膜を島状にエ
ッチングして、駆動回路のＴＦＴの活性層（７０３）
（Ｐチャネル型ＴＦＴ用）、活性層（７０４）（Ｎチャ
ネル型ＴＦＴ用）と、マトリクス回路のＴＦＴ（画素Ｔ
ＦＴ）の活性層（７０５）をそれぞれ形成する。さら
に、酸素雰囲気中でのスパッタ法によって、厚さ５００
〜２０００Åの酸化珪素のゲート絶縁膜（７０６）を形
成する。ゲート絶縁膜（７０６）の形成方法としては、
プラズマＣＶＤ法を用いてもよい。プラズマＣＶＤ法に
よって酸化珪素膜を形成する場合には、原料ガスとし
て、一酸化二窒素（Ｎ2Ｏ）もしくは酸素（Ｏ2 ）とモ
ンシラン（ＳｉＨ4 ）を用いることが好ましかった。
ッチングして、駆動回路のＴＦＴの活性層（７０３）
（Ｐチャネル型ＴＦＴ用）、活性層（７０４）（Ｎチャ
ネル型ＴＦＴ用）と、マトリクス回路のＴＦＴ（画素Ｔ
ＦＴ）の活性層（７０５）をそれぞれ形成する。さら
に、酸素雰囲気中でのスパッタ法によって、厚さ５００
〜２０００Åの酸化珪素のゲート絶縁膜（７０６）を形
成する。ゲート絶縁膜（７０６）の形成方法としては、
プラズマＣＶＤ法を用いてもよい。プラズマＣＶＤ法に
よって酸化珪素膜を形成する場合には、原料ガスとし
て、一酸化二窒素（Ｎ2Ｏ）もしくは酸素（Ｏ2 ）とモ
ンシラン（ＳｉＨ4 ）を用いることが好ましかった。
【００１９】その後、厚さ２０００〜６０００Åのアル
ミニウムをスパッタ法によって、基板全面に形成する。
そしてこれをエッチングしてゲート電極（７０７、７０
８、７０９）を形成する。ここで、その後の熱プロセス
によってヒロックが発生するのを防止するために、アル
ミニウムにはシリコンまたはスカンジウム、パラジウム
などを含有するものを用いても良い。（図７（Ａ））
ミニウムをスパッタ法によって、基板全面に形成する。
そしてこれをエッチングしてゲート電極（７０７、７０
８、７０９）を形成する。ここで、その後の熱プロセス
によってヒロックが発生するのを防止するために、アル
ミニウムにはシリコンまたはスカンジウム、パラジウム
などを含有するものを用いても良い。（図７（Ａ））
【００２０】次に、このアルミニウムから成るゲート電
極（７０７、７０８、７０９）を陽極酸化する。陽極酸
化によって、ゲート電極（７０７、７０８、７０９）表
面は、それぞれ酸化アルミニウム（７１０、７１１、７
１２）となり、絶縁物としての効果を有する様になる。
（図７（Ｂ））
極（７０７、７０８、７０９）を陽極酸化する。陽極酸
化によって、ゲート電極（７０７、７０８、７０９）表
面は、それぞれ酸化アルミニウム（７１０、７１１、７
１２）となり、絶縁物としての効果を有する様になる。
（図７（Ｂ））
【００２１】次に、Ｐチャネル型ＴＦＴの活性層（７０
３）を覆うフォトレジストのマスク（７１３）、を形成
する。そしてイオンドーピング法によってフォスフィン
をドーピングガスに使用して、活性層（７０４、７０
５）に燐を注入する。ドーズ量は１×１０12〜５×１０
13原子／ｃｍ2 とする。この結果として、活性層（７０
４、７０５）に強いＮ型領域（ソース、ドレイン）（７
１４、７１５）が形成される。（図７（Ｃ））
３）を覆うフォトレジストのマスク（７１３）、を形成
する。そしてイオンドーピング法によってフォスフィン
をドーピングガスに使用して、活性層（７０４、７０
５）に燐を注入する。ドーズ量は１×１０12〜５×１０
13原子／ｃｍ2 とする。この結果として、活性層（７０
４、７０５）に強いＮ型領域（ソース、ドレイン）（７
１４、７１５）が形成される。（図７（Ｃ））
【００２２】次に、Ｎチャネル型ＴＦＴの活性層（７０
４）、及び画素ＴＦＴの活性層（７０５）を覆うフォト
レジストのマスク（７１６）を形成する。そして再びイ
オンドーピング法によってジボラン（Ｂ2Ｈ6）をドーピ
ングガスに使用して、活性層（７０３）にホウ素を注入
する。ドーズ量は５×１０14〜８×１０15原子／ｃｍ2
とする。この結果として、活性層（７０３）に強いＰ型
領域（７１７）が形成される。以上のドーピングによ
り、強いＮ型領域（ソース、ドレイン）（７１４、７１
５）、強いＰ型領域（ソース、ドレイン）（７１７）が
それぞれ形成される。（図７（Ｄ））
４）、及び画素ＴＦＴの活性層（７０５）を覆うフォト
レジストのマスク（７１６）を形成する。そして再びイ
オンドーピング法によってジボラン（Ｂ2Ｈ6）をドーピ
ングガスに使用して、活性層（７０３）にホウ素を注入
する。ドーズ量は５×１０14〜８×１０15原子／ｃｍ2
とする。この結果として、活性層（７０３）に強いＰ型
領域（７１７）が形成される。以上のドーピングによ
り、強いＮ型領域（ソース、ドレイン）（７１４、７１
５）、強いＰ型領域（ソース、ドレイン）（７１７）が
それぞれ形成される。（図７（Ｄ））
【００２３】その後、４５０〜８５０で０．５〜３時間
の熱アニールを施すことにより、ドーピング不純物を活
性化させると共に、ドーピングによるダメージを回復せ
しめて、シリコンの結晶性を回復させる。
の熱アニールを施すことにより、ドーピング不純物を活
性化させると共に、ドーピングによるダメージを回復せ
しめて、シリコンの結晶性を回復させる。
【００２４】図８（Ａ）に示すように、アニール終了
後、全面に層間絶縁物（７１８）として、プラズマＣＶ
Ｄ法によって酸化珪素膜を厚さ３０００〜６０００Å形
成した。層間絶縁物（７１８）は窒化珪素膜の単層膜、
或いは酸化珪素膜と窒化珪素膜の多層膜であってもよ
い。そして、層間絶縁物（７１８）をウエットエッチン
グ法またはドライエッチング法によって、エッチングし
て、ソース／ドレインにコンタクトホールを形成する。
後、全面に層間絶縁物（７１８）として、プラズマＣＶ
Ｄ法によって酸化珪素膜を厚さ３０００〜６０００Å形
成した。層間絶縁物（７１８）は窒化珪素膜の単層膜、
或いは酸化珪素膜と窒化珪素膜の多層膜であってもよ
い。そして、層間絶縁物（７１８）をウエットエッチン
グ法またはドライエッチング法によって、エッチングし
て、ソース／ドレインにコンタクトホールを形成する。
【００２５】そして、スパッタ法によって厚さ２０００
〜６０００Åのアルミニウム膜、もしくはチタンとアル
ミニウムの多層膜を形成する。これをエッチングして、
周辺回路の電極・配線（７１９、７２０、７２１）、お
よび画素ＴＦＴの電極・配線（７２２、７２３）をそれ
ぞれ形成する。（図８（Ａ））
〜６０００Åのアルミニウム膜、もしくはチタンとアル
ミニウムの多層膜を形成する。これをエッチングして、
周辺回路の電極・配線（７１９、７２０、７２１）、お
よび画素ＴＦＴの電極・配線（７２２、７２３）をそれ
ぞれ形成する。（図８（Ａ））
【００２６】さらに、プラズマＣＶＤ法によって、厚さ
１０００〜３０００Åの窒化珪素膜（７２４）をパッシ
ベーション膜として形成し、これをエッチングして、画
素ＴＦＴの電極（７２３）に達するコンタクトホールを
形成する。最後に、スパッタ法で成膜した厚さ５００〜
１５００ÅのＩＴＯ（インジウム錫酸化物）膜をエッチ
ングして、画素電極（７２５）を形成した。このように
して、周辺駆動回路とアクティブマトリクス回路を一体
的に形成できた。（図８（Ｂ））
１０００〜３０００Åの窒化珪素膜（７２４）をパッシ
ベーション膜として形成し、これをエッチングして、画
素ＴＦＴの電極（７２３）に達するコンタクトホールを
形成する。最後に、スパッタ法で成膜した厚さ５００〜
１５００ÅのＩＴＯ（インジウム錫酸化物）膜をエッチ
ングして、画素電極（７２５）を形成した。このように
して、周辺駆動回路とアクティブマトリクス回路を一体
的に形成できた。（図８（Ｂ））
【００２７】次に、図１に従って、アクティブマトリク
ス型液晶表示装置の組立工程を以下に説明する。ＴＦＴ
基板、対向基板を洗浄し、薬液等を十分に洗浄する。
ス型液晶表示装置の組立工程を以下に説明する。ＴＦＴ
基板、対向基板を洗浄し、薬液等を十分に洗浄する。
【００２８】次に、配向膜をＴＦＴ基板、対向基板に付
着させる。配向膜にはある一定の溝が刻まれ、その溝に
沿って液晶分子が均一に配列する。配向膜の材料にはブ
チルセルソングかｎ−メチルピロリドンといった溶媒に
溶媒の約１０重量％のポリイミドを溶解したものを用い
る。これをポリイミドワニスと呼ぶ。ポリイミドワニス
はフレキソ印刷装置によって印刷する。
着させる。配向膜にはある一定の溝が刻まれ、その溝に
沿って液晶分子が均一に配列する。配向膜の材料にはブ
チルセルソングかｎ−メチルピロリドンといった溶媒に
溶媒の約１０重量％のポリイミドを溶解したものを用い
る。これをポリイミドワニスと呼ぶ。ポリイミドワニス
はフレキソ印刷装置によって印刷する。
【００２９】そして、ＴＦＴ基板、対向基板の表面に付
着した配向膜を加熱して、硬化させる。これをベークと
よび、最高温度約３００℃の熱風を送り加熱し、ポリイ
ミドワニスを焼成、硬化させるものである。
着した配向膜を加熱して、硬化させる。これをベークと
よび、最高温度約３００℃の熱風を送り加熱し、ポリイ
ミドワニスを焼成、硬化させるものである。
【００３０】次に図１（Ａ）に示すように、ラビング工
程を行う。図示しない配向膜の付着したガラス基板を毛
足の長さ２〜３ｍｍのバフ布（レイヨン、ナイロン等の
繊維）で一定方向にこすり、微細な溝を形成する。
程を行う。図示しない配向膜の付着したガラス基板を毛
足の長さ２〜３ｍｍのバフ布（レイヨン、ナイロン等の
繊維）で一定方向にこすり、微細な溝を形成する。
【００３１】その後、図１（Ｂ）に示すように、ＴＦＴ
基板のバスラインに接続されているショートリンクをレ
ーザーにより切断する。本実施例では、ＹＡＧレーザー
を使用し、照射強度は１パルス当たり１×１０17／ｃｍ
2 とする。この値はバスラインを切断するのにで十分な
強度である。
基板のバスラインに接続されているショートリンクをレ
ーザーにより切断する。本実施例では、ＹＡＧレーザー
を使用し、照射強度は１パルス当たり１×１０17／ｃｍ
2 とする。この値はバスラインを切断するのにで十分な
強度である。
【００３２】そして、ＴＦＴ基板もしくは対向基板のい
ずれかに、ポリマー系、ガラス系、シリカ系等の球のス
ペーサを散布する。スペーサの散布の方式としては、純
水、アルコール等の溶媒にスペーサをまぜ、ガラス基板
上に散布するウエット方式を採用することかできる。或
いは、溶媒を一切使用せずスペーサを散布するドライ方
式を採用することができる。なお、ショートリンクの切
断箇所を封止材を配置される位置とすることにより、基
板面積が大きくなることを防止することができる。
ずれかに、ポリマー系、ガラス系、シリカ系等の球のス
ペーサを散布する。スペーサの散布の方式としては、純
水、アルコール等の溶媒にスペーサをまぜ、ガラス基板
上に散布するウエット方式を採用することかできる。或
いは、溶媒を一切使用せずスペーサを散布するドライ方
式を採用することができる。なお、ショートリンクの切
断箇所を封止材を配置される位置とすることにより、基
板面積が大きくなることを防止することができる。
【００３３】次に、図１（Ｃ）に示すように、ＴＦＴ基
板の画素部の外枠に封止材を塗布する。封止材塗布には
ＴＦＴ基板と対向基板を接着する目的と、注入した液晶
材が外部に流出するのを防ぐ目的がある。封止材の材料
はエポキシ樹脂とフェノール硬化材をエチルセルソルブ
の溶媒に溶かしたものが使用される。封止材塗布後に２
枚のガラス基板の張り合わせを行う。方法は約１６０℃
の高温プレスによって、約３時間で封止材を硬化する加
熱硬化方式を採用する。
板の画素部の外枠に封止材を塗布する。封止材塗布には
ＴＦＴ基板と対向基板を接着する目的と、注入した液晶
材が外部に流出するのを防ぐ目的がある。封止材の材料
はエポキシ樹脂とフェノール硬化材をエチルセルソルブ
の溶媒に溶かしたものが使用される。封止材塗布後に２
枚のガラス基板の張り合わせを行う。方法は約１６０℃
の高温プレスによって、約３時間で封止材を硬化する加
熱硬化方式を採用する。
【００３４】次に、図１（Ｄ）に示すように、ＴＦＴ基
板と対向基板を張り合わせ、液晶注入口より液晶材をい
れて、液晶材注入口を封止する。封止が終了したのち、
表示装置の３方向（図２における上側、下側、右側）の
分断面において、ガラス切りにより、ＴＦＴ基板、対向
基板を同一分断面にて切断する。
板と対向基板を張り合わせ、液晶注入口より液晶材をい
れて、液晶材注入口を封止する。封止が終了したのち、
表示装置の３方向（図２における上側、下側、右側）の
分断面において、ガラス切りにより、ＴＦＴ基板、対向
基板を同一分断面にて切断する。
【００３５】そして、その分断面に非導電性又は弱導電
性の樹脂材料を塗布する。例えば、エポキシ樹脂を塗布
する。以上、述べたようにして本実施例の液晶表示装置
は構成される。
性の樹脂材料を塗布する。例えば、エポキシ樹脂を塗布
する。以上、述べたようにして本実施例の液晶表示装置
は構成される。
【００３６】〔実施例２〕 図９に本発明の第２の実施
例を示す。この例では、薄膜トランジスタで構成された
駆動回路を制御する制御回路を封止材の下に配置して、
実装面積の縮小、信頼性の向上をはかっている。制御回
路は通常単結晶シリコンチップによって構成され、その
厚みは液晶材の厚さにくらべて大きいため、そのまま封
止材にいれることはできない。よって本実施例では、図
９に示すように、制御回路の厚みが基板間隔よりも突出
している長さだけ、対向基板の厚さをその部分だけ薄く
することにより、対応をおこなっている。
例を示す。この例では、薄膜トランジスタで構成された
駆動回路を制御する制御回路を封止材の下に配置して、
実装面積の縮小、信頼性の向上をはかっている。制御回
路は通常単結晶シリコンチップによって構成され、その
厚みは液晶材の厚さにくらべて大きいため、そのまま封
止材にいれることはできない。よって本実施例では、図
９に示すように、制御回路の厚みが基板間隔よりも突出
している長さだけ、対向基板の厚さをその部分だけ薄く
することにより、対応をおこなっている。
【００３７】なお、対向基板の厚さを薄くする代わり
に、ＴＦＴ基板の厚さを薄くしてもよい。或いは対向基
板とＴＦＴ基板双方の厚さを薄くしてもよい。
に、ＴＦＴ基板の厚さを薄くしてもよい。或いは対向基
板とＴＦＴ基板双方の厚さを薄くしてもよい。
【００３８】ここで、前述した駆動回路を制御する制御
回路はＴＦＴ基板上にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｒａ
ｓｓ）で実装する。ＣＯＧ方式としては、制御回路チッ
プの裏面をＴＦＴ基板に張り付け、ワイヤーボンディン
グでＴＦＴ基板上の配線と電気接続をとるワイヤーボン
ディング方式と、チップを裏返してチップ上のパッドと
ＴＦＴ基板上の配線を導電ペースト等で接続するフェー
スダウン方式とがあるが、いずれの方式を採用してもか
まわない。
回路はＴＦＴ基板上にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｒａ
ｓｓ）で実装する。ＣＯＧ方式としては、制御回路チッ
プの裏面をＴＦＴ基板に張り付け、ワイヤーボンディン
グでＴＦＴ基板上の配線と電気接続をとるワイヤーボン
ディング方式と、チップを裏返してチップ上のパッドと
ＴＦＴ基板上の配線を導電ペースト等で接続するフェー
スダウン方式とがあるが、いずれの方式を採用してもか
まわない。
【００３９】また、ＴＦＴ基板、対向基板の一部を薄化
する方法としては、対向基板のあらかじめ該当する箇所
を機械的に削り取ってもかまわないし、もしくは、化学
的にその場所をエッチングして、薄化を行っても良い。
する方法としては、対向基板のあらかじめ該当する箇所
を機械的に削り取ってもかまわないし、もしくは、化学
的にその場所をエッチングして、薄化を行っても良い。
【００４０】
【発明の効果】以上述べたように、本発明では、画素Ｔ
ＦＴのみならず、駆動回路ＴＦＴを液晶内に封止したた
め、駆動回路ＴＦＴの耐温性や耐汚染性を向上すること
ができる。
ＦＴのみならず、駆動回路ＴＦＴを液晶内に封止したた
め、駆動回路ＴＦＴの耐温性や耐汚染性を向上すること
ができる。
【００４１】更に、ショートリンクをラビング工程の
後、かつ基板の貼り合わせ工程前に、ショートリンクを
切断する用にしたため、信頼性、特に静電気破壊に対す
る信頼性を向上することができると共に、容易にショー
トリンクを切断することができる。
後、かつ基板の貼り合わせ工程前に、ショートリンクを
切断する用にしたため、信頼性、特に静電気破壊に対す
る信頼性を向上することができると共に、容易にショー
トリンクを切断することができる。
【００４２】また、本発明では、ＴＦＴ基板又は／及び
画素基板の厚さを部分的に薄くすることにより、駆動回
路の制御回路等の必要とする回路全てを１対の基板間に
配置することができ、かつ、これらの回路を液晶材中に
封止するようにしたため、アクティブマトリクス表示装
置を小型化できると共に、信頼性を向上することができ
る。
画素基板の厚さを部分的に薄くすることにより、駆動回
路の制御回路等の必要とする回路全てを１対の基板間に
配置することができ、かつ、これらの回路を液晶材中に
封止するようにしたため、アクティブマトリクス表示装
置を小型化できると共に、信頼性を向上することができ
る。
【図１】本発明のアクティブマトリクス型表示装置のパ
ネルの組み立て工程を説明する断面図。
ネルの組み立て工程を説明する断面図。
【図２】第１の従来例のアクティブマトリクス型液晶表
示装置の概略構成図。
示装置の概略構成図。
【図３】第１の従来例のアクティブマトリクス型液晶表
示装置の断面図。
示装置の断面図。
【図４】第２の従来例のアクティブマトリクス型液晶表
示装置の構成図。
示装置の構成図。
【図５】従来例のアクティブマトリクス型液晶表示装置
のショートリングの構成図。
のショートリングの構成図。
【図６】第２の従来例のアクティブマトリクス型液晶表
示装置の断面図。
示装置の断面図。
【図７】第１の実施例のモノリシック型アクティブマト
リクス回路の作製工程を説明する断面図。
リクス回路の作製工程を説明する断面図。
【図８】第１の実施例のモノリシック型アクティブマト
リクス回路の作製工程を説明する断面図。
リクス回路の作製工程を説明する断面図。
【図９】第２の実施例のアクティブマトリクス型液晶表
示装置の断面図。
示装置の断面図。
７０１ ガラス基板 ７０２ 下地酸化珪素膜 ７０３〜７０５ シリコン活性層 ７０６ ゲート絶縁膜 ７０７〜７０９ ゲート端子 ７１０〜７１２ 陽極酸化膜 ７１３、７１６ フォトレジスト ７１４、７１５ 強いＮ型領域（ソース、ド
レイン） ７１７ 強いＰ型領域（ソース、ド
レイン） ７１８、７２４ 層間絶縁膜 ７１９〜７２３ Ａｌ電極 ７２５ 画素透明電極
レイン） ７１７ 強いＰ型領域（ソース、ド
レイン） ７１８、７２４ 層間絶縁膜 ７１９〜７２３ Ａｌ電極 ７２５ 画素透明電極
Claims (20)
- 【請求項１】マトリクス状に配置された複数の画素薄膜
トランジスタと、該画素薄膜トランジスタを駆動する駆
動回路薄膜トランジスタとを同一基板上に有し、且つ、
前記薄膜トランジスタが配置された基板と、該基板とに
対向する対向基板間において、前記画素薄膜トランジス
タと前記駆動回路薄膜トランジスタとが直接に、又は薄
膜を介して、液晶材に接しているアクティブマトリクス
型液晶表示装置において、 前記基板の端面において、ラビング工程後、且つ、前記
基板と対向基板との貼り合わせ工程の前に切断されてい
るショートリンクを有することを特徴とするアクティブ
マトリクス型液晶表示装置。 - 【請求項２】請求項１において、前記薄膜トランジスタ
で構成された駆動回路を制御する制御回路が基板上に実
装され、 且つ、前記制御回路は前記基板上の前記液晶材の封止材
中に封入されていることを特徴とするアクティブマトリ
クス表示装置。 - 【請求項３】請求項１において、前記制御回路を実装す
るために、薄膜トランジスタが配置された基板の前記制
御回路の実装位置の厚さを薄くしたことを特徴とするア
クティブマトリクス型液晶表示装置。 - 【請求項４】請求項１において、制御回路を実装するた
めに、薄膜トランジスタが配置された基板に対向する基
板の前記制御回路の実装位置の厚さを薄くしたことを特
徴とするアクティブマトリクス型液晶表示装置。 - 【請求項５】請求項２〜４において、前記制御回路はＣ
ＯＧ（Ｃｈｉｐ ＯｎＧｌａｓｓ）法により、前記基板
上に実装されていることを特徴とするアクティブマトリ
クス型液晶表示装置。 - 【請求項６】マトリクス状に配置された複数の画素薄膜
トランジスタと、該画素薄膜トランジスタを駆動する駆
動回路薄膜トランジスタとを同一基板上に有し、且つ、
前記薄膜トランジスタが配置された基板と、該基板とに
対向する対向基板間において、前記画素薄膜トランジス
タと前記駆動回路薄膜トランジスタとが直接に、又は薄
膜を介して、液晶材に接しているアクティブマトリクス
型液晶表示装置において、 前記液晶材は前記基板と、該基板に対向する対向基板間
において、封止材により封止され、 前記基板の端面において、ラビング工程後、且つ、前記
基板と前記対向基板との貼り合わせ工程の前に、前記封
止材の存在領域内で切断されたショートリンクを有する
ことを特徴とするアクティブマトリクス型液晶表示装
置。 - 【請求項７】請求項６において、薄膜トランジスタで構
成された駆動回路を制御する制御回路が基板上に実装さ
れ、 且つ、前記制御回路は前記基板上の前記液晶材の封止材
中に封入されていることを特徴とするアクティブマトリ
クス表示装置。 - 【請求項８】請求項６において、薄膜トランジスタで構
成された駆動回路を制御する前記制御回路を実装するた
めに、薄膜トランジスタの配置された基板の前記制御回
路の実装位置の厚さを薄くしたことを特徴とするアクテ
ィブマトリクス型液晶表示装置。 - 【請求項９】請求項６において、薄膜トランジスタで構
成された駆動回路を制御する制御回路を実装するため
に、薄膜トランジスタのある基板に対向する基板の前記
制御回路の実装位置の厚さを薄くしたことを特徴とする
アクティブマトリクス型液晶表示装置。 - 【請求項１０】請求項７〜９において、前記制御回路
は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法により、
前記基板上に実装されていることを特徴とするアクティ
ブマトリクス型液晶表示装置。 - 【請求項１１】マトリクス状に配置された複数の画素薄
膜トランジスタと、該画素薄膜トランジスタを駆動する
駆動回路薄膜トランジスタを同一基板上に有し、且つ、
前記薄膜トランジスタが配置された基板と、該基板とに
対向する対向基板間において、前記画素薄膜トランジス
タ、及び前記駆動回路薄膜トランジスタが直接に、又は
薄膜を介して液晶材に接しているアクティブマトリクス
型液晶表示装置の製造方法において、 前記基板端面において、ラビング工程後、且つ、前記基
板と前記対向基板との貼り合わせ工程の前に、ショート
リンクを切断する工程を有することを特徴とするアクテ
ィブマトリクス型液晶表示装置の製造方法。 - 【請求項１２】請求項１１において、薄膜トランジスタ
で構成された駆動回路を制御する制御回路を前記基板上
の液晶の封止材中に封入する工程を有することを特徴と
するアクティブマトリクス表示装置の製造方法。 - 【請求項１３】請求項１１において、薄膜トランジスタ
で構成された駆動回路を制御する制御回路を実装するた
めに、薄膜トランジスタが配置された基板の前記制御回
路の実装位置の厚さをを薄くする工程を有することを特
徴とするアクティブマトリクス型液晶表示装置の製造方
法。 - 【請求項１４】請求項１１において、薄膜トランジスタ
で構成された駆動回路を制御する制御回路を実装するた
めに、薄膜トランジスタが配置された基板に対向する基
板の前記制御回路の実装位置の厚さを薄くする工程を有
することを特徴とするアクティブマトリクス型液晶表示
装置の製造方法。 - 【請求項１５】請求項１２〜１４１において、前記制御
回路をＣＯＧ（ＣｈｉｐＯｎ Ｇｌａｓｓ）法で、前記
基板上に実装する工程を有することを特徴とするアクテ
ィブマトリクス型液晶表示装置の製造方法。 - 【請求項１６】マトリクス状に配置された複数の画素薄
膜トランジスタと、該画素薄膜トランジスタを駆動する
駆動回路薄膜トランジスタを同一基板上に有し、且つ前
記薄膜トランジスタが配置された基板と、該基板とに対
向する対向基板間において、前記画素薄膜トランジス
タ、及び前記駆動回路薄膜トランジスタが直接に、又は
薄膜を介して液晶材に接しているアクティブマトリクス
型液晶表示装置の製造方法において、 前記液晶材を封止するための封止材を前記基板に配置す
る工程と、 前記基板の端面において、ラビング工程後、且つ、前記
基板と前記対向基板との貼り合わせ工程の前に、前記封
止材の存在領域内でショートリンクを切断する工程と、 を有することを特徴とするアクティブマトリクス型液晶
表示装置の製造方法。 - 【請求項１７】請求項１６において、薄膜トランジスタ
で構成された駆動回路を制御する前記制御回路は、前記
基板上の液晶の封止材中に封入する工程を有することを
特徴とするアクティブマトリクス表示装置の製造方法。 - 【請求項１８】請求項１６において、薄膜トランジスタ
で構成された駆動回路を制御する制御回路を実装するた
めに、薄膜トランジスタが配置された基板の前記制御回
路の実装位置の厚さを薄くする工程を有することを特徴
とするアクティブマトリクス型液晶表示装置の製造方
法。 - 【請求項１９】請求項１６において、薄膜トランジスタ
で構成された駆動回路を制御する制御回路を実装するた
めに、薄膜トランジスタが配置された基板に対向する基
板の前記制御回路の実装位置の厚さを薄くする工程を有
することを特徴とするアクティブマトリクス型液晶表示
装置の製造方法。 - 【請求項２０】請求項１７〜１９において、前記制御回
路をＣＯＧ（ＣｈｉｐＯｎ Ｇｌａｓｓ）法で、前記基
板上に実装する工程を有することを特徴とするアクティ
ブマトリクス型液晶表示装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34922995A JP3477301B2 (ja) | 1995-12-19 | 1995-12-19 | アクティブマトリクス型液晶表示装置及びその製造方法 |
| KR1019960071116A KR100398293B1 (ko) | 1995-12-19 | 1996-12-19 | 활성매트릭스액정디스플레이및이의제조방법 |
| US08/770,785 US6246454B1 (en) | 1995-12-19 | 1996-12-19 | Active matrix liquid crystal display and method of fabricating same |
| US09/757,778 US7046312B2 (en) | 1995-12-19 | 2001-01-09 | Active matrix liquid crystal display and method of fabricating same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34922995A JP3477301B2 (ja) | 1995-12-19 | 1995-12-19 | アクティブマトリクス型液晶表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09171193A true JPH09171193A (ja) | 1997-06-30 |
| JP3477301B2 JP3477301B2 (ja) | 2003-12-10 |
Family
ID=18402360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34922995A Expired - Fee Related JP3477301B2 (ja) | 1995-12-19 | 1995-12-19 | アクティブマトリクス型液晶表示装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6246454B1 (ja) |
| JP (1) | JP3477301B2 (ja) |
| KR (1) | KR100398293B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006048006A (ja) * | 2004-07-30 | 2006-02-16 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| JP2006330733A (ja) * | 2005-05-24 | 2006-12-07 | Samsung Electronics Co Ltd | 液晶表示装置及びその製造方法 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011607A (en) * | 1995-02-15 | 2000-01-04 | Semiconductor Energy Laboratory Co., | Active matrix display with sealing material |
| JPH09171192A (ja) * | 1995-12-19 | 1997-06-30 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置及びその製造方 法 |
| JP4179483B2 (ja) * | 1996-02-13 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP3527009B2 (ja) | 1996-03-21 | 2004-05-17 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3742485B2 (ja) | 1997-04-24 | 2006-02-01 | 株式会社半導体エネルギー研究所 | 液晶パネル |
| GB9721804D0 (en) * | 1997-10-15 | 1997-12-17 | Gec Marconi Avionics Holdings | Improvements in or relating to liquid crystal displays |
| JP3049063B1 (ja) * | 1999-08-18 | 2000-06-05 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| KR100628259B1 (ko) * | 2000-11-22 | 2006-09-27 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 패널 |
| TWI292836B (ja) * | 2001-10-31 | 2008-01-21 | Chi Mei Optoelectronics Corp | |
| JP3917845B2 (ja) * | 2001-11-16 | 2007-05-23 | シャープ株式会社 | 液晶表示装置 |
| US7183147B2 (en) | 2004-03-25 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method for manufacturing thereof and electronic appliance |
| US7698401B2 (en) * | 2004-06-01 | 2010-04-13 | Inmage Systems, Inc | Secondary data storage and recovery system |
| US8055745B2 (en) * | 2004-06-01 | 2011-11-08 | Inmage Systems, Inc. | Methods and apparatus for accessing data from a primary data storage system for secondary storage |
| US8224786B2 (en) * | 2004-06-01 | 2012-07-17 | Inmage Systems, Inc. | Acquisition and write validation of data of a networked host node to perform secondary storage |
| US9209989B2 (en) * | 2004-06-01 | 2015-12-08 | Inmage Systems, Inc. | Causation of a data read operation against a first storage system by a server associated with a second storage system according to a host generated instruction |
| US8949395B2 (en) | 2004-06-01 | 2015-02-03 | Inmage Systems, Inc. | Systems and methods of event driven recovery management |
| US7979656B2 (en) | 2004-06-01 | 2011-07-12 | Inmage Systems, Inc. | Minimizing configuration changes in a fabric-based data protection solution |
| US7676502B2 (en) * | 2006-05-22 | 2010-03-09 | Inmage Systems, Inc. | Recovery point data view shift through a direction-agnostic roll algorithm |
| US8868858B2 (en) * | 2006-05-19 | 2014-10-21 | Inmage Systems, Inc. | Method and apparatus of continuous data backup and access using virtual machines |
| KR101051009B1 (ko) * | 2004-09-07 | 2011-07-21 | 삼성전자주식회사 | 표시기판 및 이의 제조 방법 |
| US8601225B2 (en) * | 2005-09-16 | 2013-12-03 | Inmage Systems, Inc. | Time ordered view of backup data on behalf of a host |
| US8683144B2 (en) * | 2005-09-16 | 2014-03-25 | Inmage Systems, Inc. | Causation of a data read against a first storage system to optionally store a data write to preserve the version to allow viewing and recovery |
| US8554727B2 (en) * | 2006-05-19 | 2013-10-08 | Inmage Systems, Inc. | Method and system of tiered quiescing |
| US8527470B2 (en) | 2006-05-22 | 2013-09-03 | Rajeev Atluri | Recovery point data view formation with generation of a recovery view and a coalesce policy |
| US8838528B2 (en) * | 2006-05-22 | 2014-09-16 | Inmage Systems, Inc. | Coalescing and capturing data between events prior to and after a temporal window |
| US8527721B2 (en) * | 2008-12-26 | 2013-09-03 | Rajeev Atluri | Generating a recovery snapshot and creating a virtual view of the recovery snapshot |
| US7634507B2 (en) * | 2006-08-30 | 2009-12-15 | Inmage Systems, Inc. | Ensuring data persistence and consistency in enterprise storage backup systems |
| US20110102727A1 (en) * | 2007-10-29 | 2011-05-05 | Shinichi Hirato | Liquid crystal display panel |
| US8028194B2 (en) | 2008-07-25 | 2011-09-27 | Inmage Systems, Inc | Sequencing technique to account for a clock error in a backup system |
| US8069227B2 (en) * | 2008-12-26 | 2011-11-29 | Inmage Systems, Inc. | Configuring hosts of a secondary data storage and recovery system |
| KR101845480B1 (ko) | 2010-06-25 | 2018-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| US8482713B2 (en) | 2011-02-04 | 2013-07-09 | Apple Inc. | Laser processing of display components for electronic devices |
| US9703139B2 (en) | 2012-09-20 | 2017-07-11 | Apple Inc. | Methods for trimming polarizers in displays |
| US8988636B2 (en) | 2012-09-20 | 2015-03-24 | Apple Inc. | Methods for trimming polarizers in displays |
| US9753317B2 (en) | 2012-12-21 | 2017-09-05 | Apple Inc. | Methods for trimming polarizers in displays using edge protection structures |
| TWI611582B (zh) | 2013-04-10 | 2018-01-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US9558078B2 (en) | 2014-10-28 | 2017-01-31 | Microsoft Technology Licensing, Llc | Point in time database restore from storage snapshots |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329098A (en) | 1976-08-30 | 1978-03-17 | Seiko Instr & Electronics Ltd | Glass plate of liquid crystal panel and its production |
| NL7906695A (nl) * | 1979-09-07 | 1981-03-10 | Philips Nv | Weergeefinrichting. |
| JPS5799615A (en) | 1980-12-11 | 1982-06-21 | Matsushita Electric Ind Co Ltd | Liquid crystal display cell |
| JPS59166984A (ja) | 1983-03-14 | 1984-09-20 | 三菱電機株式会社 | マトリクス型液晶表示装置の製造方法 |
| JPH065465B2 (ja) | 1985-02-01 | 1994-01-19 | セイコー電子工業株式会社 | 液晶表示装置の封止構造 |
| US5148301A (en) | 1990-02-27 | 1992-09-15 | Casio Computer Co., Ltd. | Liquid crystal display device having a driving circuit inside the seal boundary |
| JPH0413116A (ja) | 1990-05-07 | 1992-01-17 | Fujitsu Ltd | 液晶表示パネル駆動用ｉｃの実装方法 |
| JPH04116625A (ja) | 1990-09-07 | 1992-04-17 | Seiko Epson Corp | 液晶表示装置等における駆動回路実装構造 |
| JPH04352131A (ja) | 1991-05-30 | 1992-12-07 | Toshiba Corp | 平板型表示装置 |
| JPH04355720A (ja) | 1991-06-04 | 1992-12-09 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JPH0527258A (ja) | 1991-07-19 | 1993-02-05 | Sharp Corp | アクテイブマトリクス基板の製造方法 |
| JP3158667B2 (ja) | 1991-08-01 | 2001-04-23 | セイコーエプソン株式会社 | 液晶表示素子の製造方法及び液晶表示素子の再生方法 |
| JP2901028B2 (ja) | 1991-12-03 | 1999-06-02 | シャープ株式会社 | 誘電性表示素子およびその製造方法 |
| JPH05232511A (ja) | 1992-02-25 | 1993-09-10 | Nippondenso Co Ltd | アクティブマトリックス型液晶表示装置の製造方法 |
| NL194873C (nl) * | 1992-08-13 | 2003-05-06 | Oki Electric Ind Co Ltd | Dunnefilmtransistorenreeks en daarvan gebruikmakende vloeibare kristalweergeefinrichting. |
| JP3161096B2 (ja) | 1992-10-13 | 2001-04-25 | ソニー株式会社 | 液晶表示装置 |
| JPH06186580A (ja) | 1992-12-17 | 1994-07-08 | Seiko Epson Corp | 液晶表示装置 |
| JP3253383B2 (ja) | 1992-12-17 | 2002-02-04 | セイコーエプソン株式会社 | 液晶表示装置 |
| JP3562588B2 (ja) | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| CN1052110C (zh) | 1993-02-15 | 2000-05-03 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
| JPH06244103A (ja) | 1993-02-15 | 1994-09-02 | Semiconductor Energy Lab Co Ltd | 半導体の製造方法 |
| JPH06250224A (ja) | 1993-02-24 | 1994-09-09 | Sony Corp | 液晶表示装置 |
| JPH06258659A (ja) | 1993-03-02 | 1994-09-16 | Seiko Epson Corp | 液晶表示装置 |
| JPH06258660A (ja) | 1993-03-02 | 1994-09-16 | Seiko Epson Corp | 液晶表示装置 |
| JP3413230B2 (ja) | 1993-03-02 | 2003-06-03 | セイコーエプソン株式会社 | 液晶表示装置 |
| JP3413239B2 (ja) | 1993-04-06 | 2003-06-03 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPH06289414A (ja) | 1993-04-06 | 1994-10-18 | Seiko Epson Corp | 液晶表示装置 |
| JPH06301058A (ja) | 1993-04-09 | 1994-10-28 | Nippondenso Co Ltd | アクティブマトリックス型液晶表示素子 |
| JPH07152043A (ja) | 1993-11-30 | 1995-06-16 | Fujitsu Ltd | 液晶表示パネル及び該パネルへの実装方法 |
| JPH08286212A (ja) * | 1995-04-14 | 1996-11-01 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| JP3276545B2 (ja) * | 1995-10-03 | 2002-04-22 | シャープ株式会社 | アクティブマトリクス型液晶表示パネル及びアクティブマトリクス型液晶表示装置 |
| JPH09171192A (ja) | 1995-12-19 | 1997-06-30 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置及びその製造方 法 |
-
1995
- 1995-12-19 JP JP34922995A patent/JP3477301B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-19 US US08/770,785 patent/US6246454B1/en not_active Expired - Lifetime
- 1996-12-19 KR KR1019960071116A patent/KR100398293B1/ko not_active IP Right Cessation
-
2001
- 2001-01-09 US US09/757,778 patent/US7046312B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006048006A (ja) * | 2004-07-30 | 2006-02-16 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| JP2006330733A (ja) * | 2005-05-24 | 2006-12-07 | Samsung Electronics Co Ltd | 液晶表示装置及びその製造方法 |
| US8097480B2 (en) | 2005-05-24 | 2012-01-17 | Samsung Electronics Co., Ltd. | Liquid crystal display and method of making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020008795A1 (en) | 2002-01-24 |
| US6246454B1 (en) | 2001-06-12 |
| JP3477301B2 (ja) | 2003-12-10 |
| KR100398293B1 (ko) | 2003-12-24 |
| US7046312B2 (en) | 2006-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3477301B2 (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| JPH09171192A (ja) | アクティブマトリクス型液晶表示装置及びその製造方 法 | |
| US9316880B2 (en) | Liquid crystal display device | |
| JPH08328000A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH09171190A (ja) | 液晶表示装置 | |
| JP3778964B2 (ja) | アクティブマトリクス表示装置 | |
| JP3983316B2 (ja) | 液晶表示装置の作製方法 | |
| JP3799021B2 (ja) | 液晶表示装置 | |
| JP5879645B2 (ja) | アクティブマトリックス型表示装置 | |
| JP3706867B2 (ja) | 表示装置の作製方法 | |
| JP5622815B2 (ja) | 表示装置 | |
| JP2924402B2 (ja) | 薄膜トランジスタアレイ及びその製造方法並びに液晶表示装置の製造方法 | |
| JP3594863B2 (ja) | アクティブマトリクス型表示装置の作製方法 | |
| JP2006146277A (ja) | 液晶表示装置 | |
| JP3406894B2 (ja) | 表示装置の作製方法 | |
| JP5084579B2 (ja) | 液晶表示装置 | |
| JP5679532B2 (ja) | アクティブマトリックス型表示装置 | |
| JP5194162B2 (ja) | 液晶表示装置 | |
| JP2006154866A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |