JP2924402B2 - 薄膜トランジスタアレイ及びその製造方法並びに液晶表示装置の製造方法 - Google Patents
薄膜トランジスタアレイ及びその製造方法並びに液晶表示装置の製造方法Info
- Publication number
- JP2924402B2 JP2924402B2 JP1165992A JP1165992A JP2924402B2 JP 2924402 B2 JP2924402 B2 JP 2924402B2 JP 1165992 A JP1165992 A JP 1165992A JP 1165992 A JP1165992 A JP 1165992A JP 2924402 B2 JP2924402 B2 JP 2924402B2
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- liquid crystal
- transistor array
- bus wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、表示装置、ラインセン
サー等に応用される薄膜トランジスタアレイ及びその製
造方法並びに液晶表示装置の製造方法に関する。
サー等に応用される薄膜トランジスタアレイ及びその製
造方法並びに液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】近年、画像表示装置の平面化への期待が
高まっており、この分野の研究開発も非常に活発に行わ
れている。その中でも液晶を用いたフラットパネルディ
スプレイは商品化も進められ最も有望視されている。
高まっており、この分野の研究開発も非常に活発に行わ
れている。その中でも液晶を用いたフラットパネルディ
スプレイは商品化も進められ最も有望視されている。
【０００３】液晶を用い、高画質を実現するフラットデ
ィスプレイの一つにトランジスタ等の能動素子と液晶光
学素子より成る単位絵素を二次元のマトリクス状に配列
するアクティブマトリクス型の液晶表示装置がある。
（図５）はその等価回路を示し、２１は走査信号線、２
２は映像信号線、２３は薄膜トランジスタ（Thin FilmT
ransistor:ＴＦＴと以下では略記する）、２４は液晶セ
ルである。走査信号線２１にＴＦＴ２３がＯＮするよう
に順次走査線にゲート信号を印加し、映像信号線２２よ
り走査線１ラインに対応した映像信号を液晶セル２４に
書き込ませる線順次走査によってＣＲＴと同等の機能が
賦与される。
ィスプレイの一つにトランジスタ等の能動素子と液晶光
学素子より成る単位絵素を二次元のマトリクス状に配列
するアクティブマトリクス型の液晶表示装置がある。
（図５）はその等価回路を示し、２１は走査信号線、２
２は映像信号線、２３は薄膜トランジスタ（Thin FilmT
ransistor:ＴＦＴと以下では略記する）、２４は液晶セ
ルである。走査信号線２１にＴＦＴ２３がＯＮするよう
に順次走査線にゲート信号を印加し、映像信号線２２よ
り走査線１ラインに対応した映像信号を液晶セル２４に
書き込ませる線順次走査によってＣＲＴと同等の機能が
賦与される。
【０００４】さて、（図６）は液晶表示用アクティブマ
トリクスアレイとして、薄膜トランジスタを用いたアク
ティブマトリクスアレイの構成である。２１は走査信号
線（ゲートバス）、２２は映像信号線（ソースバス）、
２３は能動素子としての薄膜トランジスタ、２５は画素
電極、２６及び２７は外部駆動回路と接続される電極で
あり、これらは透明ガラス基板２８上に形成されてい
る。このＴＦＴアレイを液晶パネルにするには配向膜と
してポリイミド等を塗布し、配向処理を行わねばならな
いが、この処理に発生する静電気や、人体からの静電気
等によりＴＦＴのゲート絶縁膜やゲートバスとデータバ
ス間の絶縁膜にかかる高電圧に対する対策として特開昭
６１−８８５５７号公報には、ＴＦＴアレイにおいてす
べてのゲートバス及びすべてのソースバスを予め電気的
に接続して同電位にしておき、所望のパネル完成後ゲー
トバス及びデータバスを電気的に分離する方法が開示さ
れている。以下ではその方法について説明する。
トリクスアレイとして、薄膜トランジスタを用いたアク
ティブマトリクスアレイの構成である。２１は走査信号
線（ゲートバス）、２２は映像信号線（ソースバス）、
２３は能動素子としての薄膜トランジスタ、２５は画素
電極、２６及び２７は外部駆動回路と接続される電極で
あり、これらは透明ガラス基板２８上に形成されてい
る。このＴＦＴアレイを液晶パネルにするには配向膜と
してポリイミド等を塗布し、配向処理を行わねばならな
いが、この処理に発生する静電気や、人体からの静電気
等によりＴＦＴのゲート絶縁膜やゲートバスとデータバ
ス間の絶縁膜にかかる高電圧に対する対策として特開昭
６１−８８５５７号公報には、ＴＦＴアレイにおいてす
べてのゲートバス及びすべてのソースバスを予め電気的
に接続して同電位にしておき、所望のパネル完成後ゲー
トバス及びデータバスを電気的に分離する方法が開示さ
れている。以下ではその方法について説明する。
【０００５】（図７）は従来例である特開昭６１−８８
５５７号公報における薄膜トランジスタアレイの要部平
面図であり、この図を用いて説明する。
５５７号公報における薄膜トランジスタアレイの要部平
面図であり、この図を用いて説明する。
【０００６】まずガラス基板上にＣｒ等の金属によりゲ
ートバス２９−１、２９−２、・・・・を形成する。各ゲー
トバス２９−１、２９−２、・・・・は外部回路との接続を
行なうための電極３０−１、３０−２‥‥によりすべて
接続されているためほぼ同電位である。次にゲート絶縁
膜である窒化シリコン、続いて半導体層である非晶質シ
リコンを基板全面にプラズマＣＶＤ法により連続的に成
膜し、非晶質シリコンを所定の形状３３にパターニング
する。コンタクトホール３２を形成するために窒化シリ
コンをエッチングする。次にＡｌ等の金属を選択的に被
着し、パターニングしてソース電極３６及びドレイン電
極３７を形成する。
ートバス２９−１、２９−２、・・・・を形成する。各ゲー
トバス２９−１、２９−２、・・・・は外部回路との接続を
行なうための電極３０−１、３０−２‥‥によりすべて
接続されているためほぼ同電位である。次にゲート絶縁
膜である窒化シリコン、続いて半導体層である非晶質シ
リコンを基板全面にプラズマＣＶＤ法により連続的に成
膜し、非晶質シリコンを所定の形状３３にパターニング
する。コンタクトホール３２を形成するために窒化シリ
コンをエッチングする。次にＡｌ等の金属を選択的に被
着し、パターニングしてソース電極３６及びドレイン電
極３７を形成する。
【０００７】この状態において、ゲートバス２９−１、
２９−２、……及びソースバス３４−１、３４−２、…
…、電極３０−１、３０−２、……及び３５−１、３５
−２、……は、すべて相互接続ライン３１、３８によっ
て各々接続されているため、ほぼ同電位であり、またゲ
ートバス２９−１、２９−２、……及びソースバス３４
−１、３４−２、……は、各電極を介してコンタクトホ
ールで接続されているため、結局すべてのゲートライン
及びソースラインはほぼ同電位となる。
２９−２、……及びソースバス３４−１、３４−２、…
…、電極３０−１、３０−２、……及び３５−１、３５
−２、……は、すべて相互接続ライン３１、３８によっ
て各々接続されているため、ほぼ同電位であり、またゲ
ートバス２９−１、２９−２、……及びソースバス３４
−１、３４−２、……は、各電極を介してコンタクトホ
ールで接続されているため、結局すべてのゲートライン
及びソースラインはほぼ同電位となる。
【０００８】次に図示はしていないが、画素電極を例え
ばＩＴＯでドレインに接続するような形状に形成する。
ばＩＴＯでドレインに接続するような形状に形成する。
【０００９】そしてこのＴＦＴアレー基板を液晶表示素
子とするためにポリイミド等の配向膜を塗布して配向処
理（ラビング）を行なうのであるがこの処理持に発生す
る静電気や人体からの静電気に対してもすべてのゲート
バス及びソースバスが同電位であるために静電破壊に対
する信頼性が向上する。
子とするためにポリイミド等の配向膜を塗布して配向処
理（ラビング）を行なうのであるがこの処理持に発生す
る静電気や人体からの静電気に対してもすべてのゲート
バス及びソースバスが同電位であるために静電破壊に対
する信頼性が向上する。
【００１０】配向処理及び液晶の注入を行なう組立工程
後、切断線３９、４０に沿って切断するか、或はそれぞ
れのゲートバス及びソースバスが分離するように選択的
にエッチングすれば液晶パネルが完成する。
後、切断線３９、４０に沿って切断するか、或はそれぞ
れのゲートバス及びソースバスが分離するように選択的
にエッチングすれば液晶パネルが完成する。
【００１１】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、切断線３９、４０に沿って切断すると、
切断時の静電気に対しては効果を有さないし、エッチン
グで分離する場合には、端面に金属が露出する構造とな
るので、エッチング後の乾燥方法によっては、水分が残
留し、金属が腐食する可能性がある。また、乾燥が十分
であっても、市場に出された後では多湿の環境下におか
れると同様の問題を生じ、信頼性が十分とは言えない。
また、オーバーエッチングしすぎると、オーバーハング
が生じ、上部の絶縁層にクラックが入り断線したり、オ
ーバーハング部が割れてダストの原因となるといった問
題点を有していた。
うな構成では、切断線３９、４０に沿って切断すると、
切断時の静電気に対しては効果を有さないし、エッチン
グで分離する場合には、端面に金属が露出する構造とな
るので、エッチング後の乾燥方法によっては、水分が残
留し、金属が腐食する可能性がある。また、乾燥が十分
であっても、市場に出された後では多湿の環境下におか
れると同様の問題を生じ、信頼性が十分とは言えない。
また、オーバーエッチングしすぎると、オーバーハング
が生じ、上部の絶縁層にクラックが入り断線したり、オ
ーバーハング部が割れてダストの原因となるといった問
題点を有していた。
【００１２】本発明は、かかる点に鑑み、静電気対策を
持ち、かつ信頼性及び歩留まりの高い薄膜トランジスタ
アレイ及びその製造方法と液晶表示装置の製造方法を提
供することを目的とする。
持ち、かつ信頼性及び歩留まりの高い薄膜トランジスタ
アレイ及びその製造方法と液晶表示装置の製造方法を提
供することを目的とする。
【００１３】
【課題を解決するための手段】ゲートバス配線及びソー
スバス配線を予め陽極酸化可能な導電層で接続部を形成
して同電位にしておき、必要に応じて接続部を陽極酸化
して絶縁分離可能な構造にする。
スバス配線を予め陽極酸化可能な導電層で接続部を形成
して同電位にしておき、必要に応じて接続部を陽極酸化
して絶縁分離可能な構造にする。
【００１４】また、一主面上にゲートバス配線及びソー
スバス配線を予め陽極酸化可能な導電層で接続部を形成
して同電位にした薄膜トランジスタアレイを有する第一
の基板と一主面上に透明電極を有する第二の基板間に液
晶材料を挟持し、前記両基板の少なくとも一方には偏光
板を配置する液晶表示装置において、前記薄膜トランジ
スタアレイの接続部を液晶表示装置完成後に陽極酸化し
て絶縁分離する。
スバス配線を予め陽極酸化可能な導電層で接続部を形成
して同電位にした薄膜トランジスタアレイを有する第一
の基板と一主面上に透明電極を有する第二の基板間に液
晶材料を挟持し、前記両基板の少なくとも一方には偏光
板を配置する液晶表示装置において、前記薄膜トランジ
スタアレイの接続部を液晶表示装置完成後に陽極酸化し
て絶縁分離する。
【００１５】
【作用】本発明は前記した構成もしくは前記した方法で
製造すると、薄膜トランジスタアレイ製造時及び液晶表
示装置の製造工程における静電気破壊を防止できるばか
りでなく、基板を必ずしも切断して各バス配線を分離す
る必要がないので、それに伴う静電気破壊も防止可能で
ある。また、陽極酸化で絶縁分離すれば端面に金属が露
出しないので、歩留り及び信頼性の高い薄膜トランジス
タアレイまたは液晶表示装置が製造できる。
製造すると、薄膜トランジスタアレイ製造時及び液晶表
示装置の製造工程における静電気破壊を防止できるばか
りでなく、基板を必ずしも切断して各バス配線を分離す
る必要がないので、それに伴う静電気破壊も防止可能で
ある。また、陽極酸化で絶縁分離すれば端面に金属が露
出しないので、歩留り及び信頼性の高い薄膜トランジス
タアレイまたは液晶表示装置が製造できる。
【００１６】
（第１の実施例） （図１）は本発明の第一の実施例における薄膜トランジ
スタアレイの要部平面図を示し、この図面を用いて説明
する。
スタアレイの要部平面図を示し、この図面を用いて説明
する。
【００１７】まず、ガラス基板１上にＴＦＴのゲートバ
ス配線２とゲート電極３を例えばアルミニウムで選択的
に被着形成する。同時に、ゲートバス配線どうしの接続
部４も設ける。そして、このゲートバス配線とゲート電
極を陽極酸化する。この時接続部４はレジスト等で被覆
し陽極酸化されないように配慮する。次に、第二のゲー
ト絶縁層として例えばプラズマＣＶＤ法により全面に例
えば窒化シリコン層と、ドナーまたはアクセプタとなる
不純物をほとんど含まない非晶質シリコン半導体層を全
面に被着形成し、引き続いて半導体保護層５として例え
ば、窒化シリコン層を選択的に被着形成する。そして、
非晶質シリコン半導体層と第二の金属層とのコンタクト
のオーミック性を増すためにドナーもしくはアクセプタ
となる不純物としてＰまたはＡｓを含んだ非晶質シリコ
ン半導体層を被着形成し、半導体層を通常のフォトリソ
グラフィー及びエッチングで島状に加工する。
ス配線２とゲート電極３を例えばアルミニウムで選択的
に被着形成する。同時に、ゲートバス配線どうしの接続
部４も設ける。そして、このゲートバス配線とゲート電
極を陽極酸化する。この時接続部４はレジスト等で被覆
し陽極酸化されないように配慮する。次に、第二のゲー
ト絶縁層として例えばプラズマＣＶＤ法により全面に例
えば窒化シリコン層と、ドナーまたはアクセプタとなる
不純物をほとんど含まない非晶質シリコン半導体層を全
面に被着形成し、引き続いて半導体保護層５として例え
ば、窒化シリコン層を選択的に被着形成する。そして、
非晶質シリコン半導体層と第二の金属層とのコンタクト
のオーミック性を増すためにドナーもしくはアクセプタ
となる不純物としてＰまたはＡｓを含んだ非晶質シリコ
ン半導体層を被着形成し、半導体層を通常のフォトリソ
グラフィー及びエッチングで島状に加工する。
【００１８】そして次に、画素電極６として例えばＩＴ
Ｏ（Indium-Tin-Oxide）を選択的に被着形成する。
Ｏ（Indium-Tin-Oxide）を選択的に被着形成する。
【００１９】そして、ソースバス配線７とＴＦＴのソー
ス電極８及びＴＦＴのドレイン電極９をアルミニウムで
選択的に被着形成する。同時にソースバス配線どうしの
接続部１０も設ける。
ス電極８及びＴＦＴのドレイン電極９をアルミニウムで
選択的に被着形成する。同時にソースバス配線どうしの
接続部１０も設ける。
【００２０】最後に全面にパッシベーション材料とし
て、例えばプラズマＣＶＤ法で窒化シリコンを堆積し、
外部回路との電気的に接続するためにソースバス配線及
びゲートバス配線の終端部に開口部１１及び１２を設け
る。同時に、ゲートバス配線の接続部４及びソースバス
配線の接続部１０にも開口部１３及び１４を設ける。
て、例えばプラズマＣＶＤ法で窒化シリコンを堆積し、
外部回路との電気的に接続するためにソースバス配線及
びゲートバス配線の終端部に開口部１１及び１２を設け
る。同時に、ゲートバス配線の接続部４及びソースバス
配線の接続部１０にも開口部１３及び１４を設ける。
【００２１】この後、必要に応じて、開口部１１及び１
２を陽極酸化用の電力供給端子として利用することによ
り、開口部１３及び１４に露出しているアルミニウムを
陽極酸化すればゲートバス配線及びソースバス配線は絶
縁分離される。但し、開口部１１及び１２上にもアルミ
ニウムが露出しているので、開口部１１及び１２が陽極
酸化されないよう注意深く行う必要がある。 （第２の実施例） （図２）は本発明の第二の実施例を示す模式図である。
まず、半導体層を通常のフォトリソグラフィー及びエッ
チングで島状に加工する工程までは第一の実施例と同様
に行う。その後、開口部１５並びに外部回路との電気的
に接続するためにゲートバス配線の終端部に開口部１６
を通常のフォトリソグラフィー及びエッチングによって
形成する。そして画素電極６として例えば透明導電材料
であるＩＴＯを用いて選択的に被着形成するが、この時
同時にゲーバス配線を外部回路に接続する電極１７を開
口部１６を介して、そして後に形成するソースバス配線
を外部回路に接続するための電極１８を設ける。
２を陽極酸化用の電力供給端子として利用することによ
り、開口部１３及び１４に露出しているアルミニウムを
陽極酸化すればゲートバス配線及びソースバス配線は絶
縁分離される。但し、開口部１１及び１２上にもアルミ
ニウムが露出しているので、開口部１１及び１２が陽極
酸化されないよう注意深く行う必要がある。 （第２の実施例） （図２）は本発明の第二の実施例を示す模式図である。
まず、半導体層を通常のフォトリソグラフィー及びエッ
チングで島状に加工する工程までは第一の実施例と同様
に行う。その後、開口部１５並びに外部回路との電気的
に接続するためにゲートバス配線の終端部に開口部１６
を通常のフォトリソグラフィー及びエッチングによって
形成する。そして画素電極６として例えば透明導電材料
であるＩＴＯを用いて選択的に被着形成するが、この時
同時にゲーバス配線を外部回路に接続する電極１７を開
口部１６を介して、そして後に形成するソースバス配線
を外部回路に接続するための電極１８を設ける。
【００２２】そして、ソースバス配線７とＴＦＴのソー
ス電極８及びＴＦＴのドレイン電極９をアルミニウムで
選択的に被着形成する。同時にソースバス配線どうしの
接続部１０を延在させて開口部１５を介して、ゲートバ
ス配線とソースバス配線が同電位になるように接続す
る。
ス電極８及びＴＦＴのドレイン電極９をアルミニウムで
選択的に被着形成する。同時にソースバス配線どうしの
接続部１０を延在させて開口部１５を介して、ゲートバ
ス配線とソースバス配線が同電位になるように接続す
る。
【００２３】最後に全面にパッシベーション材料とし
て、例えばプラズマＣＶＤ法で窒化シリコンを堆積し、
外部回路との電気的に接続するための電極１７及び１８
上に開口部１９及び２０を設ける。同時に、ゲートバス
配線の接続部４及びソースバス配線の接続部１０にも開
口部１３及び１４を設ける。
て、例えばプラズマＣＶＤ法で窒化シリコンを堆積し、
外部回路との電気的に接続するための電極１７及び１８
上に開口部１９及び２０を設ける。同時に、ゲートバス
配線の接続部４及びソースバス配線の接続部１０にも開
口部１３及び１４を設ける。
【００２４】この後、図示はしないが、必要に応じて、
ゲートバス配線並びにソースバス配線を外部に接続する
電極１７及び１８を陽極酸化の電力供給端子として利用
し、開口部１３及び１４に露出しているアルミニウムを
陽極酸化してゲートバス配線及びソースバス配線を絶縁
分離すればよい。この実施例では開口部１３及び１４以
外にはアルミニウムは露出していないので、第一の実施
例よりも容易に陽極酸化可能となる。
ゲートバス配線並びにソースバス配線を外部に接続する
電極１７及び１８を陽極酸化の電力供給端子として利用
し、開口部１３及び１４に露出しているアルミニウムを
陽極酸化してゲートバス配線及びソースバス配線を絶縁
分離すればよい。この実施例では開口部１３及び１４以
外にはアルミニウムは露出していないので、第一の実施
例よりも容易に陽極酸化可能となる。
【００２５】尚、上記第二の実施例では半導体を島状に
加工したが、絵素電極６及びゲートバス配線及びソース
バス配線を外部回路と電気的に接続する電極１７及び１
８の形成をソースドレイン配線後に行えば、ソースバス
配線７・ソース電極８・ドレイン電極９及び半導体保護
層５をマスクとしてドナーもしくはアクセプタとなる不
純物としてＰまたはＡｓを含んだ非晶質シリコン半導体
層とドナーまたはアクセプタとなる不純物をほとんど含
まない非晶質シリコン半導体層をエッチングすれば、島
化の工程は省略可能である。
加工したが、絵素電極６及びゲートバス配線及びソース
バス配線を外部回路と電気的に接続する電極１７及び１
８の形成をソースドレイン配線後に行えば、ソースバス
配線７・ソース電極８・ドレイン電極９及び半導体保護
層５をマスクとしてドナーもしくはアクセプタとなる不
純物としてＰまたはＡｓを含んだ非晶質シリコン半導体
層とドナーまたはアクセプタとなる不純物をほとんど含
まない非晶質シリコン半導体層をエッチングすれば、島
化の工程は省略可能である。
【００２６】あるいは、ゲート絶縁層形成以前に画素電
極及びゲートバス配線及びソースバス配線を外部回路と
電気的に接続する電極１７及び１８を形成し、開口部１
５及び１６を形成すると同時に、図示はしないが、画素
電極上にドレイン電極と接続するための開口部とソース
バス配線を外部回路に電気的に接続する電極１８上にも
開口部を設けても、同様に半導体層の島化の工程は省略
できる。 （第３の実施例） （図３）は本発明の第三の実施例を示す模式図である。
まず、第一の実施例と同様の方法でアクティブマトリク
スアレイを形成する。上述のアクティブマトリクスアレ
イと一主面上に第二の透明導電層を被着したガラス基板
１６の両方に配向膜としてポリイミド樹脂を塗布し硬化
させた後、配向処理を行う。この配向処理は、上述のア
クティブマトリクスアレイと一主面上に第二の透明導電
層を被着した対向ガラス基板１６とでは約９０度の角度
をつける。
極及びゲートバス配線及びソースバス配線を外部回路と
電気的に接続する電極１７及び１８を形成し、開口部１
５及び１６を形成すると同時に、図示はしないが、画素
電極上にドレイン電極と接続するための開口部とソース
バス配線を外部回路に電気的に接続する電極１８上にも
開口部を設けても、同様に半導体層の島化の工程は省略
できる。 （第３の実施例） （図３）は本発明の第三の実施例を示す模式図である。
まず、第一の実施例と同様の方法でアクティブマトリク
スアレイを形成する。上述のアクティブマトリクスアレ
イと一主面上に第二の透明導電層を被着したガラス基板
１６の両方に配向膜としてポリイミド樹脂を塗布し硬化
させた後、配向処理を行う。この配向処理は、上述のア
クティブマトリクスアレイと一主面上に第二の透明導電
層を被着した対向ガラス基板１６とでは約９０度の角度
をつける。
【００２７】そして、液晶として例えばツイスト・ネマ
チック液晶を両基板間に封入し、さらに上下に偏光板を
配置する。
チック液晶を両基板間に封入し、さらに上下に偏光板を
配置する。
【００２８】そして最後に、第一の実施例と同様に開口
部１３及び１４に露出するアルミニウムを陽極酸化する
ことにより、ゲートバス配線相互及びソースバス配線相
互を絶縁分離すれば液晶パネルが完成される。 （第４の実施例）（図４）は 本発明の第四の実施例を示す模式図である。
第二の実施例と同様の方法でアクティブマトリクスアレ
イを形成する。上述のアクティブマトリクスアレイと一
主面上に第二の透明導電層を被着したガラス基板１６の
両方に配向膜としてポリイミド樹脂を塗布し硬化させた
後、配向処理を行う。この配向処理は、上述のアクティ
ブマトリクスアレイと一主面上に第二の透明導電層を被
着した対向ガラス基板１６とでは約９０度の角度をつけ
る。
部１３及び１４に露出するアルミニウムを陽極酸化する
ことにより、ゲートバス配線相互及びソースバス配線相
互を絶縁分離すれば液晶パネルが完成される。 （第４の実施例）（図４）は 本発明の第四の実施例を示す模式図である。
第二の実施例と同様の方法でアクティブマトリクスアレ
イを形成する。上述のアクティブマトリクスアレイと一
主面上に第二の透明導電層を被着したガラス基板１６の
両方に配向膜としてポリイミド樹脂を塗布し硬化させた
後、配向処理を行う。この配向処理は、上述のアクティ
ブマトリクスアレイと一主面上に第二の透明導電層を被
着した対向ガラス基板１６とでは約９０度の角度をつけ
る。
【００２９】そして、液晶として例えばツイスト・ネマ
チック液晶を両基板間に封入し、さらに上下に偏光板を
配置する。
チック液晶を両基板間に封入し、さらに上下に偏光板を
配置する。
【００３０】そして最後に、第二の実施例と同様に開口
部１３及び１４に露出するアルミニウムを陽極酸化する
ことにより、ゲートバス配線相互及びソースバス配線相
互を絶縁分離すれば液晶パネルが完成される。
部１３及び１４に露出するアルミニウムを陽極酸化する
ことにより、ゲートバス配線相互及びソースバス配線相
互を絶縁分離すれば液晶パネルが完成される。
【００３１】尚、上記の第１〜第４の実施例では、陽極
酸化可能な導電層としてアルミニウムを用いたが、これ
は陽極酸化可能な物質ならば何でもよく、例えばアルミ
ニウムを主成分とする金属やタンタル及びタンタルを主
成分とする金属等でも良いことは言うまでもない。
酸化可能な導電層としてアルミニウムを用いたが、これ
は陽極酸化可能な物質ならば何でもよく、例えばアルミ
ニウムを主成分とする金属やタンタル及びタンタルを主
成分とする金属等でも良いことは言うまでもない。
【００３２】また、上記第１〜第４の実施例では非晶質
シリコンを用いた薄膜トランジスタアレイを用いたが、
これも非晶質シリコンを用いた薄膜トランジスタアレイ
に限定するものではなく多結晶シリコン、単結晶シリコ
ン、化合物半導体等を用いた薄膜トランジスタアレイな
らば何でも良い。
シリコンを用いた薄膜トランジスタアレイを用いたが、
これも非晶質シリコンを用いた薄膜トランジスタアレイ
に限定するものではなく多結晶シリコン、単結晶シリコ
ン、化合物半導体等を用いた薄膜トランジスタアレイな
らば何でも良い。
【００３３】
【発明の効果】以上説明したように、本発明によれば静
電気破壊を防止できるだけでなく、歩留まりが高く、信
頼性の高い薄膜トランジスタアレイ及び液晶表示装置が
製造できるので、その実用上の効果は非常に大きい。
電気破壊を防止できるだけでなく、歩留まりが高く、信
頼性の高い薄膜トランジスタアレイ及び液晶表示装置が
製造できるので、その実用上の効果は非常に大きい。
【図１】本発明における薄膜トランジスタアレイの第一
の実施例における要部平面図である。
の実施例における要部平面図である。
【図２】本発明における薄膜トランジスタアレイの第二
の実施例における要部平面図である。
の実施例における要部平面図である。
【図３】本発明における液晶表示装置の製造方法の第三
の実施例における模式図である。
の実施例における模式図である。
【図４】本発明における液晶表示装置の製造方法の第四
の実施例における模式図である。
の実施例における模式図である。
【図５】液晶表示装置の等価回路図である。
【図６】液晶表示用アクティブマトリクスアレイとし
て、薄膜トランジスタを用いたアクティブマトリクスア
レイの構成図である。
て、薄膜トランジスタを用いたアクティブマトリクスア
レイの構成図である。
【図７】従来の静電気対策を持つ薄膜トランジスタアレ
イの要部平面図である。
イの要部平面図である。
１ ガラス基板 ２ ゲートバス配線 ３ ゲート電極 ４ ゲートバス相互接続ライン ５ 半導体保護層 ６ 画素電極 ７ ソースバス配線 ８ ソース電極 ９ ドレイン電極 １０ ソースバス相互接続ライン １１ ゲートバスを外部回路に接続するための開口部 １２ ソースバス配線を外部回路に接続するための開口
部 １３ 陽極酸化し、ゲートバス配線間を絶縁するための
開口部 １４ 陽極酸化し、ソースバス配線間を絶縁するための
開口部 １５ ゲートバス配線とソースバス配線を接続する開口
部 １６ 対向ガラス基板 １７ ゲートバスの外部回路への接続電極 １８ ソースバスの外部回路への接続電極 １９ ゲートバスの外部回路への接続電極の開口部 ２０ ソースバスの外部回路への接続電極の開口部 ２１ 走査信号線 ２２ 映像信号線 ２３ 薄膜トランジスタ（ＴＦＴ） ２４ 液晶セル ２５ 画素電極 ２６ 走査信号線を外部駆動回路と接続される電極 ２７ 映像信号線を外部駆動回路と接続される電極 ２８ 透明ガラス基板 ２９−１、２９−２、２９−３ ゲートバス ３０−１、３０−２、３０−３ ゲートバスの外部回路
への接続電極 ３１ ゲート相互接続ライン ３２ コンタクトホール ３３ 非晶質シリコン層 ３４−１、３４−２ ソースバス ３５−１、３５−２ ソースバスの外部回路への接続電
極 ３６ ソース電極 ３７ ドレイン電極 ３８ ソース相互接続ライン ３９ 切断線 ４０ 切断線
部 １３ 陽極酸化し、ゲートバス配線間を絶縁するための
開口部 １４ 陽極酸化し、ソースバス配線間を絶縁するための
開口部 １５ ゲートバス配線とソースバス配線を接続する開口
部 １６ 対向ガラス基板 １７ ゲートバスの外部回路への接続電極 １８ ソースバスの外部回路への接続電極 １９ ゲートバスの外部回路への接続電極の開口部 ２０ ソースバスの外部回路への接続電極の開口部 ２１ 走査信号線 ２２ 映像信号線 ２３ 薄膜トランジスタ（ＴＦＴ） ２４ 液晶セル ２５ 画素電極 ２６ 走査信号線を外部駆動回路と接続される電極 ２７ 映像信号線を外部駆動回路と接続される電極 ２８ 透明ガラス基板 ２９−１、２９−２、２９−３ ゲートバス ３０−１、３０−２、３０−３ ゲートバスの外部回路
への接続電極 ３１ ゲート相互接続ライン ３２ コンタクトホール ３３ 非晶質シリコン層 ３４−１、３４−２ ソースバス ３５−１、３５−２ ソースバスの外部回路への接続電
極 ３６ ソース電極 ３７ ドレイン電極 ３８ ソース相互接続ライン ３９ 切断線 ４０ 切断線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川村 哲也 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭62−58226（ＪＰ，Ａ) 特開 平５−142569（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500 G02F 1/1343 G02F 1/1345
Claims (4)
- 【請求項１】 基板上に少なくともゲートバス配線、ゲ
ート電極、ゲート絶縁層、ソースバス配線、ソース電極
及びドレイン電極をアレイ状に配置した薄膜トランジス
タアレイであって、前記ゲートバス配線及びソースバス
配線を予め陽極酸化可能な導電層で接続部を形成して同
電位にしておくとともに、前記陽極酸化可能な導電層は
前記ゲートバス配線及びソースバス配線の少なくとも一
方と同一工程で形成されていることを特徴とする薄膜ト
ランジスタアレイ。 - 【請求項２】 陽極酸化可能な導電層がアルミニウムま
たはタンタルを主成分とする金属であることを特徴とす
る請求項１に記載の薄膜トランジスタアレイ。 - 【請求項３】 請求項１に記載の薄膜トランジスタアレ
イの接続部を陽極酸化して絶縁分離する工程を有するこ
とを特徴とする薄膜トランジスタアレイの製造方法。 - 【請求項４】 一主面上に請求項１に記載の薄膜トラン
ジスタアレイを有する第一の基板と一主面上に透明電極
を有する第二の基板間に液晶材料を挟持し、前記両基板
の少なくとも一方には偏光板を配置する液晶表示装置の
製造方法であって、前記薄膜トランジスタアレイの接続
部を陽極酸化して絶縁分離する工程を有することを特徴
とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165992A JP2924402B2 (ja) | 1992-01-27 | 1992-01-27 | 薄膜トランジスタアレイ及びその製造方法並びに液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165992A JP2924402B2 (ja) | 1992-01-27 | 1992-01-27 | 薄膜トランジスタアレイ及びその製造方法並びに液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05203985A JPH05203985A (ja) | 1993-08-13 |
| JP2924402B2 true JP2924402B2 (ja) | 1999-07-26 |
Family
ID=11784108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1165992A Expired - Fee Related JP2924402B2 (ja) | 1992-01-27 | 1992-01-27 | 薄膜トランジスタアレイ及びその製造方法並びに液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2924402B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183147B2 (en) | 2004-03-25 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method for manufacturing thereof and electronic appliance |
| KR101133768B1 (ko) | 2005-03-07 | 2012-04-09 | 삼성전자주식회사 | 표시 장치 |
-
1992
- 1992-01-27 JP JP1165992A patent/JP2924402B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05203985A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3477301B2 (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| KR100336586B1 (ko) | 액티브매트릭스기판및그제조방법 | |
| JPH01217325A (ja) | 液晶表示装置 | |
| JPH09171192A (ja) | アクティブマトリクス型液晶表示装置及びその製造方 法 | |
| JP3258768B2 (ja) | マトリックス型表示装置 | |
| JPH01219824A (ja) | 非晶質シリコン薄膜トランジスタアレイ基板 | |
| KR19990068027A (ko) | 액정 디스플레이 패널 및 이의 제조 방법 | |
| EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| JPH04257826A (ja) | アクティブマトリクス基板の製造方法 | |
| JP3847419B2 (ja) | 液晶表示装置 | |
| JP3253383B2 (ja) | 液晶表示装置 | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| JP2702294B2 (ja) | アクティブマトリクス基板 | |
| JP2924402B2 (ja) | 薄膜トランジスタアレイ及びその製造方法並びに液晶表示装置の製造方法 | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JP3043869B2 (ja) | 液晶表示装置 | |
| JP2820738B2 (ja) | 液晶表示装置用の薄膜トランジスタとクロスオーバ構体およびその製造法 | |
| JPH08213626A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH05323375A (ja) | 液晶表示装置 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JPH0618922A (ja) | 液晶表示装置 | |
| JPH06242453A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| JP2864794B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |