JPH08298249A - 集積回路におけるランディングパッド構成体の製造方法 - Google Patents
集積回路におけるランディングパッド構成体の製造方法Info
- Publication number
- JPH08298249A JPH08298249A JP8089657A JP8965796A JPH08298249A JP H08298249 A JPH08298249 A JP H08298249A JP 8089657 A JP8089657 A JP 8089657A JP 8965796 A JP8965796 A JP 8965796A JP H08298249 A JPH08298249 A JP H08298249A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- landing pad
- layer
- polysilicon
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 76
- 229920005591 polysilicon Polymers 0.000 claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 49
- 230000004888 barrier function Effects 0.000 claims description 22
- 238000013461 design Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 229910000838 Al alloy Inorganic materials 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 abstract description 30
- 239000002184 metal Substances 0.000 abstract description 30
- 229910052782 aluminium Inorganic materials 0.000 abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 17
- 238000009792 diffusion process Methods 0.000 description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 125000006850 spacer group Chemical group 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000003870 refractory metal Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000011065 in-situ storage Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 238000012421 spiking Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- YZYDPPZYDIRSJT-UHFFFAOYSA-K boron phosphate Chemical compound [B+3].[O-]P([O-])([O-])=O YZYDPPZYDIRSJT-UHFFFAOYSA-K 0.000 description 1
- 229910000149 boron phosphate Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000024121 nodulation Effects 0.000 description 1
- 239000005365 phosphate glass Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 238000002179 total cell area Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 メタルコンタクト開口のアスペクト比を減少
させるような態様でランディングパッドを具備する集積
回路及びその製造方法を提供する。 【解決手段】 第一誘電体層４０を介して第一開口４２
を形成し、拡散領域３４の一部を露出させる。第一ポリ
シリコンランディングパッド４４を第一誘電体層の上及
び開口内に形成する。誘電体ポケット４８を活性領域３
４上方のポリシリコンランディングパッド上に形成す
る。第二導電性ランディングパッド５２をポリシリコン
ランディングパッド及び誘電体ポケットの上に形成す
る。別の誘電体層５８をランディングパッド上に形成
し、第二開口５９を貫通させてランディングパッドの一
部を露出させる。アルミニウム等の導電性コンタクト６
２を第二コンタクト開口内に形成する。導電性コンタク
トはランディングパッドを介して拡散領域と電気的に接
続する。
させるような態様でランディングパッドを具備する集積
回路及びその製造方法を提供する。 【解決手段】 第一誘電体層４０を介して第一開口４２
を形成し、拡散領域３４の一部を露出させる。第一ポリ
シリコンランディングパッド４４を第一誘電体層の上及
び開口内に形成する。誘電体ポケット４８を活性領域３
４上方のポリシリコンランディングパッド上に形成す
る。第二導電性ランディングパッド５２をポリシリコン
ランディングパッド及び誘電体ポケットの上に形成す
る。別の誘電体層５８をランディングパッド上に形成
し、第二開口５９を貫通させてランディングパッドの一
部を露出させる。アルミニウム等の導電性コンタクト６
２を第二コンタクト開口内に形成する。導電性コンタク
トはランディングパッドを介して拡散領域と電気的に接
続する。
Description
【０００１】
【発明の属する技術分野】本発明は、大略、半導体集積
回路及びその製造技術に関するものであって、更に詳細
には、メタルコンタクト下側にランディングパッド構成
体を製造する改良した方法に関するものである。
回路及びその製造技術に関するものであって、更に詳細
には、メタルコンタクト下側にランディングパッド構成
体を製造する改良した方法に関するものである。
【０００２】
【従来の技術】集積回路設計においては、壊滅的な失敗
に対する保護として且つ装置の電気的パラメータを保証
するために製造プロセスにおける変動を許容する設計基
準が必要とされている。電気的パラメータは特徴部の物
理的寸法に関連している。装置の電気的一体性を維持す
るために、装置間においてある特徴寸法及び最小間隔即
ち設計公差が維持されねばならない。例えば、マスク不
整合又はホトレジスト露光における変動のために形状及
び寸法が変化する場合がある。従って、使用される種々
のタイプの物質及びチップ上の装置の特定の位置に対し
て設計基準が確立されねばならない。例えば、メタル
（金属）、拡散及びポリシリコン物質に対して、及び例
えばゲートに対するメタルコンタクトの間隔等のコンタ
クト開口に対して幅及び間隔の基準が存在している。例
えば拡散領域に対するメタルコンタクトの製造において
不整合が発生する場合には、コンタクトと例えばポリシ
リコンゲート等のその周りの装置との間の所要の間隔が
侵害される場合がある。従って、必要とされる最小間隔
が減少すると設計公差を充足するものではなくなり且つ
装置の電気的特性を確保するものではなくなる。
に対する保護として且つ装置の電気的パラメータを保証
するために製造プロセスにおける変動を許容する設計基
準が必要とされている。電気的パラメータは特徴部の物
理的寸法に関連している。装置の電気的一体性を維持す
るために、装置間においてある特徴寸法及び最小間隔即
ち設計公差が維持されねばならない。例えば、マスク不
整合又はホトレジスト露光における変動のために形状及
び寸法が変化する場合がある。従って、使用される種々
のタイプの物質及びチップ上の装置の特定の位置に対し
て設計基準が確立されねばならない。例えば、メタル
（金属）、拡散及びポリシリコン物質に対して、及び例
えばゲートに対するメタルコンタクトの間隔等のコンタ
クト開口に対して幅及び間隔の基準が存在している。例
えば拡散領域に対するメタルコンタクトの製造において
不整合が発生する場合には、コンタクトと例えばポリシ
リコンゲート等のその周りの装置との間の所要の間隔が
侵害される場合がある。従って、必要とされる最小間隔
が減少すると設計公差を充足するものではなくなり且つ
装置の電気的特性を確保するものではなくなる。
【０００３】例えばメタルコンタクトとゲートとの間に
おいて不整合又はその他の間隔に関する問題が発生する
場合にメタルコンタクトによって起こされる問題を回避
するために、メタルコンタクトとその下側に存在する拡
散領域との間にランディングパッドを形成することが可
能である。ランディングパッドは、ポリシリコン層から
形成することが可能であり、そのポリシリコン層の上に
シリサイド層を形成してシート抵抗を低下させることが
可能である。ポリシリコンに対する設計基準のために、
ランディングパッドはセルの寸法を減少させることを可
能とし且つより大きな不整合問題を許容する。然しなが
ら、ランディングパッドは、その後に形成される層に対
しトポグラフィ即ち地形的な問題を発生する。実際のレ
イアウトに依存して、ランディングパッド上に形成した
コンタクト開口は、ランディングパッドなしで形成した
開口よりも、一層高いアスペクト比（コンタクト開口の
高さをその幅で割算したもの）を有する場合がある。ア
スペクト比がより大きいと、コンタクト開口を充填する
ことが一層困難となる。
おいて不整合又はその他の間隔に関する問題が発生する
場合にメタルコンタクトによって起こされる問題を回避
するために、メタルコンタクトとその下側に存在する拡
散領域との間にランディングパッドを形成することが可
能である。ランディングパッドは、ポリシリコン層から
形成することが可能であり、そのポリシリコン層の上に
シリサイド層を形成してシート抵抗を低下させることが
可能である。ポリシリコンに対する設計基準のために、
ランディングパッドはセルの寸法を減少させることを可
能とし且つより大きな不整合問題を許容する。然しなが
ら、ランディングパッドは、その後に形成される層に対
しトポグラフィ即ち地形的な問題を発生する。実際のレ
イアウトに依存して、ランディングパッド上に形成した
コンタクト開口は、ランディングパッドなしで形成した
開口よりも、一層高いアスペクト比（コンタクト開口の
高さをその幅で割算したもの）を有する場合がある。ア
スペクト比がより大きいと、コンタクト開口を充填する
ことが一層困難となる。
【０００４】集積回路の製造分野における付加的な問
題、特に集積回路の特徴寸法がますます小さくなるとい
う傾向における問題は、メタリゼーション層と半導体要
素との間の電気的コンタクト、特にアルミニウムと単結
晶シリコン内の拡散接合部との間のコンタクトを高い信
頼性を持って形成することである。このように困難性が
増大されている理由は、アルミニウムとシリコンとは互
いに接触しており、且つ集積回路の製造において必要な
高温度に露呈される場合に、相互拡散する傾向があるか
らである。当該技術分野において公知の如く、従来の集
積回路処理ステップでは、アルミニウム中のシリコンの
溶解度を満足させるために、基板からのシリコンを純粋
なアルミニウム内に迅速に拡散させる場合がある。基板
から排出されるシリコンは新たに形成されたアルミニウ
ム＋シリコン合金によって置換される。このアルミニウ
ム＋シリコン合金の基板内への拡散は、シリコン内の浅
いＰＮ接合を短絡させるような深さにまで拡散する場合
がある。この現象は接合スパイキングとして知られてい
る。集積回路メタリゼーションの形成においてシリコン
をドープしたアルミニウムを使用することによって接合
スパイキングを防止することが可能であるが、コンタク
ト接合部にシリコン団塊を形成する傾向を発生すること
が知られており、このような団塊は、実効的にコンタク
ト面積を減少させ、従ってコンタクトの導電度を著しく
減少させる。
題、特に集積回路の特徴寸法がますます小さくなるとい
う傾向における問題は、メタリゼーション層と半導体要
素との間の電気的コンタクト、特にアルミニウムと単結
晶シリコン内の拡散接合部との間のコンタクトを高い信
頼性を持って形成することである。このように困難性が
増大されている理由は、アルミニウムとシリコンとは互
いに接触しており、且つ集積回路の製造において必要な
高温度に露呈される場合に、相互拡散する傾向があるか
らである。当該技術分野において公知の如く、従来の集
積回路処理ステップでは、アルミニウム中のシリコンの
溶解度を満足させるために、基板からのシリコンを純粋
なアルミニウム内に迅速に拡散させる場合がある。基板
から排出されるシリコンは新たに形成されたアルミニウ
ム＋シリコン合金によって置換される。このアルミニウ
ム＋シリコン合金の基板内への拡散は、シリコン内の浅
いＰＮ接合を短絡させるような深さにまで拡散する場合
がある。この現象は接合スパイキングとして知られてい
る。集積回路メタリゼーションの形成においてシリコン
をドープしたアルミニウムを使用することによって接合
スパイキングを防止することが可能であるが、コンタク
ト接合部にシリコン団塊を形成する傾向を発生すること
が知られており、このような団塊は、実効的にコンタク
ト面積を減少させ、従ってコンタクトの導電度を著しく
減少させる。
【０００５】従って、集積回路製造分野における最近の
進展は、アルミニウム・シリコン界面において所謂「バ
リア」層を導入することによってなされている。従来、
このバリア層はチタン・タングステン（ＴｉＷ）等の耐
火性金属物質又は窒化チタン（ＴｉＮ）等の耐火性窒化
金属である。このバリア層は、シリコンとその上側に存
在するアルミニウム層との間に配設されるようにコンタ
クト位置に形成される。ある場合には、このバリア層
は、耐火性金属を付着形成させ、次いでバリア層及び金
属がシリコンと接触している箇所において金属シリサイ
ドを形成するアニールを行なうことによって形成され、
従来公知の如く、その金属シリサイドはコンタクトの導
電度を改善する。いずれの場合においても、そのバリア
層はアルミニウム及びシリコンの原子の相互拡散を禁止
し、従って接合スパイキングの問題及びシリコン団塊形
成の問題を解消している。
進展は、アルミニウム・シリコン界面において所謂「バ
リア」層を導入することによってなされている。従来、
このバリア層はチタン・タングステン（ＴｉＷ）等の耐
火性金属物質又は窒化チタン（ＴｉＮ）等の耐火性窒化
金属である。このバリア層は、シリコンとその上側に存
在するアルミニウム層との間に配設されるようにコンタ
クト位置に形成される。ある場合には、このバリア層
は、耐火性金属を付着形成させ、次いでバリア層及び金
属がシリコンと接触している箇所において金属シリサイ
ドを形成するアニールを行なうことによって形成され、
従来公知の如く、その金属シリサイドはコンタクトの導
電度を改善する。いずれの場合においても、そのバリア
層はアルミニウム及びシリコンの原子の相互拡散を禁止
し、従って接合スパイキングの問題及びシリコン団塊形
成の問題を解消している。
【０００６】バリア層は、アルミニウムがシリコンと直
接接触している場合の問題を解消するものであるが、例
えばランディングパッドと接触しているコンタクト開口
等の大きなアスペクト比を有するコンタクト開口内にバ
リア層を一様に形成することは困難である。気相成長
（ＣＶＤ）及びコリメート型スパッタリングを包含する
今日の付着技術を持ってしても、開口内の全ての側部、
特に開口の角部を一様にコーティングすることが困難な
場合が多い。バリア層が充分に厚いものでない場合に
は、カバレッジ即ち被覆が不適切であるためにピンホー
ルが発生する場合があり、その結果上述した接合スパイ
キング問題が発生する場合がある。
接接触している場合の問題を解消するものであるが、例
えばランディングパッドと接触しているコンタクト開口
等の大きなアスペクト比を有するコンタクト開口内にバ
リア層を一様に形成することは困難である。気相成長
（ＣＶＤ）及びコリメート型スパッタリングを包含する
今日の付着技術を持ってしても、開口内の全ての側部、
特に開口の角部を一様にコーティングすることが困難な
場合が多い。バリア層が充分に厚いものでない場合に
は、カバレッジ即ち被覆が不適切であるためにピンホー
ルが発生する場合があり、その結果上述した接合スパイ
キング問題が発生する場合がある。
【０００７】
【発明が解決しようとする課題】本発明は、上述した如
き従来技術の欠点を解消し、金属コンタクト開口のアス
ペクト比を減少させるような態様でランディングパッド
を有する集積回路を製造する方法を提供することを目的
としている。本発明の別の目的とするところは、後に形
成されるバリア層及び金属コンタクトの段差被覆を改善
する後の処理ステップに対するより平坦性を与えるその
ような方法を提供することである。本発明の更に別の目
的とするところは、基板における活性領域に対するコン
タクト開口の不整合を許容するそのような方法を提供す
ることである。本発明の更に別の目的とするところは、
ランディングパッド上の金属コンタクト開口の不整合を
許容するそのような方法を提供することである。本発明
の更に別の目的とするところは、標準プロセスを使用す
るそのような方法を提供することである。本発明の更に
別の目的とするところは、改良した集積回路及びその製
造方法を提供することである。
き従来技術の欠点を解消し、金属コンタクト開口のアス
ペクト比を減少させるような態様でランディングパッド
を有する集積回路を製造する方法を提供することを目的
としている。本発明の別の目的とするところは、後に形
成されるバリア層及び金属コンタクトの段差被覆を改善
する後の処理ステップに対するより平坦性を与えるその
ような方法を提供することである。本発明の更に別の目
的とするところは、基板における活性領域に対するコン
タクト開口の不整合を許容するそのような方法を提供す
ることである。本発明の更に別の目的とするところは、
ランディングパッド上の金属コンタクト開口の不整合を
許容するそのような方法を提供することである。本発明
の更に別の目的とするところは、標準プロセスを使用す
るそのような方法を提供することである。本発明の更に
別の目的とするところは、改良した集積回路及びその製
造方法を提供することである。
【０００８】
【課題を解決するための手段】本発明は、半導体装置を
製造する方法及びそれによって製造される半導体装置に
組込むことが可能である。本発明によれば、基板上に活
性即ち拡散領域を形成する。第一開口を貫通させた第一
誘電体層をその活性領域の上に形成する。第一誘電体層
の上で且つ第一開口内に第一ポリシリコンランディング
パッドを形成する。ポリシリコンランディングパッドの
一部の上に誘電体ポケットを形成することが可能であ
る。それを形成した場合には、誘電体ポケットはランデ
ィングパッドの導電性部分の平坦性を向上させる。ラン
ディングパッドの一部を露出させるために開口を貫通さ
せた第二誘電体層を第一ランディングパッドの上に形成
する。第一ランディングパッドの上に第二ポリシリコン
ランディングパッドを形成し、この処理段階においての
平坦性を改善させる。第二ランディングパッドの一部を
露出する開口が貫通されている第三誘電体層を第二ラン
ディングパッドの一部の上に形成する。次いで、第二ラ
ンディングパッドに対して金属コンタクトを形成し、下
側の活性領域に対する電気的接続を行なう。活性領域に
対する第一開口の不整合は設計基準を侵害することなし
に許容される。活性領域に対する開口よりも大きな幅を
有するランディングパッドに対するコンタクト開口によ
って不整合は更に許容される。
製造する方法及びそれによって製造される半導体装置に
組込むことが可能である。本発明によれば、基板上に活
性即ち拡散領域を形成する。第一開口を貫通させた第一
誘電体層をその活性領域の上に形成する。第一誘電体層
の上で且つ第一開口内に第一ポリシリコンランディング
パッドを形成する。ポリシリコンランディングパッドの
一部の上に誘電体ポケットを形成することが可能であ
る。それを形成した場合には、誘電体ポケットはランデ
ィングパッドの導電性部分の平坦性を向上させる。ラン
ディングパッドの一部を露出させるために開口を貫通さ
せた第二誘電体層を第一ランディングパッドの上に形成
する。第一ランディングパッドの上に第二ポリシリコン
ランディングパッドを形成し、この処理段階においての
平坦性を改善させる。第二ランディングパッドの一部を
露出する開口が貫通されている第三誘電体層を第二ラン
ディングパッドの一部の上に形成する。次いで、第二ラ
ンディングパッドに対して金属コンタクトを形成し、下
側の活性領域に対する電気的接続を行なう。活性領域に
対する第一開口の不整合は設計基準を侵害することなし
に許容される。活性領域に対する開口よりも大きな幅を
有するランディングパッドに対するコンタクト開口によ
って不整合は更に許容される。
【０００９】
【発明の実施の形態】図１乃至７を参照して、本発明の
一実施例に基づくランディングパッドを有する集積回路
の製造方法について詳細に説明する。図１乃至７の断面
図は集積回路を製造する全体的な処理の流れの一部とし
て本方法を示している。当業者にとって明らかな如く、
本明細書において説明する部分的な処理の流れは多くの
タイプの集積回路の製造において適用可能なものであっ
て、その場合に完全なる処理の流れは当該技術分野にお
いて公知のその他の多数の処理ステップを有することが
可能なものである。
一実施例に基づくランディングパッドを有する集積回路
の製造方法について詳細に説明する。図１乃至７の断面
図は集積回路を製造する全体的な処理の流れの一部とし
て本方法を示している。当業者にとって明らかな如く、
本明細書において説明する部分的な処理の流れは多くの
タイプの集積回路の製造において適用可能なものであっ
て、その場合に完全なる処理の流れは当該技術分野にお
いて公知のその他の多数の処理ステップを有することが
可能なものである。
【００１０】図１は部分的に製造された集積回路の一部
を概略断面図で示している。本明細書において説明する
実施例によれば、本発明は、例えばアルミニウム等のメ
タリゼーション層と例えば単結晶シリコンにおけるドー
プした半導体領域等の活性領域との間にランディングパ
ッドを形成することに関するものである。何故ならば、
このようなコンタクトは、通常、ランディングパッドに
よって対処されるスペーシング即ち間隔に対する不整合
及び設計基準及びバリア層によって対処されるスパイキ
ング及び団塊問題に対して最も敏感だからである。勿
論、本発明は、メタリゼーションとポリシリコンとの間
のコンタクト等のその他のコンタクトを形成する場合に
も同様に適用可能なものである。
を概略断面図で示している。本明細書において説明する
実施例によれば、本発明は、例えばアルミニウム等のメ
タリゼーション層と例えば単結晶シリコンにおけるドー
プした半導体領域等の活性領域との間にランディングパ
ッドを形成することに関するものである。何故ならば、
このようなコンタクトは、通常、ランディングパッドに
よって対処されるスペーシング即ち間隔に対する不整合
及び設計基準及びバリア層によって対処されるスパイキ
ング及び団塊問題に対して最も敏感だからである。勿
論、本発明は、メタリゼーションとポリシリコンとの間
のコンタクト等のその他のコンタクトを形成する場合に
も同様に適用可能なものである。
【００１１】図１の構成はシリコン基板１０を有してい
る。基板の表面上又は表面内及び装置を分離させるため
に形成することの可能なフィールド酸化膜領域の上側に
種々の活性装置を形成することが可能である。特定の適
用例においては、基板トランジスタ１２及び２０がゲー
ト酸化膜層１４及び２２、ゲート酸化膜層の上側に存在
しており且つ典型的にポリシリコン層から形成されるゲ
ート電極１６及び２４を有するものとして図示されてい
る。一方、ゲート電極１６，２４は、ポリシリコン層の
上にＣＶＤによって耐火性金属シリサイドから形成され
るポリサイドとすることが可能である。当該技術分野に
おいて公知の如く、典型的に、ゲート電極１６，２４
は、側壁スペーサ２８、軽度にドープしたドレイン領域
３０及びトランジスタ１２に対して示したソース及びド
レイン即ち拡散領域３２，３４及びトランジスタ２０に
対して示した拡散領域３４，３８を有している。拡散領
域即ち活性領域３４は、当該技術分野において公知の如
く、装置間に共用のコンタクト３６を形成することが可
能である。好適実施例においては、拡散領域３４は、一
方のトランジスタのソースを形成し且つ隣接するトラン
ジスタのドレインを形成する。
る。基板の表面上又は表面内及び装置を分離させるため
に形成することの可能なフィールド酸化膜領域の上側に
種々の活性装置を形成することが可能である。特定の適
用例においては、基板トランジスタ１２及び２０がゲー
ト酸化膜層１４及び２２、ゲート酸化膜層の上側に存在
しており且つ典型的にポリシリコン層から形成されるゲ
ート電極１６及び２４を有するものとして図示されてい
る。一方、ゲート電極１６，２４は、ポリシリコン層の
上にＣＶＤによって耐火性金属シリサイドから形成され
るポリサイドとすることが可能である。当該技術分野に
おいて公知の如く、典型的に、ゲート電極１６，２４
は、側壁スペーサ２８、軽度にドープしたドレイン領域
３０及びトランジスタ１２に対して示したソース及びド
レイン即ち拡散領域３２，３４及びトランジスタ２０に
対して示した拡散領域３４，３８を有している。拡散領
域即ち活性領域３４は、当該技術分野において公知の如
く、装置間に共用のコンタクト３６を形成することが可
能である。好適実施例においては、拡散領域３４は、一
方のトランジスタのソースを形成し且つ隣接するトラン
ジスタのドレインを形成する。
【００１２】拡散領域即ち活性領域３４は、基板１０の
導電型とは反対の導電型に形成される。例えば、基板１
０は軽度にドープしたＰ型シリコンとすることが可能で
あり、且つ拡散領域３４は高度にドープしたＮ型シリコ
ンとすることが可能である。勿論、上述したように、そ
の他の構成（同一又は反対の導電型を選択）を使用する
ことが可能であり、例えば、基板１０はＣＭＯＳプロセ
スにおけるウエル即ちタブ領域とすることが可能であ
り、該領域内には拡散領域即ち活性領域３４が形成され
る。図１の実施例においては、拡散領域３４は基板トラ
ンジスタ１２，２０の両方によって取囲まれている。こ
の実施例においては、拡散領域３４は非常に浅いもので
あって、サブミクロン特徴寸法を持った最近の集積回路
に対して一般的に行なわれているように、０．１５ミク
ロンの程度である。そうであるから、拡散領域３４は、
ドーパントをイオン注入させ、次いで当該技術分野にお
いて公知の如く高温アニールを行なって接合を形成する
ことにより形成することが可能である。一方、後の層を
形成する前にイオン注入を実施することが可能であり、
その場合には、ドライブインアニールは、所望により、
プロセスにおける後の段階で実施する。
導電型とは反対の導電型に形成される。例えば、基板１
０は軽度にドープしたＰ型シリコンとすることが可能で
あり、且つ拡散領域３４は高度にドープしたＮ型シリコ
ンとすることが可能である。勿論、上述したように、そ
の他の構成（同一又は反対の導電型を選択）を使用する
ことが可能であり、例えば、基板１０はＣＭＯＳプロセ
スにおけるウエル即ちタブ領域とすることが可能であ
り、該領域内には拡散領域即ち活性領域３４が形成され
る。図１の実施例においては、拡散領域３４は基板トラ
ンジスタ１２，２０の両方によって取囲まれている。こ
の実施例においては、拡散領域３４は非常に浅いもので
あって、サブミクロン特徴寸法を持った最近の集積回路
に対して一般的に行なわれているように、０．１５ミク
ロンの程度である。そうであるから、拡散領域３４は、
ドーパントをイオン注入させ、次いで当該技術分野にお
いて公知の如く高温アニールを行なって接合を形成する
ことにより形成することが可能である。一方、後の層を
形成する前にイオン注入を実施することが可能であり、
その場合には、ドライブインアニールは、所望により、
プロセスにおける後の段階で実施する。
【００１３】好適実施例においては、トランジスタ１
２，２０は、夫々、キャッピング層１８，２６を有する
ことが可能である。このキャッピング層は、ポリシリコ
ンゲート電極１６，２４の上に直接的に又はポリサイド
の上に形成することが可能である。このキャッピング層
は誘電体即ち非導電性物質であって、好適には、ゲート
電極を包囲するために形成した酸化物又は窒化物であ
り、そのことについては１９９４年１０月３１日付で出
願した米国特許出願第０８／３３１，６９１号（代理人
ドケット番号９４−Ｃ−８６／８８）により完全に記載
されている。このキャッピング層は、好適には、ポリシ
リコンをパターン形成し且つエッチングしてゲート電極
を形成する前に、ポリシリコンの上に約５００乃至２０
００Åの間の厚さに形成する。次いで、このキャッピン
グ層をパターン形成し且つエッチングし、ゲート電極を
形成するポリシリコン残存部のみをキャッピング即ち冠
着する。次いで、キャッピング層を形成した後に側壁ス
ペーサを形成し、ゲート電極を更に包囲し且つ設計基準
に対する公差を増加させ且つゲート電極と後に形成され
るトランジスタゲートに隣接した導電性領域との間に充
分な距離を与えることが可能である。
２，２０は、夫々、キャッピング層１８，２６を有する
ことが可能である。このキャッピング層は、ポリシリコ
ンゲート電極１６，２４の上に直接的に又はポリサイド
の上に形成することが可能である。このキャッピング層
は誘電体即ち非導電性物質であって、好適には、ゲート
電極を包囲するために形成した酸化物又は窒化物であ
り、そのことについては１９９４年１０月３１日付で出
願した米国特許出願第０８／３３１，６９１号（代理人
ドケット番号９４−Ｃ−８６／８８）により完全に記載
されている。このキャッピング層は、好適には、ポリシ
リコンをパターン形成し且つエッチングしてゲート電極
を形成する前に、ポリシリコンの上に約５００乃至２０
００Åの間の厚さに形成する。次いで、このキャッピン
グ層をパターン形成し且つエッチングし、ゲート電極を
形成するポリシリコン残存部のみをキャッピング即ち冠
着する。次いで、キャッピング層を形成した後に側壁ス
ペーサを形成し、ゲート電極を更に包囲し且つ設計基準
に対する公差を増加させ且つゲート電極と後に形成され
るトランジスタゲートに隣接した導電性領域との間に充
分な距離を与えることが可能である。
【００１４】付着形成させた酸化物又は別の適宜の誘電
体層から形成することの可能な誘電体層４０を拡散領域
３４及び例えばトランジスタ１２，２０等のその他の既
に形成した装置の上に形成する。コンタクトを設けるこ
とが所望される位置を除いて上側に存在する導電性構成
体を拡散領域３４及びその他の装置から電気的に分離す
る目的のために形成する誘電体層４０は、約５００乃至
２０００Åの間の厚さを有することが可能である。
体層から形成することの可能な誘電体層４０を拡散領域
３４及び例えばトランジスタ１２，２０等のその他の既
に形成した装置の上に形成する。コンタクトを設けるこ
とが所望される位置を除いて上側に存在する導電性構成
体を拡散領域３４及びその他の装置から電気的に分離す
る目的のために形成する誘電体層４０は、約５００乃至
２０００Åの間の厚さを有することが可能である。
【００１５】図２Ａに示した如く、例えば反応性イオン
エッチング又は別のタイプの異方性エッチングによっ
て、誘電体層４０を貫通してコンタクト開口４２を形成
する。以下の説明から明らかなように、本発明のこの実
施例は、拡散領域３４と接触しており且つ後に形成され
る上側に存在するメタリゼーション層の下側に存在する
上側に存在するランディングパッドの形成に関するもの
である。主に誘電体層４０を貫通する開口４２のみをエ
ッチングするために、誘電体層４０をマスクする。誘電
体層４０をマスクすることなしにエッチングする場合に
は、基本的には開口と同一の速度で誘電体層４０の上表
面が垂直にエッチングされる。この場合には、図２Ｂに
示した如く、第二側壁酸化物スペーサ３９が側壁スペー
サ２８の側部に沿って形成される。これらの第二側壁ス
ペーサ３９は、活性領域即ち拡散領域３４に対して形成
されるべき自己整合されたコンタクトを提供し、且つポ
リシリコンゲート１６，２４の端部とコンタクト開口４
２の端部との間の距離を増加させる。然しながら、ポリ
シリコンゲート１６，２４の上部から上側に存在する導
電性層への距離はキャッピング層１８，２６の厚さに依
存する。何故ならば、この実施例においては、キャッピ
ング層の上側に存在する誘電体層４０の水平方向部分
は、基本的に誘電体層４０の垂直部分と同一の速度でエ
ッチングされるからである。
エッチング又は別のタイプの異方性エッチングによっ
て、誘電体層４０を貫通してコンタクト開口４２を形成
する。以下の説明から明らかなように、本発明のこの実
施例は、拡散領域３４と接触しており且つ後に形成され
る上側に存在するメタリゼーション層の下側に存在する
上側に存在するランディングパッドの形成に関するもの
である。主に誘電体層４０を貫通する開口４２のみをエ
ッチングするために、誘電体層４０をマスクする。誘電
体層４０をマスクすることなしにエッチングする場合に
は、基本的には開口と同一の速度で誘電体層４０の上表
面が垂直にエッチングされる。この場合には、図２Ｂに
示した如く、第二側壁酸化物スペーサ３９が側壁スペー
サ２８の側部に沿って形成される。これらの第二側壁ス
ペーサ３９は、活性領域即ち拡散領域３４に対して形成
されるべき自己整合されたコンタクトを提供し、且つポ
リシリコンゲート１６，２４の端部とコンタクト開口４
２の端部との間の距離を増加させる。然しながら、ポリ
シリコンゲート１６，２４の上部から上側に存在する導
電性層への距離はキャッピング層１８，２６の厚さに依
存する。何故ならば、この実施例においては、キャッピ
ング層の上側に存在する誘電体層４０の水平方向部分
は、基本的に誘電体層４０の垂直部分と同一の速度でエ
ッチングされるからである。
【００１６】図２Ａを参照すると、拡散領域３４に対し
てコンタクト開口４２が不整合であると、例えば側壁ス
ペーサの上方に開口がある場合には、ゲート電極１６，
２０の端部とコンタクト開口４２の側部との間のコンタ
クトスペース（空間）を減少させる場合がある。コンタ
クト開口の不整合によって、例えばトランジスタ１２，
２０のいずれかの側壁スペーサ２８又は３９（図２Ｂに
示した如く）の上方に開口が存在すると、これらの活性
区域の間の距離は、ゲートに対するメタルコンタクトの
スペース（空間）に対する設計基準が充足されず且つ装
置の歩留まりが減少させるのに充分な程度にまで減少さ
れる場合がある。更に、コンタクト開口４２の不整合は
開口のアスペクト比を増加させ、メタルコンタクトに対
する段差被覆問題を増加させる。誘電体層４０のエッチ
ング期間中に開口４２の不整合が側壁スペーサを除去す
ることを防止するために、これらの側壁スペーサ２８は
窒化物から形成することが可能である。好適実施例にお
いては、コンタクト開口４２内に所定の物質を形成し、
その場合にコンタクトスペース（空間）即ちコンタクト
４２の側部がゲート１２，２０の端部に対する間隔に対
する設計基準が充足され、一方表面トポグラフィに対す
る平坦性を向上させ、バリア層及びメタルコンタクトを
一様に形成することを可能とする。
てコンタクト開口４２が不整合であると、例えば側壁ス
ペーサの上方に開口がある場合には、ゲート電極１６，
２０の端部とコンタクト開口４２の側部との間のコンタ
クトスペース（空間）を減少させる場合がある。コンタ
クト開口の不整合によって、例えばトランジスタ１２，
２０のいずれかの側壁スペーサ２８又は３９（図２Ｂに
示した如く）の上方に開口が存在すると、これらの活性
区域の間の距離は、ゲートに対するメタルコンタクトの
スペース（空間）に対する設計基準が充足されず且つ装
置の歩留まりが減少させるのに充分な程度にまで減少さ
れる場合がある。更に、コンタクト開口４２の不整合は
開口のアスペクト比を増加させ、メタルコンタクトに対
する段差被覆問題を増加させる。誘電体層４０のエッチ
ング期間中に開口４２の不整合が側壁スペーサを除去す
ることを防止するために、これらの側壁スペーサ２８は
窒化物から形成することが可能である。好適実施例にお
いては、コンタクト開口４２内に所定の物質を形成し、
その場合にコンタクトスペース（空間）即ちコンタクト
４２の側部がゲート１２，２０の端部に対する間隔に対
する設計基準が充足され、一方表面トポグラフィに対す
る平坦性を向上させ、バリア層及びメタルコンタクトを
一様に形成することを可能とする。
【００１７】図２Ａ乃至４を参照して、図２Ａに続く本
発明について更に説明する。然しながら、当業者にとっ
て明らかな如く、本発明は、図２Ｂに示したような第２
側壁スペーサと共に実施することが可能である。図２Ａ
を参照すると、ポリシリコン層４４を誘電体層４０の上
及び拡散領域３４と接触させてコンタクト開口４２内に
形成する。ポリシリコン層４４は、好適には、約５００
乃至２０００Åの厚さであり、且つ、好適には、例えば
イオン注入又はその他の適宜の方法によって、拡散領域
３４と同様なドーパントでドープしたインシチュー即ち
現場でのドープしたポリシリコンとして付着形成させ
る。この実施例においては、拡散領域３４がＮ＋である
場合には、ポリシリコン層４４はこの層のコンタクト抵
抗を減少させ且つ拡散領域３４に対して適切な電気的経
路を与えるために充分なドーピングレベルでドープさせ
たＮ＋インシチュー（現場での）ドープしたポリシリコ
ンとすることが可能である。この実施例においては、ド
ーピングレベルは形成された時点で約１０20イオン数／
ｃｍ3 である。平坦化を向上させるが活性領域３４に対
して適切な電気的接続を与える比較的薄いポリシリコン
層４４を与えるために、コンフォーマル（適合性）ポリ
シリコンはコンタクト開口４２を充填するものではな
い。誘電体層４６をポリシリコン層４４の上に形成する
が、好適には、スピン・オン・ガラス又はその他の適宜
の平坦化用物質を使用して形成する。
発明について更に説明する。然しながら、当業者にとっ
て明らかな如く、本発明は、図２Ｂに示したような第２
側壁スペーサと共に実施することが可能である。図２Ａ
を参照すると、ポリシリコン層４４を誘電体層４０の上
及び拡散領域３４と接触させてコンタクト開口４２内に
形成する。ポリシリコン層４４は、好適には、約５００
乃至２０００Åの厚さであり、且つ、好適には、例えば
イオン注入又はその他の適宜の方法によって、拡散領域
３４と同様なドーパントでドープしたインシチュー即ち
現場でのドープしたポリシリコンとして付着形成させ
る。この実施例においては、拡散領域３４がＮ＋である
場合には、ポリシリコン層４４はこの層のコンタクト抵
抗を減少させ且つ拡散領域３４に対して適切な電気的経
路を与えるために充分なドーピングレベルでドープさせ
たＮ＋インシチュー（現場での）ドープしたポリシリコ
ンとすることが可能である。この実施例においては、ド
ーピングレベルは形成された時点で約１０20イオン数／
ｃｍ3 である。平坦化を向上させるが活性領域３４に対
して適切な電気的接続を与える比較的薄いポリシリコン
層４４を与えるために、コンフォーマル（適合性）ポリ
シリコンはコンタクト開口４２を充填するものではな
い。誘電体層４６をポリシリコン層４４の上に形成する
が、好適には、スピン・オン・ガラス又はその他の適宜
の平坦化用物質を使用して形成する。
【００１８】図３を参照すると、誘電体層をエッチバッ
クして開口４２内に存在することのないポリシリコン層
の上部部分を露出させる。このエッチバックはポリシリ
コンの上表面より低い区域において誘電体物質からなる
ポケット４８を形成する。誘電体層はこの製造段階にお
いてウエハの平坦化を増加させ且つポケット内に形成す
ることが容易である。ポリシリコン層４４によって被覆
されている種々の装置の高さ及びこれらの装置の間の距
離及びウエハ上にスピン付着させたＳＯＧ物質の量に依
存して、ＳＯＧのエッチバックによって、図４に示した
如く、ＳＯＧ４８′からなる種々の寸法のポケットを残
存させることが可能である。
クして開口４２内に存在することのないポリシリコン層
の上部部分を露出させる。このエッチバックはポリシリ
コンの上表面より低い区域において誘電体物質からなる
ポケット４８を形成する。誘電体層はこの製造段階にお
いてウエハの平坦化を増加させ且つポケット内に形成す
ることが容易である。ポリシリコン層４４によって被覆
されている種々の装置の高さ及びこれらの装置の間の距
離及びウエハ上にスピン付着させたＳＯＧ物質の量に依
存して、ＳＯＧのエッチバックによって、図４に示した
如く、ＳＯＧ４８′からなる種々の寸法のポケットを残
存させることが可能である。
【００１９】図５を参照すると、ポリシリコンランディ
ングパッド４４の上に第二誘電体層５０を形成し、その
場合に、好適には、ドープしていない酸化物を約１００
０乃至２０００Åの間の厚さに付着形成させる。一方、
この誘電体は種々の誘電体物質の複合物とすることが可
能である。一例として、層５０は付着形成させた薄い酸
化物で密封されたＳＯＧとすることが可能であり、その
付着形成させた薄い酸化物自身は、これも付着形成した
薄い酸化物で密封した第二ＳＯＧによって被覆させるこ
とが可能である。酸化物下側のＳＯＧは平坦化を向上さ
せる傾向があり、且つ該酸化物は爾後の高温処理ステッ
プ期間中にＳＯＧを保護する。誘電体層５０内に開口を
形成し、ランディングパッド４４の一部を露出させる。
誘電体層５０がこの処理段階においてウエハの平坦化を
向上させ、一方第一ポリシリコンランディングパッド４
４に対してコンタクトを形成することを可能とする。当
業者によって理解されるように、この時点においてウエ
ハ上のその他の区域に対し誘電体５０を介してその他の
開口を形成することが可能である。
ングパッド４４の上に第二誘電体層５０を形成し、その
場合に、好適には、ドープしていない酸化物を約１００
０乃至２０００Åの間の厚さに付着形成させる。一方、
この誘電体は種々の誘電体物質の複合物とすることが可
能である。一例として、層５０は付着形成させた薄い酸
化物で密封されたＳＯＧとすることが可能であり、その
付着形成させた薄い酸化物自身は、これも付着形成した
薄い酸化物で密封した第二ＳＯＧによって被覆させるこ
とが可能である。酸化物下側のＳＯＧは平坦化を向上さ
せる傾向があり、且つ該酸化物は爾後の高温処理ステッ
プ期間中にＳＯＧを保護する。誘電体層５０内に開口を
形成し、ランディングパッド４４の一部を露出させる。
誘電体層５０がこの処理段階においてウエハの平坦化を
向上させ、一方第一ポリシリコンランディングパッド４
４に対してコンタクトを形成することを可能とする。当
業者によって理解されるように、この時点においてウエ
ハ上のその他の区域に対し誘電体５０を介してその他の
開口を形成することが可能である。
【００２０】第一ランディングパッド４４の露出部分及
び誘電体層５０の上に第二ポリシリコン層５２を形成す
る。ポリシリコン層５２は、好適には、ポリシリコンラ
ンディングパッド４４と同様のドーパントでドープさせ
たインシチュー（現場での）ドープしたポリシリコンと
して付着形成させる。別法としては、ポリシリコン層５
２は形成した場合に未ドープ状態のものとすることが可
能である。ランディングパッド４４の上側ではなくドー
プしていないポリシリコン層５２の上にホトレジスト層
（不図示）を形成することが可能である。次いで、ポリ
シリコン層５２を適宜のドーパントでドープすることが
可能であり、この場合に、好適には、イオン注入又はそ
の他の適宜の方法によってポリシリコン５２の接触抵抗
を低下させ且つランディングパッド４４を介して拡散領
域３４に対し適切な導電経路を形成することが可能であ
る。
び誘電体層５０の上に第二ポリシリコン層５２を形成す
る。ポリシリコン層５２は、好適には、ポリシリコンラ
ンディングパッド４４と同様のドーパントでドープさせ
たインシチュー（現場での）ドープしたポリシリコンと
して付着形成させる。別法としては、ポリシリコン層５
２は形成した場合に未ドープ状態のものとすることが可
能である。ランディングパッド４４の上側ではなくドー
プしていないポリシリコン層５２の上にホトレジスト層
（不図示）を形成することが可能である。次いで、ポリ
シリコン層５２を適宜のドーパントでドープすることが
可能であり、この場合に、好適には、イオン注入又はそ
の他の適宜の方法によってポリシリコン５２の接触抵抗
を低下させ且つランディングパッド４４を介して拡散領
域３４に対し適切な導電経路を形成することが可能であ
る。
【００２１】第二ポリシリコン層５２をパターン形成し
且つエッチングして第一ランディングパッド４４の上に
第二ランディングパッドを形成する。誘電体層５０及び
第二ポリシリコンランディングパッド５２を形成する前
に、ポリシリコンランディングパッド４４上方のコンタ
クトのアスペクト比はいまだにかなり高く、その場合に
メタルコンタクトのステップカバレッジ（段差被覆）は
いまだに最大のものとはされていない。第二ランディン
グパッド５２を設け且つ第一及び第二ランディングパッ
ドの間に誘電体５０を設けることによって、平坦性が向
上され且つコンタクト開口のアスペクト比が減少させ
る。更に、ポリシリコン間に誘電体を設けた二重ランデ
ィングパッドが付加的なマスキング層なしで形成され
る。二重ランディングパッド４４，５２は必要とされる
幾何学的形状がより小さいものであるとか活性領域３４
上方のコンタクト開口の不整合等のファクタによって発
生される開口４２におけるコンタクト端部とゲート１
２，２０のトランジスタゲート端部との間の間隔等の間
隔に対する適切な設計基準を提供する。
且つエッチングして第一ランディングパッド４４の上に
第二ランディングパッドを形成する。誘電体層５０及び
第二ポリシリコンランディングパッド５２を形成する前
に、ポリシリコンランディングパッド４４上方のコンタ
クトのアスペクト比はいまだにかなり高く、その場合に
メタルコンタクトのステップカバレッジ（段差被覆）は
いまだに最大のものとはされていない。第二ランディン
グパッド５２を設け且つ第一及び第二ランディングパッ
ドの間に誘電体５０を設けることによって、平坦性が向
上され且つコンタクト開口のアスペクト比が減少させ
る。更に、ポリシリコン間に誘電体を設けた二重ランデ
ィングパッドが付加的なマスキング層なしで形成され
る。二重ランディングパッド４４，５２は必要とされる
幾何学的形状がより小さいものであるとか活性領域３４
上方のコンタクト開口の不整合等のファクタによって発
生される開口４２におけるコンタクト端部とゲート１
２，２０のトランジスタゲート端部との間の間隔等の間
隔に対する適切な設計基準を提供する。
【００２２】第三誘電体層５８をランディングパッド５
２及び第二誘電体層５０の上に形成する。この第三誘電
体層５８は、例えば、この処理段階においてのウエハの
表面の平坦化を助けるために、例えばスピン・オン・ガ
ラス又はボロン・リン酸ガラス（ＢＰＳＧ）等のガラス
層又は多層膜とすることが可能である。多層膜の一例と
してはＢＰＳＧ層５６の下側に形成したドープしていな
い酸化物５４とすることが可能である。このドープして
いない酸化物は、爾後の処理ステップ期間中にチップの
区域を保護する場合の助けとなり、特に、ＢＰＳＧ層
が、第一誘電体層４０によって被覆されていない場合の
ある活性区域上に直接形成することを防止することに貢
献する。誘電体層５８は下側に存在するトポグラフィ
（地形）に依存する厚さを有しており、且つ約３０００
乃至１２０００Åの間の厚さとすることが可能である。
誘電体層５８を貫通して開口５９を形成し、ランディン
グパッド５２の一部を露出させる。ＢＰＳＧが第二誘電
体層５８に対して使用される場合には、当該技術分野に
おいて公知の如く、それをリフローさせて開口５９の角
部を丸めることが可能である。
２及び第二誘電体層５０の上に形成する。この第三誘電
体層５８は、例えば、この処理段階においてのウエハの
表面の平坦化を助けるために、例えばスピン・オン・ガ
ラス又はボロン・リン酸ガラス（ＢＰＳＧ）等のガラス
層又は多層膜とすることが可能である。多層膜の一例と
してはＢＰＳＧ層５６の下側に形成したドープしていな
い酸化物５４とすることが可能である。このドープして
いない酸化物は、爾後の処理ステップ期間中にチップの
区域を保護する場合の助けとなり、特に、ＢＰＳＧ層
が、第一誘電体層４０によって被覆されていない場合の
ある活性区域上に直接形成することを防止することに貢
献する。誘電体層５８は下側に存在するトポグラフィ
（地形）に依存する厚さを有しており、且つ約３０００
乃至１２０００Åの間の厚さとすることが可能である。
誘電体層５８を貫通して開口５９を形成し、ランディン
グパッド５２の一部を露出させる。ＢＰＳＧが第二誘電
体層５８に対して使用される場合には、当該技術分野に
おいて公知の如く、それをリフローさせて開口５９の角
部を丸めることが可能である。
【００２３】導電層を誘電体層５８の上及び開口５９内
に形成し、パターン形成し且つエッチングして導電性コ
ンタクト６２を形成する。コンタクト６２は、典型的に
は、当該技術分野において公知の如く、アルミニウム合
金又はアルミニウム合金の下側にバリア層６０が存在す
る複合構成体である。メタルコンタクト下側に形成した
バリア層は、ストレス誘起型マイグレーション及びエレ
クトロマイグレーションと呼ばれる公知の消耗傷害メカ
ニズムを減少させるために必要な場合がある。耐火性金
属又は耐火性窒化金属からなる薄いバリア層６０を、ス
パッタリング又はその他の適宜の方法にによって約４０
０乃至１０００Åの厚さに開口５９内及び誘電体層５８
の上に付着形成させることが可能である。当該技術分野
において公知の如く、バリア層６０は、好適には、窒化
チタン又はその他の適宜の耐火性窒化金属から形成する
ことが可能であり、又はチタン、チタン・タングステン
又はその他の適宜の耐火性金属から形成することが可能
である。バリア層は、一方、耐火性金属及びその上に形
成した耐火性窒化金属から形成することが可能であり、
例えば、チタン層の上に窒化チタンを形成することが可
能である。バリア層６０の物質及び厚さは上側に存在す
る導電層と下側に存在するランディングパッド５２との
間での原子の拡散を防止するために処理条件を最適化す
べく選択することが可能である。
に形成し、パターン形成し且つエッチングして導電性コ
ンタクト６２を形成する。コンタクト６２は、典型的に
は、当該技術分野において公知の如く、アルミニウム合
金又はアルミニウム合金の下側にバリア層６０が存在す
る複合構成体である。メタルコンタクト下側に形成した
バリア層は、ストレス誘起型マイグレーション及びエレ
クトロマイグレーションと呼ばれる公知の消耗傷害メカ
ニズムを減少させるために必要な場合がある。耐火性金
属又は耐火性窒化金属からなる薄いバリア層６０を、ス
パッタリング又はその他の適宜の方法にによって約４０
０乃至１０００Åの厚さに開口５９内及び誘電体層５８
の上に付着形成させることが可能である。当該技術分野
において公知の如く、バリア層６０は、好適には、窒化
チタン又はその他の適宜の耐火性窒化金属から形成する
ことが可能であり、又はチタン、チタン・タングステン
又はその他の適宜の耐火性金属から形成することが可能
である。バリア層は、一方、耐火性金属及びその上に形
成した耐火性窒化金属から形成することが可能であり、
例えば、チタン層の上に窒化チタンを形成することが可
能である。バリア層６０の物質及び厚さは上側に存在す
る導電層と下側に存在するランディングパッド５２との
間での原子の拡散を防止するために処理条件を最適化す
べく選択することが可能である。
【００２４】図６を参照すると、コンタクト６２は、二
重ランディングパッド４４及び５２を介して拡散領域３
４への電気的接続を行なっている。この実施例に示した
如く、誘電体層４０を介しての下側コンタクト開口の幅
及び位置の不整合、実効的には、キャッピング層１８を
貫通するポリシリコンゲート電極１６上方の開口が、コ
ンタクト開口の端部とトランジスタ１２の端部との間の
距離を減少させている。より厳しい不整合問題が発生
し、付加的なスペース即ち間隔の問題を発生させる場合
がある。更に、不整合が増加すると開口のアスペクト比
を増加させ、付加的な段差被覆問題を発生させる。然し
ながら、金属の代わりに開口内にポリシリコン４４が形
成されている場合には、ゲートに対するメタルコンタク
トのスペース即ち間隔に対する設計基準は侵害されるこ
とはなく、同時に、ポリシリコンのコンフォーマル即ち
適合的な付着がコンタクト開口の底部を充填する。
重ランディングパッド４４及び５２を介して拡散領域３
４への電気的接続を行なっている。この実施例に示した
如く、誘電体層４０を介しての下側コンタクト開口の幅
及び位置の不整合、実効的には、キャッピング層１８を
貫通するポリシリコンゲート電極１６上方の開口が、コ
ンタクト開口の端部とトランジスタ１２の端部との間の
距離を減少させている。より厳しい不整合問題が発生
し、付加的なスペース即ち間隔の問題を発生させる場合
がある。更に、不整合が増加すると開口のアスペクト比
を増加させ、付加的な段差被覆問題を発生させる。然し
ながら、金属の代わりに開口内にポリシリコン４４が形
成されている場合には、ゲートに対するメタルコンタク
トのスペース即ち間隔に対する設計基準は侵害されるこ
とはなく、同時に、ポリシリコンのコンフォーマル即ち
適合的な付着がコンタクト開口の底部を充填する。
【００２５】誘電体層４０を貫通する下側コンタクト開
口の不整合と比較して、図６に示したようなランディン
グパッド５２上方の上側コンタクト開口５９の幅及び位
置の不整合はそれほど問題ではない。ランディングパッ
ド４４，５２をコンタクト６２と活性領域３４との間に
形成した場合には、ゲートとコンタクトとの間のスペー
ス即ち間隔に対する設計基準が維持される。従って、ラ
ンディングパッド４４，５２の上側にはより幅広及び／
又はより浅いコンタクト開口５９を形成することが可能
であり、従って例えばアルミニウム又はコンタクト金属
の下側にバリア層を設けたその他の適宜のコンタクト金
属等のコンタクト金属の付着形成を容易化させる。コン
タクト開口の側部及び底部に沿って、より詳細には、角
部においてより一様に形成することが可能である。更
に、設計基準を侵すことなしにランディングパッド５２
上方のコンタクト開口５９の幾らかの不整合は許容する
ことが可能であり、そのような金属コンタクトに対する
コンタクト開口５９の不整合は拡散領域３４において、
この実施例においては、トランジスタ１２と２０との間
においては許容することは不可能である。
口の不整合と比較して、図６に示したようなランディン
グパッド５２上方の上側コンタクト開口５９の幅及び位
置の不整合はそれほど問題ではない。ランディングパッ
ド４４，５２をコンタクト６２と活性領域３４との間に
形成した場合には、ゲートとコンタクトとの間のスペー
ス即ち間隔に対する設計基準が維持される。従って、ラ
ンディングパッド４４，５２の上側にはより幅広及び／
又はより浅いコンタクト開口５９を形成することが可能
であり、従って例えばアルミニウム又はコンタクト金属
の下側にバリア層を設けたその他の適宜のコンタクト金
属等のコンタクト金属の付着形成を容易化させる。コン
タクト開口の側部及び底部に沿って、より詳細には、角
部においてより一様に形成することが可能である。更
に、設計基準を侵すことなしにランディングパッド５２
上方のコンタクト開口５９の幾らかの不整合は許容する
ことが可能であり、そのような金属コンタクトに対する
コンタクト開口５９の不整合は拡散領域３４において、
この実施例においては、トランジスタ１２と２０との間
においては許容することは不可能である。
【００２６】ポリシリコン間に誘電体を設けた二重ポリ
シリコンランディングパッドは、平坦性を向上させると
共に上側の金属コンタクトに対するアスペクト比を減少
させることによってバリア及び金属コンタクトの段差被
覆を改善させるという利点を有している。ポリシリコン
ランディングパッド４４と５２との間に誘電体を設ける
ことにより平坦性は更に向上させる。更に、基板トラン
ジスタに対して窒化物スペーサを使用し、ポリシリコン
用のコンタクト開口を活性区域コンタクトに対して自己
整合させその際に必要とされる設計基準を侵すことなし
に全体的なセル区域を減少させることが可能である。
シリコンランディングパッドは、平坦性を向上させると
共に上側の金属コンタクトに対するアスペクト比を減少
させることによってバリア及び金属コンタクトの段差被
覆を改善させるという利点を有している。ポリシリコン
ランディングパッド４４と５２との間に誘電体を設ける
ことにより平坦性は更に向上させる。更に、基板トラン
ジスタに対して窒化物スペーサを使用し、ポリシリコン
用のコンタクト開口を活性区域コンタクトに対して自己
整合させその際に必要とされる設計基準を侵すことなし
に全体的なセル区域を減少させることが可能である。
【００２７】図７Ａ乃至７Ｃを参照すると、特に、ポリ
シリコンランディングパッド５２の上方に高いアスペク
ト比のコンタクト開口５９が存在する場合には、別の導
電性コンタクトを形成することが可能である。図７を参
照すると、好適にはタングステンからなるプラグ６４を
ＣＶＤによって形成し且つエッチバックして誘電体層５
８の上表面を露出させることが可能である。この点につ
いては１９８５年４月１０日付で出願した米国特許第
４，５９２，８０２号により完全に記載されている。エ
ッチバックの後に、例えばアルミニウム合金からなる導
電層を形成し、且つ当該技術分野において公知の如くパ
ターン形成すると共にエッチングして、導電性プラグ６
４と後に形成される上側の導電性領域との間に導電性コ
ンタクト６６を形成することが可能である。タングステ
ンプラグを形成することによって、プラグ６４及び誘電
体層５８の上側により薄く且つ小さなアルミニウムコン
タクト６６を形成することが可能である。図７Ｂに示し
た如く、コンタクト６６の不整合、又は図７Ｃに示した
如くコンタクトの過小寸法が発生し、それが尚且つ装置
の一体性を維持している場合がある。オフセットが発生
するか又は導電性コンタクト６６の幅が開口５９の幅よ
りも小さい場合には、コンタクト６６がパターン形成さ
れ且つエッチングされる場合にタングステンはエッチス
トップとして作用する。
シリコンランディングパッド５２の上方に高いアスペク
ト比のコンタクト開口５９が存在する場合には、別の導
電性コンタクトを形成することが可能である。図７を参
照すると、好適にはタングステンからなるプラグ６４を
ＣＶＤによって形成し且つエッチバックして誘電体層５
８の上表面を露出させることが可能である。この点につ
いては１９８５年４月１０日付で出願した米国特許第
４，５９２，８０２号により完全に記載されている。エ
ッチバックの後に、例えばアルミニウム合金からなる導
電層を形成し、且つ当該技術分野において公知の如くパ
ターン形成すると共にエッチングして、導電性プラグ６
４と後に形成される上側の導電性領域との間に導電性コ
ンタクト６６を形成することが可能である。タングステ
ンプラグを形成することによって、プラグ６４及び誘電
体層５８の上側により薄く且つ小さなアルミニウムコン
タクト６６を形成することが可能である。図７Ｂに示し
た如く、コンタクト６６の不整合、又は図７Ｃに示した
如くコンタクトの過小寸法が発生し、それが尚且つ装置
の一体性を維持している場合がある。オフセットが発生
するか又は導電性コンタクト６６の幅が開口５９の幅よ
りも小さい場合には、コンタクト６６がパターン形成さ
れ且つエッチングされる場合にタングステンはエッチス
トップとして作用する。
【００２８】次に、図８及び９を参照して、本発明をサ
ブミクロンの幾何学的形状に適用するのに望ましいこと
について説明する。本プロセスは未来の技術における非
常に小さな幾何学的形状に対して非常に向いていること
が判明した。特徴寸法を減少させることの必要性はより
小さな装置寸法とさせている。新たな世代において減少
されるべき最も重要な寸法のうちの１つはトランジスタ
の最小ゲート長である。図８を参照すると、例えば０．
５ミクロン技術に対する典型的なゲート長は、Ｎチャン
ネルプルダウントランジスタ７０及び７０′に対しては
０．５ミクロンであり、一方図１及び８に示したような
パスゲート即ちトランスファゲートトランジスタ１２，
２０は、メモリセル７２の安定性を維持するために０．
５ミクロンよりも大きなものであることが必要とされ
る。パスゲート１６，２４及びそれらのセル相補物１
６′及び２４′が当該技術分野において公知の如くメモ
リセル７２からの読取りを行ない且つそれに対しての書
込みを行なうためにワードライン（ＷＬ）からターンオ
ン及びオフされると、Ｎチャンネルトランジスタは不所
望の状態へ変化してはならない。このことを達成するた
めに、Ｎチャンネルゲート長はより小さなもの、例えば
０．５ミクロンとされ、一方トランスファゲート長はよ
り大きなもの、例えば０．６ミクロンとされる。適宜の
ゲート長は、パスゲートトランジスタがターンオン及び
オフされる期間中にＮチャンネルトランジスタが安定状
態に維持されることを可能としながら、Ｎチャンネルト
ランジスタがパスゲートトランジスタよりも一層低いイ
ンピーダンス及び一層大きな利得を維持することを可能
とする。
ブミクロンの幾何学的形状に適用するのに望ましいこと
について説明する。本プロセスは未来の技術における非
常に小さな幾何学的形状に対して非常に向いていること
が判明した。特徴寸法を減少させることの必要性はより
小さな装置寸法とさせている。新たな世代において減少
されるべき最も重要な寸法のうちの１つはトランジスタ
の最小ゲート長である。図８を参照すると、例えば０．
５ミクロン技術に対する典型的なゲート長は、Ｎチャン
ネルプルダウントランジスタ７０及び７０′に対しては
０．５ミクロンであり、一方図１及び８に示したような
パスゲート即ちトランスファゲートトランジスタ１２，
２０は、メモリセル７２の安定性を維持するために０．
５ミクロンよりも大きなものであることが必要とされ
る。パスゲート１６，２４及びそれらのセル相補物１
６′及び２４′が当該技術分野において公知の如くメモ
リセル７２からの読取りを行ない且つそれに対しての書
込みを行なうためにワードライン（ＷＬ）からターンオ
ン及びオフされると、Ｎチャンネルトランジスタは不所
望の状態へ変化してはならない。このことを達成するた
めに、Ｎチャンネルゲート長はより小さなもの、例えば
０．５ミクロンとされ、一方トランスファゲート長はよ
り大きなもの、例えば０．６ミクロンとされる。適宜の
ゲート長は、パスゲートトランジスタがターンオン及び
オフされる期間中にＮチャンネルトランジスタが安定状
態に維持されることを可能としながら、Ｎチャンネルト
ランジスタがパスゲートトランジスタよりも一層低いイ
ンピーダンス及び一層大きな利得を維持することを可能
とする。
【００２９】図９を参照すると、この場合には、パスゲ
ートトランジスタ１２，２０に対するゲート長が０．６
ミクロンとして示されている。この長さは、設計基準が
維持される限り全体的な幾何学的形状を減少させること
により更に減少させることが可能である。問題となる１
つの重要な設計基準はゲートと金属コンタクトとの間の
スペース即ち間隔である。例えば、ポリシリコンゲート
電極１６の端部とコンタクト開口４２の端部との間には
充分な距離が存在せねばならない。この実施例において
は、側壁スペーサ２８は０．１５ミクロンの幅であり且
つ酸化物層４０は開口４２の底部近くにおいて０．１０
ミクロンの幅であり且つキャッピング層１８の上部上に
おいては０．１５ミクロンの厚さである。本実施例にお
いては０．２ミクロンの厚さを有するものとして示され
ているキャッピング層１８が形成されなかった場合に
は、側壁スペーサ２８はより小さなものとなる。キャッ
ピング層１８は、特に、図７に示した如く、開口４２が
不整合となり且つゲート電極１６又は側壁スペーサ２８
の上方において酸化物層４０を貫通して開口する場合
に、ゲート電極１６と開口４２内に形成されたコンタク
トとの間の距離を増加させることに貢献する。
ートトランジスタ１２，２０に対するゲート長が０．６
ミクロンとして示されている。この長さは、設計基準が
維持される限り全体的な幾何学的形状を減少させること
により更に減少させることが可能である。問題となる１
つの重要な設計基準はゲートと金属コンタクトとの間の
スペース即ち間隔である。例えば、ポリシリコンゲート
電極１６の端部とコンタクト開口４２の端部との間には
充分な距離が存在せねばならない。この実施例において
は、側壁スペーサ２８は０．１５ミクロンの幅であり且
つ酸化物層４０は開口４２の底部近くにおいて０．１０
ミクロンの幅であり且つキャッピング層１８の上部上に
おいては０．１５ミクロンの厚さである。本実施例にお
いては０．２ミクロンの厚さを有するものとして示され
ているキャッピング層１８が形成されなかった場合に
は、側壁スペーサ２８はより小さなものとなる。キャッ
ピング層１８は、特に、図７に示した如く、開口４２が
不整合となり且つゲート電極１６又は側壁スペーサ２８
の上方において酸化物層４０を貫通して開口する場合
に、ゲート電極１６と開口４２内に形成されたコンタク
トとの間の距離を増加させることに貢献する。
【００３０】本実施例においては、トランジスタ１２と
２０との間の最小スペース（間隔）は１．０ミクロンで
ある。従って、側壁スペーサ２８及び酸化物領域４０の
幅を差引いた後のコンタクト開口は０．５ミクロンであ
る。従って、ポリシリコンをコンフォーマル即ち適合的
に付着形成し且つパターン形成してランディングパッド
４４を形成する準備がなされる。ポリシリコンゲート１
６又は２４とポリシリコンランディングパッド４４との
間に必要とされる距離は維持され、短絡回路が形成され
ることがないことを確保する。本実施例においては、ラ
ンディングパッド４４は１．０±０．０５ミクロン又は
最大幅が１．１ミクロンであるようにパターン形成され
る。好適実施例においては、図７に示した第二ポリシリ
コンランディングパッド５２をパターン形成し、第一ポ
リシリコンランディングパッド４４と同一の寸法とさせ
る。
２０との間の最小スペース（間隔）は１．０ミクロンで
ある。従って、側壁スペーサ２８及び酸化物領域４０の
幅を差引いた後のコンタクト開口は０．５ミクロンであ
る。従って、ポリシリコンをコンフォーマル即ち適合的
に付着形成し且つパターン形成してランディングパッド
４４を形成する準備がなされる。ポリシリコンゲート１
６又は２４とポリシリコンランディングパッド４４との
間に必要とされる距離は維持され、短絡回路が形成され
ることがないことを確保する。本実施例においては、ラ
ンディングパッド４４は１．０±０．０５ミクロン又は
最大幅が１．１ミクロンであるようにパターン形成され
る。好適実施例においては、図７に示した第二ポリシリ
コンランディングパッド５２をパターン形成し、第一ポ
リシリコンランディングパッド４４と同一の寸法とさせ
る。
【００３１】図６を参照すると、導電性コンタクト６２
の幅が０．６ミクロンとして示されている。この寸法は
下側に存在するトポグラフィ（地形）及び臨界的な寸法
と共に上側に形成されるべき領域とそれと関連する寸法
の両方によって決定される。然しながら、図７Ａから理
解することが可能であるように、タングステンプラグの
上にアルミニウム層６６を形成する場合には、零包囲を
達成することが可能であり、その場合には、アルミニウ
ムの幅は開口５９の幅と同じか又はそれ以下（図７Ｃ参
照）である。
の幅が０．６ミクロンとして示されている。この寸法は
下側に存在するトポグラフィ（地形）及び臨界的な寸法
と共に上側に形成されるべき領域とそれと関連する寸法
の両方によって決定される。然しながら、図７Ａから理
解することが可能であるように、タングステンプラグの
上にアルミニウム層６６を形成する場合には、零包囲を
達成することが可能であり、その場合には、アルミニウ
ムの幅は開口５９の幅と同じか又はそれ以下（図７Ｃ参
照）である。
【００３２】より小型の幾何学的形状に対するその他の
所望な最大寸法を、本発明を将来の技術に適用可能な状
態を示した図９に図示してある。
所望な最大寸法を、本発明を将来の技術に適用可能な状
態を示した図９に図示してある。
【００３３】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 本発明の一実施例に基づいて半導体集積回路
を製造する一段階における状態を示した概略断面図。
を製造する一段階における状態を示した概略断面図。
【図２Ａ】 本発明の一実施例に基づいて半導体集積回
路を製造する一段階における状態を示した概略断面図。
路を製造する一段階における状態を示した概略断面図。
【図２Ｂ】 第二側壁スペーサを使用する変形例を示し
た概略断面図。
た概略断面図。
【図３】 本発明の一実施例に基づいて半導体集積回路
を製造する一段階における状態を示した概略断面図。
を製造する一段階における状態を示した概略断面図。
【図４】 本発明の一実施例に基づいて半導体集積回路
を製造する一段階における状態を示した概略断面図。
を製造する一段階における状態を示した概略断面図。
【図５】 本発明の一実施例に基づいて半導体集積回路
を製造する一段階における状態を示した概略断面図。
を製造する一段階における状態を示した概略断面図。
【図６】 本発明の一実施例に基づいて半導体集積回路
を製造する一段階における状態を示した概略断面図。
を製造する一段階における状態を示した概略断面図。
【図７Ａ】 本発明の別の実施例に基づいて半導体集積
回路を製造する一段階における状態を示した概略断面
図。
回路を製造する一段階における状態を示した概略断面
図。
【図７Ｂ】 本発明の別の実施例に基づいて半導体集積
回路を製造する一段階における状態を示した概略断面
図。
回路を製造する一段階における状態を示した概略断面
図。
【図７Ｃ】 本発明の別の実施例に基づいて半導体集積
回路を製造する一段階における状態を示した概略断面
図。
回路を製造する一段階における状態を示した概略断面
図。
【図８】 本発明の一実施例に基づいて構成した半導体
集積回路を示した概略図。
集積回路を示した概略図。
【図９】 図８に示した半導体集積回路の一部を示した
概略断面図。
概略断面図。
１０ シリコン基板 １２，２０ 基板トランジスタ １４，２２ ゲート酸化膜層 １６，２４ ゲート電極 ２８ 側壁スペーサ ３０ 軽度にドープしたドレイン領域 ３２，３４，３８ 拡散領域 ３６ 共用コンタクト ４０ 誘電体層 ４２ コンタクト開口 ４４ ポリシリコン層 ４４ 第一ランディングパッド ４８′ ＳＯＧ ５０ 誘電体層 ５２ 第二ポリシリコン層 ５２ 第二ランディングパッド ５６ ＢＰＳＧ層 ５８ 第三誘電体層 ５９ 開口 ６０ バリア層 ６２ 導電性コンタクト ６４ プラグ ６６ アルミニウムコンタクト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランク アール． ブライアント アメリカ合衆国， テキサス 76201， デントン， クレストウッド 2125 (72)発明者 ロイ エヌ． ニューエン アメリカ合衆国， テキサス 75007， カーロルトン， ブライトン ドライブ 1724 (72)発明者 アーサー ピイ． バラシンスキー アメリカ合衆国， テキサス 75287， ダラス， ハバーウッド レーン 4849, ナンバー 306
Claims (37)
- 【請求項１】 半導体集積回路の一部の製造方法におい
て、 実質的に活性領域上に第一誘電体を介して第一開口を形
成し、 前記第一開口内及び前記誘電体層の一部の上に第一ポリ
シリコンランディングパッドを形成し、 前記第一開口内の前記第一ランディングパッドの一部の
上に誘電体プラグを形成し、 第二開口が貫通する第二誘電体層を前記第一ランディン
グパッドの一部の上に形成し且つ前記第一誘電体層は前
記第一ランディングパッドの一部を前記活性領域上にお
いて露出させたままとし、 前記第一ランディングパッドの露出された部分及び前記
第二誘電体層の一部の上に第二ポリシリコンランディン
グパッドを形成し、 第三開口が貫通する第三誘電体層を前記第二ランディン
グパッドの一部及び前記第二誘電体層の一部の上に形成
し、 前記第三誘電体層の第三開口内及び前記第二ランディン
グパッドの露出部分の上に導電層を形成する、上記各ス
テップを有することを特徴とする方法。 - 【請求項２】 請求項１において、前記領域及び層の各
々が０．５ミクロン以下の技術に対する設計基準に適用
可能な寸法を有することを特徴とする方法。 - 【請求項３】 請求項１において、前記活性領域が２つ
の隣接したトランジスタのソース及びドレイン領域であ
ることを特徴とする方法。 - 【請求項４】 請求項３において、前記隣接するトラン
ジスタがメモリセルのパスゲートトランジスタであるこ
とを特徴とする方法。 - 【請求項５】 請求項４において、前記隣接するパスゲ
ートトランジスタが約０．６ミクロンの最大ゲート長を
有することを特徴とする方法。 - 【請求項６】 請求項３において、前記隣接するトラン
ジスタがメモリセルのＮチャンネルプルダウントランジ
スタであることを特徴とする方法。 - 【請求項７】 請求項４において、前記隣接するＮチャ
ンネルトランジスタが約０．５ミクロンの最大ゲート長
を有することを特徴とする方法。 - 【請求項８】 請求項３において、前記第一誘電体層を
貫通する第一開口が２つの隣接するトランジスタのうち
の一方を封止する誘電体の一部の上に開口していること
を特徴とする方法。 - 【請求項９】 請求項３において、前記２つの隣接する
トランジスタの各々のゲート電極間の距離が約１．０ミ
クロンであることを特徴とする方法。 - 【請求項１０】 請求項１において、前記第一開口が約
０．５±０．０５ミクロン幅であることを特徴とする方
法。 - 【請求項１１】 請求項１において、前記第一誘電体層
がドープしていない酸化物を有することを特徴とする方
法。 - 【請求項１２】 請求項１において、前記第一誘電体層
が水平表面上において約０．１５ミクロン及び垂直表面
上において０．１０ミクロンの最大厚さを有しているこ
とを特徴とする方法。 - 【請求項１３】 請求項１において、前記第一誘電体層
をエッチングし、その際に前記層の水平部分の厚さを最
小とし、一方活性領域に近い垂直表面上において約０．
１０ミクロンの厚さを維持することを特徴とする方法。 - 【請求項１４】 請求項１において、前記第一ランディ
ングパッドが約１．１±０．５ミクロン幅であることを
特徴とする方法。 - 【請求項１５】 請求項１において、前記第二ランディ
ングパッドが約１．１±０．５ミクロン幅であることを
特徴とする方法。 - 【請求項１６】 請求項１において、前記導電性コンタ
クトが前記第三誘電体層の上表面において約０．６ミク
ロン幅であることを特徴とする方法。 - 【請求項１７】 請求項１において、前記誘電体プラグ
がスピン・オン・ガラスを有することを特徴とする方
法。 - 【請求項１８】 請求項１において、前記第一ポリシリ
コンランディングパッドが約５００乃至２０００Åの間
の厚さを有していることを特徴とする方法。 - 【請求項１９】 請求項１において、前記第二ポリシリ
コンランディングパッドが約５００乃至２０００Åの間
の厚さを有していることを特徴とする方法。 - 【請求項２０】 請求項１において、前記第二誘電体層
がドープしていない酸化物を有することを特徴とする方
法。 - 【請求項２１】 請求項１において、前記第三誘電体層
がＢＰＳＧを有することを特徴とする方法。 - 【請求項２２】 請求項１において、前記第三誘電体層
がドープしていない酸化物層の上側に存在するＢＰＳＧ
を有することを特徴とする方法。 - 【請求項２３】 請求項１において、前記第二誘電体層
が約１０００乃至２０００Åの間の厚さを有しているこ
とを特徴とする方法。 - 【請求項２４】 請求項１において、前記第三誘電体層
が約３０００乃至１２０００Åの間の厚さを有している
ことを特徴とする方法。 - 【請求項２５】 請求項１において、前記導電性コンタ
クトがアルミニウム合金を有することを特徴とする方
法。 - 【請求項２６】 請求項１において、前記導電性コンタ
クトがアルミニウム合金／バリア二重層を有することを
特徴とする方法。 - 【請求項２７】 請求項１において、前記導電性コンタ
クトがアルミニウム合金の下側に存在するタングステン
プラグを有することを特徴とする方法。 - 【請求項２８】 請求項２７において、前記アルミニウ
ム合金が前記タングステンプラグに対する開口より小さ
な幅を有することを特徴とする方法。 - 【請求項２９】 請求項２７において、前記アルミニウ
ム合金が前記タングステンプラグの一部及び前記第三誘
電体層の上表面の一部の上に形成されることを特徴とす
る方法。 - 【請求項３０】 請求項１において、前記第三開口の中
心が前記第二ランディングパッドの中心からオフセット
していることを特徴とする方法。 - 【請求項３１】 半導体集積回路の一部の製造方法にお
いて、 基板の一部の上に複数個の装置を形成し、 少なくとも２つの装置の間において基板上に活性領域を
形成し、 前記装置及び前記活性領域の上に第一誘電体層を形成
し、 前記第一誘電体層をエッチングして前記活性領域の一部
を露出させる第一開口を形成し、 前記第一開口における前記活性領域の露出部分及び前記
第一誘電体層の一部の上にドープした第一ポリシリコン
層を形成し、 前記第一ポリシリコン層の上にスピン・オン・ガラス層
を形成し、 前記スピン・オン・ガラスをエッチバックして前記ドー
プしたポリシリコン層の上部部分を露出させ、 前記第一ポリシリコン層及び残存するスピン・オン・ガ
ラス層の上にドープした第二ポリシリコン層を形成し、 前記第二ポリシリコン層の一部を露出させる第二開口を
貫通させた第二ポリシリコン層の上に第二誘電体層を形
成し、 前記第二開口内に導電性コンタクトを形成する、上記各
ステップを有することを特徴とする方法。 - 【請求項３２】 請求項３１において、前記第一及び第
二ポリシリコン層の一部の間で且つ前記第一誘電体層の
上に平坦化用の第三誘電体層を形成することを特徴とす
る方法。 - 【請求項３３】 請求項３１において、前記導電性コン
タクトを前記第二誘電体層の一部の上に形成することを
特徴とする方法。 - 【請求項３４】 本体の表面に形成した半導体集積回路
において、 基板上に設けた複数個の装置、 少なくとも２つの装置の間において前記基板上に設けた
活性領域、 前記装置の少なくとも一部及び前記活性領域の一部の上
に設けた第一誘電体層、 前記活性領域の露出部分及び前記第一誘電体層の一部の
上に設けた第一ポリシリコンランディングパッド、 前記ポリシリコンランディングパッドの上表面が露出さ
れており前記ポリシリコンランディングパッドの一部の
上に設けた誘電体ポケット、 前記第一ポリシリコンランディングパッドの露出部分及
び前記誘電体ポケットの上に設けた第二ポリシリコンラ
ンディングパッド、を有することを特徴とする集積回
路。 - 【請求項３５】 請求項３４において、前記第一及び第
二ランディングパッドの間に第二誘電体層が設けられて
いることを特徴とする集積回路。 - 【請求項３６】 請求項３４において、前記第二ランデ
ィングパッドの一部の上に第三誘電体層が設けられてい
ることを特徴とする集積回路。 - 【請求項３７】 請求項３６において、前記第二ランデ
ィングパッドの露出部分の上に導電性コンタクトが設け
られていることを特徴とする集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US420105 | 1995-04-11 | ||
| US08/420,105 US5705427A (en) | 1994-12-22 | 1995-04-11 | Method of forming a landing pad structure in an integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08298249A true JPH08298249A (ja) | 1996-11-12 |
| JP4101315B2 JP4101315B2 (ja) | 2008-06-18 |
Family
ID=23665098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08965796A Expired - Lifetime JP4101315B2 (ja) | 1995-04-11 | 1996-04-11 | 集積回路におけるランディングパッド構成体の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5705427A (ja) |
| EP (1) | EP0738005B1 (ja) |
| JP (1) | JP4101315B2 (ja) |
| DE (1) | DE69630257T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013062280A (ja) * | 2011-09-12 | 2013-04-04 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0802564A3 (en) * | 1996-04-19 | 1999-02-24 | Nec Corporation | Semiconductor device having high resistive element including high melting point metal |
| JP3253552B2 (ja) * | 1996-05-31 | 2002-02-04 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US6214658B1 (en) | 1996-12-09 | 2001-04-10 | Texas Instruments Incorporated | Self-aligned contact structure and method |
| JPH10172962A (ja) * | 1996-12-10 | 1998-06-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6849557B1 (en) * | 1997-04-30 | 2005-02-01 | Micron Technology, Inc. | Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide |
| US6004861A (en) * | 1997-12-19 | 1999-12-21 | Advanced Micro Devices | Process for making a discontinuous source/drain formation for a high density integrated circuit |
| US6083803A (en) | 1998-02-27 | 2000-07-04 | Micron Technology, Inc. | Semiconductor processing methods of forming a conductive projection and methods of increasing alignment tolerances |
| TW396527B (en) * | 1998-06-29 | 2000-07-01 | United Microelectronics Corp | Manufacturing method for forming bit line and node contact landing pad simultaneously |
| JP2000183104A (ja) * | 1998-12-15 | 2000-06-30 | Texas Instr Inc <Ti> | 集積回路上でボンディングするためのシステム及び方法 |
| US6303992B1 (en) * | 1999-07-06 | 2001-10-16 | Visteon Global Technologies, Inc. | Interposer for mounting semiconductor dice on substrates |
| US6168984B1 (en) | 1999-10-15 | 2001-01-02 | Taiwan Semiconductor Manufacturing Company | Reduction of the aspect ratio of deep contact holes for embedded DRAM devices |
| US6664639B2 (en) * | 2000-12-22 | 2003-12-16 | Matrix Semiconductor, Inc. | Contact and via structure and method of fabrication |
| US6706608B2 (en) * | 2001-02-28 | 2004-03-16 | Micron Technology, Inc. | Memory cell capacitors having an over/under configuration |
| US6989108B2 (en) * | 2001-08-30 | 2006-01-24 | Micron Technology, Inc. | Etchant gas composition |
| JP2003100769A (ja) * | 2001-09-20 | 2003-04-04 | Nec Corp | 半導体装置およびその製造方法 |
| US20060007772A1 (en) * | 2002-03-19 | 2006-01-12 | O2Ic, Inc. | Non-volatile memory device |
| US7186612B2 (en) * | 2004-01-28 | 2007-03-06 | O2Ic, Inc. | Non-volatile DRAM and a method of making thereof |
| US20050219913A1 (en) * | 2004-04-06 | 2005-10-06 | O2Ic, Inc. | Non-volatile memory array |
| TWI258176B (en) * | 2005-05-12 | 2006-07-11 | Siliconware Precision Industries Co Ltd | Semiconductor device and fabrication method thereof |
| KR101087880B1 (ko) * | 2008-09-09 | 2011-11-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR101205053B1 (ko) * | 2011-02-28 | 2012-11-26 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성방법 |
| US10522392B2 (en) * | 2017-05-31 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of fabricating the same |
| US11264419B2 (en) * | 2019-12-30 | 2022-03-01 | Omnivision Technologies, Inc. | Image sensor with fully depleted silicon on insulator substrate |
| KR20220003870A (ko) | 2020-07-02 | 2022-01-11 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
Family Cites Families (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4441247A (en) * | 1981-06-29 | 1984-04-10 | Intel Corporation | Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate |
| JPS6116571A (ja) * | 1984-07-03 | 1986-01-24 | Ricoh Co Ltd | 半導体装置の製造方法 |
| US4851895A (en) * | 1985-05-06 | 1989-07-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Metallization for integrated devices |
| JPS62136856A (ja) * | 1985-12-11 | 1987-06-19 | Toshiba Corp | 半導体装置の製造方法 |
| US5247199A (en) * | 1986-01-15 | 1993-09-21 | Harris Corporation | Process for forming twin well CMOS integrated circuits |
| US4707457A (en) * | 1986-04-03 | 1987-11-17 | Advanced Micro Devices, Inc. | Method for making improved contact for integrated circuit structure |
| JPS62272555A (ja) * | 1986-05-20 | 1987-11-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63239973A (ja) * | 1986-10-08 | 1988-10-05 | テキサス インスツルメンツ インコーポレイテツド | 集積回路およびその製造方法 |
| US4782380A (en) * | 1987-01-22 | 1988-11-01 | Advanced Micro Devices, Inc. | Multilayer interconnection for integrated circuit structure having two or more conductive metal layers |
| US4795722A (en) * | 1987-02-05 | 1989-01-03 | Texas Instruments Incorporated | Method for planarization of a semiconductor device prior to metallization |
| US4789885A (en) * | 1987-02-10 | 1988-12-06 | Texas Instruments Incorporated | Self-aligned silicide in a polysilicon self-aligned bipolar transistor |
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| US4795718A (en) * | 1987-05-12 | 1989-01-03 | Harris Corporation | Self-aligned contact for MOS processing |
| US5071783A (en) * | 1987-06-17 | 1991-12-10 | Fujitsu Limited | Method of producing a dynamic random access memory device |
| JPH07114214B2 (ja) * | 1987-08-03 | 1995-12-06 | 三菱電機株式会社 | 半導体装置 |
| US4822749A (en) * | 1987-08-27 | 1989-04-18 | North American Philips Corporation, Signetics Division | Self-aligned metallization for semiconductor device and process using selectively deposited tungsten |
| US5236867A (en) * | 1987-11-13 | 1993-08-17 | Matsushita Electronics Corporation | Manufacturing method of contact hole arrangement of a semiconductor device |
| US5081516A (en) * | 1987-12-02 | 1992-01-14 | Advanced Micro Devices, Inc. | Self-aligned, planarized contacts for semiconductor devices |
| US4922311A (en) * | 1987-12-04 | 1990-05-01 | American Telephone And Telegraph Company | Folded extended window field effect transistor |
| US4844776A (en) * | 1987-12-04 | 1989-07-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method for making folded extended window field effect transistor |
| US4868138A (en) * | 1988-03-23 | 1989-09-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming a self-aligned source/drain contact for an MOS transistor |
| US4994410A (en) * | 1988-04-04 | 1991-02-19 | Motorola, Inc. | Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process |
| JPH0797928B2 (ja) * | 1988-06-03 | 1995-10-25 | 井関農機株式会社 | 移動農作業機のローリング装置 |
| EP0369336A3 (en) * | 1988-11-14 | 1990-08-22 | National Semiconductor Corporation | Process for fabricating bipolar and cmos transistors on a common substrate |
| JP2623812B2 (ja) * | 1989-01-25 | 1997-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH02272555A (ja) * | 1989-04-14 | 1990-11-07 | Fuji Photo Film Co Ltd | 画像形成方法 |
| JPH02285638A (ja) * | 1989-04-27 | 1990-11-22 | Toshiba Corp | 半導体装置 |
| US4908332A (en) * | 1989-05-04 | 1990-03-13 | Industrial Technology Research Institute | Process for making metal-polysilicon double-layered gate |
| JPH0316220A (ja) * | 1989-06-14 | 1991-01-24 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5192715A (en) * | 1989-07-25 | 1993-03-09 | Advanced Micro Devices, Inc. | Process for avoiding spin-on-glass cracking in high aspect ratio cavities |
| JPH0373531A (ja) * | 1989-08-14 | 1991-03-28 | Nec Corp | 多層配線構造を有する半導体装置の製造方法 |
| JPH06105726B2 (ja) * | 1989-10-13 | 1994-12-21 | 三菱電機株式会社 | 半導体集積回路装置 |
| US5036378A (en) * | 1989-11-01 | 1991-07-30 | At&T Bell Laboratories | Memory device |
| US5275972A (en) * | 1990-02-19 | 1994-01-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window |
| US5210429A (en) * | 1990-06-29 | 1993-05-11 | Sharp Kabushiki Kaisha | Static RAM cell with conductive straps formed integrally with thin film transistor gates |
| EP0469214A1 (en) * | 1990-07-31 | 1992-02-05 | International Business Machines Corporation | Method of forming stacked conductive and/or resistive polysilicon lands in multilevel semiconductor chips and structures resulting therefrom |
| US4997790A (en) * | 1990-08-13 | 1991-03-05 | Motorola, Inc. | Process for forming a self-aligned contact structure |
| US5158910A (en) * | 1990-08-13 | 1992-10-27 | Motorola Inc. | Process for forming a contact structure |
| US5214305A (en) * | 1990-08-28 | 1993-05-25 | United Microelectronics Corporation | Polycide gate MOSFET for integrated circuits |
| JPH04162668A (ja) * | 1990-10-26 | 1992-06-08 | Hitachi Ltd | 半導体装置およびその製造方法 |
| EP0499433B1 (en) * | 1991-02-12 | 1998-04-15 | Matsushita Electronics Corporation | Semiconductor device with improved reliability wiring and method of its fabrication |
| JPH0541378A (ja) * | 1991-03-15 | 1993-02-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH04307732A (ja) * | 1991-04-04 | 1992-10-29 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| JPH04320330A (ja) * | 1991-04-19 | 1992-11-11 | Sharp Corp | 半導体装置のコンタクト部の形成方法 |
| US5198683A (en) * | 1991-05-03 | 1993-03-30 | Motorola, Inc. | Integrated circuit memory device and structural layout thereof |
| KR930010081B1 (ko) * | 1991-05-24 | 1993-10-14 | 현대전자산업 주식회사 | 2중 적층캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 |
| US5110752A (en) * | 1991-07-10 | 1992-05-05 | Industrial Technology Research Institute | Roughened polysilicon surface capacitor electrode plate for high denity dram |
| DE69226223T2 (de) * | 1991-08-21 | 1998-12-24 | Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. | Kontaktausrichtung für Festwertspeicher |
| US5298463A (en) * | 1991-08-30 | 1994-03-29 | Micron Technology, Inc. | Method of processing a semiconductor wafer using a contact etch stop |
| US5298792A (en) * | 1992-02-03 | 1994-03-29 | Micron Technology, Inc. | Integrated circuit device with bi-level contact landing pads |
| KR930020669A (ko) * | 1992-03-04 | 1993-10-20 | 김광호 | 고집적 반도체장치 및 그 제조방법 |
| EP0566253A1 (en) * | 1992-03-31 | 1993-10-20 | STMicroelectronics, Inc. | Method for forming contact structures in integrated circuits |
| US5229326A (en) * | 1992-06-23 | 1993-07-20 | Micron Technology, Inc. | Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device |
| US5316976A (en) * | 1992-07-08 | 1994-05-31 | National Semiconductor Corporation | Crater prevention technique for semiconductor processing |
| DE69330302T2 (de) * | 1992-09-04 | 2002-01-10 | Mitsubishi Denki K.K., Tokio/Tokyo | Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung |
| US5308795A (en) * | 1992-11-04 | 1994-05-03 | Actel Corporation | Above via metal-to-metal antifuse |
| US5359226A (en) * | 1993-02-02 | 1994-10-25 | Paradigm Technology, Inc. | Static memory with self aligned contacts and split word lines |
| US5616934A (en) * | 1993-05-12 | 1997-04-01 | Micron Technology, Inc. | Fully planarized thin film transistor (TFT) and process to fabricate same |
| US5334862A (en) * | 1993-08-10 | 1994-08-02 | Micron Semiconductor, Inc. | Thin film transistor (TFT) loads formed in recessed plugs |
| JP2684978B2 (ja) * | 1993-11-25 | 1997-12-03 | 日本電気株式会社 | 半導体装置 |
| US5420058A (en) * | 1993-12-01 | 1995-05-30 | At&T Corp. | Method of making field effect transistor with a sealed diffusion junction |
| US5541137A (en) * | 1994-03-24 | 1996-07-30 | Micron Semiconductor Inc. | Method of forming improved contacts from polysilicon to silicon or other polysilicon layers |
| US5633196A (en) * | 1994-05-31 | 1997-05-27 | Sgs-Thomson Microelectronics, Inc. | Method of forming a barrier and landing pad structure in an integrated circuit |
| US5702979A (en) * | 1994-05-31 | 1997-12-30 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5514622A (en) * | 1994-08-29 | 1996-05-07 | Cypress Semiconductor Corporation | Method for the formation of interconnects and landing pads having a thin, conductive film underlying the plug or an associated contact of via hole |
-
1995
- 1995-04-11 US US08/420,105 patent/US5705427A/en not_active Expired - Lifetime
-
1996
- 1996-04-10 EP EP96302515A patent/EP0738005B1/en not_active Expired - Lifetime
- 1996-04-10 DE DE69630257T patent/DE69630257T2/de not_active Expired - Fee Related
- 1996-04-11 JP JP08965796A patent/JP4101315B2/ja not_active Expired - Lifetime
-
1997
- 1997-10-02 US US08/943,382 patent/US6093963A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013062280A (ja) * | 2011-09-12 | 2013-04-04 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0738005A3 (en) | 1996-12-04 |
| DE69630257D1 (de) | 2003-11-13 |
| DE69630257T2 (de) | 2004-08-26 |
| JP4101315B2 (ja) | 2008-06-18 |
| US5705427A (en) | 1998-01-06 |
| EP0738005B1 (en) | 2003-10-08 |
| EP0738005A2 (en) | 1996-10-16 |
| US6093963A (en) | 2000-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4101315B2 (ja) | 集積回路におけるランディングパッド構成体の製造方法 | |
| US5719071A (en) | Method of forming a landing pad sturcture in an integrated circuit | |
| US5744384A (en) | Semiconductor structures which incorporate thin film transistors | |
| EP0718879B1 (en) | Method of forming a landing pad structure in an integrated circuit | |
| US5744394A (en) | Method for fabricating a semiconductor device having copper layer | |
| US5956615A (en) | Method of forming a metal contact to landing pad structure in an integrated circuit | |
| US6838732B2 (en) | Semiconductor device and method for manufacturing the same | |
| US5793111A (en) | Barrier and landing pad structure in an integrated circuit | |
| US6777341B2 (en) | Method of forming a self-aligned contact, and method of fabricating a semiconductor device having a self-aligned contact | |
| KR100258378B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| US6087727A (en) | Misfet semiconductor device having different vertical levels | |
| US5578872A (en) | Planar contact with a void | |
| US20020000627A1 (en) | Method of forming an integrated circuit contact structure having gate electrode protection for self-aligned contacts with zero enclosure | |
| JPH0878354A (ja) | 集積回路におけるコンタクト及びその製造方法 | |
| US5945738A (en) | Dual landing pad structure in an integrated circuit | |
| JP4156044B2 (ja) | 集積回路におけるランディングパッド構成体の製造方法 | |
| US6559489B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH10189486A (ja) | 半導体装置及びその製造方法 | |
| TW436986B (en) | Embedded DRAM self-aligned contact with borderless contact and method for making the same | |
| JPH05211131A (ja) | 半導体装置 | |
| US20060141779A1 (en) | Method for forming an aluminum contact | |
| JPH0964202A (ja) | 半導体メモリ装置およびその製造方法 | |
| JPH02260427A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |