JPH08222654A - ボール・グリッド・アレイ・アセンブリ用マルチ・ストランド基板および方法 - Google Patents
ボール・グリッド・アレイ・アセンブリ用マルチ・ストランド基板および方法Info
- Publication number
- JPH08222654A JPH08222654A JP7326277A JP32627795A JPH08222654A JP H08222654 A JPH08222654 A JP H08222654A JP 7326277 A JP7326277 A JP 7326277A JP 32627795 A JP32627795 A JP 32627795A JP H08222654 A JPH08222654 A JP H08222654A
- Authority
- JP
- Japan
- Prior art keywords
- bga
- substrate
- array
- package
- assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
- Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals
Abstract
て機器の使用も可能とし、しかも組み立てプロセス中に
歪まない、価格効率の高いプリント配線基板が得られる
マルチ・ストランド・プリント回路基板およびその製造
方法を提供する。 【解決手段】 ボール・グリッド・アレイ(BGA)ア
センブリ用マルチ・ストランド・プリント回路基板は、
N行(14)およびM列(16)に配列されNxMアレ
イを形成する複数のBGA基板(12)を有するプリン
ト配線基板(11)を含む。NおよびMは2以上であ
り、NxMアレイのサイズは、複数のBGA基板(1
2)の各々が、約0.15mm(約6ミル)未満の平面
性ばらつきを維持するように選択される。プリント配線
基板(11)は、平面性ばらつきを最少に抑え、支持用
パレットやトレイを用いる必要なく、製造者が自動組み
立て機械を使用できるのに十分な厚さ(26)を有す
る。
Description
ージに関し、更に特定すれば、ボール・グリッド・アレ
イ半導体パッケージング(ball-grid array semiconduct
or packaging)に関するものである。
導体パッケージは、電子産業では公知である。BGAパ
ッケージは、クワッド平面パック(QFP:quad flat p
ack)パッケージよりも表面実装相互接続密度を高める
ことができる。業界において共通する意見は、250本
以上の入出力(I/O)を必要とする場合に、BGAパ
ッケージはQFPパッケージよりも価格効率が高いとい
うことである。しかしながら、I/Oが100本までの
場合にも、価格効率の高いBGAによる解決案に対し
て、高い要求がある。
35ミリメートル(mm)の厚さを有する有機樹脂プリ
ント配線基板(printed wiring board substrate)を、金
属パレット即ち支持素子上に配置する。金属パレット
は、組み立て工程の大部分の間、プリント配線基板を支
えるものである。プリント配線基板は、単一BGA基
板、即ち、多数のBGA基板から成る1本の列即ちスト
ランドから成る。入手可能な最も大きな単一ストランド
・プリント配線基板は、最大全長が約200mmの1x
6プリント配線基板である。次に、多数のボンディング
・パッドを有する半導体ダイを、BGA基板上面側に配
置されているダイ・パッドに接着する。更に、ワイヤ・
ボンドをボンディング・パッド、およびBGA基板の上
面側のボンド・ポスト(bond post)に接着する。次に、
半導体ダイおよびワイヤ・ボンドを、有機材料で封入す
る。封入後、封入材を高温で硬化させる。更に、導電性
はんだボールを接点パッドに接着する。接点パッドはB
GA基板の下面側にあり、はんだリフロー・プロセスを
用いて、導電性トレースを介してボンド・ポストに電気
的に結合される。次に、各BGAパッケージにマークを
付ける。多数のBGAパッケージを含む単一ストランド
を用いる場合、打ち抜きプレス(punch press)のような
分離プロセス(singulation process)を用いて、多数の
BGAパッケージを個々のユニットに分離する。
欠点がある。上述のプロセスは、組み立て工程の大部分
の間薄いBGA基板を支持する金属パレットを必要とす
るので、このプロセスは大量自動組み立てには適さな
い。結果として、製造者は、BGAパッケージの組み立
てのために、余分に機器を購入しなければならない。こ
のために、機器および余分な工場空間のために資本の投
下を必要とする。更に、単一ストランドまたは数個の基
板を含む単一ストランドのみが用いられるので、大量の
BGAパッケージを効率的に生産することは、製造者に
とって困難である。加えて、上述のプロセスは、様々な
プロセス工程において、金属パレットの装填および除
去、または素子の支持に多大な労働力の投入を必要とす
る。これは、製造のサイクル時間および品質に悪影響を
与えるものである。更に、パレットは、自動化機器と共
に使用するために精度の高い許容度が要求され、しかも
製造ライン全体にわたってプロセス中の作業(WIP:work-
in-process)を支持するために、製造者が大量の在庫を
有していなければならないので、パレットは高価なもの
となる。
て後、各BGA基板は、基板上の3点で測定した場合
に、平面性(planarity)のばらつきを約0.15ミリメ
ートル(約6ミル)未満に維持することが必須要件にな
っている。言い換えれば、各BGA基板は、過度に歪ん
でいてはならない、即ち、非平面状であってはならな
い。この厳格な標準および歪みに対する心配のために、
プリント配線基板供給業者およびBGA半導体製造者
は、既存の1x6単一ストランド・プリント配線基板よ
りも広い基板を作成しようという意欲が湧かないのであ
る。
まっているため、大量自動組み立てに適し、既存の自動
組み立て機器の使用も可能とし、しかも組み立てプロセ
ス中に歪まない、価格効率の高いプリント配線基板の必
要性があることは、至極明瞭である。
よるボール・グリッド・アレイ(BGA)アセンブリ用
マルチ・ストランド・プリント回路基板およびその製造
方法によって解消される。本発明のマルチ・ストランド
・プリント回路基板は、N行およびM列に配列されNx
Mアレイを形成する複数のBGA基板を有するプリント
配線基板を含む。NおよびMは2以上であり、NxMア
レイのサイズは、複数のBGA基板の各々が、約0.1
5mm(約6ミル)未満の平面性ばらつきを維持するよ
うに選択される。プリント配線基板は、平面性ばらつき
を最少に抑え、支持用パレットやトレイを用いる必要な
く、製造者が自動組み立て機械を使用できるのに十分な
厚さを有する。
より、よりよく理解することができる。図1は、マルチ
・ストランド基板、プリント回路基板、即ち配線基板
(PCB)11を示す。PCB11は、典型的に、ビス
マレイミド・トリアジン(BT:bismaleimide-triazin)樹
脂、FR−4基板等のような、有機エポキシ・ガラス樹
脂を基にした物質で形成される。PCB11は、BGA
基板、即ち、NxMのパターン即ちアレイを形成するよ
うにN行14およびM列16に配列された、パターン・
パッケージ基板(patterned package subsrates)12を
含む。BGA基板12の各々は、ダイ接着部即ちボンデ
ィング・パッド13を含む。ボンディング・パッド13
は、典型的に、銅または金メッキされた銅から成る。ダ
イ接着パッド13は、十字、「ユニオン・ジャック」、
またはその他の特別な幾何学的形状のようなパターンに
形成された、メタライゼーション領域である。図面の過
密を避けるために、導電性トレースは示さないことにす
る(導電性トレースは図2に示されている)。PCB1
1は、公知のプリント回路基板製造技法を用いて形成さ
れる。
に、NおよびMは少なくとも2以上とすることが好まし
い。BGA基板12の最終的な寸法に応じて、全組み立
て工程が完了した後に、BGA基板12の各々の平面性
ばらつきが、BGA基板12の各々上で約0.15mm
未満となるように、NおよびMを選択する。言い換えれ
ば、組み立て中、BGA基板12の各々は、約0.15
mmを越えた非平面状態にまで歪まないようにする。ま
た、PCB11は、歪み即ち非平面性を最少に抑えるの
に十分な厚さ26(図2に示す)を有する。以下で述べ
るが、厚さ26は、少なくとも0.5mm程度であるこ
とが好ましい。標準的な業界の慣例によれば、歪みが所
与の単位以内であるか否かは、着座面(seating plane)
(BGA基板から最大量離れているスタンドオフを有す
る3つの導電性はんだボール(図2参照))と、基板か
ら最少量離れているスタンドオフを有する導電性はんだ
ボールとの間の最大差を測定することによって決定され
る。歪みの測定は、PCB11が個々のBGAユニット
に分離された後に行われる。
応力緩和スロット即ちスロット19を、PCB11上の
様々な場所に含む。また、スロット19はPCB11を
貫通することが好ましい。スロット19は、全て同一サ
イズ、または異なるサイズである。更に、スロット19
は、BGA基板12の各々の歪みを最少に抑える。ま
た、PCB11は、整合孔21を、PCB11の一方の
辺または両側の辺に沿って含むことが好ましい。整合孔
21は、PCB11の上面から下面まで貫通する。整合
孔21は、ダイ接着およびワイヤ・ボンディング機器の
自動組み立てを支援するために、これらの機器が必要と
する場所に配置される。加えて、PCB11は、孔22
をPCB11周囲に、そして孔23をPCB11の一方
の辺に沿って含むことが好ましい。孔22は自動配向構
造を与えるので、製造者はPCB11を後ろ向きに即ち
ひっくり返して組み立て機器に挿入しなくてもよい。ま
た、孔23は配向構造を与えるので、製造者はPCB1
1を治具装置に自動的に(robotically)配置することが
できる。
GA素子に対して、Nは2に等しく、Mは6に等しく、
PCB11は187mm程度の長さ17と、63mm程
度の幅18とを有する。上述の仕様は、23mmx23
mmおよび25mmx25mmのBGA素子にも好まし
いものである。好適実施例では、9mmx9mmのBG
A素子に対して、Nは4に等しく、Mは12に等しく、
長さ17は200mm程度、幅18は63mm程度であ
る。好適実施例では、10.4mmx10.4mmのB
GA素子に対して、Nは4に等しく、Mは12に等し
く、長さ17は212mm程度、幅18は63mm程度
である。好適実施例では、15mmx15mmのBGA
素子に対して、Nは3に等しく、Mは9に等しく、長さ
17は187mm程度、幅18は63mm程度である。
好適実施例は、14mmx22mmのBGA素子に対し
て、Nは2に等しく、Mは9に等しく、長さ17は18
7mm程度、幅18は63mm程度である。あるいは、
14mmx22mmのBGA素子に対して、Nは3に等
しく、Mは6に等しくし、長さ17および幅18は上記
と同一としてもよい。好適実施例では、35mmx35
mmのBGA素子に対して、Nは1に等しく、Mは4に
等しく、長さ17は187mm程度であり、幅18は6
3mm程度である。上述の寸法は、標準自動組み立て機
器の規定を利用することが好ましい。これによって、製
造業者は既存の工具(tooling)および機器を用いること
ができる。上述の寸法を修正して異なるタイプの自動組
み立て機器の規定を満たすようにすることは容易であ
る。
ッケージに単品化即ち分離(singulation or separatio
n)する前の、BGA構造、アセンブリ、即ち、パッケー
ジ22の拡大断面図である。BGA構造22は、PCB
11内に複数のBGA基板12の内の1つを含む。BG
A基板12を有するPCB11は、金属支持パレットを
用いることなく、マガジン間自動組み立てプロセス(mag
azine-to-magazine automated assembly process)に対
応できる厚さ26を有することが好ましい。現在入手可
能な単一BGA基板PCBおよび単一ストランドBGA
基板PCBの厚さは、0.35mm程度である。この厚
さでは、パレットまたはキャリアを用いなければ、信頼
性の高い自動組み立てには薄すぎる。また、厚さ26
は、BGA基板12の各々の平面性のばらつきを最少に
抑えるように選択される。好ましくは、厚さ26は約
0.5mmよりも大きい。更に好ましくは、厚さ26は
約0.5mmから約0.8mmまでの範囲にある。
の各々の上表面上に、ダイ接着パッド13が接着された
半導体ダイ24を含む。半導体ダイ24は、複数のボン
ディング即ちボンド・パッド28を有する。BGA基板
12の各々は、ボンド・ポスト31、上側導電性トレー
ス32、ビア33、下側導電性トレース36、および接
点パッド38から成る導電性接続構造を有する。導電性
はんだボール41が接点パッド38に接着される。導電
性ワイヤまたはワイヤ・ボンド43が、ボンド・パッド
28をボンド・ポスト31に電気的に結合される。ある
いは、半導体ダイ24を「フリップ・チップ(flip-chi
p)」実施例に取り付け、ボンド・パッド28を、ボンド
・パッド28直下のボンド・ポストに直接接続し、導電
性ワイヤ43およびダイ接着パッド13を不要とするこ
ともできる。封入層即ち封入材46が半導体ダイ24お
よびワイヤ・ボンド43を被覆し、能動回路素子を物理
的損傷および/または腐食から保護する。
込み、GBA構造22を形成する典型的なBGA組み立
てプロセスについて、以下に説明する。まず、所望のN
xMのパターンを有するPCB11を用意する。PCB
11をESEC2006のような自動ダイ接着機械上に
装填する。この型のダイ接着機械は、業界の標準機械で
あり、製造者はこれを用いて、プラスチック・デュアル
・イン・ライン(PDIP)、スモール・アウトライン集積回
路(SOIC:small outline integrated circuit)、および
QFPパッケージのような、他のタイプの半導体パッケ
ージに半導体ダイを取り付ける。ダイ接着機械は、1つ
の半導体ダイ24を、PCB11上の複数のダイ接着パ
ッド13の1つに自動的に接着する。好ましくは、半導
体ダイ24をダイ接着パッド13の1つに接着する際、
ダイ接着用エポキシを用いる。
能なULVAC清浄システムのような自動清浄システムを用
いて、PCB11を清浄化する。次に、Shinkawa UTC-1
00のような自動ワイヤ・ボンダ(wire bonder)上にPC
B11を配置し、ワイヤ・ボンド43をボンド・パッド
22およびボンド・ポスト31に接着する。従来のBG
A処理では、半自動処理用に構成された同様のワイヤ・
ボンダを用いて、ワイヤ・ボンディングを行っている。
4およびワイヤ・ボンド43を被覆する。封入材46は
有機材料から成り、オーバー・モールド・プロセス(ove
r-mold process)またはグラブ・トップ・プロセス(glob
-top process)を用いて塗布される。オーバー・モール
ド・プロセスでは、Towa、Ficoまたは同様な供給業者か
らのオートモールド(automold)が用いられる。オーバー
・モールディング・プロセスを用いる場合、封入材46
は有機モールドコンパウンド(organic mold compound)
から成るものが好ましい。グラブ・トップ・プロセスを
用いる場合は、封入材46は無水エポキシ有機コンパウ
ンド(anhydride epoxy organic compound)から成るもの
が好ましい。また、封入材46に選択される材料は、P
CB11および半導体ダイ24の熱膨張係数(TCE)
に近いTCE(数ppm以内)を有することが好まし
い。これによって、残りの組み立てプロセスの間に、B
GA基板12の歪みを最少に抑えるのを、更に助けるこ
とになる。かかる封入材は、カリフォルニア州のThe De
xter Corp., of Industry、Ciba-Giegy Corp.、Hitachi
Corp.、Sumitomo Corp.、およびNitto-Denko Corp等数
社の供給業者から入手可能である。
くは、ベルト炉(belt furnace)、垂直炉(vertical ove
n)、または一括炉(batch oven)を用い、封入材46に用
いられる材料の種類の関数となる温度で行う。硬化プロ
セスでは、トレイまたは別の形状の保護用品を用いて、
接点パッド38を異物の汚染から保護することが好まし
い。
電性はんだボール41を接点パッド38に接着する。次
に、自動はんだリフロー・プロセスを用いて、導電性は
んだボール41をリフローする。ベルト炉のような自動
リフロー機器を用いる。リフローの後、自動清浄機器を
水性またはテルペン(terpene)媒体と共に用いて、PC
B11を再び清浄化し、導電性はんだボール接着プロセ
スからの腐食性フラックス残留物を全て除去する。次
に、自動レーザ・マーカのような自動マーキング機械(a
utomated marking machine)上で、各BGA構造22に
マークを付ける。あるいは、マーク付けは封入直後に行
ってもよい。最後に、BGA基板12の各々を、個々の
パッケージに分割する。パッケージを分割するには、打
ち抜きプレス・プロセスを用いる。あるいは、ルーティ
ング(routing)、ダイシング(dicing)、またはスナッピ
ング(snapping)等の分離プロセスを用いる。
ジを製造するための、NxMアレイのBGA基板を含
む、マルチ・ストランドPCBが提供されたことが認め
られよう。NおよびM、ならびにPCBの厚さは、製造
効率の向上を可能とするように選択される。製造効率の
向上は、1つのマルチ・ストランドPCBからより多く
のBGAパッケージを製造する能力と、標準的な自動組
み立て機器を用いる能力とによって達成される。製造効
率を向上させつつ、GBA基板の平面性のばらつきを約
0.15mm未満に抑える。本発明によるマルチ・スト
ランドPCBは、標準的な自動組み立て機器の使用を可
能にするので、BGA製造者は、同一型の機器を用いて
異なる種類のパッケージを製造することができるので、
資本の支出および必要な工場床面積を減少させることが
できる。また、手で取り扱う必要性が少なくなるので、
労働コストも低減され、品質も向上する。
基板の実施例の上面図。
面図。
Claims (3)
- 【請求項1】ボール・グリッド・アレイ(BGA)アセ
ンブリ用マルチ・ストランド基板であって:外周と、厚
さ(26)と、NxMアレイに配列された複数のBGA
基板(12)とを有するプリント回路基板(11)を含
み;NおよびMは2以上であり、前記NxMアレイおよ
び前記厚さ(26)は、前記複数のBGA基板(12)
の各々が、組み立て後の前記複数のBGA基板の各々上
で、約0.15mm未満の平面性ばらつきを維持するよ
うに選択されることを特徴とする、ボール・グリッド・
アレイ・アセンブリ用マルチ・ストランド基板。 - 【請求項2】半導体アレイ・パッケージ用基板であっ
て:対向する2辺と、対向する2端部と、複数のパター
ン・パッケージ基板(12)とを有するプリント配線基
板(11)から成り;前記複数のパターン・パッケージ
基板(12)はNxMパターンに配列され、NおよびM
は、それぞれ前記プリント配線基板内のパターン・パッ
ケージ基板(12)の行数および列数に対応する整数で
あり、NおよびMは2以上であり、NおよびMは、前記
複数のパターン・パッケージ基板(12)の各々が、組
み立て中に、約0.15mmより大きな非平面状態にま
で歪まないように選択され、前記プリント配線基板(1
1)は、自動組み立てを支援し、前記複数のパターン・
パッケージ基板(12)の各々の歪みを最少に抑えるの
に十分な厚さ(26)を有することを特徴とする半導体
アレイ・パッケージ用基板。 - 【請求項3】ボール・グリッド・アレイ(GBA)パッ
ケージを組み立てる方法であって:厚さ(26)を有す
るプリント回路基板(11)内にNxMアレイに配列さ
れた複数のBGA基板(12)を用意する段階であっ
て、NおよびMは2以上であり、前記複数のBGA基板
(12)の各々が、組み立て後に、約0.15mmより
も小さい平面性ばらつきを維持するように、前記NxM
アレイのサイズおよび前記厚さ(26)を選択し、各々
一方側に複数のボンド・ポスト(31)を、また対向側
に複数のボンド・パッド(38)を有する前記複数のB
GA基板(12)を用意する段階;前記複数のBGA基
板(12)の各々に、複数のボンド・パッド(28)を
有する半導体ダイ(24)を接着する段階;前記半導体
ダイ(24)を封入材(46)で封入する段階;前記封
入材を硬化させる段階;前記複数の接点パッド(31)
の各々に導電性はんだボール(41)を接着する段階;
および前記NxMアレイを別個のBGAパッケージ(2
2)に分割する段階;から成ることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US349281 | 1989-05-08 | ||
US08/349,281 US6465743B1 (en) | 1994-12-05 | 1994-12-05 | Multi-strand substrate for ball-grid array assemblies and method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08222654A true JPH08222654A (ja) | 1996-08-30 |
JP3493088B2 JP3493088B2 (ja) | 2004-02-03 |
Family
ID=23371679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32627795A Expired - Lifetime JP3493088B2 (ja) | 1994-12-05 | 1995-11-22 | ボール・グリッド・アレイ・アセンブリ用マルチ・ストランド基板および方法 |
Country Status (6)
Country | Link |
---|---|
US (5) | US6465743B1 (ja) |
JP (1) | JP3493088B2 (ja) |
KR (1) | KR100400949B1 (ja) |
CN (1) | CN1155080C (ja) |
MY (1) | MY119990A (ja) |
TW (1) | TW280019B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100456817B1 (ko) * | 2000-06-13 | 2004-11-11 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 부재와 이것을 이용한 반도체패키지 제조방법 |
US8816510B2 (en) | 2008-09-30 | 2014-08-26 | Fujitsu Limited | Semiconductor apparatus, substrate design method, and substrate design apparatus |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6465743B1 (en) * | 1994-12-05 | 2002-10-15 | Motorola, Inc. | Multi-strand substrate for ball-grid array assemblies and method |
US5776798A (en) * | 1996-09-04 | 1998-07-07 | Motorola, Inc. | Semiconductor package and method thereof |
JP4311774B2 (ja) * | 1998-03-11 | 2009-08-12 | 富士通株式会社 | 電子部品パッケージおよびプリント配線板 |
US6501157B1 (en) * | 1998-04-15 | 2002-12-31 | Micron Technology, Inc. | Substrate for accepting wire bonded or flip-chip components |
KR100365054B1 (ko) * | 1999-09-07 | 2002-12-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법 |
DE10010979A1 (de) * | 2000-03-07 | 2001-09-13 | Bosch Gmbh Robert | Elektrische Schaltung und Substrat hierzu |
US6931298B1 (en) | 2001-02-27 | 2005-08-16 | Cypress Semiconductor Corporation | Integrated back-end integrated circuit manufacturing assembly |
US6901984B1 (en) | 2001-02-27 | 2005-06-07 | Cypress Semiconductor Corporation | Method and system for controlling the processing of an integrated circuit chip assembly line using a central computer system and a common communication protocol |
JP4626919B2 (ja) * | 2001-03-27 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20020170897A1 (en) * | 2001-05-21 | 2002-11-21 | Hall Frank L. | Methods for preparing ball grid array substrates via use of a laser |
US7276802B2 (en) * | 2002-04-15 | 2007-10-02 | Micron Technology, Inc. | Semiconductor integrated circuit package having electrically disconnected solder balls for mounting |
JP4283514B2 (ja) | 2002-09-24 | 2009-06-24 | 株式会社日立製作所 | 電子回路装置 |
TW575931B (en) * | 2002-10-07 | 2004-02-11 | Advanced Semiconductor Eng | Bridge connection type of chip package and process thereof |
JP4079874B2 (ja) * | 2003-12-25 | 2008-04-23 | 沖電気工業株式会社 | 半導体装置の製造方法 |
DE102004015091B4 (de) * | 2004-03-25 | 2006-05-04 | Infineon Technologies Ag | Flächenhafter Verdrahtungsträger |
US7105377B1 (en) * | 2004-04-13 | 2006-09-12 | Cypress Semiconductor Corporation | Method and system for universal packaging in conjunction with a back-end integrated circuit manufacturing process |
JP5430066B2 (ja) * | 2004-07-07 | 2014-02-26 | プロメラス, エルエルシー | 絶縁樹脂組成物及びその使用 |
US7223923B2 (en) * | 2004-10-26 | 2007-05-29 | Hannstar Display Corporation | PCB capable of releasing thermal stress |
TWI256694B (en) * | 2004-11-19 | 2006-06-11 | Ind Tech Res Inst | Structure with embedded active components and manufacturing method thereof |
US20090008792A1 (en) * | 2004-11-19 | 2009-01-08 | Industrial Technology Research Institute | Three-dimensional chip-stack package and active component on a substrate |
US7148560B2 (en) * | 2005-01-25 | 2006-12-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | IC chip package structure and underfill process |
US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
JP2006278610A (ja) * | 2005-03-29 | 2006-10-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US7521781B2 (en) * | 2005-04-25 | 2009-04-21 | Stats Chippac Ltd. | Integrated circuit package system with mold clamp line critical area having widened conductive traces |
KR100695065B1 (ko) | 2006-03-27 | 2007-03-14 | 삼성전기주식회사 | 기판의 표면 평탄도 측정용 쿠폰 및 이를 이용한 기판의표면 평탄도 측정방법 |
US20070253179A1 (en) * | 2006-04-27 | 2007-11-01 | Briggs Randall D | Method and apparatus for removing surface mount device from printed circuit board |
KR100728989B1 (ko) | 2006-06-30 | 2007-06-15 | 주식회사 하이닉스반도체 | Fbga 패키지 제조용 기판 |
RU2009117638A (ru) * | 2006-10-10 | 2010-11-20 | ТиАйАр ТЕКНОЛОДЖИ ЭлПи (CA) | Монтажная плата с местной гибкостью |
JP5194471B2 (ja) * | 2007-02-06 | 2013-05-08 | パナソニック株式会社 | 半導体装置 |
JP4569683B2 (ja) | 2007-10-16 | 2010-10-27 | 東芝ライテック株式会社 | 発光素子ランプ及び照明器具 |
JP2010010428A (ja) * | 2008-06-27 | 2010-01-14 | Fujitsu Ltd | プリント基板及び電子機器 |
TWI428995B (zh) * | 2008-10-20 | 2014-03-01 | United Test & Assembly Ct Lt | 板上縮小封裝 |
JP5333758B2 (ja) | 2009-02-27 | 2013-11-06 | 東芝ライテック株式会社 | 照明装置および照明器具 |
US8159830B2 (en) * | 2009-04-17 | 2012-04-17 | Atmel Corporation | Surface mounting chip carrier module |
JP5348410B2 (ja) | 2009-06-30 | 2013-11-20 | 東芝ライテック株式会社 | 口金付ランプおよび照明器具 |
JP5354191B2 (ja) * | 2009-06-30 | 2013-11-27 | 東芝ライテック株式会社 | 電球形ランプおよび照明器具 |
JP2011049527A (ja) | 2009-07-29 | 2011-03-10 | Toshiba Lighting & Technology Corp | Led照明装置 |
JP2011071242A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Lighting & Technology Corp | 発光装置及び照明装置 |
JP2011091033A (ja) | 2009-09-25 | 2011-05-06 | Toshiba Lighting & Technology Corp | 発光モジュール、電球形ランプおよび照明器具 |
US8324789B2 (en) * | 2009-09-25 | 2012-12-04 | Toshiba Lighting & Technology Corporation | Self-ballasted lamp and lighting equipment |
CN102032480B (zh) | 2009-09-25 | 2013-07-31 | 东芝照明技术株式会社 | 灯泡型灯以及照明器具 |
CN102032481B (zh) | 2009-09-25 | 2014-01-08 | 东芝照明技术株式会社 | 附带灯口的照明灯及照明器具 |
JP5257622B2 (ja) | 2010-02-26 | 2013-08-07 | 東芝ライテック株式会社 | 電球形ランプおよび照明器具 |
TWI430717B (zh) * | 2011-07-15 | 2014-03-11 | Lite On Electronics Guangzhou | 基板結構、半導體裝置陣列及其半導體裝置 |
US8884427B2 (en) | 2013-03-14 | 2014-11-11 | Invensas Corporation | Low CTE interposer without TSV structure |
US9099363B1 (en) | 2014-02-12 | 2015-08-04 | Freescale Semiconductor, Inc. | Substrate with corner cut-outs and semiconductor device assembled therewith |
US20180130768A1 (en) * | 2016-11-09 | 2018-05-10 | Unisem (M) Berhad | Substrate Based Fan-Out Wafer Level Packaging |
US20190259731A1 (en) * | 2016-11-09 | 2019-08-22 | Unisem (M) Berhad | Substrate based fan-out wafer level packaging |
US10181447B2 (en) | 2017-04-21 | 2019-01-15 | Invensas Corporation | 3D-interconnect |
US10880995B2 (en) * | 2017-12-15 | 2020-12-29 | 2449049 Ontario Inc. | Printed circuit board with stress relief zones for component and solder joint protection |
CN111465312A (zh) * | 2020-04-14 | 2020-07-28 | 杭州洛微科技有限公司 | 基于周期性阵列排布的光电产品封装生产方法 |
CN114914229A (zh) * | 2021-02-09 | 2022-08-16 | 群创光电股份有限公司 | 电子装置 |
US20230126272A1 (en) * | 2021-10-25 | 2023-04-27 | Nanya Technology Corporation | Semiconductor device with interface structure |
Family Cites Families (102)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US500689A (en) * | 1893-07-04 | Lifting-jack | ||
US3413713A (en) | 1965-06-18 | 1968-12-03 | Motorola Inc | Plastic encapsulated transistor and method of making same |
US3444441A (en) | 1965-06-18 | 1969-05-13 | Motorola Inc | Semiconductor devices including lead and plastic housing structure suitable for automated process construction |
US3606673A (en) | 1968-08-15 | 1971-09-21 | Texas Instruments Inc | Plastic encapsulated semiconductor devices |
JPS5218069B2 (ja) * | 1972-08-09 | 1977-05-19 | ||
FR2524707B1 (fr) | 1982-04-01 | 1985-05-31 | Cit Alcatel | Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus |
US4508758A (en) * | 1982-12-27 | 1985-04-02 | At&T Technologies, Inc. | Encapsulated electronic circuit |
US4808990A (en) * | 1983-11-11 | 1989-02-28 | Sharp Kabushiki Kaisha | Liquid crystal display assembly |
US4518631A (en) * | 1983-11-14 | 1985-05-21 | Dow Corning Corporation | Thixotropic curable coating compositions |
JPS60116191A (ja) * | 1983-11-29 | 1985-06-22 | イビデン株式会社 | 電子部品搭載用基板の製造方法 |
US4654290A (en) * | 1985-02-01 | 1987-03-31 | Motorola, Inc. | Laser markable molding compound, method of use and device therefrom |
US4595647A (en) * | 1985-02-01 | 1986-06-17 | Motorola, Inc. | Method for encapsulating and marking electronic devices |
JPS61222151A (ja) * | 1985-03-27 | 1986-10-02 | Ibiden Co Ltd | 半導体搭載用プリント配線板の製造方法 |
DE3606283A1 (de) * | 1985-07-31 | 1987-02-12 | Mtu Muenchen Gmbh | Buerstendichtung |
US4703984A (en) * | 1985-10-28 | 1987-11-03 | Burroughs Corporation | Flexible access connector with miniature slotted pads |
US4674811A (en) * | 1986-07-10 | 1987-06-23 | Honeywell Inc. | Apparatus for connecting pin grid array devices to printed wiring boards |
EP0261324A1 (en) | 1986-09-26 | 1988-03-30 | Texas Instruments Incorporated | Plastic package for large chip size integrated circuit |
JPS63148670A (ja) * | 1986-12-12 | 1988-06-21 | Texas Instr Japan Ltd | リ−ドフレ−ム材 |
JPS63169752A (ja) * | 1986-12-31 | 1988-07-13 | テキサス インスツルメンツ インコーポレイテッド | 多段icパッケージを製造するためのマトリクスリードフレーム |
US4821007A (en) * | 1987-02-06 | 1989-04-11 | Tektronix, Inc. | Strip line circuit component and method of manufacture |
KR960006710B1 (ko) * | 1987-02-25 | 1996-05-22 | 가부시기가이샤 히다찌세이사꾸쇼 | 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법 |
US4734820A (en) * | 1987-04-16 | 1988-03-29 | Ncr Corporation | Cryogenic packaging scheme |
JPH0834264B2 (ja) | 1987-04-21 | 1996-03-29 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
GB2209867B (en) * | 1987-09-16 | 1990-12-19 | Advanced Semiconductor Package | Method of forming an integrated circuit chip carrier |
US4871317A (en) * | 1987-12-02 | 1989-10-03 | A. O. Smith Corporation | Surface mounted component adaptor for interconnecting of surface mounted circuit components |
US4890383A (en) | 1988-01-15 | 1990-01-02 | Simens Corporate Research & Support, Inc. | Method for producing displays and modular components |
JPH0247855A (ja) | 1988-08-10 | 1990-02-16 | Nec Corp | 半導体装置 |
JPH0710496Y2 (ja) | 1989-01-30 | 1995-03-08 | 日本航空電子工業株式会社 | Icパッケージ用コネクタ |
US4930216A (en) * | 1989-03-10 | 1990-06-05 | Microelectronics And Computer Technology Corporation | Process for preparing integrated circuit dies for mounting |
US4999700A (en) * | 1989-04-20 | 1991-03-12 | Honeywell Inc. | Package to board variable pitch tab |
JPH02301155A (ja) | 1989-05-16 | 1990-12-13 | Citizen Watch Co Ltd | Icモジュールの固定方法 |
US5200362A (en) * | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
US4961821A (en) | 1989-11-22 | 1990-10-09 | Xerox Corporation | Ode through holes and butt edges without edge dicing |
US5006673A (en) | 1989-12-07 | 1991-04-09 | Motorola, Inc. | Fabrication of pad array carriers from a universal interconnect structure |
US5071375A (en) * | 1990-01-22 | 1991-12-10 | Savage John Jun | Electrical contact and multiple contact assembly |
US4994936A (en) * | 1990-02-12 | 1991-02-19 | Rogers Corporation | Molded integrated circuit package incorporating decoupling capacitor |
US5061657A (en) | 1990-07-18 | 1991-10-29 | The United States Of America As Represented By The Secretary Of The Navy | Method of making integrated circuit to package electrical connections after encapsulation with an organic polymer |
US5679977A (en) * | 1990-09-24 | 1997-10-21 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
US5148266A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies having interposer and flexible lead |
US5148265A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
JP2967215B2 (ja) | 1990-10-12 | 1999-10-25 | 株式会社村田製作所 | チップ型電子部品の製造方法 |
US5136366A (en) | 1990-11-05 | 1992-08-04 | Motorola, Inc. | Overmolded semiconductor package with anchoring means |
JPH04196253A (ja) * | 1990-11-28 | 1992-07-16 | Mitsubishi Electric Corp | 半導体装置用パッケージ |
US5216278A (en) * | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
JP2564707B2 (ja) * | 1991-01-09 | 1996-12-18 | ローム株式会社 | 電子部品用リードフレームにおけるモールド部のマルチ式成形方法及び成形装置 |
US5172214A (en) * | 1991-02-06 | 1992-12-15 | Motorola, Inc. | Leadless semiconductor device and method for making the same |
JPH04254363A (ja) | 1991-02-06 | 1992-09-09 | Hitachi Ltd | リードフレーム及びそれを用いた半導体集積回路装置 |
US5153385A (en) * | 1991-03-18 | 1992-10-06 | Motorola, Inc. | Transfer molded semiconductor package with improved adhesion |
US5341039A (en) * | 1991-04-19 | 1994-08-23 | Mitsubishi Denki Kabushiki Kaisha | High frequency integrated circuit device including a circuit for decreasing reflected signals in wiring formed on a semiconductor substrate |
EP0536418B1 (en) * | 1991-04-26 | 1999-07-28 | Citizen Watch Co. Ltd. | Method of manufacturing a semiconductor device terminal structure |
KR940003560B1 (ko) | 1991-05-11 | 1994-04-23 | 금성일렉트론 주식회사 | 적층형 반도체 패키지 및 그 제조방법. |
JPH04362091A (ja) * | 1991-06-05 | 1992-12-15 | Mitsubishi Heavy Ind Ltd | プラズマ化学気相成長装置 |
US5164817A (en) * | 1991-08-14 | 1992-11-17 | Vlsi Technology, Inc. | Distributed clock tree scheme in semiconductor packages |
JPH05190737A (ja) | 1992-01-13 | 1993-07-30 | Ngk Insulators Ltd | リードフレーム |
US5334857A (en) * | 1992-04-06 | 1994-08-02 | Motorola, Inc. | Semiconductor device with test-only contacts and method for making the same |
US5280193A (en) | 1992-05-04 | 1994-01-18 | Lin Paul T | Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate |
JPH05315515A (ja) | 1992-05-07 | 1993-11-26 | Nec Corp | 半導体装置 |
JP2617402B2 (ja) | 1992-06-10 | 1997-06-04 | オリジン電気株式会社 | 半導体装置、電子回路装置、およびそれらの製造方法 |
US5248903A (en) * | 1992-09-18 | 1993-09-28 | Lsi Logic Corporation | Composite bond pads for semiconductor devices |
US5729894A (en) * | 1992-07-21 | 1998-03-24 | Lsi Logic Corporation | Method of assembling ball bump grid array semiconductor packages |
US5592025A (en) * | 1992-08-06 | 1997-01-07 | Motorola, Inc. | Pad array semiconductor device |
JP3046151B2 (ja) * | 1992-08-10 | 2000-05-29 | ローム株式会社 | リードフレーム |
US5612576A (en) * | 1992-10-13 | 1997-03-18 | Motorola | Self-opening vent hole in an overmolded semiconductor device |
JPH06132423A (ja) | 1992-10-19 | 1994-05-13 | Sharp Corp | 半導体装置の製造方法 |
KR100280762B1 (ko) | 1992-11-03 | 2001-03-02 | 비센트 비.인그라시아 | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 |
US5535101A (en) * | 1992-11-03 | 1996-07-09 | Motorola, Inc. | Leadless integrated circuit package |
JPH06169051A (ja) | 1992-11-27 | 1994-06-14 | Sumitomo Special Metals Co Ltd | リードフレームとその製造方法並びに半導体パッケージ |
US5363075A (en) | 1992-12-03 | 1994-11-08 | Hughes Aircraft Company | Multiple layer microwave integrated circuit module connector assembly |
JPH06216179A (ja) | 1993-01-21 | 1994-08-05 | Hitachi Ltd | 半導体装置の製造方法およびその製造に用いるリードフレームならびにトランスファモールド型 |
US5371404A (en) * | 1993-02-04 | 1994-12-06 | Motorola, Inc. | Thermally conductive integrated circuit package with radio frequency shielding |
US5353498A (en) * | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
US5355283A (en) * | 1993-04-14 | 1994-10-11 | Amkor Electronics, Inc. | Ball grid array with via interconnection |
US5316965A (en) * | 1993-07-29 | 1994-05-31 | Digital Equipment Corporation | Method of decreasing the field oxide etch rate in isolation technology |
US5336931A (en) * | 1993-09-03 | 1994-08-09 | Motorola, Inc. | Anchoring method for flow formed integrated circuit covers |
US5346118A (en) * | 1993-09-28 | 1994-09-13 | At&T Bell Laboratories | Surface mount solder assembly of leadless integrated circuit packages to substrates |
JPH07111254A (ja) * | 1993-10-12 | 1995-04-25 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
US5467252A (en) * | 1993-10-18 | 1995-11-14 | Motorola, Inc. | Method for plating using nested plating buses and semiconductor device having the same |
US5446625A (en) * | 1993-11-10 | 1995-08-29 | Motorola, Inc. | Chip carrier having copper pattern plated with gold on one surface and devoid of gold on another surface |
GB2283863A (en) * | 1993-11-16 | 1995-05-17 | Ibm | Direct chip attach module |
US5462636A (en) | 1993-12-28 | 1995-10-31 | International Business Machines Corporation | Method for chemically scribing wafers |
TW272311B (ja) * | 1994-01-12 | 1996-03-11 | At & T Corp | |
US5435482A (en) * | 1994-02-04 | 1995-07-25 | Lsi Logic Corporation | Integrated circuit having a coplanar solder ball contact array |
FR2716555B1 (fr) | 1994-02-24 | 1996-05-15 | Gemplus Card Int | Procédé de fabrication d'une carte sans contact. |
US5635671A (en) * | 1994-03-16 | 1997-06-03 | Amkor Electronics, Inc. | Mold runner removal from a substrate-based packaged electronic device |
JP3247384B2 (ja) | 1994-03-18 | 2002-01-15 | 日立化成工業株式会社 | 半導体パッケージの製造法及び半導体パッケージ |
US5468999A (en) * | 1994-05-26 | 1995-11-21 | Motorola, Inc. | Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding |
JP3541491B2 (ja) | 1994-06-22 | 2004-07-14 | セイコーエプソン株式会社 | 電子部品 |
US5467253A (en) * | 1994-06-30 | 1995-11-14 | Motorola, Inc. | Semiconductor chip package and method of forming |
US5436203A (en) * | 1994-07-05 | 1995-07-25 | Motorola, Inc. | Shielded liquid encapsulated semiconductor device and method for making the same |
US5525834A (en) * | 1994-10-17 | 1996-06-11 | W. L. Gore & Associates, Inc. | Integrated circuit package |
US5491111A (en) | 1994-10-26 | 1996-02-13 | Tai; George | Method of making a semiconductor diode |
US5541450A (en) * | 1994-11-02 | 1996-07-30 | Motorola, Inc. | Low-profile ball-grid array semiconductor package |
US6465743B1 (en) * | 1994-12-05 | 2002-10-15 | Motorola, Inc. | Multi-strand substrate for ball-grid array assemblies and method |
JP3438369B2 (ja) | 1995-01-17 | 2003-08-18 | ソニー株式会社 | 部材の製造方法 |
US5652185A (en) * | 1995-04-07 | 1997-07-29 | National Semiconductor Corporation | Maximized substrate design for grid array based assemblies |
US5612513A (en) | 1995-09-19 | 1997-03-18 | Micron Communications, Inc. | Article and method of manufacturing an enclosed electrical circuit using an encapsulant |
US5700981A (en) * | 1996-02-08 | 1997-12-23 | Micron Communications, Inc. | Encapsulated electronic component and method for encapsulating an electronic component |
US5604160A (en) | 1996-07-29 | 1997-02-18 | Motorola, Inc. | Method for packaging semiconductor devices |
US5776798A (en) * | 1996-09-04 | 1998-07-07 | Motorola, Inc. | Semiconductor package and method thereof |
US5981314A (en) | 1996-10-31 | 1999-11-09 | Amkor Technology, Inc. | Near chip size integrated circuit package |
US6172419B1 (en) * | 1998-02-24 | 2001-01-09 | Micron Technology, Inc. | Low profile ball grid array package |
US6302101B1 (en) * | 1999-12-14 | 2001-10-16 | Daniel Py | System and method for application of medicament into the nasal passage |
-
1994
- 1994-12-05 US US08/349,281 patent/US6465743B1/en not_active Expired - Lifetime
-
1995
- 1995-10-19 TW TW084111039A patent/TW280019B/zh not_active IP Right Cessation
- 1995-10-31 KR KR1019950038366A patent/KR100400949B1/ko active IP Right Grant
- 1995-11-22 JP JP32627795A patent/JP3493088B2/ja not_active Expired - Lifetime
- 1995-11-24 MY MYPI95003612A patent/MY119990A/en unknown
- 1995-11-27 CN CNB951202707A patent/CN1155080C/zh not_active Expired - Lifetime
-
2002
- 2002-09-26 US US10/255,257 patent/US6710265B2/en not_active Expired - Fee Related
-
2003
- 2003-12-19 US US10/741,065 patent/US7199306B2/en not_active Expired - Fee Related
-
2007
- 2007-02-20 US US11/676,810 patent/US7397001B2/en not_active Expired - Fee Related
-
2008
- 2008-06-02 US US12/131,691 patent/US20080289867A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100456817B1 (ko) * | 2000-06-13 | 2004-11-11 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 부재와 이것을 이용한 반도체패키지 제조방법 |
US8816510B2 (en) | 2008-09-30 | 2014-08-26 | Fujitsu Limited | Semiconductor apparatus, substrate design method, and substrate design apparatus |
Also Published As
Publication number | Publication date |
---|---|
US7199306B2 (en) | 2007-04-03 |
US20070137889A1 (en) | 2007-06-21 |
CN1132462A (zh) | 1996-10-02 |
CN1155080C (zh) | 2004-06-23 |
JP3493088B2 (ja) | 2004-02-03 |
MY119990A (en) | 2005-08-30 |
US6465743B1 (en) | 2002-10-15 |
US20080289867A1 (en) | 2008-11-27 |
US7397001B2 (en) | 2008-07-08 |
US6710265B2 (en) | 2004-03-23 |
US20040129452A1 (en) | 2004-07-08 |
KR100400949B1 (ko) | 2003-12-06 |
KR960026504A (ko) | 1996-07-22 |
TW280019B (ja) | 1996-07-01 |
US20030027377A1 (en) | 2003-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3493088B2 (ja) | ボール・グリッド・アレイ・アセンブリ用マルチ・ストランド基板および方法 | |
JP2929273B2 (ja) | ボールグリッドアレイ半導体パッケージ用ユニットpcbキャリヤフレーム及びこれを用いるボールグリッドアレイ半導体パッケージの製造方法 | |
US6902955B2 (en) | Method of manufacturing a semiconductor device having a flexible wiring substrate | |
US6043564A (en) | Semiconductor device having ball-bonded pads | |
US6951982B2 (en) | Packaged microelectronic component assemblies | |
US6664615B1 (en) | Method and apparatus for lead-frame based grid array IC packaging | |
US6975038B1 (en) | Chip scale pin array | |
US20040130010A1 (en) | Method for fabricating semiconductor component with multi layered leadframe | |
EP0764345A1 (en) | Multi-layer lead frame | |
US6408510B1 (en) | Method for making chip scale packages | |
US6177722B1 (en) | Leadless array package | |
US8178971B2 (en) | Semiconductor device and method of manufacturing the same | |
US20090042339A1 (en) | Packaged integrated circuits and methods to form a packaged integrated circuit | |
US7960213B2 (en) | Electronic package structure and method | |
JP2907195B2 (ja) | 半導体装置の製造方法 | |
KR100307021B1 (ko) | 반도체 패키지의 솔더 볼 마운트용 지그 | |
US6476504B1 (en) | Adhesive pattern for attaching semiconductor chip onto substrate | |
JP4656766B2 (ja) | 半導体装置の製造方法 | |
JPH10270603A (ja) | 半導体装置およびその製法 | |
KR100482810B1 (ko) | 솔더볼 공급장치 | |
JP2001144036A (ja) | Icチップのパッケージ方法 | |
JP2001127209A (ja) | Icチップのパッケージ構造及びパッケージ方法 | |
JPH06163632A (ja) | 半導体装置 | |
KR19990023837A (ko) | 범용 그리드 어레이 기판 | |
JPH04234138A (ja) | 高度に集積された薄型モールドの半導体用パッケージとその製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |