JP2001127209A - Ｉｃチップのパッケージ構造及びパッケージ方法 - Google Patents
Ｉｃチップのパッケージ構造及びパッケージ方法Info
- Publication number
- JP2001127209A JP2001127209A JP30732499A JP30732499A JP2001127209A JP 2001127209 A JP2001127209 A JP 2001127209A JP 30732499 A JP30732499 A JP 30732499A JP 30732499 A JP30732499 A JP 30732499A JP 2001127209 A JP2001127209 A JP 2001127209A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- chip
- sealing
- sealing frame
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ポッティング樹脂の高さのばらつきをなく
し、ポッティング精度を向上し、外観形状の良好なＩＣ
チップパッケージを得る。 【解決手段】 多面取りの基板に複数個のＩＣチップを
搭載する工程と、複数個のＩＣチップを個々に樹脂封止
するための一体形成された封止枠を搭載する工程と、封
止用樹脂を供給し熱硬化させる工程と、個々の電子部品
（ＩＣパッケージ）に分割する工程により製造されるＩ
Ｃチップのパッケージ構造において、前記封止枠周縁に
封止枠の内側に向かって張り出すひさし状凸部を一体形
成したＩＣチップのパッケージ構造とする。
し、ポッティング精度を向上し、外観形状の良好なＩＣ
チップパッケージを得る。 【解決手段】 多面取りの基板に複数個のＩＣチップを
搭載する工程と、複数個のＩＣチップを個々に樹脂封止
するための一体形成された封止枠を搭載する工程と、封
止用樹脂を供給し熱硬化させる工程と、個々の電子部品
（ＩＣパッケージ）に分割する工程により製造されるＩ
Ｃチップのパッケージ構造において、前記封止枠周縁に
封止枠の内側に向かって張り出すひさし状凸部を一体形
成したＩＣチップのパッケージ構造とする。
Description
【０００１】
【発明の属する技術分野】本発明はＩＣチップのパッケ
ージ構造及びＩＣチップのパッケージ方法に関するもの
である。
ージ構造及びＩＣチップのパッケージ方法に関するもの
である。
【０００２】
【従来の技術】ＩＣチップのパッケージはリードフレー
ムにＩＣチップを搭載して樹脂でモールドするリード挿
入型が主流であったが、表面実装の普及と共に多くのパ
ッケージが開発されてきた。ＳＯＰ、ＱＦＰ、ＢＧＡ、
ＣＳＰ等が代表的なものであるが、本発明はＢＧＡ、Ｃ
ＳＰに好適なＩＣチップのパッケージ構造及びＩＣチッ
プのパッケージ方法である。
ムにＩＣチップを搭載して樹脂でモールドするリード挿
入型が主流であったが、表面実装の普及と共に多くのパ
ッケージが開発されてきた。ＳＯＰ、ＱＦＰ、ＢＧＡ、
ＣＳＰ等が代表的なものであるが、本発明はＢＧＡ、Ｃ
ＳＰに好適なＩＣチップのパッケージ構造及びＩＣチッ
プのパッケージ方法である。
【０００３】ＱＦＰ（Quad Flat Pack package）は周辺
端子型の多端子パッケージであるが、更に多端子型のパ
ッケージとしてエリアアレイ端子型のＢＧＡ（Ball Gri
d Array ）、小型化を進めたＣＳＰ（Chip Size Packag
e,Chip Scale Package）が実用化されてきている。
端子型の多端子パッケージであるが、更に多端子型のパ
ッケージとしてエリアアレイ端子型のＢＧＡ（Ball Gri
d Array ）、小型化を進めたＣＳＰ（Chip Size Packag
e,Chip Scale Package）が実用化されてきている。
【０００４】従来技術によるエリアアレイ端子型のＩＣ
チップのパッケージ方法について説明する。図１はＰＣ
Ｂ基板１の斜視図である。図中の１２個の角部２はベア
チップを搭載する位置であり、ＰＣＢ基板１上に形成さ
れた配線は省略してある。図２はＩＣチップ３を搭載
（ダイボンディング）した斜視図である。ＩＣチップ３
のボンディングパッドとＰＣＢ基板１に形成されたパッ
ド（共に不図示）はワイヤーボンディングにより接続さ
れる。図３は封止枠４を接着により固定した斜視図であ
る。封止枠内にはポッティング樹脂が充填される。
チップのパッケージ方法について説明する。図１はＰＣ
Ｂ基板１の斜視図である。図中の１２個の角部２はベア
チップを搭載する位置であり、ＰＣＢ基板１上に形成さ
れた配線は省略してある。図２はＩＣチップ３を搭載
（ダイボンディング）した斜視図である。ＩＣチップ３
のボンディングパッドとＰＣＢ基板１に形成されたパッ
ド（共に不図示）はワイヤーボンディングにより接続さ
れる。図３は封止枠４を接着により固定した斜視図であ
る。封止枠内にはポッティング樹脂が充填される。
【０００５】図４は図３のＰＣＢ基板を切断治具にセッ
トしたＡ−Ａ断面図である。切断治具５の上面には台座
６が固定され、台座６の上面にＰＣＢ基板１の下面が接
着剤（不図示）で接着固定されている。ＰＣＢ基板１と
封止枠４により形成された凹部には、ＩＣチップ３とボ
ンディングされたワイヤー７を保護するポッティング樹
脂８が充填され熱硬化処理されている。図４中の破線は
切断位置を示すもので、カッターで切断することにより
１２個のＩＣパッケージが完成する。
トしたＡ−Ａ断面図である。切断治具５の上面には台座
６が固定され、台座６の上面にＰＣＢ基板１の下面が接
着剤（不図示）で接着固定されている。ＰＣＢ基板１と
封止枠４により形成された凹部には、ＩＣチップ３とボ
ンディングされたワイヤー７を保護するポッティング樹
脂８が充填され熱硬化処理されている。図４中の破線は
切断位置を示すもので、カッターで切断することにより
１２個のＩＣパッケージが完成する。
【０００６】
【発明が解決しようとする課題】封止枠４は、複数個の
ＩＣチップが搭載された基板１の外周のみにもうけられ
るもので、ポッティング樹脂を充填し熱硬化したとき、
図４に示すように部分的にポッティング樹脂の高さに高
低が生じ、個々のＩＣパッケージに分割した際にはチッ
プサイズに大きなばらつきが出てしまう。これにより品
質の安定したＩＣパッケージが得られないという問題が
あり、小型化、薄型化の障害になっている。また、前記
ＩＣパッケージはその頂面の平坦度が悪いため、吸着機
を用いた基板実装時の吸着不具合、実装位置ずれ等の悪
影響を及ぼしてしまうという問題があった。
ＩＣチップが搭載された基板１の外周のみにもうけられ
るもので、ポッティング樹脂を充填し熱硬化したとき、
図４に示すように部分的にポッティング樹脂の高さに高
低が生じ、個々のＩＣパッケージに分割した際にはチッ
プサイズに大きなばらつきが出てしまう。これにより品
質の安定したＩＣパッケージが得られないという問題が
あり、小型化、薄型化の障害になっている。また、前記
ＩＣパッケージはその頂面の平坦度が悪いため、吸着機
を用いた基板実装時の吸着不具合、実装位置ずれ等の悪
影響を及ぼしてしまうという問題があった。
【０００７】
【課題を解決するための手段】多面取りの基板に複数個
のＩＣチップを搭載する工程と、複数個のＩＣチップを
個々に樹脂封止するための一体形成された封止枠を搭載
する工程と、封止用樹脂を供給し熱硬化させる工程と、
個々の電子部品（ＩＣパッケージ）に分割する工程によ
り製造されるＩＣチップのパッケージ構造において、前
記封止枠の周縁に、内側に向かって張り出すひさし状凸
部を一体形成したＩＣチップのパッケージ構造とする。
のＩＣチップを搭載する工程と、複数個のＩＣチップを
個々に樹脂封止するための一体形成された封止枠を搭載
する工程と、封止用樹脂を供給し熱硬化させる工程と、
個々の電子部品（ＩＣパッケージ）に分割する工程によ
り製造されるＩＣチップのパッケージ構造において、前
記封止枠の周縁に、内側に向かって張り出すひさし状凸
部を一体形成したＩＣチップのパッケージ構造とする。
【０００８】多面取りの基板に複数個のＩＣチップを搭
載する工程と、複数個のＩＣチップを個々に樹脂封止す
るための一体形成された封止枠であり、さらに該封止枠
の周縁に、内側に向かって張り出すひさし状凸部が一体
形成された封止枠を搭載する工程と、封止用樹脂を供給
し熱硬化させる工程と、個々の電子部品（ＩＣパッケー
ジ）に分割する工程を有するＩＣチップのパッケージ方
法において、個々の電子部品に分割する工程で封止枠の
各桟部の中心を切断する。
載する工程と、複数個のＩＣチップを個々に樹脂封止す
るための一体形成された封止枠であり、さらに該封止枠
の周縁に、内側に向かって張り出すひさし状凸部が一体
形成された封止枠を搭載する工程と、封止用樹脂を供給
し熱硬化させる工程と、個々の電子部品（ＩＣパッケー
ジ）に分割する工程を有するＩＣチップのパッケージ方
法において、個々の電子部品に分割する工程で封止枠の
各桟部の中心を切断する。
【０００９】
【発明の実施の形態】以下、本発明の一実施形態につい
て説明する。図５は本発明に係わるＰＣＢ基板の斜視図
である。９はＰＣＢ基板で、図中の角部１０はベアチッ
プを搭載する位置である。エリア１１はワイヤボンディ
ング用のエリアであり、不図示であるが、多数の端子が
集結されている。図６はＩＣチップ３をダイボンディン
グした斜視図である。図７はＩＣチップ３の一つにワイ
ヤーボンディングした斜視図である。ＩＣチップ３のボ
ンディングパッドとＰＣＢ基板９に形成されたパッド
（共に不図示）はワイヤー７により接続される。図８は
封止枠１２を接着により固定した斜視図である。１２個
のＩＣチップ用の封止枠は一体に形成され１２個の穴が
形成されている。
て説明する。図５は本発明に係わるＰＣＢ基板の斜視図
である。９はＰＣＢ基板で、図中の角部１０はベアチッ
プを搭載する位置である。エリア１１はワイヤボンディ
ング用のエリアであり、不図示であるが、多数の端子が
集結されている。図６はＩＣチップ３をダイボンディン
グした斜視図である。図７はＩＣチップ３の一つにワイ
ヤーボンディングした斜視図である。ＩＣチップ３のボ
ンディングパッドとＰＣＢ基板９に形成されたパッド
（共に不図示）はワイヤー７により接続される。図８は
封止枠１２を接着により固定した斜視図である。１２個
のＩＣチップ用の封止枠は一体に形成され１２個の穴が
形成されている。
【００１０】図９は図８のＰＣＢ基板９を切断治具にセ
ットしたＢ−Ｂ断面図である。切断治具１３の上面には
台座１４が固定され、台座１４の上面にＰＣＢ基板９の
下面が接着剤（不図示）で接着されている。ＰＣＢ基板
９と封止枠１２により形成された凹部には、ＩＣチップ
３とボンディングされたワイヤー７を保護するポッティ
ング樹脂８が充填され熱効果処理されている。封止枠１
２には、ＩＣチップ３の上方の封止枠周縁部に張り出し
たひさし状凸部１２ａが一体に形成されており、これに
より樹脂高さのコントロールを個々に行い、封止枠ごと
の樹脂高さを均一にしている。よってＩＣチップパッケ
ージの外観形状が均一化される。図９中の破線は切断位
置を示すのもで、封止枠１２の各桟部の中心をカッター
で切断することにより１２個のパッケージが完成する。
ットしたＢ−Ｂ断面図である。切断治具１３の上面には
台座１４が固定され、台座１４の上面にＰＣＢ基板９の
下面が接着剤（不図示）で接着されている。ＰＣＢ基板
９と封止枠１２により形成された凹部には、ＩＣチップ
３とボンディングされたワイヤー７を保護するポッティ
ング樹脂８が充填され熱効果処理されている。封止枠１
２には、ＩＣチップ３の上方の封止枠周縁部に張り出し
たひさし状凸部１２ａが一体に形成されており、これに
より樹脂高さのコントロールを個々に行い、封止枠ごと
の樹脂高さを均一にしている。よってＩＣチップパッケ
ージの外観形状が均一化される。図９中の破線は切断位
置を示すのもで、封止枠１２の各桟部の中心をカッター
で切断することにより１２個のパッケージが完成する。
【００１１】図１０は完成したＩＣパッケージ１５の斜
視図である。封止枠周縁に張り出したひさし状凸部を設
けたことで、樹脂高さのコントロールが容易にでき、均
一化したＩＣチップパッケージが得られる。
視図である。封止枠周縁に張り出したひさし状凸部を設
けたことで、樹脂高さのコントロールが容易にでき、均
一化したＩＣチップパッケージが得られる。
【００１２】
【発明の効果】封止枠周縁に張り出したひさし状凸部を
設けたことで、ポッティング樹脂の高さのコントロール
が容易にでき、ポッティング精度が向上できる。
設けたことで、ポッティング樹脂の高さのコントロール
が容易にでき、ポッティング精度が向上できる。
【００１３】ポッティング精度が向上できるので、外観
形状の均一化したＩＣチップパッケージが得られ、吸着
機を用いた半田実装時の吸着不具合、実装位置ずれ等の
問題が解消できる。
形状の均一化したＩＣチップパッケージが得られ、吸着
機を用いた半田実装時の吸着不具合、実装位置ずれ等の
問題が解消できる。
【００１４】封止枠の各桟部の中心を切断することによ
り、封止枠がＩＣチップパッケージの外装として残るの
で、樹脂劣化等による品質低下を防ぐことができる。
り、封止枠がＩＣチップパッケージの外装として残るの
で、樹脂劣化等による品質低下を防ぐことができる。
【図１】ＰＣＢ基板１の斜視図
【図２】ＩＣチップを搭載（ダイボンディング）した斜
視図
視図
【図３】封止枠４を接着により固定した斜視図
【図４】ＰＣＢ基板を切断治具にセットしたＡ−Ａ断面
図
図
【図５】本発明に係わるＰＣＢ基板の斜視図
【図６】ＩＣチップをダイボンディングした斜視図
【図７】ＩＣチップの一つにワイヤーボンディングした
斜視図
斜視図
【図８】封止枠を接着により固定した斜視図
【図９】ＰＣＢ基板９を切断治具にセットしたＢ−Ｂ断
面図
面図
【図１０】完成したＩＣチップパッケージの斜視図
１ ＰＣＢ基板 ２ 角部 ３ ＩＣチップ ４ 封止枠 ５ 切断治具 ６ 台座 ７ ワイヤー ８ ポッティング樹脂 ９ ＰＣＢ基板 １０ 角部 １１ ワイヤーボンディング用エリア １２ 封止枠 １２ａ ひさし状凸部 １３ 切断治具 １４ 台座 １５ 完成したＩＣチップパッケージ
Claims (2)
- 【請求項１】 多面取りの基板に複数個のＩＣチップを
搭載する工程と、複数個のＩＣチップを個々に樹脂封止
するための一体形成された封止枠を搭載する工程と、封
止用樹脂を供給し熱硬化させる工程と、個々の電子部品
（ＩＣパッケージ）に分割する工程により製造されるＩ
Ｃチップのパッケージ構造において、前記封止枠の周縁
に、内側に向かって張り出すひさし状凸部を一体形成し
たことを特徴とするＩＣチップのパッケージ構造。 - 【請求項２】 多面取りの基板に複数個のＩＣチップを
搭載する工程と、複数個のＩＣチップを個々に樹脂封止
するための一体形成された封止枠であり、さらに該封止
枠の周縁に、内側に向かって張り出すひさし状凸部が一
体形成された封止枠を搭載する工程と、封止用樹脂を供
給し熱硬化させる工程と、個々の電子部品（ＩＣパッケ
ージ）に分割する工程を有するＩＣチップのパッケージ
方法において、個々の電子部品に分割する工程で封止枠
の各桟部の中心を切断することを特徴とするＩＣチップ
のパッケージ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30732499A JP2001127209A (ja) | 1999-10-28 | 1999-10-28 | Ｉｃチップのパッケージ構造及びパッケージ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30732499A JP2001127209A (ja) | 1999-10-28 | 1999-10-28 | Ｉｃチップのパッケージ構造及びパッケージ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001127209A true JP2001127209A (ja) | 2001-05-11 |
Family
ID=17967779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30732499A Pending JP2001127209A (ja) | 1999-10-28 | 1999-10-28 | Ｉｃチップのパッケージ構造及びパッケージ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001127209A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030080642A (ko) * | 2002-04-10 | 2003-10-17 | 삼성전기주식회사 | 세라믹칩 패키지 제조방법 |
| CN107507779A (zh) * | 2016-06-14 | 2017-12-22 | 株式会社吉帝伟士 | 半导体封装件的制造方法 |
-
1999
- 1999-10-28 JP JP30732499A patent/JP2001127209A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030080642A (ko) * | 2002-04-10 | 2003-10-17 | 삼성전기주식회사 | 세라믹칩 패키지 제조방법 |
| CN107507779A (zh) * | 2016-06-14 | 2017-12-22 | 株式会社吉帝伟士 | 半导体封装件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437429B1 (en) | Semiconductor package with metal pads | |
| US7709937B2 (en) | Method of manufacturing semiconductor device | |
| US5923958A (en) | Method for semiconductor chip packaging | |
| JP4456889B2 (ja) | 積層型半導体パッケージ及びその製造方法 | |
| US20030006055A1 (en) | Semiconductor package for fixed surface mounting | |
| US8698294B2 (en) | Integrated circuit package system including wide flange leadframe | |
| US20090302446A1 (en) | Semiconductor package fabricated by cutting and molding in small windows | |
| US8174120B2 (en) | Integrated circuit package system with leadframe substrate | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JPH07273268A (ja) | 半導体パッケージ及び半導体パッケージ用リードフレーム | |
| EP0923120A1 (en) | Method for manufacturing semiconductor device | |
| US9202777B2 (en) | Semiconductor package system with cut multiple lead pads | |
| JPH07153904A (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| JP2001127209A (ja) | Ｉｃチップのパッケージ構造及びパッケージ方法 | |
| US20030038358A1 (en) | Semiconductor package without outer leads | |
| JPH1197466A (ja) | Ｉｃチップのパッケージ方法 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP2001144036A (ja) | Ｉｃチップのパッケージ方法 | |
| KR100891649B1 (ko) | 반도체 패키지 제조방법 | |
| JP2004063680A (ja) | チップ上基板のチップアレイ式ボールグリッドアレイパッケージの製造方法 | |
| KR100701685B1 (ko) | 멀티 칩 패키지 | |
| JP2003133502A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| KR100192329B1 (ko) | 반도체소자 패키지 공정용 리드 프레임 | |
| KR100239684B1 (ko) | 멀티칩패키지(mcp) 제작방법 및 그 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070925 |