JPH06132423A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06132423A
JPH06132423A JP4279648A JP27964892A JPH06132423A JP H06132423 A JPH06132423 A JP H06132423A JP 4279648 A JP4279648 A JP 4279648A JP 27964892 A JP27964892 A JP 27964892A JP H06132423 A JPH06132423 A JP H06132423A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
chip
semiconductor element
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4279648A
Other languages
English (en)
Inventor
Ryoichi Masaki
亮一 正木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4279648A priority Critical patent/JPH06132423A/ja
Publication of JPH06132423A publication Critical patent/JPH06132423A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【目的】 スルーホールを有する半導体装置において、
樹脂枠を不要とし、小型化、コスト低減を図る。 【構成】 スルーホール１５を有する半導体装置の製造
方法において、プリント基板１１の端部に該プリント基
板１１の四方を覆う樹脂枠１７を設け、前記スルーホー
ル１５に樹脂止め治具１８を挿入し、ＩＣチップ１２及
びフォトダイオードチップ１３を可視光カット樹脂１９
にて封止したことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するもので、特に小型の表面実装型センサ及びリモ
コン受光ユニットの製造に利用される。
【０００２】
【従来の技術】オーディオ、ビデオカメラ等の小型化に
伴い、リモコン受光ユニット及び各種センサは表面実装
対応の動きがあり、端子電極としてピンヘッダーを有す
るタイプの他に、表面実装が可能となるよう基板にスル
ーホールを設け、該スルーホールを二分割して端子電極
とし、リフローにより半田付可能にしたものがあった。
図５は従来の半導体装置を示す図であり、同図（ａ）は
ダイシングラインでの切断前の状態を示す断面図であ
り、同図（ｂ）は完成品を示す断面図である。
【０００３】図５（ａ）の如く、基板１上に複数の半導
体素子搭載部２，２…を有し、該各半導体素子搭載部２
にはＩＣチップ３及びフォトダイオードチップ（以下、
単に「ＰＤチップ」と称す。）４が搭載され、前記各Ｉ
Ｃチップ３及びＰＤチップ４は金線５によりワイヤーボ
ンドされる。また、前記各ＩＣチップ３及びＰＤチップ
４を挟んだ各半導体素子搭載部２の両端部にはスルーホ
ール６が形成され、該各スルーホール６の上部を含む前
記各半導体素子搭載部２の端部四方には樹脂枠７が設け
られ、該各樹脂枠７内に透光性樹脂８を注入し、硬化さ
せた後ダイシングライン９に沿って多分割に切断し、シ
ールドケース１０をかぶせて完成品とした。
【０００４】
【発明が解決しようとする課題】表面実装部品として
は、出来る限り小型化にする必要があるが、従来の半導
体装置では、樹脂枠を個々に設けて枠内に透光性樹脂を
流し込んでモールドしている為、樹脂枠の厚み（１ｍｍ
程度）が必要となり、サイズが大きくなった。また、個
々に樹脂枠を設ける分、コストアップとなった。
【０００５】本発明は、上記問題点を解決することを目
的とするものである。
【０００６】
【課題を解決するための手段】本発明は、複数の半導体
素子搭載部を有し、且つ、該各半導体素子搭載部にスル
ーホールを形成した基板上に、複数の半導体素子を搭載
し、該各半導体素子を樹脂モールドし、前記基板をダイ
シングラインに沿って多分割に切断して成る半導体装置
の製造方法において、前記スルーホールに樹脂止め治具
を挿入し、前記各半導体素子を樹脂モールドしたことを
特徴とするものである。
【０００７】
【作用】スルーホールに樹脂止め治具を挿入し、各半導
体素子を樹脂モールドしたことにより、樹脂枠を不要と
した半導体装置を形成することができ、製造工程の簡略
化、コスト低減できる。また、半導体装置のサイズは、
樹脂枠の厚みに規定されることなく半導体素子のレイア
ウトのみでサイズを小型化にすることができる。
【０００８】
【実施例】図１は本発明の一実施例を示す半導体装置の
製造工程を示す図である。図１（ａ）に示すように、プ
リント基板１１上に複数の半導体素子搭載部１２，１２
…を有し、該各半導体素子搭載部１２にはＩＣチップ１
３及びＰＤチップ１４が搭載され、さらに前記ＩＣチッ
プ１３及びＰＤチップ１４を挟んだ各半導体素子搭載部
１２の端部に端子電極用のスルーホール１５を形成す
る。次に、図１（ｂ）に示すように、前記各ＩＣチップ
１３及びＰＤチップ１４は金線１６によりワイヤーボン
ドする。次に、図１（ｃ）に示すように、前記プリント
基板１１の端部四方には樹脂枠１７が設けられ、前記ス
ルーホール１５に樹脂が流れ込まないように、離型剤を
塗布した樹脂止め治具１８を挿入する。次に、図１
（ｄ）に示すように、前記樹脂枠１７内に可視光カット
樹脂１９を注入する。次に、図１（ｅ）に示すように、
前記可視光カット樹脂１９が硬化後、前記樹脂止め治具
（図示せず）を取り去り、ダイシングライン２０に沿っ
て多分割に切断する。次に、図１（ｆ）に示すように、
シールドケース２１をケーシングして完成品とする。
【０００９】図２は半導体装置の完成品を示しており、
同図（ａ）は表面図であり、同図（ｂ）は側面図であ
り、同図（ｃ）は裏面図である。
【００１０】前記シールドケース２１には、前記ＰＤチ
ップ１４が受光できるよう受光窓２２が形成されてお
り、半導体素子搭載部１２の裏面には端子電極２３が形
成されている。
【００１１】図３に他の実施例を示す。本実施例につい
ては、前記実施例と相違する所のみ説明する。前記実施
例では、樹脂モールドする際に、樹脂枠を設けたが、本
実施例は、注型用の金型を用いて樹脂モールドするもの
である。この時、ＰＤ１４の受光部に対応させて、樹脂
部分２４の上部にレンズ２５を形成することにより、外
部からの光が集光できる為、ＰＤチップ１４のチップサ
イズを小さくすることが可能となり、さらに小型化、コ
スト低減できる。また、トランスファーモールドにて樹
脂モールドし、同様にレンズを形成する方法も考えられ
る。
【００１２】上記実施例において、ＩＣチップは一般的
に光が当たった場合、ＰＮジャンクションでフォトダイ
オード的な動きをして誤動作する場合がある為、図４の
如く、ＩＣチップ１３を非透光性樹脂２６でモールドし
た後に、全体を可視光カット樹脂１９でモールドするこ
とにより誤動作防止できる。
【００１３】尚、本発明において、半導体素子としてＩ
Ｃチップ及びＰＤチップを使用したが、その他の半導体
素子でも応用できる。
【００１４】
【発明の効果】以上のように、本発明によれば、半導体
装置の製造方法において、スルーホールに樹脂止め治具
を挿入し、半導体素子を樹脂モールドしたことにより、
樹脂枠を不要とした半導体装置を形成することができ、
製造工程の簡略化、コスト低減される。また、半導体装
置のサイズは、樹脂枠の厚みに規定されることなくＩＣ
及び受光素子等のレイアウトのみで対応できる為、小型
化となる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す半導体装置の製造工程
図である。
【図２】図１に示す半導体装置の完成図であり、同図
（ａ）は表面図であり、同図（ｂ）は側面図であり、同
図（ｃ）は裏面図である。
【図３】本発明の他の実施例を示す図である。
【図４】図１に示すＩＣチップを非透光性樹脂でモール
ドした場合を示す図である。
【図５】従来の半導体装置を示す図であり、同図（ａ）
はダイシングラインでの切断前の状態を示す図であり、
同図（ｂ）は完成図である。
【符号の説明】
１１ プリント基板 １２ 半導体素子搭載部 １３ ＩＣチップ １４ フォトダイオードチップ（ＰＤチップ） １５ スルーホール １６ 金線 １７ 樹脂枠 １８ 樹脂止め治具 １９ 可視光カット樹脂 ２０ ダイシングライン ２１ シールドケース

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 複数の半導体素子搭載部を有し、且つ、
    該各半導体素子搭載部にスルーホールを形成した基板上
    に、複数の半導体素子を搭載し、該各半導体素子を樹脂
    モールドし、前記基板をダイシングラインに沿って多分
    割に切断して成る半導体装置の製造方法において、前記
    スルーホールに樹脂止め治具を挿入し、前記各半導体素
    子を樹脂モールドしたことを特徴とする半導体装置の製
    造方法。
JP4279648A 1992-10-19 1992-10-19 半導体装置の製造方法 Pending JPH06132423A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4279648A JPH06132423A (ja) 1992-10-19 1992-10-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4279648A JPH06132423A (ja) 1992-10-19 1992-10-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06132423A true JPH06132423A (ja) 1994-05-13

Family

ID=17613914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4279648A Pending JPH06132423A (ja) 1992-10-19 1992-10-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06132423A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174420A (ja) * 1997-08-28 1999-03-16 Citizen Electron Co Ltd 表面実装型チップ部品及びその製造方法
US7148529B2 (en) 2001-03-30 2006-12-12 Kabushiki Kaisha Toshiba Semiconductor package
US7199306B2 (en) 1994-12-05 2007-04-03 Freescale Semiconductor, Inc. Multi-strand substrate for ball-grid array assemblies and method
US7629674B1 (en) 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
EP1234339B1 (fr) * 1999-11-04 2012-02-01 STMicroelectronics S.A. Boîtier semi-conducteur optique et procede de fabrication d'un tel boîtier

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199306B2 (en) 1994-12-05 2007-04-03 Freescale Semiconductor, Inc. Multi-strand substrate for ball-grid array assemblies and method
US7397001B2 (en) 1994-12-05 2008-07-08 Freescale Semiconductor, Inc. Multi-strand substrate for ball-grid array assemblies and method
JPH1174420A (ja) * 1997-08-28 1999-03-16 Citizen Electron Co Ltd 表面実装型チップ部品及びその製造方法
EP1234339B1 (fr) * 1999-11-04 2012-02-01 STMicroelectronics S.A. Boîtier semi-conducteur optique et procede de fabrication d'un tel boîtier
US7148529B2 (en) 2001-03-30 2006-12-12 Kabushiki Kaisha Toshiba Semiconductor package
US7629674B1 (en) 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
US8362597B1 (en) 2004-11-17 2013-01-29 Amkor Technology, Inc. Shielded package having shield lid
US8552539B1 (en) 2004-11-17 2013-10-08 Amkor Technology, Inc. Shielded package having shield lid
US9123718B1 (en) 2004-11-17 2015-09-01 Amkor Technology, Inc. Shielded package having shield lid

Similar Documents

Publication Publication Date Title
JP2843464B2 (ja) 固体撮像装置
CA1272306A (en) Support assembly for integrated circuits
US20060244113A1 (en) Leadless leadframe electronic package and sensor module incorporating same
US6242797B1 (en) Semiconductor device having pellet mounted on radiating plate thereof
WO1994006155A1 (en) Surface mountable clock oscillator module and method for fabricating such modules
US5267379A (en) Method of fabricating surface mountable clock oscillator module
JPH06132423A (ja) 半導体装置の製造方法
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
KR100464563B1 (ko) 반도체 패키지 및 그 제조방법
KR100208634B1 (ko) 표면 실장형 반도체 장치
KR920004640B1 (ko) 반도체 장치
JPH04255264A (ja) 混成集積回路
JPH02126685A (ja) 固体イメージセンサー
JP2533012B2 (ja) 表面実装型半導体装置
EP0438742B1 (en) Method of fabricating a semiconductor device of thin package type
JPH10233471A (ja) 赤外線データ通信モジュール及びその製造方法
JP2981371B2 (ja) 光結合装置
JP2534061Y2 (ja) 固体撮像装置
JP3431993B2 (ja) Ｉｃパッケージの組立方法
JP3101007B2 (ja) 透過型光結合装置
JP3072235B2 (ja) 面実装型リモコン受光ユニット及びその製造方法
KR100373149B1 (ko) 반도체 패키지
JPH01120856A (ja) リードフレーム
JPH04340264A (ja) 表面実装型半導体装置
JPS6234154B2 (ja)