JPH0789433B2 - ダイナミツク型ｒａｍ - Google Patents

Description

【発明の詳細な説明】 （技術分野〕 この発明は、ダイナミック型RAMに関するもので、例え
ば、ハーフプリチャージ方式のダイナミック型RAM（ラ
ンダム・アクセス・メモリ）に利用して有効な技術に関
するものである。

〔背景技術〕

ダイナミック型RAMにおける１ビットのメモリセルは、
情報記憶キャパシタCsとアドレス選択用MOSFETQmとから
なり、論理“1",“0"の情報はキャパシタCsに電荷が有
るか無いかの形で記憶される。情報の読み出しは、MOSF
ETQmをオン状態にしてキャパシタCsを共通のデータ線Ｄ
につなぎ、データ線Ｄの電位にキャパシタCsに蓄積され
た電荷量に応じてどのような変化が起きるかをセンスす
ることによって行われる。上記キャパシタCsは、ゲート
電極とチャンネル間を利用したMOS容量が利用される。
このため、上記ゲート電極に電源電圧が定常的に供給さ
れること又はイオン打ち込み法によって、ゲート電極下
の半導体表面にチャンネルが形成される。また、上記メ
モリセルの読み出し基準電圧を形成する方式として、デ
ータ線のハーフプリチャージ方式（又はダミーセルレス
方式）が公知である〔例えば、アイエスエスシーシー、
ダイジェスト オブ テクニカル ペーバーズ（ISSCC
DIGIST OF TECHNICAL PAPERS）誌1984年、第276頁〜第2
77頁、又は日経マグロウヒル社1985年２月11日付「日経
エレクトロニクス」第243頁〜第263頁参照〕。

ところで、上記のようなダイナミック型メモリセルにお
ける蓄積電荷量のマージンを評価する手法としては、電
源電圧のバンプ試験や動作電源電圧マージン試験があ
る。しかしながら、上記いずれの手法においても、セン
スアンプや出力回路等の周辺回路のマージンも込みで評
価してしまうので、正確な蓄積電荷量のマージン評価に
はならない。また、個々のメモリセルの読み出し信号量
そのものを直接的に実測することは、回路技術的に不可
能に近いものである。したがって、プロセスバラツキに
よって容量値が減少させられたMOS容量を見い出すこと
が極めて困難となり、ダイナミック型RAMの信頼性を低
くする原因となっている。

〔発明の目的〕

この発明の目的は、メモリセルの評価を正確に行うこと
のできる回路機能を付加したダイナミック型RAMを提供
することにある。

この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。すなわち、ダ
イナミック型メモリセルのMOS容量のゲート電極にスイ
ッチMOSFETを介して選択的に所定のバイアス電圧を供給
するようにし、このスイッチMOSFETをオフ状態にして所
定の電極から上記MOS容量のゲートに任意の電圧を供給
を可能にするものである。

〔実施例〕

第１図には、この発明をダイナミック型RAMに適用した
場合の一実施例の回路図が示されている。同図の各回路
素子は、公知のCMOS（相補型MOS）集積回路の製造技術
によって、１個の単結晶シリコンのような半導体基板上
において形成される。同図において、ソース・ドレイン
間に直線が付加されたMOSFETはＰチャンネル型である。

特に制限されないが、集積回路は、単結晶Ｐ型シリコン
からなる半導体基板に形成される。ＮチャンネルMOSFET
は、かかる半導体基板表面に形成されたソース領域、ド
レイン領域及びソース領域とドレイン領域との間の半導
体基板表面に薄い厚さのゲート絶縁膜を介して形成され
たポリシリコンからなるようなゲート電極から構成され
る。ＰチャンネルMOSFETは、上記半導体基板表面に形成
されたＮ型ウェル領域に形成される。これによって、半
導体基板は、その上に形成された複数のＮチャンネルMO
SFETの共通の基板ゲートを構成する。Ｎ型ウェル領域
は、その上に形成されたＰチャンネルMOSFETの基板ゲー
トを構成する。ＰチャンネルMOSFETの基板ゲートすなわ
ちＮ型ウェル領域は、第１図の電源端子Vccに結合され
る。

基板バイアス電圧発生回路VBGは、半導体基板に供給す
べき負のバックバイアス電圧−Vbbを発生する。これに
よって、ＮチャンネルMOSFETの基板ゲートにバックバイ
アス電圧が加えられることになり、そのソース，ドレイ
ンと基板間の寄生容量値が減少させられるため回路の高
速動作化が図られると共に基板に発生する少数キャリア
の吸収を行うことができるためリフレッシュ周期を長く
することができる。

集積回路のより具体的な構造は、大まかに説明すると次
のようになる。

すなわち、単結晶Ｐ型シリコンからなり、かつＮ型ウエ
ル領域が形成された半導体基板の表面部分のうち、活性
領域とされた表面部分以外、言い換えると半導体配線領
域、キャパシタ形成領域、及びＮチャンネル及びＰチャ
ンネルMOSFETのソース、ドレイン及びチャンネル形成領
域（ゲート形成領域）とされた表面部分以外には、公知
の選択酸化法によって形成された比較厚い厚さのフィー
ルド絶縁膜が形成されている。キャパシタ形成領域は、
特に制限されないが、キャパシタ形成領域上には、比較
的薄い厚さの絶縁膜（酸化膜）を介して１層目ポリシリ
コン層が形成されている。１層目ポリシリコン層は、フ
ィールド絶縁膜上まで延長されている。１層目ポリシリ
コン層の表面には、それ自体の熱酸化によって形成され
た薄い酸化膜が形成されている。キャパシタ形成領域に
おける半導体基板表面には、特に制限されないが、イオ
ン打ち込み法によるＮ型領域（チャンネル領域）が形成
される。これによって、１層目ポリシリコン層、薄い絶
縁膜及びチャンネル領域からなるキャパシタが形成され
る。フィールド酸化膜上の１層目ポリシリコン層は、１
種の配線とみなされる。

チャンネル形成上には、薄いゲート酸化膜を介してゲー
ト電極とするための２層目ポリシリコン層が形成されて
いる。この２層目ポリシリコン層は、フィールド絶縁膜
上及び１層目ポリシリコン層上に延長される。特に制限
されないが、後で説明するメモリアレイにおけるワード
線は、２層目ポリシリコン層から構成される。フィール
ド絶縁膜、１層目及び２層目ポリシリコン層によって覆
われていない活性領域表面には、それらを不純物導入マ
スクとして使用する公知の不純物導入技術によってソー
ス、ドレイン及び半導体配線領域が形成されている。

１層目及び２層目ポリシリコン層上を含む半導体基板表
面に比較的厚い厚さの層間絶縁膜が形成され、この層間
絶縁膜上には、アルミニュウムからなるような導体層が
形成されている。導体層は、その下の絶縁膜に設けられ
たコンタクト孔を介してポリシリコン層、半導体領域に
電気的に結合されている。後で説明するメモリアレイに
おけるデータ線は、特に制限されないが、この層間絶縁
膜上に延長された導体層から構成される。層間絶縁膜上
及び導体層上を含む半導体基板表面は、窒化シリコン膜
とフオスフオシリケートガラス膜とからなるようなファ
イルナルパッシベーション膜によって覆われている。

メモリアレイＭ−ARYは、特に制限されないが、２交点
（折り返しビット線）方式とされる。第１図には、その
一対の行が具体的に示されている。一対の平行に配置さ
れた相補データ線（ビット線又はディジット線）D,
に、アドレス選択用MOSFETQmと情報記憶用キャパシタCs
とで構成された複数のメモリセルのそれぞれの入出力ノ
ードが同図に示すように所定の規則性をもって配分され
て結合されている。

プリチャージ回路PCは、代表として示されたMOSFETQ5の
ように、相補データ線D,間に設けられたスイッチMOSF
ETにより構成される。このMOSFETQ5は、そのゲートにチ
ップ選択状態に発生させるプリチャージ信号φpcが供給
されることによって、チップ非選択状態のときにオン状
態にされる。これにより、前の動作サイクルにおいて、
後述するセンスアンプSAの増幅動作により相補データ線
D,のハイレベルとロウレベルを短絡して、相補データ
線D,を約Vcc/2のプリチャージ電圧とする。なお、RAM
がチップ非選択状態にされ、上記プリチャージMOSFETQ5
等がオン状態にされる前に、上記センスアンプSAは非動
作状態にされる。これにより、上記相補データ線D,は
ハイインピーダンス状態でハイレベルとロウレベルを保
持するものとなっている。また、RAMが動作状態にされ
ると、センスアンプSAが動作状態にされる前に上記プリ
チャージMOSFETQ5等はオフ状態にされる。これにより、
相補データ線D,は、ハイインピーダンス状態で上記ハ
ーフプリチャージレベルを保持するものである。

このようなハーフプリチャージ方式にあっては、相補デ
ータ線D,のハイレベルとロウレベルを単に短絡して形
成するものであるので、低消費電力化が図られる。ま
た、センスアンプSAの増幅動作において、上記プリチャ
ージレベルを中心として相補データ線D,がハイレベル
とロウレベルのようにコモンモードで変化するので、容
量カップリングにより発生するノイズレベルを低減でき
るものとなる。

センスアンプSAは、その単位回路USAが例示的に示され
ており、ＰチャンネルMOSFETQ7,Q9と、ＮチャンネルMOS
FETQ6,Q8とからなるMOSラッチ回路で構成され、その一
対の入出力ノードが上記相補データD,に結合されてい
る。また、上記ラッチ回路には、特に制限されないが、
並列形態のＰチャンネルMOSFETQ12,Q13を通して電源電
圧Vccが供給され、並列形態のＮチャンネルMOSFETQ10,Q
11を通して回路の接地電圧Vssが供給される。これらの
パワースイッチMOSFETQ10,Q11及びMOSFETQ12,Q13は、同
じメモリマット内の他の同様な行に設けられたラッチ回
路（単位回路）に対して共通に用いられる。言い換える
ならば、同じメモリマット内のラッチ回路におけるＰチ
ャンネルMOSFETとＮチャンネルMOSFETとはそれぞれのそ
のソースPS及びSNが共通接続される。

上記MOSFETQ10,Q12のゲートには、動作サイクルではセ
ンスアンプSAを活性化させる相補タイミングパルスφpa
1,pa1が印加され、MOSFETQ11,Q13のゲートには、上記
タイミングパルスφpa1,pa1より遅れた、相補タイミ
ングパルスφpa2,pa2が印加される。このようにする
ことによって、センスアンプSAの動作は２段階に分けら
れる。タイミングパルスφpa1,pa1が発生されたと
き、すなわち第１段階においては、比較的小さいコンダ
クタンスを持つMOSFETQ10及びQ12による電流制限作用に
よってメモリセルからの一対のデータ線間に与えられた
微小読み出し電圧は、不所望なレベル変動を受けること
なく増幅される。上記センスアンプSAでの増幅動作によ
って相補データ線電位の差が大きくされた後、タイミン
グパルスφpa2,pa2が発生されると、すなわち第２段
階に入ると、比較的大きなコンダクタンスを持つMOSFET
Q11,Q13がオン状態にされる。センスアンプSAの増幅動
作は、MOSFETQ11,Q13がオン状態にされることによって
速くされる。このように２段階に分けて、センスアンプ
SAの増幅動作を行わせることによって相補データ線の不
所望なレベル変化を防止しつつデータの高速読み出しを
行うことができる。

ロウデコーダＲ−DCRは、特に制限されないが、２分割
されたロウデコーダＲ−DCR1とＲ−DCR2との組み合わせ
によって構成される。同図には、第２のロウデコーダＲ
−DCR2の１回路分（ワード線４本分）が代表として示さ
れている。図示の構成に従うと、アドレス信号２〜
ｍを受けるＮチャンネルMOSFETQ32〜Q34と、Ｐチャンネ
ルMOSFETQ35〜Q37とで構成されたCMOS回路によるNAND
（ナンド）回路で上記４本分のワード線選択信号が形成
される。このNAND回路の出力は、CMOSインバータIV1で
反転され、カットMOSFETQ28〜Q31を通して、スイッチ回
路としての伝送ゲートMOSFETQ24〜Q27のゲートに伝えら
れる。

第１のロウデコーダＲ−DCR1は、その具体的回路を図示
しないが、２ビットの相補アドレス信号a0,０及びa1,
１で形成されたデコード信号によって選択される上記
同様な伝送ゲートMOSFETとカットMOSFETとからなるスイ
ッチ回路を通してワード線選択タイミング信号φｘから
４通りのワード選択タイミング信号φx00ないしφx11を
形成する。これらのワード線選択タイミング信号φx00
〜φx11は、上記伝送ゲート上記MOSFETQ24〜Q27を介し
て各ワード線に伝えられる。

特に制限されないが、タイミング信号φx00は、アドレ
ス信号０〜１がハイレベルにされているとき、タイ
ミング信号φｘに同期してハイレベルにされる。同様
に、タイミング信号φx01、φx10及びφx11は、それぞ
れアドレス信号a0及び１、及び０及びa1、及びa0及
びa1がハイレベルにされているときタイミング信号φｘ
に同期してハイレベルにされる。

これによって、アドレス信号a1及び１は、複数のワー
ド線のうちのデータ線Ｄに結合されたメモリセルに対応
されたワード線群（W0、W1、以下、第１ワード線群と称
する）と、データ線Ｄに結合されたメモリセルに対応さ
れたワード線群（W2、W3、以下、第２ワード線群と称す
る）とを識別するための一種のワード線群選択信号とみ
なされる。

ロウデコーダＲ−DCR1とＲ−DCR2のようにロウデコーダ
を２分割することによって、ロウデコーダＲ−DCR2のピ
ッチ（間隔）とワード線のピッチとを合わせることがで
きる。その結果、無駄な空間が半導体基板上に生じな
い。各ワード線と接地電位との間には、MOSFETQ20〜Q23
が設けられ、そのゲートに上記NAND回路の出力が印加さ
れることによって、非選択時のワード線を接地電位に固
定させるものである。特に制限されないが、上記ワード
線には、その遠端側（デコーダ側と反対側の端）にリセ
ット用のMOSFETQ1〜Q4が設けられており、リセットパル
スφpwを受けてこれらのMOSFETQ1〜Q4がオン状態となる
ことによって、選択されたワード線がその両端から接地
レベルにリセットされる。

カラムスイッチＣ−SWは、代表として示されているMOSF
ETQ42,Q43のように相補データ線D,と共通相補データ
線CD,▲▼を選択的に結合させる。これらのMOSFETQ
42,Q43のゲートには、カラムデコーダＣ−DCRからの選
択信号が供給される。

ロウアドレスバッファＲ−ADBは、外部端子から供給さ
れたロウアドレスストローブ信号▲▼に基づいて
後述するタイミング発生回路TGにより形成されたタミン
グ信号（図示せず）により動作状態にされ、その動作状
態において上記ロウアドレスストローブ信号▲▼
に同期して外部端子から供給されたアドレス信号A0〜Am
を取り込み、それを保持するととに内部相補アドレス信
号ａ０〜ａｍを形成して上記ロウアドレスデコーダＲ−
DCR1及びＲ−DCR2に伝える。ここで、上記外部端子から
供給されたアドレス信号A0と同相の内部アドレス信号a0
と逆相の内部アドレス信号０とを合わせて相補アドレ
ス信号ａ０のように表している（以下、同じ）。ロウア
ドレスデコーダＲ−DCR1とＲ−DCR2は、上述のように上
記相補アドレス信号ａ０〜ａｍを解読して、ワード線選
択タイミング信号φｘに同期してワド線の選択動作を行
う。

一方、カラムアドレスバッファＣ−ADBは、外部端子か
ら供給されたカラムアドレスストローブ信号▲▼
に基づいて後述するタイミング発生回路TGにより形成さ
れたタイミング信号（図示せず）により動作状態にさ
れ、その動作状態において上記カラムアドレスストロー
ブ信号▲▼に同期して外部端子から供給されたア
ドレス信号A0〜Anを取り込み、それを保持するととに内
部相補アドレス信号ａ０〜ａｎを形成してカラムアドレ
スデコーダＣ−DCRに伝える。

カラムデコーダＣ−DCRは、データ線選択タイミング信
号φｙによってカラム選択タイミングが制御され、カラ
ムアドレスバッファＣ−ADBから供給される内部アドレ
ス信号a0〜anと逆相のアドレス信号０〜ｎからなる
相補アドレス信号ａ０〜ａｎを解読することによって上
記カラムスイッチＣーSWに供給すべき選択信号をけ形成
する。

なお、同図においては、ロウアドレスバッファＲ−ADB
とカラムアドレスバッファＣ−ADBとカラムアドレスバ
ッファＣ−ADBを合わせてアドレスバッファＲ−Ｃ−ADB
のように表している。

上記共通相補データCD,▲▼間には、上記同様なプ
リチャージ回路を構成するプリチャージMOSFETQ44が設
けられている。この共通相補データ線CD,▲▼に
は、上記単位のセンスアンプUSAと同様な回路構成のメ
インアンプMAの一対の入出力ノードが結合されている。
このメインアンプの出力信号は、データ出力バッファDO
Bを介して外部端子Doutへ送出される。読み出し動作な
らば、データ出力バッファDOBはそのタイミング信号r
wによって動作状態にされ、上記メインアンプMAの出力
信号を増幅して外部端子I/Oから送出する。なお、書込
み動作なら、上記タイミング信号rwによってデータ出
力バッファDOBの出力はハイインピーダンス状態され
る。

上記共通相補データ線CD,▲▼は、データ入力バッ
ファDIBの出力端子が結合される。書込み動作ならば、
データ入力バッファDIBは、そのタイミング信号φrwに
よって動作状態にされ、外部端子Dinから供給された書
込み信号に従った相補書込み信号を上記共通相補データ
線CD,▲▼に伝えることにより、選択されたメモリ
セルへの書込みが行われる。なお、読み出し動作なら、
上記タイミング信号φrwによってデータ入力バッファDI
Bの出力はハイインピーダンス状態にされる。

上記のようにアドレス選択用MOSFETQmと情報記憶用キャ
パシタCsとからなるダイナミック型メモリセルへの書込
み動作において、情報記憶用キャパシタCsにフルライト
を行うため、言い換えるならば、アドレス選択用MOSFET
Qm等のしきい値電圧により情報記憶用キャパシタCsへの
書込みハイレベルのレベル損失が生じないようにするた
め、ワード線選択タイミング信号φｘによって起動され
るワード線ブートストラップ回路（図示せず）が設けら
れる。このワード線ブートストラップ回路は、ワード線
選択タイミング信号φｘとその遅延信号を用いて、ワー
ド線選択タイミング信号φｘのハイレベルを電源電圧Vc
c以上の高レベルとする。

上述した各種タイミング信号は、次のタイミング発生回
路TGにより形成される。タイミング発生回路TGは、上記
代表として示された主要なタイミング信号等を形成す
る。すなわち、このタイミング発生回路TGは、外部端子
から供給されたアドレスストローブ信号▲▼及び
▲▼と、ライトイネーブル信号▲▼とを受け
て、上記一連の各種タイミングパルスを形成する。

回路記号REFCで示されているのは、自動リフレッシュ回
路であり、リフレッシュアドレスカウンタ，タイマー等
を含んでいる。この自動リフレッシュ回路REFCは、特に
制限されないが、アドレスストローブ信号▲▼と
▲▼を受ける論理回路により、ロウアドレススト
ローブ信号▲▼がロウレベルにされる前にカラム
アドレスストローブ信号▲▼がロウレベルにされ
たとき、それをリフレッシュモードとして判定し、上記
ロウアドレスストローブ信号▲▼をクロックとす
るアドレスカウンタ回路により形成されたリフレッシュ
アドレス信号a0′〜am′を送出させる。このリフレッシ
ュアドレス信号a0′〜am′は、マルチプレクサ機能を持
つ上記ロウアドレスバッファＲ−ADBを介してロウアド
レスデコーダ回路Ｒ−DCR1及びＲ−DCR2に伝えられる。
このため、リフレッシュ制御回路REFCは、リフレッシュ
モードのとき、上記アドレスバッファＲ−ADBの切り換
えを行う制御信号を発生させる（図示せず）。これによ
って、リフレッシュアドレス信号a0′〜am′に対応され
た一本のワード線選択によるリフレッシュ動作が実行さ
れる（CASビフォワーRASリフレッシュ）。

この実施例では、特に制限されないが、電源変動に対応
して変動する読み出し基準電圧としてのハーフプリチャ
ージ電圧とメモリセルの保持電圧との相対的なレベルマ
ージンを大きくするため、上記メモリセルを構成するMO
S容量からなる情報記憶用キャパシタCsのゲート電極
（プレート電極）には、ハーフプリチャージ電圧とほゞ
同じVcc/2に設定されたプレート電圧VGが供給される。
このプレート電圧VGは、電圧発生回路VGGにより形成さ
れる。この場合、上記MOS容量のゲート電極に与えられ
る電圧として、電源電圧又は回路の接地電位とすると、
電源電圧の変動（バンプ）に対して、その読み出しレベ
ルマージンが悪くなる。例えば、上記MOS容量のゲート
電極に接地電位が与えられる構成において、約4Vの電源
電圧Vccのもとで書き込みが行われたメモリセルの記憶
情報を、約6Vのように高くされた電源電圧Vccのもとで
読み出し動作が行われる場合、上記電源電圧の変動に従
ってハーフプリチャージ電圧が約3Vのように高くされる
ので、メモリセルの書き込みハイレベル（4V）に対する
レベルマージンが悪化する。逆に、上記MOS容量のゲー
ト電極に回路の電源電圧が与えられる構成においては、
ロウレベル（回路の接地電位側）が約2Vのように上昇さ
せられるので逆にロウレベル側のレベルマージンが悪化
してしまう。

そこで、この実施例では、上記ハーフプリチャージ方式
のダイナミック型RAMにおいて、上述のようにダイナミ
ック型メモリセルを構成するMOS容量のゲート電圧に約V
cc/2のバイアス電圧VGを供給してレベルマージンの向上
を図るものである。

なお、ハーフプリチャージ方式では、フローティング状
態の相補データ線を単に短絡するものであるので、チッ
プ非選択期間が長くされると、相補データ線に結合され
るアドレス選択用MOSFETのドレインリーク電流等によっ
てレベル低下が生じてしまう。そこで、この実施例で
は、特に制限されないが、そのレベル補償のためにも上
記電圧発生回路VGGが利用される。すなわち、各単位回
路USAにおける一方の共通ソース線NSに、スイッチMOSFE
TQ50を介して電圧VG′が供給される。また、この共通ソ
ース線NSと一方のデータ線との間にスイッチMOSFETQ5
1が設けられる。これらのこれらのスイッチMOSFETQ50,Q
51は、そのゲートに上記プリチャージ信号pcが供給さ
れることによって、プリチャージ期間のみオン状態にさ
れる。これにより、チップ非選択期間（プリチャージ期
間）において、上記電圧VG′がスイッチMOSFETQ50,Q51
を介してデータ線に供給される。このとき上記データ
線は、プリチャージMOSFETQ5により他方のデータ線Ｄ
に接続されているから、両データ線,Dのプリチャージ
電圧のリーク電流によるレベル補償を行うことができ
る。上記構成に代え、他方のデータ線Ｄにも上記スイッ
チMOSFETQ51と同様なスイッチMOSFETを設けることによ
り、相補データ線,Dの双方に対してレベル補償電圧VG
をより均等に供給するものであってもよい。なお、図示
しないが上記共通ソース線NSとPS間には、そのゲートに
上記プリチャージ信号pcが供給されたスイッチMOSFET
が設けられ、相補データ線D,のプリチャージ動作と同
様に、プリチャージ期間においてセンスアンプSAの共通
ソース線NSとPSをハーフプリチャージ電位にするもので
ある。

第２図には、上記電圧発生回路VGGの一実施例の回路図
が示されている。

電源電圧Vccと分圧点（Vcc/2）との間には、Ｐチャンネ
ルMOSFET52にそのドレインとゲートが共通接続されたダ
イオード形態のＮチャンネルMOSFETQ53が直列接続され
る。上記分圧点（Vcc/2）と回路の接地電位Vssとの間に
は、そのゲートとドレインが共通接続されたダイオード
形態のＰチャンネルMOSFETQ54とＮチャンネルMOSFETQ55
とが直列接続される。上記ＰチャンネルMOSFETQ52とＮ
チャンネルMOSFETQ55のゲートは、特に制限されない
が、上記分圧点Vcc/2に接続されることにより、抵抗手
段として動作させられる。これらのMOSFETQ52及びQ55
は、そのコンダクタンスが小さく設定されることによ
り、そこに流れる直流電流の電流値が小さく設定され
る。

上記ダイオード形態のＮチャンネルMOSFETQ53の共通化
されたゲート，ドレインは、Ｎチャンネル出力MOSFETQ5
6のゲートに供給される。上記ダイオード形態のＰチャ
ンネルMOSFETQ54の共通化されたゲート，ドレインは、
Ｐチャンネル出力MOSFETQ57のゲートに供給される。こ
れらの出力MOSFETQ56,Q57は、それぞれのドレインが電
源電圧Vccと回路の接地電位に接続されるとともに、そ
のソースが共通接続されて出力電圧VG′を送出するもの
である。この出力電圧VG′は、上記相補データ線D,に
おけるプリチャージレベルのレベル補償回路に供給され
る。

上記両出力MOSFETQ56とQ57を通して直流（貫通）電流が
流れるのを防止するため、言い換えるならば、上記分圧
電圧Vcc/2により両MOSFETQ56,Q57が同時にオン状態にさ
れるのことがないようにするため、上記MOSFETQ53のし
きい値電圧Vthn1は、それに対応された出力MOSFETQ56の
しきい値電圧Vthn2より絶対値的に小さく設定され、上
記MOSFETQ54のしきい値電圧Vthp1は、それに対応された
出力MOSFETQ57のしきい値電圧Vthp2より絶対値的に小さ
く設定される。

これにより、例えば出力電圧VG′がVcc/2のとき出力MOS
FETQ56のソース電位はVcc/2にされる。これに対して、
そのゲート電圧は、上記Vcc/2の分圧電圧をダイオード
形態のMOSFETQ53のしきい値電圧より高くレベルシフト
された電圧Vcc/2＋Vthn1にされる。このような状態で
は、MOSFETQ56は、そのゲート，ソース間にそのしきい
値電圧Vthn2より小さな上記MOSFETQ53の上記しきい値電
圧Vthn1分しか印加されないからオフ状態にされる。こ
のことは、Ｐチャンネル出力MOSFETQ57においても同様
である。これにより、両出力MOSFETQ56とQ57が共にオフ
状態にされるので、両MOSFETQ56,Q57を通して直流電流
が流れることはない。

電源電圧Vccの上昇によって、上記電圧VG′が出力MOSFE
TQ56のゲート電圧（Vcc/2＋Vthn1）に対して相対的に低
下させられ、その差電圧がVth2より大きくされるとMOSF
ETQ56がオン状態にされ、出力電圧VG′をVcc/2＋Vth1-V
th2まで上昇させる。このように電源電圧Vccが上昇した
場合には、Ｐチャンネル出力MOSFETQ57は、そのゲート
電圧（Vcc/2-Vthp1）の上昇に伴って、そのゲート、ソ
ース間がより逆バイアスされる結果、オフ状態を維持す
る。

電源電圧Vccの低下によって、上記電圧VG′が出力MOSFE
TQ57のゲート電圧（Vcc/2-Vthp1）に対して相対的に高
くさせられ、その差電圧がVthp2より大きくされるとMOS
FETQ57がオン状態にされる。このMOSFETQ57のオン状態
により、出力電圧VG′をVcc/2-Vthp1+Vthp2まで低下さ
せる。このように電源電圧Vccが低下した場合には、Ｎ
チャンネルMOSFETQ56は、そのゲート電圧（Vcc/2＋Vthn
1の低下に伴って、そのゲート，ソース間がより逆バイ
アスされる結果オフ状態を維持するものである。

なお、電源電圧Vccが一定の場合、リーク電流により電
圧VG′に変動が生じると、上記分圧電圧Vcc/2を基準に
して、その変動が上記対応するMOSFETQ53とQ56とのしき
い値電圧Vthn1とVthn2及びMOSFETQ54とQ57とのしきい値
電圧Vthp1とVthp2のそれぞれの差分を越えたとき、それ
ぞれ出力MOSFETQ56又はQ57がオン状態になって、そのレ
ベル補償を行うものである。

上記両出力MOSFETQ56とQ57は、同時にオン状態にされる
ことがなく、その動作電流は全て出力電流とされる。し
たがって、出力MOSFETQ56とQ57のコンダクタンスを大き
く設定して大きな出力電流、言い換えるならば、出力イ
ンピーダンスを小さくすることができるものとなる。

この実施例では、メモリセルを構成するMOS容量Csの容
量値のプロセスバラツキを評価するために、上記出力電
圧VG′は、特に制限されないが、Ｎチャンネルスイッチ
MOSFETQ58を介して上記MOS容量Csのゲート電極（プレー
ト電極）に供給される。上記MOSFETQ58のゲートには、
特に制限されないが、直列抵抗R1,R2を介して定常的に
電源電圧Vccが供給される。このスイッチMOSFETQ58を選
択的にオフ状態にさせるため、上記抵抗R1とR2の接続点
には、電極P1が設けられる。上記電極P1に回路の接地電
位のようなロウレベルを供給することによって、上記MO
SFETQ58をオフ状態にさせることができる。

上記スイッチMOSFETQ58の出力側には、任意のバイアス
電圧を供給するための電極P2が抵抗R3を介して接続され
る。これにより、上記MOSFETQ58をオフ状態にして、上
記電極P2から任意のバイアス電圧をMOS容量Csのゲート
に供給することができる。

上記電極P1とP2は、特に制限されないが、外部端子に接
続されない測定用電極とされる。このため、半導体ウェ
ハ上にダイナミック型RAMが完成された後のプロービン
グにおいて、上記電極P1には、プローブから回路の接地
電位が与えられ、電極P2にはプローブを通してテスター
側から所定のバイアス電圧が供給される。

MOS容量Csは、イオン打ち込みによってチャンネルが形
成されている。このようなMOS容量Csの容量値がプロセ
スバラツキによって小さくされたものを検出するため、
例えば0V又は−1Vのような通常の動作条件（Vcc/2）に
比べて実質的な容量値を小さくさせるようなバイアス電
圧を電極P2から供給して、書き込み／読み出し試験を行
うものである。プロセスバラツキによって容量値が小さ
くされたMOS容量Csは、上記のようなバイアス電圧の供
給によって、さらに容量値が小さくされるから、書き込
み／読み出し不良として個別に検出することができる。

なお、通常動作状態においては、MOSFETQ58のゲートに
は、抵抗R1とR2を介して電源電圧Vccが供給される。こ
れによって、MOSFETQ58がオン状態にされ、上記電圧発
生回路VGGにより形成し約Vcc/2の電圧をMOS容量Csのゲ
ート電極に伝えるものである。

〔効果〕

（１） ダイナミック型メモリセルを構成するMOS容量
のゲートに、任意のバイアス電圧を供給できるようにす
ることによって、MOS容量の実質的な容量値を変化させ
ることができる。これにより、通常の動作状態に比べて
その実質的な容量値を小さくさせるようなバイアス電圧
を供給し、書き込み／読み出しを行うことによって、MO
S容量の蓄積電荷量のマージンを直接的に評価すること
ができるという効果が得られる。

（２） 上記（１）により、高信頼性の高いダイナミッ
ク型RAMの選別を行うことができるという効果が得られ
る。

（３） MOS容量のゲートに供給すべき電圧発生回路と
して、ソースフォロワ形態のＮチャンネル出力MOSFETと
Ｐチャンネル出力MOSFETを直列接続して共通ソース点か
ら出力電圧を得るとともに、両出力MOSFETのゲートに、
それぞれの出力MOSFETのしきい値電圧より絶対値的に大
きくされたしきい値電圧を持つ同じ導電型のダイオード
形態のMOSFETにより共通の分圧電圧をレベルシフトして
供給することにより、上記両MOSFET間で直流電流が流れ
るのを防止することができる。これによって、出力MOSF
ETに流れる電流を全て出力電流として用いることができ
るから、低消費電力化を図ることができるという効果が
得られる。

（４） ハーフプリチャージ方式のダイナミック型RAM
のメモリセルのプレート電圧（MOS容量のゲート電圧）
をハーフプリチャージ電圧と等しくさせることにより、
電源電圧Vccの変動に対応して変化するハーフプリチャ
ージ電圧（読み出し基準電圧）に追随させて情報記憶用
キャパシタの基準電圧を変化させることができる。これ
により、電源変動による情報記憶キャパシタに保持され
た電圧がハーフプリチャージ電圧に追随して変化するも
のであるので、そのレベルマージンを大きくできるた
め、上記（１）の効果と相俟ってレベルマージンの大き
なダイナミック型RAMを得ることができるという効果が
得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上記第２図に
示したMOSFETQ52、Q55に代え高抵抗値を持つポリシリコ
ン層を用いてもよい。この場合には、個々のポリシリコ
ン層の絶対値的な抵抗値のプロセスバラツキに影響され
ない。そのパターン比に従った精度の高い分圧電圧（例
えばVcc/2）を形成することができる。また、電圧発生
回路におけるダイオード形態のMOSFETとそれに対応した
出力MOSFETとのしきし値電圧を異ならせる方法は、MOSF
ETのチャンネル長を異ならせるもの、ゲート絶縁膜の膜
圧を異ならせるもの等種々の実施形態を採ることができ
るものである。また、その出力電圧と、上記メモリセル
の評価のためのバイアス電圧とを切り換えてMOS容量の
ゲートに供給する回路は、切り換え信号によって相補的
に動作するスイッチMOSFETを用いるもの等種々の実施態
様を採ることができる。また、上記電圧切り換えのため
の信号を供給する電極及びバイアス電圧を供給する電極
は、外部端子に接続させるものとして、ダイナミック型
RAMが完成された後にも上記評価を行うことができるよ
うにするものとしてもよい。

上記ダイナミック型メモリセルとして、例えば、MOS容
量Csのゲートには、電源電圧Vccを供給してチャンネル
を形成するものであってもよい。この場合においても、
前記第２図に示したようなスイッチMOSFETを介して上記
電源電圧Vccを選択的に供給して、電極から任意のバイ
アス電圧を供給することによって、上記同様にMOS容量
の容量値の評価を行うことができる。あるいは、上記MO
S容量として、イオン打ち込み等によってチャンネルを
形成して、そのゲートに回路の接地電位を供給するもの
においても、上記同様にスイッチMOSFETを介して回路の
接地電位を供給するようにし、その評価を行うとき負の
バイアス電圧を供給することによって上記同様にMOS容
量の容量値の評価を行うことができるものである。

また、メモリセルの読み出し基準電圧は、ダミーセルを
用いて形成するものとしてもよい。

さらに、ダイナミック型RAMを構成する他の周辺回路
は、種々の実施形態を採ることができるものである。例
えば、アドレス信号は、それぞれ独立した外部端子から
供給するものであってもよい。自動リフレッシュ回路
は、特に必要とされるものではない。

〔利用分野〕

この発明は、ダイナミック型RAMに広く利用できるもの
である。

【図面の簡単な説明】

第１図は、この発明が適用されたダイナミック型RAMの
一実施例を示す回路図、 第２図は、その電圧発生回路の一実施例を示す回路図で
ある。 Ｍ−ARY……メモリアレイ、PC……プリチャージ回路、S
A……センスアンプ、UAS……単位回路、Ｃ−SW……カラ
ムスイッチ、Ｒ−ADB……ロウアドレスバッファ、Ｃ−A
DB……カラムアドレスバッファ、Ｒ−DCR1,R−DCR2……
ロウアドレスデコーダ、Ｃ−DCR……カラムアドレスデ
コーダ、MA……メインアンプ、TG……タイミング発生回
路、REFC……自動リフレッシュ回路、DOB……データ出
力バッファ、DIB……データ入力バッファ、VBG……基板
バイアス発生回路、VGG……電圧発生回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】情報記憶用キャパシタとアドレス選択用MO
   SFETとにより構成されたダイナミック型メモリセルと、 上記情報記憶用キャパシタのプレート電極に供給される
   バイアス電圧を形成する電圧発生回路と、 所定の制御信号に従って上記バイアス電圧を上記情報記
   憶用キャパシタのプレート電極に伝えるスイッチMOSFET
   とを備え、 上記制御信号によって上記スイッチMOSFETをオフ状態に
   するとともに、所定の電極から上記情報記憶用キャパシ
   タのプレート電極に任意のバイアス電圧を供給するよう
   にしてなることを特徴とするダイナミック型RAM。
2. 【請求項２】上記情報記憶用キャパシタは、プレート電
   極下のチャンネル部分が不純物の導入により形成される
   ものであり、 上記電圧発生回路は、 第１の抵抗手段の一端に電源電圧が供給され、かかる第
   １の抵抗手段の他端に第１導電型の第１のMOSFETの共通
   化されたゲート，ドレインが接続され、かかる第１のMO
   SFETのソースに第２導電型の第２のMOSFETのソースが接
   続され、かかる第２のMOSFETの共通化されたゲート，ド
   レインと回路の接地電位との間に第２の抵抗手段が接続
   されてなる分圧回路と、 上記第１のMOSFETの共通接続されたゲート，ドレインに
   そのゲートが接続された第１導電型の第１の出力MOSFET
   と、上記第２のMOSFETの共通接続されたゲート，ドレイ
   ンにそのゲートが接続された第２導電型の第２の出力MO
   SFETとから成り、 上記第１及び第２のMOSFETのしきい値電圧は、それぞれ
   対応する第１及び第２の出力MOSFETのしきい値電圧より
   絶対値的に小さく設定され、 上記第１及び第２の出力MOSFETの共通化されたソースか
   ら電源電圧の約半分とされたバイアス電圧を得るもので
   あることを特徴とする特許請求の範囲第１項記載のダイ
   ナミック型RAM。
3. 【請求項３】上記バイアス電圧は上記情報記憶用キャパ
   シタのプレート電極に供給されるとともに、プリチャー
   ジ期間にプリチャージ制御信号によりオン状態にされる
   スイッチMOSFETを通してメモリセルが接続された相補デ
   ータ線にプリチャージ電圧として供給されるものである
   ことを特徴とする特許請求の範囲第１項又は第２項記載
   のダイナミック型RAM。