JPH0783024B2 - バイポ−ラトランジスタの製造方法 - Google Patents

バイポ−ラトランジスタの製造方法

Info

Publication number
JPH0783024B2
JPH0783024B2 JP61122381A JP12238186A JPH0783024B2 JP H0783024 B2 JPH0783024 B2 JP H0783024B2 JP 61122381 A JP61122381 A JP 61122381A JP 12238186 A JP12238186 A JP 12238186A JP H0783024 B2 JPH0783024 B2 JP H0783024B2
Authority
JP
Japan
Prior art keywords
region
base
insulating layer
type
bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61122381A
Other languages
English (en)
Other versions
JPS6351673A (ja
Inventor
デニス スコベル ピーター
フレッド ブロムレイ ピーター
レスリー ベイカー ロジャー
Original Assignee
エステイ−シ− ピ−エルシ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エステイ−シ− ピ−エルシ− filed Critical エステイ−シ− ピ−エルシ−
Publication of JPS6351673A publication Critical patent/JPS6351673A/ja
Publication of JPH0783024B2 publication Critical patent/JPH0783024B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Noodles (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に係り、特にバイポーラトランジス
タに関する。
問題点を解決するための手段 本発明は半自己整列したベース接触部を有するバイポー
ラトランジスタの製造方法であって、一の伝導形のベー
ス領域を他の伝導形のシリコン基板の表面領域中に形成
し、一の素子を表面上にベース領域に接触して形成し、
この素子を他の伝導形にドープしてトランジスタのエミ
ッタとし、該表面領域上にベース領域の両側に相接して
一対の一の伝導形のベース接触領域を素子をマスクとし
て使用しながらイオン注入を行なって形成し、他の伝導
形のコレクタ接触部を該表面領域上にベース接触部から
離して形成する段階を含むことを特徴とする製造方法を
提供する。
実施例 以下本発明を実施例について図面を参照しながら説明す
る。
第１図に示すバイポーラ/CMOS構造はバイポーラトラン
ジスタ１、ｎ−チャンネルMOSトランジスタ２、及びｐ
−チャンネルMOSトランジスタ３よりなる。トランジス
タ２はｐ形基板４上に直接形成されているが、トランジ
スタ１及び３はそれぞれ基板４中に形成されたｎ形ウエ
ル５及び６中に形成されている。ｎチャンネルトランジ
スタ２は従来のCMOS過程によって形成され、n+形のソー
ス及びドレイン領域７及び８をそれぞれ含む。ソース及
びドレイン領域７及び８には例えばメタライゼージョン
等により外部電気接触部９及び10が設けられる。トラン
ジスタ２はさらにゲート酸化物層12を有する多結晶シリ
コンゲート11と、基板４のp+形接触部13と、例えばメタ
ライゼーションにより形成されるp+形接触部13の外部電
極接触部14と、分離用酸化物層15とを含む。ゲート11も
図示していない手段により外部と電気的に接続されてい
る。ｐ−チャンネルトランジスタ３もまた従来のCMOS処
理によりｎ形ウエル６中に形成され、p+形ソース及びド
レイン領域17,18、またソース及びドレイン領域17,18に
例えばメタライゼーションにより設けられた外部電気接
触部19,20、ゲート酸化物層22を有する多結晶シリコン
ゲート21、ｎ形ウエル６のn+形接触部23、n+形接触部23
に例えばメタライゼーションにより形成される外部電気
接触部24、及び分離酸化物15を含んでいる。
第１図よりわかるように、バイポーラトランジスタ１の
断面はｐチャンネルトランジスタ３の断面と非常によく
似ており、事実標準的CMOS過程で使用されている数のマ
スクに２つの余分のマスクを追加するだけでこれをCMOS
装置と一体的に形成することができる。バイポーラトラ
ンジスタ１はコレクタにｎ形ウエル５を使用しており、
またウエル５のn+形コレクタ接触部25及び例えばメタラ
イゼーション等により形成される外部電気接触部26を有
する。トランジスタ１のベースはｐ形架橋部分28で連結
された２つのp+形接触領域27及び27a、及びこれらに附
随する図示した２つの外部電気接触部26a及び26bより構
成され、またエミッタはｐ形領域28に接触するn+形多結
晶シリコン領域29より構成される。エミッタにはまた外
部電気接触部（図示せず）が設けられる。
バイポーラトランジスタ１はｐチャンネルトランジスタ
３と同じ要素を含み、独立に同じバイポーラ構造を製造
することもできるがトランジスタ３と同時に製造され
る。多結晶シリコンエミッタトランジスタ１の製造の際
２つの余分に必要なマスクはベース領域28を形成する際
必要な注入領域を画成し、また「ゲート」酸化物30に開
口部を形成して多結晶シリコンをベース領域28と接触す
るためのものである。第１及び第２図にはゲート酸化物
は周囲の分離用酸化物層15から分離されているように示
してある。しかし、第３乃至第７図の説明で明らかにす
るがこれは分離用酸化物15の一部と同時に形成される。
このようにバイポーラ装置はｎ形ウエルCMOS技術と直接
に適合しており、その際ｎ形ウエルはコレクタとして使
用される。ｐ形ウエルを使用する場合は例えばリンやヒ
素等によるｎ形を形成するイオン注入がさらに必要であ
る。この段階は一部ｐ形ウエルドライブインによって実
行できる。ウエル中及びフィールドエリア中の酸化物層
の厚さの違いのためｎ形ウエルのマスクなしの注入も可
能である。もちろん、注入の際マスクを用いることもで
きる。これによりｎ形ウエル５がｐ形ウエル５′内に形
成されるが（積層ウエル）、これを第２図に示すように
バイポーラ装置のコレクタ領域に使用することもでき
る。
以下、第１図の構造を形成するための基本的処理段階を
第３図乃至第７図を参照しながら説明する。第１のマス
ク及びフォトレジスト（図示せず）を用いてｎ形ウエル
36及び37がｐ形基板32中に例えばリンのイオン注入及び
それに引続く通常のドライブインにより画成される。第
２のマスク（図示せず）を使用してｐ形シリコン基板32
表面上に堆積された窒化珪素層31あるいは二酸化珪素の
上にさらに堆積された窒化珪素がパターン形成され、装
置区域とフィールド酸化物が成長される区域とが区分さ
れる。窒化物31は第３図に示す如く、基板32表面上の装
置区域に対応する位置に残される。ここでフィールドド
ーパント（図示せず）を基板表面32上に適当なマスクを
使用しながら窒化珪素層31中に開けられた窓を介して例
えばホウ素及び／又はリンのイオン注入により注入して
もよい。基板は次いで酸化され、窓内にフィールド酸化
物層33が形成される。窒化物31の領域がエッチングによ
り除去された後基板はさらに酸化されて薄い酸化物領域
34が厚いフィールド酸化物域33の間に形成される（第４
図）。次に、第３のマスク（図示せず）を用いてフォト
レジスト層41中に窓40が画成され（第５図）、この窓を
介して例えばホウ素等のｐ形ドーパントがイオン注入さ
れ、これによりバイポーラトランジスタのベース領域42
が形成される。この第３のマスクは前記の２つの追加さ
れるマスクの一方である。次いで第４のマスク（図示せ
ず）及び適当なフォトレジスト層を用いて窓43がベース
領域42を覆っている薄い酸化物の領域上に開かれる。整
列の良否は以下の理由から明らかになるように決定的要
因にはならない。多結晶シリコントランジスタが界面酸
化物を必要とする場合は適当な処理をこの時点で行なう
ことができる。この第４のマスクは追加されるマスクの
うちの他方に相当する。フォトレジストが除去された後
ドープされていない多結晶シリコン層が堆積され、As又
はＰによりイオン注入される。この後これにパターンが
形成され、多結晶シリコンエミッタ44及びゲート45,46
が形成される（第６図）。次いで多結晶シリコン層44,4
5、及び薄い酸化物層の一部領域を適当にパターン形成
したフォトレジスト41aで保護した状態で例えばホウ素
等のp+ドーパントを注入し、バイポーラ装置用のベース
接触部47、ｎチャンネルMOSトランジスタ用基板接触部4
8、及びｐチャンネルMOSトランジスタ用ソース及びドレ
イン領域49及び50を形成する。さらに別のマスクを使用
し、またフォトレジスト51を適当にパターン形成して窓
を画成し、例えばヒ素等のn+ドーパントをイオン注入し
てバイポーラ装置のコレクタ接触部52、ｎチャンネルMO
Sトランジスタのソース及びドレイン領域53及び54、及
びｐチャンネルMOSトランジスタのウエル接触部55を形
成する（第７図）。フォトレジスト51を除去した後ウエ
ハは酸化され、またＰ・Ｓ・Ｇ（リン珪酸塩ガラス）層
が堆積されて第１図に層15として示す厚い酸化物層が形
成される。別のマスクを使用しながら酸化物層中にその
下側にある領域への電気接触部のための窓を形成し、こ
のようにして得られた基板をさらに例えばメタライズ
し、この金属層をさらに別の適当なマスクを使用しなが
らパターン形成することで第１図に示したのと同等な構
造を得ることができる。さらに、別のマスク及び処理を
行なって従来のｎチャンネル及びｐチャンネルMOSトラ
ンジスタにおけると同様なスレッショルドテーラリング
を行なってもよい。
高能率多結晶エミッタ構造を使用することでバイポーラ
トランジスタのベース及びコレクタ領域のドーピングレ
ベルを最適化し、ベースコレクタ直列抵抗を下げると同
時に高い電流利得を達成することが可能になる。この自
由度は従来のバイポーラトランジスタでは得られなかっ
たものである。
CMOSトランジスタのソース及びドレイン領域は多結晶シ
リコンゲートの存在のため完全に自己整合した状態で形
成されるが、バイポーラ装置のエミッタは領域42及び47
よりなるベースと部分的にしか自己整列しない。しか
し、これによる性能への影響は生じない。
第１図に示した構造のバイポーラトランジスタは非常に
高性能であることが見出された。
上記実施例では多結晶シリコンをバイポーラトランジス
タのエミッタに用いたが、この材料は多結晶シリコンに
限定されない。適当な特性を有する他の材料をバイポー
ラトランジスタのエミッタに使用してもよい。材料はキ
ャリアの発生源及びエミンタを形成するドーパントを有
する導電材料であればよい。多結晶シリコンの代わりに
使用できる材料としては酸素ドープ多結晶シリコン，耐
熱金属，耐熱金属シリサイド，あるいはアモルファスシ
リコン（水素添加等のなされた）が挙げられる。
ドープされた多結晶シリコンは出願人による英国特許第
8504725号の方法で製造することができる。
【図面の簡単な説明】
第１図は本発明の一実施例によるバイポーラトランジス
タを含むバイポーラ/CMOS構造の断面図、第２図は第１
図に示したｎ形ウエルではなくｐ形ウエル内に形成され
たバイポーラトランジスタを示す図、第３〜第７図はｎ
形ウエルを有するバイポーラ/CMOS構造を製造する様々
な段階を示す断面図である。 １……バイポーラトランジスタ、２……ｎ−チャンネル
CMOSトランジスタ、３……ｐ−チャンネルCMOSトランジ
スタ、４……基板、５……ｎ形ウエル（コレクタ）、
５′……ｐ形ウエル、６……ｎ形ウエル、７……n+形ソ
ース領域、８……n+形ドレイン領域、9,10,14,19,20,2
4,26,26a,26b……外部電気接触部、11,21,45,46……多
結晶シリコンゲート、12……ゲート酸化物層、13……p+
形接触部、15……分離用酸化物、17……p+形ソース領
域、18……p+形ドレイン領域、23……n+形接触部、25…
…n+形コレクタ接触部、27,27a……p+形ベース接触領
域、28……ｐ形ベース領域（ベース架橋領域）、29……
n+形多結晶シリコン領域（エミッタ）、30……「ゲー
ト」酸化物層、31……窒化珪素層、32……Ｐ形シリコン
基板、33……フィールド酸化物層、34……酸化物領域、
40,43……窓、41,41a……フォトレジスト層、42……ベ
ース領域、44……多結晶シリコンエミッタ、47……ベー
ス接触部（第１の領域）、48……接触部基板、49,53…
…ソース領域、50,54……ドレイン領域、51……フォト
レジスト、52……コレクタ接触部、55……ウエル接触
部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 (72)発明者 ロジャー レスリー ベイカー イギリス国 エセックス ケルムスフォー ド サードアベニュー ７番地 (56)参考文献 特開 昭57−10969（ＪＰ，Ａ) 特開 昭56−96860（ＪＰ，Ａ) 特開 昭59−117150（ＪＰ，Ａ)

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半自己整列したベース接触領域を有するバ
    イポーラトランジスタの製造方法であって、第１の伝導
    形のベース領域をシリコン基板の第２の伝導形の表面領
    域に形成し、該表面領域は絶縁層を有し該ベース領域は
    イオン注入によって該絶縁層上に設けられたマスクを介
    して該絶縁層を通して形成されるものであって；該ベー
    ス領域を露出するために該絶縁層に窓を設け；半導体材
    料を全絶縁層上及び該窓に堆積させ、このようにして堆
    積させられた半導体材料を第２の伝導形のものになるよ
    うにドープし、該窓のすぐ上の領域をマスクし、該窓の
    領域及び隣接する絶縁層の上に半導体部分を画成するよ
    うにそのマスクされた領域を残してその半導体材料を取
    り除くことによって該絶縁層上に該ベース領域に接する
    半導体部分を形成し該トランジスタのエミッタを構成
    し；該エミッタ部分のマスクされている領域を整列マス
    クとして使用して該絶縁層を通してイオン注入によって
    該表面領域に該ベース領域と接するようにそれの対向す
    る側に第１の伝導形のベース接触領域の対を形成し；該
    表面領域に該第２の伝導形のコレクタ接触を該ベース接
    触領域から離して形成する段階よりなる 製造方法。
  2. 【請求項２】該表面領域が該第１の伝導形の基板中の該
    第２の伝導形のウエルである請求項１記載のバイポーラ
    トランジスタ製造方法。
  3. 【請求項３】該半導体部分が多結晶シリコンのものであ
    る 請求項１記載のバイポーラトランジスタ製造方法。
JP61122381A 1985-03-23 1986-05-29 バイポ−ラトランジスタの製造方法 Expired - Lifetime JPH0783024B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8507624 1985-03-23
GB858507624A GB8507624D0 (en) 1985-03-23 1985-03-23 Semiconductor devices

Publications (2)

Publication Number Publication Date
JPS6351673A JPS6351673A (ja) 1988-03-04
JPH0783024B2 true JPH0783024B2 (ja) 1995-09-06

Family

ID=10576545

Family Applications (2)

Application Number Title Priority Date Filing Date
JP61057996A Expired - Lifetime JPH0799764B2 (ja) 1985-03-23 1986-03-14 集積回路及びその製造方法
JP61122381A Expired - Lifetime JPH0783024B2 (ja) 1985-03-23 1986-05-29 バイポ−ラトランジスタの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP61057996A Expired - Lifetime JPH0799764B2 (ja) 1985-03-23 1986-03-14 集積回路及びその製造方法

Country Status (11)

Country Link
US (3) US4914048A (ja)
EP (2) EP0196757B1 (ja)
JP (2) JPH0799764B2 (ja)
KR (2) KR920006752B1 (ja)
CN (2) CN1004593B (ja)
AT (2) ATE52877T1 (ja)
DE (2) DE3675010D1 (ja)
GB (3) GB8507624D0 (ja)
NO (1) NO173478C (ja)
PH (1) PH26112A (ja)
SG (1) SG69890G (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2188479B (en) * 1986-03-26 1990-05-23 Stc Plc Semiconductor devices
JPS63239856A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体集積回路装置及びその製造方法
KR900001062B1 (ko) * 1987-09-15 1990-02-26 강진구 반도체 바이 씨 모오스 장치의 제조방법
EP0316104A3 (en) * 1987-11-03 1991-01-30 Stc Plc Integrated circuits comprising resistors and bipolar transistors
US5124817A (en) * 1988-01-19 1992-06-23 National Semiconductor Corporation Polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
DE68921995T2 (de) * 1988-01-19 1995-12-07 Nat Semiconductor Corp Verfahren zum Herstellen eines Polysiliciumemitters und eines Polysiliciumgates durch gleichzeitiges Ätzen von Polysilicium auf einem dünnen Gateoxid.
FR2626406B1 (fr) * 1988-01-22 1992-01-24 France Etat Transistor bipolaire compatible avec la technologie mos
GB2214870B (en) * 1988-02-20 1991-09-11 Stc Plc Plasma etching process
DE3914910C2 (de) * 1988-05-10 1999-11-25 Northern Telecom Ltd Verfahren zur Herstellung einer integrierten Schaltung
GB8810973D0 (en) * 1988-05-10 1988-06-15 Stc Plc Improvements in integrated circuits
US5091760A (en) * 1989-04-14 1992-02-25 Kabushiki Kaisha Toshiba Semiconductor device
JPH0348457A (ja) * 1989-04-14 1991-03-01 Toshiba Corp 半導体装置およびその製造方法
US5028973A (en) * 1989-06-19 1991-07-02 Harris Corporation Bipolar transistor with high efficient emitter
US5177582A (en) * 1989-09-22 1993-01-05 Siemens Aktiengesellschaft CMOS-compatible bipolar transistor with reduced collector/substrate capacitance and process for producing the same
US4983531A (en) * 1990-02-12 1991-01-08 Motorola, Inc. Method of fabricating a single polysilicon bipolar transistor which is compatible with a method of fabricating CMOS transistors
US4987089A (en) * 1990-07-23 1991-01-22 Micron Technology, Inc. BiCMOS process and process for forming bipolar transistors on wafers also containing FETs
JP2842682B2 (ja) * 1990-11-08 1999-01-06 シャープ株式会社 半導体装置の製造方法
US5158900A (en) * 1991-10-18 1992-10-27 Hewlett-Packard Company Method of separately fabricating a base/emitter structure of a BiCMOS device
WO1993016494A1 (en) * 1992-01-31 1993-08-19 Analog Devices, Inc. Complementary bipolar polysilicon emitter devices
JPH08172100A (ja) * 1994-12-16 1996-07-02 Mitsubishi Electric Corp 半導体装置
US5830789A (en) * 1996-11-19 1998-11-03 Integrated Device Technology, Inc. CMOS process forming wells after gate formation
KR100235628B1 (ko) * 1997-06-25 1999-12-15 김영환 반도체 소자의 제조방법
KR20040008485A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 반도체소자의 테스트 패턴 형성방법
JP2004311684A (ja) * 2003-04-07 2004-11-04 Sanyo Electric Co Ltd 半導体装置
TW200524139A (en) * 2003-12-24 2005-07-16 Renesas Tech Corp Voltage generating circuit and semiconductor integrated circuit

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA969290A (en) * 1971-10-20 1975-06-10 Alfred C. Ipri Fabrication of semiconductor devices incorporating polycrystalline silicon
US3753807A (en) * 1972-02-24 1973-08-21 Bell Canada Northern Electric Manufacture of bipolar semiconductor devices
US4041518A (en) * 1973-02-24 1977-08-09 Hitachi, Ltd. MIS semiconductor device and method of manufacturing the same
US3940288A (en) * 1973-05-16 1976-02-24 Fujitsu Limited Method of making a semiconductor device
JPS539469A (en) * 1976-07-15 1978-01-27 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device having electrode of stepped structure and its production
US4120707A (en) * 1977-03-30 1978-10-17 Harris Corporation Process of fabricating junction isolated IGFET and bipolar transistor integrated circuit by diffusion
US4099987A (en) * 1977-07-25 1978-07-11 International Business Machines Corporation Fabricating integrated circuits incorporating high-performance bipolar transistors
JPS5846863B2 (ja) * 1977-08-25 1983-10-19 松下電器産業株式会社 半導体集積回路装置
JPS54101290A (en) * 1978-01-27 1979-08-09 Hitachi Ltd Semiconductor integtated circuit unit and its manufacture
GB2023340B (en) * 1978-06-01 1982-09-02 Mitsubishi Electric Corp Integrated circuits
US4289550A (en) * 1979-05-25 1981-09-15 Raytheon Company Method of forming closely spaced device regions utilizing selective etching and diffusion
US4452645A (en) * 1979-11-13 1984-06-05 International Business Machines Corporation Method of making emitter regions by implantation through a non-monocrystalline layer
DE2946963A1 (de) * 1979-11-21 1981-06-04 Siemens AG, 1000 Berlin und 8000 München Schnelle bipolare transistoren
US4534806A (en) * 1979-12-03 1985-08-13 International Business Machines Corporation Method for manufacturing vertical PNP transistor with shallow emitter
JPS5696860A (en) * 1979-12-29 1981-08-05 Sony Corp Semiconductor device
US4301588A (en) * 1980-02-01 1981-11-24 International Business Machines Corporation Consumable amorphous or polysilicon emitter process
JPS5710969A (en) * 1980-06-25 1982-01-20 Nec Corp Semiconductor device and manufacture thereof
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices
JPS57206063A (en) * 1981-06-15 1982-12-17 Toshiba Corp Semiconductor substrate and manufacture therefor
US4483726A (en) * 1981-06-30 1984-11-20 International Business Machines Corporation Double self-aligned fabrication process for making a bipolar transistor structure having a small polysilicon-to-extrinsic base contact area
US4498223A (en) * 1982-04-23 1985-02-12 Gte Laboratories Incorporated Method of fabrication of monolithic integrated circuit structure
DE3272436D1 (en) * 1982-05-06 1986-09-11 Itt Ind Gmbh Deutsche Method of making a monolithic integrated circuit with at least one isolated gate field effect transistor and one bipolar transistor
US4437897A (en) * 1982-05-18 1984-03-20 International Business Machines Corporation Fabrication process for a shallow emitter/base transistor using same polycrystalline layer
US4507847A (en) * 1982-06-22 1985-04-02 Ncr Corporation Method of making CMOS by twin-tub process integrated with a vertical bipolar transistor
JPS58225663A (ja) * 1982-06-23 1983-12-27 Toshiba Corp 半導体装置の製造方法
JPS5931052A (ja) * 1982-08-13 1984-02-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPS59117150A (ja) * 1982-12-24 1984-07-06 Hitachi Ltd 半導体集積回路装置とその製造法
JPS59138363A (ja) * 1983-01-28 1984-08-08 Hitachi Ltd 半導体装置及びその製造方法
US4673965A (en) * 1983-02-22 1987-06-16 General Motors Corporation Uses for buried contacts in integrated circuits
IT1162836B (it) * 1983-03-04 1987-04-01 Cselt Centro Studi Lab Telecom Ricestrasmettitore numerico per trasmissione bidirezionale simultanea di segnali logici su una linea unica
EP0122004A3 (en) * 1983-03-08 1986-12-17 Trw Inc. Improved bipolar transistor construction
US4631568A (en) * 1983-03-08 1986-12-23 Trw Inc. Bipolar transistor construction
JPS59186367A (ja) * 1983-04-06 1984-10-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6010776A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd バイポーラトランジスタの製造方法
GB2143083B (en) * 1983-07-06 1987-11-25 Standard Telephones Cables Ltd Semiconductor structures
US4574467A (en) * 1983-08-31 1986-03-11 Solid State Scientific, Inc. N- well CMOS process on a P substrate with double field guard rings and a PMOS buried channel
US4637125A (en) * 1983-09-22 1987-01-20 Kabushiki Kaisha Toshiba Method for making a semiconductor integrated device including bipolar transistor and CMOS transistor
US4523370A (en) * 1983-12-05 1985-06-18 Ncr Corporation Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction
US4647958A (en) * 1984-04-16 1987-03-03 Trw Inc. Bipolar transistor construction
JPS6153762A (ja) * 1984-08-24 1986-03-17 Hitachi Ltd 半導体集積回路装置
GB2172744B (en) * 1985-03-23 1989-07-19 Stc Plc Semiconductor devices
US4604790A (en) * 1985-04-01 1986-08-12 Advanced Micro Devices, Inc. Method of fabricating integrated circuit structure having CMOS and bipolar devices
US4929992A (en) * 1985-09-18 1990-05-29 Advanced Micro Devices, Inc. MOS transistor construction with self aligned silicided contacts to gate, source, and drain regions
JPH0638856A (ja) * 1992-07-21 1994-02-15 Tokyo Seat Kk アームレストの取付装置
JP3930944B2 (ja) * 1997-06-16 2007-06-13 株式会社Ｎｅｏｍａｘ 画像形成方法

Also Published As

Publication number Publication date
JPH0799764B2 (ja) 1995-10-25
DE3675010D1 (de) 1990-11-22
ATE57586T1 (de) 1990-11-15
JPS6351673A (ja) 1988-03-04
GB8507624D0 (en) 1985-05-01
DE3671326D1 (de) 1990-06-21
GB2174244B (en) 1989-07-05
EP0196757A2 (en) 1986-10-08
KR920006752B1 (ko) 1992-08-17
US4849364A (en) 1989-07-18
US4914048A (en) 1990-04-03
NO173478C (no) 1993-12-15
EP0196757B1 (en) 1990-05-16
KR860007746A (ko) 1986-10-17
GB2173638B (en) 1989-06-28
CN1007389B (zh) 1990-03-28
EP0234054A1 (en) 1987-09-02
EP0234054B1 (en) 1990-10-17
US4845532A (en) 1989-07-04
KR920010192B1 (ko) 1992-11-19
NO173478B (no) 1993-09-06
GB8603322D0 (en) 1986-03-19
GB2174244A (en) 1986-10-29
PH26112A (en) 1992-02-06
JPS61220453A (ja) 1986-09-30
NO860663L (no) 1986-09-24
SG69890G (en) 1990-11-23
ATE52877T1 (de) 1990-06-15
CN1004593B (zh) 1989-06-21
KR860007863A (ko) 1986-10-17
CN86101789A (zh) 1986-11-19
EP0196757A3 (en) 1987-05-27
CN86103793A (zh) 1987-04-08
GB8612801D0 (en) 1986-07-02
GB2173638A (en) 1986-10-15

Similar Documents

Publication Publication Date Title
JPH0783024B2 (ja) バイポ−ラトランジスタの製造方法
US5294822A (en) Polycide local interconnect method and structure
US6649982B2 (en) Integration of bipolar and CMOS devices for sub-0.1 micrometer transistors
JPH04226022A (ja) 半導体構成体におけるスペーサの形成
JPH04226066A (ja) Ｂｉｃｍｏｓ装置及びその製造方法
US4965216A (en) Method of fabricating a bi-CMOS device
JPH0348457A (ja) 半導体装置およびその製造方法
JPH04226064A (ja) 半導体装置用の相互接続体及びその製造方法
JPH04226033A (ja) バイポーラ・トランジスタを作成する方法
US5612243A (en) Polycide local interconnect method and structure
JPS6380560A (ja) 最小数のマスクを使用してバイポ−ラ及び相補型電界効果トランジスタを同時的に製造する方法
JP2575876B2 (ja) 半導体装置
JP3104294B2 (ja) Ｂｉ−ＣＭＯＳ集積回路の製造方法
JPH056961A (ja) 半導体装置の製造方法
JPH0481336B2 (ja)
JP3055781B2 (ja) 半導体装置及びその製造方法
JPH02241057A (ja) 半導体集積回路の製造方法
JPH09213708A (ja) ラテラル・バイポーラトランジスタおよびその製造方法
KR920000832B1 (ko) BiCMOS트랜지스터의 제조방법
JPH0734453B2 (ja) 半導体集積回路装置の製造方法
JPH0773124B2 (ja) 半導体装置の製造方法
IE57377B1 (en) A method of manufacturing a bipolar transistor
JPS6337642A (ja) 半導体集積回路装置
JPS63131563A (ja) 半導体集積回路装置
JPS63269558A (ja) 半導体装置