JPS6337642A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS6337642A
JPS6337642A JP18059786A JP18059786A JPS6337642A JP S6337642 A JPS6337642 A JP S6337642A JP 18059786 A JP18059786 A JP 18059786A JP 18059786 A JP18059786 A JP 18059786A JP S6337642 A JPS6337642 A JP S6337642A
Authority
JP
Japan
Prior art keywords
layer
source
drain
integrated circuit
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18059786A
Other languages
English (en)
Inventor
Tadashi Hirao
正 平尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18059786A priority Critical patent/JPS6337642A/ja
Priority to GB8717473A priority patent/GB2193036B/en
Publication of JPS6337642A publication Critical patent/JPS6337642A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置、特にＭＯＳ素子とバイポ
ーラ素子を同一チップ上に形成してなる、いわゆるＢｌ
−ＭＯ３集積回路装置に関するものである。
〔従来の技術〕
一般にバイポーラ素子は、占有チップ面積あたりのドラ
イブ能力が大であり、アナログ量処理の精度が高いが集
積度が低く、入力インピーダンスが低いなど欠点があり
、一方、ＭＯＳ素子は入力インピーダンスが大きく、集
積度が高いという特長をもっているので、バイポーラ素
子を主体とするチップ上にバイポーラ素子の上記欠点を
補填するＭＯＳ素子を組み込むことが有効であり、その
最も代表的なものとして入力段にＭＯＳ素子を用いた演
算増幅器、いわゆるＭ　ＯＳ　）−／プのオペレーショ
ンアンプがすでに製品化され、大量に販売されている。
このような従来のＢ　Ｉ　−ＭＯ３ｆｉ積回路装置のう
ち、バイポーラ素子としてｎｐｎ　）ランジスタ、ＭＯ
Ｓ素子としてｎチャネルＭＯＳトランジスタを用いたも
のの従来の製造方法を第２図を用いて説明する。
まず第２図（Ａ）に示すように、ｐ形シリコン基板１上
にｎ形高不純物濃度の埋込み層２を形成したのち、ｎ形
像不純物濃度のエピタキシャル層３を成長させる。
ついで、耐酸化性膜（図示せず）をマスクとして選択酸
化をおこない、エピタキシャルＮ３における素子形成部
間を電気的に分離するための厚い酸化膜を形成する。こ
こでは酸化膜分離法を用いた場合について説明するが、
勿論ｐ−ｎ接合分離その他方法についても同様のことが
言える。さらにＭＯＳｌ−ランジスタ形成部のエピタキ
シャル層３にｐ形不純物拡散を行ってｐ−ウェル層４を
形成し、ゲート酸化膜１０２を成長した後、ゲート電極
となるｎ形高不純物を１度の多結晶シリコン膜２０１を
形成する。ここでゲート電極として、多結晶シリコン膜
の他、シリサイド膜（ＭｏＳｉ。
、ＷＳｉ、など）及びその複合膜を使用する場合もある
。
ついで第２図（Ｂ）に示す様に、レジスト膜（図示せず
）と上記ゲート電極２０１をマスクとしてｎ形高不純物
濃度の注入を行って、ソース層６゜ドレイン層７及びコ
レクタ電極取り出し層８を形成した後、新たなレジスト
膜（図示せず）をマスクとしてｐ形高不純物濃度の注入
を行って外部ベース層５を形成し、さらに新たなレジス
ト膜３０１をマスクにしてｐ形像不純物濃度の注入を行
って活性ベース層９を形成する。ここで、外部ベース層
５をソース６／ドレイン７形成に先立って注入し、かつ
アニールを行って若干深めに形成することもある。
ついで第２図（Ｃ）に示す様に、リンガラス膜等のパッ
シベーション膜４０１をデポジションし、ソース層６及
びドレイン層７の電極取り出し用のコンタクトを形成し
、ここへｎ形高不純物濃度層１０．１１を拡散により形
成する。これは、ソース／ドレイン層はＭＯＳトランジ
スタの高性能化を図るためできるだけ浅く形成すること
が望ましく、その不純物には拡散係数の小さい砒素（Ａ
ｓ）などを使うが、余り接合が浅くなりすぎるとフィー
ド部の厚い酸化膜１０１の歪みや、コンタクト孔エッヂ
の影響で電極材料が異常拡散した時に接合を横切って基
板とショートを起こすために、コンタクト部に拡散係数
の大きなリン（Ｐ）などの不純物をさらに高濃度に注入
及び拡散して深めの電極取り出し層を形成するためであ
る。
ついで第２図（Ｄ）に示す様に、少なくともエミッタ層
形成のためにパッシベーション膜４０１に窓開けを行っ
てｎ形高不純物濃度（Ａｓ）の導入を行い、さらにこの
窓は電極取り出しのコンタクト窓とする。これはバイポ
ーラトランジスタの高性能化にはエミッタ層１２が浅く
、かつ幅が狭いことが必須であるためである。一方、ド
ライブ力の確保やベース抵抗の低減化でエミッタの長さ
は若干長めになっており、一般にエミッタは細長い長方
形平面パターンをしている。また、厚い酸化膜１０１の
歪みの影響を小さくするため酸化膜から離してエミッタ
層を形成している。一方、ＭＯＳ）ランジスタでは集積
度が要求され、ソース／ドレインコンタクトも最小パタ
ーンの正方形で、かつ厚い酸化膜との距離もほとんど無
い状態になっている。
最後に、第２図（Ｅ）に示す様に、少なくともベース・
コンタクト及びゲート・コンタクト（図示せず）を窓開
けして低抵抗金属配線、例えばアルミニウム（Ａｆ）で
電極（ソース５０１．ドレイン５０２．ベース５０３．
エミッタ５０４．コレクタ５０５）を形成する。
〔発明が解決しようとする問題点〕
このよ・うな集積回路装置を製造するにあたって、先に
述べた様にバイポーラトランジスタの高性能化のために
はさらにエミッタ層を浅くし、かつ電極つき抜けによる
不良を防止しなければならず、また、ＭＯＳ）ランジス
タでのコンタクト窓開は工程、及び電極取り出し層形成
工程など煩雑な製造工程を必要とするという問題点があ
った。
本発明は上記のような問題点を解決するためのなされた
せので、高性能でかつ製造工程が簡単な半導体集積回路
装置を得ることを目的とする。
〔問題点を解決するための手段〕
本発明に係る半導体集積回路装置はＭＯ３素子のソース
及びドレイン領域のコンタクトとバイポーラ素子の少な
くともエミッタ領域のコンタクトを同時に形成し、その
後上記各領域上にシリコン膜を形成し該膜からの拡散に
よりソース・ドレインの電極取出し層及びエミッタ層を
同時に形成したものである。
〔作用〕
この発明においては、ソース及びドレイン電極の取り出
し層とエミッタ層とを、これらの上に形成されたシリコ
ン膜からの拡散により同時に形成したから、製造工程を
簡略化でき、また、浅いエミッタ層を容易に形成でき、
さらに接合ショート不良を防止できる。
〔実施例〕
以下本発明の一実施例を図について説明する。
第１図（Ａ）ないしくＢ）は本発明の一実施例による半
導体集積回路装置の主たる製造工程での試料の断面を示
し、図において、第２図と同一符号は同一のものを示し
、２０２．２０３はそれぞれソース、ドレイン領域上に
形成されたシリコン膜、２０４はエミッタ領域に形成さ
れたシリコン膜である。
次に製造方法について説明する。
まず、第２図（Ａ）、　　（Ｂ）を用いて説明した従来
方法と全く同様の方法により、ベース層５及びソース・
ドレイン１１６．７．ゲート部２０１を形成した後、第
１図（Ａ）に示す様に、ソース・ドレイン電極取出しの
ための窓開けのみならず、少なくともエミッタ層形成の
ための窓開けをパッシベーション膜４０１に行なってｎ
形高不純物濃度のシリコン膜をデポジションし、該窓開
は部を覆いかくず様にパターコンク。エツチングし、さ
らにシリコン膜（２０２，２０３，２０４＞から不純物
導入を行ってソース電極取り出し１１１０゜ドレイン電
掻取り出し層１１．及びエミッタ層１２を形成する。こ
こで、上記シリコン膜としてはｎ形不純物（Ａｓ）をド
ープしたドープトポリシリコン膜を用いてもあるいはノ
ンドープト膜を用いてよいが、ノンドープト膜の場合、
該膜をデポジションした後、ｎ形不純物イオン注入する
必要がある。
また、上記シリコン膜は不純物拡散源となる一方、低抵
抗電極との間にあって該電極材（Ａ１）の異常拡散時の
接合への拡散のバリアとなっている。
ついで第１図ＣＢ）に示す様に、ベース、ゲートなどの
コンタクト窓開けを行ってから、従来方法と全く同様に
して電極を形成する。
このように、本実施例では、ＭＯＳ）ランジスタのソー
ス及びドレイン′ｇｔ掻取り出し層と、バイポーラトラ
ンジスタのエミッタ層とを同時に形成したので、製造工
程を簡略化でき、また、上記型　′掻取出層及びエミッ
タ層をシリコン膜から不純物を導入して形成するように
したので、浅いエミッタ層を容易に形成でき、かつ該シ
リコン膜により電極の低抵抗金属材の異常拡散による接
合ショート不良を防止できる。
なお、上記実施例では、ＮＰＮバイポーラトランジスタ
とＮチャネルＭＯ３）ランジスタを用いた場合について
説明したが、ＰＮＰバイポーラトランジスタとＰチャネ
ルＭＯ３）ランジスタの組合わせを用いてもよい。
〔発明の効果〕
以上のように本発明によれば、ソース及びドレイン電極
の取り出し層とエミッタ層とを、これらの上に形成され
たシリコン膜からの拡散により同時に形成したので、高
性能でかつ製造工程が簡単な半導体集積回路装置を得る
ことができる。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体集積回路装置の
製造工程の主たる工程での試料の断面を示す図、第２図
は従来のＢｌ−ＭＯ３集積回路装置の製造工程での試料
の断面を示す図である。 １・・・ｐ形シリコン基板、２・・・ｎ形高不純物濃度
の埋込み層、３・・・ｎ形像不純物４度のエピタキシャ
ル層、４・・・ｐ形つェハ層、５・・・外部ベース層、
６・・・ソース層、７・・・ドレイン層、８・・・コレ
クタ電極取り出し層、９・・・ベース層、１０・・・ソ
ース電掻取り出し層、１１・・・ドレイン電掻取り出し
層、１２・・・エミッタ層、２０２，２０３．２０４・
・・高不純物濃度拡散シリコン膜。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. （１）エミッタ層とソース及びドレイン層が同一導電形
    であるバイポーラ素子とＭＯＳ素子とを同一チップ上に
    形成してなる半導体集積回路装置において、 上記ＭＯＳ素子のソース層及びドレイン層のコンタクト
    と上記バイポーラ素子の少なくともエミッタ層のコンタ
    クトとは同時に開けられたものであり、 上記ソース層・ドレイン層及びエミッタ層はそれぞれの
    層上に形成されたシリコン膜からその導電形不純物を導
    入されて形成されたものであり、かつ該シリコン膜を介
    してそれぞれの低抵抗電極に接続されていることを特徴
    とする半導体集積回路装置。
JP18059786A 1986-07-24 1986-07-31 半導体集積回路装置 Pending JPS6337642A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18059786A JPS6337642A (ja) 1986-07-31 1986-07-31 半導体集積回路装置
GB8717473A GB2193036B (en) 1986-07-24 1987-07-23 Method of fabricating a semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18059786A JPS6337642A (ja) 1986-07-31 1986-07-31 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS6337642A true JPS6337642A (ja) 1988-02-18

Family

ID=16086042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18059786A Pending JPS6337642A (ja) 1986-07-24 1986-07-31 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS6337642A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5035267A (en) * 1989-04-11 1991-07-30 Yoshida Kogyo K. K. Method of and apparatus for manufacturing a concealed woven slide fastener stringer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567462A (en) * 1979-06-29 1981-01-26 Hitachi Ltd Semiconductor device and its manufacture
JPS6038856A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567462A (en) * 1979-06-29 1981-01-26 Hitachi Ltd Semiconductor device and its manufacture
JPS6038856A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5035267A (en) * 1989-04-11 1991-07-30 Yoshida Kogyo K. K. Method of and apparatus for manufacturing a concealed woven slide fastener stringer

Similar Documents

Publication Publication Date Title
US4727046A (en) Method of fabricating high performance BiCMOS structures having poly emitters and silicided bases
EP0234054B1 (en) Method of manufacturing a bipolar transistor
US6649982B2 (en) Integration of bipolar and CMOS devices for sub-0.1 micrometer transistors
JPH08222645A (ja) 軽くドープしたドレイン領域を形成する方法
US5389553A (en) Methods for fabrication of transistors
KR910007133A (ko) 고 성능 BiCMOS 회로를 제조하는 방법
JPS62235769A (ja) トランジスタ製造方法
JPH0557741B2 (ja)
JPH0645343A (ja) ボロシリケイトガラススペーサを有する半導体装置及びその製造方法
JPS6337642A (ja) 半導体集積回路装置
JP3097095B2 (ja) 半導体装置の製造方法
JP2604727B2 (ja) 半導体装置の製造方法
JP2575876B2 (ja) 半導体装置
JPS62265765A (ja) 半導体装置の製造方法
JPS6372148A (ja) 半導体集積回路装置の製造方法
JPH056961A (ja) 半導体装置の製造方法
JPS63179564A (ja) 半導体集積回路装置及びその製造方法
JPH0864688A (ja) 半導体装置の製造方法
JPH02241057A (ja) 半導体集積回路の製造方法
JP2697631B2 (ja) 半導体装置の製造方法
JP2889246B2 (ja) 半導体装置
JPS617664A (ja) 半導体装置およびその製造方法
JPH05114704A (ja) 半導体集積回路装置及びその製造方法
JPS63131563A (ja) 半導体集積回路装置
JPS6376470A (ja) 半導体装置の製造方法