DE3914910C2

DE3914910C2 - Verfahren zur Herstellung einer integrierten Schaltung

Info

Publication number: DE3914910C2
Application number: DE19893914910
Authority: DE
Inventors: George Hedley Storm Rokos
Original assignee: Northern Telecom Ltd
Current assignee: Nortel Networks Ltd
Priority date: 1988-05-10
Filing date: 1989-05-05
Publication date: 1999-11-25
Anticipated expiration: 2009-05-06
Also published as: DE3914910A1

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer integrierten Schaltung mit einer Vielzahl voneinander isolierter Bauteilbereiche mit jeweils einem Polysiliziumemitter- Bipolartransistor und/oder einem p-Kanal-MOS-FET.

Eine neuere Entwicklung auf dem Gebiet der integrierten Schaltungstechnik besteht in der Einführung von Schaltungen, die sowohl Feldeffekttransistoren als auch Polysilizium emitter-Bipolartransistoren auf einem gemeinsamen Halbleitersubstratplättchen aufweisen. Techniken dieser Art, die allgemein unter der Bezeichnung 'Mischtechnik' bekannt sind, sind beispielsweise in der britischen Offenlegungsschrift 21 73 638 beschrieben. Obwohl diese Technik einen beträchtlichen technischen Fortschritt dadurch darstellt, daß auf einem einzigen Halbleiterplättchen die vorteilhaften Merkmale von Feldeffektbauteilen und bipolaren Bauteilen vereinigt werden, ist die vollständige Ausnützung der Möglichkeiten auf dem Gebiet von kundenspezifischen Schaltungen durch die Bedingung eingeschränkt, daß vor der Ausbildung irgendwelcher kundenspezifischer Merkmale die Bereiche, die zu Feldeffekttransistoren werden sollen, sowie die Bereiche festgelegt werden müssen, die bipolare Transistoren werden sollen. Die Festlegung der Bauteilart in einer frühzeitigen Stufe der Herstellungsschritte führt zu Beschränkungen bezüglich der Eigenart der Schaltung, die in einem nachfolgenden Schritt zur kundenspezifischen Anpassung bei der Verbindung der Bauteile in spezieller Weise geschaffen werden kann.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen einer integrierten Schaltung mit einer Vielzahl voneinander isolierten Bauteilbereiche mit jeweils einem Polysili ziumemitter-Bipolartransistor und/oder einem p-Kanal-MOS-FET zu schaffen, bei dem eine frühzeitige Festlegung der in den Bauteilbereichen auszubildenden Transistorarten vermieden wird.

Diese Aufgabe wird mit dem Verfahren zum Herstellen einer integrierten Schaltung nach dem Patentanspruch gelöst.

Durch die Verzögerung der abschließenden Festlegung des Bauteiltyps bis zu einer kundenspezifischen Anpassungsstufe des Verfahrens wird die Vielseitigkeit der Schaltungsstruktur vergrößert, während gleichzeitig eine Redundanz so gering wie möglich gehalten wird. Übliche Verfahren führen die kundenspezifische Anpassung einer Schaltung während des Metallisierungsschrittes aus. Während dieses Schrittes werden die verschiedenen Schaltungsbauteile festgelegt, sodaß die Schaltungsfunktion auf diejenige beschränkt ist, die durch Verbinden dieser Bauteile in spezieller Weise erzielt werden kann. Bei der erfindungsgemäßen Ausgestaltung der integrierten Schaltungsstruktur wird diese Beschränkung dadurch überwunden, daß eine Anordnung geschaffen wird, in der das Polysilizium ebenfalls kundenspezifisch angepaßt werden kann, um die Bauteilart festzulegen. Hierdurch wird die Vielseitigkeit der Schaltung beträchtlich vergrößert und die Größe der eingebauten Redundanz, die vorgesehen werden muß, wird beträchtlich verringert.

Ausführungsbeispiele der Erfindung werden im folgenden unter Bezugnahme auf die Zeichnungen näher erläutert.

In der Zeichnung zeigen:

Fig. 1 einen Bauteilbereich nach der allgemeinverbindlichen vorbereitenden Verfahrensstufe, d. h. vor der kundenspezifischen Verfahrensstufe,

Fig. 2 den Bauteilbereich nach Fig. 1 nach der kundenspezifischen Verfahrensstufe zur Schaffung eines Polysiliziumemitter-Bipolartransistors,

Fig. 3 den Bauteilbereich nach Fig. 1 nach der kundenspezifischen Verfahrensstufe zur Schaffung sowohl eines Polysiliziumemitter-Bipolar transistors als auch eines p-Kanal-MOS-FETs,

Fig. 4 den Bauteilbereich nach Fig. 3 in einer abgeänderten Ausführungsform zur Vergrößerung der Kanallänge des p-Kanal-MOS-FETs,

Fig. 5 den Bauteilbereich nach Fig. 1 nach der kundenspezifischen Verfahrensstufe zur Ausbildung nur eines p-Kanal-MOS-FETs.

Gemäß Fig. 1 ist die Ausführungsform der integrierten Schaltungsstuktur in einer schwach dotierten Epitaxialschicht (11) vom (n-)-Typ ausgebildet, die auf einem schwach dotierten Siliziumsubstrat (12) vom (p--)-Typ angeordnet ist. Eine eingebettete, stark dotierte Schicht (13) vom (n+)-Typ ist unterhalb des Bauteilbereiches angeordnet und erstreckt sich sowohl in die Epitaxialschicht (11) als auch in das darunterliegende Substrat (12). Eine Isolation gegenüber benachbarten Bauteilen wird durch eine Isolationsdotierung oder eine Implantation (14) vom (p+)-Typ geschaffen, die den Bauteilbereich umgibt.

Eine durch Ionenimplantation oder durch Diffusion hergestellte stark dotierte Senke (17) vom (n+)-Typ erstreckt sich von der Halbleiteroberfläche zu dem eingebetteten Bereich (13) vom (n+)- Typ. Die Senke (17) kann mit Hilfe einer (nicht gezeigten) photolithographischen Maske hergestellt werden.

Die Oberfläche des Bauteilbereiches ist mit einer dünnen Isolierschicht (15), typischerweise einer Oxydschicht bedeckt und von einer vergleichsweise dickeren Feldoxydschicht (16) umgeben. Die dünne Oxydschicht (15) kann durch Impulsaufheizung der Siliziumstruktur in einer oxidierenden Atmosphäre ausgebildet werden. Die Struktur wird dann mit einer (nicht gezeigten) photolithographischen Maske versehen, durch die hindurch ein schwach dotierter Basisbereich (21) vom (p-)-Typ durch die dünne Isolierschicht (15) hindurch in die Halbleiteroberfläche implantiert wird.

Fenster (22 und 23) werden durch die dünne Isolierschicht (15) in Ausrichtung mit dem Basisbereich (21) bzw. der Senke (17) geätzt. Die gesamte Struktur wird mit einer Oberflächenschicht (24) aus polykristallinem Silizium (Polysilizium) versehen. Das Polysilizium wird beispielsweise mit einem Dotierungsmittel von n-Typ implantiert, um das Material leitend zu machen. Dieser Punkt in dem Herstellungsverfahren stellt das Ende der Herstellungsschritte vor der kundenspezifischen Anpassung dar. Nachfolgende kundenspezifische Anpassungsschritte bestimmen die Art des Bauteils oder der Bauteile, die hergestellt werden sollen, und sie bestimmen weiterhin die Topographie der fertigen Schaltung.

Fig. 2 zeigt die Struktur nach Fig. 1 nach der kundenspezifischen Anpassung zur Ausbildung eines Polysilizium- Emitter-Bipolartransistors. Die Polysiliziumschicht wird mit einem derartigen Muster versehen, daß sie einen Transistor- Emitterkörper (25) und einen Kollektorkontakt (26) bildet. Unter Verwendung dieses mit einem Muster versehenen Polysiliziums als eine Maske wird eine Implantation mit hoher Dosis durchgeführt, um einen Basiskontaktbereich (27) vom (p+)-Typ zu schaffen. Das Kollektor-Polysilizium (26) stellt sicher, daß diese Implantation vom (p+)-Typ von der Senke (17) vom (n+)-Typ getrennt ist. Es ist zu erkennen, daß die Polysiliziumschicht (24) lediglich in den Bereichen fortgeätzt werden kann, an denen sie von dem Substrat durch die Oxydschicht (15) getrennt ist, weil diese Oxydschicht eine Ätzsperre darstellt. Damit wird das Siliziumsubstrat geschützt und ein Hinterschneiden des Polysiliziums verhindert.

Eine isolierende Glasschicht (28) wird auf die Struktur aufgebracht und mit Hilfe einer weiteren (nicht gezeigten) lithographischen Maske mit einem Muster versehen, um Fenster zu schaffen, die den Transitoremitter und die Basis- und Kollektorkontakte freilegen. Schließlich wird ein Metallisierungsmuster (29) aufgebracht, um den Transistor über die Fenster in der Glasschicht zu kontaktieren.

Die Ausführungsform der Struktur nach Fig. 3 schließt sowohl einen bipolaren Transistor als auch einen p-Kanal- Feldeffekttransistor (MOS-Transistor) ein. Das Herstellungsverfahren entspricht im wesentlichen dem vorstehend anhand der Fig. 2 beschriebenen, mit der Ausnahme, daß ein Polysilizium-Gate (31) durch die mit einem Muster versehene Polysiliziumschicht gebildet wird. Dieses Gate bildet einen Teil der Implantationsmaske für die Implantation vom (p+)-Typ, die die Transistorbasis und die Source-/Drain (32) und die Transistor-Drain/Source (33) bildet. Der bipolare Kollektoranschluß (34) ergibt weiterhin den Hauptteil-Kontakt des Feldeffekttransistors.

Eine geringfügige Abänderung der Struktur ist in Fig. 4 gezeigt, in der das Feldeffekttransistor-Gate (41) verlängert wurde, um ein Bauteil mit einem langen Kanal zu bilden.

In Fig. 5 ist eine Ausführungsform der grundlegenden Bauteilstruktur nach Fig. 1 gezeigt, die kundenspezifisch so angepaßt wurde, daß ein einziger Feldeffekttransistor gebildet wird. Obwohl Fig. 5 ein Dual-Gate-Bauteil zeigt, ist zu erkennen, daß diese Technik in gleicher Weise auf Strukturen mit einem einzigen Gate anwendbar ist. Bei dieser Struktur muß der bipolare Emitterkontakt nicht geöffnet werden, wie dies in Fig. 5 gezeigt ist, und er kann mit der Glasschicht (28) abgedeckt bleiben. Das mit einem Muster versehene Polisilizium, das die Gates (51, 52) bildet, wird als eine Maske für die Implantation der Source- und Drain-Bereiche vom (p+)-Typ verwendet.

Die vorstehend beschriebene Technik kann zur Schaffung verschiedener Bauteilstrukturen an geeigneten Stellen in der Schaltungsauslegung verwendet werden, um die gewünschte Schaltungsfunktion zu optimieren. Weil der Bauteiltyp nicht vor dem Schritt der kundenspezifischen Anpassung festgelegt wird, wird das Ausmaß der eingebauten Redundanz auf ein Minimum gebracht.

Die folgende Herstellungsschrittfolge erläutert die Techniken, die bei der Herstellung der vorstehend beschriebenen Schaltungen verwendet werden, obwohl es verständlich ist, daß die Erfindung nicht auf diese spezielle Herstellungsschrittfolge beschränkt ist.

Stufe vor der kundenspezifischen Anpassung

1. Maskiere Siliziumplättchen, implantiere eingebettete (n+)-Typ-Schicht und führe Vordiffussion aus.
2. Erzeuge epitaxiale Schicht durch Aufwachsen auf der Plättchenoberfläche. Scheide Nitridfilm ab.
3. Maskiere aktive Bereiche des Halbleiterplättchens und entferne Nitridfilm von den Feldbereichen.
4. Erzeuge teilweise Feldoxyd durch Aufwachsen.
5. Maskiere Halbleiterplättchen und implantiere Isolationsbereiche von (p+)-Typ. Diffundiere Isolation und vervollständige Feldoxidwachstum.
6. Maskiere Halbleiterplättchen. Implantiere und diffundiere Senke vom (n+)-Typ. Entferne Nitridfilm.
7. Implantiere Schwellenwert-Einstelloberflächendotierung. (Diese ist eine sehr leichte p-Typ-Implantierung, die nicht zu einer Änderung des Leitfähigkeitstyps der Oberfläche ausreicht).
8. Maskiere und implantiere den Basisbereich vom (p-)-Typ. Diffundiere Basis und bewirke das Aufwachsen eines dünnen Oxyds.
9. Maskiere und ätze dünnes Oxyd zur Bildung von Emitter- und Kollektorfenstern.
10. Scheide Polysilizium ab und implantiere es mit einem Dotierungsmittel vom (n+)-Typ.

Stufe der kundenspezifischen Anpassung

1. Maskiere und ätze Polysilizium zur Festlegung der Bauteilkonfiguration.
2. Implantiere bipolare Basen vom (p+)-Typ unter Verwendung von mit Muster versehenem Polysilizium als Implantationsmaske.
3. Scheide eine Glas-(PVX)-Isolierschicht ab und tempere die Implantation vom (p+)-Typ.
4. Maskiere und ätze Kontaktöffnungen durch die Glasschicht.
5. Scheide Metall ab, maskiere und ätze zur Bildung eines Verbindungsmusters.
6. Scheide Passivierungsschicht ab, maskiere und ätze.
7. Prüfen, Anordnung in Packungsgehäuse und erneutes Prüfen.

Die Schritte der kundenspezifischen Anpassung in der vorstehenden Folge bestimmen die Verteilung von Feldeffekttransistoren und bipolaren Transitoren in einer Schaltungsstuktur und sie bestimmen weiterhin die Art und Weise, in der diese Transistoren miteinander verbunden werden, um die gewünschte Schaltung zu bilden.

Die vorstehend beschriebenen Techniken weisen besondere Vorteile bei der Herstellung von kundenspezifischen Analoganordnungen auf, sie sind jedoch weiterhin für eine allgemeine kundenspezifische Anwendung geeignet.

Claims

1. Verfahren zum Herstellen einer integrierten Schaltung mit einer Vielzahl voneinander isolierter Bauteilbereiche mit jeweils einem Polysiliziumemitter- Bipolartransistor und/oder einem p-Kanal-MOS-FET,

a) bei dem im Rahmen einer allgemeinverbindlichen vorbereitenden Verfah rensstufe (Fig. 1):
- 1. ein Siliziumhalbleitersubstrat (12) vom p^--Leitungstyp auf einer Hauptoberfläche im Bereich der zu bildenden Bauteilbereiche durch Ionenimplantation mit n⁺-Oberflächenzonen versehen wird,
- 2. auf derselben Hauptoberfläche des Siliziumhalbleitersubstrats (12) eine n^--dotierte Epitaxialschicht (11) abgeschieden wird,
- 3. aus den n⁺-Oberflächenzonen des Siliziumhalbleitersubstrats (12) durch Diffusion vergrabene n⁺-Schichten (13) zwischen dem Siliziumhalbleiter substrat (12) und der Epitaxialschicht (11) erzeugt werden,
- 4. benachbarte Bauteilbereiche durch p⁺-Isolationsbereiche (14) gegen einander isoliert werden, die die Epitaxialschicht (11) von einer Feld oxidschicht (16) an deren freier Oberfläche bis zum Siliziumhalbleiter substrat (12) durchsetzen,
- 5. in jedem Bauteilbereich eine sich von der freien Oberfläche der Epita xialschicht (11) bis zur vergrabenen n⁺-Schicht (13) erstreckende n⁺-Sen ke (17) gebildet wird,
- 6. im Abstand von der n⁺-Senke (17) in jedem Bauteilbereich an der freien Oberfläche der Epitaxialschicht (11) ein p^--Basisbereich (21) hergestellt wird,
- 7. eine auf der freien Oberfläche der Epitaxialschicht (11) aufgewachsene dünne Isolierschicht (15) im Bereich des p^--Basisbereichs (21) und der n⁺-Senke (17) mit je einer Öffnung (22, 23) versehen wird,
- 8. eine n⁺-Polysiliziumschicht (24) abgeschieden wird, die durch die eine Öffnung (22) mit dem p^--Basisbereich (21) und durch die andere Öffnung (23) mit der n⁺-Senke (17) in Kontakt steht,
b) und bei dem im Rahmen einer nachfolgenden kundenspezifischen Verfah rensstufe:
- 1. zur ausschließlichen Bildung eines Polysiliziumemitter-Bipolartransistors in einem der Bauteilbereiche (Fig. 2)
  die n⁺-Polysiliziumschicht (24) durch Maskieren und Ätzen in der Weise strukturiert wird, daß sich ein durch die eine Öffnung (22) mit dem p^--Basisbereich (21) in Kontakt stehender Emitterkörper (25) und ein durch die andere Öffnung (23) mit der n⁺-Senke (17) in Kontakt stehender Kollektorkontakt (26) des Polysiliziumemit ter-Bipolartransistors ergibt,
  durch Ionenimplantation unter Verwendung des Emitterkörpers (25) und des Kollektorkontakts (26) als Maske an der freien Ober fläche der Epitaxialschicht (11) ein an den p^--Basisbereich (21) seitlich anschließender p⁺-Basiskontaktbereich (27) erzeugt wird, und dann der Emitterkörper (25), der p⁺-Ba siskontaktbereich (27) und der Kollektorkontakt (26) mit einem Me tallisierungsmuster (29) kontaktiert werden,
- 2. zur Bildung eines Polysiliziumemitter-Bipolartransistors und eines p-Ka nal-MOS-FETs in einem der Bauteilbereiche (Fig. 3 bzw. 4)
  die n⁺-Polysiliziumschicht (24) durch Maskieren und Ätzen in der Weise strukturiert wird, daß sich ein durch die eine Öffnung (22) mit dem p^--Basisbereich (21) in Kontakt stehender Emitterkörper (25) des Polysiliziumemitter-Bipolartransistors, ein durch die an dere Öffnung (23) mit der n⁺-Senke (17) in Kontakt stehender Kol lektorkontakt (26) des Polysiliziumemitter-Bipolartransistors und dazwischen auf der dünnen Isolierschicht (15) eine Gate-Elektrode (31) des p-Kanal-MOS-FETs ergibt,
  durch Ionenimplantation unter Verwendung des Emitterkörpers (25), der Gate-Elektrode (31) und des Kollektorkontakts (26) als Maske ein an der freien Oberfläche der Epitaxialschicht (11) an den p^--Basisbereich (21) seitlich anschließender p⁺-Basiskontakt bereich (27), der zugleich als p⁺-Source-/Drain-Bereich (32) des p-Kanal-MOS-FETs fungiert, und ein p⁺-Drain-/Source-Bereich (33) des p-Kanal-MOS-FETs erzeugt werden, und dann der Emitterkörper (25), der p⁺-Basiskon taktbereich (27), der p⁺-Drain-/Source-Bereich (33) und der Kollek torkontakt (26) mit einem Metallisierungsmuster (29) kontaktiert werden
- 3. oder zur ausschließlichen Bildung eines p-Kanal-MOS-FETs in einem der Bauteilbereiche (Fig. 5)
  entsprechend der kundenspezifischen Verfahrensstufe zur Bildung eines Polysiliziumemitter-Bipolartransistors und eines p-Kanal- MOS-FETs vorgegangen wird, wobei der Emitterkörper (25) un kontaktiert bleibt oder durch die Metallisierung (29) mit dem p⁺-Ba siskontaktbereich (27) verbunden wird, während der Kollektorkon takt (26) durch die Metallisierung (29) mit dem Drain-/Source-Be reich (33) verbunden wird.