JPH07193161A - 半導体実装基板用素子接合パッド - Google Patents
半導体実装基板用素子接合パッドInfo
- Publication number
- JPH07193161A JPH07193161A JP5330278A JP33027893A JPH07193161A JP H07193161 A JPH07193161 A JP H07193161A JP 5330278 A JP5330278 A JP 5330278A JP 33027893 A JP33027893 A JP 33027893A JP H07193161 A JPH07193161 A JP H07193161A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- thick film
- pin
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Products (AREA)
Abstract
(57)【要約】
【目的】 多層配線基板、半導体パッケージ、ガラスセ
ラミックを用いた絶縁基板等のＬＳＩを実装する半導体
装置において、低コストで作製可能で、かつ高強度なＩ
／Ｏピンの接合を有しかつ５００℃以上の耐熱性をもつ
半導体装置実装用の基板を提供する。 【構成】 半導体実装基板３上の素子接合パッドにおい
て、厚膜メタライズ層２、ＲｈあるいはＲｕメッキ層
３、Ｎｉメッキ層４からなることを特徴とする素子パッ
ド構造を構成し、ろう材５によりコバール６等の部品を
接合することを特徴とする。それぞれの層において、厚
膜メタライズ層２は５００℃以上１２００℃以下で焼成
されるもの、又ろう材５としては５００℃以上の融点を
もつものが好適だが７００℃以上の融点をもつＡｇ−Ｃ
ｕ系共晶合金が好適である。
ラミックを用いた絶縁基板等のＬＳＩを実装する半導体
装置において、低コストで作製可能で、かつ高強度なＩ
／Ｏピンの接合を有しかつ５００℃以上の耐熱性をもつ
半導体装置実装用の基板を提供する。 【構成】 半導体実装基板３上の素子接合パッドにおい
て、厚膜メタライズ層２、ＲｈあるいはＲｕメッキ層
３、Ｎｉメッキ層４からなることを特徴とする素子パッ
ド構造を構成し、ろう材５によりコバール６等の部品を
接合することを特徴とする。それぞれの層において、厚
膜メタライズ層２は５００℃以上１２００℃以下で焼成
されるもの、又ろう材５としては５００℃以上の融点を
もつものが好適だが７００℃以上の融点をもつＡｇ−Ｃ
ｕ系共晶合金が好適である。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線基板，厚膜多
層基板，半導体パッケージ，ガラスセラミックスを用い
た絶縁基板等のＬＳＩを実装する半導体装置の接合構造
に関する。
層基板，半導体パッケージ，ガラスセラミックスを用い
た絶縁基板等のＬＳＩを実装する半導体装置の接合構造
に関する。
【０００２】
【従来の技術】図３に従来の実装基板上のメタライズ構
成の例を示す。一般に、実装基板上のメタライズは薄膜
から構成されている。メタライズを薄膜とした場合、メ
タライズ形成による基板への残留応力は小さくすること
ができるが、コストが大きくなってしまうという問題が
あった。又、メタライズ構成の上にＩ／Ｏピンを接合し
た場合の例を図４に示す。従来、薄膜メタライズへ用い
るろう材としてはＡｕ−Ｓｎ系合金等の融点３００℃以
下のものが多く使用されていた。しかし、Ａｕ−Ｓｎ合
金は高価であり、かつその融点の低さからＩ／Ｏピン接
合後の工程温度が制限を受けるという問題があった。ま
た、Ａｇ−Ｃｕ系合金等の５００℃以上特に７００℃以
上の融点を有するろう材を用いた場合には、ろう材とメ
タライズが拡散してしまったり、ろう付け時に生じる応
力のためメタライズ剥がれや基板破壊を生じてしまうと
いう問題があった。この問題を解決するために、従来の
アルミナあるいは窒化アルミニウム基板では図５に示す
ように基板上に形成された厚膜タングステンメタライズ
にＮｉメッキ層を形成した後、Ａｇ−Ｃｕ系共晶ろう材
によりコバール製のＩ／Ｏピンを接合していた。しか
し、厚膜タングステンを形成するためには１５００℃以
上の高温が必要であるため、低温で焼結できるという長
所をもつガラスセラミック基板には同様の技術は適用で
きないという問題があった。
成の例を示す。一般に、実装基板上のメタライズは薄膜
から構成されている。メタライズを薄膜とした場合、メ
タライズ形成による基板への残留応力は小さくすること
ができるが、コストが大きくなってしまうという問題が
あった。又、メタライズ構成の上にＩ／Ｏピンを接合し
た場合の例を図４に示す。従来、薄膜メタライズへ用い
るろう材としてはＡｕ−Ｓｎ系合金等の融点３００℃以
下のものが多く使用されていた。しかし、Ａｕ−Ｓｎ合
金は高価であり、かつその融点の低さからＩ／Ｏピン接
合後の工程温度が制限を受けるという問題があった。ま
た、Ａｇ−Ｃｕ系合金等の５００℃以上特に７００℃以
上の融点を有するろう材を用いた場合には、ろう材とメ
タライズが拡散してしまったり、ろう付け時に生じる応
力のためメタライズ剥がれや基板破壊を生じてしまうと
いう問題があった。この問題を解決するために、従来の
アルミナあるいは窒化アルミニウム基板では図５に示す
ように基板上に形成された厚膜タングステンメタライズ
にＮｉメッキ層を形成した後、Ａｇ−Ｃｕ系共晶ろう材
によりコバール製のＩ／Ｏピンを接合していた。しか
し、厚膜タングステンを形成するためには１５００℃以
上の高温が必要であるため、低温で焼結できるという長
所をもつガラスセラミック基板には同様の技術は適用で
きないという問題があった。
【０００３】低温焼結のガラスセラミック基板へ厚膜メ
タライズ層を適用する例としては、図６に示したよう
な、ガラスセラミック基板上に形成された厚膜Ｃｕメタ
ライズにＮｉメッキ層を形成した後、Ａｇ−Ｃｕ系共晶
ろう材によりコバール製のＩ／Ｏピンを接合することに
よって行っていた。ところがこの場合、厚膜Ｃｕメタラ
イズ，ＮｉメッキおよびＡｇ−Ｃｕろう材が完全に拡散
してしまい十分な接合強度が得られないという問題があ
った。また、厚膜Ｃｕメタライズの部分をＡｇあるいは
Ａｇ−Ｐｄ系合金とした場合は、拡散は抑制されるが、
Ａｇ−Ｃｕ系共晶ろう材によりＩ／Ｏピンを接合した時
に厚膜メタライズ剥がれを起こすという問題があった。
タライズ層を適用する例としては、図６に示したよう
な、ガラスセラミック基板上に形成された厚膜Ｃｕメタ
ライズにＮｉメッキ層を形成した後、Ａｇ−Ｃｕ系共晶
ろう材によりコバール製のＩ／Ｏピンを接合することに
よって行っていた。ところがこの場合、厚膜Ｃｕメタラ
イズ，ＮｉメッキおよびＡｇ−Ｃｕろう材が完全に拡散
してしまい十分な接合強度が得られないという問題があ
った。また、厚膜Ｃｕメタライズの部分をＡｇあるいは
Ａｇ−Ｐｄ系合金とした場合は、拡散は抑制されるが、
Ａｇ−Ｃｕ系共晶ろう材によりＩ／Ｏピンを接合した時
に厚膜メタライズ剥がれを起こすという問題があった。
【０００４】ガラスセラミック基板への高温ろう材の使
用は、特開平２−８８４７１号公報に報告されている
が、ガラスセラミック基板とＡｌＮ基板の接合に関する
ものであり、ガラスセラミックのメタライズ部にガラス
と金属からなる中間層を形成することによりメタライズ
強度を向上させているが、Ｉ／Ｏピン等の接合を行った
場合、強度は十分なものではなかった。
用は、特開平２−８８４７１号公報に報告されている
が、ガラスセラミック基板とＡｌＮ基板の接合に関する
ものであり、ガラスセラミックのメタライズ部にガラス
と金属からなる中間層を形成することによりメタライズ
強度を向上させているが、Ｉ／Ｏピン等の接合を行った
場合、強度は十分なものではなかった。
【０００５】
【発明が解決しようとする課題】以上述べた様に、低温
焼結基板、特にガラスセラミック基板上のメタライズ構
造および接合構造では、低コスト，高強度な金属との接
合を得ることおよび５００℃以上の耐熱性を有する接合
パッドと金属との接合体を得ることは不可能であった。
本発明の目的は、このような従来の欠点を除去して、低
コストで作製可能であり高強度なＩ／Ｏピンの接合を有
しかつ５００℃以上特に７００℃以上の耐熱性を持つガ
ラスセラミックスを代表とする半導体装置実装基板上に
適用できる接合パッドを提供することにある。
焼結基板、特にガラスセラミック基板上のメタライズ構
造および接合構造では、低コスト，高強度な金属との接
合を得ることおよび５００℃以上の耐熱性を有する接合
パッドと金属との接合体を得ることは不可能であった。
本発明の目的は、このような従来の欠点を除去して、低
コストで作製可能であり高強度なＩ／Ｏピンの接合を有
しかつ５００℃以上特に７００℃以上の耐熱性を持つガ
ラスセラミックスを代表とする半導体装置実装基板上に
適用できる接合パッドを提供することにある。
【０００６】
【課題を解決するための手段】本発明は半導体が実装さ
れる低温焼結基板上の素子接合パッドにおいて、５００
℃以上１２００℃以下で焼成可能な金属あるいは合金厚
膜メタライズ層，ＲｈあるいはＲｕメッキ層，Ｎｉメッ
キ層の３層とからなる素子接合パッド構造とすることを
特徴とする。図１に本発明の素子パッドの構成例を示
す。本発明で使用される１１００℃程度、もしくはそれ
以下の温度で焼結可能な低温焼結の実装基板としてはガ
ラスセラミック基板あるいは厚膜多層基板が好適に用い
られるが、その組成は限定されるものではなく、広範な
材料について適用される。また、基板に使用される導体
材料についても限定されるものではない。また、厚膜メ
タライズ層は、５００℃以上１２００℃以下、好ましく
は７００℃以上９５０℃以下、で焼成されるＡｇ，Ａｇ
−Ｐｄ，Ｃｕ，Ａｕ等が望ましいが、これらに限定され
るものではない。また、厚膜の形成方法についても後焼
付け，同時焼成のどちらでも良い。
れる低温焼結基板上の素子接合パッドにおいて、５００
℃以上１２００℃以下で焼成可能な金属あるいは合金厚
膜メタライズ層，ＲｈあるいはＲｕメッキ層，Ｎｉメッ
キ層の３層とからなる素子接合パッド構造とすることを
特徴とする。図１に本発明の素子パッドの構成例を示
す。本発明で使用される１１００℃程度、もしくはそれ
以下の温度で焼結可能な低温焼結の実装基板としてはガ
ラスセラミック基板あるいは厚膜多層基板が好適に用い
られるが、その組成は限定されるものではなく、広範な
材料について適用される。また、基板に使用される導体
材料についても限定されるものではない。また、厚膜メ
タライズ層は、５００℃以上１２００℃以下、好ましく
は７００℃以上９５０℃以下、で焼成されるＡｇ，Ａｇ
−Ｐｄ，Ｃｕ，Ａｕ等が望ましいが、これらに限定され
るものではない。また、厚膜の形成方法についても後焼
付け，同時焼成のどちらでも良い。
【０００７】ＲｈあるいはＲｕメッキ層およびＮｉメッ
キ層の形成方法も無電界メッキ，電解メッキ、が適宜選
択される。ＲｈメッキやＲｕメッキがＮｉの拡散防止の
ためのバリアとして有効に働くことは特開昭６２−８５
３３号公報等で知られている技術である。しかし、Ｒｈ
やＲｕメッキ層を本接合構造において使用することによ
って、ろう付け時のＮｉメッキと厚膜メタライズとの拡
散を防止するバリアとなっているばかりではなく、ろう
付け時に厚膜メタライズ部分の剥がれ等が生じないこと
から厚膜メタライズへのろう材の応力伝達を少なくする
効果を示すことが明らかになった。ＲｈやＲｕは硬度が
高く熱膨張率が低いため、ろう材の変形してもＲｈある
いはＲｕ層の変形が少なくなり、厚膜メタライズ部への
応力伝達を少なくする効果が発現したと考えられる。
キ層の形成方法も無電界メッキ，電解メッキ、が適宜選
択される。ＲｈメッキやＲｕメッキがＮｉの拡散防止の
ためのバリアとして有効に働くことは特開昭６２−８５
３３号公報等で知られている技術である。しかし、Ｒｈ
やＲｕメッキ層を本接合構造において使用することによ
って、ろう付け時のＮｉメッキと厚膜メタライズとの拡
散を防止するバリアとなっているばかりではなく、ろう
付け時に厚膜メタライズ部分の剥がれ等が生じないこと
から厚膜メタライズへのろう材の応力伝達を少なくする
効果を示すことが明らかになった。ＲｈやＲｕは硬度が
高く熱膨張率が低いため、ろう材の変形してもＲｈある
いはＲｕ層の変形が少なくなり、厚膜メタライズ部への
応力伝達を少なくする効果が発現したと考えられる。
【０００８】又、Ｎｉメッキ層もＡｇ−Ｃｕ系合金等の
濡れ性向上に寄与することから、５００℃以上特に７０
０℃以上のろう材を用いた、高強度なガラスセラミック
スを始めとした実装基板と金属あるいは合金との接合体
が得られ、後工程温度の自由度が大きくなることが認め
られた。図２には、図１の素子パッドに合金が接続され
ている例を示した。接合されるものの材質，形状は、限
定されるものではない。また、ろう材についても７００
℃以上の融点を持つＡｇ−Ｃｕ系共晶合金が好適である
が、Ａｕ−Ｓｉ系合金，Ａｕ−Ｇｅ系合金，Ａｕ−Ｃｕ
系合金，Ａｌ−Ｓｉ系合金，Ｃｕ−Ｚｎ系合金，Ｎｉ−
Ｃｒ系合金，Ｍｇ−Ａｌ系合金等でも良く、５００℃以
上の融点を持つものであれば限定はされず、メタライズ
層等が溶解しない温度（１０００℃程度以下）であれば
よい。また、接合後、素子パッドおよび接合された合金
や金属にＮｉ／Ａｕ等のメッキを施すことは後工程での
接合性や防食性の点からさらに有効である。
濡れ性向上に寄与することから、５００℃以上特に７０
０℃以上のろう材を用いた、高強度なガラスセラミック
スを始めとした実装基板と金属あるいは合金との接合体
が得られ、後工程温度の自由度が大きくなることが認め
られた。図２には、図１の素子パッドに合金が接続され
ている例を示した。接合されるものの材質，形状は、限
定されるものではない。また、ろう材についても７００
℃以上の融点を持つＡｇ−Ｃｕ系共晶合金が好適である
が、Ａｕ−Ｓｉ系合金，Ａｕ−Ｇｅ系合金，Ａｕ−Ｃｕ
系合金，Ａｌ−Ｓｉ系合金，Ｃｕ−Ｚｎ系合金，Ｎｉ−
Ｃｒ系合金，Ｍｇ−Ａｌ系合金等でも良く、５００℃以
上の融点を持つものであれば限定はされず、メタライズ
層等が溶解しない温度（１０００℃程度以下）であれば
よい。また、接合後、素子パッドおよび接合された合金
や金属にＮｉ／Ａｕ等のメッキを施すことは後工程での
接合性や防食性の点からさらに有効である。
【０００９】さらに、本発明によれば工程費用の高くな
る薄膜工程と原価の高いＡｕ−Ｓｎ系合金を使用してい
ないため、低コスト化も実現している。
る薄膜工程と原価の高いＡｕ−Ｓｎ系合金を使用してい
ないため、低コスト化も実現している。
【００１０】
【実施例】以下、使用する基板、配線、メタライズ層の
組成、メタライズ上のメッキ層の組成及びろう材を種々
変化させた例を示す。 （実施例１）Ｃｕを内部導体としホウケイ酸ガラスとア
ルミナとから成り１０００℃で焼成した多層配線ガラス
セラミック基板にＣｕ厚膜メタライズを９００℃での後
焼付けにより形成した後、Ｒｈメッキ層とＮｉメッキ層
を順に無電界メッキにより形成した。さらに、Ａｇ−Ｃ
ｕ系共晶ろう材によりコバール製のＩ／Ｏピンを７８０
℃で接合した。Ｉ／Ｏピンの４５゜方向の引っ張り強度
を表１に示した。表１から明らかなようにＩ／Ｏピンの
接合強度は十分な値を示した。 （実施例２）実施例１と同様にＣｕ多層配線ガラスセラ
ミック基板にＣｕ厚膜メタライズ層，Ｒｕメッキ層およ
びＮｉメッキ層を形成し、Ａｇ−Ｃｕ系共晶ろう材によ
りコバール製のＩ／Ｏピンを接合した。Ｉ／Ｏピンの接
合強度は表１に示した。表１から明らかなようにＩ／Ｏ
ピンの接合強度は十分な値を示した。 （実施例３）Ｃｕを内部導体としホウケイ酸ガラスを主
成分とする厚膜多層基板にＣｕ厚膜メタライズ層を８５
０℃で形成した後、Ｒｈメッキ層とＮｉメッキ層を順に
無電界メッキにより形成した。さらに、Ａｇ−Ｃｕ系共
晶ろう材によりコバール製のＩ／Ｏピンを接合した。Ｉ
／Ｏピンの接合強度は表１に示した。表１から明らかな
ようにＩ／Ｏピンの接合強度は十分な値を示した。 （実施例４）実施例３と同様にＣｕ配線厚膜多層基板に
Ｃｕ厚膜メタライズ層，Ｒｕメッキ層およびＮｉメッキ
層を形成し、Ａｇ−Ｃｕ系共晶ろう材によりコバール製
のＩ／Ｏピンを接合した。Ｉ／Ｏピンの接合強度は表１
に示した。表１から明らかなようにＩ／Ｏピンの接合強
度は十分な値を示した。 （実施例５）Ａｇを内部導体としホウケイ酸ガラスとア
ルミナとから成り９００℃で焼成した多層配線ガラスセ
ラミック基板にＡｇ−Ｐｄ厚膜メタライズを８５０によ
る後焼付けにより形成した後、Ｒｈメッキ層とＮｉメッ
キ層を順に無電界メッキにより形成した。さらに、Ａｇ
−Ｃｕ系共晶ろう材によりコバール製のＩ／Ｏピンを接
合した。Ｉ／Ｏピンの強度は表１に示した。表１から明
らかなようにＩ／Ｏピンの接合強度は十分な値を示し
た。 （実施例６）実施例５と同様にＡｇ多層配線ガラスセラ
ミック基板にＡｇ−Ｐｄ厚膜メタライズ層，Ｒｕメッキ
層およびＮｉメッキ層を形成し、Ａｇ−Ｃｕ系共晶ろう
材によりコバール製のＩ／Ｏピンを接合した。Ｉ／Ｏピ
ンの接合強度は表１に示した。表１から明らかなように
Ｉ／Ｏピンの接合強度は十分な値を示した。 （実施例７）Ａｇを内部導体とする厚膜多層基板にＡｇ
−Ｐｄ厚膜メタライズを８００℃で形成した後、Ｒｈメ
ッキ層とＮｉメッキ層を順に無電界メッキにより形成し
た。さらに、Ａｇ−Ｃｕ系共晶ろう材によりコバール製
のＩ／Ｏピンを接合した。Ｉ／Ｏピンの接合強度は表１
に示した。表１から明らかなようにＩ／Ｏピンの接合強
度は十分な値を示した。 （実施例８）実施例７と同様にＡｇ配線厚膜多層基板に
Ａｇ−Ｐｄ厚膜メタライズ層，Ｒｕメッキ層およびＮｉ
メッキ層を形成し、Ａｇ−Ｃｕ系共晶ろう材によりコバ
ール製のＩ／Ｏピンを接合した。Ｉ／Ｏピンの接合強度
は表１に示した。表１から明らかなようにＩ／Ｏピンの
接合強度は十分な値を示した。 （比較例１）Ｃｕを内部配線としホウケイ酸ガラスとア
ルミナとから成る多層配線ガラスセラミック基板にＣｒ
およびＰｄから成る素子接合パッドをスパッタリングに
より形成した後、Ａｕ−Ｓｎ系共晶ろう材により３００
℃でコバール製のＩ／Ｏピンを接合した。Ｉ／Ｏピンの
接合強度は表１に示した。使用可能な接合強度は示す
が、本発明より小さい強度となっている。また、コスト
が大きいことおよび後工程の温度が２８０℃以下に制限
されることの問題があった。 （比較例２）Ａｇを内部配線とする多層配線ガラスセラ
ミック基板にＣｒとＰｄから成る素子接合パッドをスパ
ッタリングにより形成した後、Ａｕ−Ｓｎ系共晶ろう材
によりコバール製のＩ／Ｏピンを接合した。Ｉ／Ｏピン
の接合強度は表１に示した。比較例１と同様にコストお
よび後工程の温度に問題があった。 （比較例３）Ｃｕを内部配線とする多層配線ガラスセラ
ミック基板にＣｕ厚膜メタライズを後焼付けにより形成
した後、Ｎｉメッキ層を無電界メッキにより形成した。
さらに、Ａｇ−Ｃｕ系共晶ろう材によりコバール製のＩ
／Ｏピンを７８０℃で接合した。Ｉ／Ｏピンの接合強度
は表１に示した。Ｃｕ厚膜メタライズ，Ｎｉメッキおよ
びＡｇ−Ｃｕ系共晶ろう材が拡散し、接合強度は非常に
小さいものだった。 （比較例４）Ａｇを内部配線とする多層配線ガラスセラ
ミック基板にＡｇ−Ｐｄ厚膜メタライズを後焼付けによ
り形成した後、Ｎｉメッキ層を無電界メッキにより形成
した。さらに、Ａｇ−Ｃｕ系共晶ろう材によりコバール
製のＩ／Ｏピンを接合した。Ｉ／Ｏピンの接合強度は表
１に示した。Ｉ／Ｏピン接合時にＡｇ−Ｐｄ厚膜メタラ
イズ部の剥がれが生じてしまった。
組成、メタライズ上のメッキ層の組成及びろう材を種々
変化させた例を示す。 （実施例１）Ｃｕを内部導体としホウケイ酸ガラスとア
ルミナとから成り１０００℃で焼成した多層配線ガラス
セラミック基板にＣｕ厚膜メタライズを９００℃での後
焼付けにより形成した後、Ｒｈメッキ層とＮｉメッキ層
を順に無電界メッキにより形成した。さらに、Ａｇ−Ｃ
ｕ系共晶ろう材によりコバール製のＩ／Ｏピンを７８０
℃で接合した。Ｉ／Ｏピンの４５゜方向の引っ張り強度
を表１に示した。表１から明らかなようにＩ／Ｏピンの
接合強度は十分な値を示した。 （実施例２）実施例１と同様にＣｕ多層配線ガラスセラ
ミック基板にＣｕ厚膜メタライズ層，Ｒｕメッキ層およ
びＮｉメッキ層を形成し、Ａｇ−Ｃｕ系共晶ろう材によ
りコバール製のＩ／Ｏピンを接合した。Ｉ／Ｏピンの接
合強度は表１に示した。表１から明らかなようにＩ／Ｏ
ピンの接合強度は十分な値を示した。 （実施例３）Ｃｕを内部導体としホウケイ酸ガラスを主
成分とする厚膜多層基板にＣｕ厚膜メタライズ層を８５
０℃で形成した後、Ｒｈメッキ層とＮｉメッキ層を順に
無電界メッキにより形成した。さらに、Ａｇ−Ｃｕ系共
晶ろう材によりコバール製のＩ／Ｏピンを接合した。Ｉ
／Ｏピンの接合強度は表１に示した。表１から明らかな
ようにＩ／Ｏピンの接合強度は十分な値を示した。 （実施例４）実施例３と同様にＣｕ配線厚膜多層基板に
Ｃｕ厚膜メタライズ層，Ｒｕメッキ層およびＮｉメッキ
層を形成し、Ａｇ−Ｃｕ系共晶ろう材によりコバール製
のＩ／Ｏピンを接合した。Ｉ／Ｏピンの接合強度は表１
に示した。表１から明らかなようにＩ／Ｏピンの接合強
度は十分な値を示した。 （実施例５）Ａｇを内部導体としホウケイ酸ガラスとア
ルミナとから成り９００℃で焼成した多層配線ガラスセ
ラミック基板にＡｇ−Ｐｄ厚膜メタライズを８５０によ
る後焼付けにより形成した後、Ｒｈメッキ層とＮｉメッ
キ層を順に無電界メッキにより形成した。さらに、Ａｇ
−Ｃｕ系共晶ろう材によりコバール製のＩ／Ｏピンを接
合した。Ｉ／Ｏピンの強度は表１に示した。表１から明
らかなようにＩ／Ｏピンの接合強度は十分な値を示し
た。 （実施例６）実施例５と同様にＡｇ多層配線ガラスセラ
ミック基板にＡｇ−Ｐｄ厚膜メタライズ層，Ｒｕメッキ
層およびＮｉメッキ層を形成し、Ａｇ−Ｃｕ系共晶ろう
材によりコバール製のＩ／Ｏピンを接合した。Ｉ／Ｏピ
ンの接合強度は表１に示した。表１から明らかなように
Ｉ／Ｏピンの接合強度は十分な値を示した。 （実施例７）Ａｇを内部導体とする厚膜多層基板にＡｇ
−Ｐｄ厚膜メタライズを８００℃で形成した後、Ｒｈメ
ッキ層とＮｉメッキ層を順に無電界メッキにより形成し
た。さらに、Ａｇ−Ｃｕ系共晶ろう材によりコバール製
のＩ／Ｏピンを接合した。Ｉ／Ｏピンの接合強度は表１
に示した。表１から明らかなようにＩ／Ｏピンの接合強
度は十分な値を示した。 （実施例８）実施例７と同様にＡｇ配線厚膜多層基板に
Ａｇ−Ｐｄ厚膜メタライズ層，Ｒｕメッキ層およびＮｉ
メッキ層を形成し、Ａｇ−Ｃｕ系共晶ろう材によりコバ
ール製のＩ／Ｏピンを接合した。Ｉ／Ｏピンの接合強度
は表１に示した。表１から明らかなようにＩ／Ｏピンの
接合強度は十分な値を示した。 （比較例１）Ｃｕを内部配線としホウケイ酸ガラスとア
ルミナとから成る多層配線ガラスセラミック基板にＣｒ
およびＰｄから成る素子接合パッドをスパッタリングに
より形成した後、Ａｕ−Ｓｎ系共晶ろう材により３００
℃でコバール製のＩ／Ｏピンを接合した。Ｉ／Ｏピンの
接合強度は表１に示した。使用可能な接合強度は示す
が、本発明より小さい強度となっている。また、コスト
が大きいことおよび後工程の温度が２８０℃以下に制限
されることの問題があった。 （比較例２）Ａｇを内部配線とする多層配線ガラスセラ
ミック基板にＣｒとＰｄから成る素子接合パッドをスパ
ッタリングにより形成した後、Ａｕ−Ｓｎ系共晶ろう材
によりコバール製のＩ／Ｏピンを接合した。Ｉ／Ｏピン
の接合強度は表１に示した。比較例１と同様にコストお
よび後工程の温度に問題があった。 （比較例３）Ｃｕを内部配線とする多層配線ガラスセラ
ミック基板にＣｕ厚膜メタライズを後焼付けにより形成
した後、Ｎｉメッキ層を無電界メッキにより形成した。
さらに、Ａｇ−Ｃｕ系共晶ろう材によりコバール製のＩ
／Ｏピンを７８０℃で接合した。Ｉ／Ｏピンの接合強度
は表１に示した。Ｃｕ厚膜メタライズ，Ｎｉメッキおよ
びＡｇ−Ｃｕ系共晶ろう材が拡散し、接合強度は非常に
小さいものだった。 （比較例４）Ａｇを内部配線とする多層配線ガラスセラ
ミック基板にＡｇ−Ｐｄ厚膜メタライズを後焼付けによ
り形成した後、Ｎｉメッキ層を無電界メッキにより形成
した。さらに、Ａｇ−Ｃｕ系共晶ろう材によりコバール
製のＩ／Ｏピンを接合した。Ｉ／Ｏピンの接合強度は表
１に示した。Ｉ／Ｏピン接合時にＡｇ−Ｐｄ厚膜メタラ
イズ部の剥がれが生じてしまった。
【００１１】
【表１】
【００１２】
【発明の効果】以上説明したように、本発明によれば、
低コストで高強度なガラスセラミック基板をはじめとし
た低温焼結基板と金属あるいは合金との接合体を得るこ
とができる。また、Ａｇ−Ｃｕ系共晶ろう材等の高温で
の接合が可能となるため、後工程の温度の自由度が大き
くすることができる。
低コストで高強度なガラスセラミック基板をはじめとし
た低温焼結基板と金属あるいは合金との接合体を得るこ
とができる。また、Ａｇ−Ｃｕ系共晶ろう材等の高温で
の接合が可能となるため、後工程の温度の自由度が大き
くすることができる。
【００１３】本発明による半導体実装基板用素子接合パ
ッド構造は絶縁基板，多層配線基板および半導体パッケ
ージ等のＬＳＩを実装する半導体装置の接合構造として
有用であり、その工業的価値は極めて高い。
ッド構造は絶縁基板，多層配線基板および半導体パッケ
ージ等のＬＳＩを実装する半導体装置の接合構造として
有用であり、その工業的価値は極めて高い。
【図１】本発明の接合パッドの構造を示す図である。
【図２】本発明のＩ／Ｏピンを有する接合パッドの構造
を示す図である。
を示す図である。
【図３】従来の薄膜メタライズ構造を示す図である。
【図４】従来のＩ／Ｏピンを有する薄膜メタライズ構造
を示す図である。
を示す図である。
【図５】従来の高温焼結基板のパッド構造を示す図であ
る。
る。
【図６】従来の低温焼結基板のパッド構造を示す図であ
る。
る。
１ 半導体実装用基板 ２ 厚膜メタライズ層 ３ ＲｈあるいはＲｕメッキ層 ４ Ｎｉメッキ層 ５ Ａｇ−Ｃｕろう材 ６ コバールピン ７ ガラスセラミック基板 ８ Ｃｒスパッタ膜 ９ Ｐｄスパッタ膜 １０ Ａｕ−Ｓｎろう材 １１ アルミナあるいは窒化アルミニウム基板 １２ 厚膜タングステンメタライズ １３ Ｃｕ厚膜メタライズ
Claims (2)
- 【請求項１】 半導体が実装される低温焼結基板上の素
子接合パッドであって、基板との接合面に設けられる５
００℃以上１２００℃以下で焼成可能な金属あるいは合
金の厚膜メタライズ層、該メタライズ層上にＲｈあるい
はＲｕメッキ層よりなるバリア層、該バリア層上に設け
られたＮｉメッキ層の三層よりなることを有することを
特徴とする半導体実装基板用素子接合パッド。 - 【請求項２】 融点５００℃以上１０００℃以下のろう
材により金属あるいは合金が接合されていることを特徴
とする請求項１記載の素子接合パッド。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5330278A JP2606115B2 (ja) | 1993-12-27 | 1993-12-27 | 半導体実装基板用素子接合パッド |
| US08/358,196 US5485352A (en) | 1993-12-27 | 1994-12-16 | Element joining pad for semiconductor device mounting board |
| EP94120431A EP0660404B1 (en) | 1993-12-27 | 1994-12-22 | Element joining pad for semiconductor device mounting board |
| DE69430114T DE69430114T2 (de) | 1993-12-27 | 1994-12-22 | Element-Anschlussfläche für Halbleiteranordnungsmontageplatte |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5330278A JP2606115B2 (ja) | 1993-12-27 | 1993-12-27 | 半導体実装基板用素子接合パッド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193161A true JPH07193161A (ja) | 1995-07-28 |
| JP2606115B2 JP2606115B2 (ja) | 1997-04-30 |
Family
ID=18230867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5330278A Expired - Lifetime JP2606115B2 (ja) | 1993-12-27 | 1993-12-27 | 半導体実装基板用素子接合パッド |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5485352A (ja) |
| EP (1) | EP0660404B1 (ja) |
| JP (1) | JP2606115B2 (ja) |
| DE (1) | DE69430114T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5910644A (en) * | 1997-06-11 | 1999-06-08 | International Business Machines Corporation | Universal surface finish for DCA, SMT and pad on pad interconnections |
| US6476332B1 (en) | 2001-09-12 | 2002-11-05 | Visteon Global Technologies, Inc. | Conductor systems for thick film electronic circuits |
| DE10333439A1 (de) * | 2003-07-23 | 2005-02-17 | Robert Bosch Gmbh | Verfahren zur Herstellung eines aus mehreren Verdrahtungsebenen bestehenden Hybrid-Produktes |
| WO2008141481A1 (fr) * | 2007-05-24 | 2008-11-27 | Princo Corp. | Structure et procédé de fabrication d'un câblage métallique sur une carte multicouches |
| TWI354523B (en) * | 2007-05-25 | 2011-12-11 | Princo Corp | Method for manufacturing metal lines in multi-laye |
| US8815333B2 (en) | 2007-12-05 | 2014-08-26 | Princo Middle East Fze | Manufacturing method of metal structure in multi-layer substrate |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3964666A (en) * | 1975-03-31 | 1976-06-22 | Western Electric Company, Inc. | Bonding contact members to circuit boards |
| JPS584955A (ja) * | 1981-06-30 | 1983-01-12 | Shinko Electric Ind Co Ltd | 金めつきされた電子部品パツケ−ジ |
| JPS59114846A (ja) * | 1982-12-21 | 1984-07-03 | Narumi China Corp | 半導体塔載用セラミツクパツケ−ジ |
| JPS59121957A (ja) * | 1982-12-28 | 1984-07-14 | Nec Corp | 半導体装置用容器の製造方法 |
| GB2134136B (en) * | 1983-01-19 | 1986-03-26 | Shell Int Research | An electronic conduit and a method of manufacturing it |
| DE3312713A1 (de) * | 1983-04-08 | 1984-10-11 | The Furukawa Electric Co., Ltd., Tokio/Tokyo | Silberbeschichtete elektrische materialien und verfahren zu ihrer herstellung |
| JPS6196754A (ja) * | 1984-10-17 | 1986-05-15 | Nec Corp | ピン付き基板 |
| JPS628533A (ja) * | 1985-07-05 | 1987-01-16 | Hitachi Ltd | 金めつきされた電子部品パツケ−ジ |
| JP2554358B2 (ja) * | 1988-05-25 | 1996-11-13 | 沖電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| JP2572823B2 (ja) * | 1988-09-22 | 1997-01-16 | 日本碍子株式会社 | セラミック接合体 |
| JPH0484449A (ja) * | 1990-07-27 | 1992-03-17 | Shinko Electric Ind Co Ltd | Ｔａｂテープ |
| JPH04101489A (ja) * | 1990-08-20 | 1992-04-02 | Kyocera Corp | 薄膜配線基板 |
| JPH0628533A (ja) * | 1992-07-07 | 1994-02-04 | Dainippon Printing Co Ltd | Ｉｃカードとｉｃカードのデータ記憶方法 |
| JP2783093B2 (ja) * | 1992-10-21 | 1998-08-06 | 日本電気株式会社 | プリント配線板 |
| JP2832411B2 (ja) * | 1992-12-22 | 1998-12-09 | 日本航空電子工業株式会社 | スーパールミネッセントダイオード |
-
1993
- 1993-12-27 JP JP5330278A patent/JP2606115B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-16 US US08/358,196 patent/US5485352A/en not_active Expired - Lifetime
- 1994-12-22 EP EP94120431A patent/EP0660404B1/en not_active Expired - Lifetime
- 1994-12-22 DE DE69430114T patent/DE69430114T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69430114T2 (de) | 2002-11-07 |
| EP0660404A2 (en) | 1995-06-28 |
| DE69430114D1 (de) | 2002-04-18 |
| EP0660404B1 (en) | 2002-03-13 |
| JP2606115B2 (ja) | 1997-04-30 |
| US5485352A (en) | 1996-01-16 |
| EP0660404A3 (en) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05218229A (ja) | セラミック回路基板 | |
| JPH06125026A (ja) | 端子構造とこれを用いた入出力端子部材及び配線基板 | |
| JP2606115B2 (ja) | 半導体実装基板用素子接合パッド | |
| JP2002373960A (ja) | 素子接合用基板及びその製造方法 | |
| JP3092603B2 (ja) | 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体 | |
| JPH08102570A (ja) | セラミックス回路基板 | |
| JP2571026B2 (ja) | 半導体実装基板用素子接合パッド及び接合体 | |
| JP2002009212A (ja) | 放熱構造体の製造方法 | |
| JPH04300259A (ja) | 接合部材及び接合方法 | |
| JP2565143B2 (ja) | 半導体実装基板用素子接合構造およびその製造方法 | |
| JP4328462B2 (ja) | はんだコートリッド | |
| JP7400109B2 (ja) | 金属－セラミック基板を生産する方法及びそのような方法によって生産された金属－セラミック基板 | |
| JPH0786444A (ja) | 半導体用複合放熱基板の製造方法 | |
| WO2024090143A1 (ja) | 装置、電気装置および基板 | |
| JP3036291B2 (ja) | 半導体装置の実装構造 | |
| JP2000349098A (ja) | セラミック基板と半導体素子の接合体及びその製造方法 | |
| JPS6370545A (ja) | 半導体パツケ−ジ | |
| JPH06344131A (ja) | 半導体放熱基板への部品接合方法 | |
| JPH09270479A (ja) | セラミック配線基板 | |
| JPH07153866A (ja) | セラミック回路基板 | |
| JP3260512B2 (ja) | 窒化アルミニウム回路基板 | |
| JPH0760882B2 (ja) | ろう付け方法 | |
| JPS63122253A (ja) | 半導体パツケ−ジ | |
| JP3585964B2 (ja) | セラミックス表面配線基体 | |
| JPS62183542A (ja) | 炭化珪素系セラミツクスの接合部材およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140213 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |