JPH0628533A - Ｉｃカードとｉｃカードのデータ記憶方法 - Google Patents
Ｉｃカードとｉｃカードのデータ記憶方法Info
- Publication number
- JPH0628533A JPH0628533A JP4202931A JP20293192A JPH0628533A JP H0628533 A JPH0628533 A JP H0628533A JP 4202931 A JP4202931 A JP 4202931A JP 20293192 A JP20293192 A JP 20293192A JP H0628533 A JPH0628533 A JP H0628533A
- Authority
- JP
- Japan
- Prior art keywords
- data
- card
- volatile memory
- written
- external device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 外部装置からＩＣカードの揮発性メモリに書
き込まれたデータの正確性を検証することで、外部装置
からのデータをＩＣカードの不揮発性メモリに正確に書
き込み、信頼性の高いデータを保持するＩＣカードとそ
のＩＣカードのデータ書き込み方法を提供することにあ
る。 【構成】 入出力コントローラ１２を通してＲ／Ｗ装置
１４から入力したデータをＲＡＭ８のバッファ３０、３
２、３４に同時に記憶し、バッファ３０、３２、３４の
データをそれぞれ比較し、その結果が同一であれば、バ
ッファ３０のデータをＥＥＰＲＯＭ６に書き込む。この
ため、ノイズ等によりＲ／Ｗ装置１４からバッファ３
０、３２、３４に書き込まれたデータが破壊された場合
には、そのことを検証することができ、ＥＥＰＲＯＭ６
には、正確なデータのみを記憶することができる。した
がって、ＩＣカード２は信頼性の高いデータを保持する
ことができる。
き込まれたデータの正確性を検証することで、外部装置
からのデータをＩＣカードの不揮発性メモリに正確に書
き込み、信頼性の高いデータを保持するＩＣカードとそ
のＩＣカードのデータ書き込み方法を提供することにあ
る。 【構成】 入出力コントローラ１２を通してＲ／Ｗ装置
１４から入力したデータをＲＡＭ８のバッファ３０、３
２、３４に同時に記憶し、バッファ３０、３２、３４の
データをそれぞれ比較し、その結果が同一であれば、バ
ッファ３０のデータをＥＥＰＲＯＭ６に書き込む。この
ため、ノイズ等によりＲ／Ｗ装置１４からバッファ３
０、３２、３４に書き込まれたデータが破壊された場合
には、そのことを検証することができ、ＥＥＰＲＯＭ６
には、正確なデータのみを記憶することができる。した
がって、ＩＣカード２は信頼性の高いデータを保持する
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、外部装置からＩＣカー
ドの不揮発性メモリにデータを書き込む際に、不正確な
データがＩＣカードの不揮発性メモリに書き込まれるこ
とを防止したＩＣカードとそのＩＣカードのデータ記憶
方法に関する。
ドの不揮発性メモリにデータを書き込む際に、不正確な
データがＩＣカードの不揮発性メモリに書き込まれるこ
とを防止したＩＣカードとそのＩＣカードのデータ記憶
方法に関する。
【０００２】
【従来の技術】ＩＣカードは、基本的には、カード基板
とＩＣモジュールとで構成される。カード基板とＩＣモ
ジュールとの組み合わせ手段としては、カード基板に埋
設用凹部を形成し、ＩＣモジュールをこの埋設用凹部に
嵌め込むもの等がある。カード基板の両面は、オーバー
シートで被われており、外部装置と接続してデータの授
受を行う複数の端子がこのオーバーシートの表面に露出
している。カード基板に埋設したＩＣモジュールは、外
部装置とのデータの授受を制御する入出力コントローラ
とデータを記憶するメモリとデータを処理するデータ処
理部とで構成してある。ＩＣモジュールは、メモリとし
て、データを一時的に記憶する揮発性メモリと、データ
を長期的に記憶する不揮発性メモリとを有している。従
来では、外部記憶装置からこの不揮発性メモリにデータ
を書き込む場合、外部装置からのデータを入出力コント
ローラを通して、一時的に揮発性メモリが有している編
集用バッファに記憶してから、不揮発性メモリの所定の
アドレスに書き込んでいる。
とＩＣモジュールとで構成される。カード基板とＩＣモ
ジュールとの組み合わせ手段としては、カード基板に埋
設用凹部を形成し、ＩＣモジュールをこの埋設用凹部に
嵌め込むもの等がある。カード基板の両面は、オーバー
シートで被われており、外部装置と接続してデータの授
受を行う複数の端子がこのオーバーシートの表面に露出
している。カード基板に埋設したＩＣモジュールは、外
部装置とのデータの授受を制御する入出力コントローラ
とデータを記憶するメモリとデータを処理するデータ処
理部とで構成してある。ＩＣモジュールは、メモリとし
て、データを一時的に記憶する揮発性メモリと、データ
を長期的に記憶する不揮発性メモリとを有している。従
来では、外部記憶装置からこの不揮発性メモリにデータ
を書き込む場合、外部装置からのデータを入出力コント
ローラを通して、一時的に揮発性メモリが有している編
集用バッファに記憶してから、不揮発性メモリの所定の
アドレスに書き込んでいる。
【０００３】
【発明が解決しようとする課題】ところが、外部装置か
らＩＣカードの編集用バッファにデータを書き込む際
に、ごくまれにではあるが、ノイズや供給電源の瞬断絶
等により、外部装置からのデータ全体またはその一部が
破壊され、外部装置が出力したデータとは異なるデータ
が編集用バッファに書き込まれることがある。従来のＩ
Ｃカードでは、編集用バッファに書き込まれたデータの
正確性を検証することができず、編集用バッファに誤っ
たデータが、そのまま不揮発性メモリに書き込まれるお
それがあった。
らＩＣカードの編集用バッファにデータを書き込む際
に、ごくまれにではあるが、ノイズや供給電源の瞬断絶
等により、外部装置からのデータ全体またはその一部が
破壊され、外部装置が出力したデータとは異なるデータ
が編集用バッファに書き込まれることがある。従来のＩ
Ｃカードでは、編集用バッファに書き込まれたデータの
正確性を検証することができず、編集用バッファに誤っ
たデータが、そのまま不揮発性メモリに書き込まれるお
それがあった。
【０００４】このように、従来のＩＣカードでは、外部
装置から揮発性メモリに書き込まれたデータの正確性を
検証していなかったため、ＩＣカードの不揮発性メモリ
に記憶されたデータの信頼性に問題があった。本発明
は、このような従来技術の問題点に鑑みてなされたもの
であり、その目的は、外部装置からＩＣカードの揮発性
メモリに書き込まれたデータの正確性を検証すること
で、外部装置からのデータをＩＣカードの不揮発性メモ
リに正確に書き込み、信頼性の高いデータを保持するＩ
ＣカードとそのＩＣカードのデータ記憶方法を提供する
ことにある。
装置から揮発性メモリに書き込まれたデータの正確性を
検証していなかったため、ＩＣカードの不揮発性メモリ
に記憶されたデータの信頼性に問題があった。本発明
は、このような従来技術の問題点に鑑みてなされたもの
であり、その目的は、外部装置からＩＣカードの揮発性
メモリに書き込まれたデータの正確性を検証すること
で、外部装置からのデータをＩＣカードの不揮発性メモ
リに正確に書き込み、信頼性の高いデータを保持するＩ
ＣカードとそのＩＣカードのデータ記憶方法を提供する
ことにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＩＣカードは、外部装置とのデータの授受
を制御する入出力コントローラと、上記入出力コントロ
ーラを通して外部装置から入力したデータを同時に記憶
する複数の記憶領域を有する揮発性メモリと、上記揮発
性メモリからのデータを記憶する不揮発性メモリと、上
記揮発性メモリの複数の記憶領域のデータをそれぞれ比
較し、比較の結果が同一であれば、上記不揮発性メモリ
のデータを上記揮発性メモリに書き込む信号を出力し、
比較の結果が同一でなければ、異常信号を出力する処理
手段とを有することを特徴とする。
に、本発明のＩＣカードは、外部装置とのデータの授受
を制御する入出力コントローラと、上記入出力コントロ
ーラを通して外部装置から入力したデータを同時に記憶
する複数の記憶領域を有する揮発性メモリと、上記揮発
性メモリからのデータを記憶する不揮発性メモリと、上
記揮発性メモリの複数の記憶領域のデータをそれぞれ比
較し、比較の結果が同一であれば、上記不揮発性メモリ
のデータを上記揮発性メモリに書き込む信号を出力し、
比較の結果が同一でなければ、異常信号を出力する処理
手段とを有することを特徴とする。
【０００６】
【作用】外部装置からＩＣカードの揮発性メモリが有し
ている複数の記憶領域にデータを書き込む際に、ノイズ
等が発生する場合がある。この場合には、データが破壊
される可能性がある。本発明では、外部装置から入力し
たデータを同時に記憶する複数の記憶領域を揮発性メモ
リが有しているため、ノイズ等により、データが破壊さ
れたとしても、上記複数の記憶領域に書き込まれたデー
タを比較することで、外部装置から上記複数の記憶領域
に書き込まれたデータの正確性を検証することができ
る。これは、ノイズ等によりデータが破壊された場合、
非常に高い確率で、上記複数の記憶領域に異なるデータ
が書き込まれるためである。そのため、その検証結果を
用いて、その後の書き込み処理を行うことで、信頼性の
高いデータを保持するＩＣカードを得ることができる。
ている複数の記憶領域にデータを書き込む際に、ノイズ
等が発生する場合がある。この場合には、データが破壊
される可能性がある。本発明では、外部装置から入力し
たデータを同時に記憶する複数の記憶領域を揮発性メモ
リが有しているため、ノイズ等により、データが破壊さ
れたとしても、上記複数の記憶領域に書き込まれたデー
タを比較することで、外部装置から上記複数の記憶領域
に書き込まれたデータの正確性を検証することができ
る。これは、ノイズ等によりデータが破壊された場合、
非常に高い確率で、上記複数の記憶領域に異なるデータ
が書き込まれるためである。そのため、その検証結果を
用いて、その後の書き込み処理を行うことで、信頼性の
高いデータを保持するＩＣカードを得ることができる。
【０００７】
【実施例】図１は、本発明の一実施例に係わるＩＣモジ
ュールの平面図である。図２は、本発明の一実施例に係
わるＩＣカードの回路構成を示すブロック図である。図
３、４は、本実施例のＩＣカードのデータ書き込み方法
を示すフローチャート図である。本発明の一実施例に係
わるＩＣカード２は、図１に示すように、カード基板４
２にＩＣモジュール４４が埋め込まれている。ＩＣモジ
ュール４４からは、ＩＣカード２を外部装置としてのＲ
／Ｗ装置（カード情報読み込み書き込み装置）１４に挿
入した際、Ｒ／Ｗ装置１４と接続し、データの授受を行
う複数の端子４６がＩＣカード２の表面に露出してい
る。本実施例では、接触式の端子４６を有するが、非接
触式の端子でもよい。本発明の一実施例に係わるＩＣカ
ード２に埋め込まれたＩＣモジュール４４は、図２に示
すように、処理手段としてのＣＰＵ（中央処理装置）４
と、データ記憶用の不揮発性メモリとしてのＥＥＰＲＯ
Ｍ６と、揮発性メモリとしてのＲＡＭ８と、ＣＰＵ４に
おいて用いられるプログラムが記憶されているＲＯＭ１
０と、Ｒ／Ｗ装置１４とのデータの授受を制御する入出
力コントローラ１２とから構成してある。ＣＰＵ４とＥ
ＥＰＲＯＭ６とＲＡＭ８とＲＯＭ１０と入出力コントロ
ーラ１２とは、内部バス１６を介して接続してある。ま
た、入出力コントローラ１２は、ＩＣカード２をＲ／Ｗ
装置１４に挿入した際に、Ｒ／Ｗ装置１４と接続され
る。また、Ｒ／Ｗ装置１４は、ホストコンピュータ４０
と接続してある。
ュールの平面図である。図２は、本発明の一実施例に係
わるＩＣカードの回路構成を示すブロック図である。図
３、４は、本実施例のＩＣカードのデータ書き込み方法
を示すフローチャート図である。本発明の一実施例に係
わるＩＣカード２は、図１に示すように、カード基板４
２にＩＣモジュール４４が埋め込まれている。ＩＣモジ
ュール４４からは、ＩＣカード２を外部装置としてのＲ
／Ｗ装置（カード情報読み込み書き込み装置）１４に挿
入した際、Ｒ／Ｗ装置１４と接続し、データの授受を行
う複数の端子４６がＩＣカード２の表面に露出してい
る。本実施例では、接触式の端子４６を有するが、非接
触式の端子でもよい。本発明の一実施例に係わるＩＣカ
ード２に埋め込まれたＩＣモジュール４４は、図２に示
すように、処理手段としてのＣＰＵ（中央処理装置）４
と、データ記憶用の不揮発性メモリとしてのＥＥＰＲＯ
Ｍ６と、揮発性メモリとしてのＲＡＭ８と、ＣＰＵ４に
おいて用いられるプログラムが記憶されているＲＯＭ１
０と、Ｒ／Ｗ装置１４とのデータの授受を制御する入出
力コントローラ１２とから構成してある。ＣＰＵ４とＥ
ＥＰＲＯＭ６とＲＡＭ８とＲＯＭ１０と入出力コントロ
ーラ１２とは、内部バス１６を介して接続してある。ま
た、入出力コントローラ１２は、ＩＣカード２をＲ／Ｗ
装置１４に挿入した際に、Ｒ／Ｗ装置１４と接続され
る。また、Ｒ／Ｗ装置１４は、ホストコンピュータ４０
と接続してある。
【０００８】Ｒ／Ｗ装置１４は、ＩＣカード２とデータ
の授受を行うための機能を有していれば、特に限定され
ない。たとえば、ＩＣカード２とのデータの授受の状態
を表示するＬＥＤ等の機能を有することも可能であり、
ＩＣカード２にデータが正確に書き込まれなかった場合
には、ＬＥＤ等で再度ＩＣカード２をＲ／Ｗ装置１４に
挿入するよう利用者に指示するように構成することも可
能である。また、ホストコンピータ４０は、Ｒ／Ｗ装置
１４と接続してデータの授受を行い、このデータを基に
所定の処理を行う機能を有している。ホストコンピュー
タ４０は、たとえば、複数のＲ／Ｗ装置１４をホストコ
ンピュータ４０の端末として用いることで、ＩＣカード
２をどのＲ／Ｗ装置１４に挿入しても同一の処理を行え
る機能を有している。入出力コントローラは端子４６を
通してＲ／Ｗ装置１４とデータの授受を行い、Ｒ／Ｗ装
置１４のデータとＩＣカード２のデータとの整合性をと
る機能を有している。ＲＡＭ８は、Ｒ／Ｗ装置１４から
のデータをＥＥＰＲＯＭ６に書き込む際に、端子４６を
通して、Ｒ／Ｗ装置１４でバッテリーバックアップさ
れ、Ｒ／Ｗ装置１４からのデータを一時的に保持する。
ＲＡＭ８は、Ｒ／Ｗ装置１４からバッテリバックアップ
されるのでなく、ＩＣカード２が内部電源を有している
場合は、その内部電源でバッテリバックアップしてもよ
い。本実施例では、ＲＡＭ８は、この保持したデータの
正確性を検証するために用いる複数の記憶領域としての
バッファ３０、３２、３４を有している。バッファ３
０、３２、３４の数は、特に限定されないが、データ検
証の正確性と製造コストの双方を考慮すると３〜４個程
度が好ましい。
の授受を行うための機能を有していれば、特に限定され
ない。たとえば、ＩＣカード２とのデータの授受の状態
を表示するＬＥＤ等の機能を有することも可能であり、
ＩＣカード２にデータが正確に書き込まれなかった場合
には、ＬＥＤ等で再度ＩＣカード２をＲ／Ｗ装置１４に
挿入するよう利用者に指示するように構成することも可
能である。また、ホストコンピータ４０は、Ｒ／Ｗ装置
１４と接続してデータの授受を行い、このデータを基に
所定の処理を行う機能を有している。ホストコンピュー
タ４０は、たとえば、複数のＲ／Ｗ装置１４をホストコ
ンピュータ４０の端末として用いることで、ＩＣカード
２をどのＲ／Ｗ装置１４に挿入しても同一の処理を行え
る機能を有している。入出力コントローラは端子４６を
通してＲ／Ｗ装置１４とデータの授受を行い、Ｒ／Ｗ装
置１４のデータとＩＣカード２のデータとの整合性をと
る機能を有している。ＲＡＭ８は、Ｒ／Ｗ装置１４から
のデータをＥＥＰＲＯＭ６に書き込む際に、端子４６を
通して、Ｒ／Ｗ装置１４でバッテリーバックアップさ
れ、Ｒ／Ｗ装置１４からのデータを一時的に保持する。
ＲＡＭ８は、Ｒ／Ｗ装置１４からバッテリバックアップ
されるのでなく、ＩＣカード２が内部電源を有している
場合は、その内部電源でバッテリバックアップしてもよ
い。本実施例では、ＲＡＭ８は、この保持したデータの
正確性を検証するために用いる複数の記憶領域としての
バッファ３０、３２、３４を有している。バッファ３
０、３２、３４の数は、特に限定されないが、データ検
証の正確性と製造コストの双方を考慮すると３〜４個程
度が好ましい。
【０００９】また、ＲＡＭ８は、Ｒ／Ｗ装置１４からデ
ータをＥＥＰＲＯＭ６に正常に書き込みを行ったことを
示すフラグ２０と、ＲＡＭ８が有するバッファ３０、３
２、３４のデータの同一性を示すフラグ２２と、バッフ
ァ３０とＥＥＰＲＯＭ６とのデータの同一性を示すフラ
グ２４とを有している。フラグ２０、２２、２４は、Ｒ
ＡＭ８が有しているのでなく、たとえば、ＣＰＵ４が有
していてもよい。ＣＰＵ４は、以下のＩＣカードのデー
タ記憶方法のフロチャート図の説明で示す処理を行い、
たとえば、８ビットマイコンが用いられる。ＲＡＭ８と
ＥＥＰＲＯＭ６との記憶容量は、たとえば、それぞれ、
１５６〜２５６バイトと８Ｋバイトである。
ータをＥＥＰＲＯＭ６に正常に書き込みを行ったことを
示すフラグ２０と、ＲＡＭ８が有するバッファ３０、３
２、３４のデータの同一性を示すフラグ２２と、バッフ
ァ３０とＥＥＰＲＯＭ６とのデータの同一性を示すフラ
グ２４とを有している。フラグ２０、２２、２４は、Ｒ
ＡＭ８が有しているのでなく、たとえば、ＣＰＵ４が有
していてもよい。ＣＰＵ４は、以下のＩＣカードのデー
タ記憶方法のフロチャート図の説明で示す処理を行い、
たとえば、８ビットマイコンが用いられる。ＲＡＭ８と
ＥＥＰＲＯＭ６との記憶容量は、たとえば、それぞれ、
１５６〜２５６バイトと８Ｋバイトである。
【００１０】以下、本発明の一実施例に係わるＩＣカー
ドのデータ記憶方法を図２を参照しつつ、図３、４に基
づいて説明する。まず、ステップｎ２において、Ｒ／Ｗ
装置１４からデータ書き込み命令がＩＣカード２に入力
すると、ステップｎ４を実行し、Ｒ／Ｗ装置１４からの
データが、ＩＣカード２の入出力コントローラ１２を通
して、ＲＡＭ８が有するバッファ３０、３２、３４内に
同時に書き込まれる。その後、ステップｎ６を実行し、
ＣＰＵ４は、このバッファ３０、３２、３４のデータの
同一性を比較する。そして、ステップｎ８において、ス
テップｎ６の比較の結果が同一でない場合は、ステップ
ｎ２８を実行し、バッファ３０、３２、３４のデータの
同一性を示す異常フラグ２４をＯＮにする。異常フラグ
２４がＯＮであることは、Ｒ／Ｗ装置１４からバッファ
３０、３２、３４にデータが正確に書き込まれなかった
ことを示す。その後、ステップｎ３０を実行し、データ
が正確に書き込まれなかった場合の処理を行う。ステッ
プｎ３０については後述する。
ドのデータ記憶方法を図２を参照しつつ、図３、４に基
づいて説明する。まず、ステップｎ２において、Ｒ／Ｗ
装置１４からデータ書き込み命令がＩＣカード２に入力
すると、ステップｎ４を実行し、Ｒ／Ｗ装置１４からの
データが、ＩＣカード２の入出力コントローラ１２を通
して、ＲＡＭ８が有するバッファ３０、３２、３４内に
同時に書き込まれる。その後、ステップｎ６を実行し、
ＣＰＵ４は、このバッファ３０、３２、３４のデータの
同一性を比較する。そして、ステップｎ８において、ス
テップｎ６の比較の結果が同一でない場合は、ステップ
ｎ２８を実行し、バッファ３０、３２、３４のデータの
同一性を示す異常フラグ２４をＯＮにする。異常フラグ
２４がＯＮであることは、Ｒ／Ｗ装置１４からバッファ
３０、３２、３４にデータが正確に書き込まれなかった
ことを示す。その後、ステップｎ３０を実行し、データ
が正確に書き込まれなかった場合の処理を行う。ステッ
プｎ３０については後述する。
【００１１】ステップｎ８において、バッファ３０、３
２、３４のデータの同一性を確認するのは以下の理由に
よる。Ｒ／Ｗ装置１４からＲＡＭ８が有するバッファ３
０、３２、３４にデータを書き込む際に、ノイズ等によ
りデータが破壊される場合がある。この場合に、バッフ
ァ３０、３２、３４の全て、破壊された同一内容のデー
タが書き込まれるということは、経験上非常にまれであ
る。そのため、バッファ３０、３２、３４に書き込まれ
たデータが同一であれば、バッファ３０、３２、３４の
データは非常に高い確率で正確であると判断することが
できる。さらに高い確率で判断するのであれば、さらに
多くのバッファを用いて行ってもよい。
２、３４のデータの同一性を確認するのは以下の理由に
よる。Ｒ／Ｗ装置１４からＲＡＭ８が有するバッファ３
０、３２、３４にデータを書き込む際に、ノイズ等によ
りデータが破壊される場合がある。この場合に、バッフ
ァ３０、３２、３４の全て、破壊された同一内容のデー
タが書き込まれるということは、経験上非常にまれであ
る。そのため、バッファ３０、３２、３４に書き込まれ
たデータが同一であれば、バッファ３０、３２、３４の
データは非常に高い確率で正確であると判断することが
できる。さらに高い確率で判断するのであれば、さらに
多くのバッファを用いて行ってもよい。
【００１２】一方、ステップｎ８において、ＣＰＵ４に
よる比較の結果、バッファ３０、３２、３４のデータが
同一であると確認した場合は、ステップｎ１０を実行
し、書き込み処理を開始する。ステップｎ１０では、書
き込み命令を実行する際の書き込み元を示すＣＰＵ４の
ソースレジスタに、バッファ３０のアドレスを書き込
む。その後、ステップｎ１２を実行し、書き込み命令の
書き込み先を示すＣＰＵ４のディスティネイションレジ
スタに、データを書き込むＥＥＰＲＯＭ６のアドレスを
書き込む。その後、ステップｎ１４を実行し、データの
バイト数を示すＣＰＵ４のデータ長レジスタに、データ
のバイト数を書き込む。そして、ステップｎ１６を実行
することで、ソースレジスタとディスティネイションレ
ジスタとデータ長レジスタの値に基づいて書き込み命令
を実行し、ＥＥＰＲＯＭ６内のディスティネイションレ
ジスタで指定されたアドレスにバッファ３０のデータを
書き込む。その後、ステップｎ２０において、ＣＰＵ４
は、書き込みを実行したＥＥＰＲＯＭ６のデータとバッ
ファ３０の値とを比較する。その後、ステップｎ２２に
おいて、ステップｎ２０における比較の結果が同一でな
ければ、ＥＥＰＲＯＭ６にデータが正確に書き込まれな
かったと判断し、ステップｎ２６を実行し、バッファ３
０とＥＥＰＲＯＭ６の値の同一性を示す異常フラグ２２
をＯＮにする。異常フラグ２２がＯＮであることは、Ｅ
ＥＰＲＯＭ６にバッファ３０の値が正確に書き込まれな
かったことを示す。
よる比較の結果、バッファ３０、３２、３４のデータが
同一であると確認した場合は、ステップｎ１０を実行
し、書き込み処理を開始する。ステップｎ１０では、書
き込み命令を実行する際の書き込み元を示すＣＰＵ４の
ソースレジスタに、バッファ３０のアドレスを書き込
む。その後、ステップｎ１２を実行し、書き込み命令の
書き込み先を示すＣＰＵ４のディスティネイションレジ
スタに、データを書き込むＥＥＰＲＯＭ６のアドレスを
書き込む。その後、ステップｎ１４を実行し、データの
バイト数を示すＣＰＵ４のデータ長レジスタに、データ
のバイト数を書き込む。そして、ステップｎ１６を実行
することで、ソースレジスタとディスティネイションレ
ジスタとデータ長レジスタの値に基づいて書き込み命令
を実行し、ＥＥＰＲＯＭ６内のディスティネイションレ
ジスタで指定されたアドレスにバッファ３０のデータを
書き込む。その後、ステップｎ２０において、ＣＰＵ４
は、書き込みを実行したＥＥＰＲＯＭ６のデータとバッ
ファ３０の値とを比較する。その後、ステップｎ２２に
おいて、ステップｎ２０における比較の結果が同一でな
ければ、ＥＥＰＲＯＭ６にデータが正確に書き込まれな
かったと判断し、ステップｎ２６を実行し、バッファ３
０とＥＥＰＲＯＭ６の値の同一性を示す異常フラグ２２
をＯＮにする。異常フラグ２２がＯＮであることは、Ｅ
ＥＰＲＯＭ６にバッファ３０の値が正確に書き込まれな
かったことを示す。
【００１３】一方、ステップｎ２２において、ステップ
ｎ２０における比較の結果が同一であれば、ステップｎ
２４を実行し、ＥＥＰＲＯＭ６への書き込み正常終了を
示す正常フラグ２０をＯＮにする。正常フラグ２０がＯ
Ｎであることは、Ｒ／Ｗ装置１４からＩＣカード２のＥ
ＥＰＲＯＭ６にデータが正確に書き込まれたことを示
す。本実施例では、ＥＥＰＲＯＭ６の書き込みデータの
値とバッファ３０の値とを比較をすることにより、バッ
ファ３０、３２、３４からＥＥＰＲＯＭ６にデータが正
確に書き込まれたかを判断したが、ＥＥＰＲＯＭ６の書
き込みデータをバッファ３０、３２、３４の値全てと比
較を行ってもよい。その後、ステップｎ３０を実行し、
ＣＰＵ４は、フラグ２０、２２、２４の状態を検査し、
Ｒ／Ｗ装置１４へ出力するレスポンスのステータス領域
をセットする。このとき、フラグ２０がＯＮである場合
と、フラグ２２がＯＮである場合と、フラグ２４がＯＮ
である場合とは、ステータス領域の状態は、たとえば、
それぞれ、”０１”、”１０”、”００”である。この
２ビットのステータス領域でフラグ２０、２２、２４の
状態を表す方法は、フラグ２０、２２、２４の各状態が
識別できれば特に限定されない。その後、ステップｎ３
２を実行し、Ｒ／Ｗ装置１４にこのステータス領域を情
報として含むレスポンスを出力する。
ｎ２０における比較の結果が同一であれば、ステップｎ
２４を実行し、ＥＥＰＲＯＭ６への書き込み正常終了を
示す正常フラグ２０をＯＮにする。正常フラグ２０がＯ
Ｎであることは、Ｒ／Ｗ装置１４からＩＣカード２のＥ
ＥＰＲＯＭ６にデータが正確に書き込まれたことを示
す。本実施例では、ＥＥＰＲＯＭ６の書き込みデータの
値とバッファ３０の値とを比較をすることにより、バッ
ファ３０、３２、３４からＥＥＰＲＯＭ６にデータが正
確に書き込まれたかを判断したが、ＥＥＰＲＯＭ６の書
き込みデータをバッファ３０、３２、３４の値全てと比
較を行ってもよい。その後、ステップｎ３０を実行し、
ＣＰＵ４は、フラグ２０、２２、２４の状態を検査し、
Ｒ／Ｗ装置１４へ出力するレスポンスのステータス領域
をセットする。このとき、フラグ２０がＯＮである場合
と、フラグ２２がＯＮである場合と、フラグ２４がＯＮ
である場合とは、ステータス領域の状態は、たとえば、
それぞれ、”０１”、”１０”、”００”である。この
２ビットのステータス領域でフラグ２０、２２、２４の
状態を表す方法は、フラグ２０、２２、２４の各状態が
識別できれば特に限定されない。その後、ステップｎ３
２を実行し、Ｒ／Ｗ装置１４にこのステータス領域を情
報として含むレスポンスを出力する。
【００１４】Ｒ／Ｗ装置１４は、たとえば、ＩＣカード
２からレスポンスを入力すると、ホストコンピュータ４
０に、ＩＣカード２への書き込みの結果を示す信号を出
力する。ホストコンピュータ４０は、たとえば、Ｒ／Ｗ
装置１４からの信号が書き込みが正確に行われなかった
ことを示すものであれば、Ｒ／Ｗ装置１４に対して、再
度書き込み指示を行う。そして、たとえば、３回以上正
常な書き込みができない場合には、Ｒ／Ｗ装置に書き込
みを中止する指示を行う。ホストコンピュータ４０がＲ
／Ｗ装置１４対して行う処理は、上述の実施例に限定さ
れず、種々に改変することが可能である。また、Ｒ／Ｗ
装置１４は、ホストコンピュータ４０と必ずしも接続し
ていなくてもよく、その場合は、Ｒ／Ｗ装置１４が所定
の機能を有していて、上述のホストコンピュータ４０が
行う処理を、Ｒ／Ｗ装置１４が行ってもよい。
２からレスポンスを入力すると、ホストコンピュータ４
０に、ＩＣカード２への書き込みの結果を示す信号を出
力する。ホストコンピュータ４０は、たとえば、Ｒ／Ｗ
装置１４からの信号が書き込みが正確に行われなかった
ことを示すものであれば、Ｒ／Ｗ装置１４に対して、再
度書き込み指示を行う。そして、たとえば、３回以上正
常な書き込みができない場合には、Ｒ／Ｗ装置に書き込
みを中止する指示を行う。ホストコンピュータ４０がＲ
／Ｗ装置１４対して行う処理は、上述の実施例に限定さ
れず、種々に改変することが可能である。また、Ｒ／Ｗ
装置１４は、ホストコンピュータ４０と必ずしも接続し
ていなくてもよく、その場合は、Ｒ／Ｗ装置１４が所定
の機能を有していて、上述のホストコンピュータ４０が
行う処理を、Ｒ／Ｗ装置１４が行ってもよい。
【００１５】
【発明の効果】以上述べたように、本発明のＩＣカード
では、外部記憶装置からのデータを一時的に記憶する複
数の記憶領域を揮発性メモリが有している。ノイズ等が
発生し、上記複数の記憶領域に異なるデータが書き込ま
れても、これらのデータを比較することで、外部装置か
ら揮発性メモリに書き込まれたデータの正確性を検証す
ることができる。そのため、その検証結果を用いて、そ
の後の書き込み処理を行うことで、信頼性の高いデータ
を保持するＩＣカードを得ることができる。
では、外部記憶装置からのデータを一時的に記憶する複
数の記憶領域を揮発性メモリが有している。ノイズ等が
発生し、上記複数の記憶領域に異なるデータが書き込ま
れても、これらのデータを比較することで、外部装置か
ら揮発性メモリに書き込まれたデータの正確性を検証す
ることができる。そのため、その検証結果を用いて、そ
の後の書き込み処理を行うことで、信頼性の高いデータ
を保持するＩＣカードを得ることができる。
【図１】本発明の一実施例に係わるＩＣカードの平面図
【図２】本発明の一実施例に係わるＩＣカードの回路構
成を示すブロック図
成を示すブロック図
【図３】本実施例のＩＣカードのデータ書き込み方法を
示すフローチャート図
示すフローチャート図
【図４】本実施例のＩＣカードのデータ書き込み方法を
示すフローチャート図
示すフローチャート図
２ ＩＣカード ４ ＣＰＵ ６ ＥＥＰＲＯＭ ８ ＲＡＭ １０ ＲＯＭ １２ 入出力コントローラ １４ Ｒ／Ｗ装置 １６ 内部バス ２０、２２、２４ フラグ ３０、３２、３４、 バッファ ４０ ホストコンピュータ ４２ カード基板 ４４ ＩＣモジュール ４６ 端子
Claims (3)
- 【請求項１】 外部装置とのデータの授受を制御する入
出力コントローラと、 上記入出力コントローラを通して外部装置から入力した
データを同時に記憶する複数の記憶領域を有する揮発性
メモリと、 上記揮発性メモリからのデータを記憶する不揮発性メモ
リと、 上記揮発性メモリの複数の記憶領域のデータをそれぞれ
比較し、比較の結果が同一であれば、上記不揮発性メモ
リのデータを上記揮発性メモリに書き込む信号を出力
し、比較の結果が同一でなければ、異常信号を出力する
処理手段とを有することを特徴とするＩＣカード。 - 【請求項２】 入出力コントローラを通して外部装置か
ら入力したデータを揮発性メモリの複数の記憶領域に同
時に記憶し、 上記揮発性メモリの複数の記憶領域のデータをそれぞれ
比較し、 その結果が同一であれば、上記複数の記憶領域のデータ
を不揮発性メモリに書き込むことを特徴としたＩＣカー
ドのデータ記憶方法。 - 【請求項３】 上記処理手段は、揮発性メモリに書き込
まれた外部装置からのデータと、不揮発性メモリに書き
込まれた揮発性メモリからのデータとを比較し、比較の
結果が同一でなければ、異常信号を出力する機能をさら
に有することを特徴とする請求項１に記載のＩＣカー
ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4202931A JPH0628533A (ja) | 1992-07-07 | 1992-07-07 | Ｉｃカードとｉｃカードのデータ記憶方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4202931A JPH0628533A (ja) | 1992-07-07 | 1992-07-07 | Ｉｃカードとｉｃカードのデータ記憶方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0628533A true JPH0628533A (ja) | 1994-02-04 |
Family
ID=16465535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4202931A Pending JPH0628533A (ja) | 1992-07-07 | 1992-07-07 | Ｉｃカードとｉｃカードのデータ記憶方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628533A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0660404A3 (en) * | 1993-12-27 | 1996-03-27 | Nec Corp | Element connection surface for a mounting panel of semiconductor devices. |
-
1992
- 1992-07-07 JP JP4202931A patent/JPH0628533A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0660404A3 (en) * | 1993-12-27 | 1996-03-27 | Nec Corp | Element connection surface for a mounting panel of semiconductor devices. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101197556B1 (ko) | 불 휘발성 메모리의 프로그램 동작을 검증하는 장치 및방법, 그리고 그 장치를 포함한 메모리 카드 | |
| KR900008767B1 (ko) | 휴대할 수 있는 전자장치 | |
| US7549086B2 (en) | Memory card and its initial setting method | |
| US20080016415A1 (en) | Evaluation system and method | |
| US20080133860A1 (en) | Memory card and initialization setting method thereof | |
| US5506396A (en) | Microcomputer for IC card | |
| US5615381A (en) | Security for a data processing system having multiple distinct program instruction sections | |
| US5159183A (en) | Ic card | |
| JPH0628533A (ja) | Ｉｃカードとｉｃカードのデータ記憶方法 | |
| JPH03147086A (ja) | Ｉｃカード | |
| JPH053634B2 (ja) | ||
| JPS6373339A (ja) | 携帯可能電子装置のテスト方法 | |
| JPS63234378A (ja) | 携帯可能電子装置 | |
| JPH03296104A (ja) | プログラマブルコントローラシステム | |
| JP2006178537A (ja) | メモリカード | |
| JPH03130996A (ja) | Ｅｅｐｒｏｍの初期設定方式 | |
| JPH023183A (ja) | Ｅｅｐｒｏｍ書込み完了確認方式 | |
| JP2002150795A (ja) | 半導体集積回路 | |
| JP2003022689A (ja) | 不揮発性メモリを有する半導体装置及びその不揮発性メモリへの書き換え方法 | |
| JPH0264726A (ja) | 外部メモリ装置を接続する情報処理装置 | |
| JPH0589030A (ja) | 入出力制御装置 | |
| JPH05233846A (ja) | マイクロプロセッサ | |
| JPS61235963A (ja) | パケツトパスワ−ドアクセス方式 | |
| JPH02310642A (ja) | マイクロコンピュータシステムおよびデータ書込み方法 | |
| JPH01119890A (ja) | 携帯可能電子装置 |