JPH023183A - Ｅｅｐｒｏｍ書込み完了確認方式 - Google Patents
Ｅｅｐｒｏｍ書込み完了確認方式Info
- Publication number
- JPH023183A JPH023183A JP63143460A JP14346088A JPH023183A JP H023183 A JPH023183 A JP H023183A JP 63143460 A JP63143460 A JP 63143460A JP 14346088 A JP14346088 A JP 14346088A JP H023183 A JPH023183 A JP H023183A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- eeprom
- writing
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000012790 confirmation Methods 0.000 abstract description 6
- 230000000295 complement effect Effects 0.000 abstract description 2
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 abstract 2
- 238000005265 energy consumption Methods 0.000 abstract 1
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 abstract 1
- 238000012795 verification Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、書き込みの際所定の時間データバスをハイイ
ンピーダンスとするＥＥＰＲＯＭに対してデータの書き
込み完了を確認するだめの確認方式に関し、特に、オペ
コードフェッチの際には使用しないデータバスによって
中央処理装置（ＣＰＵ ）と接続されたＥＥＰＲＯＭに
対するデータ書込み完了確認方式に関する。
ンピーダンスとするＥＥＰＲＯＭに対してデータの書き
込み完了を確認するだめの確認方式に関し、特に、オペ
コードフェッチの際には使用しないデータバスによって
中央処理装置（ＣＰＵ ）と接続されたＥＥＰＲＯＭに
対するデータ書込み完了確認方式に関する。
一般に、 ＥＥＰＲＯＭとＣＰＵとがデータバスで接続
されたコンピュータシステムにおいて、 ＣＰＵからの
データがＥＥＰＲＯＭに書き込まれたかどうかを確認す
る際には、即ち、書込み完了を確認する際には。
されたコンピュータシステムにおいて、 ＣＰＵからの
データがＥＥＰＲＯＭに書き込まれたかどうかを確認す
る際には、即ち、書込み完了を確認する際には。
データバスに接続される所謂プルアップ抵抗器の担抗値
を小さくして、十分な電流を流すことによってデータバ
スが不安定になる時間を短くシ、そして、 ＥＥＰＲＯ
Ｍの書き込みに要する規格値（時間）以上待ってから、
ＣＰＵがＥＥＰＲＯＭから再びデータを読み出して正
しくデータが書き込めたか否かの確認を行っている。
を小さくして、十分な電流を流すことによってデータバ
スが不安定になる時間を短くシ、そして、 ＥＥＰＲＯ
Ｍの書き込みに要する規格値（時間）以上待ってから、
ＣＰＵがＥＥＰＲＯＭから再びデータを読み出して正
しくデータが書き込めたか否かの確認を行っている。
ところで、 ＥＥＰＲＯＭ書き込み動作の際にはデータ
バスカハイインピーダンスに保たれるから、従来のよう
にＥＥＰＲＯＭの書込み完了確認を行った場合。
バスカハイインピーダンスに保たれるから、従来のよう
にＥＥＰＲＯＭの書込み完了確認を行った場合。
プルアップ抵抗全十分小さくしておかないと。
ＣＰＵが不定なデータを読み込む恐れが極めて大きく、
その結果、書込み完了確認の信頼性が極めて低くなって
しまう。一方、プルアップ抵抗を十分小さくすると消費
電力が増大するという問題点がある。
その結果、書込み完了確認の信頼性が極めて低くなって
しまう。一方、プルアップ抵抗を十分小さくすると消費
電力が増大するという問題点がある。
さらに、ｆ−夕がオール″１″の場合には、データバス
のハイインピーダンスによるためのオール”】″なのか
、それともデータがオール”】”なのかの判別ができず
、そのためデータバスのハイインピーダンスが確実に解
除になるまで書込み完了確認を待った場合、実質的に書
込み完了確認処理に時間がかかフ、ｔた処理時間の管理
のため回路構成が複雑になるという問題点がある。
のハイインピーダンスによるためのオール”】″なのか
、それともデータがオール”】”なのかの判別ができず
、そのためデータバスのハイインピーダンスが確実に解
除になるまで書込み完了確認を待った場合、実質的に書
込み完了確認処理に時間がかかフ、ｔた処理時間の管理
のため回路構成が複雑になるという問題点がある。
本発明によれば、データバスに接続され、該データバス
全データ書き込み動作の際ハイインピーダンスとするＥ
ＥＰＲＯＭと、該データバスを介して前記ＥＥＰＲＯＭ
に接続された中央処理装置と全備えるコンピュータシス
テムに用いられ、前記データバスには予め定められた抵
抗値の抵抗器が備えられ。
全データ書き込み動作の際ハイインピーダンスとするＥ
ＥＰＲＯＭと、該データバスを介して前記ＥＥＰＲＯＭ
に接続された中央処理装置と全備えるコンピュータシス
テムに用いられ、前記データバスには予め定められた抵
抗値の抵抗器が備えられ。
前記中央処理装置には前記ＥＥＰＲＯＭに書き込むべき
第１のデータと異なる第２のデータを送出する送出手段
が備えられており、前記中央処理装置によって前記ＥＥ
ＰＲＯＭへ第１のデータ全書き込んだ後。
第１のデータと異なる第２のデータを送出する送出手段
が備えられており、前記中央処理装置によって前記ＥＥ
ＰＲＯＭへ第１のデータ全書き込んだ後。
該第１のデータを読み出して照合する際、該照合のため
前記第１のデータを読み出す前に前記送出手段によって
前記第２のデータ全送出し、前記データがハイインピー
ダンスの時、第２のデータを前記データバスの浮遊容量
に蓄えるようにしたことを特徴とするＥＥＰＲＯＭ書き
込み完了確認方式が得られる。
前記第１のデータを読み出す前に前記送出手段によって
前記第２のデータ全送出し、前記データがハイインピー
ダンスの時、第２のデータを前記データバスの浮遊容量
に蓄えるようにしたことを特徴とするＥＥＰＲＯＭ書き
込み完了確認方式が得られる。
以下本発明について実施例によって説明する。
第１図を参照して、 ＥＥＰＲＯＭ ５にデータを書込
む際には、まずＣＰＵ １からＥＥＰＲＯＭ ５ヘデー
タを書込むためのライト信号１−１が出力される。そし
て。
む際には、まずＣＰＵ １からＥＥＰＲＯＭ ５ヘデー
タを書込むためのライト信号１−１が出力される。そし
て。
ＣＰＵ Ｉ Ｕデータバス６ヘデータを出力するととも
にアドレスバス８ヘアドレスを出力する。このアドレス
に基づいてアドレスデコーダ３はチップセレクタ信号３
−２に送出する。このチップセレクタ信号３−２によっ
て双方向バッファ４が起動され双方向バッファ４によっ
てデータバス上タバス７とが連結される。これによって
データバス６上のデータがデータバス７を経由してＥＥ
ＦＲＯＭ５に渡される。
にアドレスバス８ヘアドレスを出力する。このアドレス
に基づいてアドレスデコーダ３はチップセレクタ信号３
−２に送出する。このチップセレクタ信号３−２によっ
て双方向バッファ４が起動され双方向バッファ４によっ
てデータバス上タバス７とが連結される。これによって
データバス６上のデータがデータバス７を経由してＥＥ
ＦＲＯＭ５に渡される。
このＥＥＰＲＯＭ ５は、データの書込み処理（ライト
処理）の際、数ミリ秒の間、データバス７全ハイインピ
ーダンスにする。この結果、プルアップ抵抗９の抵抗値
（ここでは４０にΩ〜５０にΩ）によってデータバス７
は不安定な状態となる。
処理）の際、数ミリ秒の間、データバス７全ハイインピ
ーダンスにする。この結果、プルアップ抵抗９の抵抗値
（ここでは４０にΩ〜５０にΩ）によってデータバス７
は不安定な状態となる。
この際、 ＣＰＵ １は、書込み確認の直前において。
前述のアドレスに上記データの補数を書込み、その後、
ＣＰＵ １は第１のデータとは異なる第２のデータを
送出する。この第２のデータはデータバス７の浮遊容量
に蓄積する。
ＣＰＵ １は第１のデータとは異なる第２のデータを
送出する。この第２のデータはデータバス７の浮遊容量
に蓄積する。
次に、 ＣＰＵ ＩがＥＥＰＲＯＭ ５の読み出し処理
を行うと、 ＥＥＦＲＯＭ ５が書込み処理完了となっ
ていない場合ニハ、データバス７上のデータが照合目的
のデータでないため、つまり、第２のデータであるため
、照合不可となる。一方、 ＥＥＰＲＯＭ ５が書込み
処理完了となっていると、データバス上のデータが第１
のデータとなっているから、 ＣＰＵ ｌによりデータ
照合が可能となシ、その結果書込み完了の確認ができる
。
を行うと、 ＥＥＦＲＯＭ ５が書込み処理完了となっ
ていない場合ニハ、データバス７上のデータが照合目的
のデータでないため、つまり、第２のデータであるため
、照合不可となる。一方、 ＥＥＰＲＯＭ ５が書込み
処理完了となっていると、データバス上のデータが第１
のデータとなっているから、 ＣＰＵ ｌによりデータ
照合が可能となシ、その結果書込み完了の確認ができる
。
以上説明したように本発明では、 ＥＥＰＲＯＭと接続
しているデータバスのプルアップ抵抗値を大きくして、
ＥＥＰＲＯＭへ書込んだデータを照合のため読み出す
直前にこの曹込んだデータとは異なるデータ全データバ
スへ送出するようにしたから、消費１．。
しているデータバスのプルアップ抵抗値を大きくして、
ＥＥＰＲＯＭへ書込んだデータを照合のため読み出す
直前にこの曹込んだデータとは異なるデータ全データバ
スへ送出するようにしたから、消費１．。
力を増大させることなくいかなるデータに対しブもＥＥ
ＦＲＯＭ書込み完了確認を確実にできるという効果があ
る。
ＦＲＯＭ書込み完了確認を確実にできるという効果があ
る。
第１図は本発明が適用されたコンピュータシステムの一
実施例金示す図である。 １・・・マイクロプロセッサ（ＣＰＵ ） 、 ２・・
・周辺回路、３・・・アドレスデコーダ、３−１・・・
チップセレクタ、３−２・・・チップセレクタ、４・・
・双方向バッファ、５・・・電気消去プログラマブル読
出し専用メモリ（ＥＥＰＲＯＭ） 、 ６ 、７・・・
データバス、８・・・アドレスバス、９．１０・・・プ
ルアｙ ｆ 抵抗。
実施例金示す図である。 １・・・マイクロプロセッサ（ＣＰＵ ） 、 ２・・
・周辺回路、３・・・アドレスデコーダ、３−１・・・
チップセレクタ、３−２・・・チップセレクタ、４・・
・双方向バッファ、５・・・電気消去プログラマブル読
出し専用メモリ（ＥＥＰＲＯＭ） 、 ６ 、７・・・
データバス、８・・・アドレスバス、９．１０・・・プ
ルアｙ ｆ 抵抗。
Claims (1)
- １、データバスに接続され、該データバスをデータ書き
込み動作の際ハイインピーダンスとするＥＥＰＲＯＭと
、該データバスを介して前記ＥＥＰＲＯＭに接続された
中央処理装置とを備えるコンピュータシステムに用いら
れ、前記データバスには予め定められた抵抗値の抵抗器
が備えられ、前記中央処理装置には前記ＥＥＰＲＯＭに
書き込むべき第１のデータと異なる第２のデータを送出
する送出手段が備えられており、前記中央処理装置によ
って前記ＥＥＰＲＯＭへ第１のデータを書き込んだ後、
該第１のデータを読み出して照合する際、該照合のため
前記第１のデータを読み出す前に前記送出手段によって
前記第２のデータを送出し、前記データがハイインピー
ダンスの時、第２のデータを前記データバスの浮遊容量
に蓄えるようにしたことを特徴とするＥＥＰＲＯＭ書込
み完了確認方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63143460A JPH023183A (ja) | 1988-06-13 | 1988-06-13 | Ｅｅｐｒｏｍ書込み完了確認方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63143460A JPH023183A (ja) | 1988-06-13 | 1988-06-13 | Ｅｅｐｒｏｍ書込み完了確認方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH023183A true JPH023183A (ja) | 1990-01-08 |
Family
ID=15339221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63143460A Pending JPH023183A (ja) | 1988-06-13 | 1988-06-13 | Ｅｅｐｒｏｍ書込み完了確認方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH023183A (ja) |
-
1988
- 1988-06-13 JP JP63143460A patent/JPH023183A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159183A (en) | Ic card | |
| JP3673015B2 (ja) | 半導体装置における周辺デバイス識別方法 | |
| JPH0476681A (ja) | マイクロコンピュータ | |
| JPH023183A (ja) | Ｅｅｐｒｏｍ書込み完了確認方式 | |
| JPH0822422A (ja) | メモリ装置 | |
| JPH0316655B2 (ja) | ||
| JP2858816B2 (ja) | Ｅｅｐｒｏｍの初期設定方式 | |
| US6742073B1 (en) | Bus controller technique to control N buses | |
| JPS63271589A (ja) | 携帯可能記憶媒体読取書込装置 | |
| JPS63268085A (ja) | 携帯可能記憶媒体読取書込装置 | |
| JP2842803B2 (ja) | Ｐｃカード | |
| JP3014538B2 (ja) | Ｉｃカード | |
| JP2794043B2 (ja) | 携帯可能電子装置 | |
| JPH0628533A (ja) | Ｉｃカードとｉｃカードのデータ記憶方法 | |
| JPH05265826A (ja) | ファイルの二重化方法 | |
| JPS63146141A (ja) | メモリカ−ド | |
| JPH04167157A (ja) | メモリカード制御方式 | |
| JPS6332642A (ja) | 情報処理装置 | |
| JP2000306067A (ja) | Ｉｃカード | |
| JPS63211083A (ja) | Ｉｃカ−ドリ−ダライタ | |
| JPS6188359A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPH07200763A (ja) | Ｉｃカード | |
| JPH07302498A (ja) | フラッシュメモリ書き込み方式 | |
| JPS61199104A (ja) | メモリ多重化型プログラマブルコントローラ | |
| JPH0514293B2 (ja) |