JPH06125026A - 端子構造とこれを用いた入出力端子部材及び配線基板 - Google Patents
端子構造とこれを用いた入出力端子部材及び配線基板Info
- Publication number
- JPH06125026A JPH06125026A JP4298165A JP29816592A JPH06125026A JP H06125026 A JPH06125026 A JP H06125026A JP 4298165 A JP4298165 A JP 4298165A JP 29816592 A JP29816592 A JP 29816592A JP H06125026 A JPH06125026 A JP H06125026A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- terminal structure
- metal
- main body
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】第１に相手側端子との接合強度に優れた端子構
造を提供する。第２に本体金属の素材にかかわらず、高
温使用しても変色しない端子構造を提供する。第３に低
抵抗の端子構造を提供する。 【構成】本体５１が金属よりなるか又は金属化面を有し
ており、その本体金属の表面又は金属化面の上に金Ａｕ
層５３が設けられているものにおいて、Ａｕ層の下地と
して厚さが１．５μｍ以下のＮｉ層５２が設けられてい
ることを特徴とする端子構造。
造を提供する。第２に本体金属の素材にかかわらず、高
温使用しても変色しない端子構造を提供する。第３に低
抵抗の端子構造を提供する。 【構成】本体５１が金属よりなるか又は金属化面を有し
ており、その本体金属の表面又は金属化面の上に金Ａｕ
層５３が設けられているものにおいて、Ａｕ層の下地と
して厚さが１．５μｍ以下のＮｉ層５２が設けられてい
ることを特徴とする端子構造。
Description
【０００１】
【産業上の利用分野】本発明は、端子構造に関するもの
で、特に薄膜配線を備えた基板にＡｕ系ろう材にて接合
されるリード、ピン等の入出力端子部材、並びにろう付
けパッドが薄膜にて形成された配線基板に好適に利用さ
れ得る。
で、特に薄膜配線を備えた基板にＡｕ系ろう材にて接合
されるリード、ピン等の入出力端子部材、並びにろう付
けパッドが薄膜にて形成された配線基板に好適に利用さ
れ得る。
【０００２】
【従来の技術】高密度ＩＣパッケージは、支持体を兼ね
る多層配線基板と、この多層配線基板の主表面に形成さ
れた薄膜配線部とで構成されており、場合により更にそ
の上面の周縁部にコバール等からなる封止用枠体が接合
されたり、多層配線基板の表面もしくは裏面のパッド部
に多数のコバール等からなるＩ／Ｏ（入出力）ピン等の
外部端子部材が接合されている。
る多層配線基板と、この多層配線基板の主表面に形成さ
れた薄膜配線部とで構成されており、場合により更にそ
の上面の周縁部にコバール等からなる封止用枠体が接合
されたり、多層配線基板の表面もしくは裏面のパッド部
に多数のコバール等からなるＩ／Ｏ（入出力）ピン等の
外部端子部材が接合されている。
【０００３】多層配線基板は、アルミナ等を主成分とす
るセラミックスからなり、板形状の複数枚の絶縁層と、
各絶縁層の主表面に高融点金属にて形成された各種配線
パターンとを備えている。従って、多層配線基板を構成
する材質は、いずれも耐熱性に優れている。
るセラミックスからなり、板形状の複数枚の絶縁層と、
各絶縁層の主表面に高融点金属にて形成された各種配線
パターンとを備えている。従って、多層配線基板を構成
する材質は、いずれも耐熱性に優れている。
【０００４】一方、薄膜配線部は、ポリイミド等の有機
質絶縁材料、またはガラス、結晶化ガラスもしくはガラ
スセラミックス等の無機質絶縁材料からなり、膜状の複
数枚の絶縁層と、各絶縁層の主表面にチタンもしくはク
ロム等の活性金属、及び金、銀、銅等の高導電率金属に
て形成された各種配線パターンとを備えている。
質絶縁材料、またはガラス、結晶化ガラスもしくはガラ
スセラミックス等の無機質絶縁材料からなり、膜状の複
数枚の絶縁層と、各絶縁層の主表面にチタンもしくはク
ロム等の活性金属、及び金、銀、銅等の高導電率金属に
て形成された各種配線パターンとを備えている。
【０００５】そして、パッド部や外部端子部材の端部の
ように他部材と接合される部分は、接合材料（例えばＡ
ｕ系ろう材）の濡れ性をよくするため、表面にＡｕ鍍金
等のＡｕ層が設けられている。更にこのＡｕが接合時に
接合材料に喰われてしまったり、Ａｕが本体金属と拡散
しあって変色したりするのを防止するため、外部端子部
材にあってはＡｕ層の下地としてＮｉ層が設けられてい
る。また、パッド部が、タングステンＷ、モリブデンＭ
ｏ等の高融点金属からなる金属化面上にＡｕ層を形成す
るものの場合、パッド部においても、同様の理由でＡｕ
層の下地としてＮｉ層が設けられている。
ように他部材と接合される部分は、接合材料（例えばＡ
ｕ系ろう材）の濡れ性をよくするため、表面にＡｕ鍍金
等のＡｕ層が設けられている。更にこのＡｕが接合時に
接合材料に喰われてしまったり、Ａｕが本体金属と拡散
しあって変色したりするのを防止するため、外部端子部
材にあってはＡｕ層の下地としてＮｉ層が設けられてい
る。また、パッド部が、タングステンＷ、モリブデンＭ
ｏ等の高融点金属からなる金属化面上にＡｕ層を形成す
るものの場合、パッド部においても、同様の理由でＡｕ
層の下地としてＮｉ層が設けられている。
【０００６】
【発明が解決しようとする課題】ところで、上記のよう
な高密度ＩＣパッケージは、そのパッド部も通常、薄膜
にて形成されている。また、仮にパッド部が高融点金属
からなる厚膜にて形成されている場合でも、その近くに
は薄膜配線が存在する。これら薄膜は、多層配線基板を
構成する前記材質と異なり、耐熱性に劣る。従って、パ
ッド部にＩ／Ｏ（入出力）ピン、リード等の外部端子部
材を接合する場合、Ａｕ−Ｓｎ共晶合金、Ａｕ−Ｇｅ共
晶合金、Ａｕ−Ｓｉ共晶合金等の融点の低いＡｕ系ろう
材が接合材料として用いられる。
な高密度ＩＣパッケージは、そのパッド部も通常、薄膜
にて形成されている。また、仮にパッド部が高融点金属
からなる厚膜にて形成されている場合でも、その近くに
は薄膜配線が存在する。これら薄膜は、多層配線基板を
構成する前記材質と異なり、耐熱性に劣る。従って、パ
ッド部にＩ／Ｏ（入出力）ピン、リード等の外部端子部
材を接合する場合、Ａｕ−Ｓｎ共晶合金、Ａｕ−Ｇｅ共
晶合金、Ａｕ−Ｓｉ共晶合金等の融点の低いＡｕ系ろう
材が接合材料として用いられる。
【０００７】しかし、本発明者らが研究した結果、これ
らＡｕ系ろう材に含まれているＳｎ，Ｇｅ，Ｓｉ等の非
Ａｕ成分は、接合時に又は接合後の使用時にいずれもＮ
ｉ層中のＮｉと反応して接合部に脆い金属間化合物を形
成し、その金属間化合物が接合強度の劣化を招くことが
判明した。
らＡｕ系ろう材に含まれているＳｎ，Ｇｅ，Ｓｉ等の非
Ａｕ成分は、接合時に又は接合後の使用時にいずれもＮ
ｉ層中のＮｉと反応して接合部に脆い金属間化合物を形
成し、その金属間化合物が接合強度の劣化を招くことが
判明した。
【０００８】本発明の第１の目的は、上記従来の課題を
解決し、相手側端子との接合強度に優れた端子構造を提
供することにある。第２の目的は、本体金属の素材にか
かわらず、高温使用しても変色しない端子構造を提供す
ることにある。第３の目的は、低抵抗の端子構造を提供
することにある。
解決し、相手側端子との接合強度に優れた端子構造を提
供することにある。第２の目的は、本体金属の素材にか
かわらず、高温使用しても変色しない端子構造を提供す
ることにある。第３の目的は、低抵抗の端子構造を提供
することにある。
【０００９】
【課題を解決するための手段】その手段は、本体が金属
よりなるか又は金属化面を有しており、その本体金属の
表面又は金属化面の上に金Ａｕ層が設けられているもの
において、Ａｕ層の下地として厚さが１．５μｍ以下の
Ｎｉ層が設けられていることを特徴とする端子構造にあ
る。
よりなるか又は金属化面を有しており、その本体金属の
表面又は金属化面の上に金Ａｕ層が設けられているもの
において、Ａｕ層の下地として厚さが１．５μｍ以下の
Ｎｉ層が設けられていることを特徴とする端子構造にあ
る。
【００１０】この手段において、望ましいのは、本体が
銅Ｃｕからなるものである。同じく望ましいのは、本体
がニッケルＮｉ含有合金からなり、金属化面として銅Ｃ
ｕ層を有するものである。
銅Ｃｕからなるものである。同じく望ましいのは、本体
がニッケルＮｉ含有合金からなり、金属化面として銅Ｃ
ｕ層を有するものである。
【００１１】同じく望ましいのは、Ｎｉ層を、鍍金膜と
するものである。同じく望ましいのは、上記の端子構造
を備えた入出力端子部材である。同じく望ましいのは、
上記の端子構造をパッド部に備えた配線基板である。
するものである。同じく望ましいのは、上記の端子構造
を備えた入出力端子部材である。同じく望ましいのは、
上記の端子構造をパッド部に備えた配線基板である。
【００１２】
【作用】Ｎｉ層の厚さを１．５μｍ以下とすることによ
り、接合部に脆い金属間化合物が生じにくくなる。すな
わち、Ｎｉ層の厚さが１．５μｍ以下と薄いことから、
Ａｕ系ろう材に含まれているＳｎ，Ｇｅ，Ｓｉ等の非Ａ
ｕ成分が、接合時に又は接合後の使用時にＮｉ層中のＮ
ｉと反応するときは、Ｎｉのみならず、その上層のＡｕ
層、本体金属、ろう材中のＡｕ等とも反応する。従っ
て、接合部にＳｎ，Ｇｅ，Ｓｉ等の非Ａｕ成分とＮｉと
からなる脆い金属間化合物を形成することがない。
り、接合部に脆い金属間化合物が生じにくくなる。すな
わち、Ｎｉ層の厚さが１．５μｍ以下と薄いことから、
Ａｕ系ろう材に含まれているＳｎ，Ｇｅ，Ｓｉ等の非Ａ
ｕ成分が、接合時に又は接合後の使用時にＮｉ層中のＮ
ｉと反応するときは、Ｎｉのみならず、その上層のＡｕ
層、本体金属、ろう材中のＡｕ等とも反応する。従っ
て、接合部にＳｎ，Ｇｅ，Ｓｉ等の非Ａｕ成分とＮｉと
からなる脆い金属間化合物を形成することがない。
【００１３】また、Ｎｉ層は、１．５μｍ以下と薄くて
も、遮蔽層として機能し、Ａｕ層のＡｕが本体金属と過
剰に拡散し合うのを防止する。特に本体金属がＡｕと拡
散し易いＣｕであるとき、Ｎｉ層は、遮蔽層として顕著
に機能し、端子構造の変色を防止しつつ、低抵抗を維持
する。逆に、本体金属がコバール、４２Ｎｉ−Ｆｅ合金
のようなＮｉ含有合金のときは、機械的強度が高いうえ
に、Ｃｕからなる金属化面が遮蔽層として機能し、本体
金属中のＮｉとろう材中のＳｎ，Ｇｅ，Ｓｉ等の非Ａｕ
成分とが過剰に拡散し合うのを防止する。
も、遮蔽層として機能し、Ａｕ層のＡｕが本体金属と過
剰に拡散し合うのを防止する。特に本体金属がＡｕと拡
散し易いＣｕであるとき、Ｎｉ層は、遮蔽層として顕著
に機能し、端子構造の変色を防止しつつ、低抵抗を維持
する。逆に、本体金属がコバール、４２Ｎｉ−Ｆｅ合金
のようなＮｉ含有合金のときは、機械的強度が高いうえ
に、Ｃｕからなる金属化面が遮蔽層として機能し、本体
金属中のＮｉとろう材中のＳｎ，Ｇｅ，Ｓｉ等の非Ａｕ
成分とが過剰に拡散し合うのを防止する。
【００１４】
−実施例１− ［端子構造を備えたＩＣパッケージ］本発明端子構造の
一実施例を図面とともに説明する。図１は、本発明端子
構造を備えたフラットタイプのＩＣパッケージを示す平
面図である。図２は、図１のＸ−Ｙ線に沿う断面図であ
る。図３は、図２のＡ部拡大図である。図４は、入出力
端子部材の端部を示す断面図である。
一実施例を図面とともに説明する。図１は、本発明端子
構造を備えたフラットタイプのＩＣパッケージを示す平
面図である。図２は、図１のＸ−Ｙ線に沿う断面図であ
る。図３は、図２のＡ部拡大図である。図４は、入出力
端子部材の端部を示す断面図である。
【００１５】ＩＣパッケージ１は、窒化アルミニウム、
アルミナ、ムライト等のセラミックスからなる絶縁基板
２と、この絶縁基板２の表面及び内部に形成された金属
厚膜もしくは金属薄膜からなる電気配線３と、電気配線
３の所定部分に接合されたコバールよりなるリング４
と、同じく電気配線３の所定部分に接合されたリード５
とで構成されている。
アルミナ、ムライト等のセラミックスからなる絶縁基板
２と、この絶縁基板２の表面及び内部に形成された金属
厚膜もしくは金属薄膜からなる電気配線３と、電気配線
３の所定部分に接合されたコバールよりなるリング４
と、同じく電気配線３の所定部分に接合されたリード５
とで構成されている。
【００１６】リード５が、本発明端子構造に相当する入
出力端子部材であり、銅Ｃｕよりなる厚さ０．２ｍｍ程
度の金属板５１（本体金属）を櫛刃状に加工し、表面に
Ｎｉ層５２及びＡｕ層５３が設けられている。そして、
リード５は、その遊端部が電気配線３の外部パッド３１
に接合されている。
出力端子部材であり、銅Ｃｕよりなる厚さ０．２ｍｍ程
度の金属板５１（本体金属）を櫛刃状に加工し、表面に
Ｎｉ層５２及びＡｕ層５３が設けられている。そして、
リード５は、その遊端部が電気配線３の外部パッド３１
に接合されている。
【００１７】［端子構造を備えたＩＣパッケージの製造
方法］このようなＩＣパッケージの製造方法を説明す
る。
方法］このようなＩＣパッケージの製造方法を説明す
る。
【００１８】まず、アルミナ等のセラミックスを主成分
とする２枚のグリーンシートの表面に、タングステンＷ
もしくはモリブデンＭｏ等の金属ペーストを所定パター
ンにスクリーン印刷して、各種配線パターンを形成す
る。印刷されたグリーンシートの各配線等を層間接続す
る導電ビアを打ち抜き加工し、このビアにも金属ペース
トを充填する。そして、これらグリーンシートが積層さ
れ、熱圧着された後、１５００度前後の高温で焼成され
て絶縁基板２となる。また、各種配線パターンは、電気
配線３の内部配線となる。
とする２枚のグリーンシートの表面に、タングステンＷ
もしくはモリブデンＭｏ等の金属ペーストを所定パター
ンにスクリーン印刷して、各種配線パターンを形成す
る。印刷されたグリーンシートの各配線等を層間接続す
る導電ビアを打ち抜き加工し、このビアにも金属ペース
トを充填する。そして、これらグリーンシートが積層さ
れ、熱圧着された後、１５００度前後の高温で焼成され
て絶縁基板２となる。また、各種配線パターンは、電気
配線３の内部配線となる。
【００１９】次に、絶縁基板２の表面を研磨し、その研
磨面に、Ｔｉ及びＰｄをそれぞれ２０００オングストロ
ーム及び５０００オングストロームの厚さにスパッタリ
ングした後、表面全体にフォトレジストを塗布する。そ
して、電気配線パターンが形成されたフォトマスクをそ
のフォトレジストの上方に設置し、露光する。フォトレ
ジストの電気配線パターンとなる部分を現像液にて除去
し、その部分にＡｕ鍍金を施す。その後、残るフォトレ
ジストを除去し、スパッタリングされたＴｉ及びＰｄの
不要部分をエッチング液にて除去して、電気配線３の表
面配線を作製する。
磨面に、Ｔｉ及びＰｄをそれぞれ２０００オングストロ
ーム及び５０００オングストロームの厚さにスパッタリ
ングした後、表面全体にフォトレジストを塗布する。そ
して、電気配線パターンが形成されたフォトマスクをそ
のフォトレジストの上方に設置し、露光する。フォトレ
ジストの電気配線パターンとなる部分を現像液にて除去
し、その部分にＡｕ鍍金を施す。その後、残るフォトレ
ジストを除去し、スパッタリングされたＴｉ及びＰｄの
不要部分をエッチング液にて除去して、電気配線３の表
面配線を作製する。
【００２０】別途、銅Ｃｕよりなる厚さ０．２ｍｍ程度
の金属板５１（本体金属）を櫛刃状に加工し、これにＮ
ｉ鍍金及びＡｕ鍍金を順に施してリード５を作製する。
また、コバールよりなる枠状の金属板を準備し、これに
も同様にＮｉ鍍金及びＡｕ鍍金を順に施してリング４を
作製する。
の金属板５１（本体金属）を櫛刃状に加工し、これにＮ
ｉ鍍金及びＡｕ鍍金を順に施してリード５を作製する。
また、コバールよりなる枠状の金属板を準備し、これに
も同様にＮｉ鍍金及びＡｕ鍍金を順に施してリング４を
作製する。
【００２１】前記絶縁基板２の表面配線のうち、周縁部
３２にリング４を、外部パッド３１にリード５をそれぞ
れＡｕ−Ｓｎ共晶ろうにて接合する。これにてＩＣパッ
ケージ１が完成する。
３２にリング４を、外部パッド３１にリード５をそれぞ
れＡｕ−Ｓｎ共晶ろうにて接合する。これにてＩＣパッ
ケージ１が完成する。
【００２２】［実験及び評価］上記ＩＣパッケージにお
いて、外部パッド３１の大きさを幅０．６ｍｍ，長さ
２．５ｍｍ、リード５の遊端部の大きさを幅０．２ｍ
ｍ，厚さ０．２ｍｍ、接合長さＬを１ｍｍ、Ｎｉ層５２
の厚さを表１に示すとおり（表の数値は、５本のリード
の平均値である。）、Ａｕ層５３の厚さを２±０．５μ
ｍとし、接合後に、リード５を接合面に対して垂直方向
に引っ張り、接合部が破断したときの荷重を測定するこ
とによって、接合強度を評価した。
いて、外部パッド３１の大きさを幅０．６ｍｍ，長さ
２．５ｍｍ、リード５の遊端部の大きさを幅０．２ｍ
ｍ，厚さ０．２ｍｍ、接合長さＬを１ｍｍ、Ｎｉ層５２
の厚さを表１に示すとおり（表の数値は、５本のリード
の平均値である。）、Ａｕ層５３の厚さを２±０．５μ
ｍとし、接合後に、リード５を接合面に対して垂直方向
に引っ張り、接合部が破断したときの荷重を測定するこ
とによって、接合強度を評価した。
【００２３】また、同じく接合後に、ＩＣパッケージを
温度１５０℃で２０００時間保持し、リード５の変色の
有無を観察した。これらの結果を表１に併記する。表中
の強度値は、パッケージ１個当たり１０本のリードを選
択し、５個のパッケージについて測定した場合の最小値
から最大値の範囲である。
温度１５０℃で２０００時間保持し、リード５の変色の
有無を観察した。これらの結果を表１に併記する。表中
の強度値は、パッケージ１個当たり１０本のリードを選
択し、５個のパッケージについて測定した場合の最小値
から最大値の範囲である。
【００２４】
【表１】 表１から判るように、Ｎｉ層５２の厚さが１．５μｍ以
下の場合に、高い接合強度を示した。但し、Ｎｉ層５２
を設けていないものは、リード５のＡｕ層５３の表面が
赤銅色に変色していた。
下の場合に、高い接合強度を示した。但し、Ｎｉ層５２
を設けていないものは、リード５のＡｕ層５３の表面が
赤銅色に変色していた。
【００２５】−実施例２− 金属板５１の素材をＣｕに代えてコバールとするか又は
Ｃｕ鍍金されたコバールとする以外は、実施例１と同一
条件でＩＣパッケージを製造し、接合強度を評価した。
また、実施例１と同様にリード５の変色の有無を観察し
た。その結果を表２に示す。
Ｃｕ鍍金されたコバールとする以外は、実施例１と同一
条件でＩＣパッケージを製造し、接合強度を評価した。
また、実施例１と同様にリード５の変色の有無を観察し
た。その結果を表２に示す。
【００２６】
【表２】 表２から判るように、Ｃｕ層と１．５μｍ以下のＮｉ層
の双方を備えているものは、高い接合強度を示し、且つ
変色もしなかった。これに対して、いずれの層をも設け
ていないＮｏ．６や、Ｎｉ層の厚さが１．５μｍを越え
ているＮｏ．７及びＮｏ．１２は、接合強度が低かっ
た。また、Ｎｉ層を設けずにＣｕ層を設けたＮｏ．８
は、Ａｕ層の表面が赤銅色に変色していた。
の双方を備えているものは、高い接合強度を示し、且つ
変色もしなかった。これに対して、いずれの層をも設け
ていないＮｏ．６や、Ｎｉ層の厚さが１．５μｍを越え
ているＮｏ．７及びＮｏ．１２は、接合強度が低かっ
た。また、Ｎｉ層を設けずにＣｕ層を設けたＮｏ．８
は、Ａｕ層の表面が赤銅色に変色していた。
【００２７】
【発明の効果】以上の通り、本発明端子構造は、接合部
にＳｎ，Ｇｅ，Ｓｉ等の非Ａｕ成分とＮｉとからなる脆
い金属間化合物を形成することがないから、相手側端子
との接合強度に優れている。
にＳｎ，Ｇｅ，Ｓｉ等の非Ａｕ成分とＮｉとからなる脆
い金属間化合物を形成することがないから、相手側端子
との接合強度に優れている。
【００２８】また、Ｎｉ層は、遮蔽層として機能し、Ａ
ｕ層のＡｕが本体金属もしくは本体金属化面と過剰に拡
散し合うのを防止することから、端子構造の変色を防止
する。従って、変色不良率が少なくなり、製品歩留まり
が向上する。更に、本体金属がＣｕからなるときは、低
抵抗なので、信号伝搬速度が速くなる。本体金属がＮｉ
含有合金のときは、機械的強度が高いので、変形しにく
い。
ｕ層のＡｕが本体金属もしくは本体金属化面と過剰に拡
散し合うのを防止することから、端子構造の変色を防止
する。従って、変色不良率が少なくなり、製品歩留まり
が向上する。更に、本体金属がＣｕからなるときは、低
抵抗なので、信号伝搬速度が速くなる。本体金属がＮｉ
含有合金のときは、機械的強度が高いので、変形しにく
い。
【００２９】尚、実施例では、本発明端子構造をリード
型入出力端子部材に適用した例を示したが、これに限ら
ず、ピン型端子部材や配線基板のパッド部に適用しても
同様の効果を生じる。すなわち、本発明は、端子構造全
般に適用可能である。
型入出力端子部材に適用した例を示したが、これに限ら
ず、ピン型端子部材や配線基板のパッド部に適用しても
同様の効果を生じる。すなわち、本発明は、端子構造全
般に適用可能である。
【図１】端子構造を備えたフラットタイプのＩＣパッケ
ージを示す平面図である。
ージを示す平面図である。
【図２】図１のＸ−Ｙ線に沿う断面図である。
【図３】図２のＡ部拡大図である。
【図４】入出力端子部材の端部を示す断面図である。
１ ＩＣパッケージ ２ 絶縁基板 ３ 電気配線 ５ リード（入出力端子部材） ５１ 金属板（本体金属） ５２ Ｎｉ層 ５３ Ａｕ層
Claims (6)
- 【請求項１】 本体が金属よりなるか又は金属化面を有
しており、その本体金属の表面又は金属化面の上に金Ａ
ｕ層が設けられているものにおいて、Ａｕ層の下地とし
て厚さが１．５μｍ以下のＮｉ層が設けられていること
を特徴とする端子構造。 - 【請求項２】 本体金属が銅Ｃｕである請求項１の端子
構造。 - 【請求項３】 本体金属がニッケルＮｉ含有合金であっ
て、金属化面として銅Ｃｕ層を有する請求項１の端子構
造。 - 【請求項４】 Ｎｉ層が、鍍金膜である請求項１の端子
構造。 - 【請求項５】 請求項１ないし４の端子構造を備えた入
出力端子部材。 - 【請求項６】 請求項１ないし４の端子構造をパッド部
に備えた配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4298165A JPH06125026A (ja) | 1992-10-12 | 1992-10-12 | 端子構造とこれを用いた入出力端子部材及び配線基板 |
| US08/134,606 US5442145A (en) | 1992-10-12 | 1993-10-12 | Input/output terminal for electronic circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4298165A JPH06125026A (ja) | 1992-10-12 | 1992-10-12 | 端子構造とこれを用いた入出力端子部材及び配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06125026A true JPH06125026A (ja) | 1994-05-06 |
Family
ID=17856045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4298165A Pending JPH06125026A (ja) | 1992-10-12 | 1992-10-12 | 端子構造とこれを用いた入出力端子部材及び配線基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5442145A (ja) |
| JP (1) | JPH06125026A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5782891A (en) * | 1994-06-16 | 1998-07-21 | Medtronic, Inc. | Implantable ceramic enclosure for pacing, neurological, and other medical applications in the human body |
| DE19541976A1 (de) * | 1995-11-10 | 1997-05-15 | Ego Elektro Blanc & Fischer | Elektrische Schaltung |
| US5918794A (en) * | 1995-12-28 | 1999-07-06 | Lucent Technologies Inc. | Solder bonding of dense arrays of microminiature contact pads |
| JPH10134869A (ja) * | 1996-10-30 | 1998-05-22 | Yazaki Corp | 端子材料および端子 |
| US6350136B1 (en) * | 1998-12-14 | 2002-02-26 | Intel Corporation | Method and apparatus for a pin clamp |
| US6284079B1 (en) * | 1999-03-03 | 2001-09-04 | International Business Machines Corporation | Method and structure to reduce low force pin pull failures in ceramic substrates |
| SG96544A1 (en) * | 2000-01-22 | 2003-06-16 | Ngk Spark Plug Co | Resinous circuit board with pins improved in joining strength |
| ATE365378T1 (de) * | 2000-07-28 | 2007-07-15 | Infineon Technologies Ag | Verfahren zur kontaktierung eines halbleiterbauelementes |
| US6476332B1 (en) * | 2001-09-12 | 2002-11-05 | Visteon Global Technologies, Inc. | Conductor systems for thick film electronic circuits |
| JP2003223945A (ja) * | 2002-01-30 | 2003-08-08 | Tanaka Kikinzoku Kogyo Kk | Ａｕ−Ｇｅ系ろう材付リードピン |
| US10325693B2 (en) | 2014-08-28 | 2019-06-18 | E I Du Pont De Nemours And Company | Copper-containing conductive pastes and electrodes made therefrom |
| DE112014006903B4 (de) | 2014-08-28 | 2022-07-21 | Solar Paste, Llc | Solarzellen mit Kupferelektroden |
| DE112014006910T5 (de) * | 2014-08-28 | 2017-05-18 | E.I. Du Pont De Nemours And Company | Kupferhaltige leitfähige Pasten und daraus hergestellte Elektroden |
| CN114411107A (zh) * | 2022-01-29 | 2022-04-29 | 哈尔滨工业大学 | 一种提高连接器插针表面耐磨损性能的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170294A (ja) * | 1984-02-14 | 1985-09-03 | 日本電気株式会社 | ピン付き多層配線基板の製造方法 |
| JPS6181659A (ja) * | 1984-09-28 | 1986-04-25 | Nec Corp | ピン付き基板 |
| JPS648318A (en) * | 1987-06-30 | 1989-01-12 | Hitachi Ltd | Supercharger of internal combustion engine |
| EP0360971A3 (en) * | 1988-08-31 | 1991-07-17 | Mitsui Mining & Smelting Co., Ltd. | Mounting substrate and its production method, and printed wiring board having connector function and its connection method |
| JPH02101545A (ja) * | 1988-10-11 | 1990-04-13 | Mitsubishi Electric Corp | カバレツジ試験装置 |
| JP2625175B2 (ja) * | 1988-10-12 | 1997-07-02 | 学校法人早稲田大学 | Ｎｉ−Ｐ合金皮膜の熱処理方法 |
| US5041901A (en) * | 1989-05-10 | 1991-08-20 | Hitachi, Ltd. | Lead frame and semiconductor device using the same |
| JPH03152992A (ja) * | 1989-10-27 | 1991-06-28 | W R Grace & Co | 印刷回路板及びその製造方法 |
-
1992
- 1992-10-12 JP JP4298165A patent/JPH06125026A/ja active Pending
-
1993
- 1993-10-12 US US08/134,606 patent/US5442145A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5442145A (en) | 1995-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2224479A2 (en) | Metal-ceramic composite substrate and method of its manufacture | |
| JPH06125026A (ja) | 端子構造とこれを用いた入出力端子部材及び配線基板 | |
| US5326623A (en) | Circuit board | |
| JP2001127375A (ja) | 光半導体素子搭載用サブマウント | |
| JPH0288471A (ja) | セラミック接合体 | |
| JP2606115B2 (ja) | 半導体実装基板用素子接合パッド | |
| JPS5936425B2 (ja) | 中間層を有するリ−ドフレ−ム構造 | |
| JP3723350B2 (ja) | 配線基板およびその製造方法 | |
| JPH06126485A (ja) | リードピン用ろう材 | |
| JP2007109829A (ja) | 半田接合形成方法 | |
| JP2735708B2 (ja) | セラミック配線基板 | |
| JP2589492B2 (ja) | セラミックス回路基板 | |
| JP3463790B2 (ja) | 配線基板 | |
| JPS6366958A (ja) | 半導体用リ−ドフレ−ムとその製造法 | |
| JPH10139560A (ja) | セラミック基板 | |
| JP2571026B2 (ja) | 半導体実装基板用素子接合パッド及び接合体 | |
| JP2630303B2 (ja) | 多層配線基板 | |
| JP4328462B2 (ja) | はんだコートリッド | |
| JP2831182B2 (ja) | 金の導電層を有する電子部品 | |
| JP3134234B2 (ja) | メタライズ基板及びその製造方法 | |
| JPH06112339A (ja) | セラミックパッケージ | |
| JPS60198761A (ja) | ろう付け方法 | |
| JPH09270479A (ja) | セラミック配線基板 | |
| JPH07153866A (ja) | セラミック回路基板 | |
| JPH0760882B2 (ja) | ろう付け方法 |