JP2571026B2 - 半導体実装基板用素子接合パッド及び接合体 - Google Patents

半導体実装基板用素子接合パッド及び接合体

Info

Publication number
JP2571026B2
JP2571026B2 JP6251979A JP25197994A JP2571026B2 JP 2571026 B2 JP2571026 B2 JP 2571026B2 JP 6251979 A JP6251979 A JP 6251979A JP 25197994 A JP25197994 A JP 25197994A JP 2571026 B2 JP2571026 B2 JP 2571026B2
Authority
JP
Japan
Prior art keywords
thin film
film layer
substrate
bonding pad
semiconductor mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6251979A
Other languages
English (en)
Other versions
JPH08115999A (ja
Inventor
明信 渋谷
光 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6251979A priority Critical patent/JP2571026B2/ja
Publication of JPH08115999A publication Critical patent/JPH08115999A/ja
Application granted granted Critical
Publication of JP2571026B2 publication Critical patent/JP2571026B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Products (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体実装基板用素子接
合パッド及び接合体に係り、特に多層配線基板、厚膜多
層基板、半導体パッケージ等のガラスセラミックスを用
いた絶縁基板等の大規模集積回路(LSI)を実装する
半導体実装基板用素子接合パッド及び接合体に関する。
【0002】
【従来の技術】図6は従来の半導体実装基板用素子接合
パッドの一例の断面図を示す。同図に示すように、この
接合パッドは、ガラスセラミック基板10上にクロム
(Cr)からなるスパッタ膜11及びパラジウム(P
d)からなるスパッタ膜12が順次に積層された構成で
ある。このような構造の接合パッド上に入出力(I/
O)ピンなどの部品が接合されることにより接合体が構
成される。
【0003】一般に、上記の実装基板上の素子接合パッ
ド用メタライズは、薄膜あるいは厚膜から構成されてい
る。メタライズを薄膜とした場合、メタライズ形成によ
る基板10への残留応力を小さくすることができる。
【0004】また、図7は従来の接合体の一例の断面図
を示す。同図に示すように、この接合体は、低温焼結ガ
ラスセラミック基板10上の銅(Cu)からなる厚膜メ
タライズ13に、ニッケル(Ni)の薄膜層5をメッキ
により形成した後、銀(Ag)−Cu系共晶ろう材6に
よりコバール製の入出力(I/O)ピン(以下、「コバ
ールピン」ともいう)7が接合された構造である。従来
は、このような構造により厚膜Cuメタライズ13をガ
ラスセラミック基板10上に形成している。
【0005】更に、図8は従来の接合体の他の例の断面
図を示す。同図に示すように、この接合体は、アルミナ
あるいは窒化アルミニウム製の基板14上に形成された
厚膜タングステンメタライズ15に、Ni薄膜層5をメ
ッキにより形成した後、Ag−Cu系共晶ろう材6によ
りコバールピン7が接合された構造である。この構造に
よれば、Ag−Cu系共晶ろう材6によりコバールピン
7を接合する時に厚膜タングステンメタライズ15が剥
れることはない。
【0006】
【発明が解決しようとする課題】しかるに、上記の図6
に示した従来の接合パッドでは、I/Oピンなどの部品
をPdスパッタ膜12上に接合する際に、ろう材と基板
10の熱膨張係数の違いにより生じる応力が基板10へ
伝達し易くなってしまうという問題がある。
【0007】また、従来、薄膜メタライズに対する部品
接合に用いる半田あるいはろう材としては、金(Au)
−スズ(Sn)系合金等の融点300℃以下のものが多
く使用されていた。しかし、Au−Sn系合金は高価で
あり、また、その融点の低さからI/Oピン接合後の工
程温度が制限を受けるという問題がある。
【0008】一方、Ag−Cu系合金等の500℃以
上、特に700℃以上の融点を有するろう材を上記の部
品接合に用いた場合には、前述したろう材と基板10の
熱膨張係数の違いにより生じる応力により基板10が破
壊されたり、メタライズ剥れを生じ、またろう材とメタ
ライズが拡散してしまうという問題がある。
【0009】また、図7に示した従来の接合体では、厚
膜Cuメタライズ13、Ni薄膜層5及びAg−Cuろ
う材6が完全に拡散してしまい、十分な接合強度が得ら
れないという問題がある。また、厚膜Cuメタライズ1
3の部分をAgあるいはAg−Pd系合金とした場合
は、拡散は抑制されるが、Ag−Cu系共晶ろう材6に
よりコバールピン7を接合した時に、厚膜メタライズ剥
れを起こすという問題がある。
【0010】図8に示した従来の接合体は上記の厚膜メ
タライズ剥れを生じないようにできるが、厚膜タングス
テンメタライズ15を形成するためには1500℃以上
の高温が必要であるため、低温で焼結できるという長所
をもつガラスセラミック基板に適用できないという問題
がある。
【0011】また、モリブデン(Mo)粉末又はタング
ステン(W)粉末を主成分とする金属化組成物中に2〜
20重量%のニッケル粉末を添加した金属化組成物を用
いることにより、1300〜1375℃でのメタライズ
を可能にした接合パッドも従来より知られている(特開
平5−9084号公報)。しかし、このものは、110
0℃以下、好ましくは950℃以下で焼成するガラスセ
ラミック基板には適用することができない。
【0012】なお、ガラスセラミック基板への高温ろう
材の使用は、特開平2−88471号公報にて提案され
ている。しかし、これはガラスセラミック基板と窒化ア
ルミニウム基板の接合に関するものであり、ガラスセラ
ミックのメタライズ部にガラスと金属からなる中間層を
形成することによりメタライズ強度を向上させている
が、I/Oピン等の接合を行った場合は十分な強度が得
られない。
【0013】また、従来、セラミックス基板を用いた他
の例の接合体として、元素周期表第IVa族の中から選
択した少なくとも一種の元素を0.5〜70重量%含む
ろう材又はNiを主成分とするろう材と元素周期表第V
a及び第VIa族の中から選択した少なくとも一種のバ
リア層をセラミックスの表面に使用した例が知られてい
る(特開平2−102175号公報)。
【0014】しかし、この従来の接合体では、低温焼結
基板に適用した場合、ガラスセラミックとバリア層の密
着強度が小さいという問題と、上述したようにガラスセ
ラミック上にMo等の高融点金属のメタライズを形成す
るためには、スパッタリングや蒸着による薄膜となって
しまい、ろう材により金属等の素子を接合した場合に基
板破壊や薄膜パッド剥れを生じてしまうという問題とが
ある。
【0015】このように、以上の各従来の接合パッドあ
るいは接合体では、低温焼結基板、特にガラスセラミッ
ク基板上のメタライズ構造及び接合構造では、低コスト
で高強度な金属との接合を得ること、及び500℃以上
の耐熱性を有する接合パッドと金属との接合体を得るこ
とは不可能であった。
【0016】本発明は以上の点に鑑みてなされたもので
あり、500℃以上、特に700℃以上の耐熱性をもつ
ガラスセラミックスを代表とする半導体装置実装基板上
に、I/Oピン等の部品を低コストで、かつ、高強度で
接合し得る半導体実装基板用素子接合パッド及び接合体
を提供することを目的とする。
【0017】
【課題を解決するための手段】上記の目的を達成するた
め、本発明になる半導体実装基板用素子接合パッドは、
半導体が実装される低温焼結可能な半導体実装用基板
と、基板上に形成される活性金属、特にTi、Cr及び
Zrのうち少なくとも一の元素からなる第1の薄膜層
と、第1の薄膜層上に形成されたMoからなる第2の薄
膜層と、第2の薄膜層の上方に形成された最上層のNi
薄膜層とを少なくとも有する構成としたものである。ま
た、本発明接合パッドは第2の薄膜層とNi薄膜層との
間に、あるいはNi薄膜層に代えてNiMo層が形成
された構成としたものである。
【0018】また、本発明の接合体は、基板上に形成さ
れるTi、Cr及びZrのうち少なくとも一の元素から
なる第1の薄膜層、Moからなる第2の薄膜層、Ni
Moからなる第3の薄膜層上にろう材により接合され
た金属又は合金とから、又は第3の薄膜層と金属又は合
金との間にNiからなる第4の薄膜層を有する構成とし
たものである。
【0019】
【作用】本発明の接合パッド及び接合体では、低温焼結
の基板上にTi、Cr及びZrのうち少なくとも一の元
素からなる第1の薄膜層、Moからなる第2の薄膜層及
びNiMoからなる第3の薄膜層が順次に積層された
薄膜層あるいは更にNiからなる第4の薄膜層を介して
金属又は合金の部品をろう材により接合するようにした
ため、高い耐熱性を持つ基板上に、原価の高いAu−S
n系合金を使用しなくとも高強度で部品を接合すること
ができる。
【0020】なお、前述したように、特開平2−102
175号公報にはMoがろう材のバリアとして有効であ
ることが開示されているが、Moは弾性率が大きいため
にろう材や接合する金属や合金と基板との熱膨張差に起
因する応力を基板へ伝達し易いという性質をもってい
る。そのため、基板としてガラスセラミックス等の機械
的強度の小さいものを用いた場合、基板破壊を生じるこ
とが常であった。
【0021】これに対し、本発明では、NiMoから
なる第3の薄膜層を設けているため、針状の晶癖を有し
高強度であることのみならず、格子滑りや変形により応
力を緩和することができる。
【0022】
【実施例】次に、本発明の実施例について説明する。図
1は本発明の接合パッドの第1実施例の構造断面図を示
す。同図に示すように、本実施例は半導体実装基板1上
にTi、Cr及びジルコニウム(Zr)のうちいずれか
一の元素からなる活性金属の薄膜層2、Moからなる薄
膜層3及びNi3Mo薄膜層4が順次に積層され、更に
上記の薄膜層2、Mo薄膜層3及びNi3Mo薄膜層4
の側面とNi3Mo薄膜層4上にNiによる薄膜層5が
形成された構造である。
【0023】上記の半導体実装基板1は1100℃以
下、好ましくは850℃以上950℃以下の温度で焼結
可能な低温焼結の実装基板である。薄膜層2の膜厚は例
えば0.01μm〜0.3μm、薄膜層3の膜厚は0.
1μm〜3.0μm、薄膜層4の膜厚は0.05μm〜
1.5μmが望ましい。
【0024】図2は本発明の接合パッドの第2実施例の
構造断面図を示す。同図中、図1と同一構成部分には同
一符号を付し、その説明を省略する。図2において、M
o薄膜層3上にはNiによる薄膜層5が形成されてお
り、図1に比べてNi3Mo薄膜層4が存在しない点に
特徴がある。
【0025】図3は本発明の接合体の第1実施例の構造
断面図を示す。同図中、図1と同一構成部分には同一符
号を付し、その説明を省略する。図3において、この接
合体は、図1の接合パッド上に断面がT字状のコバール
ピン7をAg−Cu系共晶ろう材6により接合したもの
である。
【0026】図4は本発明の接合体の第1実施例の構造
断面図を示す。同図中、図3と同一構成部分には同一符
号を付し、その説明を省略する。図4において、この接
合体は、図2の接合パッド上に断面がT字状のコバール
ピン7をAg−Cu系共晶ろう材6により接合したもの
である。ここで、図2の接合パッドではNi薄膜層5が
形成されていたのに対し、図4ではNi3Mo薄膜層8
となっている。これは、コバールピン7の接合時にNi
薄膜層5がNi3Mo層8に変化したものである。
【0027】次に、本発明の接合パッド及び接合体の各
具体例について説明する。 (実施例1)半導体実装基板1として、Cuを内部導体
とし、ホウケイ酸ガラスとアルミナからなり1000℃
で焼成した多層配線ガラスセラミック基板を用い、この
基板上にTiからなる薄膜層2及びMoからなる薄膜層
3をそれぞれ膜厚0.1μm、1.5μmでスパッタリ
ングにより形成する。
【0028】続いて、Mo薄膜層3上にNi薄膜層を
0.1μmの膜厚で無電界メッキにより形成した後、基
板全体を窒素ガス雰囲気中700℃で熱処理をすること
により、ガラスセラミック基板上にTi/Mo/Ni3
Moからなる薄膜を形成する。これにより、上記の薄膜
層2、3及び4が形成される。更に、この薄膜上にNi
薄膜層5を0.1μmの膜厚で無電界メッキにより形成
する。これにより、図1に示した断面構造の接合パッド
が形成される。
【0029】次に、この接合パッドの最上層のNi薄膜
層5上にAg−Cu系共晶ろう材6によりコバール製の
I/Oピン7を、窒素ガス雰囲気中780℃で接合す
る。これにより、図3に示した断面構造の接合体が作成
される。本実施例のコバールピン7の45°方向の引っ
張り強度(プル強度)は6.3(kg/mm2 )、耐熱
温度は750℃であり、これらはいずれも十分な値であ
る。 (実施例2)実施例1と同様に、半導体実装用基板1で
あるCu多層配線ガラスセラミック基板にTi/Mo薄
膜層2、3をスパッタリング処理で形成した後、Ni薄
膜層5を0.1μmの膜厚で無電界メッキにより形成す
る。これにより、図2に示した断面構造の接合パッドが
形成される。
【0030】次に、この接合パッドの最上層のNi薄膜
層5上にAg−Cu系共晶ろう材によりコバールピン7
を窒素ガス雰囲気中780℃で接合する。この接合の結
果、薄膜層の構造は下から順にTi/Mo/Ni3Mo
となっていることがSEM−EDX及びXRD分析から
明らかとなった。従って、図4に示す如き断面構造の接
合体が作成されている。本実施例のコバールピン7の4
5°方向の引っ張り強度(プル強度)は6.2(kg/
mm2 )、耐熱温度は750℃であり、これらはいずれ
も十分な値である。 (実施例3)半導体実装基板1として、Cuを内部導体
とし、ホウケイ酸ガラスを主成分とする厚膜多層基板を
用い、この基板上にTiからなる薄膜層2及びMoから
なる薄膜層3をそれぞれ膜厚0.1μm、1.5μmで
スパッタリングにより形成する。
【0031】続いて、Mo薄膜層3上にNi薄膜層を
0.1μmの膜厚で無電界メッキにより形成した後、基
板全体を窒素ガス雰囲気中700℃で熱処理をすること
により、厚膜多層基板上にTi/Mo/Ni3Mo/N
iからなる薄膜を形成する。これにより、上記の薄膜層
2、3及び4が形成される。更に、この薄膜上にNi薄
膜層5を0.1μmの膜厚で無電界メッキにより形成す
る。これにより、図1に示した断面構造の接合パッドが
形成される。
【0032】次に、この接合パッドの最上層のNi薄膜
層5上にAg−Cu系共晶ろう材6によりコバール製の
I/Oピン7を、窒素ガス雰囲気中780℃で接合す
る。これにより、図3に示した断面構造の接合体が作成
される。本実施例のコバールピン7の45°方向の引っ
張り強度(プル強度)は4.4(kg/mm2 )、耐熱
温度は750℃であり、これらはいずれも十分な値であ
る。 (実施例4)実施例3と同様に、半導体実装用基板1で
あるCu配線厚膜多層基板にTi/Mo薄膜層2、3を
スパッタリング処理で形成した後、Ni薄膜層5を0.
1μmの膜厚で無電界メッキにより形成する。これによ
り、図2に示した断面構造の接合パッドが形成される。
【0033】次に、この接合パッドの最上層のNi薄膜
層5上にAg−Cu系共晶ろう材によりコバールピン7
を窒素ガス雰囲気中780℃で接合する。この接合の結
果、薄膜層の構造は下から順にTi/Mo/Ni3Mo
となっていることがSEM−EDX及びXRD分析から
明らかとなった。従って、図4に示す如き断面構造の接
合体が作成されている。本実施例のコバールピン7の4
5°方向の引っ張り強度(プル強度)は4.0(kg/
mm2 )、耐熱温度は750℃であり、これらはいずれ
も十分な値である。 (実施例5)半導体実装基板1として、Agを内部導体
とし、ホウケイ酸ガラスとアルミナからなり900℃で
焼成した多層配線ガラスセラミック基板を用い、この基
板上にTiからなる薄膜層2及びMoからなる薄膜層3
をそれぞれ膜厚0.1μm、1.5μmでスパッタリン
グにより形成する。
【0034】続いて、Mo薄膜層3上にNi薄膜層を
0.1μmの膜厚で無電界メッキにより形成した後、基
板全体を窒素ガス雰囲気中700℃で熱処理をすること
により、ガラスセラミック基板上にTi/Mo/Ni3
Moからなる薄膜を形成する。これにより、図1の薄膜
層2、3及び4が形成される。更に、この薄膜上にNi
薄膜層5を0.1μmの膜厚で無電界メッキにより形成
する。これにより、図1に示した断面構造の接合パッド
が形成される。
【0035】次に、この接合パッドの最上層のNi薄膜
層5上にAg−Cu系共晶ろう材6によりコバール製の
I/Oピン7を、窒素ガス雰囲気中780℃で接合す
る。これにより、図3に示した断面構造の接合体が作成
される。本実施例のコバールピン7の45°方向の引っ
張り強度(プル強度)は6.8(kg/mm2 )、耐熱
温度は750℃であり、これらはいずれも十分な値であ
る。 (実施例6)実施例5と同様に、半導体実装用基板1で
あるAg多層配線ガラスセラミック基板にTi/Mo薄
膜層2、3をスパッタリング処理で形成した後、Ni薄
膜層5を0.1μmの膜厚で無電界メッキにより形成す
る。これにより、図2に示した断面構造の接合パッドが
形成される。
【0036】次に、この接合パッドの最上層のNi薄膜
層5上にAg−Cu系共晶ろう材によりコバールピン7
を窒素ガス雰囲気中780℃で接合する。この接合の結
果、薄膜層の構造は下から順にTi/Mo/Ni3Mo
となっていることがSEM−EDX及びXRD分析から
明らかとなった。従って、図4に示す如き断面構造の接
合体が作成されている。本実施例のコバールピン7の4
5°方向の引っ張り強度(プル強度)は6.6(kg/
mm2 )、耐熱温度は750℃であり、これらはいずれ
も十分な値である。 (実施例7)半導体実装基板1として、Agを内部導体
とし、ホウケイ酸ガラスを主成分とする厚膜多層基板を
用い、この基板上にTiからなる薄膜層2及びMoから
なる薄膜層3をそれぞれ膜厚0.1μm、1.5μmで
スパッタリングにより形成する。
【0037】続いて、Mo薄膜層3上にNi薄膜層を
0.1μmの膜厚で無電界メッキにより形成した後、基
板全体を窒素ガス雰囲気中700℃で熱処理をすること
により、厚膜多層基板上にTi/Mo/Ni3Mo/N
iからなる薄膜を形成する。これにより、上記の薄膜層
2、3及び4が形成される。更に、この薄膜上にNi薄
膜層5を0.1μmの膜厚で無電界メッキにより形成す
る。これにより、図1に示した断面構造の接合パッドが
形成される。
【0038】次に、この接合パッドの最上層のNi薄膜
層5上にAg−Cu系共晶ろう材6によりコバール製の
I/Oピン7を、窒素ガス雰囲気中780℃で接合す
る。これにより、図3に示した断面構造の接合体が作成
される。本実施例のコバールピン7の45°方向の引っ
張り強度(プル強度)は4.3(kg/mm2 )、耐熱
温度は750℃であり、これらはいずれも十分な値であ
る。 (実施例8)実施例7と同様に、半導体実装用基板1で
あるAg配線厚膜多層基板にTi/Mo薄膜層2、3を
スパッタリング処理で形成した後、Ni薄膜層5を0.
1μmの膜厚で無電界メッキにより形成する。これによ
り、図2に示した断面構造の接合パッドが形成される。
【0039】次に、この接合パッドの最上層のNi薄膜
層5上にAg−Cu系共晶ろう材によりコバールピン7
を窒素ガス雰囲気中780℃で接合する。この接合の結
果、薄膜層の構造は下から順にTi/Mo/Ni3Mo
となっていることがSEM−EDX及びXRD分析から
明らかとなった。従って、図4に示す如き断面構造の接
合体が作成されている。本実施例のコバールピン7の4
5°方向の引っ張り強度(プル強度)は4.2(kg/
mm2 )、耐熱温度は750℃であり、これらはいずれ
も十分な値である。
【0040】次に、従来の構造の接合パッド及び接合体
の各例を比較例として以下説明する。 (比較例1)Cuを内部配線とし、ホウケイ酸ガラスと
アルミナとからなる多層配線ガラスセラミック基板(図
6の10)上に、Cr及びPdからそれぞれなる薄膜
(図6の11及び12)をスパッタリングにより形成し
て図6に示した断面構造の接合パッドを作成する。
【0041】続いて、この接合パッド上にAu−Sn系
共晶ろう材により300℃でコバール製のI/Oピンを
接合して接合体を作成する。この接合体のコバールピン
7の45°方向の引っ張り強度(プル強度)は0.6
(kg/mm2 )、耐熱温度は250℃であり、使用可
能なプル強度は示すが、本発明の各実施例よりも小さな
プル強度である。また、この比較例はコストが高いこ
と、及び後工程の温度が280℃以下に制限されるとい
う問題がある。 (比較例2)Agを内部配線とする多層配線ガラスセラ
ミック基板にCr及びPdからそれぞれなる薄膜(図6
の11及び12)をスパッタリングにより形成して図6
に示した断面構造の接合パッドを作成する。
【0042】続いて、この接合パッド上にAu−Sn系
共晶ろう材により320℃でコバール製のI/Oピンを
接合して接合体を作成する。この接合体のコバールピン
7の45°方向の引っ張り強度(プル強度)は0.7
(kg/mm2 )、耐熱温度は250℃であった。この
比較例2は比較例1と同様に、コストが高いこと、及び
後工程の温度が280℃以下に制限されるという問題が
ある。 (比較例3)Cuを内部配線とする多層配線ガラスセラ
ミック基板にCu厚膜メタライズを後焼き付けにより形
成した後、Ni薄膜層を無電界メッキにより形成するこ
とにより、図7に示した接合体中の接合パッドが作成さ
れる。
【0043】更に、この多層配線ガラスセラミック基板
10上のCu/Niからなる薄膜にAg−Cu系共晶ろ
う材6によりコバールピン7を780℃で接合すること
により、図7に示した断面構造の接合体が作成される。
この接合体のコバールピン7の45°方向の引っ張り強
度(プル強度)は0.3(kg/mm2 )、耐熱温度は
250℃であった。この比較例3はCu厚膜メタライ
ズ、Ni薄膜層及びAg−Cu系共晶ろう材が拡散し、
接合強度は極めて小さいという問題がある。 (比較例4)Agを内部配線とする多層配線ガラスセラ
ミック基板にAg−Pd厚膜メタライズを後焼き付けに
より形成した後、Ni薄膜層を無電界メッキにより形成
することにより、接合パッドが作成される。
【0044】続いて、この接合パッド上にAg−Cu系
共晶ろう材によりコバール製のI/Oピンを接合して接
合体を作成する。この接合体のコバールピン7の45°
方向の引っ張り強度(プル強度)は0.2(kg/mm
2 )、耐熱温度は250℃であった。この比較例4の接
合強度は極めて小さく、コバールピン接合時にAg−P
d厚膜メタライズ部の剥れが生じてしまった。
【0045】以上の実施例1〜実施例8及び比較例1〜
比較例4の基板の種類、配線、薄膜走光性、ろう材、対
温度及び45°方向のプル強度をそれぞれまとめると、
表1のようになる。
【0046】
【表1】 この表1から分かるように、本実施例では原価の高いA
u−Sn系合金を使用せずに大なるプル強度が得られる
ため、低コスト化を実現できる。
【0047】なお、本発明は以上の実施例に限定される
ものではなく、例えば接合パッドの構造は、図5に示す
ように、図2の接合パッドのNi薄膜層5に代えてNi
3Mo薄膜層9を形成した構成でもよい。
【0048】また、本発明はその他種々の変形例が考え
られるものである。例えば、半導体実装基板1としては
ガラスセラミック基板あるいは厚膜多層基板が好適に用
いられるが、その組成は限定されるものではなく、広範
な材料について適用可能である。また、Ti、Cr及び
Zrのいずれか一の薄膜層2及びMo薄膜層3の形成方
法は、スパッタリングに限定されるものではなく、蒸
着、無電界メッキ、電界メッキなどを適用してもよく、
またNi薄膜層5の形成方法も無電界メッキに限定され
るものではなく、スパッタリング、蒸着、電界メッキな
どを適宜選択できる。
【0049】また、NiMo薄膜層4の形成方法につ
いてもMo薄膜層3上へNi薄膜を形成した後の熱処理
や反応性蒸着等に限定されるものではない。また、T
i、Cr及びZrのいずれか一つの薄膜層2の膜厚は
0.01μm〜0.3μm、Mo薄膜層3の膜厚は0.
1μm〜2.0μm、Ni Mo薄膜層4の膜厚は
0.05μm〜1.5μmが望ましいが、これらに限定
されるものではない。
【0050】また、図3及び図4では、それぞれ図1あ
るいは図2の接合パッドにコバール製のI/Oピン7を
接合した例を示したが、接合されるものの材質、及び形
状はこれに限定されるものではなく、他の形状の合金や
金属などでもよい。更に、ろう材は実施例のような70
0℃以上の融点を持つAg−Cu系共晶合金が好適では
あるが、Au−Si系合金、Au−Ge系合金、Au−
Cu系合金、Al−Si系合金、Cu−Zn系合金、N
i−Cr系合金、Mg−Al系合金などでもよく、要は
ガラスセラミック基板が軟化しない程度の温度(100
0℃程度以下)の融点を持つ合金であればよい。また、
更に、接合後素子パッド及び接合された合金や金属にN
i/Au等のメッキを施すことは、後工程での接合性や
防食性の点から有効である。
【0051】
【発明の効果】以上説明したように、本発明の接合パッ
ド及び接合体によれば、低温焼結の基板上にTi、Cr
及びZrのうち少なくとも一の元素からなる第1の薄膜
層、Moからなる第2の薄膜層及びNiMoからなる
第3の薄膜層が順次に積層された薄膜層あるいは更にN
iからなる第4の薄膜層を介して金属又は合金の部品を
ろう材により接合することにより、高い耐熱性を持つ基
板上に、原価の高いAu−Sn系合金を使用しなくとも
高強度で部品を接合することができ、よって、ガラスセ
ラミック基板をはじめとした低温焼結基板と金属あるい
は合金との接合体を低コストにより高強度のものを得る
ことができる。
【0052】また、本発明によれば、Ag−Cu系共晶
ろう材等の高温での接合が可能となるため、後工程の温
度の自由度を増すことができる。
【0053】更に、本発明によれば、NiMoからな
る第3の薄膜層を設けて、針状の晶癖を有し高強度であ
ることのみならず、格子滑りや変形により応力を緩和す
るようにしているため、Moをろう材のバリアとして用
いたときに生じる基板破壊を防止することができる。以
上より、本発明は絶縁基板、多層配線基板及び半導体パ
ッケージ等のLSIを実装する半導体装置の接合パッド
及び接合体として有用である。
【図面の簡単な説明】
【図1】本発明接合パッドの第1実施例の構造断面図で
ある。
【図2】本発明接合パッドの第2実施例の構造断面図で
ある。
【図3】本発明接合体の第1実施例の構造断面図であ
る。
【図4】本発明接合体の第2実施例の構造断面図であ
る。
【図5】本発明接合パッドの第3実施例の構造断面図で
ある
【図6】従来の接合パッドの一例の断面図である。
【図7】従来の接合体の一例の断面図である。
【図8】従来の接合体の他の例の断面図である。
【符号の説明】
1 半導体実装用基板 2 Ti、Cr及びZrのうちいずれか一の薄膜層 3 Mo薄膜層 4、8、9 NiMo薄膜層 5 Ni薄膜層 6 Ag−Cu系共晶ろう材 7 コバール製のI/Oピン(コバールピン)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体が実装される低温焼結可能な半導
    体実装用基板と、 該基板上に形成される活性金属からなる第1の薄膜層
    と、 該第1の薄膜層上に形成されたMoからなる第2の薄膜
    層と、 該第2の薄膜層の上方に形成された最上層のNi薄膜層
    とを少なくとも有することを特徴とする半導体実装基板
    用素子接合パッド。
  2. 【請求項2】 前記第2の薄膜層とNi薄膜層との間に
    NiMo層が形成されていることを特徴とする請求項
    1記載の半導体実装基板用素子接合パッド。
  3. 【請求項3】 前記最上層のNi薄膜層に代えてNi
    Mo層が形成されていることを特徴とする請求項1記載
    の半導体実装基板用素子接合パッド。
  4. 【請求項4】 前記活性金属はTi、Cr及びZrのう
    ち少なくとも一の元素であることを特徴とする請求項1
    乃至3のうちいずれか一項記載の半導体実装基板用素子
    接合パッド。
  5. 【請求項5】 半導体が実装される低温焼結可能な半導
    体実装用基板と、 該基板上に形成される活性金属からなる第1の薄膜層
    と、 該第1の薄膜層上に形成されたMoからなる第2の薄膜
    層と、 該第2の薄膜層上に形成されたNiMoからなる第3
    の薄膜層と、 該第3の薄膜層上にろう材により接合された金属又は合
    金とを有することを特徴とする接合体。
  6. 【請求項6】 前記活性金属はTi、Cr及びZrのう
    ち少なくとも一の元素であり、前記第3の薄膜層と前記
    金属又は合金との間にNiからなる第4の薄膜層を有す
    ることを特徴とする請求項5記載の接合体。
JP6251979A 1994-10-18 1994-10-18 半導体実装基板用素子接合パッド及び接合体 Expired - Lifetime JP2571026B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6251979A JP2571026B2 (ja) 1994-10-18 1994-10-18 半導体実装基板用素子接合パッド及び接合体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6251979A JP2571026B2 (ja) 1994-10-18 1994-10-18 半導体実装基板用素子接合パッド及び接合体

Publications (2)

Publication Number Publication Date
JPH08115999A JPH08115999A (ja) 1996-05-07
JP2571026B2 true JP2571026B2 (ja) 1997-01-16

Family

ID=17230854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6251979A Expired - Lifetime JP2571026B2 (ja) 1994-10-18 1994-10-18 半導体実装基板用素子接合パッド及び接合体

Country Status (1)

Country Link
JP (1) JP2571026B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233952B1 (ko) 2008-05-16 2013-02-15 니혼도꾸슈도교 가부시키가이샤 세라믹 기판, 기능성 세라믹 기판, 프로브 카드 및 세라믹 기판의 제조 방법

Also Published As

Publication number Publication date
JPH08115999A (ja) 1996-05-07

Similar Documents

Publication Publication Date Title
US4835593A (en) Multilayer thin film metallurgy for pin brazing
JPH06283622A (ja) 多層相互接続金属構造体およびその形成方法
JPH06125026A (ja) 端子構造とこれを用いた入出力端子部材及び配線基板
JPH05218229A (ja) セラミック回路基板
JP2005032834A (ja) 半導体チップと基板との接合方法
JP3092603B2 (ja) 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体
JP2606115B2 (ja) 半導体実装基板用素子接合パッド
JPH0794633A (ja) 金属部材を接合したセラミック基板
JP2571026B2 (ja) 半導体実装基板用素子接合パッド及び接合体
JPH08102570A (ja) セラミックス回路基板
US5532031A (en) I/O pad adhesion layer for a ceramic substrate
JP2762007B2 (ja) 金属薄膜積層セラミックス基板
JPS61121489A (ja) 基板製造用Cu配線シ−ト
JP7400109B2 (ja) 金属-セラミック基板を生産する方法及びそのような方法によって生産された金属-セラミック基板
WO2024090143A1 (ja) 装置、電気装置および基板
JPH0786444A (ja) 半導体用複合放熱基板の製造方法
JP2565143B2 (ja) 半導体実装基板用素子接合構造およびその製造方法
JP2000349098A (ja) セラミック基板と半導体素子の接合体及びその製造方法
JPH04300259A (ja) 接合部材及び接合方法
JP2607699Y2 (ja) 半導体装置用軽量基板
JPS6370545A (ja) 半導体パツケ−ジ
JPS62182172A (ja) セラミツクスと金属との接合方法
JPH09270479A (ja) セラミック配線基板
JPH0760882B2 (ja) ろう付け方法
JPH07108825B2 (ja) 窒化アルミニウム基板のメタライズ構造及び窒化アルミニウム基板と金属板の接合構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101024

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 17

EXPY Cancellation because of completion of term