JPS59114846A - 半導体塔載用セラミツクパツケ−ジ - Google Patents
半導体塔載用セラミツクパツケ−ジInfo
- Publication number
- JPS59114846A JPS59114846A JP22549382A JP22549382A JPS59114846A JP S59114846 A JPS59114846 A JP S59114846A JP 22549382 A JP22549382 A JP 22549382A JP 22549382 A JP22549382 A JP 22549382A JP S59114846 A JPS59114846 A JP S59114846A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- plating
- mounting
- chip
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明に、耐経性、チップのマウント性の向上を図っ
た半導体塔載用セラミックパッケージに関する。
た半導体塔載用セラミックパッケージに関する。
例えば８１半導体集積回路を塔載するセラミックパッケ
ージに、部品の笑装あるいはシーリングが必要なため、
絶縁基体であるセラミック基板上にメタライズパターン
が設けられている。従来のメタライズパターンは一般に
、第１図の断面図に示すように、アルミナ等のセラミッ
ク板（１）の上に、高融点金属である例えばタングヌテ
ンでメタライズしたＷメタライズ部（２）を有し、その
上に例えば電解メッキ゛で形成したＮ１メッキ層（３）
を有し、δらにその上に例えば電解メッキで形成したＡ
ｕメッキ層（４）を有している。
ージに、部品の笑装あるいはシーリングが必要なため、
絶縁基体であるセラミック基板上にメタライズパターン
が設けられている。従来のメタライズパターンは一般に
、第１図の断面図に示すように、アルミナ等のセラミッ
ク板（１）の上に、高融点金属である例えばタングヌテ
ンでメタライズしたＷメタライズ部（２）を有し、その
上に例えば電解メッキ゛で形成したＮ１メッキ層（３）
を有し、δらにその上に例えば電解メッキで形成したＡ
ｕメッキ層（４）を有している。
さて、例えばセラミックパッケージへのＳｉ半導体チッ
プの搭載に当ってｌｄ、ＳｉチップとＡｕメッキ層との
間にＡｕ−８１−共晶合金（以下Ａｕ−８１）”リホー
ムという）を介在させ、４５０鵞程度に加熱してチッソ
”をＡｕメッキ層に融着δせるのであるが、このときメ
タライズパターンのＡｕメッキＮＶＣ変色がるると、Ａ
ｕメッキ層とチップとの融着が不完全な状態となってマ
ウント性の劣化が生じることは良く知られている。この
Ａｕメッキ層の変色？防ぐために従来に、Ａｕメッキ層
を厚くして表面まで変色しないようにする方法が行われ
ているが、この方法に高価なＡｕの使用量の増加につな
がシ、製造コストの高騰が避けられないという問題がめ
った。また従来に、チップのマウント性を向上させるた
めに、Ｎａ雰囲気中で予めＡｕ−３ｉプリホームを介在
させておき、これにチップをマウントさせる方法が行わ
れているが、Ｎコ雰囲気中でのＡｕ−３ｉブリホームの
費用が嵩むため、プリホームなしで空気雰囲気中でのマ
ウントを行うべく対策が進められている。この場合、加
熱条件に４５０℃から５００℃を必要とし、反面耐熱性
としては極めて苛酷な条件となる。しかしこれに対して
も上記と同様にＡｕメッキの厚式ヲ増す以外に方法がな
いため、上記と同様にコツトが嵩むという問題もあった
。
プの搭載に当ってｌｄ、ＳｉチップとＡｕメッキ層との
間にＡｕ−８１−共晶合金（以下Ａｕ−８１）”リホー
ムという）を介在させ、４５０鵞程度に加熱してチッソ
”をＡｕメッキ層に融着δせるのであるが、このときメ
タライズパターンのＡｕメッキＮＶＣ変色がるると、Ａ
ｕメッキ層とチップとの融着が不完全な状態となってマ
ウント性の劣化が生じることは良く知られている。この
Ａｕメッキ層の変色？防ぐために従来に、Ａｕメッキ層
を厚くして表面まで変色しないようにする方法が行われ
ているが、この方法に高価なＡｕの使用量の増加につな
がシ、製造コストの高騰が避けられないという問題がめ
った。また従来に、チップのマウント性を向上させるた
めに、Ｎａ雰囲気中で予めＡｕ−３ｉプリホームを介在
させておき、これにチップをマウントさせる方法が行わ
れているが、Ｎコ雰囲気中でのＡｕ−３ｉブリホームの
費用が嵩むため、プリホームなしで空気雰囲気中でのマ
ウントを行うべく対策が進められている。この場合、加
熱条件に４５０℃から５００℃を必要とし、反面耐熱性
としては極めて苛酷な条件となる。しかしこれに対して
も上記と同様にＡｕメッキの厚式ヲ増す以外に方法がな
いため、上記と同様にコツトが嵩むという問題もあった
。
本発明に、上記間覇ヲ解決してメタライズパターンのＡ
ｕメッキにおけるＡｕ使用量の低減を図り、しかも耐熱
性、チップ”のマウント性にすぐれた半導体搭載用セラ
ミックパッケージを得ることを目的とする。
ｕメッキにおけるＡｕ使用量の低減を図り、しかも耐熱
性、チップ”のマウント性にすぐれた半導体搭載用セラ
ミックパッケージを得ることを目的とする。
本発明者らは、この目的達成のため鋭意実験研究を重ね
た。まず最初に前記Ａｕメッキ層の熱処理時の変色につ
いて研究した結果、次の事実を知見した。
た。まず最初に前記Ａｕメッキ層の熱処理時の変色につ
いて研究した結果、次の事実を知見した。
すなわち第１図に示した従来のメタライズパターンを５
００℃で３分間加熱し、■ＭＭＡ法（、イオンマイクロ
マヌアナライザー）による分析で前記加熱前後のＡｕメ
ッキ層の各種金属、酸素等の元素質量分析を行った。そ
の結果、Ｎｉについては加熱前にＮ１分に極めて少ない
が、加熱後ぽＮ１のピークが極めて高くなシＮ１分の大
巾な増加が認められ、また加熱１０にに全くなかった酸
素が加熱後に表面からＡｕメッキ層内の２０ＯＡの深さ
まで浸入しているという事実が認められた。
００℃で３分間加熱し、■ＭＭＡ法（、イオンマイクロ
マヌアナライザー）による分析で前記加熱前後のＡｕメ
ッキ層の各種金属、酸素等の元素質量分析を行った。そ
の結果、Ｎｉについては加熱前にＮ１分に極めて少ない
が、加熱後ぽＮ１のピークが極めて高くなシＮ１分の大
巾な増加が認められ、また加熱１０にに全くなかった酸
素が加熱後に表面からＡｕメッキ層内の２０ＯＡの深さ
まで浸入しているという事実が認められた。
従ってＡｕメッキ層の変色に、まず下地のＮｊ−が熱処
理によＩ） Ａｕメッキ層中に拡散し、大気中から浸入
した酸素と結合しＮｉオキサイドを形成したことによる
ものと判断された。この事実をさらに模式図に基いて説
明すると次のようになる。
理によＩ） Ａｕメッキ層中に拡散し、大気中から浸入
した酸素と結合しＮｉオキサイドを形成したことによる
ものと判断された。この事実をさらに模式図に基いて説
明すると次のようになる。
すなわち、メタライズパターンの実装段階における熱処
理の過程でに、模式図の第２図（（イ）−（ロ）−（／
→に示すような経過ケたどシ、（イ）のＮｉメッキ層（
３）中のＮ１（×印で示す）の一部が（ロ）に示す如く
Ａｕメッキ層（４）中に拡散するとともに、このＮ１の
一部が大気中からＡｕメッキ層内に浸入した酸素と結合
してＮ１オキサイド（■で示す）を生成し、（ハ）に示
す如（Ａｕメッキ層（４）の表面近くで蓄積してＮｊ−
オキサイド（■）皮膜を形成してＡｕメッキ層が変色す
る。
理の過程でに、模式図の第２図（（イ）−（ロ）−（／
→に示すような経過ケたどシ、（イ）のＮｉメッキ層（
３）中のＮ１（×印で示す）の一部が（ロ）に示す如く
Ａｕメッキ層（４）中に拡散するとともに、このＮ１の
一部が大気中からＡｕメッキ層内に浸入した酸素と結合
してＮ１オキサイド（■で示す）を生成し、（ハ）に示
す如（Ａｕメッキ層（４）の表面近くで蓄積してＮｊ−
オキサイド（■）皮膜を形成してＡｕメッキ層が変色す
る。
そして、この変色したＡｕメッキ層（４）の上に８１チ
ツフ”（５）を塔載して熱処理によシ融着せしめた場合
、前記Ｎ１オキサイド皮膜の存在のため第２図（ハ）に
示す如く、Ａｕ−３ｉ共晶（６）がチップ”（５）とＡ
ｕメッキ層（４）との間全体に亘って連続して生成せず
に部分的な生成に留まるので濡れ性が不十分となシ、こ
れが原因となってチップ゛のマウント不良が生じる。
ツフ”（５）を塔載して熱処理によシ融着せしめた場合
、前記Ｎ１オキサイド皮膜の存在のため第２図（ハ）に
示す如く、Ａｕ−３ｉ共晶（６）がチップ”（５）とＡ
ｕメッキ層（４）との間全体に亘って連続して生成せず
に部分的な生成に留まるので濡れ性が不十分となシ、こ
れが原因となってチップ゛のマウント不良が生じる。
Ａｕメッキ層の変色が上述のような原因で発生すること
が判明したので、この変色を防止するために（４Ｎｉメ
ッキ層中のＮｉのＡｕメッキ層への拡散を抑制すればよ
いこととなる。このために［Ｎｉメッキ層の耐熱性を向
上させて熱処理に際してＮ１メッキ層からＮ１が安易に
離脱でせないようにしてＮ１の安定化を図ることが必要
との観点からδらに実験研究を重ねた。
が判明したので、この変色を防止するために（４Ｎｉメ
ッキ層中のＮｉのＡｕメッキ層への拡散を抑制すればよ
いこととなる。このために［Ｎｉメッキ層の耐熱性を向
上させて熱処理に際してＮ１メッキ層からＮ１が安易に
離脱でせないようにしてＮ１の安定化を図ることが必要
との観点からδらに実験研究を重ねた。
Ｎ１メッキ層の耐熱性を向上させて変色を防止するため
にまず第一に考えられる方法に、Ｎｉメッキの電流密度
を高めることによるメッキの析出方位の改良と層厚の増
加等電析条件の調整を行う方法である。そこで各種のメ
タライズパターンを用いて、電析条件を種々に変えてＡ
ｕメッキ層の変色の有無を調査した。その結果、表面の
平滑な金属板モニター上にＮ１メツキｊ■があるときに
、メッキ電流密度を高めることによυ結晶の方位がＮｉ
が拡散し難い方位に変シ変色防止に効果がめった。
にまず第一に考えられる方法に、Ｎｉメッキの電流密度
を高めることによるメッキの析出方位の改良と層厚の増
加等電析条件の調整を行う方法である。そこで各種のメ
タライズパターンを用いて、電析条件を種々に変えてＡ
ｕメッキ層の変色の有無を調査した。その結果、表面の
平滑な金属板モニター上にＮ１メツキｊ■があるときに
、メッキ電流密度を高めることによυ結晶の方位がＮｉ
が拡散し難い方位に変シ変色防止に効果がめった。
これに対し、Ｗメタライズ基板上にＮ１メッキ層がある
ときには、下地のＷメタライズ基板表面に凹凸が多いた
めメッキが不均一の厚さに析出し、方位の不揃いやメッ
キの薄い個所が生じてそこからＮ１の拡散が容易に起る
ので、メッキ電流密度を高めてもその影響が見られず、
Ｎｉメッキの電析条件の調整による変色防止対策は効果
なしと判断した。
ときには、下地のＷメタライズ基板表面に凹凸が多いた
めメッキが不均一の厚さに析出し、方位の不揃いやメッ
キの薄い個所が生じてそこからＮ１の拡散が容易に起る
ので、メッキ電流密度を高めてもその影響が見られず、
Ｎｉメッキの電析条件の調整による変色防止対策は効果
なしと判断した。
そこで次に、熱処理によるＮ１メッキ層内の結晶の再配
列による方法で変色防止が可能かどうかを研究した。
列による方法で変色防止が可能かどうかを研究した。
すなわち、メッキ電流密度を２ヤｒ２．１０ Ａ／ｄｍ
’の２種類に分けてそれぞれ電解によ５ｗメタフイズ基
板上にＮ１メッキ層を形成したＡ−Ｊの１０個のＮ１メ
ッキ層について、加熱条件を０℃、７００℃、９００℃
、１１００℃、１３００℃の５段階に分けて熱処理を施
し、その上にそれぞれ厚さ１．８μのＡｕメッキ層を電
解によシ形成して供試材とした。前記各供試材を５００
℃、１０分間の熱処理条件で加熱してＡｕメッキ層の変
色を調査するとともにチップのマウーント性を評価した
。結果を第１表に示す。
’の２種類に分けてそれぞれ電解によ５ｗメタフイズ基
板上にＮ１メッキ層を形成したＡ−Ｊの１０個のＮ１メ
ッキ層について、加熱条件を０℃、７００℃、９００℃
、１１００℃、１３００℃の５段階に分けて熱処理を施
し、その上にそれぞれ厚さ１．８μのＡｕメッキ層を電
解によシ形成して供試材とした。前記各供試材を５００
℃、１０分間の熱処理条件で加熱してＡｕメッキ層の変
色を調査するとともにチップのマウーント性を評価した
。結果を第１表に示す。
第 １ 表
第り表の評価の◎印は全く変色なし、○印ｒｒ、僅かに
変色あるもマウント性良好、Ｘ印は変色多くマウント性
不良を示す。
変色あるもマウント性良好、Ｘ印は変色多くマウント性
不良を示す。
第１表に見る通９９００℃以上で熱処理することによシ
メツキ電流密度の大小に鉤らず変色に抑制されてマウン
ト性良好なメタライズパターンが得られるという事実が
判明した。
メツキ電流密度の大小に鉤らず変色に抑制されてマウン
ト性良好なメタライズパターンが得られるという事実が
判明した。
上記事実ば、さらに下記■■の笑験によシ、熱処理によ
シＮ１メッキ層内で結晶の再配列が行われて表面の平滑
化が起り、Ｎｊ−の拡散ポテンシャルが低下し、結果と
してＮ１のＡｕメッキ層中への拡散が抑制されるもので
あるとの裏付けが得られた。
シＮ１メッキ層内で結晶の再配列が行われて表面の平滑
化が起り、Ｎｊ−の拡散ポテンシャルが低下し、結果と
してＮ１のＡｕメッキ層中への拡散が抑制されるもので
あるとの裏付けが得られた。
■ 上記の供試料（Ｊ）の熱処理前と後の表面のＸ線回
折を行って、各結晶面毎におけるＮｉ、、Ｗの濃度を分
析した。その結果（１，１，１）面をにじめとして各格
子面のピークが全体的に強くあられれていることが分っ
た。これに熱処理によフＮ１メッキ層内部で再結晶が起
９内部歪が緩和されるとともに、最密である（１．１．
１）面へのＮｊ−の配向性が強まシ、表面の平滑性が進
み、Ｎ１のＡｕメッキ層中への拡散が抑えられ、結果と
して耐熱性が向上して変色が抑制されるものと考察され
る。
折を行って、各結晶面毎におけるＮｉ、、Ｗの濃度を分
析した。その結果（１，１，１）面をにじめとして各格
子面のピークが全体的に強くあられれていることが分っ
た。これに熱処理によフＮ１メッキ層内部で再結晶が起
９内部歪が緩和されるとともに、最密である（１．１．
１）面へのＮｊ−の配向性が強まシ、表面の平滑性が進
み、Ｎ１のＡｕメッキ層中への拡散が抑えられ、結果と
して耐熱性が向上して変色が抑制されるものと考察され
る。
■ 上記と同様の供試材σ）を用いて、熱処理前と後の
硬度を、ヌーフ゛硬度測定方法により測定した。
硬度を、ヌーフ゛硬度測定方法により測定した。
結果を第２表に示す。
第 ２ 表
第２表に見る通り、熱処理を施したＮ１メツキＮは熱処
理前のものに比較して硬度が低下することが認められた
。これは熱処理前のものは一般に金属内部に内部歪が大
きく不安定な状態となっているが、所定温度以上で熱処
理を施すことにより金属内部に再結晶が起シ内部歪が緩
和されるものと思考される。
理前のものに比較して硬度が低下することが認められた
。これは熱処理前のものは一般に金属内部に内部歪が大
きく不安定な状態となっているが、所定温度以上で熱処
理を施すことにより金属内部に再結晶が起シ内部歪が緩
和されるものと思考される。
このように第１表に示した実験と■■の笑験結果により
Ａｕメッキ層直下のＮｊ−メッキ層を９００℃以上の温
度で熱処理することによＩ） Ａｕメッキ層の変色を抑
制することができるという事実を知見したのである。
Ａｕメッキ層直下のＮｊ−メッキ層を９００℃以上の温
度で熱処理することによＩ） Ａｕメッキ層の変色を抑
制することができるという事実を知見したのである。
本発明は上記知見に基いてなされたものでろって、その
要旨とするところに、半導体塔載用セラミックパッケー
ジのメタライズパターンにおいて、最上層にＡｕメッキ
層を有し、その直下層に還元性雰囲気中で９００℃から
１４００℃までの温度範囲で熱処理したＮｉメッキ層を
有することを特徴とする半導体塔載用セラミックパッケ
ージにある。
要旨とするところに、半導体塔載用セラミックパッケー
ジのメタライズパターンにおいて、最上層にＡｕメッキ
層を有し、その直下層に還元性雰囲気中で９００℃から
１４００℃までの温度範囲で熱処理したＮｉメッキ層を
有することを特徴とする半導体塔載用セラミックパッケ
ージにある。
第３図は本発明のセラミックパッケージの一例を模式的
に示した斜視図である。
に示した斜視図である。
図において、（１）Ｕ絶縁基体のセラミック板、（７）
ニ半導体を塔載するマウンテインダメタライズパターン
である。なお（８）ニボンデインダメタライズパターン
、（９）Ｈソルダーメタライズパターン、αＯはシーリ
ニ／グメタライヌ゛パターンでるる。
ニ半導体を塔載するマウンテインダメタライズパターン
である。なお（８）ニボンデインダメタライズパターン
、（９）Ｈソルダーメタライズパターン、αＯはシーリ
ニ／グメタライヌ゛パターンでるる。
上記各メタライズパターンの金属構成は第１図と同様で
６．Ｄ、例えば第１図図示の如く、絶Ｒ基体のセラミッ
ク板（１）の上にＷメタライズ部（２〕が重ねられ、そ
の上にＮ１メッキ層（３）を重ね、これを還元性雰囲気
中で熱処理し、さらにその上にＡｕメッキ層（４）を重
ねて構成てれている。
６．Ｄ、例えば第１図図示の如く、絶Ｒ基体のセラミッ
ク板（１）の上にＷメタライズ部（２〕が重ねられ、そ
の上にＮ１メッキ層（３）を重ね、これを還元性雰囲気
中で熱処理し、さらにその上にＡｕメッキ層（４）を重
ねて構成てれている。
本発明のセラミックパッケージの製造方法の一例を示せ
ば次の通シである。
ば次の通シである。
セフミツ／’板（１）上に、Ｗ粉と有機物をべ一７ｉ／
ｌ１ｍしたベーヌトをヌクリーン印刷法にょυ印刷し、
その後還元性雰囲気中１６００ ’Ｃ〜１７００’Ｃの
温度範囲で焼結させてＷメタライズ部（２）を形成させ
アルミナ回路基板を得る。その上に電解によりメッキ電
流密度１−５ Ａ／（ｉＪＩ＋２で１〜１０ ＩＬＲ−
）Ｎｉメッキ層（３）を形成し、その後還元性雰囲気中
９００℃〜１４００℃の温度範囲で熱処理する。ついで
その上に電解にょシメッキ電流密度０．１〜ｏ、” ”
／’ＣＬｍ’テ１．５〜２．５μ厚ノＡｕメツノＡｕメ
ッキ層させるのである。
ｌ１ｍしたベーヌトをヌクリーン印刷法にょυ印刷し、
その後還元性雰囲気中１６００ ’Ｃ〜１７００’Ｃの
温度範囲で焼結させてＷメタライズ部（２）を形成させ
アルミナ回路基板を得る。その上に電解によりメッキ電
流密度１−５ Ａ／（ｉＪＩ＋２で１〜１０ ＩＬＲ−
）Ｎｉメッキ層（３）を形成し、その後還元性雰囲気中
９００℃〜１４００℃の温度範囲で熱処理する。ついで
その上に電解にょシメッキ電流密度０．１〜ｏ、” ”
／’ＣＬｍ’テ１．５〜２．５μ厚ノＡｕメツノＡｕメ
ッキ層させるのである。
セラミックパッケージ上への半導体チップの塔載に当っ
てに、上述の如＜４５０℃程度に刀口熱してチップＡｕ
とメ・ツ、キ脂間にＡｕ−５ｉプリホームヲ介在芒せて
融着芒せるのでめるが、本発明のセフミックパッケージ
を用いた場合に、耐熱性にすぐれたメタライズパターン
を有しているため、第４図の模式的断面図に示す如く、
チップ“（５）とＡｕメッキ層（４）との間に全面に亘
って隙ｍＪな（Ａｕ−８ｉ共晶（６）が生成てれ、かつ
、図示の如く十分なメニヌヵスも得られるので、マウン
ト性、キャッフ′シール性および半田濡れ性の向上に効
果がある。また本発明のセラミックパッケージを用いた
場合に、従来の如きＮ、２ｉ囲気中でのＡｕ−８ｉブＶ
ホームも要せず、空気中ブリホームｌしでの塔載も十分
可能である。
てに、上述の如＜４５０℃程度に刀口熱してチップＡｕ
とメ・ツ、キ脂間にＡｕ−５ｉプリホームヲ介在芒せて
融着芒せるのでめるが、本発明のセフミックパッケージ
を用いた場合に、耐熱性にすぐれたメタライズパターン
を有しているため、第４図の模式的断面図に示す如く、
チップ“（５）とＡｕメッキ層（４）との間に全面に亘
って隙ｍＪな（Ａｕ−８ｉ共晶（６）が生成てれ、かつ
、図示の如く十分なメニヌヵスも得られるので、マウン
ト性、キャッフ′シール性および半田濡れ性の向上に効
果がある。また本発明のセラミックパッケージを用いた
場合に、従来の如きＮ、２ｉ囲気中でのＡｕ−８ｉブＶ
ホームも要せず、空気中ブリホームｌしでの塔載も十分
可能である。
次に本発明において、Ｎ１メッキ層の熱処理温度を上記
の如く限定した塩出を説明する。
の如く限定した塩出を説明する。
９００℃未満でぼ、チップ”のマウンＩ［ＬＷにおいて
メタライズパターンのＡｕメッキ層の変色が顕著となシ
マラントが不完全となるからでるる。ま；Ｔｈｌ ４５
０ ”Ｃ”ｋＭ工；４トＮ１ｙｔ ッ’ｅ＃ｆ、Ｅ溶融
し。
メタライズパターンのＡｕメッキ層の変色が顕著となシ
マラントが不完全となるからでるる。ま；Ｔｈｌ ４５
０ ”Ｃ”ｋＭ工；４トＮ１ｙｔ ッ’ｅ＃ｆ、Ｅ溶融
し。
しまうので１４０（ｌを上限とした。
次に実施例を掲げて本発明の詳細な説明する。
実施例１
定法に従って製造てれたＷ粉末と有機物をベースとシタ
ベーヌトを、９４Ｘアルミナのセフミック基板上にヌク
リーン印刷によって酒〕刷し、還元性雰囲気中１６００
℃〜１７００℃で焼結でせてＷメタライズ部を形成した
アルミナ回路基板を得た。
ベーヌトを、９４Ｘアルミナのセフミック基板上にヌク
リーン印刷によって酒〕刷し、還元性雰囲気中１６００
℃〜１７００℃で焼結でせてＷメタライズ部を形成した
アルミナ回路基板を得た。
これらを市販の脱脂液中に浸漬して脱脂した後酸洗、水
洗し、次いで市販のＮ１メッキ液を用い、メッキ時のＮ
ｉ濃度５５〜６．０ ｇ、’ｚ 、 ｐＨを６，３〜６
．７、メッキ浴温度を６５°±１℃に保ちつつメッキ電
流密度１〜５Ａ／ｃ１ｍ’でＷメタライズ部の上に厚て
１−１０μのＮｉメッキを施し、次いで還元性雰囲気中
９００℃〜１４００℃で熱処理−してシンターＮｉメッ
キ層を形成し、その上にメッキ電流密Ｍ Ｏ，１−０，
５Ａ／ｄｍ’で１．５Ｐ厚のＡｕメッキを施し本発明例
の供試材とした。
洗し、次いで市販のＮ１メッキ液を用い、メッキ時のＮ
ｉ濃度５５〜６．０ ｇ、’ｚ 、 ｐＨを６，３〜６
．７、メッキ浴温度を６５°±１℃に保ちつつメッキ電
流密度１〜５Ａ／ｃ１ｍ’でＷメタライズ部の上に厚て
１−１０μのＮｉメッキを施し、次いで還元性雰囲気中
９００℃〜１４００℃で熱処理−してシンターＮｉメッ
キ層を形成し、その上にメッキ電流密Ｍ Ｏ，１−０，
５Ａ／ｄｍ’で１．５Ｐ厚のＡｕメッキを施し本発明例
の供試材とした。
捷た比較のため、上記と同様に９４％アルミナのセラミ
ック基板上にＷメタライズ部を形相し、その上に同様に
１〜１０μ厚のＮｉメッキＭを形成しこれを熱処理しな
いで百らにその上に１１Ｌ〜５μ厚のＡｕメッキ層を形
成して比較例の供試材を得た。
ック基板上にＷメタライズ部を形相し、その上に同様に
１〜１０μ厚のＮｉメッキＭを形成しこれを熱処理しな
いで百らにその上に１１Ｌ〜５μ厚のＡｕメッキ層を形
成して比較例の供試材を得た。
上記本発明例と比較例の各供試材を、ヒートブロックに
のせ、空気中で５００℃１０分間の熱処理を施してＡｕ
メッキ層の変色の状態を調査した。
のせ、空気中で５００℃１０分間の熱処理を施してＡｕ
メッキ層の変色の状態を調査した。
その結果、比較例の供試材の内Ａｕメッキ層の厚でか３
．５μ未満のものはいずれも顕著な変色を示し、変色防
止のために［Ａｕメッキ層厚を３．５μ以上とする必要
が認められた。これに対し本発明例の供試材［Ａｕメッ
キ厚が１．５Ｐでいずれも変色なしかまたは極めて催少
な変色であった。また本発明の供試材についてげマウン
ｔ４装とじてに最も苛酷な空気中で５００″Ｃでの熱処
理によるＳ１チップのマウント実装を行ったが、いずれ
も良好な濡れ性を有するとともに十分な接着強度が得ら
れて良好なマウント性が示芒れた。
．５μ未満のものはいずれも顕著な変色を示し、変色防
止のために［Ａｕメッキ層厚を３．５μ以上とする必要
が認められた。これに対し本発明例の供試材［Ａｕメッ
キ厚が１．５Ｐでいずれも変色なしかまたは極めて催少
な変色であった。また本発明の供試材についてげマウン
ｔ４装とじてに最も苛酷な空気中で５００″Ｃでの熱処
理によるＳ１チップのマウント実装を行ったが、いずれ
も良好な濡れ性を有するとともに十分な接着強度が得ら
れて良好なマウント性が示芒れた。
以上の説明の如く、本発明に係る半導体塔載用セラミッ
クパッケージは、メタライズパターン最上層のＡｕメッ
キＮ直下のＮ１メッキ層を所定温度域で還元性雰囲気中
で熱処理するという簡単な方法で耐熱性が向上し、半導
体チップの良好なマウント性、キャップシール性および
半田濡れ性が得られてＡｕ使用量の節減を可能とするの
で、半導体セラミックパッケージの品質の向上、製造コ
ヌトの低減等に顕著な効果を発揮するものである。
クパッケージは、メタライズパターン最上層のＡｕメッ
キＮ直下のＮ１メッキ層を所定温度域で還元性雰囲気中
で熱処理するという簡単な方法で耐熱性が向上し、半導
体チップの良好なマウント性、キャップシール性および
半田濡れ性が得られてＡｕ使用量の節減を可能とするの
で、半導体セラミックパッケージの品質の向上、製造コ
ヌトの低減等に顕著な効果を発揮するものである。
第１図にセラミックパッケージにおけるメタライズパタ
ーンの構成を示した断面図、第２図（イ）（→（ハ）は
メタフイズパターン実装段階における熱処理の過程を示
す模式図、第３図に本発明のセラミックパッケージの一
例を模式的に示した斜視図、第４図に本発明のメタライ
ズパターンにチップをマウントした場合に生成されるＡ
ｕ−３ｌ共晶を模式的に示した断面図でるる。 １：セラミック板、２：Ｗメタライズ部、３：Ｎｉメッ
キ／１．４：Ａｕメッキ層、５：チッソ”、６：Ａｕ−
３ｉ、 共晶、７ ；マウンテインダメタライズパター
ン。 自発手続補正書 昭和５８年３月４日 特許庁長官 若杉和夫 殿 １、事件の表示 昭和５７年特許願第２２５４９８号 ２ 発明の名称 半導体塔載用セラミックパッケージ ３、補正をする者 事件との関係 特許出願人 住 所 夏知県名古屋市緑区鳴海町字伝治山３番地名称
鳴海製陶株式会社 代表者 石 原 例 ４代理人 ５ 補正命令の日付 ６、補正の対象 願書及び明細書（全文）並びに図面 ７、補正の内容 （１）願書を別紙のとおり（「発明の名称」を訂正）補
正します。 （２）明細書全文を別紙のとおり補正します。 （３）図面第２図を別紙のきおシ補正します。 以 上 明 細 書 １、発明の名称 半導体搭載用セラミックパッケージ ２、特許請求の範囲 （１） 半導体格ａ 用セフミックパッケージのメタ
ライズパターンにおいて、最上層にＡｕメッキ層を有し
、その直下層に還元性異聞気中で９００℃から１４００
℃壕での温度範囲で熱処理したＮ１メッキ層を有するこ
とを特徴とする半導体搭載用セラミックパッケージ。 ３、発明の詳細な説明 この発明に、側熱性、チップのマウント性の向上を図っ
た半導体搭載用セラミックパッケージに関する。 例えば８１半導体集積回路を搭載するセラミックパッケ
ージに、部品の実装あるいにシーリングが必要なため、
絶縁基体であるセラミック基板上にメタライズパターン
が設けられている。従来のメタライズパターンに一般に
、第１図の断面図に示すように、アルミナ等のセラミッ
ク板（１）の上に、高融点金属である例えばタングヌテ
ンでメタライズしたＷメタフイズ部（２）を有し、その
上に例えば電解メッキで形成したＮ１メッキ層（３）ヲ
有し、さらにその上に例えば電解メッキで形成したＡｕ
メッキ層（４）を有している。 さて、例えばセラミックパッケージへのＳｉ半導体チッ
プの搭載に肖ってｉ、ｓｉチップとＡｕメッキ層との間
にＡｕ−５ｉ共晶合金（以下Ａｕ−５ｉ。 プリホームという）を介在でせ、４５０℃程度に加熱し
てチップｉ Ａｕメッキ層に融着δせるのであるが、こ
のときメタライズパターンのＡｕメッキ層に変色がるる
と、Ａｕメッキ層とチップとの融着が不完全な状態とな
ってマウント性の劣化が生じることに良く知られている
。このＡｕメッキ層の変色を防ぐために従来は、Ａｕメ
ッキＭを厚くして表面まで変色しないようにする方法が
行われているが、この方法に高価’ｆｉＡｕの使用量の
増加につながシ、製造コストの高騰が避けられないとい
う問題があった。また従来に、チップのマウント性を向
上でせるために、Ｎ、２雰囲気中で予めＡｕ−３ｉプリ
ホームを介在させておき、これにチップをマウントさせ
る方法が行われているが、Ｎコ雰囲気中でのＡｕ−３’
ｉプリホームの費用が嵩むため、フ”リホームなしで空
気雰囲気中でのマウントを行うべく対策が進められてい
る。この場合、加熱条件に４５０Ｃから５００℃を必要
とし、反面耐熱性としては極めて苛酷な条件となる。し
かしこれに対しても上記と同様Ｋ Ａｕメッキの厚さを
増す以外に方法がないため、上記と同様にコストが嵩む
という問題もあった。 本発明に、上記問題を解決してメタライズパターンのＡ
ｕメッキにおけるＡｕ使用愈の低減を図り、しかも耐熱
性、チップのマウント性にすぐれた半導体搭載用セラミ
ックパッケージを得ることを目的とする。 本発明者らに、この目的達成のため鋭意実験研究を重ね
た。まず最初に前記Ａｕメッキ層の熱処理時の変色につ
いて研究した結果、次の事実を知見した。 すなわち第１図に示した従来のメタライズパターンを５
００ ’Ｃで３分間加熱し、■ＭＭＡ法（イオンマイク
ロマヌアナライザー）による分析で前記加熱前後のＡｕ
メッキ層の各種金属、酸素等の元素質量分析を行った。 その結果、Ｎ１についてに加熱前にＮ１分に極めて少な
いが、加熱後にＮ１のピークが極めて高くなシＮ１分の
大巾な増加が認められ、また加熱前には全くなかった酸
素が加熱後に表面からＡｕメッキ層内の２００人の深δ
まで進入しているという事実が認められた。 従ってＡｕメッキ層の変色に、１ず下地のＮ１が熱処理
によＰ） Ａｕメッキ層中に拡散し、大気中から進入し
た酸素と結合しＮｉオキサイドを形成したことによるも
のと判断でれた。この事実をざらに模式図に基いて説明
すると次のようになる。 すなわち、メタライズパターンの実装段階における熱処
理の過程でに１模式図の第２図（イ）−（ロ）−（ハ）
に示すような経過をたどり、（６）のＮｉメッキ層（３
）中のＮ１（×印で示す）の一部が（ロ）に示プ”如く
ＡｕメッキＮ（４）中に拡散するとともに、このＮ１の
一部が大気中からＡｕメッキ層内に進入した酸素と結合
してＮ１オキザイド（■で示す）を生成し、（ハ）に示
す如＜ Ａｕメッキ層（４）の表面近くで蓄積してＮｊ
−オキサイド（■）皮膜を形成してＡｕメッキ層が変色
する。 そして、この変色したＡｕメッキ層（４）の上に８１チ
ツプ（５）を搭載して熱処理によ多融着せしめた場合、
前記Ｎ１オキサイド皮膜の存在のため第２図（ハ）に示
す如く、Ａｕ−８ｊ−共晶（６）カチップ（５）とＡｕ
メッキ層（４）との開傘体に亘って連続して生成せずに
部分的な生成に留するので濡れ性が不十分となフ、これ
が原因となってチップのマウント不良が生じる。 Ａ”ｔ、ｌメッキ層の変色が上述のような原因で発生す
ることが判明したので、この変色を防止するためにＨＮ
ｊ−メッキ層中のＮ１のＡｕメッキ層への拡散を抑制す
ればよいこととなる。このためにＨＮｉメッキ層の耐熱
性を向上δせて熱処理に際してＮ１メッキ層からＮ１が
安易に離脱σせないようにしてＮｉの安定化を図ること
が必要との観点からさらに実験研究を重ねた。 Ｎ１メッキ層の耐熱性を向上芒せて変色を防止するため
にまず第一に考えられる方法Ｈ１Ｎｊ−メッキの電流密
度を高めることによるメッキの析出方位の改良と層厚の
増加等電析条件の調整を行う方法である。そこで各種の
メタライズパターンを用いて、電析条件を種々に変えて
Ａｕメッキ層の変色の有無を調査した。その結果、表面
の平滑な金属板モニター上にＮ１メッキ層があるときぽ
、メッキ電流密度を高めることにより結晶の方位がＮｉ
が拡散し難い方位に変シ変色防止に効果があった。 これに対し、Ｗメタフイズ基板上にＮ１メッキ層がある
ときには、下地のＷメタライズ基板表面に凹凸が多いた
めメッキが不均一の厚さに析出し、方位の不揃いやメッ
キの薄い個所が生じてそこからＮ１の拡散が容易に起る
ので、メッキ電流密度を高めてもその影響が見られず、
Ｎ１メッキの電析条件の調整による変色防止対策に効果
なしと判断した。 そこで次に、熱処理によるＮ１メッキ層内の結晶の再配
列による方法で変色防止が可能かどうかを研究した。 すなわち、メッキ電流密度を２めｍ２．１０ Ａ／ｅ１
ｍ”の２種類に分けてそれぞれ電解にょ５ｗメタフィズ
基板上にＮ１メッキ層を形成したＡ−Ｊのｌ’ｆ１個の
Ｎ１メッキ層について、加熱条件を加熱なし、７００℃
、９００℃、１１０（１，１０００℃の５段階に分けて
熱処理を施し、その上にそれぞれ厚１１．８μのＡｕメ
ッキ層を電解によυ形成して供試材とした。前記各供試
材を５００ ”Ｃ１１ｏ分間の熱処理条件で加熱してＡ
ｕメッキ層の変色を調査するとともにチップのマウント
性を評価した。結果を第１表に示す。 第 １ 表 第１表の評価の◎印に全く変色なし、○印に僅かに変色
あるもマウント性良好、Ｘ印に変色多くマウント性不良
を示す。 第１表に見る通９９００Ｃ以上で熱処理することによシ
メッキ電流密度の大小に拘らず変色は抑制てれてマウン
ト性良好なメタライズパターンが得られるという事実が
判明した。 上記事実に、さらに下記■■の天険により、熱処理によ
υＮｉメッキ層内で結晶の再配列が行われて表面の平滑
化が起り、Ｎｊ−の拡散ポテンシャルが低下し、結果と
してＮ１のＡｕメッキ層中への拡散が抑制されるもので
るるとの裏付けが得られた。 ■ 上記の供試材（Ｊ）の熱処理前と後の表面のＸ線回
折を行って、各結晶面毎におけるＮｉ−、Ｗの濃度を分
析した。その結果（１，１，１）面をにじめとして各格
子面のピークが全体的に強くあられれていることが分っ
た。これば熱処理にょシＮ１メッキ層内部で再結晶が起
り内部歪が緩和されるとともに、最密でめる（１．１１
１）面へのＮ１の配向性が強まシ、表面の平滑性が進み
、Ｎ１のＡｕメッキ層中への拡散が抑えられ、結果とし
て耐熱性が向上して変色が抑制でれるものと考察δれる
。 ■ 上記と同様の供試材（、Ｔ）を用いて、熱処理前と
後の硬度を、ヌープ硬度測定方法により測定した。 結果を第２表に示す。 第 ２ 表 第２表に見る通り、熱処理を施したＮ１メッキ層に熱処
理前のものに比較して硬度が低下することが認められた
。これに熱処理前のものに一般に金属内部に内部歪が大
きく不安定な状態となっているが、所定温度以上で熱処
理を施すことにより金属内部に再結晶が起り内部歪が緩
和ちれるものと思考される。 このように第１表に示した天険と■■の天険結果により
Ａｕメッキ層直下のＮｉメッキ層を９００ ’Ｃ以上の
温度で熱処理することによ！ｌ Ａｕメッキ層の変色を
抑制することができるという事実を知見したのでるる。 本発明に上記知見に基いてなされたものであって、その
要旨とするところに、半導体搭載用セラミックパッケー
ジのメタライズパターンにおいて、最上層にＡｕメッキ
層を有し、その直下ＮｖＣ還元性雰囲気中で９００しか
ら１４００℃までの温度範囲で熱処理したＮ１メツキＮ
を有することを特徴とする半導体搭載用セラミックパッ
ケージにある。 第３図に本発明のセラミックパッケージの一例を模式的
に示した斜視図である。 図において、（１）に絶縁基体のセラミック板、（７）
に半導体を搭載するマウンテインダメタライズパターン
である。なお（８）にボンデインダメタライズパターン
、（９）ｆｌソルダーメタライズパターン、αＯにシー
リングメタライズパターンである。 上記各メタライズパターンの金属構成は第１図と同様で
あり、例えば第１図図示の如く、絶縁基体のセフミック
板（１）の上にＷメクラ４１部（２）が重ねられ、その
上にＮｉメッキ層（３）を重ね、これを還元性雰囲気中
で熱処理し、δらにその上にＡｕメッキ層（４）を重ね
て構成されている。 本発明のセラミックパッケージの製造方法の一例を示せ
ば次の通っである。 セラミック板（１）上に、Ｗ粉と有機物をベースにした
ベーストをヌクリーン印刷法によシ印刷し、その後還元
性雰囲気中１６００℃〜１７００℃の温度範囲で焼結式
せてＷメクラ４１部（２）を形成σせアルミナ回路基板
を得る。その上Ｖ？−電解によりメッキ電流密度１〜５
〜令ｍ２で１〜１０μ厚のＮ１メッキ層（３）を形成し
、その後還元性雰囲気中９００’Ｃ−１４００℃の温度
範囲で熱処理する。ついでその上に電解によりメッキ電
流密度０．１〜０．５Ａ々２で１．５〜２．５μ厚のＡ
ｕメッキ層（４〕ヲ形成芒せるのでるる。 セラミックパッケージ上への半導体チップの搭載に尚っ
ては、上述の如く４５０℃程度に加熱してチップ”Ａｕ
とメッキ層間にＡｕ−３ｉグリホームを介在させて融着
させるのであるが、本発明のセフミックパッケージを用
いた場合に、耐熱性にすぐれたメタライズパターンを有
しているため、第４図の模式的断面図に示す如く、チッ
プ”（５）とＡｕメッキ層（４）との間に全面に亘って
隙間な（Ａｕ−３’１共晶（６）が生成され、かつ、図
示の如く十分なメニヌカヌも得られるので、マウント性
、キャップシール性および半田濡れ性の向上に効果かめ
る。捷た本発明のセラミックパッケージを用いた場合に
、従来の如きＮａ雰囲気中でのＡｕ−３ｉフ゛リホーム
も要せず、空気中プリホームなしての搭載も十分可能で
ある。 次に本発明において、Ｎ１メッキ層の熱処理温度を上記
の如く限定した塩出を説明する。 ９００℃未満でに、チップのマウント処理においてメタ
ライズパターンのＡｕメッキ層の変色が顕著となりマウ
ントが不完全となるからでろる。 また１４５０℃を越えるとＮ１メッキ、＠が熔融してし
まうので１４００℃を上限とした。 次に実施例を掲げて本発明の詳細な説明する。 実施例１ 定法に従って製造されたＷ粉末と有機物をベースとした
ベーストを、９４％アルミナのセラミック基板上にヌク
リーン印刷によって印刷し、還元性雰囲気中１６００℃
〜１７００℃で焼結させてＷメタフイズ部を形成したア
ルミナ回路基板を得た。 これらを市販の脱脂液中に浸漬して脱脂した後酸洗、水
洗し、次いで市販のＮｊ−メッキ液を用い、メッキ時の
Ｎ１濃度５．５〜６．０ ｇ、”、５ 、 ｐＨを６．
３〜６７、メッキ浴温度を６５°±１１に保ちつつメッ
キ電流密度１〜５ Ａ／ｃ１ｍ’でＷメタフイズ部の上
に厚さ１〜１０μのＮ１メッキを施し、次いで還元性雰
囲気中９００℃〜１４００℃で熱処理してシンターＮ１
メッキ層を形成し、その上にメッキ電流密度０、１〜０
．５ Ａ／ｃＬｍ’で１．５μ厚のＡｕメッキを施し本
発明例の供試材とした。 また比較のため、上記と同様に９４％アルミナのセラミ
ック基板上にＷメタフイズ部を形成し、その上に同様に
１〜１０μ厚のＮｉメッキ層を形成しこれを熱処理しな
いできらにその上に１μ〜５μ厚のＡｕメッキ層を形成
して比較例の供試材を得た。 上記本発明例と比較例の各供試材を、ヒートブロックに
のせ、空気中で５０（１１０分間の熱処理を施してＡｕ
メッキ層の変色の状態を調査した。 その結果、比較例の供試材の内Ａｕメッキ層の厚さが３
．５μ未満のものにいずれも顕著な変色を示し、変色防
止のためににＡｕメッキ層厚を３５μ以上とする必要が
認められた。これに対し本発明例の供試材はＡｕメッキ
厚が１．５μでいずれも変色なしかまたに極めて僅少な
変色であった。また本発明の供試材についてにマウント
実装としてに最も苛酷な空気中で５００℃での熱処理に
よるＳｉチップ”のマウント実装を行ったが、いずれも
良好な濡れ性を有するとともに十分な接着強度が得られ
て良好なマウント性が示ちれた。 以上の説明の如く、本発明に係る半導体搭載用セラミッ
クパッケージに、メタライズパターン最上層のＡｕメッ
キ層直下のＮｉメッキ層を所定温度域で還元性雰囲気中
で熱処理するという簡単な方法で耐熱性が向上し、半導
体チップの良好なマウント性、キャップシール性および
半田濡れ性が得られてＡｕ使用量の節減を可能とするの
で、半導体搭載用セラミックパッケージの品質の向上、
製造コヌトの低減等に顕著な効果を発揮するものである
。 ４、図面の簡単な説明 第１図にセラミックパッケージにおけるメタライズパタ
ーンの構成を示した断面図、第２図（イ）（ロ）（ハ）
にメタフイズパターン火装段階における熱処理の過程を
示す模式図、第３図に本発明のセラミックパッケージの
一例を模式的に示した斜視図、第４図に本発明のメタラ
イズパターンにチップをマウントした場合に生成δれる
Ａｕ−８ｊ−共晶を模式的に示した断面図である。 １：セラミック板、２：Ｗメタフイズ部、３：Ｎ１メッ
キ層、４ ： Ａｕメッキ層、５：チップ、６：Ａｕ”
”１ 共晶、７ ’：マウンテインダメタライズパター
ン。 出願人 鳴海製陶株式会社 鵠人弁３Ｎ−ＩＰｉ え 、−塩１ 第 ２ 図 （イ） ↓ （ロ）
ーンの構成を示した断面図、第２図（イ）（→（ハ）は
メタフイズパターン実装段階における熱処理の過程を示
す模式図、第３図に本発明のセラミックパッケージの一
例を模式的に示した斜視図、第４図に本発明のメタライ
ズパターンにチップをマウントした場合に生成されるＡ
ｕ−３ｌ共晶を模式的に示した断面図でるる。 １：セラミック板、２：Ｗメタライズ部、３：Ｎｉメッ
キ／１．４：Ａｕメッキ層、５：チッソ”、６：Ａｕ−
３ｉ、 共晶、７ ；マウンテインダメタライズパター
ン。 自発手続補正書 昭和５８年３月４日 特許庁長官 若杉和夫 殿 １、事件の表示 昭和５７年特許願第２２５４９８号 ２ 発明の名称 半導体塔載用セラミックパッケージ ３、補正をする者 事件との関係 特許出願人 住 所 夏知県名古屋市緑区鳴海町字伝治山３番地名称
鳴海製陶株式会社 代表者 石 原 例 ４代理人 ５ 補正命令の日付 ６、補正の対象 願書及び明細書（全文）並びに図面 ７、補正の内容 （１）願書を別紙のとおり（「発明の名称」を訂正）補
正します。 （２）明細書全文を別紙のとおり補正します。 （３）図面第２図を別紙のきおシ補正します。 以 上 明 細 書 １、発明の名称 半導体搭載用セラミックパッケージ ２、特許請求の範囲 （１） 半導体格ａ 用セフミックパッケージのメタ
ライズパターンにおいて、最上層にＡｕメッキ層を有し
、その直下層に還元性異聞気中で９００℃から１４００
℃壕での温度範囲で熱処理したＮ１メッキ層を有するこ
とを特徴とする半導体搭載用セラミックパッケージ。 ３、発明の詳細な説明 この発明に、側熱性、チップのマウント性の向上を図っ
た半導体搭載用セラミックパッケージに関する。 例えば８１半導体集積回路を搭載するセラミックパッケ
ージに、部品の実装あるいにシーリングが必要なため、
絶縁基体であるセラミック基板上にメタライズパターン
が設けられている。従来のメタライズパターンに一般に
、第１図の断面図に示すように、アルミナ等のセラミッ
ク板（１）の上に、高融点金属である例えばタングヌテ
ンでメタライズしたＷメタフイズ部（２）を有し、その
上に例えば電解メッキで形成したＮ１メッキ層（３）ヲ
有し、さらにその上に例えば電解メッキで形成したＡｕ
メッキ層（４）を有している。 さて、例えばセラミックパッケージへのＳｉ半導体チッ
プの搭載に肖ってｉ、ｓｉチップとＡｕメッキ層との間
にＡｕ−５ｉ共晶合金（以下Ａｕ−５ｉ。 プリホームという）を介在でせ、４５０℃程度に加熱し
てチップｉ Ａｕメッキ層に融着δせるのであるが、こ
のときメタライズパターンのＡｕメッキ層に変色がるる
と、Ａｕメッキ層とチップとの融着が不完全な状態とな
ってマウント性の劣化が生じることに良く知られている
。このＡｕメッキ層の変色を防ぐために従来は、Ａｕメ
ッキＭを厚くして表面まで変色しないようにする方法が
行われているが、この方法に高価’ｆｉＡｕの使用量の
増加につながシ、製造コストの高騰が避けられないとい
う問題があった。また従来に、チップのマウント性を向
上でせるために、Ｎ、２雰囲気中で予めＡｕ−３ｉプリ
ホームを介在させておき、これにチップをマウントさせ
る方法が行われているが、Ｎコ雰囲気中でのＡｕ−３’
ｉプリホームの費用が嵩むため、フ”リホームなしで空
気雰囲気中でのマウントを行うべく対策が進められてい
る。この場合、加熱条件に４５０Ｃから５００℃を必要
とし、反面耐熱性としては極めて苛酷な条件となる。し
かしこれに対しても上記と同様Ｋ Ａｕメッキの厚さを
増す以外に方法がないため、上記と同様にコストが嵩む
という問題もあった。 本発明に、上記問題を解決してメタライズパターンのＡ
ｕメッキにおけるＡｕ使用愈の低減を図り、しかも耐熱
性、チップのマウント性にすぐれた半導体搭載用セラミ
ックパッケージを得ることを目的とする。 本発明者らに、この目的達成のため鋭意実験研究を重ね
た。まず最初に前記Ａｕメッキ層の熱処理時の変色につ
いて研究した結果、次の事実を知見した。 すなわち第１図に示した従来のメタライズパターンを５
００ ’Ｃで３分間加熱し、■ＭＭＡ法（イオンマイク
ロマヌアナライザー）による分析で前記加熱前後のＡｕ
メッキ層の各種金属、酸素等の元素質量分析を行った。 その結果、Ｎ１についてに加熱前にＮ１分に極めて少な
いが、加熱後にＮ１のピークが極めて高くなシＮ１分の
大巾な増加が認められ、また加熱前には全くなかった酸
素が加熱後に表面からＡｕメッキ層内の２００人の深δ
まで進入しているという事実が認められた。 従ってＡｕメッキ層の変色に、１ず下地のＮ１が熱処理
によＰ） Ａｕメッキ層中に拡散し、大気中から進入し
た酸素と結合しＮｉオキサイドを形成したことによるも
のと判断でれた。この事実をざらに模式図に基いて説明
すると次のようになる。 すなわち、メタライズパターンの実装段階における熱処
理の過程でに１模式図の第２図（イ）−（ロ）−（ハ）
に示すような経過をたどり、（６）のＮｉメッキ層（３
）中のＮ１（×印で示す）の一部が（ロ）に示プ”如く
ＡｕメッキＮ（４）中に拡散するとともに、このＮ１の
一部が大気中からＡｕメッキ層内に進入した酸素と結合
してＮ１オキザイド（■で示す）を生成し、（ハ）に示
す如＜ Ａｕメッキ層（４）の表面近くで蓄積してＮｊ
−オキサイド（■）皮膜を形成してＡｕメッキ層が変色
する。 そして、この変色したＡｕメッキ層（４）の上に８１チ
ツプ（５）を搭載して熱処理によ多融着せしめた場合、
前記Ｎ１オキサイド皮膜の存在のため第２図（ハ）に示
す如く、Ａｕ−８ｊ−共晶（６）カチップ（５）とＡｕ
メッキ層（４）との開傘体に亘って連続して生成せずに
部分的な生成に留するので濡れ性が不十分となフ、これ
が原因となってチップのマウント不良が生じる。 Ａ”ｔ、ｌメッキ層の変色が上述のような原因で発生す
ることが判明したので、この変色を防止するためにＨＮ
ｊ−メッキ層中のＮ１のＡｕメッキ層への拡散を抑制す
ればよいこととなる。このためにＨＮｉメッキ層の耐熱
性を向上δせて熱処理に際してＮ１メッキ層からＮ１が
安易に離脱σせないようにしてＮｉの安定化を図ること
が必要との観点からさらに実験研究を重ねた。 Ｎ１メッキ層の耐熱性を向上芒せて変色を防止するため
にまず第一に考えられる方法Ｈ１Ｎｊ−メッキの電流密
度を高めることによるメッキの析出方位の改良と層厚の
増加等電析条件の調整を行う方法である。そこで各種の
メタライズパターンを用いて、電析条件を種々に変えて
Ａｕメッキ層の変色の有無を調査した。その結果、表面
の平滑な金属板モニター上にＮ１メッキ層があるときぽ
、メッキ電流密度を高めることにより結晶の方位がＮｉ
が拡散し難い方位に変シ変色防止に効果があった。 これに対し、Ｗメタフイズ基板上にＮ１メッキ層がある
ときには、下地のＷメタライズ基板表面に凹凸が多いた
めメッキが不均一の厚さに析出し、方位の不揃いやメッ
キの薄い個所が生じてそこからＮ１の拡散が容易に起る
ので、メッキ電流密度を高めてもその影響が見られず、
Ｎ１メッキの電析条件の調整による変色防止対策に効果
なしと判断した。 そこで次に、熱処理によるＮ１メッキ層内の結晶の再配
列による方法で変色防止が可能かどうかを研究した。 すなわち、メッキ電流密度を２めｍ２．１０ Ａ／ｅ１
ｍ”の２種類に分けてそれぞれ電解にょ５ｗメタフィズ
基板上にＮ１メッキ層を形成したＡ−Ｊのｌ’ｆ１個の
Ｎ１メッキ層について、加熱条件を加熱なし、７００℃
、９００℃、１１０（１，１０００℃の５段階に分けて
熱処理を施し、その上にそれぞれ厚１１．８μのＡｕメ
ッキ層を電解によυ形成して供試材とした。前記各供試
材を５００ ”Ｃ１１ｏ分間の熱処理条件で加熱してＡ
ｕメッキ層の変色を調査するとともにチップのマウント
性を評価した。結果を第１表に示す。 第 １ 表 第１表の評価の◎印に全く変色なし、○印に僅かに変色
あるもマウント性良好、Ｘ印に変色多くマウント性不良
を示す。 第１表に見る通９９００Ｃ以上で熱処理することによシ
メッキ電流密度の大小に拘らず変色は抑制てれてマウン
ト性良好なメタライズパターンが得られるという事実が
判明した。 上記事実に、さらに下記■■の天険により、熱処理によ
υＮｉメッキ層内で結晶の再配列が行われて表面の平滑
化が起り、Ｎｊ−の拡散ポテンシャルが低下し、結果と
してＮ１のＡｕメッキ層中への拡散が抑制されるもので
るるとの裏付けが得られた。 ■ 上記の供試材（Ｊ）の熱処理前と後の表面のＸ線回
折を行って、各結晶面毎におけるＮｉ−、Ｗの濃度を分
析した。その結果（１，１，１）面をにじめとして各格
子面のピークが全体的に強くあられれていることが分っ
た。これば熱処理にょシＮ１メッキ層内部で再結晶が起
り内部歪が緩和されるとともに、最密でめる（１．１１
１）面へのＮ１の配向性が強まシ、表面の平滑性が進み
、Ｎ１のＡｕメッキ層中への拡散が抑えられ、結果とし
て耐熱性が向上して変色が抑制でれるものと考察δれる
。 ■ 上記と同様の供試材（、Ｔ）を用いて、熱処理前と
後の硬度を、ヌープ硬度測定方法により測定した。 結果を第２表に示す。 第 ２ 表 第２表に見る通り、熱処理を施したＮ１メッキ層に熱処
理前のものに比較して硬度が低下することが認められた
。これに熱処理前のものに一般に金属内部に内部歪が大
きく不安定な状態となっているが、所定温度以上で熱処
理を施すことにより金属内部に再結晶が起り内部歪が緩
和ちれるものと思考される。 このように第１表に示した天険と■■の天険結果により
Ａｕメッキ層直下のＮｉメッキ層を９００ ’Ｃ以上の
温度で熱処理することによ！ｌ Ａｕメッキ層の変色を
抑制することができるという事実を知見したのでるる。 本発明に上記知見に基いてなされたものであって、その
要旨とするところに、半導体搭載用セラミックパッケー
ジのメタライズパターンにおいて、最上層にＡｕメッキ
層を有し、その直下ＮｖＣ還元性雰囲気中で９００しか
ら１４００℃までの温度範囲で熱処理したＮ１メツキＮ
を有することを特徴とする半導体搭載用セラミックパッ
ケージにある。 第３図に本発明のセラミックパッケージの一例を模式的
に示した斜視図である。 図において、（１）に絶縁基体のセラミック板、（７）
に半導体を搭載するマウンテインダメタライズパターン
である。なお（８）にボンデインダメタライズパターン
、（９）ｆｌソルダーメタライズパターン、αＯにシー
リングメタライズパターンである。 上記各メタライズパターンの金属構成は第１図と同様で
あり、例えば第１図図示の如く、絶縁基体のセフミック
板（１）の上にＷメクラ４１部（２）が重ねられ、その
上にＮｉメッキ層（３）を重ね、これを還元性雰囲気中
で熱処理し、δらにその上にＡｕメッキ層（４）を重ね
て構成されている。 本発明のセラミックパッケージの製造方法の一例を示せ
ば次の通っである。 セラミック板（１）上に、Ｗ粉と有機物をベースにした
ベーストをヌクリーン印刷法によシ印刷し、その後還元
性雰囲気中１６００℃〜１７００℃の温度範囲で焼結式
せてＷメクラ４１部（２）を形成σせアルミナ回路基板
を得る。その上Ｖ？−電解によりメッキ電流密度１〜５
〜令ｍ２で１〜１０μ厚のＮ１メッキ層（３）を形成し
、その後還元性雰囲気中９００’Ｃ−１４００℃の温度
範囲で熱処理する。ついでその上に電解によりメッキ電
流密度０．１〜０．５Ａ々２で１．５〜２．５μ厚のＡ
ｕメッキ層（４〕ヲ形成芒せるのでるる。 セラミックパッケージ上への半導体チップの搭載に尚っ
ては、上述の如く４５０℃程度に加熱してチップ”Ａｕ
とメッキ層間にＡｕ−３ｉグリホームを介在させて融着
させるのであるが、本発明のセフミックパッケージを用
いた場合に、耐熱性にすぐれたメタライズパターンを有
しているため、第４図の模式的断面図に示す如く、チッ
プ”（５）とＡｕメッキ層（４）との間に全面に亘って
隙間な（Ａｕ−３’１共晶（６）が生成され、かつ、図
示の如く十分なメニヌカヌも得られるので、マウント性
、キャップシール性および半田濡れ性の向上に効果かめ
る。捷た本発明のセラミックパッケージを用いた場合に
、従来の如きＮａ雰囲気中でのＡｕ−３ｉフ゛リホーム
も要せず、空気中プリホームなしての搭載も十分可能で
ある。 次に本発明において、Ｎ１メッキ層の熱処理温度を上記
の如く限定した塩出を説明する。 ９００℃未満でに、チップのマウント処理においてメタ
ライズパターンのＡｕメッキ層の変色が顕著となりマウ
ントが不完全となるからでろる。 また１４５０℃を越えるとＮ１メッキ、＠が熔融してし
まうので１４００℃を上限とした。 次に実施例を掲げて本発明の詳細な説明する。 実施例１ 定法に従って製造されたＷ粉末と有機物をベースとした
ベーストを、９４％アルミナのセラミック基板上にヌク
リーン印刷によって印刷し、還元性雰囲気中１６００℃
〜１７００℃で焼結させてＷメタフイズ部を形成したア
ルミナ回路基板を得た。 これらを市販の脱脂液中に浸漬して脱脂した後酸洗、水
洗し、次いで市販のＮｊ−メッキ液を用い、メッキ時の
Ｎ１濃度５．５〜６．０ ｇ、”、５ 、 ｐＨを６．
３〜６７、メッキ浴温度を６５°±１１に保ちつつメッ
キ電流密度１〜５ Ａ／ｃ１ｍ’でＷメタフイズ部の上
に厚さ１〜１０μのＮ１メッキを施し、次いで還元性雰
囲気中９００℃〜１４００℃で熱処理してシンターＮ１
メッキ層を形成し、その上にメッキ電流密度０、１〜０
．５ Ａ／ｃＬｍ’で１．５μ厚のＡｕメッキを施し本
発明例の供試材とした。 また比較のため、上記と同様に９４％アルミナのセラミ
ック基板上にＷメタフイズ部を形成し、その上に同様に
１〜１０μ厚のＮｉメッキ層を形成しこれを熱処理しな
いできらにその上に１μ〜５μ厚のＡｕメッキ層を形成
して比較例の供試材を得た。 上記本発明例と比較例の各供試材を、ヒートブロックに
のせ、空気中で５０（１１０分間の熱処理を施してＡｕ
メッキ層の変色の状態を調査した。 その結果、比較例の供試材の内Ａｕメッキ層の厚さが３
．５μ未満のものにいずれも顕著な変色を示し、変色防
止のためににＡｕメッキ層厚を３５μ以上とする必要が
認められた。これに対し本発明例の供試材はＡｕメッキ
厚が１．５μでいずれも変色なしかまたに極めて僅少な
変色であった。また本発明の供試材についてにマウント
実装としてに最も苛酷な空気中で５００℃での熱処理に
よるＳｉチップ”のマウント実装を行ったが、いずれも
良好な濡れ性を有するとともに十分な接着強度が得られ
て良好なマウント性が示ちれた。 以上の説明の如く、本発明に係る半導体搭載用セラミッ
クパッケージに、メタライズパターン最上層のＡｕメッ
キ層直下のＮｉメッキ層を所定温度域で還元性雰囲気中
で熱処理するという簡単な方法で耐熱性が向上し、半導
体チップの良好なマウント性、キャップシール性および
半田濡れ性が得られてＡｕ使用量の節減を可能とするの
で、半導体搭載用セラミックパッケージの品質の向上、
製造コヌトの低減等に顕著な効果を発揮するものである
。 ４、図面の簡単な説明 第１図にセラミックパッケージにおけるメタライズパタ
ーンの構成を示した断面図、第２図（イ）（ロ）（ハ）
にメタフイズパターン火装段階における熱処理の過程を
示す模式図、第３図に本発明のセラミックパッケージの
一例を模式的に示した斜視図、第４図に本発明のメタラ
イズパターンにチップをマウントした場合に生成δれる
Ａｕ−８ｊ−共晶を模式的に示した断面図である。 １：セラミック板、２：Ｗメタフイズ部、３：Ｎ１メッ
キ層、４ ： Ａｕメッキ層、５：チップ、６：Ａｕ”
”１ 共晶、７ ’：マウンテインダメタライズパター
ン。 出願人 鳴海製陶株式会社 鵠人弁３Ｎ−ＩＰｉ え 、−塩１ 第 ２ 図 （イ） ↓ （ロ）
Claims (1)
- （１） 半４体塔載用セラミックパッケージのメタラ
イズパターンにおいて、最上層にＡｕメッキ層を有し、
その直下層に還元性雰囲気中で９００ ’Ｃから１４０
０ ’Ｃまでの温度範囲で熱処理したＮ１メッキ層を有
することを特徴とする半導体搭載用セラミックパッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22549382A JPS59114846A (ja) | 1982-12-21 | 1982-12-21 | 半導体塔載用セラミツクパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22549382A JPS59114846A (ja) | 1982-12-21 | 1982-12-21 | 半導体塔載用セラミツクパツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59114846A true JPS59114846A (ja) | 1984-07-03 |
Family
ID=16830176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22549382A Pending JPS59114846A (ja) | 1982-12-21 | 1982-12-21 | 半導体塔載用セラミツクパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114846A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965659A (en) * | 1987-06-30 | 1990-10-23 | Sumitomo Electric Industries, Ltd. | Member for a semiconductor structure |
| US5134461A (en) * | 1989-12-07 | 1992-07-28 | Sumitomo Electric Industries, Ltd. | Ceramics substrate with an improved surface structure for electronic components |
| EP0496372A2 (de) * | 1991-01-24 | 1992-07-29 | Hoechst CeramTec Aktiengesellschaft | Verfahren zur Herstellung von edelmetallbeschichteten Schichten eines unedlen Metalls |
| US5190601A (en) * | 1989-12-07 | 1993-03-02 | Sumitomo Electric Industries, Ltd. | Surface structure of ceramics substrate and method of manufacturing the same |
| EP0660404A2 (en) * | 1993-12-27 | 1995-06-28 | Nec Corporation | Element joining pad for semiconductor device mounting board |
| US5838069A (en) * | 1996-04-11 | 1998-11-17 | Ngk Spark Plug Co., Ltd. | Ceramic substrate having pads to be attached to terminal members with Pb-Sn solder and method of producing the same |
| US6225569B1 (en) | 1996-11-15 | 2001-05-01 | Ngk Spark Plug Co., Ltd. | Wiring substrate and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4829186A (ja) * | 1971-08-18 | 1973-04-18 |
-
1982
- 1982-12-21 JP JP22549382A patent/JPS59114846A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4829186A (ja) * | 1971-08-18 | 1973-04-18 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965659A (en) * | 1987-06-30 | 1990-10-23 | Sumitomo Electric Industries, Ltd. | Member for a semiconductor structure |
| US5134461A (en) * | 1989-12-07 | 1992-07-28 | Sumitomo Electric Industries, Ltd. | Ceramics substrate with an improved surface structure for electronic components |
| US5190601A (en) * | 1989-12-07 | 1993-03-02 | Sumitomo Electric Industries, Ltd. | Surface structure of ceramics substrate and method of manufacturing the same |
| EP0496372A2 (de) * | 1991-01-24 | 1992-07-29 | Hoechst CeramTec Aktiengesellschaft | Verfahren zur Herstellung von edelmetallbeschichteten Schichten eines unedlen Metalls |
| EP0496372A3 (ja) * | 1991-01-24 | 1994-02-09 | Hoechst Ceram Tec Ag | |
| EP0660404A2 (en) * | 1993-12-27 | 1995-06-28 | Nec Corporation | Element joining pad for semiconductor device mounting board |
| EP0660404A3 (en) * | 1993-12-27 | 1996-03-27 | Nec Corp | Element connection surface for a mounting panel of semiconductor devices. |
| US5838069A (en) * | 1996-04-11 | 1998-11-17 | Ngk Spark Plug Co., Ltd. | Ceramic substrate having pads to be attached to terminal members with Pb-Sn solder and method of producing the same |
| US6225569B1 (en) | 1996-11-15 | 2001-05-01 | Ngk Spark Plug Co., Ltd. | Wiring substrate and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101121117B1 (ko) | 리드 프레임 및 그 제조 방법 | |
| DE102006011232B4 (de) | Substrat zum Montieren eines elektronischen Bauteils sowie elektronisches Bauteil | |
| JPS59124150A (ja) | 接合方法 | |
| JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
| US20150072165A1 (en) | Bonding member | |
| JPH1060685A (ja) | リードフレーム及び電気メッキ方法 | |
| JPS59114846A (ja) | 半導体塔載用セラミツクパツケ−ジ | |
| WO2019088068A1 (ja) | はんだ継手、およびはんだ継手の形成方法 | |
| JPS6396237A (ja) | リードフレーム、コネクタもしくはスイッチ用導電圧延材料 | |
| JP2760107B2 (ja) | セラミックス基板の表面構造およびその製造方法 | |
| US4407860A (en) | Process for producing an improved quality electrolessly deposited nickel layer | |
| TW201343311A (zh) | 無鉛焊料錫球 | |
| JP2020155749A (ja) | リードフレーム | |
| JP2004055624A (ja) | 基板の製造方法 | |
| JP5310309B2 (ja) | はんだコートリッド | |
| US8246765B2 (en) | Method for inhibiting growth of tin whiskers | |
| SU1657311A1 (ru) | Способ изготовлени алюминиевых корпусов модулей | |
| US4765528A (en) | Plating process for an electronic part | |
| DE102009000541A1 (de) | Verfahren zur Reduzierung der Oberflächenrauigkeit einer metallischen Oberfläche | |
| US5132185A (en) | Ceramic articles having heat-sealable metallic coatings | |
| US20040096688A1 (en) | Lead-free joining material and joining method using the same | |
| US5194295A (en) | Ceramic articles having heat-sealable metallic coatings and method of preparation | |
| JPS61198507A (ja) | 電子部品用複合材料及びその製造方法 | |
| US20110097498A1 (en) | Method for inhibiting growth of tin whiskers | |
| US20230268245A1 (en) | Insulating substrate and manufacturing method thereof |