JPH0578172B2 - - Google Patents

Info

Publication number
JPH0578172B2
JPH0578172B2 JP1293490A JP29349089A JPH0578172B2 JP H0578172 B2 JPH0578172 B2 JP H0578172B2 JP 1293490 A JP1293490 A JP 1293490A JP 29349089 A JP29349089 A JP 29349089A JP H0578172 B2 JPH0578172 B2 JP H0578172B2
Authority
JP
Japan
Prior art keywords
wiring
connection hole
alignment
width
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1293490A
Other languages
English (en)
Other versions
JPH03154341A (ja
Inventor
Masayasu Abe
Koichi Mase
Tomie Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP1293490A priority Critical patent/JPH03154341A/ja
Priority to US07/609,601 priority patent/US5126819A/en
Priority to KR1019900017927A priority patent/KR930010077B1/ko
Priority to DE69033802T priority patent/DE69033802T2/de
Priority to DE69034215T priority patent/DE69034215T2/de
Priority to EP95117510A priority patent/EP0702407B1/en
Priority to EP90121295A priority patent/EP0427226B1/en
Publication of JPH03154341A publication Critical patent/JPH03154341A/ja
Priority to US08/077,946 priority patent/US5411916A/en
Publication of JPH0578172B2 publication Critical patent/JPH0578172B2/ja
Priority to US08/375,690 priority patent/US5523627A/en
Priority to US09/090,401 priority patent/USRE37059E1/en
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は配線パターンを改善した半導体装置に
関するもので、特にコンタクトホール、スルーホ
ール等の接続孔と配線との合せ余裕のルール決定
に使用されるものである。
（従来の技術） 従来、コンタクトホール、スルーホール等の接
続孔と配線との合せ余裕は、四方の全てが孔の周
囲から等距離となるように設けられていた。これ
は、フオトリソグラフイ時の合せ誤差があらゆる
方向にランダムに生じるためである。よつて、そ
の合せ誤差が零の場合には、第３図ａ及びｂに示
すように、アラウンド幅（配線の合せ余裕部Ｈを
いう。以下同じ。）は四方の全てが等幅となる。
ここで、１１は接続孔、１２は配線層、１３は層
間絶縁膜をそれぞれ示している。
ところで、同図に示すように、接続孔１１上の
配線層１２は、くびれ部分Ｓが生じたものとなつ
ている。よつて、接続孔１１を介して電流i1〜i4
が流れた場合、くびれ部分Ｓでの抵抗が大きくな
る。このため、接続孔１１近辺の配線抵抗（以下
「接続孔抵抗」という。）は、第４図に示すような
等価回路に置き換えられる。そして、接続孔１１
と配線１２とのパターンの合せ誤差が零の時は、
配線引出し側の電流路が十分となるように設計し
てあるため、接続孔抵抗は問題とならない。
しかしながら、実際にはパターンの合せ誤差α
があるため、接続孔１１と配線層１２とは様々な
ズレを生じる。
第５図ａ乃至ｃは、接続孔１１と配線層１２と
の合せズレの３態様を示すものである。以下、同
図並びに前記第３図及び第４図を参照しながらそ
の態様について説明する。
第５図ａは、接続孔１１が配線引出し側に対し
て反対側へズレた場合を示している。この場合に
は、アラウンド幅B1が狭くなり抵抗R3、R3′の増
大が問題となるが、この場合に影響を受ける電流
i3の全体に占める割合は少ない。また、アラウン
ド幅B2が広くなりR2及びR2′が減少する方向であ
るから全体としての接続孔抵抗値の変化はほとん
どないと考えてよい。
同図ｂは、接続孔１１が配線引出し側に対して
垂直側ヘズレた場合を示している。この場合に
は、アラウンド幅C1が狭くなり、アラウンド幅
C2が広くなるため、抵抗（R2＋R3）と抵抗
（R2′＋R′）とが相補的に増減する。よつて、接続
孔抵抗値への影響は、全体として少ない。
同図ｃは、接続孔１１が配線引出し側へズレた
場合を示している。この場合には、アラウンド幅
B2が狭くなるため、実効的な電流路が狭くなり、
接続孔抵抗の増大が問題となる。即ち、電流は、
抵抗r1、R2及びR2′の全てを通つて流れているが、
構造上高抵抗となる抵抗r1を流れる電流i1より
は、抵抗R2、R2′を流れる電流I2、I2′が支配的と
なる。また、電流I2及びI2′は、抵抗r2〜r4等を介
して流れているため、その流路抵抗は大きなもの
となる。よつて、この場合は、合せズレの影響を
直接受け、接続孔抵抗値は大きくなる。なお、こ
の場合における合せズレ量（μｍ）と接続孔抵抗
値（合せズレ量が零時の抵抗との相対値）との関
係を第６図の曲線Ｉに示す。
（発明が解決しようとする課題） このように、従来は、パターンの合せ誤差αが
あらゆる方向へランダムに生じており、接続孔が
配線引出し側へズレた場合にはその合せズレの影
響を直接受け、接続孔抵抗値が大きくなるという
欠点があつた。
よつて、本発明は、コンタクトホール、スルー
ホール等の接続孔と配線層との合せズレが生じた
場合でも接続孔抵抗値が増大しないような半導体
装置を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明の半導体装
置は、半導体基板と、この半導体基板上に形成さ
れる配線の接続孔と、この接続孔上に形成され、
かつ、その配線引出し側における前記接続孔との
合せ余裕が、パターンの合せズレを補償するため
に必要な所定幅だけ、所定の合せ余裕より広く設
けられる配線層とを有している。
また、前記配線引出し側における前記接続孔と
の合せ余裕は、前記配線引出し側以外における前
記接続孔との合せ余裕より広く設けられている。
（作用） このような構成によれば、接続孔が配線引出し
側へズレた場合にも、あらかじめ前記配線引出し
側における前記接続孔との合せ余裕が、パターン
の合せズレを補償するのに必要な所定幅だけ、所
定の合せ余裕より広く設けられている。このた
め、合せズレが発生しても必要なアラウンド幅は
確保でき、接続孔抵抗値の変化が問題となること
もない。
（実施例） 以下、図面を参照しながら本発明の一実施例に
係わる半導体装置について詳細に説明する。な
お、この説明において、全図にわたり共通部分に
は共通の参照符号を用いることで重複説明を避け
ることにする。
第１図は本発明の第１の実施例に係わる半導体
装置のパターン形状を示している。ここで、２１
は半導体基板、２２は接続孔、２３は配線層、Ａ
は配線幅、Ｂ及びＣはアラウンド幅をそれぞれ示
している。
半導体基板２１上には、コンタクトホール、ス
ルーホール等の接続孔２２が形成されている。接
続孔２２上には配線層２３が形成されている。配
線層２３は、その配線引出し側における接続孔２
２との合せ余裕が、パターンの合せズレを補償す
るために必要な所定幅だけ、所定の合せ余裕（パ
ターンの合せ誤差が零の時、配線引出し側の電流
路が十分となるような合せ余裕をいう。以下同
じ。）より広く設けられている。また、前記配線
引出し側以外における前記接続孔との合せ余裕
は、パターンが大きくならない程度に必要な所定
幅だけ設けられている。具体的には、配線引出し
側における接続孔２２との合せ余裕は、接続孔２
２と配線層２３とのパターンの合せ精度分だけ所
定の合せ余裕より広く設けられている。
例えば、必要なパターンの合せ精度が3σ（σは
正規分布における分散）で0.5μｍ程度の場合は、
最小1.0μｍ程度のアラウンド幅Ｂを確保するため
には、配線引出し側の合せ余裕の設計幅を約1.5μ
ｍにすればよい。この場合、パターンの合せズレ
が零のときはアラウンド幅Ｂは、実質的に合せ余
裕の設計幅どうり約1.5μｍとなり、また、パター
ンの合せズレが0.5μｍ程度あつたときでもアラウ
ンド幅Ｂは約1.0μｍを確保できる。
また、配線引出し側以外の合せ余裕の設計幅
は、例えば最小0.2μｍ程度のアラウンド幅Ｃを得
るように約0.7μｍとする。なぜなら、配線引出し
側の合せ余裕の設計幅と同じにすると、接続孔２
２部における配線層２３のパターンが大きくな
り、集積度が低下するからである、よつて、配線
引出し側以外の合せ余裕の設計幅は、パターンが
大きくならない程度に必要な所定幅だけ設ければ
よい。ここで、配線幅Ａは約2μｍ、接続孔２２
の寸法は約3.0×3.0μｍとしている。
このような構成によれば、接続孔２２が配線引
出し側へズレたときにも、あらかじめ配線引出し
側の合せ余裕をその合せズレに対応できる所定幅
だけ、所定の合せ余裕より広く設けている。この
ため、接続孔２２が配線引出し側へズレても必要
なアラウンド幅Ｂは確保でき、接続孔抵抗値を変
化させることはない。
ところで、前記実施例について、配線引出し側
の合す余裕の設計幅を約15μｍ、配線引出し側以
外の合せ余裕の設計幅を約0.7μｍに設定して接続
孔２２上に配線層２３を形成したときの接続孔抵
抗値を調べてみた。その結果、第６図の曲線に
示すように、配線引出し側への接続孔２２の合せ
ズレ量が1.0μｍの範囲（アラウンド幅Ｂが0.5〜
1.5μｍの範囲）では、接続孔抵抗値の変化は認め
られなかつた。
また、本発明を4500素子のバイポーラLSI（AD
コンバータ）に適用したところ、集積度の低下は
認められなかつた。
第２図は本発明の第２の実施例に係わる半導体
装置のパターン形状を示している。
半導体基板２１上には、コンタクトホール、ス
ルーホール等の接続孔２２が形成されている。接
続孔２２上には配線層２３が形成されている。こ
の配線層２３は、配線延長部Ｐとコンタクト部Ｑ
とが鈍角（π／２＜θ＜π）となるように接続さ
れている。なお、配線延長部Ｐとコンタクト部Ｑ
とが直角に接続されている場合は前記第１の実施
例となる。そして、その配線引出し側（アラウン
ド幅Ｂ方向）における接続孔２２との合せ余裕
は、パターンの合せズレを補償するのに必要な所
定幅だけ、所定の合せ余裕より広く設けられてい
る。
例えば、必要なパターンの合せ精度が3σ（σは
正規分布における分散）で0.5μｍ程度の場合は、
最小1.0μｍ程度のアラウンド幅Ｂを確保するため
には、配線引出し側（アラウンド幅Ｂ方向）の合
せ余裕の設計幅を約1.5μｍにすればよい。また、
配線引出し側以外の合せ余裕の設計幅は、最小
0.2μｍ程度のアラウンド幅Ｃを得るように、約
0.7μｍとする。
このような構成では、接続孔２２が配線引出し
側（配線の延長方向）へズレた場合に、アラウン
ド幅Ｂはその合せズレ量のsinθ（θ＝3π／４のと
きは１／√２）倍に減少する。しかし、あらかじ
め配線引出し側（アラウンド幅Ｂ方向）の合せ余
裕をその合せズレに対応できる所定幅だけ、所定
の合せ余裕より広く設けている。よつて、接続孔
２２が配線引出し側（配線の延長方向）へズレて
も必要なアラウンド幅Ｂは確保でき、接続孔抵抗
値が変化することもない。
［発明の効果］ 以上、説明したように、本発明の半導体装置に
よれば、次のような効果を奏する。
接続孔が配線引出し側へズレた場合にも、あら
かじめ前記配線引出し側における前記接続孔との
合せ余裕が、パターンの合せズレを補償するのに
必要な所定幅、例えば3σだけ所定の合せ余裕よ
り広く設けられている。このため、合せズレが発
生しても必要なアラウンド幅は確保でき、接続孔
抵抗値の変化が問題となることもない。
【図面の簡単な説明】
第１図は本発明の第１の実施例に係わる半導体
装置を示す平面パターン図、第２図は本発明の第
２の実施例に係わる半導体装置を示す平面パター
ン図、第３図ａは従来の半導体装置を示す平面パ
ターン図、第３図ｂは同図ａのＰ−P′線に沿う断
面図、第４図はコンタクトホール、スルーホール
等の接続孔近辺における配線の配線抵抗の等価回
路図、第５図は接続孔と配線との合せズレの態様
を示す平面パターン図、第６図は従来及び本発明
の半導体装置について、合せズレ量と接続孔抵抗
値の関係を示す図である。 ２１……半導体基板、２２……接続孔、２３…
…配線層、Ａ……配線幅、Ｂ，Ｃ……アラウンド
幅、Ｐ……配線延長部、Ｑ……コンタクト部。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基板と、この半導体基板上に形成され
    る配線の接続孔と、この接続孔上に形成され、か
    つ、その配線引出し側における前記接続孔との合
    せ余裕が、パターンの合せズレを補償するために
    必要な所定幅だけ、所定の合せ余裕より広く設け
    られる配線層とを具備することを特徴とする半導
    体装置。 ２ 前記配線引出し側における前記接続孔との合
    せ余裕は、前記配線引出し側以外における前記接
    続孔との合せ余裕より広く設けられていることを
    特徴とする請求項１記載の半導体装置。
JP1293490A 1989-11-10 1989-11-10 半導体装置 Granted JPH03154341A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP1293490A JPH03154341A (ja) 1989-11-10 1989-11-10 半導体装置
US07/609,601 US5126819A (en) 1989-11-10 1990-11-06 Wiring pattern of semiconductor integrated circuit device
EP95117510A EP0702407B1 (en) 1989-11-10 1990-11-07 Wiring pattern of semiconductor integrated circuit device
DE69033802T DE69033802T2 (de) 1989-11-10 1990-11-07 Verfahren zur Herstellung eines Leitermusters einer integrierten Schaltungshalbleiteranordnung
DE69034215T DE69034215T2 (de) 1989-11-10 1990-11-07 Leitermuster einer integrierten Halbleiterschaltungsanordnung
KR1019900017927A KR930010077B1 (ko) 1989-11-10 1990-11-07 반도체장치
EP90121295A EP0427226B1 (en) 1989-11-10 1990-11-07 Method of forming a wiring pattern of a semiconductor integrated circuit device
US08/077,946 US5411916A (en) 1989-11-10 1993-06-18 Method for patterning wirings of semiconductor integrated circuit device
US08/375,690 US5523627A (en) 1989-11-10 1995-01-20 Wiring pattern of semiconductor integrated circuit device
US09/090,401 USRE37059E1 (en) 1989-11-10 1998-06-04 Wiring pattern of semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1293490A JPH03154341A (ja) 1989-11-10 1989-11-10 半導体装置

Publications (2)

Publication Number Publication Date
JPH03154341A JPH03154341A (ja) 1991-07-02
JPH0578172B2 true JPH0578172B2 (ja) 1993-10-28

Family

ID=17795414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1293490A Granted JPH03154341A (ja) 1989-11-10 1989-11-10 半導体装置

Country Status (5)

Country Link
US (4) US5126819A (ja)
EP (2) EP0702407B1 (ja)
JP (1) JPH03154341A (ja)
KR (1) KR930010077B1 (ja)
DE (2) DE69034215T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3801331C2 (de) * 1988-01-19 1999-04-08 Gefinex Gmbh Zielscheibe zum Bogenschießen
JPH03154341A (ja) * 1989-11-10 1991-07-02 Toshiba Corp 半導体装置
EP0480580A3 (en) * 1990-09-10 1992-09-02 Canon Kabushiki Kaisha Electrode structure of semiconductor device and method for manufacturing the same
US5539156A (en) * 1994-11-16 1996-07-23 International Business Machines Corporation Non-annular lands
US5506450A (en) * 1995-05-04 1996-04-09 Motorola, Inc. Semiconductor device with improved electromigration resistance and method for making the same
KR100215847B1 (ko) * 1996-05-16 1999-08-16 구본준 반도체 장치의 금속 배선 및 그의 형성 방법
US6081035A (en) * 1996-10-24 2000-06-27 Tessera, Inc. Microelectronic bond ribbon design
DE19743264C2 (de) * 1997-09-30 2002-01-17 Infineon Technologies Ag Verfahren zur Herstellung einer Emulationsschaltkreisanordnung sowie Emulationsschaltkreisanordnung mit zwei integrierten Schaltkreisen
US6103623A (en) * 1998-10-05 2000-08-15 Vanguard International Semiconductor Corporation Method for fabricating a tungsten plug structure and an overlying interconnect metal structure without a tungsten etch back or CMP procedure
US7183653B2 (en) * 2003-12-17 2007-02-27 Intel Corporation Via including multiple electrical paths
US8089160B2 (en) * 2007-12-12 2012-01-03 International Business Machines Corporation IC interconnect for high current
JP5552261B2 (ja) * 2009-05-12 2014-07-16 パナソニック株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0166344A2 (en) * 1984-06-29 1986-01-02 International Business Machines Corporation Means for alleviating emitter contact stress in bipolar transistors

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4196443A (en) * 1978-08-25 1980-04-01 Rca Corporation Buried contact configuration for CMOS/SOS integrated circuits
US4381215A (en) * 1980-05-27 1983-04-26 Burroughs Corporation Method of fabricating a misaligned, composite electrical contact on a semiconductor substrate
JPS57112027A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Manufacture of semiconductor device
JPS57201171A (en) * 1981-06-02 1982-12-09 Meinan Mach Works Inc Polishing device
JPS5914649A (ja) * 1982-07-16 1984-01-25 Nec Corp 半導体装置
JPS59169150A (ja) * 1983-03-16 1984-09-25 Hitachi Ltd 多層配線構造
JPS59188149A (ja) * 1984-04-02 1984-10-25 Hitachi Ltd 半導体装置
JPS60208845A (ja) * 1984-04-02 1985-10-21 Oki Electric Ind Co Ltd 半導体装置の配線形成法
JPS61131469A (ja) * 1984-11-29 1986-06-19 Fujitsu Ltd 半導体装置の製造方法
JPS61194848A (ja) * 1985-02-25 1986-08-29 Hitachi Ltd 半導体装置
JPS60242643A (ja) * 1985-03-22 1985-12-02 Hitachi Ltd 電子部品の配線
JPS6378554A (ja) * 1986-09-20 1988-04-08 Mitsubishi Electric Corp 半導体装置
US4812419A (en) * 1987-04-30 1989-03-14 Hewlett-Packard Company Via connection with thin resistivity layer
JPS63292672A (ja) * 1987-05-26 1988-11-29 Nec Corp 半導体装置
JPH01191195A (ja) * 1988-01-27 1989-08-01 Toshiba Corp 表示システム
JPH01191914A (ja) * 1988-01-27 1989-08-02 Toshiba Corp コンピュータシステム
JPH01305531A (ja) * 1988-06-03 1989-12-08 Nec Corp 改良されたボンディングパッドを有する半導体装置
JPH0277090A (ja) * 1988-09-13 1990-03-16 Toshiba Corp 表示構成設定方式
JPH0379059A (ja) * 1989-08-22 1991-04-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH03154341A (ja) * 1989-11-10 1991-07-02 Toshiba Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0166344A2 (en) * 1984-06-29 1986-01-02 International Business Machines Corporation Means for alleviating emitter contact stress in bipolar transistors

Also Published As

Publication number Publication date
US5411916A (en) 1995-05-02
EP0427226A2 (en) 1991-05-15
JPH03154341A (ja) 1991-07-02
EP0702407A3 (en) 1997-01-29
US5126819A (en) 1992-06-30
DE69034215T2 (de) 2006-09-21
DE69034215D1 (de) 2006-04-06
DE69033802T2 (de) 2002-04-04
KR930010077B1 (ko) 1993-10-14
EP0427226A3 (en) 1991-08-21
US5523627A (en) 1996-06-04
EP0702407B1 (en) 2006-01-11
USRE37059E1 (en) 2001-02-20
EP0427226B1 (en) 2001-09-19
DE69033802D1 (de) 2001-10-25
KR910010688A (ko) 1991-06-29
EP0702407A2 (en) 1996-03-20

Similar Documents

Publication Publication Date Title
JPH0578172B2 (ja)
US4871962A (en) Method for measuring the size of vias
JP2687418B2 (ja) 半導体装置
JP2000357720A (ja) 半導体装置
JPH0416021B2 (ja)
JP2747112B2 (ja) 高周波用混成集積回路装置
JP2776546B2 (ja) アライメントパターン
JPH04239758A (ja) 半導体集積回路装置
JPS6256666B2 (ja)
JPS62173752A (ja) 半導体装置
JPH0611531Y2 (ja) 回路基板装置
JPH03233992A (ja) 厚膜印刷基板
JP2901280B2 (ja) 半導体装置
JP2687442B2 (ja) 半導体デバイス
JP2615597B2 (ja) モノリシツク集積回路
JPS63141362A (ja) 半導体装置
JPH0531299B2 (ja)
JPS6045251A (ja) 磁気バブルメモリ素子用フオトマスク
JPH0629107A (ja) 可変抵抗器
JPS6327046A (ja) 半導体装置の製造方法
JPH04297086A (ja) 混成集積回路
JPH07106416A (ja) 半導体素子の配線構造
JPH0120546B2 (ja)
JPS59106101A (ja) 厚膜抵抗体
JPS6366066B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081028

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081028

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091028

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 17

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 17