JPH03116970A - 結合形積層構造コンデンサを使用したｄｒａｍセルの製造方法及び構造 - Google Patents
結合形積層構造コンデンサを使用したｄｒａｍセルの製造方法及び構造Info
- Publication number
- JPH03116970A JPH03116970A JP2182550A JP18255090A JPH03116970A JP H03116970 A JPH03116970 A JP H03116970A JP 2182550 A JP2182550 A JP 2182550A JP 18255090 A JP18255090 A JP 18255090A JP H03116970 A JPH03116970 A JP H03116970A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- trench
- silicon
- multilayer
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 238000003860 storage Methods 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XQQWBPOEMYKKBY-UHFFFAOYSA-H trimagnesium;dicarbonate;dihydroxide Chemical compound [OH-].[OH-].[Mg+2].[Mg+2].[Mg+2].[O-]C([O-])=O.[O-]C([O-])=O XQQWBPOEMYKKBY-UHFFFAOYSA-H 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、結合形積層構造コンデンサを使用したＤＲＡ
Ｍ （Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）セルの製造方法及び構造に関し、より詳
細には高積層コンデンサ構造に発生ずるストレージノー
ド（ｓ ｔｏｒａｇｅｎｏｄｅ ）間の限定された空間
及びデザインルール違反を排除するために、そしてトレ
ンチ積層コンデンサ構造での最近接トレンチ間の隔離問
題等を排除するために、高積層コンデンサ（ｈｉｇｈｅ
ｒ ５ｔａｃｋｅｄｃａｐａｃｉｔｏｒ ）及びトレン
チ積層コンデンサ（ｔｒｅｎｃｈｓｔａｃｋｅｄ ｃａ
ｐａｃｉｔｏｒ ）を交互に組合せて構成した結合形積
層構造コンデンサを使用した叶＾Ｈセルの製造方法及び
構造に関するものである。
Ｍ （Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）セルの製造方法及び構造に関し、より詳
細には高積層コンデンサ構造に発生ずるストレージノー
ド（ｓ ｔｏｒａｇｅｎｏｄｅ ）間の限定された空間
及びデザインルール違反を排除するために、そしてトレ
ンチ積層コンデンサ構造での最近接トレンチ間の隔離問
題等を排除するために、高積層コンデンサ（ｈｉｇｈｅ
ｒ ５ｔａｃｋｅｄｃａｐａｃｉｔｏｒ ）及びトレン
チ積層コンデンサ（ｔｒｅｎｃｈｓｔａｃｋｅｄ ｃａ
ｐａｃｉｔｏｒ ）を交互に組合せて構成した結合形積
層構造コンデンサを使用した叶＾Ｈセルの製造方法及び
構造に関するものである。
〈従来の技術〉
従来の技術には、積層構造コンデンサの容量を倍加する
ために主に垂直領域を増加する方法によって厚い多結晶
シリコンを上に積み重ねる方法と、浅いトレンチを形成
する方法とがある。これらの方法の工程順序を、添付し
た第１図から第４図に従って以下に詳細に説明する。
ために主に垂直領域を増加する方法によって厚い多結晶
シリコンを上に積み重ねる方法と、浅いトレンチを形成
する方法とがある。これらの方法の工程順序を、添付し
た第１図から第４図に従って以下に詳細に説明する。
まず、高積層コンデンサを使用したＤＲＡＭセルの形成
方法を説明する。第１図及び第２図において、画定され
たゲート上にＣＶ Ｄ （ｃｈｅｍｉｃａｌ ｖａｐｏ
ｒｄｅｐｏｓｉｔｉｏｎ （気相成長法））酸化膜７を
蒸着させ、厚い多結晶シリコン１０ａを蒸着（約３００
０〜６０００ （人〕）させ、ＲＩ Ｅ （ｒｅａｃ
ｔｉｖｅ ｉｏｎｅｔｃｈｉｎｇ （反応性イオンエ
ツチング））方式でゲートの間に高積層コンデンサ接触
窓ｌを開く。
方法を説明する。第１図及び第２図において、画定され
たゲート上にＣＶ Ｄ （ｃｈｅｍｉｃａｌ ｖａｐｏ
ｒｄｅｐｏｓｉｔｉｏｎ （気相成長法））酸化膜７を
蒸着させ、厚い多結晶シリコン１０ａを蒸着（約３００
０〜６０００ （人〕）させ、ＲＩ Ｅ （ｒｅａｃ
ｔｉｖｅ ｉｏｎｅｔｃｈｉｎｇ （反応性イオンエ
ツチング））方式でゲートの間に高積層コンデンサ接触
窓ｌを開く。
さらにストレージノード用シリコン１１を蒸着させた後
イオン注入若しくはｒＰＯＣ１３Ｊをドーピングし、厚
いシリコンＪｌ １０ ａとストレージノード用シリコ
ン層１１に対してコンデンサ領域３を画定する。そうす
ると厚いシリコン層１０ａは接触窓ｌを除外したコンデ
ンサ領域を囲むようになり、薄い誘電体膜１２を形成し
た後プレート用多結晶シリコン１３を被せる。
イオン注入若しくはｒＰＯＣ１３Ｊをドーピングし、厚
いシリコンＪｌ １０ ａとストレージノード用シリコ
ン層１１に対してコンデンサ領域３を画定する。そうす
ると厚いシリコン層１０ａは接触窓ｌを除外したコンデ
ンサ領域を囲むようになり、薄い誘電体膜１２を形成し
た後プレート用多結晶シリコン１３を被せる。
この時符号４はワードラインであり、６はフィールドオ
キサイド（ｆｉｅｌｄ ｏｘｉｄｅ）であり、８は不純
物拡散領域である。
キサイド（ｆｉｅｌｄ ｏｘｉｄｅ）であり、８は不純
物拡散領域である。
又、第３図及び第４図を参照してトレンチ積層コンデン
サを使用したＤＲＡＭセル形成方法を説明する。画定さ
れたゲート上にＣＶＤ酸化膜７を蒸着させて、ＲＩＥに
よるゲートの間に接触窓を開きシリコン基板までエツチ
ングしてトレンチ２を形成し、ストレージノード用シリ
コン１１を蒸着した後イオン注入若しくはｒＰＯｃ１３
Ｊをドーピングし、シリコン層１１に対してコンデンサ
領域を画定し、薄い誘電体膜１２を形成した後プレート
用多結晶シリコン１３でトレンチを満たす。
サを使用したＤＲＡＭセル形成方法を説明する。画定さ
れたゲート上にＣＶＤ酸化膜７を蒸着させて、ＲＩＥに
よるゲートの間に接触窓を開きシリコン基板までエツチ
ングしてトレンチ２を形成し、ストレージノード用シリ
コン１１を蒸着した後イオン注入若しくはｒＰＯｃ１３
Ｊをドーピングし、シリコン層１１に対してコンデンサ
領域を画定し、薄い誘電体膜１２を形成した後プレート
用多結晶シリコン１３でトレンチを満たす。
従って、高積層コンデンサを使用したＤＲＡＭセル形成
方法では「シリコンの厚さ×（コンデンサ外周囲＋接触
窓周囲）」だけ垂直領域の増えた分があるので厚いシリ
コンがない積層構造の蓄電池に比べて容量を相当増加さ
せることができる。そして、トレンチ積層コンデンサを
使用したＤＲＡＭセル形成方法ではストレージノード用
シリコン１１をドーピングすればトレンチ周囲に自動的
に不純物の拡散がなされ、静電容量は「トレンチの深さ
×接触窓周囲」だけ増加するようになる。
方法では「シリコンの厚さ×（コンデンサ外周囲＋接触
窓周囲）」だけ垂直領域の増えた分があるので厚いシリ
コンがない積層構造の蓄電池に比べて容量を相当増加さ
せることができる。そして、トレンチ積層コンデンサを
使用したＤＲＡＭセル形成方法ではストレージノード用
シリコン１１をドーピングすればトレンチ周囲に自動的
に不純物の拡散がなされ、静電容量は「トレンチの深さ
×接触窓周囲」だけ増加するようになる。
〈発明が解決しようとする課題〉
然しこのような従来の技術においては、第１図に示され
た通りＢ−Ｂ ’方向に写真作業のミスアラインメント
（ｍｉｓａｌｉｇｎｍｅｎｔ）にも拘らず画定された
ストレージノード用シリコン３が接触窓ｌを完全に被な
ければならないので、第１図と同じデザインを採択しな
ければならない、第２図に示した通りフィールドオキサ
イド６上のストレージノード１１の間が密接しているた
めデザインルールに違反する可能性があり、縦横比（Ｒ
ａ）の大きい（Ｒａ ＞１．２）型が形成されるのでシ
リコンｌｏａの厚さを薄く制限せざるを得ないようにな
る。第３図及び第４図に示す如く多結晶シリコン１１が
トレンチ２周囲に形成された不純物拡散領域８と全体的
に接触された接触抵抗には問題がないが、すぐそばに形
成されるトレンチの不純物拡散領域との電気的相互作用
による漏洩電流の問題が生じる。この漏洩電流は、高集
積回路においてトレンチ間隔が狭い程−層深刻になる問
題である。
た通りＢ−Ｂ ’方向に写真作業のミスアラインメント
（ｍｉｓａｌｉｇｎｍｅｎｔ）にも拘らず画定された
ストレージノード用シリコン３が接触窓ｌを完全に被な
ければならないので、第１図と同じデザインを採択しな
ければならない、第２図に示した通りフィールドオキサ
イド６上のストレージノード１１の間が密接しているた
めデザインルールに違反する可能性があり、縦横比（Ｒ
ａ）の大きい（Ｒａ ＞１．２）型が形成されるのでシ
リコンｌｏａの厚さを薄く制限せざるを得ないようにな
る。第３図及び第４図に示す如く多結晶シリコン１１が
トレンチ２周囲に形成された不純物拡散領域８と全体的
に接触された接触抵抗には問題がないが、すぐそばに形
成されるトレンチの不純物拡散領域との電気的相互作用
による漏洩電流の問題が生じる。この漏洩電流は、高集
積回路においてトレンチ間隔が狭い程−層深刻になる問
題である。
〈実施例〉
上記の問題点を解決する本発明の結合形積層構造コンデ
ンサを使用したＤＲＡＭ製造方法及び構造を添付図面を
用いて以下に詳細に説明する。
ンサを使用したＤＲＡＭ製造方法及び構造を添付図面を
用いて以下に詳細に説明する。
第５図は、−船積層構造コンデンサの容量を改善した高
積層コンデンサとトレンチ積層コンデンサをそれぞれ独
立的に適用するとき随伴する欠点を補完するため二つの
方法を共に組合せて適用したＤＲＡＭセルの平面を示す
。このＤＲＡＭセルにおいては、高積層コンデンサの接
触窓１と対角線に交叉してトレンチ２が形成され、上記
接触窓１とトレンチ２の周囲にコンデンサ領域３があり
、接触窓１とトレンチ２側にワードライン４が形成され
ている。
積層コンデンサとトレンチ積層コンデンサをそれぞれ独
立的に適用するとき随伴する欠点を補完するため二つの
方法を共に組合せて適用したＤＲＡＭセルの平面を示す
。このＤＲＡＭセルにおいては、高積層コンデンサの接
触窓１と対角線に交叉してトレンチ２が形成され、上記
接触窓１とトレンチ２の周囲にコンデンサ領域３があり
、接触窓１とトレンチ２側にワードライン４が形成され
ている。
次に、第６図（Ａ）から（Ｆ）までを参照して製造方法
を説明する。第６図（Ａ）に示すように、−殻内なりＲ
ＡＭセル製造工程順序によってゲート４まで画定された
層上にＣＶＤ酸化膜７を蒸着する。
を説明する。第６図（Ａ）に示すように、−殻内なりＲ
ＡＭセル製造工程順序によってゲート４まで画定された
層上にＣＶＤ酸化膜７を蒸着する。
第６図（Ｂ）に示すように、他の接触窓部位ｌはすべて
フォトレジスト９によって保護された状態でエツチング
してトレンチ２を形成する。第６図（Ｃ）に示すように
、多結晶或いは非晶質シリコンでシリコン１０をＣＶＤ
で蒸着（３０００（人〕以上）し、このときシリコン層
１０の厚さは、トレンチコンデンサが形成される部分の
キャパシタンスと比較することができる程度の大きさを
持つように調整する。
フォトレジスト９によって保護された状態でエツチング
してトレンチ２を形成する。第６図（Ｃ）に示すように
、多結晶或いは非晶質シリコンでシリコン１０をＣＶＤ
で蒸着（３０００（人〕以上）し、このときシリコン層
１０の厚さは、トレンチコンデンサが形成される部分の
キャパシタンスと比較することができる程度の大きさを
持つように調整する。
以後トレンチ２以外の余分の拡散領域のうちコンデンサ
と接触する接触窓ｌを開き、このとき開けられた接触窓
１以外のすべてのフォトレジストを保護する。
と接触する接触窓ｌを開き、このとき開けられた接触窓
１以外のすべてのフォトレジストを保護する。
又第６図（Ｄ）に示したように、厚いシリコン１０ａを
画定し、トレンチ部分のシリコンを完全に除去する。第
６図（Ｅ）に示したようにストレージノードシリコン１
１を蒸着し及びドーピングした後、接触窓１部位とトレ
ンチ２部位を両方のコンデンサで画定する。第６図（Ｆ
）に示すように、コンデンサ用薄い誘電体層１２を形成
した後プレート用多結晶シリコン１３を蒸着して形成す
る。
画定し、トレンチ部分のシリコンを完全に除去する。第
６図（Ｅ）に示したようにストレージノードシリコン１
１を蒸着し及びドーピングした後、接触窓１部位とトレ
ンチ２部位を両方のコンデンサで画定する。第６図（Ｆ
）に示すように、コンデンサ用薄い誘電体層１２を形成
した後プレート用多結晶シリコン１３を蒸着して形成す
る。
ここで、符号４はワードラインであり、６はフイールド
オキサイドで、８は不純物拡散領域である。
オキサイドで、８は不純物拡散領域である。
〈発明の効果〉
本発明による結合形積層構造コンデンサを使用したＤＲ
Ａ？ｌセル製造方法によるＤＲＡＭセルは、コンデンサ
を高積層コンデンサ構造とトレンチ積層コンデンサ構造
を交互に組合せて形成し、それぞれからシリコンの厚さ
とトレンチの深さを調節してコンデンサを比較すること
ができるように合わせることができる。第７図に示され
たように、厚いシリコンを利用した高積層コンデンサと
浅いトレンチコンデンサが交互に適用され、高積層間の
空間を広くしてやることによって上層面が緩慢になるだ
けでなくデザインルールも満足できるようになる。又ト
レンチを囲んでいる拡散領域間の最小距離が約２．５倍
以上に増加することにより、トレンチ間の漏洩電流を防
止することができる効果を有するようになる。
Ａ？ｌセル製造方法によるＤＲＡＭセルは、コンデンサ
を高積層コンデンサ構造とトレンチ積層コンデンサ構造
を交互に組合せて形成し、それぞれからシリコンの厚さ
とトレンチの深さを調節してコンデンサを比較すること
ができるように合わせることができる。第７図に示され
たように、厚いシリコンを利用した高積層コンデンサと
浅いトレンチコンデンサが交互に適用され、高積層間の
空間を広くしてやることによって上層面が緩慢になるだ
けでなくデザインルールも満足できるようになる。又ト
レンチを囲んでいる拡散領域間の最小距離が約２．５倍
以上に増加することにより、トレンチ間の漏洩電流を防
止することができる効果を有するようになる。
第１図は従来の高積層コンデンサの平面構造図、第２図
は第１図でのＢ−Ｂ’断面構造図、第３図は従来のトレ
ンチ積層コンデンサの平面構造図、 第４図は第３図でのＢ−Ｂ’断面構造図、第５図は本発
明による結合形積層構造コンデンサを使用したＤＲＡＭ
セル平面構造図、第６図（Ａ）から（Ｆ）までは第５図
のＡ−Ａ’断面図を用いて説明した本発明によるＤＲＡ
Ｍセル製造工程図、 第７図は第５図でのＢ−Ｂ ’断面構造図である。 １・・・高積層コンデンサ接触窓 ２・・・トレンチ積層コンデンサ接触窓３・・・コンデ
ンサ領域 ４・・・ワードライン５・・・電導線接触
窓 ６・・・フィールドオキサイド７・・・ＣＶＤ酸化
膜 ８・・・不純物拡散領域９・・・フォトレジス
ター １０・・・厚いシリコン層１０ａ・・・画定され
た厚いシリコン層１１・・・ストレージノード用シリコ
ン層１２・・・薄い誘電体膜 １３・・・プレート用シリコン層 第１圓 第 圓 図面の浄書（内容に変更なし） １包 Ｉ （Ｆ） 第 ７ 圓 手 続 補 正 書（方式） ％式％ ２−発明の名称 結合形積層構造コンデンサを使用した ＤＲＡＭセルの製造方法及び構造 １正をする者 ５件との関係 出 哩 人 名 称 金星エレク トロン株式会社 ２理人 １正命令の日付 平成２年９月２５日
は第１図でのＢ−Ｂ’断面構造図、第３図は従来のトレ
ンチ積層コンデンサの平面構造図、 第４図は第３図でのＢ−Ｂ’断面構造図、第５図は本発
明による結合形積層構造コンデンサを使用したＤＲＡＭ
セル平面構造図、第６図（Ａ）から（Ｆ）までは第５図
のＡ−Ａ’断面図を用いて説明した本発明によるＤＲＡ
Ｍセル製造工程図、 第７図は第５図でのＢ−Ｂ ’断面構造図である。 １・・・高積層コンデンサ接触窓 ２・・・トレンチ積層コンデンサ接触窓３・・・コンデ
ンサ領域 ４・・・ワードライン５・・・電導線接触
窓 ６・・・フィールドオキサイド７・・・ＣＶＤ酸化
膜 ８・・・不純物拡散領域９・・・フォトレジス
ター １０・・・厚いシリコン層１０ａ・・・画定され
た厚いシリコン層１１・・・ストレージノード用シリコ
ン層１２・・・薄い誘電体膜 １３・・・プレート用シリコン層 第１圓 第 圓 図面の浄書（内容に変更なし） １包 Ｉ （Ｆ） 第 ７ 圓 手 続 補 正 書（方式） ％式％ ２−発明の名称 結合形積層構造コンデンサを使用した ＤＲＡＭセルの製造方法及び構造 １正をする者 ５件との関係 出 哩 人 名 称 金星エレク トロン株式会社 ２理人 １正命令の日付 平成２年９月２５日
Claims (6)
- （１）画定されたゲート（４）の上に隔離用ＣＶＤ酸化
膜（７）が蒸着されている層からトレンチ積層コンデン
サとなる部分だけを画定してトレンチ（２）を形成する
工程と、 上記工程後厚いシリコン（１０）をＣＶＤで蒸着させ高
積層コンデンサとなる部分に接触窓（１）を開き厚いシ
リコーンをコンデンサ領域だけディファインした後スト
レージノード用シリコン（１１）を蒸着し、ドーピング
した後これを画定する工程と、 上記工程後コンデンサ用薄い誘電体膜（１２）を形成し
たプレート用多結晶シリコン（１３）を蒸着する工程を
含めて成されたことを特徴とする結合形積層構造コンデ
ンサを使用したＤＲＡＭセル製造方法。 - （２）請求項１において、 トレンチ（２）の深さと数千〔Å〕程度に蒸着される厚
いシリコン（１０ａ）の厚さはデザイン上の領域と垂直
的領域増分を考慮して同等なコンデンサを得るよう調節
する工程を含めて成されたことを特徴とする結合形積層
構造コンデンサを使用したＤＲＡＭセル製造方法。 - （３）請求項１において、 高積層コンデンサとなる部分の接触窓（１）だけを画定
するが厚いシリコン（１０ａ）及びＣＶＤ酸化膜（７）
を完全にエッチングしてシリコン基板の不純物拡散領域
が現われるようにする工程を含めて成されたことを特徴
とする結合形積層構造コンデンサを使用したＤＲＡＭセ
ル製造方法。 - （４）請求項１において、 デザイン上の高積層コンデンサ領域だけまでに厚いシリ
コン層（１０ａ）が残るようにし、それ以外の部分では
厚いシリコン層（１０ａ）を完全に除去する工程を含め
て成されたことを特徴とする結合形積層構造コンデンサ
を使用したＤＲＡＭセル製造方法。 - （５）画定された厚いシリコン層（１０ａ）上に形成さ
れたストレージノードシリコン層（１１）上部面と、 側面に沿って形成されたコンデンサ用高積層薄い誘電体
膜（１２）と、 トレンチに蒸着されたストレージノード用シリコン（１
１）上に形成されたトレンチ積層コンデンサ用薄い誘電
体膜（１２）と、 相互交代で形成された上記高積層コンデンサ用薄い誘電
体膜（１２）と、 トレンチ積層コンデンサ用薄い誘電体膜（１２）上に緩
慢に形成されたプレート用シリコン層（１３）を含めて
構成されたことを特徴とする結合形積層構造コンデンサ
を使用したＤＲＡＭセル構造。 - （６）請求項５において、 接触窓（１）とトレンチ（２）を相互交叉されるよう形
成して高積層コンデンサとトレンチ積層コンデンサが交
代で形成された構造を含めて構成されたことを特徴とす
る結合形積層構造コンデンサを使用したＤＲＡＭセル構
造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012491A KR950000500B1 (ko) | 1989-08-31 | 1989-08-31 | 디램셀 커패시터 제조방법 및 구조 |
| KR12491 | 1989-08-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03116970A true JPH03116970A (ja) | 1991-05-17 |
Family
ID=19289455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2182550A Pending JPH03116970A (ja) | 1989-08-31 | 1990-07-10 | 結合形積層構造コンデンサを使用したｄｒａｍセルの製造方法及び構造 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH03116970A (ja) |
| KR (1) | KR950000500B1 (ja) |
| DE (1) | DE4010610A1 (ja) |
| FR (1) | FR2651374A1 (ja) |
| GB (1) | GB2235578A (ja) |
| NL (1) | NL9000800A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930007194B1 (ko) * | 1990-08-14 | 1993-07-31 | 삼성전자 주식회사 | 반도체 장치 및 그 제조방법 |
| KR930005738B1 (ko) * | 1990-10-11 | 1993-06-24 | 삼성전자 주식회사 | Mist형 다이나믹 랜덤 액세스 메모리셀 및 그의 제조방법 |
| KR960026870A (ko) * | 1994-12-31 | 1996-07-22 | 김주용 | 반도체소자의 캐패시터 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63239969A (ja) * | 1987-03-27 | 1988-10-05 | Sony Corp | メモリ装置 |
| JPH01101664A (ja) * | 1987-10-15 | 1989-04-19 | Nec Corp | 半導体集積回路装置 |
| JPH01130556A (ja) * | 1987-11-17 | 1989-05-23 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62120070A (ja) * | 1985-11-20 | 1987-06-01 | Toshiba Corp | 半導体記憶装置 |
| JPH0685427B2 (ja) * | 1986-03-13 | 1994-10-26 | 三菱電機株式会社 | 半導体記憶装置 |
| JPS63146461A (ja) * | 1986-12-10 | 1988-06-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH01192163A (ja) * | 1988-01-28 | 1989-08-02 | Toshiba Corp | 半導体装置の製造方法 |
| DE3916228C2 (de) * | 1988-05-18 | 1995-06-22 | Toshiba Kawasaki Kk | Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung |
-
1989
- 1989-08-31 KR KR1019890012491A patent/KR950000500B1/ko not_active IP Right Cessation
-
1990
- 1990-03-30 GB GB9007157A patent/GB2235578A/en not_active Withdrawn
- 1990-04-02 DE DE4010610A patent/DE4010610A1/de not_active Ceased
- 1990-04-05 NL NL9000800A patent/NL9000800A/nl not_active Application Discontinuation
- 1990-06-13 FR FR9007343A patent/FR2651374A1/fr active Pending
- 1990-07-10 JP JP2182550A patent/JPH03116970A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63239969A (ja) * | 1987-03-27 | 1988-10-05 | Sony Corp | メモリ装置 |
| JPH01101664A (ja) * | 1987-10-15 | 1989-04-19 | Nec Corp | 半導体集積回路装置 |
| JPH01130556A (ja) * | 1987-11-17 | 1989-05-23 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4010610A1 (de) | 1991-03-14 |
| FR2651374A1 (fr) | 1991-03-01 |
| KR950000500B1 (ko) | 1995-01-24 |
| NL9000800A (nl) | 1991-03-18 |
| GB9007157D0 (en) | 1990-05-30 |
| KR910005305A (ko) | 1991-03-30 |
| GB2235578A (en) | 1991-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0653412A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH02312269A (ja) | 半導体記憶装置およびその製造方法 | |
| JP3222944B2 (ja) | Ｄｒａｍセルのキャパシタの製造方法 | |
| GB2244861A (en) | Integrated circuit capacitor | |
| JP2930110B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US5077232A (en) | Method of making stacked capacitor DRAM cells | |
| US5693554A (en) | Fabrication method for capacitor of stack-type DRAM cell | |
| JPH05198768A (ja) | 半導体記憶装置およびその製造方法 | |
| US5292679A (en) | Process for producing a semiconductor memory device having memory cells including transistors and capacitors | |
| US5233212A (en) | Semiconductor device having gate electrode spacing dependent upon gate side wall insulating dimension | |
| JPH0496272A (ja) | 高集積半導体メモリ装置及びその製造方法 | |
| US5508218A (en) | Method for fabricating a semiconductor memory | |
| JPH03116970A (ja) | 結合形積層構造コンデンサを使用したｄｒａｍセルの製造方法及び構造 | |
| JPH065802A (ja) | トンネル構造のｄｒａｍセル及びその製造方法 | |
| JP2797746B2 (ja) | 集積回路用容量素子の製作方法 | |
| JPH0276257A (ja) | 半導体メモリ素子 | |
| US5670806A (en) | Semiconductor memory device | |
| EP0317160B1 (en) | Semiconductor device having a side wall film and method of producing the same | |
| JP2674085B2 (ja) | ダイナミック型半導体記憶装置及びその製造方法 | |
| JPH01270344A (ja) | 半導体装置の製造方法 | |
| JP3305483B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0529579A (ja) | 半導体メモリ素子およびその素子分離領域の製造方法 | |
| JP2825759B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS63197368A (ja) | 半導体装置とその製造方法 | |
| JP2004527111A (ja) | 電荷蓄積のための電極配置およびその製造法 |