FR2651374A1 - Cellule de memoire a acces aleatoire (dram) comportant un condensateur en pile, et procede de production de celle-ci. - Google Patents
Cellule de memoire a acces aleatoire (dram) comportant un condensateur en pile, et procede de production de celle-ci. Download PDFInfo
- Publication number
- FR2651374A1 FR2651374A1 FR9007343A FR9007343A FR2651374A1 FR 2651374 A1 FR2651374 A1 FR 2651374A1 FR 9007343 A FR9007343 A FR 9007343A FR 9007343 A FR9007343 A FR 9007343A FR 2651374 A1 FR2651374 A1 FR 2651374A1
- Authority
- FR
- France
- Prior art keywords
- capacitor
- trench
- stack
- layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 44
- 239000010703 silicon Substances 0.000 claims abstract description 44
- 230000010354 integration Effects 0.000 claims abstract description 21
- 238000003860 storage Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims abstract description 9
- 239000010409 thin film Substances 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 239000002019 doping agent Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 238000005253 cladding Methods 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 101100520660 Drosophila melanogaster Poc1 gene Proteins 0.000 description 1
- 101100520662 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PBA1 gene Proteins 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
L'invention concerne le procédé de fabrication et la structure d'une cellule DRAM, utilisant un condensateur mixte en pile. Le procédé comprend les étapes consistant à: définir une première zone pour un condensateur en pile à tranchée et une deuxième zone pour un condensateur en pile à intégration supérieure. La structure de cellule DRAM de l'invention utilise une combinaison de condensateur en pile comprenant un film diélectrique (12) pour condensateur en pile, formé sur les faces supérieures et latérales de la couche de silicium de nud de stockage (11) formée sur la couche épaisse de silicium 10a définie, un autre film mince diélectrique (12) pour condensateur en pile à tranchée formé sur la couche de silicium de nud de stockage (11) déposé sur la tranchée, et une couche de silicium de placage (13) couvrant les surfaces des films minces diélectriques (12) pour à la fois le condensateur en pile à intégration supérieure et le condensateur en pile à tranchée, agencés de façon alternée.
Description
1 2651374
Cellule de mémoire à accès aléatoire (DRAM) comportant
un condensateur en pile, et procédé de production de celle-ci.
La présente invention a pour objet une cellule de mémoire à accès aléatoire (DRAM), utilisant un condensateur en pile mixte qui est formé par la combinaison alternée d'un condensateur en pile à intégration supérieure et d'un condensateur à tranchée, afin d'éliminer les espaces étroits et les obstacles à l'application des règles de conception parmi les noeuds de mémoire se présentant dans les condensateurs en pile à intégration supérieure, et aussi pour éliminer les problèmes d'isolation de tranchée à tranchée, se produisant dans le cas de tranchées très rapprochées, dans les
condensateurs en pile à tranchée.
Le procédé de fabrication d'une cellule DRAM, utilisant un condensateur mixte en pile, selon l'invention comprend les étapes consistant à: définir seulement une première zone pour un condensateur en pile à tranchée sur la couche portant un revêtement d'oxyde CVD isolant sur une porte définie et former une tranchée; déposer une couche épaisse de silicium par CVD, ouvrir une fenêtre de contact dans une deuxième zone pour un condensateur en pile à intégration supérieure et définir seulement la zone de condensateur pour la couche épaisse de silicium, et ensuite déposer, doper et définir la couche épaisse de silicium polycristallin pour noeuds de stockage; former un film diélectrique mince pour le condensateur et
déposer une couche de silicium polycristallin formant plaque.
De préférence, il comprend une étape de procédé consistant à ajuster la profondeur de la tranchée et l'épaisseur de la couche épaisse de silicium polycristallin, l'épaisseur de dépôt atteignant plusieurs milliers d'Angstrbms (10-9m) de façon à obtenir des capacités équivalentes, compte tenu de l'accroissement de la zone et de la superficie verticale.
2 2651374
Dans un mode de réalisation préféré, il comprend l'étape consistant à définir seulement la fenêtre de contact pour le condensateur en pile supérieur pour graver complètement la couche épaisse de silicium et la couche d'oxyde CVD et exposer la zone dans laquelle le dopant a
diffusé du substrat de silicium polycristallin.
Il comprend avantageusement l'étape consistant à éliminer la couche épaisse de silicium, sauf la zone réservée
pour condensateur en pile à intégration supérieure.
L'invention concerne également une structure de cellule DRAM utilisant une combinaison de condensateur en pile, qui comprend un film diélectrique pour condensateur en pile, formé sur les faces supérieures et latérales de la couche de silicium de noeud de stockage formée sur la couche épaisse de silicium définie, un autre film mince diélectrique pour condensateur en pile à tranchée formé sur la couche de silicium de noeud de stockage déposé sur la tranchée, et une couche de silicium de placage couvrant les surfaces des films minces diélectriques pour à la fois le condensateur en pile à intégration supérieure et le condensateur en pile à tranchée,
agencés de façon alternée.
De préférence, les fenêtres de contact et les tranchées sont agencées de façon alternée pour être en diagonale et former en alternance le condensateur en pile à intégration
supérieure et le condensateur en pile à tranchée.
L'invention sera mieux comprise à l'aide des dessins annexés, dans lesquels les figures représentent: figure 1: une vue plan d'un condensateur en pile à intégration supérieure classique; figure 2: une vue en coupe suivant la ligne B-B de la figure 1; figure 3: une vue plan d'un condensateur en pile à tranchée classique;
3 2651374
figure 4: une vue plan suivant la ligne B-B' de la figure 3; figure 5: une vue plan d'une cellule de DRAM utilisant un condensateur mixte en pile selon la présente invention; figure 6: (A) à (F): les opérations de fabrication d'une DRAM selon la présente invention, illustrées par des vues en coupe suivant la ligne A-A' de la figure 5; figure 7: une vue en coupe suivant la ligne B-B' de la
figure 5.
Les indices numériques des dessins représentent les éléments suivants: L'indice de référence 1 désigne une fenêtre de contact d'un condensateur en pile à intégration supérieure, 2 désigne une fenêtre de contact d'un condensateur en pile à tranchée, 3 désigne une zone de capacité, 4 une ligne de mots, 5 une fenêtre de contact d'une ligne d'interconnexion, 6 un oxyde de champ, 7 une couche d'oxyde obtenue par dépôt chimique en phase vapeur (CVD), 8 une zone de diffusion de dopant, 9 une résine formant plaque photosensible, 10 une couche épaisse de silicium, 1oa une couche épaisse définie de silicium, 11 une couche de silicium pour noeud de mémoire, 12 un film
diélectriques mince, 13 une couche de silicium formant plaque.
Selon la technique antérieure, comme représentée sur les figures 1 à 4, l'augmentation de la capacité d'un condensateur en pile est obtenue par un procédé d'empilement d'une couche de silicium polycristallin épaisse principalement pour étendre la superficie verticale, ou par un procédé de
formation de tranchées peu profondes.
Ces procédés sont mis en oeuvre comme suit: Tout d'abord, on décrira l'utilisation d'un condensateur en pile à intégration supérieure pour une cellule DRAM. Sur les figures 5, 1 et 2, la couche 7 d'oxyde CVD et la couche 10a épaisse de silicium polycristallin sont déposées séquentiellement sur les portes déjà définies. Ensuite, les
4 2651374
fenêtres de contact i du condensateur en pile à intégration
supérieure sont ouvertes par gravure ionique réactive (RIE).
Une couche de silicium 11 pour un noeud de mémoire est alors déposée par CVD, et dopée au moyen soit d'une implantation d'ions, soit d'une diffusion de POC1 vapeur. Puis, la zone de condensateur 3 portant une pile 3 de couches épaisses de silicium 10a et de couches de silicium de noeuds de mémoire 11
est définie par le procédé classique de photogravure.
Enfin, le film diélectrique mince 12 est formé sur la couche de silicium de noeud de mémoire 11 et la couche de
silicium polycristallin 13 formant plaque est recouverte.
La référence 4 désigne une ligne de mots, 6 désigne un
oxyde de champ et 8 une zone à dopant diffusé.
Enfin, en se référant aux figures 3 et 4, le traitement séquentiel d'un condensateur en pile à tranchée pour une cellule de DRAM sera décrit ciaprès. La couche 7 d'oxyde CVD est déposée par CVD sur les portes définies; des fenêtres de contact sont ouvertes par gravure ionique réactive (RIE) entre
les portes et l'oxyde est gravé jusqu'au substrat de silicium.
Ensuite, la tranchée 2 est créée par gravure en profondeur dans le substrat de silicium, puis on recouvre avec la couche 11 de silicium de stockage, dopée par implantation d'ions ou diffusion de POCl 3 vapeur. Enfin, la zone de capacité est définie, et le film mince diélectrique 12 et la couche de silicium 13 formant plaque sont déposées l'une après l'autre. Ensuite, suivant la structure de la cellule de DRAM utilisant un condensateur en pile à intégration supérieure, l'incrémentation dans la zone verticale par une grande épaisseur de silicium X (l'épaisseur de la périphérie du condensateur + l'épaisseur de la périphérie de la fenêtre de contact) élève la capacité de la cellule DRAM dans une
2651374
proportion importante par rapport à celle du condensateur en
pile sans couche épaisse de silicium.
Dans la construction de la cellule DRAM utilisant un condensateur en pile à tranchée, le dopage de la couche de silicium 11 pour les noeuds de stockage a pour résultat la diffusion automatique du dopant dans le voisinage immédiat de la tranchée et la capacité s'accroit dans une proportion de la profondeur de la tranchée et la capacité s'accroît dans une proportion de la (profondeur de la tranchée X surface périphérique de la fenêtre de contact) par rapport au
condensateur en pile classique.
Toutefois, dans la technique antérieure décrite ci-
dessus, la couche de silicium 3 de noeud de stockage définie doit recouvrir toute la fenêtre de contact 1, malgré le décalage dans le sens de la ligne B-B' de la figure 1. En conséquence, il faut appliquer la conception selon la figure 1. Comme représenté à la figure 2, l'espace compris entre deux noeuds de stockage 11 sur l'oxyde de champ 6 est tellement étroit que la forme concave peut être constituée
avec un rapport de forme élevé (D> 1, 2).
Ainsi, l'épaisseur de la couche de silicium 1oa doit
être limitée.
De plus, comme représenté sur les figures 3 et 4, le silicium polycristallin 11 entre en contact avec pratiquement toute la région 8 dans laquelle le dopant a diffusé, qui est formée autour de la tranchée 2, pour éliminer les problèmes de résistance de contact. Toutefois, l'interaction électrique entre les régions voisines des tranchées, dans lesquelles le dopant a diffusé, provoque une fuite de courant, qui a tendance à s'élever lorsque la distance entre les tranchées est plus étroite, dans un circuit intégré à haut niveau d'intégration. La structure de la cellule DRAM utilisant un condensateur en pile mixte et un procédé pour sa fabrication sont décrits ci-après en se référant aux dessins annexés, dans lesquels les figures représentent: La figure 5 représente une structure fondamentale d'une cellule DRAM qui utilise en combinaison la structure de condensateur en pile à intégration supérieure et celle du condensateur en pile à tranchée pour éviter les défauts provenant de l'application à une cellule DRAM de chacune de ces structures indépendamment l'une de l'autre. On appelle ce
nouveau type de condensateur - condensateur mixte -
En se référant à la figure 5, les tranchées 2 sont placées en diagonale par rapport à la fenêtre de contact 1 du condensateur en pile à intégration supérieure, chaque zone de condensateur 3 couvrant respectivement la fenêtre de contact 1 et la tranchée, et une ligne de mots 4 étant formée juste à côté de la fenêtre 1 et la tranchée 2, entre lesquelles est
placée la fenêtre de contact 5 de ligne de bits.
Les figures 6 (A) à 6 (G) illustrent la suite des opérations de fabrication selon la présente invention. Comme illustré à la figure 6 (A), la couche 7 d'oxyde CVD est déposée à la surface avec les portes 4 définies par les mêmes étapes que lors de la fabrication d'une cellule DRAM classique; à la figure 6 (B), la tranchée 2 est formée par gravure en profondeur d'un substrat,les autres régions étant protégées par une résine photosensible 9; à la figure 6 (C), du silicium polycristallin ou de silicium amorphe. Sont déposées (plus de 3000 A) par CVD pour la couche épaisse de silicium 10, dont l'épaisseur doit être ajustée de façon que la capacité du condensateur en pile à intégration supérieure soit équivalente à celle du condensateur à tranchée. Ensuite, une fenêtre de contact 1 est ouverte pour être mise en contact avec les autres régions dans lesquelles le dopant a diffusé, pour donner plus tard des condensateurs en pile à intégration supérieure, toutes les régions étant protégées par la résine
photosensible, sauf la fenêtre 1.
A la figure 6 (D), après la définition de la couche épaisse de silicium loa, le silicium est complètement éliminé sur les zones des tranchées; à la figure 6 (E), la couche de silicium 11 pour le noeud de stockage est déposée, dopée et définie sur les deux condensateurs dans la fenêtre 1 et la tranchée 2; à la figure 6 (F), la couche mince diélectrique pour condensateur est formée et la couche de silicium
polycristallin 13 est déposée.
La référence numérique 4 désigne une ligne de mots, 6
un oxyde de champ, et 8 une zone de diffusion de dopant.
Ainsi, la cellule DRAM fabriquée selon la présente invention combine de façon alternée un condensateur en pile à intégration supérieure et un condensateur en pile à tranchée, pour former le condensateur mixte. L'épaisseur de la couche épaisse de silicium et la profondeur de la tranchée sont ajustées pour harmoniser les capacités. De plus, comme représenté à la figure 7, le condensateur en pile à intégration supérieure et le condensateur à tranchée étroite, utilisant tous les deux des couches épaisses de silicium et étant appliqués en alternance, élargissent l'espace compris entre les couches en pile supérieures, non seulement pour aplanir la surface de la couche supérieure, mais aussi pour satisfaire aux règles de conception. De plus, la distance minimale entre les zones de diffusion entourant les tranchées s'accroît 2,5 fois de manière à éviter le courant de fuite
entre les tranchées.
8 2651374
Claims (6)
1. Procédé de fabrication d'une cellule DRAM, utilisant un condensateur mixte en pile, caractérisé en ce qu'il comprend les étapes consistant à: définir seulement une première zone pour un condensateur en pile à tranchée sur la couche portant un revêtement (7) d'oxyde CVD isolant sur une porte 7 définie et former une tranchée (2); déposer une couche épaisse de silicium 10 par CVD, ouvrir une fenêtre de contact (1) dans une deuxième zone pour un condensateur en pile à intégration supérieure et définir seulement la zone de condensateur pour la couche épaisse de silicium, et ensuite déposer, doper et définir la couche épaisse de silicium polycristallin (11) pour noeuds de stockage; former un film diélectrique mince (12) pour le condensateur et déposer une
couche de silicium polycristallin formant plaque.
2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend une étape de procédé consistant à ajuster la profondeur de la tranchée (2) et l'épaisseur de la couche épaisse de silicium polycristallin (10a), l'épaisseur de dépôt atteignant plusieurs milliers d'Angstrâms (10-9m) de façon à obtenir des capacités équivalentes, compte tenu de
l'accroissement de la zone et de la superficie verticale.
3. Procédé selon la revendication 1, caractérisé en ce qu'il comprend l'étape consistant à définir seulement la fenêtre de contact (1) pour le condensateur en pile supérieur pour graver complètement la couche épaisse de silicium (10a) et la couche (7) d'oxyde CVD et exposer la zone dans laquelle
le dopant a diffusé du substrat de silicium polycristallin.
4. Procédé selon la revendication 1, caractérisé en ce qu'il comprend l'étape consistant à éliminer la couche épaisse de silicium (10a), sauf la zone réservée pour condensateur en
pile à intégration supérieure.
9 2651374
5. Structure de cellule DRAM utilisant une combinaison de condensateur en pile, caractérisée en ce qu'elle comprend un film diélectrique (12) pour condensateur en pile, formé sur les faces supérieures et latérales de la couche de silicium de noeud de stockage (11) formée sur la couche épaisse de silicium 10oa définie, un autre film mince diélectrique (12) pour condensateur en pile à tranchée formé sur la couche de silicium de noeud de stockage (11) déposé sur la tranchée, et une couche de silicium de placage (13) couvrant les surfaces des films minces diélectriques (12) pour à la fois le condensateur en pile à intégration supérieure et le
condensateur en pile à tranchée, agencés de façon alternée.
6. Structure de cellule DRAM selon la revendication 5, caractérisé en ce que les fenêtres de contact (1) et les tranchées (2) sont agencées de façon alternée pour être en diagonale et former en alternance le condensateur en pile à
intégration supérieure et le condensateur en pile à tranchée.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012491A KR950000500B1 (ko) | 1989-08-31 | 1989-08-31 | 디램셀 커패시터 제조방법 및 구조 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2651374A1 true FR2651374A1 (fr) | 1991-03-01 |
Family
ID=19289455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9007343A Pending FR2651374A1 (fr) | 1989-08-31 | 1990-06-13 | Cellule de memoire a acces aleatoire (dram) comportant un condensateur en pile, et procede de production de celle-ci. |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH03116970A (fr) |
| KR (1) | KR950000500B1 (fr) |
| DE (1) | DE4010610A1 (fr) |
| FR (1) | FR2651374A1 (fr) |
| GB (1) | GB2235578A (fr) |
| NL (1) | NL9000800A (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930007194B1 (ko) * | 1990-08-14 | 1993-07-31 | 삼성전자 주식회사 | 반도체 장치 및 그 제조방법 |
| KR930005738B1 (ko) * | 1990-10-11 | 1993-06-24 | 삼성전자 주식회사 | Mist형 다이나믹 랜덤 액세스 메모리셀 및 그의 제조방법 |
| KR960026870A (ko) * | 1994-12-31 | 1996-07-22 | 김주용 | 반도체소자의 캐패시터 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63146461A (ja) * | 1986-12-10 | 1988-06-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPS63239969A (ja) * | 1987-03-27 | 1988-10-05 | Sony Corp | メモリ装置 |
| JPH01192163A (ja) * | 1988-01-28 | 1989-08-02 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62120070A (ja) * | 1985-11-20 | 1987-06-01 | Toshiba Corp | 半導体記憶装置 |
| JPH0685427B2 (ja) * | 1986-03-13 | 1994-10-26 | 三菱電機株式会社 | 半導体記憶装置 |
| JPH01101664A (ja) * | 1987-10-15 | 1989-04-19 | Nec Corp | 半導体集積回路装置 |
| JPH0666437B2 (ja) * | 1987-11-17 | 1994-08-24 | 富士通株式会社 | 半導体記憶装置及びその製造方法 |
| DE3916228C2 (de) * | 1988-05-18 | 1995-06-22 | Toshiba Kawasaki Kk | Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung |
-
1989
- 1989-08-31 KR KR1019890012491A patent/KR950000500B1/ko not_active IP Right Cessation
-
1990
- 1990-03-30 GB GB9007157A patent/GB2235578A/en not_active Withdrawn
- 1990-04-02 DE DE4010610A patent/DE4010610A1/de not_active Ceased
- 1990-04-05 NL NL9000800A patent/NL9000800A/nl not_active Application Discontinuation
- 1990-06-13 FR FR9007343A patent/FR2651374A1/fr active Pending
- 1990-07-10 JP JP2182550A patent/JPH03116970A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63146461A (ja) * | 1986-12-10 | 1988-06-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPS63239969A (ja) * | 1987-03-27 | 1988-10-05 | Sony Corp | メモリ装置 |
| JPH01192163A (ja) * | 1988-01-28 | 1989-08-02 | Toshiba Corp | 半導体装置の製造方法 |
Non-Patent Citations (4)
| Title |
|---|
| INTERNATIONAL ELECTRON DEVICES MEETING 1988, San Francisco, CA, 1988: Technical Digest, pages 600-603, IEEE, New York, US; H. WATANABE et al.: "Stacked capacitor cells for high-density dynamic RAMs" * |
| PATENT ABSTRACTS OF JAPAN, vol. 12, no. 407 (E-675)[3254], 27 octobre 1988; & JP-A-63 146 461 (MITSUBISHI ELECTRIC CORP.) 18-06-1988 * |
| PATENT ABSTRACTS OF JAPAN, vol. 13, no. 44 (E-710)[3392], 31 janvier 1989; & JP-A-63 239 969 (SONY CORP.) 05-10-1988 * |
| PATENT ABSTRACTS OF JAPAN, vol. 13, no. 483 (E-839)[3831], 2 novembre 1989; & JP-A-1 192 163 (TOSHIBA CORP.) 02-08-1989 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4010610A1 (de) | 1991-03-14 |
| KR950000500B1 (ko) | 1995-01-24 |
| JPH03116970A (ja) | 1991-05-17 |
| NL9000800A (nl) | 1991-03-18 |
| GB9007157D0 (en) | 1990-05-30 |
| KR910005305A (ko) | 1991-03-30 |
| GB2235578A (en) | 1991-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100413905B1 (ko) | 반도체 칩 및 그의 제조 프로세스 | |
| US5468670A (en) | Method for fabricating a semiconductor memory device having a stacked capacitor cell | |
| US5387532A (en) | Semiconductor memory having capacitor electrode formed above bit line | |
| EP0430404B1 (fr) | Procédé de fabrication d'un condensateur pour une cellule du type DRAM | |
| KR100197763B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| US5460996A (en) | Method for the fabrication of a stacked capacitor all in the dynamic semiconductor memory device | |
| US11374010B2 (en) | Memory device and method of fabricating same | |
| US5792686A (en) | Method of forming a bit-line and a capacitor structure in an integrated circuit | |
| NL8803117A (nl) | Gestapelde condensator-dram-cel. | |
| JPH0715950B2 (ja) | ピン構造の積層型コンデンサを有するｄｒａｍセルの製造方法 | |
| US5292679A (en) | Process for producing a semiconductor memory device having memory cells including transistors and capacitors | |
| US5233212A (en) | Semiconductor device having gate electrode spacing dependent upon gate side wall insulating dimension | |
| US5457063A (en) | Method for fabricating a capacitor for a dynamic random access memory cell | |
| US5104821A (en) | Method for fabricating stacked capacitors in a DRAM cell | |
| US5451539A (en) | Method for fabricating capacitor of semiconductor memory device | |
| JPH10189895A (ja) | 半導体装置の製造方法 | |
| FR2651374A1 (fr) | Cellule de memoire a acces aleatoire (dram) comportant un condensateur en pile, et procede de production de celle-ci. | |
| JP2633395B2 (ja) | 半導体メモリ素子の製造方法 | |
| US7745809B1 (en) | Ultra high density phase change memory having improved emitter contacts, improved GST cell reliability and highly matched UHD GST cells using column mirco-trench strips | |
| US5449636A (en) | Method for the fabrication of DRAM cell having a trench in the field oxide | |
| US5468671A (en) | Method for fabricating stacked capacitor of semiconductor memory device | |
| FR2830124A1 (fr) | Memoire vive | |
| EP0317160B1 (fr) | Dispositif semi-conducteur comportant un film sur la paroi latérale et procédé pour le fabriquer | |
| EP1037265B1 (fr) | Condensateur DRAM en forme de cuvette et son procédé de manufacture | |
| FR2826779A1 (fr) | Contact antistatique pour ligne en silicium polycristallin |