JPS63197368A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPS63197368A JPS63197368A JP62028047A JP2804787A JPS63197368A JP S63197368 A JPS63197368 A JP S63197368A JP 62028047 A JP62028047 A JP 62028047A JP 2804787 A JP2804787 A JP 2804787A JP S63197368 A JPS63197368 A JP S63197368A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- film
- cell plate
- capacitor electrode
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 230000001590 oxidative effect Effects 0.000 abstract 2
- 230000008021 deposition Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000013039 cover film Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000003127 knee Anatomy 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
スタソクトキャパシタ型ＤＲＡＭセルおよびその製造方
法であって、筒状のスタソクトキャパシタを４層ポリシ
リコンプロセスからなる。
法であって、筒状のスタソクトキャパシタを４層ポリシ
リコンプロセスからなる。
本発明は半導体装置およびその製造方法に関し、更に詳
しく言えば、４層のポリシリコン膜を設けることにより
キャパシタンスを増大したダイナミック・ランダム・ア
クセス・メモリ （ＤＲＡＭ）セルとそれの製造方法に
関するものである。
しく言えば、４層のポリシリコン膜を設けることにより
キャパシタンスを増大したダイナミック・ランダム・ア
クセス・メモリ （ＤＲＡＭ）セルとそれの製造方法に
関するものである。
第３図に断面図で示されるスタックドキャパシタ型ＤＲ
ＡＭセルは知られたものであり、同図において、３１は
シリコン基板、３２と３３は基板３１に作られたソース
領域とドレイン領域、３４はフィールド酸化膜、３５は
ワードライン、３６と３７はＳｉＯ２膜、３８はキャパ
シタ電極、３９はセルプレート、４ｏはキャパシタ絶縁
膜、４１は５ｉ０２膜、４２は絶縁膜（例えばＰＳＧ
膜） 、４３はビットライン、４４はカバー膜である。
ＡＭセルは知られたものであり、同図において、３１は
シリコン基板、３２と３３は基板３１に作られたソース
領域とドレイン領域、３４はフィールド酸化膜、３５は
ワードライン、３６と３７はＳｉＯ２膜、３８はキャパ
シタ電極、３９はセルプレート、４ｏはキャパシタ絶縁
膜、４１は５ｉ０２膜、４２は絶縁膜（例えばＰＳＧ
膜） 、４３はビットライン、４４はカバー膜である。
第３図に示されるポリシリコン膜３９、キャパシタ絶縁
膜４０、セルプレート３９で構成されるキャパシタは従
来のプレーナ型ＤＲＡＭセルに比べてキャパシタンスが
大であるという利点がある。
膜４０、セルプレート３９で構成されるキャパシタは従
来のプレーナ型ＤＲＡＭセルに比べてキャパシタンスが
大であるという利点がある。
ＤＲＡＭセルの高集積化に伴い、ポリシリコン膜３９、
セルプレート４１なども微細化される傾向にあるが、そ
の一方で、ソフトエラー・レートを抑止するにはキャパ
シタに３０ｆＦ程度のキャパシタンスが要求される。そ
こで、ＤＲＡＭセルの高集積化を実現する一方でキャパ
シタの容量を大にする必要があり、従来のスタックドキ
ャパシタ型ＤＲＡＭセルのキャパシタンスを高めること
が求められている。
セルプレート４１なども微細化される傾向にあるが、そ
の一方で、ソフトエラー・レートを抑止するにはキャパ
シタに３０ｆＦ程度のキャパシタンスが要求される。そ
こで、ＤＲＡＭセルの高集積化を実現する一方でキャパ
シタの容量を大にする必要があり、従来のスタックドキ
ャパシタ型ＤＲＡＭセルのキャパシタンスを高めること
が求められている。
本発明はこのような点に鑑みて創作されたもので、高集
積度をもち、かつ、キャパシタンスの大なるＤＲＡＭセ
ルとその製造方法を提供することを目゛的とする。
積度をもち、かつ、キャパシタンスの大なるＤＲＡＭセ
ルとその製造方法を提供することを目゛的とする。
第１図は本発明実施例であるスタックドキャパシタの断
面図で、図中、１１は半導体基板（例えばｐ型シリコン
基板）、１２と１３は基板１１に形成されたソース領域
とドレイン領域、１４はフィールド酸化膜、１５はワー
ドライン、１６と１７は絶縁膜（Ｓｉ０２ＭＷ） 、１
８はポリシリコンのキャパシタ電極、１９は絶縁膜、２
０はセルプレート、２１は絶縁膜（５ｉＯｚＩｌり 、
２２はキャパシタ電極１８に連結されたポリシリコン膜
、２３は絶縁膜（ＰＳＧ Ｉ！Ｊ） 、２４はビットラ
イン、２５はカバー膜である。
面図で、図中、１１は半導体基板（例えばｐ型シリコン
基板）、１２と１３は基板１１に形成されたソース領域
とドレイン領域、１４はフィールド酸化膜、１５はワー
ドライン、１６と１７は絶縁膜（Ｓｉ０２ＭＷ） 、１
８はポリシリコンのキャパシタ電極、１９は絶縁膜、２
０はセルプレート、２１は絶縁膜（５ｉＯｚＩｌり 、
２２はキャパシタ電極１８に連結されたポリシリコン膜
、２３は絶縁膜（ＰＳＧ Ｉ！Ｊ） 、２４はビットラ
イン、２５はカバー膜である。
本発明実施例は従来のスタックドキャパシタの上にキャ
パシタ絶縁膜２１を介してキャパシタ電極１８に連結さ
れたポリシリコン膜２２を設けたものである。
パシタ絶縁膜２１を介してキャパシタ電極１８に連結さ
れたポリシリコン膜２２を設けたものである。
上記した装置においては、セルプレート２ｏの上ニーｔ
−ヤパシタ電極１８に連結されたポリシリコン膜を設け
ることによりキャパシタ電極の実効面積が大になり、キ
ャパシタンスが増大するものである。
−ヤパシタ電極１８に連結されたポリシリコン膜を設け
ることによりキャパシタ電極の実効面積が大になり、キ
ャパシタンスが増大するものである。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
再び第１図と第３図を参照すると、本発明実施例は第３
図に示される従来のスタックドキャパシタのセルプレー
トの上に、キャパシタ電極１８に連結されたポリシリコ
ン膜２２を設けたことにより、キャパシタ電極の実効面
積を増大し、それによってキャパシタンスを向上するも
のである。
図に示される従来のスタックドキャパシタのセルプレー
トの上に、キャパシタ電極１８に連結されたポリシリコ
ン膜２２を設けたことにより、キャパシタ電極の実効面
積を増大し、それによってキャパシタンスを向上するも
のである。
次に、第２図を参照して本発明実施例を作る工程につい
て説明する。第２図（ａ）には、従来のスタックドキャ
パシタが示され、シリコン基ｉｌｌ上に５ｔ０２膜１６
．１７を介し、ワードライン１５が配置され、基板のソ
ース領域とコンタクトをとったキャパシタ電極１８が設
けられ、その上にはキャパシタ絶縁膜１９を介してセル
プレート２０が配置されている。
て説明する。第２図（ａ）には、従来のスタックドキャ
パシタが示され、シリコン基ｉｌｌ上に５ｔ０２膜１６
．１７を介し、ワードライン１５が配置され、基板のソ
ース領域とコンタクトをとったキャパシタ電極１８が設
けられ、その上にはキャパシタ絶縁膜１９を介してセル
プレート２０が配置されている。
次いで、セルプレート２０上に図示しないレジストＩＪ
をパターニングし、それをマスクにするエツチングでキ
ャパシタ電極１８に達するコンタクトホール２６を形成
し、セルブレー）２０の表面を酸化してキャパシタ絶縁
膜２１を作る（第２図（ｂ））。
をパターニングし、それをマスクにするエツチングでキ
ャパシタ電極１８に達するコンタクトホール２６を形成
し、セルブレー）２０の表面を酸化してキャパシタ絶縁
膜２１を作る（第２図（ｂ））。
次に、ポリシリコンを堆積してコンタクトホール２６を
埋め込み、第２図（Ｃ１に示される如くパターニングし
てセルプレート（２０）とキャパシタ電極１８を覆うポ
リシリコン膜２２を作る。コンタクトホール２６はポリ
シリコンで埋め込まれているので、ポリシリコン膜２２
はキャパシタ電極１日に連結され、キャパシタ電極の実
効面積が増大する。次いでブロック酸化によってポリシ
リコンｌ！ｌ！２２の表面に５ｉ０２膜２７を形成する
。
埋め込み、第２図（Ｃ１に示される如くパターニングし
てセルプレート（２０）とキャパシタ電極１８を覆うポ
リシリコン膜２２を作る。コンタクトホール２６はポリ
シリコンで埋め込まれているので、ポリシリコン膜２２
はキャパシタ電極１日に連結され、キャパシタ電極の実
効面積が増大する。次いでブロック酸化によってポリシ
リコンｌ！ｌ！２２の表面に５ｉ０２膜２７を形成する
。
次いで、全面にＰＳＧを堆積してＰＳＧ膜２３を作り、
その表面を平坦化した後にドレイン領域に達するコンタ
クトホールを形成し、Ａ１を蒸着しパターニングしてビ
ットライン２４を形成し、その上にＰＳＧを＃１積して
カバー膜２５を作って第１図に示されるＤＲＡ？Ｉセル
を完成する。
その表面を平坦化した後にドレイン領域に達するコンタ
クトホールを形成し、Ａ１を蒸着しパターニングしてビ
ットライン２４を形成し、その上にＰＳＧを＃１積して
カバー膜２５を作って第１図に示されるＤＲＡ？Ｉセル
を完成する。
以上述べてきたように本発明によれば、微細化されても
ソフトエラーの発生を抑えるに必要なキャパシタンスが
得られるＤＲＡＭセルが形成されうるので、ＤＲＡＭセ
ルの高集積化に有効である。
ソフトエラーの発生を抑えるに必要なキャパシタンスが
得られるＤＲＡＭセルが形成されうるので、ＤＲＡＭセ
ルの高集積化に有効である。
第１図は本発明実施例の断面図、
第２図（ａ） 、 （ｂ） 、 （Ｃ）は本発明実施例
を作る工程の図、 第３図は従来のスタックドキャパシタセルの断面図であ
る。 第１図と第２図において、 １１はシリコン基板、 １２はソース領域、 １３はドレイン領域、 １４はフィールド酸化膜、 １５はワードライン、 １６と１７は ５ｉ０２膜、 １８はキャパシタ電極、 １９は ５ｉ０２膜、 ２０はセルプレート、 ２１はキャパシタ絶縁膜、 ２２はポリシリコン膜、 ２３はＰｓｃ ｇ＊、 ２４はビットライン、 ２５はカバー膜、 ２６はコンタクトホール、 ２７は５３０２膜である。 代理人 弁理士 久木元 彰 復代理人 弁理士 大 菅 義 之 参シ旅忠り躯作る１４ 第２図
を作る工程の図、 第３図は従来のスタックドキャパシタセルの断面図であ
る。 第１図と第２図において、 １１はシリコン基板、 １２はソース領域、 １３はドレイン領域、 １４はフィールド酸化膜、 １５はワードライン、 １６と１７は ５ｉ０２膜、 １８はキャパシタ電極、 １９は ５ｉ０２膜、 ２０はセルプレート、 ２１はキャパシタ絶縁膜、 ２２はポリシリコン膜、 ２３はＰｓｃ ｇ＊、 ２４はビットライン、 ２５はカバー膜、 ２６はコンタクトホール、 ２７は５３０２膜である。 代理人 弁理士 久木元 彰 復代理人 弁理士 大 菅 義 之 参シ旅忠り躯作る１４ 第２図
Claims (2)
- （１）半導体基板（１１）に形成されたソース領域（１
２）の両端部の上方にそれぞれワードライン（１５）が
配置され、ワードライン（１５）の間にソース領域（１
２）とコンタクトをとるキャパシタ電極（１８）が設け
られ、同電極の上にセルプレート（２０）が配置された
ダイナミック・ランダム・アクセス・メモリセルにおい
て、 セルプレート（２０）の上方にはセルプレートのほぼ中
央のコンタクトホールを介してキャパシタ電極（１８）
とコンタクトをとるポリシリコン膜（２２）がキャパシ
タ絶縁膜２１を介して配置されてなることを特徴とする
半導体装置。 - （２）半導体基板（１１）にソース領域（１２）、ドレ
イン領域（１３）を形成し、ソース領域（１２）の両端
部上にワードライン（１５）を形成し、ワードライン（
１５）の間にソース領域（１２）とコンタクトをとるキ
ャパシタ電極とその上にセルプレート（２０）を形成す
るダイナミック・ランダム・アクセス・メモリを作る工
程において、 セルプレート（２０）のほぼ中央にキャパシタ電極（１
８）に達するコンタクトホール（２６）を形成する工程
、 セルプレート（２０）の表面にキャパシタ絶縁膜を形成
する工程、 コンタクトホール（２６）を埋め込み、かつ、セルプレ
ート（２０）とキャパシタ電極を覆う多結晶シリコン膜
（２２）を形成しその表面に酸化膜（２７）を形成する
工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62028047A JPS63197368A (ja) | 1987-02-12 | 1987-02-12 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62028047A JPS63197368A (ja) | 1987-02-12 | 1987-02-12 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63197368A true JPS63197368A (ja) | 1988-08-16 |
Family
ID=12237834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62028047A Pending JPS63197368A (ja) | 1987-02-12 | 1987-02-12 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63197368A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04225557A (ja) * | 1990-04-03 | 1992-08-14 | Electron & Telecommun Res Inst | スタック構造のｄｒａｍセル |
| US5219781A (en) * | 1988-12-08 | 1993-06-15 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing semiconductor memory device having a stacked type capacitor |
| US5248628A (en) * | 1989-09-08 | 1993-09-28 | Kabushiki Kaisha Toshiba | Method of fabricating a semiconductor memory device |
| US5270238A (en) * | 1991-05-24 | 1993-12-14 | Hyundai Electronics Industries Co., Ltd. | Method of making a semiconductor memory device having a double-stacked capacitor structure |
-
1987
- 1987-02-12 JP JP62028047A patent/JPS63197368A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5219781A (en) * | 1988-12-08 | 1993-06-15 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing semiconductor memory device having a stacked type capacitor |
| US5248628A (en) * | 1989-09-08 | 1993-09-28 | Kabushiki Kaisha Toshiba | Method of fabricating a semiconductor memory device |
| JPH04225557A (ja) * | 1990-04-03 | 1992-08-14 | Electron & Telecommun Res Inst | スタック構造のｄｒａｍセル |
| US5270238A (en) * | 1991-05-24 | 1993-12-14 | Hyundai Electronics Industries Co., Ltd. | Method of making a semiconductor memory device having a double-stacked capacitor structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2875588B2 (ja) | 半導体装置の製造方法 | |
| US5135883A (en) | Process for producing a stacked capacitor of a dram cell | |
| JPH0296362A (ja) | 半導体装置およびその製造方法 | |
| JPH02312269A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0439964A (ja) | Ｄｒａｍセルとｄｒａｍセルの積層型キャパシタ及びその製造方法 | |
| KR930005741B1 (ko) | 터널구조의 디램 셀 및 그의 제조방법 | |
| JPS6156445A (ja) | 半導体装置 | |
| JPS63197368A (ja) | 半導体装置とその製造方法 | |
| JPH0279462A (ja) | 半導体記憶装置 | |
| JPH0321062A (ja) | 半導体記憶装置 | |
| JPH0364964A (ja) | 半導体記憶装置の製造方法 | |
| JP2772375B2 (ja) | 半導体記憶装置 | |
| JPH0423467A (ja) | 半導体記憶装置の製造方法 | |
| JPH01215060A (ja) | メモリ装置の製造方法 | |
| JP2893913B2 (ja) | 半導体メモリ | |
| KR100356785B1 (ko) | 디램(dram) 소자의 적층형 캐패시터 제조 방법 | |
| JP2969789B2 (ja) | 半導体記憶装置の製造方法 | |
| KR960006721B1 (ko) | 스택 캐패시터 제조방법 | |
| KR100252542B1 (ko) | 디램셀저장전극제조방법 | |
| KR100940112B1 (ko) | 반도체소자의 아날로그 커패시터 제조방법 | |
| KR960003859B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JPH04106971A (ja) | スタックトキャパシタ型ｄｒａｍ | |
| JPH02285669A (ja) | メモリ装置 | |
| JPH01290255A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH04267558A (ja) | 半導体装置 |