JPH02237164A - 半導体メモリ及びその動作方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電源を切っても情報を保持し得る不揮発性メ
モリとその書き込み方法に関する．『発明の概要〕 この発明は、情報の書き込み読み出しが随時可能でかつ
必要に応じてｔｎ報を不揮発的に記憶する電荷蓄積機構
を有するメモリセルを集積し７た不揮発性メモリと、そ
の書込み方法に関する。各メモリセルの電荷蓄積機構へ
情報を不揮発的に書込む時に、揮発的に板書込みを各メ
モリセルに対して行った後に、それらを一括して各メモ
リセルの電荷蓄積機構に不揮発的に書むための書込み方
法であり、各メモリセルへの不揮発的な情報書込みを一
括して行うので、短時間で各メモリセルに情報を不揮発
的に書込むことができる． 〔従来の技術〕 従来からも不揮発性メモリ素子（メモリセル）自体とし
ては、ＭＡＯＳ型、ＦＡＭＯＳ型、ＭｉＯＳ型を始め、
各種各様の構成が提案されてきた。

それらを構造上の観点から個々に対比した場合は当然、
相違があり、例えば電荷に化体した論理情報を不揮発的
に蓄積するための電荷蓄ａｍ横として、絶縁膜中に埋設
された導電性物質（いわゆるフローティング・ゲート）
を使うものがある一方、絶縁性の多層膜を使うものや強
誘電体薄膜を使うもの等があり、また当該電荷蓄積機構
のｒ：Ｊ電状態を変化させるために、当該電荷蓄積機構
への選択的な電荷注入又は電荷蓄積機構からの引出し．
方法にも、雪崩注入やトンネル注入によるものの外、チ
ャネル注入によるもの、トンネル引き出しにより電荷蓄
積機溝の荷電状態を引き出す電荷の符号とは逆符号方向
に変化させるもの等もある。

これらの狗電状態は紫外線、ＸｖＡ等の照射により一括
に消去できるが、さらに、こうした電荷注入法と引き出
し法とを適当に組合わせる等により、ある電荷を蓄積し
ている電荷蓄積機構に対し、異極電荷を蓄積し直したり
引き出したりすることにより、電気的に記憶内容の消去
あるいは書き換えを可能としたもの、すなわちＥＡＲＯ
ＭとかＥ８ＦＲＯＭ等と呼ばれるものもある． この電荷蓄積機構へ注入する電荷を供給したり、引き出
す電荷を受け取る役割を演ずる部分として電荷蓄積機構
に対向して設けられた半導体領域、あるいは電荷蓄積機
構と電気的に結合し２た絶縁ゲートが用いられる。

しかし、こうした各種の不揮発性メモリ素子（メモリセ
ル）もいわゆるＲＡＭ　（随時書き込み、読み出し型メ
モリ）としての機能を持たせるときには、スタティソク
ＲＡＭセルと組合わせることが実用ＩＣでは行われてい
た．極く最近、特願昭６２　−　４６３５号公報におい
てｉｉ記半導体領域の表面電位の変化を随時書き込みあ
るいは不揮発性書き込みのための板書き込みの手段とし
て用いることが提案されている． 〔発明が解決しようとｒる！ｌｍ） この随時書き込み方式は従来不渾発性メモリセルにも適
用可能である点は優れているが、不揮発性書き込みを行
わず、随時読み出しを行うと情報が消えてしまうだけで
なく、メモリセルの寸法が小さーくなるに従って、読出
し信号が小さくなるという欠点があった．更にこの従来
の方法はＴ．．ＭＭ積機構の電荷ｒＭ遭確・ｔが小さい
素子では不ｒ４発性記憶の内容を区別するための信号（
の差）が小さくなってしまうので、実用化し速かった。

本発明は、揮発性メモリ　（ＲＡＭ）としても、また不
揮発性メモリとしても使用でき、かつ随時読み出しを行
った後も情報が消えないメモリ及びその書き込み方法を
提供する． ｒｉ！！！題を解決するための手段） 上記の課題を実現する本発明の半導体不揮発性メモリは
、第１の表面を有する第１の半導体領域と、前記第１の
表面上に設けられた電荷ＩｒＪ積機構と、前記電荷１）
１機構に電気的に結合して設けられた第１のゲートど、
前記第１の表面と電気的に接続された第２の領域と、前
記１ｔ荷蓄積機構あるいは前記第１のゲー１・に電気的
に結合して設けられた第２のゲートと、曲記第１のゲー
トに接続して設けられた随時電位設定手段とから成って
いるメモリセルを集積したものである。

更に本発明ではメモリセルを，４アレ・イ状に接続した
半導体不連発性メモリにおいて、次の不揮発性書き込み
方法を通用することにより、１ｎ報を多数ビットにより
短時間で不揮発性（．＝；　；１き込むことを可能とし
た．すなわち、この半導体不揮発性メモリの書き込み方
法は、各メモリばルの第２のゲートに電圧を印加して不
揮発性に書き込みを行うに先立ち、各メモリセルの第１
のゲートに所定の電位を随時電位設定手段によって、揮
発的に板書き込みをした後、不揮発性書き込み指令によ
って書き込むべき全ての各々のメモリセルの第２のゲー
トに一度に不揮発性書き込み電圧を印加して、前記仮古
き込みした情報を各々メモリセルの電荷蓄積機構に不揮
発的に書き込むことによっ゛ζ行われる。「電気的に結
合した」とは第１のゲートと電荷Ｎ積機構が容量結合し
ている又は、第１のゲートが電荷蓄積機構に電界を与え
たことができる構成を意味している．また、［電気的に
接続された第２のｐＨ域」とは、第１の半導体領域が埋
込みチャネルであれば、第１の半導体領域をオーム性接
触を有する領域であり、第１の半導体領域の表面に反転
チャネルが形成される場合は、その反転チャネルとキャ
リアの授受が可能な頭域を意味する．多くの場合、第２
の頭域は、半導体領域であるが、金属又はシリサイドで
構成された領域でも機能する。

また、電′Ｑｍ積機構は、多層絶縁膜で横成される構造
、絶縁膜中に導電性の物質が埋め込まれている構造、あ
るいは、強誘電体ｍＨを用いる楕造等で形成されている
。前記導電性物質が、第１の半導体の第ｌの表面とは別
の部分まで連続して設けられている場合は、第１の絶縁
ゲートは必ずしも第１の半導体領域表面の真上に設けら
れる必要はなく、絶縁膜を介して前記導電性物質と容量
結合していれば良い．又、多Ｎ絶縁膜、あるいは強誘電
体薄膜で電荷蓄積機構が構成されている場合は、第２の
ゲート電極は、第１の半導体の第１の表面上に、絶縁膜
あるいは電荷蓄１）機構を介して設けられ、第２のゲー
ト電極に与えられる電位により、第１の半導体領域の半
導体表面の電位ないしはｉｒｑ蓄積機構またはそれに接
する絶縁膜の電界を制御して、ｉｔ荷蓄積機構に電荷の
注入を行うか、あるいは引き出す。即ち、電荷蓄積機構
の状態を変化させることができる． また、随時電位設定手段とは、第１ゲートへ接続された
ダイオード．、トランジスタ等のスイッチング素子に相
当し、第１ゲートの電位を書き込む情報に応じて設定し
、その後、随時必要時間だけその電位を保持する機能を
有する．また、随時電位設定手段とは、第１の制御ゲー
トにフローティング状態か、固定電位を設定する機能を
有するトランジスタ、ダイオードから成る素子から構成
される。この電位の設定に要する時間は、不揮発性書き
込みに要する時間に比べると非常に短い．従って、不揮
発性書き込みを行う直前に各セルに情報を短時間で設定
することができる。不揮発性に書き込む場合は、直前に
各セルに設定された情報を、同時に各セルの電＠蓄積ｊ
ａ構に不揮発性状態の情報として書き込むことができる
．即ら、本発明によれば各セルに情報を短時間で不揮発
性に書き込むことができる。

また、揮発情報入力ゲートに、ダイオードあるいはトラ
ンジスタによるスイソチング素子を接続して、そのスイ
ノチング素子を直接の随時電位設定手段として用いるこ
とにより、揮発情報入力ゲートに揮発情報を書き込むこ
とができる．その揮発情軸入力ゲートの情報に従って、
第１の制御ゲートに揮発情報が書き込まれるので、第２
の制御ゲートに高電圧を印加すると、その揮発性情報に
対応してＴＸ荷蓄積機構に’！荷が注入されるか、又は
電ｒｔＩＭ積機構から電荷が放出されて、不揮発性に情
報が書き込まれる。

〔実施例〕

以下に、この発明の不揮発性メモリと不揮発性メモリへ
の書き込み方法を不揮発性メモリを横成ずるメモリセル
の実施例の図面に基づいて説明する．第１図は、本発明
の第１の実施例の半導体不揮発性メモリの単一セルの断
面凹である。Ｐ型シリコン基仮ｌ・の表面に互い間隅を
置いて形成された第２の領域として動作するＮ３型のソ
ース領域２とドレイン領域３とが設けられ（この実施例
では、第２の碩域は２つ存在する，）さらに、ソース領
域２とドレイン領域３との間の基板１の表面部分である
第１の半導体領域５１上には、ゲート酸化膜４を介して
浮遊ゲート５が形成されている．浮遊ゲート５の上には
、第２の制御ゲート！１！ｌ縁膜６を介して第２の制御
ゲート７が、さらに、浮遊ゲートの下に、第１の制御ゲ
ート絶縁膜８を介して基板１の表面部分にＮ゛型の第１
の制御ゲート領域９が形成されている．第２の制御ゲー
ト７及び第１の制御ゲート９は、浮遊ゲート５と強く容
量結合しており、γγ遊ゲート５の電位を制御すること
ができる。本発明の書き込み方法について説明する。第
１の制御ゲート領域９と間隔を置いて設けられた揮発情
報入力領域１０と揮３情報入カゲー目２とから成る随時
電位設定手段として動作するスイソチングトランジスタ
が形成されており、第１の制１′Ｂゲート領域９の電位
は、渾発情報入力領域ｌＯの電位と揮発情報入力ゲーＨ
２への信号とにより設定される．即ち、第１の制ｊ１Ｉ
ゲーＨｌ域９に揮発情報を書き込むことができる．例え
ば、揮発情報入カゲーＨ２に、その闇値電圧以上の電圧
を印加した状態で、揮発情輯入力領域ｌＯに■（ＭＦｉ
ｌと同電位）を印加すれば、第１の制御ゲート９には、
揮発情輻として０■が書き込まれ、逆に揮発情報人力領
域１０に電源電圧である５ｖを印加すれば、第１の制御
ゲート９には、揮発情ｆｉｌとして５ｖ近い電位が書き
込まれる。この後、１）発情報入カゲー目２の電位をＱ
Ｖにすれば、第１の制御ゲート９には揮発情報がミリセ
カンドで時間範囲で保持される。

次に、この第１の：ν１御ゲート９に書き込まれた揮発
情報を浮遊ゲート５に書き込んで不揮発性情報にする方
法について説明する．ドレイン領域３の電位をＯＶにし
て、第２の制御ゲート７にＩＯＶ以上の高電圧を印加す
る。ゲート酸化膜４は、全面あるいは、一部が約５０人
のトンネル酸化膜に形成されていると、第２の制１）ｌ
ゲート７を高電圧にすることによって、浮遊ゲート５も
容量結合により高電圧になるため、トンネル酸化膜に高
電界が印加され、基仮１よりトンネル酸化膜を介して浮
遊ゲート５へ電子が注入される。この場合、浮遊ゲート
５の電位は、もう一方の制御ゲートである第１の制御ゲ
ート９からも制御されている。従って、第１の制御ゲー
ト９に５ｖ程度の高，い電位の揮発情報が蓄積されてい
る場合には、浮遊ゲート５の電位は、より高電位になる
ため、浮遊ゲート５に多くの電子が基仮ｌから注入され
る。逆に、第１の制ＩＷゲート９の電位がＯＶの場合に
は、浮遊ゲート５の電位は０■例に引っ張られるために
、浮遊ゲート５に基板から少数の電子しか注入されない
。即ち、蓮発情報入力ゲートによって揮発情報入力端子
１０から第１の制Ｉｍゲート９に書き込まれた渾発情！
ｉＩ１に応じて、基仮Ｉか（う浮遊ゲート５への電子注
入量を変化させることができる。電荷のやりとりは、基
板Ｊと浮遊ゲート５との間で行われるため、第１の制御
ゲート９の電荷量はほとんど変化しない．浮遊ゲート５
の中の電子は絶縁腹中では揮発しないから、揮発情報を
不揮発性情報に書き込んだことになる．第１の制御ゲー
トへの板書き込みされた電位の最大値と最小値の差を５
ｖ以上に大きくすれば、揮発情報によって変化する電位
注入量の差も大きくできる．本発明の書き込み方法によ
って、浮遊ゲート５に書き込まれた不揮発性の情報は、
紫外線照射または、トンネル酸化膜に逆方向の高電圧を
印加することにより消去することができる。浮遊ゲート
５が揮発情報を記憶することができる第１の制ｍゲート
と容量結合していることにより、トンネル酸化膜を利用
しない方法でも不揮発性に書き込むこともできる．例え
ば、ソース頭域２に０■，ドレイン領域３に５■以上の
高電圧を印加した状態で第２の制御ゲートにｌＯＶ以上
の高電圧を印加すると、第１の制Ｉｎゲート９に５Ｖが
記憶されている場合は、浮遊ゲート５はより高電位にな
るためにトレイン領域３近傍に発生したチャネルホット
エレクトロンが多数浮遊ゲート５に注入される。逆に、
第１の制御ゲート９にＯＶが記憶されている場合は、浮
遊ゲー｝・５の電位は低いために、チャネルホットエレ
クトロンは浮遊ゲート５に少数しか注入されない。

以上説明したように、本発明の書き込み方法によれば、
揮発情報を不揮発性情翰に簡単に短時間で書き込むこと
ができる。多数の情報を一括して書き込むには、注入効
率の良いトンネル電流を用いる方法が低消費電流にする
ために最も適してい次に、書き込まれた不揮発性の情報
の読み出Ｌ７方法について説明する。第２の制御ゲート
７及び第１の制御ゲート９に一定の電圧（ＯＶでもよい
）を印加した状Ｊ３で、ソース領域２とドレインｅｆｆ
Ｍ！３，！：の間の７！！板１の表面部分である第１の
半導体領域５ｌのチャネルコンダクタンスをモニターす
ることにより、不揮発性情報を読み出すことができる。

即ち、浮遊ゲート５に多数の電子が注入されている場合
は、半導体領域５ｌは低チャネルコンダクタンスであり
、半導体ゲート５ｌに少数の電子あるいは多数の正孔が
入っている場合には半導体ａ域５１は高チャネルコンダ
クタンスになる．以上説明したように、本発明によれば
揮発情報入力領域ｌＯから入力した揮発情報は、浮遊ゲ
ー１・５に簡単に不揮発性に書き込むことができ、さら
に、揮発性情報入力領域１０と異なるソース碩域２とド
レインｈＩ域３との間の第１の半導体６■域５１のチャ
ネルコンダクタンスモニターにより、不揮発性情報を読
み出すことができる。

第１図において、揮発情報として５ｖより大きな高電位
を第１の制御ゲートに書き込めば、不揮発性の情ｆＩ！
を正確に古き込むことができる。何故なら、不揮発性に
古き込む場合、第１の制御ゲート９の電位が大きく影響
するためである．また、不揮発性書き込み時に、第１の
制御ゲート９上の絶縁膜８からのリーク電流は、きわめ
てわずかであるため、第１の制御ゲート９に板書き込み
された情報は、安定している．それゆえ、安定した不揮
発性書き込みができる． 第１図に示した半導体メモリセルの構造は、第１の制御
ゲートに基板１の表面に設けた例である。

第２図ではこの第１の制御ゲートの電位を設定するスイ
ッチングトランジスタが薄膜トランジスタで形成されて
いる。第２図は本発明の第２の実施例の半導体メモリの
単一メモリセルの断面図である。チャネル形成領域ＬＡ
は、例えば多結晶シリコン膜又は単結晶シリコン膜のよ
うな薄膜で形成されており、第１の制御ゲート９Ａの電
位は、揮発情軸入カゲー｝１２Ａと揮発情報端子１０Ａ
（第１図の揮発情報入力領域１０と同し機能を有してい
る）からの電位により第１図と同様に書き込むことがで
きる，第２図のように、第１の制御ゲート９Ａを薄膜で
形成することにより、メモリセルの高集積化が容易にな
る。

第３図も本発明の第３実施例の半導体不揮発性メモリの
単一セルの断面図であるが、この場合は、不揮発性書き
込み手段として電荷笥積絶縁膜５Ａを用いている。この
場合は、電荷蓄積機構が絶縁膜で形成されたＴＬ荷蓄積
絶縁居５八であるために、第１の制御ゲー｝９Ａが、第
３図に示すように絶縁膜８Ａを介して電荷蓄積絶縁膜５
Ａ上に設けられている。揮発情報を第１の制御ゲート９
Ａへの書き込む力法、及び電荷蓄４！ｉ絶縁膜へ不揮発
性に書き込む方法、さらにはソース頭域２とドレイン領
域３との間の第１の半導体領域５ｌのチャネルコンダク
タンス変化をモニターする読み出し方法は、第１図のメ
モリと同様に行われる。

第４図は、本発明の半導体不揮発性メモリにおいて、随
時電位設定手段としてダイオードを用いる場合の第４の
実施例の断面図である。１は半導体基板、ｌ００はフィ
ールド絶縁膜であり、フィールド絶縁膜１００の上に、
多結晶薄膜が形成され、Ｎ型多結晶シリコン膜で形成さ
れた第２の制御ゲート９１ＡとＰ型多結晶シリコン＠１
０１によりＰＮダイオードを形成し、Ｎ型多結晶シリコ
ン膜１０３とＰ型シリコン膜１０２により逆のＮＰダイ
オートを形成している． ダイオードの整流作用により、第２の制ｊ２ｌゲートの
電位をＯ■から１ｌｔｉｔ電圧まで揮発的に設定できる
．この設定された情報は、第１図から第３図のメモリと
同じ方法で不揮発性情Ｉｌｌに書き込み、更に、その情
報を読み出すことができる．次に、揮発性情報入力ゲー
トに随時電位設定手段を設けた場合の実施例について説
明する．第５図は、本発明の第５の実施例の半導体不揮
発性メモリの単一セルの断面図である．第１図の実施例
のメモリの揮発情報入力ゲートに随時電位設定手段とし
てトランジスタが設けられている．Ｐ型半導体基Ｆｉ．
ｌの表面耶分にＮ゛型のソース碩域１）２．ドレイン＄
Ｍ域１）１が設けられ、そのソース領域１）２とドレイ
ン領域１）１との間の基板ｌの表面部分にゲート絶縁膜
１）３を介してゲートＩｔ極１）０が設けられている。

このトランジスタを随時電位設定手段として機能させる
ことにより、揮発情軸入カゲー目２に揮発情報を随時書
き込むことができる．　ｒｉｐち、ゲート電極１）０に
閾値電圧以上の電位を印加すると共に、ドレイン頻域に
０■あるいは正電位Ｖｓを印加すると、ドレイン堕域１
）１が０■のときは配線Ｗ１０９を介して、揮発情報入
カゲーｌ・１２にＯｖが書き込まれ、ドレイン領域１）
１に正電位Ｖｓが印加された場合は、配＆？！Ｗ１０９
を介して正電位Ｖｓが揮発情報入カゲー目２に書き込ま
れる．この後、ゲートｔ極１）０の電圧をＯｖに戻す。

このように随時電位設定手段により、揮発情報入力ゲー
トに揮発性情報が書き込まれると、その揮発情報に対応
して、揮発情報人カゲー目２の下のチャネル領域のイン
ピーダンスが変化する．即ち、揮発情報入力ゲートｌ２
に正電位Ｖｓが揮発性情報として書き込まれている場合
には、揮発情報入力領域ｌＯに０■印加すれば、第１の
制御ゲート９も０■になる．逆に、揮発情軸人力ゲート
ｌ２に０■の揮発情報が書き込まれている場合には、そ
の下のチャネルは高インピーダンスであるために、第１
の制御ゲート９は浮遊電位となる。従って、第２の制御
ゲート７に高電位を印加すれば、第１の制御ゲート９の
電位がＯＶの場合は、浮遊ゲート電極５の電位は第１の
制御ゲート９の電位Ｏ■に引っ張られてあまり高電位に
ならないから、基仮１から浮遊ゲート電極５に電子は注
入されない。逆に、第１の制御ゲート９の電位がフロー
ティングの場合には、浮遊ゲート電極５の電位は、第２
の制御ゲート７によって充分高電位になるために、基Ｆ
ｉｆより浮遊ゲート電極５に電子が注入される．基板ｌ
から電子を注入する方法としては、ゲート酸化［４を約
１００人程度に薄くしておいて、ソース領域２及びドレ
イン領域３の電位を０■にすれば、ゲート酸化膜４に高
電界が加わりトンネル電流が流れて、浮遊ゲート電極５
に電子が注入される．また、ソース碩域２をＯ■，ドレ
イン領域３に約ＩＯＶＯ高電位を印加すれば、ドレイン
領域３の近傍にチャネルホットエレクトロンが発生して
、その一部が浮遊ゲート５に注入される．以上述べたよ
うに、トランジスタから成る随時電位設定手段によって
設定された揮発性情報が、不揮発性悄作へとプログラム
される．従って、随時電位設定手段であるトランジスタ
のゲート１）０とドレイン顛域Ｉｌｌとでワード線及び
ビット線から成るマトリックスを構成すれば、メモリの
アレイを構成できる．この随時電位設定手段によりアレ
イに渾発情報を短時間で書き込んだ後、第２の制御ゲー
トに高電圧を印加すれば、揮発すｆｆ報に応じてアレイ
全ビットに一括して不揮発性情報をプログラムすること
ができる．第２図及び第３図に示す本発明の実施例にお
いても、第５図と同様に随時電位設定手段を設けること
ができる．また、随時電位設定手段として、第５図の実
施例においては、同一基板内に設けたトランジスタを用
いたが、絶縁基板上に設けた半導体薄膜に作製したトラ
ンジスタでもよい． 以上説明した実施例において、第１及び第２の半導体領
域として、半導体基板をそのまま用いたが、基板内に設
けられた逆導電型の半導体領域でもよいし、絶縁膜上に
設けられた半導体薄膜でもよいことは言うまでもない。

また、メモリセルをマトリックス状アレイにする場合は
、従来のメモリと同様に、随時電位設定手段であるトラ
ンジスタのゲートをワード線、ドレインをビット線とす
ることにより、揮発情報を選択的に書き込むことができ
る。メモリセルの情報は、第２のゲートをワード線、第
２の領域をビット線に配線することにより選択的に各々
のメモリセルの情報を読み出すことができる。アレイ構
成によっては、随時電位設定手段のトランジスタドレイ
ン（揮発性情報入手領域〕と第２領域とを共通とするこ
とができる． 〔発明の効果〕 この発明は、以上説明したようにダイオードあるいはト
ランジスタによる揮発情報発生手段と、渾発情報を電荷
蓄積４！！溝に不蓮発性情報として、プログラムする方
法とそのための半導体メモリであり、半導体メモリの構
成が簡単であるために高ビソト化が容易であるとともに
、Ｍ時電位設定手段により揮発性設定を高速で行った後
に、渾発情報を一括して不揮発性情報にプログラムする
ので、プログラムを高速に行うことができる効果がある
。

【図面の簡単な説明】

第１図はこの発明にかかる第１実施例の半導体不揮発性
メモリを構成するメモリセルの断面図であり、第２図は
揮発情報設定手段を薄膜トランジスタとした場合の本発
明の第２実施例の半導体不揮発性メモリを構成するメモ
リセルの断面図、第３図は電荷蓄積機構として絶縁膜を
用いた場合の本発明の第３実施例の半導体不揮発性メモ
リを構成するメモリセルの断面図、第４図は揮発性情轢
設定手段として用いられる薄膜ダイオードの断面図であ
る．第５図は随時電位設定手段としてトランジスタを用
いた場合の本発明の第５実施例の半導体不揮発性メモリ
を構成するメモリセルの断面１）１・　・　・ １）２・　・　・ 基１反 不揮発性メモリのソース領域 不揮発性メモリのドレイン碩域 不揮発性メモリのゲート酸化膜 浮遊ゲート 第２の制御ゲート絶縁膜 第２の制御ゲート 第１の制御ゲート絶縁膜 第１の制御ゲート 揮発情報入力領域 揮発情報入力ゲート絶緑膜 揮発情報入力ゲート 第１の半導体領域 随時電位設定トランジスタのゲート 電極 随時電位設定トランジスタのドレイ ン領域 随時電位設定トランジスタのソース 領域 １）３・・・随時電位設定トランジスタのゲート絶縁膜 以上 出　願　人　工業技術院長 セイコー電子工業株式会社 指定代理人　工業技術院電子技術総合研究所長杉浦　賢

Claims (2)

【特許請求の範囲】
1. （１）第１の表面を有する第１の半導体領域と、前記第
   １の表面上に設けられた電荷蓄積機構と、前記電荷蓄積
   機構に電気的に結合して設けられた第１のゲートと、前
   記第１の表面と電気的に接続された第２の領域と、前記
   電荷蓄積機構あるいは前記第１のゲートに電気的に結合
   して設けられた第２のゲートと、前記第１のゲートに接
   続して設けられた随時電位設定手段とから成るメモリセ
   ルを集積した半導体不揮発性メモリ。
2. （２）第１の表面上を有する第１の半導体領域と、前記
   第１の表面上に設けられた電荷蓄積機構と、前記電荷蓄
   積機構に電気的に結合して設けられた第１のゲートと、
   前記第１の表面と電気的に接続された第２の領域と、前
   記電荷蓄積機構あるいは前記第１のゲートに電気的に結
   合して設けられた第２のゲートと、前記第１のゲートに
   接続して設けられた随時電位設定手段とから成るメモリ
   セルを集積した半導体メモリの書き込み方法であって、
   前記第２のゲートに電圧を印加して不揮発性の書き込み
   を前記メモリセルに行うに先立ち、前記第１のゲートに
   所定電位を前記随時電位設定手段より、揮発的に板書き
   込みをした後、不揮発性書き込み指令によって書き込む
   べき全ての各々のメモリセルの第２のゲートに一度に不
   揮発性書き込み電圧を印加して、前記板書き込みした情
   報を前記各メモリセルの前記電荷蓄積機構に不揮発的に
   書き込むことを特徴とする不揮発メモリの書き込み方法
   。