JPH0193138A - Ｉｃ支持フィルムとそれを塔載したキャリア - Google Patents

Ｉｃ支持フィルムとそれを塔載したキャリア

Info

Publication number
JPH0193138A
JPH0193138A JP62250997A JP25099787A JPH0193138A JP H0193138 A JPH0193138 A JP H0193138A JP 62250997 A JP62250997 A JP 62250997A JP 25099787 A JP25099787 A JP 25099787A JP H0193138 A JPH0193138 A JP H0193138A
Authority
JP
Japan
Prior art keywords
film
window
pads
carrier
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62250997A
Other languages
English (en)
Other versions
JPH0628273B2 (ja
Inventor
Tatsuya Miyazaki
達也 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62250997A priority Critical patent/JPH0628273B2/ja
Priority to DE88402514T priority patent/DE3886657D1/de
Priority to EP88402514A priority patent/EP0311513B1/en
Priority to KR1019880012992A priority patent/KR910009421B1/ko
Priority to US07/253,461 priority patent/US4937655A/en
Publication of JPH0193138A publication Critical patent/JPH0193138A/ja
Publication of JPH0628273B2 publication Critical patent/JPH0628273B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 第１の発明および第２の発明の一実施例（第１〜３図） 発明の効果 〔概　要〕 チップ状態のままでＩＣを支持しているフィルムを、Ｉ
Ｃテストのためにパッドを位置決めして保持するＩＣ支
持フィルムとそれを搭載したキャリアに関し、 テストピンに対するフィルム上のパッドの位置決め精度
の高いテープキャリアを提供することを目的とし、 ＩＣ支持フィルムは、４つの辺を有するフィルムと、対
向する２つの辺に平行に並んで設けられ且つ該２つの辺
と近傍に設けられた複数のスプロケットホールと、該フ
ィルムの中央に設けられた窓部と、該窓部内に延び且つ
該フィルム表面上に形成された複数のリードパターンと
、該リードパターンの窓部内に延びる先端部に接続され
、該窓部内に位置するＩＣチップと、該窓部の周辺であ
って且つ該スプロケットホールよりも内側のフィルム上
に設けられ、該リードパターンに導通する複数のパッド
と、該パッドの列上近傍に設けられ、少な（とも対角線
上に設けられた２つの位置決め孔とを有するように構成
し、 一方、ＩＣ支持フィルムを搭載したキャリアは、該フィ
ルムを搭載するくぼみ部と、該くぼみ部の中央に設けら
れた窓と、該くぼみ部の周辺に設けられ前記のスプロケ
ットホールに係合する複数の突起と、を有し、該キャリ
アの窓の大きさはフィルム上のパッドおよび位置決め孔
を含む部分よりも大であって且つ該フィルムの大きさよ
りも小さく構成する。
〔産業上の利用分野〕
本発明は、ＩＣ支持フィルムとそれを搭載したキャリア
に係り、詳しくはチップ状態のままでＩＣを支持してい
るフィルムと、このフィルムを、ＩＣテストのためにパ
ッドを位置決めして保持するキャリアに関する。
一般に、ＬＳＩでは外周雰囲気からの汚染や破損からチ
ップを保護するためにセラミックや金属ふたを用いて封
止が行われるが、このような技術に限らずＬＳＩ実装技
術の多様化に伴い、フリップチップ、ビームリード、テ
ープキャリアなどのワイヤレスボンディング方式が実用
化されてきている。すなわち、ワイヤボンディング法と
は異なり、チップ上の全パッドに特定のバンプ（ｂｕｍ
ｐ）を形成しておきそのバンブに金属リードを接着させ
パフケージ上の端子に一度に接続する方法が、ワイヤレ
スボンディング（ｗｉｒｅｌｅｓｓ　　ｂｏｎｄｉｎｇ
　）である。
この方法は、ウェーハ形式の工程は複雑になるが、組立
時には電極の数に依存せず、−度にボンディングが可能
なことと、チップの実装が極めて小容積にでき、マルチ
チップ化に向くことから、今後のＬＳＩの高速度、高集
積化には最適な組立方法として期待されている。
〔従来の技術〕
ワイヤレスボンディング方式の一つにテープキャリア方
式があり、これはＴＡＢ　（ｔａｐｅ　ａｕｔｏ−■ａ
ｔｅｄ　ｂｏｎｄｉｎｇ）方式、あるいはテープアセン
ブリ（ｔａｐｅ　ａｓｓｅｎ＋ｂｌｙ）方式とも呼ばれ
る方式である。
従来のこの種のＴＡＢ方式のテープキャリアとしては、
例えば米国特許第４０６９４９６号明細書に記載のもの
が知られている。このテープキャリアでは、フィルムの
上にリードフレームを形成し、そのリードの先端にチッ
プの電極バッドが接合されている。また、フィルムに６
個のスプロケットホールを穿設し、これらのホールのう
ち４個の部分をスライドキャリアに設けた４個の突起部
で支持するとともに、スライドキャリアにアクセスオー
プニングという２つの穴を設け、これらの穴と前記スプ
ロケットホールの２個の部分を用いて両者の位置決めを
行っている。このような方式では、テープの段階で試験
ができること、フェイスアップボンディングではチップ
裏面から放熱させることができるなどの長所がある。
〔発明が解決しようとする問題点〕
しかしながら、このような従来のテープキャリアにあっ
ては、フィルムのスプロケットホールをフィルムの送り
手段及び、保持手段として使用するとともに、ＩＣチッ
プをフィルムに搭載した状態で、ＩＣチップに接続され
ると共にフィルムの表面に形成された導体層の各端子に
テストピンを圧接して試験をする時等の各端子（バンド
）の位置決めにも使用する構成となっていたため、テス
トピンとフィルム上の各パッドとの間の位置決め精度が
低いという問題点があった。
すなわち、スプロケットホールはフィルムの送り機構に
おいて使用された結果、その内径の形状にバラツキが生
じることがある。またフィルムの外周部に設けられるス
プロケットホールとフィルム表面のパッドとの間に一定
の距離があり、その間のフィルムにたわみが存在して両
者の間の距離にバラツキが生じることもある。そして今
後子ビン化されたような場合、ＩＣを試験等する際にテ
ストピンをフィルム上のパッドに当接して試験するよう
なとき、ＩＣチップへのリードの数が多くなると必然的
にフィルム上のバンドの間隔が狭くなることから、位置
決め精度が悪いとチップをフィルムに装着したままの状
態でチップを試験する際のフィルム上のパッドとテスト
ピンの位置が狂い、試験が正確に行えないという結果に
至る。
そこで本発明は、テストピンに対するフィルム上のパッ
ドの位置決め精度の高いＩＣ支持フィルムとそれを搭載
したキャリアを提供することを目的としている。
〔問題点を解決するための手段〕
第１の発明によるＩＣ支持フィルムは上記目的達成のた
め、４つの辺を有するフィルムと、対向する２つの辺に
平行に並んで設けられ且つ該２つの辺と近傍に設けられ
た複数のスプロケットホールと、該フィルムの中央に設
けられた窓部と、該窓部内に延び且つ該フィルム表面上
に形成された複数のリードパターンと、該リードパター
ンの窓部内に延びる先端部に接続され、該窓部内に位置
するＩＣチップと、該窓部の周辺であって且つ該スプロ
ケットホールよりも内側のフィルム上に設けられ、該リ
ードパターンに導通ずる複数のパッドと、該パッドの列
上近傍に設けられ、少なくとも対角線上に設けられた２
つの位置決め孔とを有している。
また、第２の発明によるＩＣ支持フィルムを搭載したキ
ャリアは上記目的達成のため、４つの辺を有するフィル
ムと、対向する２つの辺に平行に並んで設けられ且つ該
２つの辺と近傍に設けられた複数のスプロケットホール
と、該フィルムの中央に設けられた窓部と、該窓部内に
延び且つ該フィルム表面上に形成された複数のリードパ
ターンと、該リードパターンの窓部内に延びる先端部に
接続され、該窓部内に位置するＩＣチップと、該窓部の
周辺であって且つ該スプロケットホールよりも内側のフ
ィルム上に設けられ、該リードパターンに導通する複数
のバンドと、該パッドの列上近傍に設けられ、少なくと
も対角線上に設けられた２つの位置決め孔とを有するＩ
Ｃ支持フィルムを搭載するキャリアであって、　該キャ
リアは、該フィルムを搭載するくぼみ部と、該くぼみ部
の中央に設けられた窓と、該くぼみ部の周辺に設けられ
前記のスプロケットホールに係合する複数の突起と、を
有し、該キャリアの窓の大きさはフィルム上のパッドお
よび位置決め孔を含む部分よりも大であって且つ該フィ
ルムの大きさよりも小さくしている。
〔作　用〕
第１の発明および第２の発明では、キャリアの中央部に
窓が形成され、窓の側方には複・数の突起が形成される
。また、キャリアに装着されるテープ（フィルム）の中
央部にはＩＣチップが配置され、ＩＣチップの周囲のリ
ードを介して接続される多数のパッド、がフィルム表面
上に配置されるとともに、パッドの外側に前記キャリア
の突起に係合する複数の保合穴（スプロケットホール）
が形成され、パッドの近傍に外部の位置決めピンに係合
する少なくとも２個の位置決め穴が形成される。
したがって、保持手段として設けられた保合穴を位置決
めとしても使用することがなくなり、また、パッドから
遠くはなれたスプロケットホールではなくより近くの位
置決め穴を使用することができ、テストピンに対するフ
ィルム上のパッドの位置決め精度を格段と向上させるこ
とができるとともに、今後多ピン化された場合でも高精
度に位置決めを行うことが可能となる。
〔実施例〕
以下、第１の発明および第２の発明を図面に基づいて説
明する。
第１〜３図は第１の発明および第２の発明に係るＩＣ支
持フィルムとそれを搭載したキャリアの一実施例を示す
図であり、第３図は第１図に示したＩＣフィルムの平面
図である。まず、構成を説明する。第１図はキャリ゛ア
およびフィルムを示す斜視図である。この図において、
１はキャリアである。キャリア１の外周部１ａには該外
周部１ａに対して所定の窪み２を有する凹部１ｂが形成
されており、凹部１ｂの中央部にはフィルムに支持され
たＩＣチップ７にアクセスできるようにするためや、位
置決めを行うための長方形の窓３が開口している。窓３
の上端部および下端部近傍にはそれぞれ３個のラグ４が
設けられており、これらのラグ４は後述するフィルム６
のスプロケットホール（係合穴）１１に係合する。また
、外周部１ａの所定の位置からはキャリア１の中央部に
向かってアーム５が延びており、アーム５はキャリア１
にフィルム６が位置決めされたとき、の保持を行う。
なお、キャリア１の外周部１ａにはキャリア１を他の部
材に接続するための凹部ＩＣが設けられている。
一方、６はフィルム（テープ）であり、フィルム６の中
央部にはＩＣチップ７が配置されている。
フィルム６は、例えばポリイミド膜やポリエステル膜で
つくられた、いわゆる映画の１コマ毎のフィルムと同様
のものである。そして最初は第１図に示したフィルム６
を一単位として連続した長いフィルム状のものになって
いて、その両端に設けられているスプロケットホール１
１によりフィルムが送られることになる。ＩＣチップ上
にはユーザの要求に沿って多数の各種論理演算回路が集
積化されており、ＩＣチップ７はフィルム６の中央部に
設けられた窓部１２の内部に位置し、リード８を介して
ＩＣチップ７の周囲のフィルム６上に設けられたパッド
９に接続されている。リード８はＳｎやＡ−ｕめっきを
施したＣｕ膜でつくられており、ＩＣチップ７の電極と
の接続はＡｕ−３ｎ共晶法やＡｕ−Ａｕの熱圧着法によ
る。なお、このようにしてフィルム６にボンディングし
たＩＣチップ７は、その後リード８部で切り離されプリ
ント基板やセラミラグ基板へ取り付けられ、基板とり一
ド８はボンディングされることになる。パッド９はＩＣ
チップ７を前後左右に囲んでフィルム６上にバッド列を
形成しており、パッド列の延長線上の交点には図示しな
い外部の位置決めピンに係合する４個の位置決め穴１０
が形成されている。また、パッド９の更に外側にはスラ
イドキャリア１のラグ４に係合するスプロケットホール
１１が形成されている。ここで、スライドキャリア１の
窓３はフィルム６のパッド９および位置決め穴１０を含
む部分より大きく、フィルム６全体の大きさよりも小さ
く開口している。
次に、作用を説明する。
第２図はキャリア１にフィルム６を保持した状態を示す
第１図のＡ−Ａ　’矢視図である。第２図において、ス
プロケットホール１１にラグ４が係合することによりフ
ィルム６がスライドキャリア１の窓３に対して位置決め
され、アーム５によりフィルム６が保持される。これに
より、フィルム６のパッド９および位置決め穴１０の部
分はすべてキャリア１の窓３の枠内に納まることとなり
、逆方向から位置決め穴１０へのピンの貫通が可能とな
る。
すなわち、上記の後、キャリア１の窓３を通して図外の
テスト装置から位置決めピン１３をフィルム６の位置決
め穴１０に貫通させると、位置決めピン１３と同一線上
に配置されパッド９と同数のテストピン（図示路）と位
置決め穴１０に対して所定の位置関係をもって配列され
たパッド９とがすべて高精度に位置決めされ、テストピ
ンがパッド９に当接してテスト信号の通路が形成される
。なお、第２図中、テストピンは位置決めピン１３に対
して紙面後方側に列をなして配置されており、第２図で
は位置決めピン１３と重なり合うため描かれていない。
このようにしてテスト装置側の多数のテストピンとパッ
ド９とが相互に確実に位置決めされて相互に接触した後
、テスト装置によりＩＣチップ７について各種のテスト
が行われる。例えば、ＩＣチップ７に試験パターンまた
は信号を入力し、ＩＣチップからの出力値を期待値と比
較してＩＣチップ７やリード８の機能の良否を判定する
ことにより、入出力信号、電源部分の電圧、電流などの
アナログ値を測定して製品試験を行う。
この場合、本実施例ではパッド９列の延長線上の交点に
外部の位置決めピン１３に係合する４個の位置決め孔１
０を形成しているので、従来と比較してテストピンとパ
ッド９との相互の位置決め精度を格段と向上させること
ができる。因に、従来はパッド９から離れたスプロケッ
トホールにより位置決めされていたが、本実施例の場合
、位置決めがパッド９の両端の直ぐ近傍でかつスプロケ
ットホールとして使用されてない位置決め孔１０で行わ
れるため、必然的に位置決め精度が高くなる。即ち、ス
プロケットホール１１の内径の形状のバラツキや、スプ
ロケットホール１１とパッド９との間のフィルム（第２
図中βの部分）のたわみに伴う両者の間の距離のバラツ
キの問題がなくなる。そのため、今後多ビン化された際
に仮にパッド上の間隔が狭くなった場合であっても高精
度に位置決めすることができる。
なお、パッドの数、リードの配置状況、キャリアの形状
等は上記実施例のタイプに限定されず、パッド、位置決
め穴、および窓について請求の範囲にいう所定の関係が
満たされるものについてはどのような形状であってもよ
い。また位置決め穴の数は最低２個対角線上に形成すれ
ば足りるが、望ましくは４個実施例の如く設ける方が良
い。
〔効　果〕
第１の発明および第２の発明によれば、チップの周囲に
リードを介して多数のパッドを配置し、パッドの近傍に
外部の位置決めピンに係合する少なくとも２個の位置決
め穴を形成しているので、保持手段として設けられた保
合穴を位置決めとしても使用することがなくなり、位置
決め穴の数および配置を有利なものとしてテストピンに
対するフィルム上のパッドの位置決め精度を飛躍的に向
上させることができるとともに、今後多ビン化された場
合でも高精度に位置決めを行うことができる。
【図面の簡単な説明】
第１〜３図は第１の発明および第２の発明に係るＩＣ支
持フィルムとそれを搭載したキャリアの一実施例を示す
図であり、 第１図はその斜視図、 第２図は第１図のＡ−Ａ　’矢視図、 第３図はＩＣ支持フィルムの平面図である。 １・・・・・・キャリア、 ３・・・・・・くぼみ窓、 ４・・・・・・ラグ、 ６・・・・・・フィルム（テープ）、 ７・・・・・・ＩＣチップ、 ８・・・・・・リード、 ９・・・・・・パッド、 １０・・・・・・位置決め穴、 １１・・・・・・スプロケットホール（係合穴）。

Claims (2)

    【特許請求の範囲】
  1. （１）４つの辺を有するフィルムと、 対向する２つの辺に平行に並んで設けられ且つ該２つの
    辺と近傍に設けられた複数のスプロケットホールと、 該フィルムの中央に設けられた窓部と、 該窓部内に延び且つ該フィルム表面上に形成された複数
    のリードパターンと、 該リードパターンの窓部内に延びる先端部に接続され、
    該窓部内に位置するＩＣチップと、該窓部の周辺であっ
    て且つ該スプロケットホールよりも内側のフィルム上に
    設けられ、該リードパターンに導通する複数のパッドと
    、 該パッドの列上近傍に設けられ、少なくとも対角線上に
    設けられた２つの位置決め孔とを有することを特徴とす
    るＩＣ支持フィルム。
  2. （２）４つの辺を有するフィルムと、 対向する２つの辺に平行に並んで設けられ且つ該２つの
    辺と近傍に設けられた複数のスプロケットホールと、 該フィルムの中央に設けられた窓部と、 該窓部内に延び且つ該フィルム表面上に形成された複数
    のリードパターンと、 該リードパターンの窓部内に延びる先端部に接続され、
    該窓部内に位置するＩＣチップと、該窓部の周辺であっ
    て且つ該スプロケットホールよりも内側のフィルム上に
    設けられ、該リードパターンに導通する複数のパッドと
    、 該パッドの列上近傍に設けられ、少なくとも対角線上に
    設けられた２つの位置決め孔とを有するＩＣ支持フィル
    ムを搭載するキャリアであって、該キャリアは、該フィ
    ルムを搭載するくぼみ部と、 該くぼみ部の中央に設けられた窓と、 該くぼみ部の周辺に設けられ前記のスプロケットホール
    に係合する複数の突起と、を有し、該キャリアの窓の大
    きさはフィルム上のパッドおよび位置決め孔を含む部分
    よりも大であって且つ該フィルムの大きさよりも小であ
    ることを特徴とするＩＣ支持フィルムを搭載したキャリ
    ア。
JP62250997A 1987-10-05 1987-10-05 Ｉｃ支持フィルムとそれを塔載したキャリア Expired - Lifetime JPH0628273B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62250997A JPH0628273B2 (ja) 1987-10-05 1987-10-05 Ｉｃ支持フィルムとそれを塔載したキャリア
DE88402514T DE3886657D1 (de) 1987-10-05 1988-10-04 Filmsegment mit daraufgelötetem Chip einer integrierten Schaltung und seine Befestigung.
EP88402514A EP0311513B1 (en) 1987-10-05 1988-10-04 Film segment having integrated circuit chip bonded thereto and fixture therefor
KR1019880012992A KR910009421B1 (ko) 1987-10-05 1988-10-05 집적회로가 탑재된 필름세그먼트와 그 고정물
US07/253,461 US4937655A (en) 1987-10-05 1988-10-05 Film segment having integrated circuit chip bonded thereto and fixture therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62250997A JPH0628273B2 (ja) 1987-10-05 1987-10-05 Ｉｃ支持フィルムとそれを塔載したキャリア

Publications (2)

Publication Number Publication Date
JPH0193138A true JPH0193138A (ja) 1989-04-12
JPH0628273B2 JPH0628273B2 (ja) 1994-04-13

Family

ID=17216115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62250997A Expired - Lifetime JPH0628273B2 (ja) 1987-10-05 1987-10-05 Ｉｃ支持フィルムとそれを塔載したキャリア

Country Status (5)

Country Link
US (1) US4937655A (ja)
EP (1) EP0311513B1 (ja)
JP (1) JPH0628273B2 (ja)
KR (1) KR910009421B1 (ja)
DE (1) DE3886657D1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4969828A (en) * 1989-05-17 1990-11-13 Amp Incorporated Electrical socket for TAB IC's
JPH0727927B2 (ja) 1990-03-12 1995-03-29 株式会社東芝 テープキャリア
US5138429A (en) * 1990-08-30 1992-08-11 Hewlett-Packard Company Precisely aligned lead frame using registration traces and pads
GB2257827B (en) * 1991-07-17 1995-05-03 Lsi Logic Europ Support for semiconductor bond wires
US5340772A (en) * 1992-07-17 1994-08-23 Lsi Logic Corporation Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die
US5532934A (en) * 1992-07-17 1996-07-02 Lsi Logic Corporation Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions
US5349236A (en) * 1992-07-21 1994-09-20 Mitsui Toatsu Chemicals, Incorporated Reusable fixture for carrier tape
JP2878929B2 (ja) * 1993-06-03 1999-04-05 株式会社東芝 半導体装置
US5561086A (en) * 1993-06-18 1996-10-01 Lsi Logic Corporation Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches
US5578870A (en) * 1995-08-03 1996-11-26 Precision Connector Designs, Inc. Top loading test socket for ball grid arrays
US5647750A (en) * 1995-11-30 1997-07-15 The Whitaker Corporation Socket for a tape carrier package
CA2377464A1 (en) * 2001-05-03 2002-11-03 Michio Ikura Low temperature stable diesel oil/alcohol mixtures
DE10260849B4 (de) 2002-12-23 2017-05-24 Robert Bosch Gmbh Meßfühler
CN112008175B (zh) * 2020-09-03 2021-12-14 深圳市芯链芯数据技术有限公司 一种集成电路封装焊线机压板结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4069496A (en) * 1976-12-30 1978-01-17 Honeywell Information Systems Inc. Reusable fixture for an integrated circuit chip
JPS5320766A (en) * 1976-08-10 1978-02-25 Toshiba Corp Film carrier production for lead frames
JPS54147780A (en) * 1978-05-11 1979-11-19 Seiko Instr & Electronics Ltd Carrier tape
JPS5834952A (ja) * 1981-08-26 1983-03-01 Nec Corp 半導体装置用テ−プキヤリア
JPS58184751A (ja) * 1982-03-02 1983-10-28 シ−メンス・アクチエンゲゼルシヤフト 集積回路用のフイルム支持体
JPS58184737A (ja) * 1982-03-02 1983-10-28 シ−メンス・アクチエンゲゼルシヤフト 集積回路の個別加工用保持装置
JPS6190453A (ja) * 1984-10-09 1986-05-08 Nec Corp フイルムキャリヤーテープ
JPS62234337A (ja) * 1986-04-04 1987-10-14 Hitachi Cable Ltd 半導体装置用フイルムキヤリア
JPS6373531A (ja) * 1986-09-16 1988-04-04 Nec Corp キヤリア・テ−プ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4007479A (en) * 1976-03-29 1977-02-08 Honeywell Information Systems, Inc. Fixture for an integrated circuit chip
JPS59158545A (ja) * 1983-02-28 1984-09-08 Nec Corp リ−ドフレ−ム
US4547794A (en) * 1984-10-17 1985-10-15 Amdahl Corporation Reusable fixture for holding a segment of a flexible strip
US4696526A (en) * 1985-07-26 1987-09-29 Intel Corporation Carrier for tape automated bonded semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320766A (en) * 1976-08-10 1978-02-25 Toshiba Corp Film carrier production for lead frames
US4069496A (en) * 1976-12-30 1978-01-17 Honeywell Information Systems Inc. Reusable fixture for an integrated circuit chip
JPS54147780A (en) * 1978-05-11 1979-11-19 Seiko Instr & Electronics Ltd Carrier tape
JPS5834952A (ja) * 1981-08-26 1983-03-01 Nec Corp 半導体装置用テ−プキヤリア
JPS58184751A (ja) * 1982-03-02 1983-10-28 シ−メンス・アクチエンゲゼルシヤフト 集積回路用のフイルム支持体
JPS58184737A (ja) * 1982-03-02 1983-10-28 シ−メンス・アクチエンゲゼルシヤフト 集積回路の個別加工用保持装置
JPS6190453A (ja) * 1984-10-09 1986-05-08 Nec Corp フイルムキャリヤーテープ
JPS62234337A (ja) * 1986-04-04 1987-10-14 Hitachi Cable Ltd 半導体装置用フイルムキヤリア
JPS6373531A (ja) * 1986-09-16 1988-04-04 Nec Corp キヤリア・テ−プ

Also Published As

Publication number Publication date
JPH0628273B2 (ja) 1994-04-13
KR890007422A (ko) 1989-06-19
EP0311513B1 (en) 1993-12-29
EP0311513A2 (en) 1989-04-12
KR910009421B1 (ko) 1991-11-15
EP0311513A3 (en) 1990-10-24
DE3886657D1 (de) 1994-02-10
US4937655A (en) 1990-06-26

Similar Documents

Publication Publication Date Title
JP3694546B2 (ja) 半導体ウェハをプローブする方法
US5250841A (en) Semiconductor device with test-only leads
JPH0193138A (ja) Ｉｃ支持フィルムとそれを塔載したキャリア
JPH04256343A (ja) 集積回路用フリップチップパッケージ
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US6242933B1 (en) Device probe socket forming part of a test head, interfacing between test head and a probe handler, used for device strip testing
US6177722B1 (en) Leadless array package
JPH07130920A (ja) バーンインソケット及びこれを使ったバーンインテスト方法
KR100519657B1 (ko) 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지
KR0135214B1 (ko) 집적 회로 테스팅 장치(Integrated Circuit Test Apparatus)
JP2674536B2 (ja) チップキャリア半導体装置及びその製造方法
US5075962A (en) Method for forming leads
JP2003014813A (ja) 高周波数デバイスパッケージの取付け装置
JP2821519B2 (ja) Ｉｃ支持フィルムの位置決め方法とそれを用いたｉｃチップの試験方法
CN114649305B (zh) 半导体封装结构及其形成方法、导电治具及电镀设备
JPS59133B2 (ja) マルチチップ式半導体パッケ−ジ
EP0486027B1 (en) Resin sealed semiconductor device
JPH11233668A (ja) Ｌｓｉパッケージ
KR19980054911A (ko) 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법
JPH0192669A (ja) Ｉｃ測定用キャリア
JP2932999B2 (ja) 半導体チップ
JPH04288847A (ja) 半導体試験装置
KR100572515B1 (ko) 볼 그리드 어레이 패키지 및 볼 그리드 어레이 패키지에 솔더볼 을 어탯치하는 방법
JP2891908B2 (ja) 半導体集積回路の試験装置およびその試験方法
JPH01273329A (ja) 半導体素子の選別用基板

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080413

Year of fee payment: 14