JP6899648B2 - 半導体ウェーハ、半導体構造体、及びそれを製造する方法 - Google Patents
半導体ウェーハ、半導体構造体、及びそれを製造する方法 Download PDFInfo
- Publication number
- JP6899648B2 JP6899648B2 JP2016229899A JP2016229899A JP6899648B2 JP 6899648 B2 JP6899648 B2 JP 6899648B2 JP 2016229899 A JP2016229899 A JP 2016229899A JP 2016229899 A JP2016229899 A JP 2016229899A JP 6899648 B2 JP6899648 B2 JP 6899648B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- wafer
- height
- semiconductor
- inclined surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 202
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 238000000034 method Methods 0.000 title claims description 25
- 235000012431 wafers Nutrition 0.000 title description 169
- 230000007547 defect Effects 0.000 claims description 13
- 238000007689 inspection Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 9
- 230000002950 deficient Effects 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000013405 beer Nutrition 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02013—Grinding, lapping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02035—Shaping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本発明は、半導体ウェーハ、半導体ウェーハを含む半導体構造体、及び半導体ウェーハの製造方法に関する。
半導体回路の微細化、複雑化によって、デザインルールがますます縮小されており、半導体素子の製造工程は、さらに高い温度条件で遂行されることが要求されている。工程温度の上昇により、半導体ウェーハにはさらに多くの熱が加えられ、それによって、半導体ウェーハが損傷する心配がある。
一方、直径が３００ｍｍ以上の半導体ウェーハの結晶方向を表示するために、主にノッチが使用されており、このノッチは、半導体製造工程を遂行する間、半導体ウェーハを整列させるのに利用される。
本発明の技術的思想が解決しようとする課題は、高温の工程において、ノッチ部に発生するダメージを減らすことができる半導体ウェーハ、この半導体ウェーハを含む半導体構造体、及び半導体ウェーハの製造方法を提供することにある。
前述の課題を解決するために、本発明の技術的思想の一実施形態による半導体ウェーハの製造方法は、互いに反対になる第１面及び第２面を有し、その外周から中心部に向けて形成された開口を具備したノッチ部を含む半導体ウェーハを準備する段階、前記半導体ウェーハの外周を加工し、前記第１面及び第２面を連結する第１傾斜面を含み、前記第１面と前記第１傾斜面とが出合う第１地点から、前記第２面と前記第１傾斜面とが出合う第２地点まで延長された直線に対して第１高さを有する第１ベベル部を形成する段階、及び前記ノッチ部を加工し、前記開口と接するように配置され、前記第１面及び第２面を連結する第２傾斜面を含み、前記第１面と前記第２傾斜面とが出合う第３地点から、前記第２面と前記第２傾斜面とが出合う第４地点まで延長された直線に対して、前記第１高さと異なる第２高さを有する第２ベベル部を形成する段階を含む。
一方、前述の課題を解決するために、本発明の技術的思想の一実施形態による半導体ウェーハは、互いに反対になる第１面及び第２面を有するウェーハ本体、前記ウェーハ本体の外周から、前記ウェーハ本体の中心部に向けて形成された開口を具備したノッチ部、前記ウェーハ本体の外周に沿って形成され、前記第１面及び第２面を連結する第１傾斜面を含み、前記第１面と前記第１傾斜面とが出合う第１地点から、前記第２面と前記第１傾斜面とが出合う第２地点まで延長された直線に対して第１高さを有する第１ベベル部、及び前記開口と接するように配置され、前記第１面及び第２面を連結する第２傾斜面を含み、前記第１面と前記第２傾斜面とが出合う第３地点から、前記第２面と前記第２傾斜面とが出合う第４地点まで延長された直線に対して、前記第１高さと異なる第２高さを有する第２ベベル部を含む。
一方、前述の課題を解決するために、本発明の技術的思想の一実施形態による半導体構造体は、互いに反対になる第１面及び第２面を有し、チップ形成領域、及び前記チップ形成領域の周辺のエッジ領域を有する半導体ウェーハ、前記チップ形成領域に配置された半導体チップ、前記半導体ウェーハの外周から、前記半導体ウェーハの中心部に向けて形成された開口を具備したノッチ部、前記半導体ウェーハの外周に沿って形成され、前記第１面及び第２面を連結する第１傾斜面を含み、前記第１面と前記第１傾斜面とが出合う第１地点から、前記第２面と前記第１傾斜面とが出合う第２地点まで延長された直線に対して第１高さを有する第１ベベル部、及び前記開口と接するように配置され、前記第１面及び第２面を連結する第２傾斜面を含み、前記第１面と前記第２傾斜面とが出合う第３地点から、前記第２面と前記第２傾斜面とが出合う第４地点まで延長された直線に対して、前記第１高さと異なる第２高さを有する第２ベベル部を含む。
本発明の技術的思想による半導体ウェーハは、半導体製造工程の間、ノッチ部の欠陥から起因して発生しうる問題を改善することができる。また、本発明の技術的思想による半導体ウェーハの製造方法は、ノッチ部の欠陥を減らしながら、半導体ウェーハを半導体製造工程に投入する前にあらかじめ検査し、不良半導体ウェーハが工程に投入されることを遮断することにより、半導体製造工程の信頼性及び収率を向上させることができる。
図１は、本発明の技術的思想の一実施形態による半導体ウェーハ１００を示す平面図である。図２は、図１のII−II’線による半導体ウェーハ１００を切断して示す断面図である。図３は、図１のIII−III’線による半導体ウェーハ１００を切断して示す断面図である。
図１ないし図３を参照すれば、半導体ウェーハ１００は、ウェーハ本体１１０、ノッチ部１２０、第１ベベル部１３０及び第２ベベル部１４０を含んでもよい。半導体ウェーハ１００は、シリコンウェーハでもよく、またはゲルマニウム（Ｇｅ）のような半導体元素、またはＳｉＣ（silicon carbide）、ＧａＡｓ（gallium arsenide）、ＩｎＡｓ（indium arsenide）及びＩｎＰ（indium phosphide）のような化合物半導体を含んでもよい。また、半導体ウェーハ１００は、シリコン−オン−インシュレータ（silicon-on-insulator）でもよい。
図１ないし図３を参照すれば、半導体ウェーハ１００は、ウェーハ本体１１０、ノッチ部１２０、第１ベベル部１３０及び第２ベベル部１４０を含んでもよい。半導体ウェーハ１００は、シリコンウェーハでもよく、またはゲルマニウム（Ｇｅ）のような半導体元素、またはＳｉＣ（silicon carbide）、ＧａＡｓ（gallium arsenide）、ＩｎＡｓ（indium arsenide）及びＩｎＰ（indium phosphide）のような化合物半導体を含んでもよい。また、半導体ウェーハ１００は、シリコン−オン−インシュレータ（silicon-on-insulator）でもよい。
ウェーハ本体１１０は、半導体ウェーハ１００の全体的な形態を決定することができる。ウェーハ本体１１０は、受動素子、能動素子または集積回路が作られるチップ形成領域１１１と、このチップ形成領域１１１周辺のエッジ領域１１３とを有することができる。ウェーハ本体１１０は、互いに反対になる第１面１１０ａ及び第２面１１０ｂを有することができ、第１面１１０ａと第２面１１０ｂとは、実質的に平行である。ウェーハ本体１１０は、所定の厚み（すなわち、ウェーハ本体１１０の第１面１１０ａと第２面１１０ｂとの距離）を有することができる。
ノッチ部１２０は、半導体ウェーハ１００の結晶方位を表示するために利用され、ウェーハ本体１１０のエッジ領域１１３に配置されてもよい。ノッチ部１２０は、ウェーハ本体１１０の外周から、ウェーハ本体１１０の中心部に向かう方向に、所定の深さに形成された開口１２１を有することができる。この開口１２１は、半導体ウェーハ１００の厚み方向に延長することができる。
一方、ノッチ部１２０は、半導体製造工程中、半導体ウェーハ１００を整列させるために、半導体ウェーハ１００に具備される。例えば、半導体ウェーハ１００を、回転自在な支持手段に載置させた後、半導体ウェーハ１００を回転させながら、レーザセンサのような検出センサで、ノッチ部１２０を検出することにより、半導体ウェーハ１００を整列させることができる。
一方、図１に図示されているように、ノッチ部１２０は、ウェーハ本体１１０の第１面１１０ａに垂直になる方向から見たとき、曲線形態（例えば、「Ｕ」形態）の端部を有することができる。言い換えれば、ウェーハ本体１１０の第１面１１０ａに垂直になる方向から見たとき、開口１２１とウェーハ本体１１０とが接する部分は、曲線形態を示すことができる。
ただし、図１に図示されているのと異なり、ノッチ部１２０は、ウェーハ本体１１０の第１面１１０ａに垂直になる方向から見たとき、尖ったような形状、例えば「Ｖ」字形の端部を有することができる。言い換えれば、ウェーハ本体１１０の第１面１１０ａに垂直になる方向から見たとき、開口１２１とウェーハ本体１１０とが接する部分は、「Ｖ」字形を示すことができる。
例示的な実施形態において、ウェーハ本体１１０の外周から、ウェーハ本体１１０の中心部に向けて開口１２１が形成された深さＨは、０．４ｍｍないし１．０ｍｍの間でもある。開口１２１の深さＨは、第１面１１０ａに垂直になる方向から見たとき、開口１２１が、ウェーハ本体１１０の外周から、半導体ウェーハ１００の中心に向けて、最も奥深く延長された距離を意味する。ここで、開口１２１の深さＨは、ノッチの深さでもある。開口１２１の深さＨが０．４ｍｍより小さい場合、レーザセンサのような検出センサが、ノッチ部１２０を正確に検出することができず、半導体ウェーハ１００が整列されないというような問題が発生しうる。
また、ノッチ部１２０またはノッチ部１２０の隣接領域で発生するダメージを減少させるために、開口１２１の深さＨは、１．０ｍｍ以下でもある。半導体回路の微細化、複雑化によって、デザインルールがますます縮小されており、工程に対する要求事項が増加するにつれ、半導体製造工程の温度条件及び圧力条件は、ますます高くなっている。かような高温、高圧の工程条件は、ノッチ部１２０及びその隣接領域にダメージを発生させ、それは、半導体製造工程の収率低下につながっている。従って、ノッチ部１２０に発生するダメージを軽減させるために、ノッチ部１２０は、一定レベル以下のサイズを有するように管理されなければならないという必要性がある。本発明の一実施形態において、開口１２１の深さＨを１．０ｍｍ以下に形成することにより、半導体製造工程中に、ノッチ部１２０、またはノッチ部１２０の隣接領域において、欠陥が発生するという問題を改善することができる。
第１ベベル部１３０は、ウェーハ本体１１０のエッジ領域１１３において、ウェーハ本体１１０の外周に沿って形成される。第１ベベル部１３０は、ウェーハ本体１１０の第１面１１０ａと第２面１１０ｂとを連結する第１傾斜面１３１を含み、この第１傾斜面１３１は、凸型形態を有することができる。
第１面１１０ａと第１傾斜面１３１とが出合う第１地点１３０ａから、第２面１１０ｂと第１傾斜面１３１とが出合う第２地点１３０ｂまで延長された直線を基準にするとき、第１ベベル部１３０は、半導体ウェーハ１００の半径方向に、第１高さＬ１を有するように形成される。ここで、前記第１高さＬ１は、ベベル長（bevel length）でもある。
第１面１１０ａと第１傾斜面１３１とが出合う第１地点１３０ａから、第２面１１０ｂと第１傾斜面１３１とが出合う第２地点１３０ｂまで延長された直線を基準にするとき、第１ベベル部１３０は、半導体ウェーハ１００の半径方向に、第１高さＬ１を有するように形成される。ここで、前記第１高さＬ１は、ベベル長（bevel length）でもある。
言い換えれば、第１地点１３０ａと前記第２地点１３０ｂとは、半導体ウェーハ１００の厚みが減少し始める地点でもあり、第１地点１３０ａと第２地点１３０ｂとを連結する直線を基準に、半導体ウェーハ１００の半径方向に、半導体ウェーハ１００の厚みは、だんだんと薄くなる。すなわち、第１地点１３０ａと第２地点１３０ｂとを連結する直線を基準にする第１ベベル部１３０の高さが増加するほど、半導体ウェーハ１００の厚みは減少する。図２に図示されているように、チップ形成領域１１１とエッジ領域１１３との境界は、第１傾斜面１３１が始まる第１地点１３０ａまたは第２地点１３０ｂから離隔される。ただし、図２に図示されているのと異なり、チップ形成領域１１１とエッジ領域１１３との境界は、第１地点１３０ａまたは第２地点１３０ｂとほぼ一致してもよい。
一方、半導体ウェーハ１００の中心から、第１ベベル部１３０の高さが第１高さＬ１である地点までの距離は、半導体ウェーハ１００の半径長でもある。
例えば、第１ベベル部１３０は、単結晶インゴット（ingot）に対してスライシング工程を遂行し、所定の厚みを有する半導体ウェーハ１００を作った後、半導体ウェーハ１００に対して、コーナー加工を行って形成される。コーナー加工を介して、半導体ウェーハ１００の鋭いエッジをラウンディングすることにより、引き続く半導体ウェーハ１００の製造工程の間、または半導体素子の製造工程の間、半導体ウェーハ１００の壊れを防止することができる。
例えば、第１ベベル部１３０は、単結晶インゴット（ingot）に対してスライシング工程を遂行し、所定の厚みを有する半導体ウェーハ１００を作った後、半導体ウェーハ１００に対して、コーナー加工を行って形成される。コーナー加工を介して、半導体ウェーハ１００の鋭いエッジをラウンディングすることにより、引き続く半導体ウェーハ１００の製造工程の間、または半導体素子の製造工程の間、半導体ウェーハ１００の壊れを防止することができる。
一方、第２ベベル部１４０は、ノッチ部１２０に具備され、開口１２１が提供するノッチ部１２０の端部に沿って形成される。第２ベベル部１４０は、ウェーハ本体１１０の第１面１１０ａと第２面１１０ｂとを連結する第２傾斜面１４１を含み、第２傾斜面１４１は、凸型形態を有することができる。このとき、第２傾斜面１４１は、第１ベベル部１３０に具備された第１傾斜面１３１と異なるプロファイルを有することができる。
第１面１１０ａと第２傾斜面１４１とが出合う第３地点１４０ａから、第２面１１０ｂと第２傾斜面１４１とが出合う第４地点１４０ｂまで延長された直線を基準にするとき、第２ベベル部１４０は、ウェーハ本体１１０から、開口１２１に向かう方向に第２高さＬ２を有することができる。ここで、第２高さＬ２は、ベベル長でもある。このとき、第２ベベル部１４０の第２高さＬ２は、第１ベベル部１３０の第１高さＬ１と異なってもよい。
言い換えれば、第３地点１４０ａと第４地点１４０ｂは、半導体ウェーハ１００の厚みが薄くなり始める地点でもあり、第３地点１４０ａと第４地点１４０ｂとを連結する直線を基準に、ウェーハ本体１１０から、開口１２１に向かう方向に、半導体ウェーハ１００の厚みはだんだんと薄くなる。すなわち、第３地点１４０ａと第４地点１４０ｂとを連結する直線を基準にする第２ベベル部１４０の高さが高くなるほど、ノッチ部１２０において、半導体ウェーハ１００の厚みは薄くなる。
言い換えれば、第３地点１４０ａと第４地点１４０ｂは、半導体ウェーハ１００の厚みが薄くなり始める地点でもあり、第３地点１４０ａと第４地点１４０ｂとを連結する直線を基準に、ウェーハ本体１１０から、開口１２１に向かう方向に、半導体ウェーハ１００の厚みはだんだんと薄くなる。すなわち、第３地点１４０ａと第４地点１４０ｂとを連結する直線を基準にする第２ベベル部１４０の高さが高くなるほど、ノッチ部１２０において、半導体ウェーハ１００の厚みは薄くなる。
図３に図示されているように、チップ形成領域１１１とエッジ領域１１３との境界は、第２傾斜面１４１が始まる第３地点１４０ａまたは第４地点１４０ｂから離隔される。ただし、図３に図示されているのと異なり、チップ形成領域１１１とエッジ領域１１３との境界は、第３地点１４０ａまたは第４地点１４０ｂとほぼ一致してもよい。
第２ベベル部１４０は、例えば、ノッチ部１２０に対して、グラインディング工程及びポリッシング工程を遂行することによって形成される。開口１２１が提供するノッチ部１２０の端部をラウンディングすることにより、半導体製造工程中に、ノッチ部１２０損傷を防止することができる。
第２ベベル部１４０は、例えば、ノッチ部１２０に対して、グラインディング工程及びポリッシング工程を遂行することによって形成される。開口１２１が提供するノッチ部１２０の端部をラウンディングすることにより、半導体製造工程中に、ノッチ部１２０損傷を防止することができる。
一方、ノッチ部１２０に具備された第２ベベル部１４０は、半導体ウェーハ１００の外周に沿って形成された第１ベベル部１３０と連結され、第１ベベル部１３０と第２ベベル部１４０とが隣接する部分において、第１ベベル部１３０の高さは、第１高さＬ１から第２高さＬ２に変わり、第２ベベル部１４０の高さは、第２高さＬ２から第１高さＬ１に変わる。すなわち、第１ベベル部１３０と第２ベベル部１４０とが隣接する部分において、第１ベベル部１３０または第２ベベル部１４０の高さは、第１高さＬ１と第２高さＬ２との間の値を有することができる。
一実施形態において、第２ベベル部１４０の第２高さＬ２は、第１ベベル部１３０の第１高さＬ１より低い。例えば、第２ベベル部１４０の第２高さＬ２は、第１ベベル部１３０の第１高さＬ１の９０％より低くなるように構成されてもよい。図２及び図３に図示されているように、ウェーハ本体１１０の第１面１１０ａに垂直になる断面に対して、第１ベベル部１３０と第２ベベル部１４０とを比較すれば、第２ベベル部１４０の先端は、第１ベベル部１３０先端に比べ、垂直に近いプロファイルを有し、それによって、半導体ウェーハ１００の製造工程の間、または半導体製造工程の間、ノッチ部１２０において、チッピング（chipping）などの発生を改善することができる。
また、一実施形態において、ウェーハ本体１１０の厚みＴ、すなわち、第１面１１０ａと第２面１１０ｂとの距離は、第２ベベル部１４０の第２高さＬ２と比較し、少なくとも３倍以上でもある。例えば、３００ｍｍ径の半導体ウェーハは、約７７５μｍ厚を有することができ、第２ベベル部１４０の第２高さＬ２は、２５０μｍ以下に構成される。
また、一実施形態において、ウェーハ本体１１０の厚みＴ、すなわち、第１面１１０ａと第２面１１０ｂとの距離は、第２ベベル部１４０の第２高さＬ２と比較し、少なくとも３倍以上でもある。例えば、３００ｍｍ径の半導体ウェーハは、約７７５μｍ厚を有することができ、第２ベベル部１４０の第２高さＬ２は、２５０μｍ以下に構成される。
図４は、本発明の技術的思想の一実施形態による半導体構造体２００の平面図である。
図４を参照すれば、半導体構造体２００は、半導体ウェーハ１００、半導体ウェーハ１００のエッジに形成されたノッチ部１２０、第１ベベル部１３０（図２）、第２ベベル部１４０（図３）、及び半導体ウェーハ１００の一面上に形成された半導体チップ２１０を含んでもよい。半導体ウェーハ１００、ノッチ部１２０、第１ベベル部及び第２ベベル部は、図１ないし図３を参照して説明したのと実質的に同一であり、説明の便宜のために、図１ないし図３の説明部分において記述した内容は、省略または簡略する。
図４を参照すれば、半導体構造体２００は、半導体ウェーハ１００、半導体ウェーハ１００のエッジに形成されたノッチ部１２０、第１ベベル部１３０（図２）、第２ベベル部１４０（図３）、及び半導体ウェーハ１００の一面上に形成された半導体チップ２１０を含んでもよい。半導体ウェーハ１００、ノッチ部１２０、第１ベベル部及び第２ベベル部は、図１ないし図３を参照して説明したのと実質的に同一であり、説明の便宜のために、図１ないし図３の説明部分において記述した内容は、省略または簡略する。
半導体チップ２１０は、半導体ウェーハ１００の外郭一部分を除き、半導体ウェーハ１００の一面の全体にわたって配置される。例えば、半導体チップ２１０は、半導体ウェーハ１００のチップ形成領域１１１（図１）に形成される。複数の半導体チップ２１０は、内部に集積回路を含んでもよい。例えば、この集積回路は、メモリ回路またはロジック回路を含んでもよい。また、これらの複数の半導体チップ２１０は、多種の複数の個別素子を含んでもよい。これらの複数の個別素子は、多様な微細電子素子、例えば、ＣＭＯＳ（complementary metal-oxide semiconductor）トランジスタなどのようなＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）、システムＬＳＩ（large scale integration）、ＣＩＳ（ＣＭＯＳ imaging sensor）のようなイメージセンサ、ＭＥＭＳ（micro electro mechanical systems）、能動素子、受動素子などを含んでもよい。
図５は、本発明の技術的思想の一実施形態による半導体ウェーハ１００の製造方法を示すフローチャートである。
図５を、図１ないし図３と共に参照すれば、半導体ウェーハ１００を準備する（Ｓ１００）。この半導体ウェーハ１００は、互いに反対になる第１面１１０ａと第２面１１０ｂとを有し、半導体ウェーハ１００の外周には、半導体ウェーハ１００の外周から半導体ウェーハ１００の中心部に向けて形成された開口１２１を有するノッチ部１２０を含んでもよい。
図５を、図１ないし図３と共に参照すれば、半導体ウェーハ１００を準備する（Ｓ１００）。この半導体ウェーハ１００は、互いに反対になる第１面１１０ａと第２面１１０ｂとを有し、半導体ウェーハ１００の外周には、半導体ウェーハ１００の外周から半導体ウェーハ１００の中心部に向けて形成された開口１２１を有するノッチ部１２０を含んでもよい。
例えば、準備した半導体ウェーハ１００は、シリコンウェーハでもあり、単結晶インゴットを形成する段階、単結晶インゴットを所定厚にスライシングする段階を経て生成される。具体的には、高純度の一定形状がない多結晶シリコンを溶かし、液状の多結晶シリコンに単結晶シードを接触させた後、このシードを徐々に持ち上げる過程を介して、単結晶インゴットを作ることができる。その後、単結晶インゴットの両端部を切断し、単結晶インゴットの側面に対して表面グラインディングを実施し、単結晶インゴットの長手方向に沿ってノッチを形成する。次に、単結晶インゴットをスライシングし、所定厚に切断する。
次に、半導体ウェーハ１００のエッジに、第１ベベル部１３０を形成する（Ｓ２００）。第１ベベル部１３０は、半導体ウェーハ１００の外周において、ノッチ部１２０を除いた部分に沿って形成される。第１ベベル部１３０は、半導体ウェーハ１００の外周に対して、コーナー加工を遂行することによって形成される。第１ベベル部１３０は、半導体ウェーハ１００の第１面１１０ａと第２面１１０ｂとを連結する凸型形態の第１傾斜面１３１を有することができ、それによって、半導体製造工程の間、半導体ウェーハ１００の壊れを防止することができる。このとき、第１ベベル部１３０は、半導体ウェーハ１００の第１面１１０ａと第１傾斜面１３１とが出合う第１地点１３０ａから、半導体ウェーハ１００の第２面１１０ｂと第１傾斜面１３と１が出合う第２地点１３０ｂまで延長された直線に対して、半導体ウェーハ１００の半径方向に、第１高さＬ１を有するように形成される。
次に、ノッチ部１２０の開口１２１と接する部分に、第２ベベル部１４０を形成する（Ｓ３００）。第２ベベル部１４０は、ノッチ部１２０を加工して形成され、具体的には、ノッチグラインディング及びノッチポリッシングを介して形成される。ノッチグラインディング及びノッチポリッシングを経て、第２ベベル部１４０は、半導体ウェーハ１００の第１面１１０ａと第２面１１０ｂとを連結する凸型形態の第２傾斜面１４１を有する。このとき、第２ベベル部１４０は、半導体ウェーハ１００の第１面１１０ａと第２傾斜面１４１とが出合う第３地点１４０ａから、半導体ウェーハ１００の第２面１１０ｂと第２傾斜面１４１とが出合う第４地点１４０ｂまで延長された直線に対して、ウェーハ本体１１０から、開口１２１に向かう方向に、第２高さＬ２を有するように形成される。このとき、第２ベベル部１４０は、第１ベベル部１３０の第１高さＬ１と異なる高さを有するように形成される。次に、半導体ウェーハ１００の表面を平坦化し、欠陥を除去するラッピング工程及びポリッシング工程が遂行される。
次に、半導体ウェーハ１００の欠陥如何を検査する（Ｓ４００）。半導体ウェーハ１００に対する検査は、１つの単結晶インゴットから生成された複数個の半導体ウェーハ１００のうち一部に対して行われる。この検査は、半導体ウェーハ１００に対する後続工程が進められる以前に行われ、半導体ウェーハ１００が後続工程を経る間、欠陥が発生するか否かということをあらかじめ判断し、不良半導体ウェーハ１００の工程投入を遮断し、それによって、半導体製造工程の信頼性及び収率を向上させることができる。
図６は、本発明の技術的思想の一実施形態による半導体ウェーハ１００の製造方法を示すフローチャートである。
半導体ウェーハ１００を準備する段階（Ｓ１００）、第１ベベル部１３０を形成する段階（Ｓ２００）、及び半導体ウェーハ１００を検査する段階（Ｓ４００）は、図５を参照して説明したのと実質的に同一であり、説明の便宜のために、図５の説明部分で記述した内容は省略する。以下では、図６を、図１ないし図３と共に参照し、第２ベベル部１４０を形成する段階についてさらに詳細に説明する。
半導体ウェーハ１００を準備する段階（Ｓ１００）、第１ベベル部１３０を形成する段階（Ｓ２００）、及び半導体ウェーハ１００を検査する段階（Ｓ４００）は、図５を参照して説明したのと実質的に同一であり、説明の便宜のために、図５の説明部分で記述した内容は省略する。以下では、図６を、図１ないし図３と共に参照し、第２ベベル部１４０を形成する段階についてさらに詳細に説明する。
まず、ノッチ部１２０に対して、第１グラインディング及び第２グラインディングを行う（Ｓ３１０）。第１グラインディングは、第１メッシュ（mesh）の研磨面を有するノッチホイールを利用して行われ、例えば、このノッチホイールは、８００メッシュのダイヤモンド研磨用粒子を利用して、ノッチ部１２０を加工することができる。次に、第２グラインディングは、第１メッシュより大きい第２メッシュの研磨面を有するノッチホイールを利用して行われる。例えば、第２メッシュは、２０００メッシュ以上でもあり、さらに具体的には、２０００メッシュから１００００メッシュの間でもある。本発明の実施形態において、ノッチ部１２０を加工する第２グラインディングに微細な粒子を利用することにより、ノッチ部１２０の損傷を減らし、それによって、高温の半導体製造工程の間、ノッチ部１２０の壊れのような問題を改善することができる。
次に、ノッチ部１２０に対して、ポリッシング工程を遂行し、第２ベベル部１４０を形成する（Ｓ３２０）。ポリッシング工程を介して、ノッチ部１２０の表面が平坦になり、グラインディング工程などによって、ノッチ部１２０に生じた欠陥が除去される。
図７は、本発明の技術的思想の一実施形態による半導体ウェーハ１００の製造方法を示すフローチャートである。
図７は、本発明の技術的思想の一実施形態による半導体ウェーハ１００の製造方法を示すフローチャートである。
半導体ウェーハ１００を準備する段階（Ｓ１００）、第１ベベル部１３０を形成する段階（Ｓ２００）、及び第２ベベル部１４０を形成する段階（Ｓ３００）は、図５及び図６を参照して説明したところと実質的に同一であり、説明の便宜のために、図５及び図６の説明部分で記述した内容は省略する。以下では、図７を、図１ないし図３と共に参照し、ウェーハを検査する段階についてさらに詳細に説明する。
まず、半導体ウェーハ１００上にエピ層を形成する（Ｓ４１０）。例えば、該エピ層は、約１１５０℃の温度で、反応器内で気相蒸着して成長され、４μｍほどの厚みを有することができる。該エピ層は、半導体ウェーハ１００と同一結晶構造を有する単結晶層でもある。該エピ層は、半導体ウェーハ１００と同一物質でもあり、または異なる物質からも構成される。該エピ層は、半導体ウェーハ１００の表面に生じた結晶欠陥をさらに容易に検査するために形成される。
次に、半導体ウェーハ１００に対して、第１温度で進められる第１熱処理工程を遂行する（Ｓ４２０）。第１熱処理工程が進められる第１温度は、第２熱処理工程が進められる第２温度より低く、例えば、約２時間から３時間ほど進められる。第１温度は、１，０００℃以上１，１５０℃未満でもある。第１熱処理工程は、引き続く第２熱処理工程より低い温度で進められ、急激な温度上昇による、半導体ウェーハ１００の損傷を防止する。
次に、半導体ウェーハ１００に対して、第２温度で進められる第２熱処理工程を遂行する（Ｓ４３０）。第２熱処理工程が進められる第２温度は、１，１５０℃以上でもあり、また第２熱処理工程は、約１時間から２時間ほど進められる。第２熱処理工程は、半導体製造工程などの後続工程より苛酷な条件下で、半導体ウェーハ１００を処理し、半導体ウェーハ１００が後続工程に耐えることができる否かということを事前にテストする。特に、結晶欠陥が発生しやすいノッチ部１２０、及びノッチ部１２０の隣接部分をあらかじめテストすることができる。
次に、半導体ウェーハ１００に、結晶欠陥が発生したか否かということを分析する（Ｓ４４０）。このとき、半導体ウェーハ１００の結晶欠陥を分析するために、Ｘ線撮像装置が利用される。半導体ウェーハ１００を検査する段階は、１単位の半導体ウェーハにおいて選択された一部に対して進められる。前述の過程で行われる半導体ウェーハ１００の検査を介して、不良半導体ウェーハ１００をあらかじめスキャニングすることができ、良品の半導体ウェーハ１００に対して工程を遂行することにより、工程の信頼性を向上させる。
図８は、本発明の技術的思想の一実施形態による半導体素子を製造する方法を示すフローチャートである。
まず、半導体ウェーハを準備する（Ｓ５００）。半導体ウェーハは、図５のＳ１００段階ないしＳ３００段階を経て生成された半導体ウェーハでもあり、または図６のＳ１００段階ないしＳ３２０段階を経て生成された半導体ウェーハでもある。次に、半導体ウェーハを検査する（Ｓ５１０）。半導体ウェーハを検査する段階は、図７のＳ４１０段階ないしＳ４４０段階とも同一である。半導体ウェーハに対する検査結果、検査された半導体ウェーハが良品であるか不良品であるかということを判別する（Ｓ５３０）。検査する段階は、１つの単位にされた複数個の半導体ウェーハにおいて一部に対しても実施される。検査結果、半導体ウェーハが良品である場合、半導体製造工程を進める（Ｓ５３０）。反対に、半導体ウェーハが不良品である場合、ウェーハの欠陥を除去するか、あるいは半導体ウェーハを廃棄する（Ｓ５４０）。
まず、半導体ウェーハを準備する（Ｓ５００）。半導体ウェーハは、図５のＳ１００段階ないしＳ３００段階を経て生成された半導体ウェーハでもあり、または図６のＳ１００段階ないしＳ３２０段階を経て生成された半導体ウェーハでもある。次に、半導体ウェーハを検査する（Ｓ５１０）。半導体ウェーハを検査する段階は、図７のＳ４１０段階ないしＳ４４０段階とも同一である。半導体ウェーハに対する検査結果、検査された半導体ウェーハが良品であるか不良品であるかということを判別する（Ｓ５３０）。検査する段階は、１つの単位にされた複数個の半導体ウェーハにおいて一部に対しても実施される。検査結果、半導体ウェーハが良品である場合、半導体製造工程を進める（Ｓ５３０）。反対に、半導体ウェーハが不良品である場合、ウェーハの欠陥を除去するか、あるいは半導体ウェーハを廃棄する（Ｓ５４０）。
具体的には、半導体製造工程は、次のように進められる。半導体製造工程は、薄膜を形成する段階を含んでもよい。薄膜は、導電物質、絶縁物質または半導体物質でもよい。半導体製造工程は、薄膜上にマスクパターンを形成する段階をさらに含んでもよい。マスクパターンは、フォトレジストパターンでもある。また半導体製造工程は、マスクパターンをエッチングマスクにして、薄膜の一部を除去してパターンを形成する段階をさらに含んでもよい。または、半導体製造工程は、マスクパターンをエッチングマスクにして、薄膜の一部を除去してホールを形成する段階をさらに含んでもよい。ホールは、例えば、コンタクトホール、ビヤホールなどを含んでもよい。
半導体製造工程は、薄膜を洗浄する段階をさらに含んでもよい。または、半導体製造工程は、薄膜を平坦化する段階をさらに含んでもよい。薄膜を平坦化する段階は、化学機械的研磨（ＣＭＰ：chemical mechanical polishing）工程またはエッチバック（etch-back）工程を含んでもよい。また、言及してはいないが、半導体製造工程は、半導体素子を製造する過程において発生しうる全ての段階を含んでもよい。従って、半導体製造工程は、半導体ウェーハを移送する段階、保管する段階などを含んでもよい。
以上での説明は、本発明の技術的思想を例示的に説明したものに過ぎず、本発明が属する技術分野で当業者であるならば、本発明の本質的な特性から外れない範囲で多様な修正及び変形が可能であろう。
従って、本発明に開示された実施形態は、本発明の技術的思想を限定するためではなく、説明するためのものであり、かような実施形態によって、本発明の技術思想の範囲が限定されるものではない。本発明の保護範囲は、特許請求の範囲によって解釈されなければならず、それと同等な範囲内にいる全ての技術的思想は、本発明の権利範囲に含まれるものであると解釈されなければならない。
従って、本発明に開示された実施形態は、本発明の技術的思想を限定するためではなく、説明するためのものであり、かような実施形態によって、本発明の技術思想の範囲が限定されるものではない。本発明の保護範囲は、特許請求の範囲によって解釈されなければならず、それと同等な範囲内にいる全ての技術的思想は、本発明の権利範囲に含まれるものであると解釈されなければならない。
本発明の、半導体ウェーハ、半導体構造体、及びそれを製造する方法は、例えば、半導体関連の技術分野に効果的に適用可能である。
１００ 半導体ウェーハ
１１０ ウェーハ本体
１１１ チップ形成領域
１１３ エッジ領域
１２０ ノッチ部
１２１ 開口
１３０ 第１ベベル部
１３１ 第１傾斜面
１４０ 第２ベベル部
１４１ 第２傾斜面
２００ 半導体構造体
２１０ 半導体チップ
１１０ ウェーハ本体
１１１ チップ形成領域
１１３ エッジ領域
１２０ ノッチ部
１２１ 開口
１３０ 第１ベベル部
１３１ 第１傾斜面
１４０ 第２ベベル部
１４１ 第２傾斜面
２００ 半導体構造体
２１０ 半導体チップ
Claims (8)
- 互いに反対になる第１面及び第２面を有し、その外周から中心部に向けて形成された開口を具備したノッチ部を含む半導体ウェーハを準備する段階と、
前記半導体ウェーハの外周を加工し、前記第１面及び第２面を連結する第１傾斜面を含み、前記第１面と前記第１傾斜面とが出合う第１地点から、前記第２面と前記第１傾斜面とが出合う第２地点まで延長された直線に対して第１高さを有する第１ベベル部を形成する段階と、
前記ノッチ部を加工し、前記開口と接するように配置され、前記第１面及び第２面を連結する第２傾斜面を含み、前記第１面と前記第２傾斜面とが出合う第３地点から、前記第２面と前記第２傾斜面とが出合う第４地点まで延長された直線に対して、前記第１高さと異なる第２高さを有する第２ベベル部を形成する段階と、を含み、
前記第２ベベル部は、前記ノッチ部内にあり、前記第１ベベル部は、前記第２ベベル部に隣接した前記半導体ウェーハの外周の残部に沿って形成され、
前記半導体ウェーハのウェーハ本体の厚みは、前記第２高さよりも３倍以上厚いことを特徴とする半導体ウェーハの製造方法。 - 前記第２高さは、前記第１高さよりも低いことを特徴とする請求項１に記載の半導体ウェーハの製造方法。
- 前記第２ベベル部を形成する段階後に、
前記半導体ウェーハを熱処理し、前記半導体ウェーハの欠陥を検査する段階をさらに含み、
前記検査する段階は、
第１温度で、前記半導体ウェーハを熱処理する段階と、
前記第１温度より高い第２温度で、前記半導体ウェーハを熱処理する段階と、を含むことを特徴とする請求項１に記載の半導体ウェーハの製造方法。 - 前記第１温度は、１，０００℃以上１，１５０℃未満であることを特徴とする請求項３に記載の半導体ウェーハの製造方法。
- 互いに反対になる第１面及び第２面を有するウェーハ本体と、
前記ウェーハ本体の外周上に形成され、前記ウェーハ本体の外周から、前記ウェーハ本体の中心部に向けて形成された開口を具備したノッチ部と、
前記ウェーハ本体の外周に沿って形成され、前記第１面及び第２面を連結する第１傾斜面を含み、前記第１面と前記第１傾斜面とが出合う第１地点から、前記第２面と前記第１傾斜面とが出合う第２地点まで延長された直線に対して第１高さを有する第１ベベル部と、
前記開口と接するように配置され、前記第１面及び第２面を連結する第２傾斜面を含み、前記第１面と前記第２傾斜面とが出合う第３地点から、前記第２面と前記第２傾斜面とが出合う第４地点まで延長された直線に対して、前記第１高さと異なる第２高さを有する第２ベベル部と、を含み、
前記第２ベベル部は、前記ノッチ部内にあり、前記第１ベベル部は、前記第２ベベル部に隣接した前記ウェーハ本体の外周の残部に沿って形成され、
前記ウェーハ本体の厚みは、前記第２高さよりも３倍以上厚いことを特徴とする半導体ウェーハ。 - 前記第２高さは、前記第１高さよりも低いことを特徴とする請求項５に記載の半導体ウェーハ。
- 前記開口は、０．４ｍｍないし１．０ｍｍの深さに形成されたことを特徴とする請求項５に記載の半導体ウェーハ。
- 前記ノッチ部は、前記ウェーハ本体の第１面に対して垂直になる方向から見たとき、曲線上の端部を有することを特徴とする請求項５に記載の半導体ウェーハ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160002779A KR102468793B1 (ko) | 2016-01-08 | 2016-01-08 | 반도체 웨이퍼, 반도체 구조체 및 이를 제조하는 방법 |
| KR10-2016-0002779 | 2016-01-08 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2017123458A JP2017123458A (ja) | 2017-07-13 |
| JP2017123458A5 JP2017123458A5 (ja) | 2019-12-19 |
| JP6899648B2 true JP6899648B2 (ja) | 2021-07-07 |
Family
ID=59274963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016229899A Active JP6899648B2 (ja) | 2016-01-08 | 2016-11-28 | 半導体ウェーハ、半導体構造体、及びそれを製造する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9806036B2 (ja) |
| JP (1) | JP6899648B2 (ja) |
| KR (1) | KR102468793B1 (ja) |
| CN (1) | CN106992113B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6493253B2 (ja) * | 2016-03-04 | 2019-04-03 | 株式会社Sumco | シリコンウェーハの製造方法およびシリコンウェーハ |
| KR101992778B1 (ko) * | 2017-11-01 | 2019-06-25 | 에스케이실트론 주식회사 | 웨이퍼 및 그 형상 분석 방법 |
| KR102483923B1 (ko) * | 2017-12-27 | 2023-01-02 | 삼성전자 주식회사 | 베벨부를 갖는 반도체 웨이퍼 |
| US10978331B2 (en) | 2018-03-30 | 2021-04-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods for orientator based wafer defect sensing |
| CN109926911A (zh) * | 2019-03-04 | 2019-06-25 | 天通日进精密技术有限公司 | 晶圆凹口抛光装置及晶圆凹口抛光方法 |
| CN110842754A (zh) * | 2019-11-14 | 2020-02-28 | 西安奕斯伟硅片技术有限公司 | 一种边缘抛光系统、边缘抛光方法及晶圆 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2742710B2 (ja) * | 1989-06-26 | 1998-04-22 | 三菱電機株式会社 | 半導体ウェハ |
| JP2798112B2 (ja) | 1994-03-25 | 1998-09-17 | 信越半導体株式会社 | ウェーハノッチ寸法測定装置及び方法 |
| JP3935977B2 (ja) * | 1995-05-16 | 2007-06-27 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | ノッチ付き半導体ウェーハ |
| JP3580600B2 (ja) * | 1995-06-09 | 2004-10-27 | 株式会社ルネサステクノロジ | 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法 |
| JP3213563B2 (ja) | 1997-03-11 | 2001-10-02 | 株式会社スーパーシリコン研究所 | ノッチレスウェーハの製造方法 |
| JPH11297799A (ja) | 1998-04-10 | 1999-10-29 | Hitachi Cable Ltd | ノッチ付き半導体基板 |
| JP2952826B1 (ja) * | 1998-06-05 | 1999-09-27 | 株式会社エンヤシステム | ウエ−ハのノッチエッチング方法及び装置 |
| JP2000254845A (ja) | 1999-03-10 | 2000-09-19 | Nippei Toyama Corp | ウエーハのノッチ溝の面取り方法及びウエーハ |
| JP2001250799A (ja) | 2000-03-03 | 2001-09-14 | Mitsubishi Electric Corp | 半導体ウェハおよび半導体装置 |
| JP2001291649A (ja) * | 2000-04-06 | 2001-10-19 | Toshiba Corp | 基板と半導体装置の製造方法 |
| JP2002001636A (ja) * | 2000-06-23 | 2002-01-08 | Memc Japan Ltd | ウエハの面取り加工方法 |
| JP2002093692A (ja) * | 2000-09-20 | 2002-03-29 | Komatsu Ltd | 半導体ウェハのノッチ面取部平面部分の光学的処理装置とその処理方法。 |
| JP2003045788A (ja) * | 2001-08-02 | 2003-02-14 | Tokyo Electron Ltd | 基板処理方法及び基板処理装置 |
| JP4034682B2 (ja) * | 2002-10-21 | 2008-01-16 | 株式会社東芝 | 半導体ウェーハ及び半導体ウェーハ製造方法 |
| JP2004207606A (ja) * | 2002-12-26 | 2004-07-22 | Disco Abrasive Syst Ltd | ウェーハサポートプレート |
| US7102206B2 (en) | 2003-01-20 | 2006-09-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device |
| JP2005101290A (ja) * | 2003-09-25 | 2005-04-14 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
| JP2005109155A (ja) * | 2003-09-30 | 2005-04-21 | Disco Abrasive Syst Ltd | 半導体ウェーハの加工方法 |
| JP2005254343A (ja) | 2004-03-09 | 2005-09-22 | Noritake Super Abrasive:Kk | ノッチホイール |
| JP2006108532A (ja) * | 2004-10-08 | 2006-04-20 | Disco Abrasive Syst Ltd | ウエーハの研削方法 |
| KR20060074742A (ko) | 2004-12-28 | 2006-07-03 | 주식회사 하이닉스반도체 | 반도체용 웨이퍼 및 웨이퍼 제조 방법 |
| CN1977359A (zh) * | 2005-07-21 | 2007-06-06 | 住友电气工业株式会社 | 氮化镓晶圆 |
| JP4780142B2 (ja) | 2008-05-22 | 2011-09-28 | 信越半導体株式会社 | ウェーハの製造方法 |
| JP2011086732A (ja) * | 2009-10-14 | 2011-04-28 | Renesas Electronics Corp | ノッチ研磨装置、ベベル研磨装置及び半導体装置の製造方法 |
| JP5548173B2 (ja) * | 2011-08-31 | 2014-07-16 | 株式会社東芝 | 半導体基板及びその製造方法 |
| US20140007901A1 (en) | 2012-07-06 | 2014-01-09 | Jack Chen | Methods and apparatus for bevel edge cleaning in a plasma processing system |
| JP6048654B2 (ja) * | 2012-12-04 | 2016-12-21 | 不二越機械工業株式会社 | 半導体ウェーハの製造方法 |
| JP6214192B2 (ja) * | 2013-04-11 | 2017-10-18 | 株式会社ディスコ | 加工方法 |
| JP5979081B2 (ja) | 2013-05-28 | 2016-08-24 | 信越半導体株式会社 | 単結晶ウェーハの製造方法 |
-
2016
- 2016-01-08 KR KR1020160002779A patent/KR102468793B1/ko active IP Right Grant
- 2016-11-17 US US15/354,320 patent/US9806036B2/en active Active
- 2016-11-28 JP JP2016229899A patent/JP6899648B2/ja active Active
-
2017
- 2017-01-06 CN CN201710009776.3A patent/CN106992113B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106992113B (zh) | 2020-03-03 |
| US9806036B2 (en) | 2017-10-31 |
| JP2017123458A (ja) | 2017-07-13 |
| CN106992113A (zh) | 2017-07-28 |
| KR20170083384A (ko) | 2017-07-18 |
| US20170200683A1 (en) | 2017-07-13 |
| KR102468793B1 (ko) | 2022-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6899648B2 (ja) | 半導体ウェーハ、半導体構造体、及びそれを製造する方法 | |
| US10325861B2 (en) | Methods and structures for dicing integrated circuits from a wafer | |
| US9099547B2 (en) | Testing process for semiconductor devices | |
| JPH08339947A (ja) | 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法 | |
| US10553489B2 (en) | Partitioned wafer and semiconductor die | |
| JP5869902B2 (ja) | 半導体装置の製造方法及びウェハ | |
| US6933606B2 (en) | Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same | |
| CN110517946B (zh) | SiC衬底的制造方法 | |
| US20180015569A1 (en) | Chip and method of manufacturing chips | |
| CN107516655A (zh) | 划片槽测试结构及测试方法 | |
| KR20070112118A (ko) | 실리콘 단결정 웨이퍼의 결정 결함의 평가방법 | |
| JP2016131178A (ja) | シリコンウェーハの製造方法及び半導体装置の製造方法 | |
| JPH10335402A (ja) | 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置 | |
| JP5467923B2 (ja) | 金属汚染評価用シリコンウエーハの製造方法 | |
| WO2020052584A1 (zh) | 一种硅片级封装划片槽的设计方法 | |
| US20230118491A1 (en) | Method for evaluating of defect area of wafer | |
| JP6245376B2 (ja) | 半導体装置の製造方法 | |
| KR100384680B1 (ko) | 반도체 웨이퍼 결함 검출 방법 | |
| JPH09246130A (ja) | 半導体ウエハおよびその製造方法並びにそれを使用した半導体装置の製造方法 | |
| KR100783440B1 (ko) | 저산소 실리콘 웨이퍼의 결함 분석 방법 | |
| JP2003234312A (ja) | 半導体装置の製造方法 | |
| KR20090116646A (ko) | 실리콘 웨이퍼 및 이의 제조방법 | |
| KR20100007560A (ko) | 반도체 소자, 실리콘 단결정 웨이퍼, 및 실리콘 단결정잉곳 | |
| JP2000243699A (ja) | 半導体ウェハの製造方法および半導体装置の製造方法 | |
| KR20130026698A (ko) | 웨이퍼 검사 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20161222 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20161228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191108 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210615 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6899648 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |