JP6048654B2 - 半導体ウェーハの製造方法 - Google Patents
半導体ウェーハの製造方法 Download PDFInfo
- Publication number
- JP6048654B2 JP6048654B2 JP2012265687A JP2012265687A JP6048654B2 JP 6048654 B2 JP6048654 B2 JP 6048654B2 JP 2012265687 A JP2012265687 A JP 2012265687A JP 2012265687 A JP2012265687 A JP 2012265687A JP 6048654 B2 JP6048654 B2 JP 6048654B2
- Authority
- JP
- Japan
- Prior art keywords
- diameter
- wafer
- small
- semiconductor wafer
- orientation flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Laser Beam Processing (AREA)
Description
そこで、昨今、直径1/2インチ程度の小さなウェーハ(半導体チップ1個取り程度)に、必要な加工処理を施していくミニマル(登録商標)ファブ構想が提案されている。このミニマルファブ構想によれば、研磨装置、CVD装置など、各工程毎に小型の処理装置を設け、これら処理装置を必要に応じて適宜組み合わせて使用することによって、多品種のウェーハに対応できるようにしている。各装置は小型のものでよいので、設備投資費を低く抑えることができる。
ところで、従来においても、大口径の半導体ウェーハから小口径ウェーハを複数枚切り出すことが特許文献1に記載されている。
本発明は上記課題を解決するためになされたもので、その目的とするところは、オリフラ線を容易に形成できると共に、面取り加工も問題なく行える半導体ウェーハの製造方法を提供することにある。
すなわち、本発明に係る半導体ウェーハの製造方法は、大口径の半導体ウェーハから複数の小口径ウェーハを切り出す半導体ウェーハの製造方法であって、前記大口径の半導体ウェーハにおいて、小口径ウェーハの切出位置が特定の方向に列をなし、各列の各小口径ウェーハを横切るようにして、直線溝状のオリフラ線を、レーザー光にて、各列ごとに一括して形成するマーキング工程と、該マーキング工程後、前記大口径の半導体ウェーハから小口径ウェーハをレーザー光により個別に切り出す切り出し工程を含むことを特徴とする。
また、大口径の半導体ウェーハを研磨して所要厚さにするラッピング工程を有し、該ラッピング工程を行った後、前記マーキング工程以下の工程を行うことを特徴とする。
また、1/2インチサイズの小口径ウェーハに切り出すことを特徴とする。
図1は、大口径ウェーハ10から小口径ウェーハ12をレーザー光により切り出す切り出しパターンの一例を示す模式図である。図2は切り出した小口径ウェーハ12の寸法等を示す平面図である。
大口径ウェーハ10は、例えば200mmあるいは300mm径のものである。この大口径ウェーハ10は通常の製造方法、すなわち、引き上げられた単結晶→外周研削→ノッチ形成→スライシング→べべリング(面取り)→ラッピング→エッチング→ポリシング→精密洗浄工程等を経て製造されたものであるが、ノッチ14あるいはオリフラ(オリエンテーションフラット)が形成されているウェーハであればよい。
ノッチ14もオリフラも、ウェーハ10に多数の処理工程を行って半導体装置(デバイス)に完成する各処理工程での、ウェーハ10のアライメント(位置決め)等に利用される。
本実施の形態では、後記するように、初めの段階で、大口径のウェーハ10から、1/2インチ径程度の小口径のウェーハ12に切り出して後、必要な処理工程を行っていく。大口径のウェーハ10を厚さ350μm程度の薄いウェーハに研磨することによって、レーザー光による切り出しが容易となる。また、1/2インチ径程度の小口径のウェーハ12に切り出すので、直径に対する厚さの比率は大口径のウェーハ10よりも大きくなり、厚さが薄くても反りなどが生じず、後工程において割れ等が生じることはない。
図1における実線は切り出す小口径のウェーハ12の仮想位置を示している。
オリフラ線16は、図1に示すように、大口径の半導体ウェーハにおいて、小口径ウェーハの切出位置が特定の方向に列をなし、各列の各小口径ウェーハを横切るようにして、レーザー光にて、各列ごとに一括して形成される。すなわち、レーザー装置(図示せず)を、列方向に走行させて、各列ごとにオリフラ線16を一括して形成する。
なお、切り出すべき小口径ウェーハの配列によっては、隣接する列の小口径ウェーハ上を直線溝が横切ることもあるから、この場合には、各列の、小口径ウェーハ12の必要箇所のみにオリフラ線16を形成すればよい。なお、この場合にあっても、オリフラ線16は、両端部が、小口径ウェーハ12のエッジ部に到達するように設ける。このようにすることで、後工程において、ウェーハ12のエッジ部におけるオリフラ線16の両端部の位置をセンサによって検出して、ウェーハ12のアライメントを容易にできる。
オリフラ線16を形成した後、図示しないレーザー装置を駆動して、大口径のウェーハ10から小口径のウェーハ12を切り出すようにする。小口径のウェーハ12は円形に切り出す。なお、小口径のウェーハ12は、後の外径仕上げ工程によってエッジ部を研削して所要外径に仕上げるので、1/2インチサイズよりは若干大きめに切り出すようにする。
レーザー光の種類は特に限定されないが、YAGレーザーが好適である。
なお、レーザー装置において、レーザー光放射口から射出されるレーザー光の周囲に水をリング状に噴出する水噴出口を有するレーザー装置を用いると好適である(水中でのレーザー加工)。レーザー光によるオリフラ線16形成時、および小口径ウェーハ12の切り出し時、水を噴出することによって、レーザー光照射によって高温になるウェーハ10を冷却できると共に、生じる切断残滓を水によって除去できる。
小口径ウェーハ12の外径は12.5mm、フラット部分の直径は12.25mm、面取り部の幅は0.125mmとなっている。
オリフラ線16の位置は、ウェーハ12の中心から5.75mmであり、幅は50μm、深さは5〜25μmである。これらの寸法は特に限定されるものではないが、レーザー加工時のオリフラ線16の深さは、エッチング工程やポリシング工程、半導体装置形成時の各処理工程を経ても消失しない深さ(50μm)とする。
図3は、実際の200mmの大口径ウェーハ10での、小口径ウェーハ12の切り出しパターンの一例を示す。129個の小口径ウェーハ12の切り出しが行える。もちろん、結晶欠陥の存在する部位における小口径ウェーハ12は廃棄する。
・ 外径仕上げ工程
上記切り出されたウェーハ12を、ダイヤモンド砥石等で研削して、外径が1/2インチサイズとなるように調整する。レーザー光で切り出されたウェーハ12の外周縁には切断残滓が存在しているので、この外径仕上げ工程により、外径が調整されると共に、切断残滓の除去もできる。
・ 面取り工程
上記外径仕上げしたウェーハ12を、仕上げ砥石によって研磨して、鏡面に仕上げる。これによって後工程での発塵を防止できる。オリフラ線16をウェーハ12の面上に設けたので、面取り加工も問題なく行えた。
・ エッチング工程
大口径ウェーハ10をラッピングして薄肉化したときの加工ダメージ層と埋まり込んでいる粗粒を除去するためにウェーハ12のエッチング加工を行う。エッチング液は、アルカリ(KOH系溶液)または酸(フッ硝酸系溶液)を用いる。除去量は10〜50μm程度とする。
・ ポリシング(CMP)工程
通常の大口径ウェーハと同様なCMP加工を行う。
このポリシングは適宜複数段の工程で行う。例えば、第一次ポリシングでは、高能率で平滑鏡面化を図る。第二次ポリシングでは、OSF(Oxidation-induced Stacking Fault)フリー、表面粗さの向上を図る。第三次あるいは第四次ポリシングでは、ヘイズフリー、コンタミネションフリーを目的とする。各段階とも、適宜な研磨液を用いる。
・ 精密洗浄工程
通常のRCA洗浄を行い、ポリシングなどで汚染されたウェーハを清浄化する。金属不純物やパーティクルなどの残留物を除く。
以上のようにしてウェーハの仕上げ工程を行うことができる。
なお、別途、半導体製造工程において、ウェーハのアライメントに際しては、オリフラ線16の方向として、ウェーハのエッジ部に至るオリフラ線16の両端部をセンサ等で認識することによって、容易にウェーハ12のアライメントを行うことが可能である。
Claims (5)
- 大口径の半導体ウェーハから複数の小口径ウェーハを切り出す半導体ウェーハの製造方法であって、
前記大口径の半導体ウェーハにおいて、小口径ウェーハの切出位置が特定の方向に列をなし、各列の各小口径ウェーハを横切るようにして、直線溝状のオリフラ線を、レーザー光にて、各列ごとに一括して形成するマーキング工程と、
該マーキング工程後、前記大口径の半導体ウェーハから小口径ウェーハをレーザー光により個別に切り出す切り出し工程を含むことを特徴とする半導体ウェーハの製造方法。 - 切り出された小口径ウェーハを、所要外径に仕上げる外径仕上げ工程と、
外径仕上げされた小口径ウェーハの外周部を所定形状に面取りをする面取り工程と、
面取りされた小口径ウェーハをエッチングするエッチング工程と、
該エッチング後の小口径ウェーハを鏡面加工するポリシング工程とをさらに含むことを特徴とする請求項1記載の半導体ウェーハの製造方法。 - 大口径の半導体ウェーハを研磨して所要厚さにするラッピング工程を有し、該ラッピング工程を行った後、前記マーキング工程以下の工程を行うことを特徴とする請求項1または2記載の半導体ウェーハの製造方法。
- 前記直線状のオリフラ線の位置を、前記大口径の半導体ウェーハのオリフラもしくはノッチに基づいて決定することを特徴とする請求項1〜3いずれか1項記載の半導体ウェーハの製造方法。
- 1/2インチサイズの小口径ウェーハに切り出すことを特徴とする請求項1〜4いずれか1項記載の半導体ウェーハの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012265687A JP6048654B2 (ja) | 2012-12-04 | 2012-12-04 | 半導体ウェーハの製造方法 |
US14/087,883 US9123795B2 (en) | 2012-12-04 | 2013-11-22 | Method of manufacturing semiconductor wafers |
CN201310634807.6A CN103854991B (zh) | 2012-12-04 | 2013-12-02 | 制造半导体晶圆的方法 |
KR1020130149731A KR102120495B1 (ko) | 2012-12-04 | 2013-12-04 | 반도체 웨이퍼의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012265687A JP6048654B2 (ja) | 2012-12-04 | 2012-12-04 | 半導体ウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014110411A JP2014110411A (ja) | 2014-06-12 |
JP6048654B2 true JP6048654B2 (ja) | 2016-12-21 |
Family
ID=50825842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012265687A Active JP6048654B2 (ja) | 2012-12-04 | 2012-12-04 | 半導体ウェーハの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9123795B2 (ja) |
JP (1) | JP6048654B2 (ja) |
KR (1) | KR102120495B1 (ja) |
CN (1) | CN103854991B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10883168B2 (en) | 2014-09-11 | 2021-01-05 | Massachusetts Institute Of Technology | Processing system for small substrates |
JP6441088B2 (ja) * | 2015-01-13 | 2018-12-19 | 株式会社Sumco | シリコンウェーハの製造方法及び半導体装置の製造方法 |
JP6349290B2 (ja) * | 2015-09-03 | 2018-06-27 | 信越半導体株式会社 | 単結晶ウェーハの表裏判定方法 |
CN106531689B (zh) * | 2015-09-15 | 2018-12-14 | 上海微世半导体有限公司 | 玻璃钝化硅晶圆的背面切割对位线的制作方法及设备 |
KR102468793B1 (ko) * | 2016-01-08 | 2022-11-18 | 삼성전자주식회사 | 반도체 웨이퍼, 반도체 구조체 및 이를 제조하는 방법 |
JP2018014458A (ja) * | 2016-07-22 | 2018-01-25 | 株式会社ディスコ | 円形基板の製造方法 |
JP2018012133A (ja) * | 2016-07-22 | 2018-01-25 | 株式会社ディスコ | 円形基板の製造方法 |
CN106206431A (zh) * | 2016-08-01 | 2016-12-07 | 中国电子科技集团公司第四十六研究所 | 一种制作异形硅单晶抛光片的方法 |
JP2018075694A (ja) * | 2016-11-11 | 2018-05-17 | 株式会社ディスコ | 基板の製造方法 |
JP6845022B2 (ja) * | 2017-01-12 | 2021-03-17 | 株式会社ディスコ | 加工装置 |
JP6917223B2 (ja) * | 2017-07-10 | 2021-08-11 | 株式会社ディスコ | ウェーハの加工方法 |
JP2019033134A (ja) * | 2017-08-04 | 2019-02-28 | 株式会社ディスコ | ウエーハ生成方法 |
JP6987448B2 (ja) * | 2017-11-14 | 2022-01-05 | 株式会社ディスコ | 小径ウェーハの製造方法 |
JP7254425B2 (ja) * | 2019-06-18 | 2023-04-10 | 株式会社ディスコ | 半導体ウェーハの製造方法 |
TWI769677B (zh) * | 2021-01-25 | 2022-07-01 | 華矽創新股份有限公司 | 半導體晶圓之製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0234906A (ja) * | 1988-07-25 | 1990-02-05 | Nec Corp | 半導体基板 |
JPH0513290A (ja) * | 1991-07-08 | 1993-01-22 | Nec Kyushu Ltd | 半導体ウエーハ |
JPH1070056A (ja) * | 1996-08-26 | 1998-03-10 | Showa Denko Kk | 半導体基板およびその製造方法 |
JP3787485B2 (ja) * | 2000-06-30 | 2006-06-21 | 信越半導体株式会社 | 薄板の加工方法 |
KR20060017580A (ko) * | 2003-06-20 | 2006-02-24 | 스미토모덴키고교가부시키가이샤 | 반도체 단결정 웨이퍼의 제조 방법과 그를 위한 레이저가공 장치 |
JP2005033190A (ja) * | 2003-06-20 | 2005-02-03 | Sumitomo Electric Ind Ltd | 半導体単結晶ウエハの製造方法とそのためのレーザ加工装置 |
KR100538158B1 (ko) * | 2004-01-09 | 2005-12-22 | 삼성전자주식회사 | 웨이퍼 레벨 적층 칩 접착 방법 |
JP2006339431A (ja) * | 2005-06-02 | 2006-12-14 | Hitachi Cable Ltd | 窒化物半導体基板の加工方法 |
JP2008060164A (ja) * | 2006-08-29 | 2008-03-13 | Disco Abrasive Syst Ltd | ウエーハのレーザー加工方法 |
JP5670764B2 (ja) * | 2011-01-13 | 2015-02-18 | 浜松ホトニクス株式会社 | レーザ加工方法 |
-
2012
- 2012-12-04 JP JP2012265687A patent/JP6048654B2/ja active Active
-
2013
- 2013-11-22 US US14/087,883 patent/US9123795B2/en active Active
- 2013-12-02 CN CN201310634807.6A patent/CN103854991B/zh active Active
- 2013-12-04 KR KR1020130149731A patent/KR102120495B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
CN103854991A (zh) | 2014-06-11 |
JP2014110411A (ja) | 2014-06-12 |
US9123795B2 (en) | 2015-09-01 |
CN103854991B (zh) | 2018-01-16 |
US20140154870A1 (en) | 2014-06-05 |
KR20140071930A (ko) | 2014-06-12 |
KR102120495B1 (ko) | 2020-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6048654B2 (ja) | 半導体ウェーハの製造方法 | |
TWI696539B (zh) | 晶圓之薄化方法 | |
CN109786212B (zh) | 晶片结构及其修整方法 | |
KR102294251B1 (ko) | 웨이퍼의 가공 방법 | |
JP6101468B2 (ja) | ウェーハの加工方法 | |
US10682728B2 (en) | Method of processing a substrate | |
KR102001684B1 (ko) | 웨이퍼의 가공 방법 | |
US9275848B2 (en) | Processing method for optical device wafer | |
WO2006129485A1 (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハの外周研削装置 | |
JP2010161107A (ja) | 半導体装置製造方法 | |
JPWO2020136624A5 (ja) | ||
JP2013157451A (ja) | 半導体デバイスの製造方法 | |
KR20130114955A (ko) | 박형 글라스 연마 방법 | |
JP2011187608A (ja) | ウェハーの加工方法 | |
CN110140195A (zh) | 硅晶圆的研磨方法、硅晶圆的制造方法和硅晶圆 | |
US10373855B2 (en) | Method for processing a wafer and method for processing a carrier | |
JP2005033190A (ja) | 半導体単結晶ウエハの製造方法とそのためのレーザ加工装置 | |
JP2009302478A (ja) | 半導体ウェーハの製造方法 | |
JP5294087B2 (ja) | 半導体ウェーハおよびその製造方法 | |
JP2017004989A (ja) | ウエーハの製造方法及びウエーハ製造装置 | |
JP2010184319A (ja) | 切削方法 | |
JP2006100406A (ja) | Soiウェーハの製造方法 | |
JP2021068869A (ja) | 基板処理方法及び基板処理システム | |
JP2013157449A (ja) | 半導体デバイスの製造方法 | |
JP7344485B2 (ja) | 半導体ウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6048654 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |