CN107516655A - 划片槽测试结构及测试方法 - Google Patents

划片槽测试结构及测试方法 Download PDF

Info

Publication number
CN107516655A
CN107516655A CN201710600058.3A CN201710600058A CN107516655A CN 107516655 A CN107516655 A CN 107516655A CN 201710600058 A CN201710600058 A CN 201710600058A CN 107516655 A CN107516655 A CN 107516655A
Authority
CN
China
Prior art keywords
pad
scribe line
test structure
chip
forming region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710600058.3A
Other languages
English (en)
Other versions
CN107516655B (zh
Inventor
吴苑
曾志敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710600058.3A priority Critical patent/CN107516655B/zh
Publication of CN107516655A publication Critical patent/CN107516655A/zh
Application granted granted Critical
Publication of CN107516655B publication Critical patent/CN107516655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了一种划片槽测试结构，同一晶圆上包括芯片形成区域和划片槽，测试结构形成于所述划片槽内。测试结构的第一焊盘形成于芯片形成区域且由顶层正面金属层图形化形成。通过一层以上的正面金属层以及对应的接触孔将测试结构连接到第一焊盘。划片槽的宽度小于第一焊盘的最窄方向的尺寸；通过将第一焊盘设置在芯片形成区域使划片槽的宽度不受第一焊盘的尺寸的影响，从而使划片槽尺寸减少并提高晶圆上的芯片的集成度。本发明还公开了一种划片槽测试结构的测试方法。本发明能提高芯片集成度，从而降低成本。

Description

划片槽测试结构及测试方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种划片槽测试结构。本发明还涉及一种划片槽测试结构的测试方法。
背景技术
在集成电路制造过程中，多个芯片集成于同一片晶圆(wafer)上，晶圆一般为硅衬底晶圆片，芯片和芯片之间形成有划片槽，在晶圆制作完成后，通过对划片槽进行划片将芯片分离。在芯片制造过程中，往往还需要对芯片进行测试，需要专门设计测试结构来监控生产情况，而由于测试结构仅在测试过程中有用，在测试完成后则不再使用，故测试结构通常设置在划片槽中，这样才不会占用芯片的面积，从而能提高集成度。
但是随着芯片集成度提高，单位面积的芯片产出越来越高，因而促使芯片间的划片槽朝着越来越窄的方向发展，然而划片槽的宽度，受到放置的监控生产用的测试结构焊盘尺寸的制约，如俯视面为正方形的焊盘的最小尺寸为40微米×40微米，由于需要保证划片槽能够放下焊盘结构，所以划片槽不能进一步缩窄，这就制约了芯片的集成度的提高。
发明内容
本发明所要解决的技术问题是提供一种划片槽测试结构，能提高芯片集成度，从而降低成本。为此，本发明还提供一种划片槽测试结构的测试方法。
为解决上述技术问题，本发明提供的划片槽测试结构中，同一晶圆上包括芯片形成区域和划片槽。
测试结构，形成于所述划片槽内。
所述测试结构的第一焊盘形成于所述芯片形成区域且由顶层正面金属层图形化形成。
通过一层以上的正面金属层以及对应的接触孔将所述测试结构连接到所述第一焊盘。
所述划片槽的宽度小于所述第一焊盘的最窄方向的尺寸；通过将所述第一焊盘设置在所述芯片形成区域使所述划片槽的宽度不受所述第一焊盘的尺寸的影响，从而使所述划片槽尺寸减少并提高所述晶圆上的芯片的集成度。
进一步的改进是，所述第一焊盘的最窄方向的最小尺寸为40微米。
进一步的改进是，所述第一焊盘的俯视图为边长为大于等于40微米的正方形。
进一步的改进是，在晶圆测试之前，所述所述测试结构和所述第一焊盘保持连接；在所述晶圆测试完成之后，所述划片槽被切割，所述第一焊盘和所述测试结构分离且所述第一焊盘保留于所述芯片形成区域。
进一步的改进是，芯片形成于所述芯片形成区域，用于引出所述芯片的第二焊盘形成于所述芯片形成区域且由顶层正面金属层图形化形成；所述第一焊盘在位置上要保证和所述第二焊盘具有间距并不影响所述芯片的功能。
为解决上述技术问题，本发明提供的划片槽测试结构的测试方法包括如下步骤：
步骤一、在设计阶段，进行布线设计，将划片槽的测试结构的第一焊盘设置在芯片形成区域。
步骤二、进行在晶圆上进行制造形成芯片和测试结构，所述芯片形成于所述芯片形成区域，所述芯片形成区域之间为所述划片槽，所述测试结构形成于所述划片槽内。
形成一层以上的正面金属层和对应的接触孔，对顶层正面金属层进行图形化形成第一焊盘和第二焊盘。
通过各层所述正面金属层以及对应的接触孔将所述测试结构连接到所述第一焊盘。
所述划片槽的宽度小于所述第一焊盘的最窄方向的尺寸；通过将所述第一焊盘设置在所述芯片形成区域使所述划片槽的宽度不受所述第一焊盘的尺寸的影响，从而使所述划片槽尺寸减少并提高所述晶圆上的芯片的集成度。
步骤三、进行晶圆测试，所述晶圆测试时通过所述第一焊盘加电信号对所述测试结构进行测试。
步骤四、所述晶圆测试完成后进行划片，划片沿着所述划片槽进行，划片完成后将同一所述晶圆上的各所述芯片分开，所述第一焊盘和所述测试结构分离且所述第一焊盘保留于所述芯片形成区域。
进一步的改进是，所述第一焊盘的最窄方向的最小尺寸为40微米。
进一步的改进是，所述第一焊盘的俯视图为边长为大于等于40微米的正方形。
进一步的改进是，所述第二焊盘用于引出所述芯片；所述第一焊盘在位置上要保证和所述第二焊盘具有间距并不影响所述芯片的功能。
本发明根据如何提高芯片集成度的技术问题，对位于划片槽中的测试结构做了特别的设计，本发明中，将测试结构的布线结构做了特别设计，将引出测试结构的电信号的第一焊盘不再设置在划片槽中，而是通过对布线结构进行改进，将第一焊盘设置在芯片形成区域中，利用晶圆在划片后测试结构会随着划片槽的切割而去除，所以留在芯片形成区域顶部的第一焊盘并不会在对底部结构造成任何影响，故本发明能保证在第一焊盘不影响芯片形成区域的芯片的功能的条件下，使第一焊盘不对划片槽的尺寸的缩小造成影响，故划片槽能够在不受第一焊盘的尺寸制约的条件下进行缩小，这样能大大提高芯片的集成度，集成度的提高则能相对降低制造成本，所以本发明取得的技术效果是显著的。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例划片槽测试结构的示意图。
具体实施方式
如图1所示，是本发明实施例划片槽测试结构的示意图，本发明实施例划片槽测试结构中，同一晶圆上包括芯片形成区域2和划片槽1，图1中仅显示了2个芯片形成区域2，实际上在同一晶圆上会包括有芯片形成区域2，芯片集成度越高，芯片形成区域2数量就越多。
测试结构3形成于所述划片槽1内。
所述测试结构3的第一焊盘4a形成于所述芯片形成区域2且由顶层正面金属层图形化形成。
通过一层以上的正面金属层以及对应的接触孔将所述测试结构3连接到所述第一焊盘4a。
由图1所示可知，由于本发明实施例中所述第一焊盘4a不再覆盖在所述划片槽1上，所以所述划片槽1的尺寸将不会受到所述第一焊盘4a的尺寸的限制，具体为：所述划片槽1的宽度小于所述第一焊盘4a的最窄方向的尺寸；通过将所述第一焊盘4a设置在所述芯片形成区域2使所述划片槽1的宽度不受所述第一焊盘4a的尺寸的影响，从而使所述划片槽1尺寸减少并提高所述晶圆上的芯片的集成度。
通常，所述第一焊盘4a的最窄方向的最小尺寸为40微米。如图1中，所述第一焊盘4a的俯视图为边长为大于等于40微米的正方形。
在晶圆测试之前，所述所述测试结构3和所述第一焊盘4a保持连接；在所述晶圆测试完成之后，所述划片槽1被切割，所述第一焊盘4a和所述测试结构3分离且所述第一焊盘4a保留于所述芯片形成区域2。
芯片形成于所述芯片形成区域2，用于引出所述芯片的第二焊盘4b形成于所述芯片形成区域2且由顶层正面金属层图形化形成；所述第一焊盘4a在位置上要保证和所述第二焊盘4b具有间距并不影响所述芯片的功能。图1中，所述第一焊盘4a的数量包括多个，所述第二焊盘4b的数量也包括多个，所述第一焊盘4a会和所述测试结构3相连，所述第二焊盘4b会和芯片相连。
本发明实施例划片槽测试结构的测试方法包括如下步骤：
步骤一、在设计阶段，进行布线设计，将划片槽1的测试结构3的第一焊盘4a设置在芯片形成区域2。
步骤二、进行在晶圆上进行制造形成芯片和测试结构3，所述芯片形成于所述芯片形成区域2，所述芯片形成区域2之间为所述划片槽1，所述测试结构3形成于所述划片槽1内。
形成一层以上的正面金属层和对应的接触孔，对顶层正面金属层进行图形化形成第一焊盘4a和第二焊盘4b。
通过各层所述正面金属层以及对应的接触孔将所述测试结构3连接到所述第一焊盘4a。
所述划片槽1的宽度小于所述第一焊盘4a的最窄方向的尺寸；通过将所述第一焊盘4a设置在所述芯片形成区域2使所述划片槽1的宽度不受所述第一焊盘4a的尺寸的影响，从而使所述划片槽1尺寸减少并提高所述晶圆上的芯片的集成度。
所述第二焊盘4b用于引出所述芯片；所述第一焊盘4a在位置上要保证和所述第二焊盘4b具有间距并不影响所述芯片的功能。
通常，所述第一焊盘4a的最窄方向的最小尺寸为40微米。如图1中，所述第一焊盘4a的俯视图为边长为大于等于40微米的正方形。所述第二焊盘4b的尺寸和所述第一焊盘4a相同，且二者同时形成。
步骤三、进行晶圆测试，所述晶圆测试时通过所述第一焊盘4a加电信号对所述测试结构3进行测试。
步骤四、所述晶圆测试完成后进行划片，划片沿着所述划片槽1进行，划片完成后将同一所述晶圆上的各所述芯片分开，所述第一焊盘4a和所述测试结构3分离且所述第一焊盘4a保留于所述芯片形成区域2。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种划片槽测试结构，同一晶圆上包括芯片形成区域和划片槽，其特征在于，包括：
测试结构，形成于所述划片槽内；
所述测试结构的第一焊盘形成于所述芯片形成区域且由顶层正面金属层图形化形成；
通过一层以上的正面金属层以及对应的接触孔将所述测试结构连接到所述第一焊盘；
所述划片槽的宽度小于所述第一焊盘的最窄方向的尺寸；通过将所述第一焊盘设置在所述芯片形成区域使所述划片槽的宽度不受所述第一焊盘的尺寸的影响，从而使所述划片槽尺寸减少并提高所述晶圆上的芯片的集成度。
2.如权利要求1所述的划片槽测试结构，其特征在于：所述第一焊盘的最窄方向的最小尺寸为40微米。
3.如权利要求2所述的划片槽测试结构，其特征在于：所述第一焊盘的俯视图为边长为大于等于40微米的正方形。
4.如权利要求1所述的划片槽测试结构，其特征在于：在晶圆测试之前，所述所述测试结构和所述第一焊盘保持连接；在所述晶圆测试完成之后，所述划片槽被切割，所述第一焊盘和所述测试结构分离且所述第一焊盘保留于所述芯片形成区域。
5.如权利要求1所述的划片槽测试结构，其特征在于：芯片形成于所述芯片形成区域，用于引出所述芯片的第二焊盘形成于所述芯片形成区域且由顶层正面金属层图形化形成；所述第一焊盘在位置上要保证和所述第二焊盘具有间距并不影响所述芯片的功能。
6.一种划片槽测试结构的测试方法，其特征在于，包括如下步骤：
步骤一、在设计阶段，进行布线设计，将划片槽的测试结构的第一焊盘设置在芯片形成区域；
步骤二、进行在晶圆上进行制造形成芯片和测试结构，所述芯片形成于所述芯片形成区域，所述芯片形成区域之间为所述划片槽，所述测试结构形成于所述划片槽内；
形成一层以上的正面金属层和对应的接触孔，对顶层正面金属层进行图形化形成第一焊盘和第二焊盘；
通过各层所述正面金属层以及对应的接触孔将所述测试结构连接到所述第一焊盘；
所述划片槽的宽度小于所述第一焊盘的最窄方向的尺寸；通过将所述第一焊盘设置在所述芯片形成区域使所述划片槽的宽度不受所述第一焊盘的尺寸的影响，从而使所述划片槽尺寸减少并提高所述晶圆上的芯片的集成度；
步骤三、进行晶圆测试，所述晶圆测试时通过所述第一焊盘加电信号对所述测试结构进行测试；
步骤四、所述晶圆测试完成后进行划片，划片沿着所述划片槽进行，划片完成后将同一所述晶圆上的各所述芯片分开，所述第一焊盘和所述测试结构分离且所述第一焊盘保留于所述芯片形成区域。
7.如权利要求6所述的划片槽测试结构的测试方法，其特征在于：所述第一焊盘的最窄方向的最小尺寸为40微米。
8.如权利要求7所述的划片槽测试结构的测试方法，其特征在于：所述第一焊盘的俯视图为边长为大于等于40微米的正方形。
9.如权利要求6所述的划片槽测试结构的测试方法，其特征在于：所述第二焊盘用于引出所述芯片；所述第一焊盘在位置上要保证和所述第二焊盘具有间距并不影响所述芯片的功能。
CN201710600058.3A 2017-07-21 2017-07-21 划片槽测试结构及测试方法 Active CN107516655B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710600058.3A CN107516655B (zh) 2017-07-21 2017-07-21 划片槽测试结构及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710600058.3A CN107516655B (zh) 2017-07-21 2017-07-21 划片槽测试结构及测试方法

Publications (2)

Publication Number Publication Date
CN107516655A true CN107516655A (zh) 2017-12-26
CN107516655B CN107516655B (zh) 2019-08-13

Family

ID=60722594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710600058.3A Active CN107516655B (zh) 2017-07-21 2017-07-21 划片槽测试结构及测试方法

Country Status (1)

Country Link
CN (1) CN107516655B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346593A (zh) * 2018-03-28 2018-07-31 中国科学院西安光学精密机械研究所 可实现集束晶圆级老化的芯片、晶圆及相应的处理方法
CN110060969A (zh) * 2018-01-18 2019-07-26 三星电子株式会社 半导体器件
CN110120357A (zh) * 2019-05-16 2019-08-13 芯盟科技有限公司 半导体晶圆测试结构及其形成方法
CN111640687A (zh) * 2020-06-08 2020-09-08 郑州磨料磨具磨削研究所有限公司 一种单晶晶圆最优划片方向的确定方法
CN112147487A (zh) * 2020-09-25 2020-12-29 上海华虹宏力半导体制造有限公司 用于晶圆芯片并行测试的模拟量测试焊盘排布结构
CN114295960A (zh) * 2021-12-29 2022-04-08 南京宙讯微电子科技有限公司 Saw滤波器及双工器、芯片的晶圆测试结构及芯片制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276804A (zh) * 2007-03-30 2008-10-01 台湾积体电路制造股份有限公司 半导体装置测试线结构、集成电路测试线结构与测试方法
CN102177582A (zh) * 2008-08-07 2011-09-07 意法半导体股份有限公司 用于在测试集成在半导体晶片上的多个电子器件期间并行供应电力的电路
US20120326146A1 (en) * 2011-06-23 2012-12-27 Broadcom Corporation Sacrificial Wafer Probe Pads Through Seal Ring for Electrical Connection to Circuit Inside an Integrated Circuit
US20140167199A1 (en) * 2012-12-18 2014-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for die to die stress improvement
TW201611145A (zh) * 2014-06-12 2016-03-16 Ｐｄｆ對策公司 在區域中的ｉｃ測試結構及／或電子束目標墊的機會設置，否則該區域用於塡充單元、分接單元、去耦單元、劃線及／或虛設塡料，以及包含相同元件的產品ｉｃ晶片
CN106531653A (zh) * 2015-09-10 2017-03-22 新特系统股份有限公司 使用单一探针测试芯片的多个连接垫的测试装置及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276804A (zh) * 2007-03-30 2008-10-01 台湾积体电路制造股份有限公司 半导体装置测试线结构、集成电路测试线结构与测试方法
CN102177582A (zh) * 2008-08-07 2011-09-07 意法半导体股份有限公司 用于在测试集成在半导体晶片上的多个电子器件期间并行供应电力的电路
US20120326146A1 (en) * 2011-06-23 2012-12-27 Broadcom Corporation Sacrificial Wafer Probe Pads Through Seal Ring for Electrical Connection to Circuit Inside an Integrated Circuit
US20140167199A1 (en) * 2012-12-18 2014-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for die to die stress improvement
TW201611145A (zh) * 2014-06-12 2016-03-16 Ｐｄｆ對策公司 在區域中的ｉｃ測試結構及／或電子束目標墊的機會設置，否則該區域用於塡充單元、分接單元、去耦單元、劃線及／或虛設塡料，以及包含相同元件的產品ｉｃ晶片
CN106531653A (zh) * 2015-09-10 2017-03-22 新特系统股份有限公司 使用单一探针测试芯片的多个连接垫的测试装置及方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060969A (zh) * 2018-01-18 2019-07-26 三星电子株式会社 半导体器件
KR20190088243A (ko) * 2018-01-18 2019-07-26 삼성전자주식회사 반도체 장치
CN110060969B (zh) * 2018-01-18 2021-07-27 三星电子株式会社 半导体器件
KR102497570B1 (ko) 2018-01-18 2023-02-10 삼성전자주식회사 반도체 장치
CN108346593A (zh) * 2018-03-28 2018-07-31 中国科学院西安光学精密机械研究所 可实现集束晶圆级老化的芯片、晶圆及相应的处理方法
CN110120357A (zh) * 2019-05-16 2019-08-13 芯盟科技有限公司 半导体晶圆测试结构及其形成方法
CN111640687A (zh) * 2020-06-08 2020-09-08 郑州磨料磨具磨削研究所有限公司 一种单晶晶圆最优划片方向的确定方法
CN112147487A (zh) * 2020-09-25 2020-12-29 上海华虹宏力半导体制造有限公司 用于晶圆芯片并行测试的模拟量测试焊盘排布结构
CN112147487B (zh) * 2020-09-25 2024-07-23 上海华虹宏力半导体制造有限公司 用于晶圆芯片并行测试的模拟量测试焊盘排布结构
CN114295960A (zh) * 2021-12-29 2022-04-08 南京宙讯微电子科技有限公司 Saw滤波器及双工器、芯片的晶圆测试结构及芯片制造方法

Also Published As

Publication number Publication date
CN107516655B (zh) 2019-08-13

Similar Documents

Publication Publication Date Title
CN107516655B (zh) 划片槽测试结构及测试方法
CN103681661B (zh) 晶圆中的划线
US9000798B2 (en) Method of test probe alignment control
US7482251B1 (en) Etch before grind for semiconductor die singulation
US7223616B2 (en) Test structures in unused areas of semiconductor integrated circuits and methods for designing the same
US8933448B2 (en) Wafers and chips comprising test structures
CN110783214B (zh) 晶片级测试方法及其测试结构
US20070243643A1 (en) Circular Test Pads on Scribe Street Area
JP6899648B2 (ja) 半導体ウェーハ、半導体構造体、及びそれを製造する方法
TW201513242A (zh) 晶片及晶片製造方法
US20090152683A1 (en) Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
JPH02211648A (ja) 半導体装置
TW201503273A (zh) 偵測晶粒裂縫的方法與佈局
KR101949503B1 (ko) 적층형 반도체 장치, 그 제조 방법 및 테스트 방법
CN102683173B (zh) 减少晶圆电弧放电的方法以及集成电路制造方法
US20070052102A1 (en) Integrated circuit chip and manufacturing process thereof
CN105990179A (zh) 用于双重区域分割的系统和方法
US8753960B1 (en) Integrated circuit devices with electrostatic discharge (ESD) protection in scribe line regions
US20040159952A1 (en) Pad structure for bonding pad and probe pad and manufacturing method thereof
CN104201131B (zh) 评估多晶硅栅极氧化层缺失缺陷的方法
TWI662678B (zh) 測試鍵結構
CN113871311A (zh) 第一层金属与其下层栅极物理短接缺陷的检测方法及结构
JP2009289767A (ja) 半導体装置の製造方法及び半導体装置
CN104916562B (zh) 闪存单元耦合比监测方法
TWI222680B (en) Scribe line structure of wafer

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant