CN108346593A - 可实现集束晶圆级老化的芯片、晶圆及相应的处理方法 - Google Patents
可实现集束晶圆级老化的芯片、晶圆及相应的处理方法 Download PDFInfo
- Publication number
- CN108346593A CN108346593A CN201810266977.6A CN201810266977A CN108346593A CN 108346593 A CN108346593 A CN 108346593A CN 201810266977 A CN201810266977 A CN 201810266977A CN 108346593 A CN108346593 A CN 108346593A
- Authority
- CN
- China
- Prior art keywords
- chip
- wafer
- test section
- wafer level
- vdd terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 11
- 230000032683 aging Effects 0.000 title abstract description 14
- 238000012360 testing method Methods 0.000 claims abstract description 54
- 239000000523 sample Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000126 substance Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 4
- 238000003483 aging Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000013102 re-test Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及芯片测试领域,具体涉及一种可实现集束晶圆级老化的芯片、晶圆及相应的处理方法。本发明提出的一种可实现集束晶圆级老化的芯片,该芯片可实现集束晶圆级老化处理,免除了芯片Vdd和Vss上出现探针孔的现象,提高了芯片打线的可靠性。本发明提出的一种可实现集束晶圆级老化的晶圆设计,晶圆在实现集束晶圆级老化处理时可明显减少探针数量,减小成本,并且可以提高老化处理的可靠性。本发明提出的一种集束晶圆级老化处理方法,该方法可有效提高芯片老化处理的可靠性,同时提高芯片的质量。一种可实现集束晶圆级老化的芯片,包括芯片,还包含两根引线,所述两根引线分别从芯片的Vdd端和Vss端引出至芯片边缘。
Description
技术领域
本发明涉及芯片测试领域,具体涉及一种可实现集束晶圆级老化的芯片、晶圆及相应的处理方法。
背景技术
晶圆级老化处理是基于温度加速法筛选早期失效芯片的有效方法。
晶圆级老化处理的方法应该满足如下要求:1)不应该毁坏芯片本身;2)应用方便。
现有的晶圆级老化处理方法是:在高温下,如165度下通电90分钟后,再测试芯片的基本参数,将失效的芯片剔除出去,该方法加速模拟芯片澡盆形状早期失效的环境,因此可以减小产品的现场失效机会。
图1所示是现有技术中一个典型的晶圆级老化处理:在一个晶圆上,每颗芯片的电源端Vdd都需要一个探针,用于提供电源,另外,在每一个芯片的Vss端也需要一个探针。这样,在老化时,就会有2N个探针作用在晶圆上,导致如下缺陷:
1)探针过多,导致成本过高;
2)可靠性变差。过多的探针接触所有芯片的可靠性变差,有可能导致有的芯片漏掉老化处理;
3)每一个芯片电源和地的打线端上都会产生探针印,会影响后续打线的可靠性,从而影响产品的可靠性。
发明内容
为克服上述现有技术中存在的不足,本发明提出一种可实现集束晶圆级老化的芯片,该芯片可实现集束晶圆级老化处理,免除了芯片Vdd和Vss上出现探针孔的现象,提高了芯片打线的可靠性。
本发明还提出一种可实现集束晶圆级老化的晶圆,晶圆在实现集束晶圆级老化处理时可明显减少探针数量,减小成本,并且可以提高老化处理的可靠性。
本发明还提出一种可实现集束晶圆级老化的处理方法,该方法可有效提高芯片老化处理的可靠性,同时提高芯片的质量。
本发明解决上述问题的技术方案是:
一种可实现集束晶圆级老化的芯片,包括芯片,其特殊之处在于:
还包含两根引线,所述两根引线分别从芯片的Vdd端和Vss端引出至芯片边缘。
本发明还提出一种可实现集束晶圆级老化的晶圆,包括晶圆本体和阵列在晶圆本体上的多个上述芯片,其特殊之处在于:
所述晶圆本体上还设有测试区;测试区包括Vdd端和Vss端;
所有芯片还包含两根引线,两根引线分别从芯片的Vdd端和Vss端引出至芯片边缘;所有芯片的Vdd端通过引线与测试区的Vdd端连接,所有芯片的Vss端通过引线与测试区的Vss端连接。
进一步地,上述晶圆本体上设有划片槽,所有引线布置在划片槽内。
进一步地,上述晶圆本体划分有多个芯片集束群,每个芯片集束群包括多个芯片;每个芯片集束群对应一个测试区,或多个芯片集束群对应一个测试区,或所有芯片集束群对应一个测试区。
进一步地,上述测试区设有1~4个Vdd端口以及相应数量的Vss端口。
进一步地,上述测试区设有2个或4个Vdd端口。
另外,本发明还提出一种可实现集束晶圆级老化的处理方法,其特殊之处在于,包括以下步骤:
步骤1)在晶圆本体上设置多个芯片、至少一个测试区,芯片间设有划片槽,所有芯片的Vdd端通过引线与测试区的Vdd端连接,所有芯片的Vss端通过引线与测试区的Vss端连接,引线布置在划片槽内;
步骤2)用Vdd探针和Vss探针与测试区的Vdd端和Vss端接触进行老化处理;
步骤3)对晶圆本体按照划片槽进行切割,划片槽内的引线被切割掉,形成独立的芯片,芯片Vdd端和Vss端的引线保留。
进一步地,上述步骤1)中晶圆本体划分为多个芯片集束群,每个芯片集束群包括多个芯片;每个芯片集束群对应一个测试区,或多个芯片集束群对应一个测试区,或所有芯片集束群对应一个测试区。
本发明的优点:
1、本发明可实现集束晶圆级老化的晶圆,该晶圆在实现集束晶圆级老化处理时可明显减少探针数量,减小成本,并且可以提高老化处理的可靠性。
2、本发明可实现集束晶圆级老化的晶圆,该晶圆在实现集束晶圆级老化处理时可明显大量减少探针数量,减小成本,并且可以提高老化处理的可靠性。
3、本发明可实现集束晶圆级老化的处理方法,该方法可有效提高芯片老化处理的可靠性,同时提高了芯片的质量。
附图说明
图1是现有技术晶圆级老化处理的示意图;
图2是本发明可实现集束晶圆级老化的芯片;
图3是本发明可实现集束晶圆级老化的晶圆测试区有1个Vdd端口的示意图;
图4是本发明可实现集束晶圆级老化的晶圆测试区有2个Vdd端口的示意图;
图5是本发明可实现集束晶圆级老化的晶圆测试区有4个Vdd端口的示意图。
其中,1-芯片;2-引线;3-晶圆本体;4-测试区;5-划片槽;6-芯片集束群。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
参见图2,一种可实现集束晶圆级老化的芯片,包括芯片1和引线2,引线2的数量为两根,两根引线2分别从芯片1的Vdd端和Vss端引出。
参见图2-图5,一种可实现集束晶圆级老化的晶圆,包括晶圆本体3和阵列在晶圆本体3上的多个芯片1,晶圆本体3上还设有测试区4,测试区4包括Vdd端和Vss端;所有芯片1还包含两根引线2,两根引线2分别从芯片1的Vdd端和Vss端引出至芯片边缘;所有芯片的Vdd端通过引线与测试区的Vdd端连接,所有芯片的Vss端通过引线与测试区的Vss端连接。晶圆本体3上设有划片槽5,所有引线2布置在划片槽5内。
若芯片1本身电流消耗过大,也可以几十个芯片1形成一个芯片集束群6,在晶圆本体3上形成多个芯片集束群6;每个芯片集束群6包括多个芯片1,每个芯片集束群6对应一个测试区4。一个芯片所需测试电流为1~10MA,根据电流的大小,可以选择Vdd端探针个数。
测试区4设有1~4个Vdd端口,优选2个或4个Vdd端口。Vss端口的数量与Vdd端口的数量相同。
图4为本发明可实现集束晶圆级老化的晶圆测试区有2个Vdd端口的示意图,其中,连接Vdd端的引线、连接Vss地线的引线均采用金属线,其中一种金属线位于地层,另一种位于上层,中间绝缘,这样,两条金属线分流在不同层就不会导致短路,且节省空间。这里第一套Vdd和Vss老化左半部芯片,第二套Vdd和Vss老化右半部芯片。这样就不会因为每一集束的芯片过多,导致电流过大,使得金属线过载烧毁。
图5是本发明可实现集束晶圆级老化的晶圆测试区有4个Vdd端口的示意图,此处wafer的芯片比较多,或者单颗芯片电流比较大时,将整个晶圆本体3分为4个区。每个区由一对Vdd和Vss供电老化,为节省wafer的空间,集束晶圆级老化区的中间部分可以放些参数测量原件用于wafer制作的评估。
一种可实现集束晶圆级老化的处理方法,包括以下步骤:
步骤1)晶圆本体3上阵列多个芯片,晶圆本体3上还设有测试区4,晶圆本体3上还设有划片槽5,所有芯片的Vdd端通过引线与测试区4的Vdd端连接,所有芯片的Vss端通过引线与测试区4的Vss端连接,引线布置在划片槽5内;
步骤2)用Vdd探针和Vss探针与测试区4的Vdd端和Vss端接触进行测试;
步骤3)剔除失效的芯片;
步骤4)对晶圆本体3按照划片槽5进行切割,划片槽5内的引线被切割掉,形成独立的芯片,芯片Vdd端和Vss端的引线2保留。
其中,步骤1)中晶圆本体3上的芯片形成多个芯片集束群6,每个芯片集束群6包括多个芯片;每个芯片集束群6对应一个测试区4,或多个芯片集束群6对应一个测试区4,或所有芯片集束群6对应一个测试区4。
Claims (8)
1.一种可实现集束晶圆级老化的芯片,包括芯片(1),其特征在于:
还包含两根引线(2),两根引线(2)分别从芯片(1)的Vdd端和Vss端引出至芯片边缘。
2.一种可实现集束晶圆级老化的晶圆,包括晶圆本体(3)和阵列在晶圆本体(3)上的多个芯片(1),其特征在于:
所述晶圆本体(3)上还设有测试区(4);测试区(4)包括Vdd端和Vss端;
所有芯片(1)还包含两根引线(2),两根引线(2)分别从芯片(1)的Vdd端和Vss端引出至芯片边缘;所有芯片(1)的Vdd端通过引线(2)与测试区(4)的Vdd端连接,所有芯片(1)的Vss端通过引线(2)与测试区(4)的Vss端连接。
3.根据权利要求2所述的一种可实现集束晶圆级老化的晶圆,其特征在于:所述晶圆本体(3)上设有划片槽(5),所有引线(2)布置在划片槽(5)内。
4.根据权利要求2或3所述的一种可实现集束晶圆级老化的晶圆,其特征在于:所述晶圆本体(3)划分有多个芯片集束群(6),每个芯片集束群(6)包括多个芯片(1);每个芯片集束群(6)对应一个测试区(4),或多个芯片集束群(6)对应一个测试区(4),或所有芯片集束群(6)对应一个测试区(4)。
5.根据权利要求4所述的一种可实现集束晶圆级老化的晶圆,其特征在于:所述测试区(4)设有1~4个Vdd端口以及相应数量的Vss端口。
6.根据权利要求5所述的一种可实现集束晶圆级老化的晶圆,其特征在于:所述测试区(4)设有2个或4个Vdd端口。
7.一种可实现集束晶圆级老化的处理方法,其特征在于,包括以下步骤:
步骤1)在晶圆本体(3)上设置多个芯片、至少一个测试区(4),芯片间设有划片槽(5),所有芯片的Vdd端通过引线(2)与测试区(4)的Vdd端连接,所有芯片的Vss端通过引线(2)与测试区(4)的Vss端连接,引线(2)布置在划片槽(5)内;
步骤2)用Vdd探针和Vss探针与测试区(4)的Vdd端和Vss端接触进行老化处理;
步骤3)对晶圆本体(3)按照划片槽(5)进行切割,划片槽(5)内的引线被切割掉,形成独立的芯片,芯片Vdd端和Vss端的引线(2)保留。
8.根据权利要求7所述的一种可实现集束晶圆级老化的处理方法,其特征在于:步骤1)中晶圆本体(3)划分为多个芯片集束群(6),每个芯片集束群(6)包括多个芯片;每个芯片集束群(6)对应一个测试区(4),或多个芯片集束群(6)对应一个测试区(4),或所有芯片集束群(6)对应一个测试区(4)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810266977.6A CN108346593A (zh) | 2018-03-28 | 2018-03-28 | 可实现集束晶圆级老化的芯片、晶圆及相应的处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810266977.6A CN108346593A (zh) | 2018-03-28 | 2018-03-28 | 可实现集束晶圆级老化的芯片、晶圆及相应的处理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108346593A true CN108346593A (zh) | 2018-07-31 |
Family
ID=62957642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810266977.6A Pending CN108346593A (zh) | 2018-03-28 | 2018-03-28 | 可实现集束晶圆级老化的芯片、晶圆及相应的处理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108346593A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111965512A (zh) * | 2020-07-28 | 2020-11-20 | 广西大学 | 紫外发光器件的可靠性测试系统、方法、存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08222693A (ja) * | 1995-02-09 | 1996-08-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JPH11163062A (ja) * | 1997-11-27 | 1999-06-18 | Toshiba Corp | 半導体装置及びウエハーテスト方法 |
JPH11330177A (ja) * | 1998-05-20 | 1999-11-30 | Hitachi Ltd | バーイン方法および装置ならびに半導体チップの製造方法 |
CN107516655A (zh) * | 2017-07-21 | 2017-12-26 | 上海华虹宏力半导体制造有限公司 | 划片槽测试结构及测试方法 |
CN208014653U (zh) * | 2018-03-28 | 2018-10-26 | 中国科学院西安光学精密机械研究所 | 可实现集束晶圆级老化的芯片、晶圆 |
-
2018
- 2018-03-28 CN CN201810266977.6A patent/CN108346593A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08222693A (ja) * | 1995-02-09 | 1996-08-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JPH11163062A (ja) * | 1997-11-27 | 1999-06-18 | Toshiba Corp | 半導体装置及びウエハーテスト方法 |
JPH11330177A (ja) * | 1998-05-20 | 1999-11-30 | Hitachi Ltd | バーイン方法および装置ならびに半導体チップの製造方法 |
CN107516655A (zh) * | 2017-07-21 | 2017-12-26 | 上海华虹宏力半导体制造有限公司 | 划片槽测试结构及测试方法 |
CN208014653U (zh) * | 2018-03-28 | 2018-10-26 | 中国科学院西安光学精密机械研究所 | 可实现集束晶圆级老化的芯片、晶圆 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111965512A (zh) * | 2020-07-28 | 2020-11-20 | 广西大学 | 紫外发光器件的可靠性测试系统、方法、存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4781948B2 (ja) | 太陽電池電極用検査装置及び太陽電池電極の検査方法 | |
CN102735982A (zh) | 发光器件检查设备和方法 | |
US6649986B1 (en) | Semiconductor device with structure for die or dice crack detection | |
US20040224444A1 (en) | Fuse layout and method of trimming | |
JPS59134841A (ja) | 電子部品へのボンデイングのためのオン・ライン検査方法およびシステム | |
CN102288639B (zh) | 应用功率半导体led热阻快速批量筛选装置进行筛选的方法 | |
CN103743991A (zh) | Pcb板的导电孔电性能测试方法及装置 | |
CN110007215B (zh) | 一种fpc的开路短路电测方法 | |
CN208014653U (zh) | 可实现集束晶圆级老化的芯片、晶圆 | |
CN108346593A (zh) | 可实现集束晶圆级老化的芯片、晶圆及相应的处理方法 | |
CN202159116U (zh) | 功率半导体led热阻快速批量筛选装置 | |
TW429592B (en) | Manufacturing method for semiconductor device | |
CN103779327A (zh) | Imd测量电路结构和imd性能测试方法 | |
CN203811771U (zh) | 芯片测试装置 | |
CN101750563B (zh) | 半导体器件中通孔或接触孔短路检测结构 | |
JP2014228301A5 (zh) | ||
KR101153339B1 (ko) | 반도체 발광소자 검사 방법 | |
CN102194796B (zh) | 一种晶圆检测结构及其制作方法、晶圆检测方法 | |
CN204302320U (zh) | 一种测试dut板 | |
CN203895444U (zh) | 一种接触孔搭桥测试结构 | |
CN215910593U (zh) | 一种适于场效应管老炼试验的老炼板 | |
US10153229B2 (en) | Method of manufacturing semiconductor products, corresponding semiconductor product and device | |
CN221326686U (zh) | 一种多支路达林顿晶体管阵列测试电路及装置 | |
CN217879499U (zh) | 一种适于fcx458三极管老炼试验的老炼板 | |
CN215910592U (zh) | 一种适于场效应管老炼试验的老炼板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |