CN102194796B - 一种晶圆检测结构及其制作方法、晶圆检测方法 - Google Patents
一种晶圆检测结构及其制作方法、晶圆检测方法 Download PDFInfo
- Publication number
- CN102194796B CN102194796B CN 201010129223 CN201010129223A CN102194796B CN 102194796 B CN102194796 B CN 102194796B CN 201010129223 CN201010129223 CN 201010129223 CN 201010129223 A CN201010129223 A CN 201010129223A CN 102194796 B CN102194796 B CN 102194796B
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- zone
- metal
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 110
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 71
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 69
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 69
- 239000001301 oxygen Substances 0.000 claims abstract description 69
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 22
- 230000007547 defect Effects 0.000 claims abstract description 10
- 238000005520 cutting process Methods 0.000 claims abstract description 9
- 229920005591 polysilicon Polymers 0.000 claims description 69
- 229910052755 nonmetal Inorganic materials 0.000 claims description 8
- 150000002843 nonmetals Chemical class 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000005611 electricity Effects 0.000 abstract 2
- 238000012545 processing Methods 0.000 description 21
- 238000012360 testing method Methods 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 13
- 238000002360 preparation method Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 210000003027 ear inner Anatomy 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- QRSFFHRCBYCWBS-UHFFFAOYSA-N [O].[O] Chemical compound [O].[O] QRSFFHRCBYCWBS-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种晶圆检测结构及其制作方法、晶圆检测方法，其中晶圆检测结构位于晶圆的切割道中，该检测结构从下到上依次包括：包含有源区和场氧区的场氧层，至少一个多晶硅层，以及包含两个相对布置的梳状金属条及分别与两个金属条相连的金属触点的漏电检测层。本发明实施例提供的晶圆检测结构，与现有晶圆电参数检测使用的检测结构相比，不仅包含了能够反映金属布线工艺步骤对金属条间短路可能造成影响的结构，还包含了金属布线工艺之前形成有源区、形成多晶硅的工艺步骤对金属条间短路可能造成影响的结构，使用该检测结构对晶圆进行检测时，如果出现缺陷状况，可以准确地定位客户的晶圆部分也同样出现了缺陷，检测结果更准确。
Description
技术领域
本发明涉及半导体器件检测领域，尤其涉及一种晶圆检测结构及其制作方法、晶圆检测方法。
背景技术
半导体工艺技术中，需要用到各种各样的测试结构（制程监控PCM测试图形），用于在对客户的晶圆（整个晶圆中即最终将封装为成品芯片的部分）品质进行评测。如图1所示，为了达到对客户的晶圆品质进行检测并且检测过程不会对客户的晶圆产生不良影响的目的，晶圆的测试结构一般都位于客户晶圆区域之外的切割道中。
目前广泛应用于半导体金属间漏电监测的测试结构，是在客户的晶圆制作金属层时，在切割道中做出测试用的金属层（也称漏电检测层），在对客户晶圆电参数测试时，由于客户的晶圆结构复杂，虽然测试结构中漏电检测层的金属间未出现短路情况，但有可能客户的晶圆中已经出现了电路短路的情况，通过对漏电检测层进行是否短路的检测，有的时候并不能一定准确地反映客户的晶圆中各种复杂电路是否短路的结果，造成在电参数测试时，不能及早地发现客户的晶圆出现的电路短路的问题。
发明内容
本发明实施例提供了一种晶圆检测结构及其制作方法、晶圆检测方法，用以实现对客户的晶圆的电路短路的问题进行准确的检测。
本发明实施例提供的一种晶圆检测结构，位于晶圆的切割道中，该检测结构从下到上依次包括：
包含有源区和场氧区的场氧层，至少一个多晶硅层，以及包含两个相对布置的梳状金属条及分别与两个所述梳状金属条相连的金属触点的漏电检测层；所述场氧层，包括：有源区AA、场氧区Non-AA以及由条形有源区与场氧区相互间隔形成的区域AApitch；每个多晶硅层，包括：多晶硅Ploy区域，非多晶硅Non-ploy区域以及条形多晶硅与沟槽相互间隔形成的区域Poly-pitch。
本发明实施例提供的一种晶圆检测结构制作方法，包括：
晶圆的切割道中，依次形成包含有源区和场氧区的场氧层，至少一个多晶硅层，以及包含两个相对布置的梳状金属条及分别与两个所述梳状金属条相连的金属触点的漏电检测层；所述场氧层，包括：有源区AA、场氧区Non-AA以及由条形有源区与场氧区相互间隔形成的区域AA pitch；每个多晶硅层，包括：多晶硅Ploy区域，非多晶硅Non-ploy区域以及条形多晶硅与沟槽相互间隔形成的区域Poly-pitch。
本发明实施例提供的一种使用前述的晶圆检测结构对晶圆进行检测的方法，包括：
分别在晶圆检测结构的漏电检测层中的两个金属触点施加电压进行电性检测；
若有电流通过，则确定该晶圆电路有短路缺陷；
若否，则确定该晶圆电路无短路缺陷。
本发明实施例的有益效果包括：
本发明实施例提供的晶圆检测结构及其制作方法、晶圆检测方法中，包含有源区和场氧区的场氧层（Field Oxidation)，至少一个多晶硅层以及包含两个相对布置的梳状金属条及两个金属条相连的金属触点的导电层，本发明实施例提供的晶圆检测结构，与现有晶圆电参数检测使用的检测结构相比，不仅包含了能够反映金属布线工艺步骤对金属条间短路可能造成影响的结构，还包含了金属布线工艺之前形成有源区、形成多晶硅的工艺步骤对金属条间短路可能造成影响的结构，因此，晶圆检测结构可以综合性地反映形成有源区、形成多晶硅的工艺和金属布线工艺对金属条间短路的影响，囊括了现有客户的晶圆芯片设计金属布线工艺中的各种复杂结构，使得在对该检测结构进行检测时，如果出现缺陷状况，则可以准确地定位客户的晶圆部分也同样出现了缺陷，检测结果更准确。
附图说明
图1为现有技术中整个晶圆的结构示意图；
图2为本发明实施例提供的晶圆的各层中划分9个区域的示意图；
图3为本发明实施例提供的场氧层的9个区间的具体结构示意图；
图4为本发明实施例提供的多晶硅层的9个区间的具体结构示意图；
图5为本发明实施例提供的导电层的9个区间的具体结构示意图。
具体实施方式
下面结合附图，用对本发明提供的一种晶圆检测结构及其制作方法、晶圆检测方法的具体实施方式进行详细的说明。
考虑到在亚微米技术领域，后序工艺步骤容易受到前序工艺步骤的影响，例如漏电检测层中金属条之间短路，其检测结果可能不仅仅是由于受到形成金属布线的工艺步骤中各金属条之间的间距的影响，还有可能是由于受到造成晶片表面的高低差的前序工艺步骤的影响。
以单多晶单金属布线的产品为例，如果对漏电检测层进行检测出现短路，其检测结果除了受到金属布线的工艺步骤的影响，还可能受到在金属布线工艺步骤之前的形成有源区的工艺步骤和形成单层多晶硅的工艺步骤的影响。以双多晶单金属布线的产品为例，如果对漏电检测层进行检测出现短路，其检测结果除了受到金属布线工艺步骤的影响，还可能受到形成两个多晶硅层的步骤的影响。基于此，本发明实施例提供的晶圆检测结构，不仅包括能够反映金属布线工艺步骤情况的漏电检测层，还包括能够反映形成有源区的工艺步骤情况的场氧层（Field Oxidation），以及能够反映形成多晶硅的工艺步骤情况的两个多晶硅层。
本发明实施例提供了一种晶圆检测结构，该晶圆检测结构位于整个晶圆的切割道中，从纵向来看，该检测结构从下到上依次包括三层结构即：一个包含有源区和场氧区的场氧层，至少一个多晶硅层，以及包含两个相对布置的梳状金属条及分别与两个梳状金属条相连的金属触点的漏电检测层。
上述漏电检测层中的金属条可以是金属铝条、金属铜条或者其他金属条。
进一步地，对于包含有多层金属布线工艺的晶圆来说，例如双多晶双铝（或铜）工艺的晶圆或者双多晶三层铝（或铜）布线工艺的晶圆等等，对其漏电检测层中金属条之间短路的检测结果，除了受到最后一层金属布线工艺步骤的影响、还可能受到形成前层金属导电层的工艺步骤（多金属布线工艺是逐层形成金属导电层的）、形成多晶硅层的步骤、以及形成场氧层的工艺步骤的影响。因此，在这种情况下，本发明实施例提供的晶圆检测结构，在上述结构的基础上，在漏电检测层和场氧层之间，还包括至少一层金属导电层。
晶圆检测结构中的场氧层、多晶硅层、金属导电层和漏电检测层分别在整个晶圆形成有源区工艺步骤、形成多晶硅的工艺步骤，以及各层金属布线的步骤时完成。
由于客户的晶圆其内部结构往往比较复杂，场氧层、多晶硅层、金属导电层的具体结构多样化，因此，为了更好地全面地覆盖可能影响金属条间短路的全部结构因素，在晶圆检测结构的设计时，在场氧层、多晶硅层、金属导电层中设计出多种具体的结构，例如：
在场氧层中，同时包含有源区（AA，Active Area）、非有源区即场氧区（Non-AA）以及由条形有源区与场氧区相互间隔形成的区域（AA pitch）这三种结构形式。
在每个多晶硅层中，同时包含有多晶硅（Ploy-Silicon，也简写为Ploy）区域，非多晶硅（Non-ploy）区域以及条形多晶硅与沟槽相互间隔形成的区域（poly-pitch）这三种结构形式。
每个金属导电层中，包含金属区（称为Metal）、非金属区（称为Non-Metal）以及条形金属与沟槽相互间隔形成的区域（称为Metal Pitch）。
金属导电层中的金属可以是金属铝或者铜。
以单多晶单金属布线的晶圆的检测为例，在对应的晶圆检测结构中包含三层，最下面的是场氧层，中间一个多晶硅层，多晶硅层上面是漏电检测层。
如前述，本发明实施例提供的晶圆检测结构，需要涵盖所有可能影响金属条间短路的结构因素，因此，结合排列组合的原理，在晶圆的场氧层、多晶硅层和导电层内划分出3n-1个区域，其中n为晶圆检测结构的总层数（在本实例中n等于3），这9个区域（如图2所示的区间1～区间9）中，每个区域在场氧层和多晶硅层的具体的结构形式都各个相异。场氧层和多晶硅层都是各种具体结构形式的组合。
9个区间中，每个区间的大小可以完全相等也可以不相等，但是场氧层和多晶硅层划分的9个区间在纵向是一一对应的。下表1中所列举的是其中一种结构组合形式的实例，图3所示的是从横向来看，场氧层的9个区间的具体结构示意图，图4是多晶硅层的9个区间具体结构的示意图；
表1
容易想见，区间1～区间9的场氧层和多晶硅层的结构不限于上表中的具体结构形式，各区间的结构也可以互换，满足每个区间的纵向结构都各不相同即可。
漏电检测层内的9个区间如图5所示，两个相对放置的梳状金属条横跨其划分的9个区域，与梳状金属条相连的金属触点分别布置在9个区域的两侧。
对于双多晶单金属布线的晶圆的检测结构来说，其包含的层数为4层，从下到上依次为：场氧层、第一多晶硅层，第二多晶硅层和漏电检测层。对于每一层来说，其划分的区域为33个，每个区域都是形成有源区、形成第一多晶硅层和形成第二多晶硅层各步骤中所有可能影响金属条间短路的结构因素的组合，具体实施方式与前述类似，在此不再赘述。
对于双多晶双金属布线的晶圆的检测结构来说，其包含的层数为5层，从下到上依次为：场氧层、第一多晶硅层、第二多晶硅层、第一金属导电层和漏电检测层。对于每一层来说，其划分的区域为34个。每个区域都是形成有源区、形成第一多晶硅层、第二多晶硅层、形成第一金属导电层各步骤中所有可能影响金属条间短路的结构因素的组合，具体实施方式与前述类似，在此不再赘述。
对于双多晶三层金属布线的晶圆的检测结构，每层划分的区域为35个，具体实施方式与前述类似，在此不再赘述。
本发明实施例还提供了一种晶圆检测结构的制作方法，包括：
晶圆的切割道中，依次形成包含有源区和场氧区的场氧层，至少一个多晶硅层，以及包含两个相对布置的梳状金属条及分别与两个金属条相连的金属触点的漏电检测层。
本发明实施例提供的晶圆检测结构的制作方法，还可以包括：在漏电检测层和场氧层之间形成至少一个金属导电层。
其中，形成场氧层的步骤，包括：
在场氧层内划分出3n-1个区域，n为该晶圆检测结构的总层数；
在场氧层的3n-1个区域中，一部分形成有源区（AA），一部分形成场氧区（Non-AA），另一部分形成由条形有源区与场氧区相互间隔形成的区域（AApitch）；且形成AA、Non-AA和AApitch的区域总数相等。
形成AA、形成Non-AA和形成AA pitch的具体工艺过程与现有技术相同，在此不再赘述。
形成多晶硅层的步骤，包括：
在每个多晶硅层内划分出3n-1个区域，所述n为该晶圆检测结构的总层数；
在每个多晶硅层的3n-1个区域中，部分形成多晶硅（Ploy）区域，部分形成非多晶硅（Non-ploy）区域，部分形成条形多晶硅与沟槽相互间隔形成的区域（poly-pitch），且形成Ploy、Non-ploy和poly-pitch的区域总数相等。
形成AA、形成Non-AA和形成AA pitch的具体工艺过程与现有技术相同，在此不再赘述。
形成金属导电层的步骤，包括：
在每个金属导电层内划分出3n-1个区域，所述n为该晶圆检测结构的总层数；
在场氧层的3n-1个区域中，部分形成多金属区Metal，部分形成非金属区Non-Metal，部分形成条形金属与沟槽相互间隔形成的区域Metal Pitch，且形成Metal、Non-Metal和Metal Pitch的区域总数相等。
形成漏电检测层的步骤，包括：
在导电层内划分出3n-1个区域，形成横跨其3n-1个区域的两个相对布置的梳状金属条；
在导电层的3n-1个区域的两侧，生成分别与两个金属条相连的金属触点。
形成两个相对布置的梳状金属条和与两个金属条相连的金属触点的工艺过程与现有技术相同，在此不再赘述。
本发明实施例还提供了一种使用本发明实施例提供的晶圆检测结构对晶圆进行检测的方法，包括下述步骤：
分别在晶圆测试结构的导电层中的两个金属触点施加电压进行电性检测；
若有电流通过，则确定该晶圆电路有短路缺陷；
若否，则确定该晶圆电路无短路缺陷。
本发明实施例提供的晶圆检测结构及其制作方法、晶圆检测方法中，包含有源区和场氧区的场氧层，至少一个多晶硅层以及包含两个相对布置的梳状金属条及两个梳状金属条相连的金属触点的导电层，本发明实施例提供的晶圆检测结构，与现有晶圆电参数检测使用的检测结构相比，不仅包含了能够反映金属布线工艺步骤对金属条间短路可能造成影响的结构，还包含了金属布线工艺之前形成有源区、形成多晶硅的工艺步骤对金属条间短路可能造成影响的结构，因此，使用该晶圆检测结构进行检测时，可以综合性地反映形成有源区、形成多晶硅的工艺和金属布线工艺对金属条间短路的影响，最大限度地接近于现有客户的晶圆中复杂结构，使得在对该检测结构进行检测时，如果出现缺陷状况，则可以准确地定位客户的晶圆部分也同样出现了缺陷，检测结果更准确。
本发明实施例提供的晶圆检测结构，进一步地，还可以在漏电检测层和场氧氧层之间，形成至少一个金属导电层，在场氧层、多晶硅层和金属导电层，划分为若个区域，在场氧层的区域中，涵盖AA、Non-AA和AA pitch这三种结构形式，在多晶硅层中，涵盖Ploy、Non-ploy和poly-pitch这三种结构形式，在金属导电层，涵盖Metal、Non-Metal和Metal Pitch这三种结构形式，并且从场氧层、多晶硅层和金属导电层中各结构形式的排列组合，尽可能地实现了复杂的结构，使得晶圆的检测结构能够囊括现有客户的晶圆部分中各种复杂结构，最终实现对晶圆检测结构的电路检测结果能够准确反映客户的晶圆部分的电路检测结果的目的。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种晶圆检测结构，位于晶圆的切割道中，其特征在于，该检测结构从下到上依次包括：
包含有源区和场氧区的场氧层，至少一个多晶硅层，以及包含两个相对布置的梳状金属条及分别与两个所述梳状金属条相连的金属触点的漏电检测层；所述场氧层，包括：有源区AA、场氧区Non-AA以及由条形有源区与场氧区相互间隔形成的区域AA pitch；每个多晶硅层，包括：多晶硅Ploy区域，非多晶硅Non-ploy区域以及条形多晶硅与沟槽相互间隔形成的区域Poly-pitch。
2.如权利要求1所述的晶圆检测结构，其特征在于，所述漏电检测层和场氧层之间，还包括：至少一个金属导电层。
3.如权利要求2所示的晶圆检测结构，其特征在于，每个金属导电层，包括：
金属区Metal、非金属区Non-Metal以及条形金属与沟槽相互间隔形成的区域Metal Pitch。
4.如权利要求3所述的晶圆检测结构，其特征在于，在所述场氧层、每个多晶硅层、每个金属导电层和漏电检测层内划分出3n-1个区域，所述n为该晶圆检测结构的总层数；
所述场氧层的3n-1个区域中，为AA、Non-AA和AA pitch的区域各占总数的1/3；
所述多晶硅层的3n-1个区域中，为Poly、Non-ploy和poly-pitch的区域各占总数的1/3；
所述金属导电层的3n-1个区域中，为Metal、Non-Metal和Metal Pitch的区域占总数的1/3；
所述漏电检测层上的两个梳状金属条横跨其3n-1个区域，所述金属触点分别布置在其3n-1个区域的两侧。
5.一种晶圆检测结构制作方法，其特征在于，包括：
晶圆的切割道中，依次形成包含有源区和场氧区的场氧层，至少一个多晶硅层，以及包含两个相对布置的梳状金属条及分别与两个金属条相连的金属触点的漏电检测层；所述场氧层，包括：有源区AA、场氧区Non-AA以及由条形有源区与场氧区相互间隔形成的区域AA pitch；每个多晶硅层，包括：多晶硅Ploy区域，非多晶硅Non-ploy区域以及条形多晶硅与沟槽相互间隔形成的区域Poly-pitch。
6.如权利要求5所述的方法，其特征在于，还包括：
在漏电检测层和场氧层之间形成至少一个金属导电层。
7.如权利要求5所述的方法，其特征在于，形成所述场氧层，包括：
在场氧层内划分出3n-1个区域，所述n为该晶圆检测结构的总层数；
在场氧层的3n-1个区域中，部分形成有源区AA，部分形成场氧区Non-AA，部分形成由条形有源区与场氧区相互间隔形成的区域AA pitch；且形成AA、Non-AA和AA pitch的区域总数相等。
8.如权利要求5所述的方法，其特征在于，形成多晶硅层，包括：
在每个多晶硅层内划分出3n-1个区域，所述n为该晶圆检测结构的总层数；
在每个多晶硅层的3n-1个区域中，部分形成多晶硅Ploy区域，部分形成非多晶硅Non-ploy区域，部分形成条形多晶硅与沟槽相互间隔形成的区域poly-pitch，且形成Ploy、Non-ploy和poly-pitch的区域总数相等。
9.如权利要求6所述的方法，其特征在于，形成金属导电层，包括：
在每个金属导电层内划分出3n-1个区域，所述n为该晶圆检测结构的总层数；
在场氧层的3n-1个区域中，部分形成多金属区Metal，部分形成非金属区Non-Metal，部分形成条形金属与沟槽相互间隔形成的区域Metal Pitch，且形成Metal、Non-Metal和Metal Pitch的区域总数相等。
10.如权利要求5-9任一项所述的方法，其特征在于，形成漏电检测层，包括：
在漏电检测层内划分出3n-1个区域，形成横跨其3n-1个区域的两个相对布置的梳状金属条；所述n为该晶圆检测结构的总层数；
在导电层的3n-1个区域的两侧，生成分别与两个金属条相连的金属触点。
11.一种使用如权利要求1所述的晶圆检测结构对晶圆进行检测的方法，其特征在于，包括：
分别在晶圆检测结构的漏电检测层中的两个金属触点施加电压进行电性检测；
若有电流通过，则确定该晶圆电路有短路缺陷；
若否，则确定该晶圆电路无短路缺陷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010129223 CN102194796B (zh) | 2010-03-18 | 2010-03-18 | 一种晶圆检测结构及其制作方法、晶圆检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010129223 CN102194796B (zh) | 2010-03-18 | 2010-03-18 | 一种晶圆检测结构及其制作方法、晶圆检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102194796A CN102194796A (zh) | 2011-09-21 |
| CN102194796B true CN102194796B (zh) | 2012-12-05 |
Family
ID=44602599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010129223 Active CN102194796B (zh) | 2010-03-18 | 2010-03-18 | 一种晶圆检测结构及其制作方法、晶圆检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102194796B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108172526B (zh) * | 2017-12-20 | 2020-04-28 | 上海华力微电子有限公司 | 一种检测多晶硅是否出现短路的检测方法 |
| CN114818604B (zh) * | 2022-06-29 | 2022-10-11 | 飞腾信息技术有限公司 | 一种用于修正数字版图上短路缺陷的方法以及装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8519512B2 (en) * | 2006-09-22 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test line placement to improve die sawing quality |
| US7098049B2 (en) * | 2003-11-18 | 2006-08-29 | Nanya Technology Corp. | Shallow trench isolation void detecting method and structure for the same |
| CN100353515C (zh) * | 2003-12-31 | 2007-12-05 | 中芯国际集成电路制造(上海)有限公司 | 晶片金属互连线可靠性在线测试方法 |
| CN100477175C (zh) * | 2005-10-11 | 2009-04-08 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
| CN100514628C (zh) * | 2006-10-19 | 2009-07-15 | 联华电子股份有限公司 | 射频测试键结构 |
| CN101226930B (zh) * | 2007-01-15 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 具有层或结构识别标记的半导体结构及其制作方法和应用 |
| CN101295624A (zh) * | 2007-04-24 | 2008-10-29 | 中芯国际集成电路制造(上海)有限公司 | 缺陷的检测结构及其制作方法、检测方法 |
| US7679384B2 (en) * | 2007-06-08 | 2010-03-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Parametric testline with increased test pattern areas |
| CN101350342A (zh) * | 2007-07-19 | 2009-01-21 | 联华电子股份有限公司 | 测试用集成电路结构 |
-
2010
- 2010-03-18 CN CN 201010129223 patent/CN102194796B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102194796A (zh) | 2011-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103163442B (zh) | 一种晶圆测试方法 | |
| KR101121644B1 (ko) | 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법 | |
| US20130221353A1 (en) | Methods and Apparatus for Testing Pads on Wafers | |
| JPH04151845A (ja) | 半導体装置の製造方法 | |
| CN102937695A (zh) | 一种硅通孔超薄晶圆测试结构及测试方法 | |
| JP2005005331A (ja) | 検査方法及び検査装置 | |
| JP2015023132A (ja) | 半導体装置およびその検査方法 | |
| CN102194796B (zh) | 一种晶圆检测结构及其制作方法、晶圆检测方法 | |
| US8648592B2 (en) | Semiconductor device components and methods | |
| CN106206338A (zh) | 印刷电路板及其测试方法以及制造半导体封装的方法 | |
| CN107591339B (zh) | 测试结构以及测试方法 | |
| US9117880B2 (en) | Method for manufacturing semiconductor device | |
| CN101894828B (zh) | 具有测试焊垫的硅晶圆及其测试方法 | |
| KR102463139B1 (ko) | 켈빈 저항 테스트 구조 및 그 제조 방법 | |
| TW202040155A (zh) | 短路檢查系統以及短路檢查方法 | |
| CN202421228U (zh) | 一种开尔文测试载片台 | |
| JP2018179758A (ja) | 電気的接続装置 | |
| CN1404122A (zh) | 检视测试区内导电层间电性瑕疵的方法 | |
| JP5428002B2 (ja) | チェックパターン及び実装評価装置 | |
| JP5370250B2 (ja) | 半導体装置の製造方法 | |
| KR20070071054A (ko) | 적층형 비아체인테스트패턴 및 그를 이용한 불량분석 방법 | |
| CN203895444U (zh) | 一种接触孔搭桥测试结构 | |
| CN104103539A (zh) | 芯片测试结构及其测试方法 | |
| KR20090088158A (ko) | 반도체 소자의 테스트 패턴 및 그 형성 방법 | |
| TWI271528B (en) | Method of circuit electrical test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220720 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231024 Address after: Building 2, Building A, Shenzhen Bay Innovation Technology Center, No. 3156 Keyuan South Road, Gaoxin District, Yuehai Street, Nanshan District, Shenzhen City, Guangdong Province, 518000, 3901 Patentee after: Shenzhen Major Industry Investment Group Co.,Ltd. Address before: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |