JP6424269B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6424269B2
JP6424269B2 JP2017233898A JP2017233898A JP6424269B2 JP 6424269 B2 JP6424269 B2 JP 6424269B2 JP 2017233898 A JP2017233898 A JP 2017233898A JP 2017233898 A JP2017233898 A JP 2017233898A JP 6424269 B2 JP6424269 B2 JP 6424269B2
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide semiconductor
oxide
formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017233898A
Other languages
English (en)
Other versions
JP2018041981A (ja
Inventor
山崎 舜平
舜平 山崎
幸恵 鈴木
幸恵 鈴木
耕生 野田
耕生 野田
欣聡 及川
欣聡 及川
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012011160 priority Critical
Priority to JP2012011160 priority
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Publication of JP2018041981A publication Critical patent/JP2018041981A/ja
Application granted granted Critical
Publication of JP6424269B2 publication Critical patent/JP6424269B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

半導体装置、及び半導体装置の作製方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ(薄膜トランジ
スタ(TFT)ともいう)を構成する技術が注目されている。該トランジスタは集積回路
(IC)や画像表示装置(表示装置)のような電子デバイスに広く応用されている。トラ
ンジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、そ
の他の材料として酸化物半導体が注目されている。

酸化物半導体を用いたトランジスタとしては、より高機能な半導体装置への応用のため
に、より高い電気特性が求められている。例えば、トランジスタのチャネル形成領域とな
る酸化物半導体膜の一部の領域上に、ゲート電極、及びゲート絶縁膜を形成したのち、酸
化物半導体膜のゲート電極、及びゲート絶縁膜に覆われていない領域を低抵抗化してソー
ス領域、及びドレイン領域を形成するセルフアライン(自己整合)構造のトランジスタが
報告されている(例えば、特許文献1参照)。また、トランジスタのソース領域、及びド
レイン領域に、上面から深さ方向にアルミニウム、チタンなどをドーパントとして含む酸
化物半導体を用いた構造のトランジスタも報告されている(例えば、特許文献2参照)。

特開2007−220817号公報 特開2011−228622号公報

特許文献1においては、低抵抗のソース領域、及びドレイン領域を自己整合的に形成す
るために、酸化物半導体膜のゲート電極、及びゲート絶縁膜に覆われていない領域に層間
絶縁膜としてプラズマCVD法により窒化シリコン膜を形成し、当該窒化シリコン膜に含
まれる水素を酸化物半導体膜に導入し、低抵抗領域を形成していた。しかしながら、この
方法においては、チャネル形成領域にも水素が拡散する可能性があり、安定した半導体特
性を得ることが難しいという問題があった。

また、特許文献2においては、低抵抗のソース領域、及びドレイン領域を自己整合的に
形成するために、酸化物半導体膜のゲート電極、及びゲート絶縁膜に覆われていない領域
に金属膜(例えば、アルミニウム、またはチタンなど)を形成し、酸化性のガス雰囲気中
で熱処理を行い当該金属膜と酸化物半導体膜を反応させ低抵抗領域を形成していた。しか
しながら、この方法においては、金属膜の形成後、酸化性のガス雰囲気中で熱処理するこ
とで、金属膜を酸化させており、当該金属膜が完全に酸化せずに一部の領域でも金属膜残
りがあると、金属膜とゲート電極間等の間に不要な容量が形成される、または、ソース領
域とドレイン領域間が金属膜により導通してしまい、トランジスタの電気特性に影響を与
える問題があった。

このような問題に鑑み、本発明の一態様では、セルフアライン構造の酸化物半導体膜を
用いたトランジスタにおいて、高い電気特性を有し、且つ安定した電気特性を付与したト
ランジスタを提供することを課題の一とする。また、当該トランジスタの作製方法を提供
することを課題の一とする。また、当該トランジスタを有する高性能の半導体装置を提供
することを課題の一とする。

セルフアライン構造の酸化物半導体膜を用いたトランジスタにおいて、酸化物半導体膜
と金属膜とが接した状態で、不活性ガス雰囲気下で加熱処理することにより、該酸化物半
導体膜に金属膜の元素を導入し、チャネル形成領域よりも抵抗が低い低抵抗領域を形成す
る。また、該加熱処理により金属膜は、酸化物半導体膜と接した領域が金属酸化物絶縁膜
となる。その後金属膜の不要な領域を除去する。また、金属膜の不要な領域を除去するこ
とにより、金属膜に起因する不要な容量などが形成されない。これによって、低抵抗領域
上に金属酸化物絶縁膜を形成することが可能となり、金属酸化物絶縁膜により外部から酸
化物半導体膜中へ侵入する不純物の拡散、または酸化物半導体膜から脱離する酸素を抑制
することができる。より詳細には以下の通りである。

本発明の一態様は、酸化膜と、酸化膜上に形成され、チャネル形成領域及びチャネル形
成領域よりも抵抗が低い低抵抗領域を含む酸化物半導体膜と、低抵抗領域に接して形成さ
れた金属酸化物絶縁膜と、酸化物半導体膜上に形成されたゲート絶縁膜と、ゲート絶縁膜
と接しチャネル形成領域と重畳する位置に形成されたゲート電極と、を有し、低抵抗領域
は、少なくとも金属酸化物絶縁膜中の金属元素を含む半導体装置である。

また、本発明の他の一態様は、酸化膜と、酸化膜上に形成され、チャネル形成領域及び
チャネル形成領域よりも抵抗が低い低抵抗領域を含む酸化物半導体膜と、低抵抗領域に接
して形成された金属酸化物絶縁膜と、酸化物半導体膜上に形成されたゲート絶縁膜と、ゲ
ート絶縁膜と接しチャネル形成領域と重畳する位置に形成されたゲート電極と、ゲート絶
縁膜上に形成され、チャネル長方向の断面において、ゲート電極の側面に形成された側壁
絶縁膜と、金属酸化物絶縁膜、側壁絶縁膜、及びゲート電極上に形成された保護絶縁膜と
、低抵抗領域と電気的に接続されたソース電極、及びドレイン電極と、を有し、低抵抗領
域は、少なくとも金属酸化物絶縁膜中の金属元素を含む半導体装置である。

上記構成において、チャネル形成領域と低抵抗領域の間に、低抵抗領域と抵抗が異なる
不純物領域を含むと良い。

また、本発明の他の一態様は、酸化膜と、酸化膜上に形成され、チャネル形成領域及び
チャネル形成領域よりも抵抗が低い低抵抗領域を含む酸化物半導体膜と、低抵抗領域に接
して形成された金属酸化物絶縁膜と、酸化物半導体膜上に形成されたゲート絶縁膜と、ゲ
ート絶縁膜と接しチャネル形成領域と重畳する位置に形成されたゲート電極と、金属酸化
物縁膜上に形成され、チャネル長方向の断面において、ゲート電極の側面に形成された側
壁絶縁膜と、金属酸化物絶縁膜、側壁絶縁膜、及びゲート電極上に形成された保護絶縁膜
と、低抵抗領域と電気的に接続されたソース電極、及びドレイン電極と、を有し、低抵抗
領域は、少なくとも金属酸化物絶縁膜中の金属元素を含む半導体装置である。

また、本発明の他の一態様は、酸化膜と、酸化膜上に形成されたソース電極、及びドレ
イン電極と、酸化膜、ソース電極、及びドレイン電極上に形成され、チャネル形成領域及
びチャネル形成領域よりも抵抗が低い低抵抗領域を含む酸化物半導体膜と、低抵抗領域に
接して形成された金属酸化物絶縁膜と、酸化物半導体膜上に形成されたゲート絶縁膜と、
ゲート絶縁膜と接しチャネル形成領域と重畳する位置に形成されたゲート電極と、ゲート
絶縁膜上に形成され、チャネル長方向の断面において、ゲート電極の側面に形成された側
壁絶縁膜と、金属酸化物絶縁膜、側壁絶縁膜、及びゲート電極上に形成された保護絶縁膜
と、を有し、低抵抗領域は、少なくとも金属酸化物絶縁膜中の金属元素を含む半導体装置
である。

上記構成において、チャネル形成領域と低抵抗領域の間に、低抵抗領域と抵抗が異なる
不純物領域を含むと良い。

また、本発明の他の一態様は、酸化膜と、酸化膜上に形成されたソース電極、及びドレ
イン電極と、酸化膜、ソース電極、及びドレイン電極上に形成され、チャネル形成領域及
びチャネル形成領域よりも抵抗が低い低抵抗領域を含む酸化物半導体膜と、低抵抗領域に
接して形成された金属酸化物絶縁膜と、酸化物半導体膜上に形成されたゲート絶縁膜と、
ゲート絶縁膜と接しチャネル形成領域と重畳する位置に形成されたゲート電極と、金属酸
化物絶縁膜上に形成され、チャネル長方向の断面において、ゲート電極の側面に形成され
た側壁絶縁膜と、金属酸化物絶縁膜、側壁絶縁膜、及びゲート電極上に形成された保護絶
縁膜と、を有し、低抵抗領域は、少なくとも金属酸化物絶縁膜中の金属元素を含む半導体
装置である。

上記各構成において、金属酸化物絶縁膜は、アルミニウム、インジウム、チタン、スズ
、タングステン、ニッケル、モリブデン、及び亜鉛の中から選択される一以上の元素を含
むと良い。また、低抵抗領域は、チャネル形成領域を挟むように設けられ、アルミニウム
、インジウム、チタン、スズ、タングステン、ニッケル、モリブデン、亜鉛、リン、砒素
、アンチモン、ホウ素、窒素、ヘリウム、ネオン、アルゴン、フッ素、及び塩素の中から
選択される一以上の元素を含むと良い。

また、上記各構成において、酸化物半導体膜は、インジウム、亜鉛、ガリウム、スズ、
ハフニウム、ジルコニウム、チタン、スカンジウム、イットリウム、セリウム、ネオジム
、及びガドリニウムの元素の中から選択される一以上の元素を含む酸化物を含むと良い。
また、チャネル形成領域は、結晶部を含み、結晶部は、c軸が酸化物半導体膜の被形成面
の法線ベクトルに平行な方向に揃うと良い。

チャネル長方向の断面において、チャネル形成領域を含む酸化物半導体膜に、チャネル
形成領域を挟むように低抵抗領域を設けることで、当該酸化物半導体膜を用いたトランジ
スタの電気特性の一であるオン特性(例えば、オン電流及び電界効果移動度)を高くする
ことができる。

また、酸化物半導体膜と金属膜とが接した状態で、不活性ガス雰囲気下で加熱処理する
ことにより、該酸化物半導体膜に金属膜の元素を導入し、チャネル形成領域よりも抵抗が
低い低抵抗領域を自己整合的に形成する。また、該加熱処理により金属膜は、酸化物半導
体膜と接した領域が金属酸化物絶縁膜となる。その後金属膜の不要な領域を除去する。こ
れによって、低抵抗領域上に金属酸化物絶縁膜を形成することが可能となる。また、金属
酸化物絶縁膜により外部から酸化物半導体膜中へ侵入する不純物の拡散、または酸化物半
導体膜から脱離する酸素を抑制するといった優れた効果を奏する。また、金属膜の不要な
領域を除去することにより、金属膜に起因する不要な容量などが形成されない。

また、本発明の他の一態様は、酸化膜を形成する工程と、酸化膜上にチャネル形成領域
を含む酸化物半導体膜を形成する工程と、酸化物半導体膜上にゲート絶縁膜及びゲート電
極の積層を形成する工程と、ゲート電極をマスクとして、ゲート絶縁膜を通過して酸化物
半導体膜にドーパントを選択的に導入する工程と、チャネル長方向の断面において、ゲー
ト電極の側面に側壁絶縁膜を形成する工程と、ゲート電極、及び側壁絶縁膜をマスクとし
てゲート絶縁膜の一部を除去し、酸化物半導体膜の表面を露出させる工程と、酸化物半導
体膜の一部と接して金属膜を形成する工程と、酸化物半導体膜、及び金属膜が接した状態
で加熱処理し、酸化物半導体膜に金属膜から金属元素を導入し、金属元素を含む低抵抗領
域を形成する工程と、加熱処理により酸化膜、及び酸化物半導体膜と接する金属膜が選択
的に酸化され、金属酸化物絶縁膜を形成し、金属膜を除去する工程と、を含む半導体装置
の作製方法である。

また、本発明の他の一態様は、酸化膜を形成する工程と、酸化膜上にチャネル形成領域
を含む酸化物半導体膜を形成する工程と、酸化物半導体膜上にゲート絶縁膜及びゲート電
極の積層を形成する工程と、ゲート電極をマスクとしてゲート絶縁膜の一部を除去し、酸
化物半導体膜の表面を露出させる工程と、酸化物半導体膜の一部と接して金属膜を形成す
る工程と、酸化物半導体膜、及び金属膜が接した状態で加熱処理し、酸化物半導体膜に金
属膜から金属元素を導入し、金属元素を含む低抵抗領域を形成する工程と、加熱処理によ
り酸化膜、及び酸化物半導体膜と接する金属膜が選択的に酸化され、金属酸化物絶縁膜を
形成し、金属膜を除去する工程と、チャネル長方向の断面において、ゲート電極の側面に
側壁絶縁膜を形成する工程と、ゲート電極、及び側壁絶縁膜をマスクとして、金属酸化物
絶縁膜を通過して酸化物半導体膜にドーパントを選択的に導入する工程と、を含む半導体
装置の作製方法である。

上記各構成において、さらに、金属酸化物絶縁膜、側壁絶縁膜、及びゲート電極を覆う
保護絶縁膜、及び層間絶縁膜を形成する工程と、層間絶縁膜上に低抵抗領域に達する開口
部を形成し、開口部にソース電極、及びドレイン電極を形成する工程と、を含んでも良い

また、本発明の他の一態様は、酸化膜を形成する工程と、酸化膜上にソース電極、及び
ドレイン電極を形成する工程と、ソース電極、及びドレイン電極上にチャネル形成領域を
含む酸化物半導体膜を形成する工程と、酸化物半導体膜上にゲート絶縁膜及びゲート電極
の積層を形成する工程と、ゲート電極をマスクとして、ゲート絶縁膜を通過して酸化物半
導体膜にドーパントを選択的に導入する工程と、チャネル長方向の断面において、ゲート
電極の側面に側壁絶縁膜を形成する工程と、ゲート電極、及び側壁絶縁膜をマスクとして
ゲート絶縁膜の一部を除去し、酸化物半導体膜の表面を露出させる工程と、酸化物半導体
膜の一部と接して金属膜を形成する工程と、酸化物半導体膜、及び金属膜が接した状態で
加熱処理し、酸化物半導体膜に金属膜から金属元素を導入し、金属元素を含む低抵抗領域
を形成する工程と、加熱処理により酸化物半導体膜と接する金属膜が選択的に酸化され、
金属酸化物絶縁膜を形成し、金属膜を除去する工程と、を含む半導体装置の作製方法であ
る。

また、本発明の他の一態様は、酸化膜を形成する工程と、酸化膜上にソース電極、及び
ドレイン電極を形成する工程と、ソース電極、及びドレイン電極上にチャネル形成領域を
含む酸化物半導体膜を形成する工程と、酸化物半導体膜上にゲート絶縁膜及びゲート電極
の積層を形成する工程と、ゲート電極をマスクとしてゲート絶縁膜の一部を除去し、酸化
物半導体膜の表面を露出させる工程と、酸化物半導体膜の一部と接して金属膜を形成する
工程と、酸化物半導体膜、及び金属膜が接した状態で加熱処理し、酸化物半導体膜に金属
膜から金属元素を導入し、金属元素を含む低抵抗領域を形成する工程と、加熱処理により
酸化物半導体膜と接する金属膜が選択的に酸化され、金属酸化物絶縁膜を形成し、金属膜
を除去する工程と、チャネル長方向の断面において、ゲート電極の側面に側壁絶縁膜を形
成する工程と、ゲート電極、及び側壁絶縁膜をマスクとして、金属酸化物絶縁膜を通過し
て酸化物半導体膜にドーパントを選択的に導入する工程と、を含む半導体装置の作製方法
である。

上記各構成において、さらに、金属酸化物絶縁膜、側壁絶縁膜、及びゲート電極を覆う
保護絶縁膜、及び層間絶縁膜を形成する工程と、を含んでも良い。

また、上記各構成において、加熱処理を不活性ガス雰囲気下で行うと良い。また、不活
性ガス雰囲気として、窒素、ヘリウム、ネオン、アルゴンの中から選択される一以上を用
いると良い。当該加熱処理によって、金属膜の表面が酸化されない雰囲気で行うことが可
能となり、後の工程で金属膜を好適に除去することができる。

また、上記各構成において、金属膜として、アルミニウム、インジウム、チタン、スズ
、タングステン、ニッケル、モリブデン、及び亜鉛の中から選択される一以上を用いると
良い。また、ドーパントとして、アルミニウム、インジウム、チタン、スズ、タングステ
ン、ニッケル、モリブデン、亜鉛、リン、砒素、アンチモン、ホウ素、窒素、ヘリウム、
ネオン、アルゴン、フッ素、及び塩素の中から選択される一以上を用いると良い。

セルフアライン構造の酸化物半導体膜を用いたトランジスタにおいて、高い電気特性を
有し、且つ安定した電気特性を付与したトランジスタを提供することができる。また、当
該トランジスタの作製方法を提供することができる。また、当該トランジスタを有する高
性能の半導体装置を提供することができる。

半導体装置の一態様を示す平面図、及び断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一態様を示す平面図、及び断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一態様を示す平面図、及び断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一態様を示す平面図、及び断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一態様を示す平面図、及び断面図。 半導体装置の一態様を示す平面図、及び断面図。 半導体装置の一形態を示す断面図、平面図及び回路図。 半導体装置の一形態を示す回路図、及び斜視図。 半導体装置の一形態を示す断面図、及び平面図。 半導体装置の一形態を示す回路図。 半導体装置の一形態を示すブロック図。 半導体装置の一形態を示すブロック図。 半導体装置の一形態を示すブロック図。

以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する
。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱するこ
となく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される
。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない

なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、
実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、
必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。

なお、本明細書等における「第1」、「第2」、「第3」などの序数詞は、構成要素の
混同を避けるために付すものであり、数的に限定するものではないことを付記する。

なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」ま
たは「直下」であることを限定するものではない。例えば、「ゲート絶縁膜上のゲート電
極」の表現であれば、ゲート絶縁膜とゲート電極との間に他の構成要素を含むものを除外
しない。

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「
配線」が一体となって形成されている場合なども含む。

また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このた
め、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いること
ができるものとする。

なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。

(実施の形態1)
本実施の形態では、半導体装置、及び半導体装置の作製方法の一形態を、図1乃至図4
を用いて説明する。

〈半導体装置の構成例1〉
図1(A)、及び図1(B)に、半導体装置の一例として、トップゲート・セルフアラ
イン構造のトランジスタの平面図および断面図を示す。図1(A)は平面図であり、図1
(B)は、図1(A)におけるX1−Y1に係る断面図に相当する。なお、図1(A)で
は、煩雑になることを避けるため、トランジスタの構成要素の一部(例えば、ゲート絶縁
膜108など)を省略している。

図1(A)、及び図1(B)に示す半導体装置は、基板102と、基板102上に形成
された酸化膜104と、酸化膜104上に形成され、チャネル形成領域106a及びチャ
ネル形成領域106aよりも抵抗が低い低抵抗領域106cを含む酸化物半導体膜106
と、低抵抗領域106cに接して形成された金属酸化物絶縁膜114と、酸化物半導体膜
106上に形成されたゲート絶縁膜108と、ゲート絶縁膜108と接しチャネル形成領
域106aと重畳する位置に形成されたゲート電極110と、チャネル長方向の断面にお
いて、ゲート電極110の側面に形成された側壁絶縁膜112と、を有し、低抵抗領域1
06cは、少なくとも金属酸化物絶縁膜114中の金属元素を含む。

また、金属酸化物絶縁膜114、側壁絶縁膜112、及びゲート電極110上に形成さ
れた保護絶縁膜116と、保護絶縁膜116上に形成された層間絶縁膜118と、低抵抗
領域106cと電気的に接続されたソース電極120a、及びドレイン電極120bと、
を含む構成としても良い。

なお、ゲート絶縁膜108は、図1(B)に示すように第1のゲート絶縁膜108a、
及び第2のゲート絶縁膜108bの積層構造とすると好ましい。ゲート絶縁膜108を積
層構造とし、第1のゲート絶縁膜108aが酸素過剰な酸化膜であり、第2のゲート絶縁
膜108bがブロッキング機能を有する絶縁膜とすることで、酸化物半導体膜106(特
にチャネル形成領域106a)に酸素を供給し、且つ酸化物半導体膜106(特にチャネ
ル形成領域106a)へ侵入する不純物の抑制、または第1のゲート絶縁膜108aから
上方へ放出される酸素などを抑制することができる。例えば、第1のゲート絶縁膜108
aとしては、酸化窒化シリコン膜を用い、第2のゲート絶縁膜108bとしては、酸化ア
ルミニウム膜を用いることができる。

また、酸化物半導体膜106は、チャネル形成領域106aと低抵抗領域106cの間
に、低抵抗領域106cと抵抗が異なる不純物領域106bを含む。低抵抗領域106c
、及び不純物領域106bは自己整合的に形成することができる。具体的には、チャネル
形成領域106aを含む酸化物半導体膜106を形成したのち、酸化物半導体膜106上
にゲート絶縁膜108及びゲート電極110の積層を形成する。その後、ゲート電極11
0をマスクとして、ゲート絶縁膜108を通過して酸化物半導体膜106にドーパントを
選択的に導入し、不純物領域106bを形成する。その後、チャネル長方向の断面におい
て、ゲート電極110の側面に側壁絶縁膜112を形成する。その後、ゲート電極110
、及び側壁絶縁膜112をマスクとしてゲート絶縁膜108の一部を除去し、酸化物半導
体膜106の表面を露出させる。その後、酸化物半導体膜の一部と接して金属膜を形成し
、酸化物半導体膜106、及び金属膜が接した状態で加熱処理し、酸化物半導体膜106
に金属膜から金属元素を導入し、金属元素を含む低抵抗領域106cを形成することがで
きる。また、加熱処理により酸化膜104、及び酸化物半導体膜106と接する金属膜が
選択的に酸化され、金属酸化物絶縁膜114を形成し、金属膜を除去する。

このような構成とすることで、酸化物半導体膜106に自己整合的に低抵抗領域106
c、及び不純物領域106bが形成され、且つ低抵抗領域106c上に金属酸化物絶縁膜
114が形成される。金属酸化物絶縁膜114によって、酸化物半導体膜106に侵入す
る不純物を抑制する、または酸化膜104、及び酸化物半導体膜106中に含まれる酸素
の放出を抑制するといった優れた効果を奏する。また、金属膜を除去することにより、金
属膜に起因する不要な容量などが形成されない。

また、酸化物半導体膜106は、チャネル形成領域106aと低抵抗領域106cの間
に低抵抗領域106cと抵抗の異なる不純物領域106bが形成されている。なお、低抵
抗領域106cは、換言すると酸化物半導体膜106にn型を付与する不純物が高濃度に
導入された領域であり、不純物領域106bは、換言すると酸化物半導体膜106にn型
を付与する不純物が低濃度に導入された領域である。このような構成とすることで、チャ
ネル形成領域106aに係るソース−ドレイン間の電位差を緩和させることが出来るので
、信頼性の高い半導体装置とすることができる。

ここで、本発明の半導体装置に用いることができる各構成要素について、その詳細な説
明について以下記載する。

[基板の詳細な説明]
基板102に使用することができる基板に大きな制限はないが、少なくとも、後の熱処
理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸
ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サフ
ァイア基板などの基板を用いることができる。また、シリコンや炭化シリコンなどの単結
晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SO
I基板などを適用することも可能である。

[酸化膜の詳細な説明]
酸化膜104は、基板102からの水素、水分などの不純物元素の拡散を防止する効果
があり、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた
一、または複数の膜による積層構造により形成することができる。また、酸化膜104の
その他の効果としては、のちに形成される酸化物半導体膜106に酸素を供給する効果が
あると好ましい。例えば、酸化膜104として、酸化シリコン膜を用いた場合、当該酸化
膜104を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体
膜106に酸素を供給し、酸化物半導体膜106中の酸素欠損を補填することができる。
特に、酸化膜104中に少なくとも化学量論的組成を超える量の酸素が存在することが好
ましく、例えば、酸化膜104として、SiO2+α(ただし、α>0)で表される酸化
シリコン膜を用いることが好ましい。このような酸化シリコン膜を酸化膜104として用
いることで、酸化物半導体膜106に酸素を供給することができる。

[酸化物半導体膜の詳細な説明]
酸化物半導体膜106に用いる酸化物半導体としては、少なくともインジウム(In)
あるいは亜鉛(Zn)を含むことが好ましい。特にInとZnを含むことが好ましい。ま
た、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビラ
イザーとして、それらに加えてガリウム(Ga)を有することが好ましい。また、スタビ
ライザーとしてスズ(Sn)を有することが好ましい。また、スタビライザーとしてハフ
ニウム(Hf)、ジルコニウム(Zr)、チタン(Ti)、スカンジウム(Sc)、イッ
トリウム(Y)、ランタノイド(例えば、セリウム(Ce)、ネオジム(Nd)、ガドリ
ニウム(Gd))から選ばれた一種、または複数種が含まれていることが好ましい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、In−Zn系酸
化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸
化物、In−Mg系酸化物、In−Ga系酸化物、In−Ga−Zn系酸化物(IGZO
とも表記する)、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、Sn−Ga−
Zn系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、In−Hf−Z
n系酸化物、In−Zr−Zn系酸化物、In−Ti−Zn系酸化物、In−Sc−Zn
系酸化物、In−Y−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸
化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化
物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物
、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、
In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、I
n−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−
Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、I
n−Hf−Al−Zn系酸化物を用いることができる。

ここで、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化
物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外
の金属元素が入っていてもよい。

また、酸化物半導体として、InMO(ZnO)(m>0、且つ、mは整数でない
)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれ
た一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示
す。また、酸化物半導体として、InSnO(ZnO)(n>0、且つ、nは整数
)で表記される材料を用いてもよい。

例えば、In:Ga:Zn=1:1:1、In:Ga:Zn=3:1:2、またはIn
:Ga:Zn=2:1:3の原子数比のIn:Ga:Zn系酸化物やその組成の近傍の酸
化物を用いるとよい。

また、酸化物半導体膜106の形成方法としては、スパッタリング法、ALD(Ato
mic Layer Deposition)法、蒸着法、塗布法などを用いることがで
きる。また、酸化物半導体膜106の膜厚は、5nmより大きく200nm以下とし、好
ましくは10nm以上30nm以下とする。また、酸化物半導体膜106は、単結晶、多
結晶(ポリクリスタルともいう。)、または微結晶などの結晶性を有する構造とすること
が好ましい。

また、酸化物半導体膜106は、CAAC−OS(C Axis Aligned C
rystalline Oxide Semiconductor)膜とすることが好ま
しい。CAAC−OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC−
OS膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。な
お、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。
また、透過型電子顕微鏡(TEM:Transmission Electron Mi
croscope)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部と
の境界は明確ではない。また、TEMによってCAAC−OS膜には粒界(グレインバウ
ンダリーともいう)は確認できない。そのため、CAAC−OS膜は、粒界に起因する電
子移動の低下が抑制される。

CAAC−OS膜に含まれる結晶部は、c軸がCAAC−OS膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃い、かつab面に垂直な方向から見て三
角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状また
は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸
およびb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、
85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−
5°以上5°以下の範囲も含まれることとする。

なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CA
AC−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被
形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、C
AAC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非
晶質化することもある。

CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃うため、CAAC−OS膜の形状(被形
成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くことがある。
なお、結晶部のc軸の方向は、CAAC−OS膜が形成されたときの被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、ま
たは成膜後に加熱処理などの結晶化処理を行うことにより形成される。

CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射によるトランジスタ
の電気特性の変動が小さい。また、しきい値の変動、及びバラツキを抑制できる。よって
。当該トランジスタは、信頼性が高い。

また、結晶部を有する酸化物半導体または結晶性を有する酸化物半導体では、よりバル
ク内欠陥を低減することができる。さらに、結晶部を有する酸化物半導体または結晶性を
有する酸化物半導体膜表面の平坦性を高めることによって、該酸化物半導体を用いたトラ
ンジスタは、非晶質状態の酸化物半導体を用いたトランジスタ以上の電界効果移動度を得
ることができる。酸化物半導体膜表面の平坦性を高めるためには、平坦な表面上に酸化物
半導体を形成することが好ましく、具体的には、平均面粗さ(Ra)が0.15nm以下
、好ましくは0.1nm以下の表面上に形成するとよい。

なお、Raは、JIS B0601:2001(ISO4287:1997)で定義さ
れている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基
準面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される

ここで、指定面とは、粗さ計測の対象となる面であり、座標(x,y,f(x
)),(x,y,f(x,y)),(x,y,f(x,y)),(
,y,f(x,y))の4点で表される四角形の領域とし、指定面をxy平面
に投影した長方形の面積をS、基準面の高さ(指定面の平均高さ)をZとする。Ra
は原子間力顕微鏡(AFM:Atomic Force Microscope)にて測
定可能である。

また、酸化物半導体膜106として、CAAC−OS膜を適用する場合、該CAAC−
OS膜を形成する方法としては、三つ挙げられる。一つめは、成膜温度を200℃以上4
50℃以下として酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部
のc軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶
部を形成する方法である。二つめは、酸化物半導体膜を薄い膜厚で成膜した後、200℃
以上700℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のc軸が、被
形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する
方法である。三つめは、一層目の酸化物半導体膜を薄く成膜した後、200℃以上700
℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導
体膜に含まれる結晶部のc軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平
行な方向に揃った結晶部を形成する方法である。

また、基板102を加熱しながら成膜することにより、成膜した酸化物半導体膜106
に含まれる水素や水などの不純物濃度を低減することができる。また、スパッタリングに
よる損傷が軽減されるため好ましい。また、酸化物半導体膜106を、ALD法、蒸着法
、塗布法などで成膜してもよい。

なお、酸化物半導体膜106として、CAAC−OS膜以外の結晶性を有する酸化物半
導体膜(単結晶または微結晶)を成膜する場合には、成膜温度は特に限定されない。

また、酸化物半導体膜106は、エネルギーギャップが好ましくは2.8eV乃至3.
2eVであり、シリコンのエネルギーギャップ1.1eVと比較して大きい。また、酸化
物半導体膜106の少数キャリアは、例えば10−9/cmであり、シリコンの真性キ
ャリア密度の1011/cmと比較して極めて小さい。

酸化物半導体膜106の多数キャリア(電子)は、トランジスタのソースから流れるの
みである。また、チャネル形成領域を完全空乏化することが可能であるため、トランジス
タのオフ電流を極めて小さくすることが可能である。酸化物半導体膜106を用いたトラ
ンジスタのオフ電流は、室温において、10yA/μm以下、85℃〜95℃においても
、1zA/μm以下となり、極めて小さい。

なお、本明細書においてオフ電流とは、nチャネル型トランジスタの場合、ドレイン電
極をソース電極とゲート電極よりも高い電位とした状態において、ソース電極の電位を基
準としたときのゲート電極の電位が0V以下であるときに、ソース電極とドレイン電極の
間に流れる電流のことを意味する。または、pチャネル型トランジスタの場合、ドレイン
電極をソース電極とゲート電極よりも低い電位とした状態において、ソース電極の電位を
基準としたときのゲート電極の電位が0V以上であるときに、ソース電極とドレイン電極
の間に流れる電流のことを意味する。

また、酸化物半導体膜106を用いたトランジスタは、サブスレッショルド係数(S値
ともいう)が小さくなる。また、当該トランジスタは、信頼性が高い。

また、酸化物半導体膜106は、複数の酸化物半導体が積層された構造でもよい。例え
ば、酸化物半導体膜106を、第1の酸化物半導体と第2の酸化物半導体の積層として、
第1の酸化物半導体と第2の酸化物半導体に、異なる組成の金属酸化物を用いてもよい。
例えば、第1の酸化物半導体に三元系金属の酸化物を用い、第2の酸化物半導体に二元系
金属の酸化物を用いてもよい。また、第1の酸化物半導体と第2の酸化物半導体を、どち
らも三元系金属の酸化物としてもよい。

また、第1の酸化物半導体と第2の酸化物半導体の構成元素を同一とし、両者の組成を
異ならせてもよい。例えば、第1の酸化物半導体の原子数比をIn:Ga:Zn=1:1
:1とし、第2の酸化物半導体の原子数比をIn:Ga:Zn=3:1:2としてもよい
。また、第1の酸化物半導体の原子数比をIn:Ga:Zn=1:3:2とし、第2の酸
化物半導体の原子数比をIn:Ga:Zn=2:1:3としてもよい。

この時、第1の酸化物半導体層と第2の酸化物半導体層のうち、ゲート電極に近い側(
チャネル側)の酸化物半導体層のInとGaの含有率をIn>Gaとするとよい。またゲ
ート電極から遠い側(バックチャネル側)の酸化物半導体層のInとGaの含有率をIn
≦Gaとするとよい。酸化物半導体では主として重金属のs軌道がキャリア伝導に寄与し
ており、Inの含有率を多くすることによりs軌道のオーバーラップが多くなる傾向があ
るため、In>Gaの組成となる酸化物はIn≦Gaの組成となる酸化物と比較して高い
移動度を備える。また、GaはInと比較して酸素欠損の形成エネルギーが大きく酸素欠
損が生じにくいため、In≦Gaの組成となる酸化物はIn>Gaの組成となる酸化物と
比較して安定した特性を備える。したがって、チャネル側にIn>Gaの組成となる酸化
物半導体を適用し、バックチャネル側にIn≦Gaの組成となる酸化物半導体を適用する
ことで、トランジスタの移動度および信頼性をさらに高めることが可能となる。

また、酸化物半導体膜106を積層した場合、第1の酸化物半導体と第2の酸化物半導
体に、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、
多結晶酸化物半導体、非晶質酸化物半導体、または結晶性を有する酸化物半導体(例えば
、CAAC−OS)を適宜組み合わせた構成としてもよい。また、第1の酸化物半導体と
第2の酸化物半導体の少なくともどちらか一方に、非晶質酸化物半導体を適用すると、酸
化物半導体の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減さ
れ、トランジスタの信頼性をさらに高めることが可能となる。一方で、非晶質酸化物半導
体は水素などのドナーとなる不純物を吸収しやすく、また、酸素欠損が生じやすいためn
型化されやすい。このため、チャネル側の酸化物半導体は、結晶性を有する酸化物半導体
(例えば、CAAC−OS)を適用することが好ましい。

また、酸化物半導体膜106を積層した場合の組成、及び結晶性の組み合わせとしては
、例えば、酸化膜104側から順に、In:Ga:Zn=1:1:1近傍の原子数比の非
晶質酸化物半導体と、In:Ga:Zn=3:1:2近傍の原子数比の結晶性酸化物半導
体との積層構造、In:Ga:Zn=1:1:1近傍の原子数比の結晶性酸化物半導体と
、In:Ga:Zn=3:1:2近傍の原子数比の結晶性酸化物半導体との積層構造が挙
げられる。このような構成とすることで、ゲート絶縁膜108近傍の酸化物半導体膜10
6の結晶性を向上させることができ、且つゲート絶縁膜108近傍の酸化物半導体のイン
ジウムの含有率が酸化膜104側の酸化物半導体よりも多いため、移動度を向上させるこ
とができる。また、その他の積層構成としては、In:Ga:Zn=3:1:2近傍の原
子数比の結晶性酸化物半導体と、In:Ga:Zn=1:1:1近傍の結晶性酸化物半導
体との積層構造としても良い。このような構成とすることで、ゲート絶縁膜108近傍の
酸化物半導体の結晶性を向上させることができる。また、その他の積層構成としては、I
n:Ga:Zn=1:1:1近傍の原子数比の非晶質酸化物半導体と、In:Ga:Zn
=3:1:2近傍の原子数比の非晶質酸化物半導体との積層構造、In:Ga:Zn=3
:1:2近傍の原子数比の非晶質酸化物半導体と、In:Ga:Zn=1:1:1近傍の
原子数比の非晶質酸化物半導体との積層構造としても良い。このような構成とすることで
、ゲート絶縁膜108近傍の酸化物半導体膜106に酸化膜104の構成元素の混入を抑
制することができる。

また、酸化物半導体膜106は、チャネル形成領域106aが結晶性を有する酸化物半
導体(例えば、CAAC−OS)であり、低抵抗領域106cが非晶質酸化物半導体であ
ると好ましい。例えば、チャネル形成領域106aを含む酸化物半導体膜106をCAA
C−OS膜として形成後、金属膜との反応、またはドーピング処理等により低抵抗領域1
06cがn型化する、あるいはCAAC−OS膜の結晶構造が維持できずに非晶質構造と
なる。

[第1のゲート絶縁膜の詳細な説明]
第1のゲート絶縁膜108aとしては、酸化シリコン、酸化ガリウム、または酸化窒化
シリコン等を用いることができる。第1のゲート絶縁膜108aは、酸化物半導体膜10
6と接する部分において酸素を含むことが好ましい。特に、第1のゲート絶縁膜108a
は、膜中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例え
ば、第1のゲート絶縁膜108aとして、酸化シリコン膜を用いる場合には、SiO2+
α(ただし、α>0)とすることが好ましい。この酸化シリコン膜を第1のゲート絶縁膜
108aとして用いることで、酸化物半導体膜106に酸素を供給することができ、電気
特性を良好にすることができる。

また、第1のゲート絶縁膜108aの膜厚は、例えば1nm以上500nm以下とする
ことができる。また、第1のゲート絶縁膜108aの作製方法に特に限定はないが、例え
ば、スパッタリング法、MBE法、PE−CVD法、パルスレーザ堆積法、ALD法等を
適宜用いることができる。

[第2のゲート絶縁膜の詳細な説明]
第2のゲート絶縁膜108bとしては、酸化アルミニウム、窒化シリコン、酸化窒化ア
ルミニウム、または窒化酸化シリコン等を用いることができる。第2のゲート絶縁膜10
8bは、第1のゲート絶縁膜108aから酸素の放出を抑制できる膜とすることが好まし
い。また、第2のゲート絶縁膜108bとしては、酸化ハフニウム、酸化イットリウム、
ハフニウムシリケート(HfSi(x>0、y>0))、窒素が添加されたハフニ
ウムシリケート(HfSiO(x>0、y>0))、ハフニウムアルミネート(H
fAl(x>0、y>0))、酸化ランタンなどのhigh−k材料を用いること
ができる。このような材料を用いることでゲートリーク電流を低減できる。

本実施の形態に示すようにゲート絶縁膜108は、第1のゲート絶縁膜108a、及び
第2のゲート絶縁膜108bの積層構造とすることが好ましい。ただし、この構成に限定
されず、ゲート絶縁膜108は、単層構造、または3層以上の積層構造としても良い。

また、第2のゲート絶縁膜108bの膜厚は、例えば1nm以上500nm以下とする
ことができる。また、第2のゲート絶縁膜108bの作製方法に特に限定はないが、例え
ば、スパッタリング法、MBE法、PE−CVD法、パルスレーザ堆積法、ALD法等を
適宜用いることができる。

[ゲート電極の詳細な説明]
ゲート電極110としては、例えば、モリブデン、チタン、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを含む合金材料
を用いることができる。また、ゲート電極110としては、導電性の金属酸化物を用いて
形成しても良い。導電性の金属酸化物としては酸化インジウム(In)、酸化スズ
(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物(In−SnO、I
TOと略記する場合がある)、インジウム亜鉛酸化物(In−ZnO)、または、
これらの金属酸化物材料にシリコン、または酸化シリコンを含有させたものを用いること
ができる。また、ゲート電極110は、上記の材料を用いて単層、または積層して形成す
ることができる。形成方法も特に限定されず、蒸着法、PE−CVD法、スパッタリング
法、スピンコート法などの各種成膜方法を用いることができる。

[金属酸化物絶縁膜の詳細な説明]
金属酸化物絶縁膜114としては、アルミニウム、インジウム、チタン、スズ、タング
ステン、及び亜鉛の中から選択される一以上の元素を含む材料を用いることができる。例
えば、金属膜としてアルミニウム、またはチタンを用い、酸化物半導体膜106と反応さ
せることで、酸化アルミニウム、または酸化チタンを形成することができる。また、金属
酸化物絶縁膜114の膜厚としては、1nm以上100nm以下とすることができ、好ま
しくは1nm以上10nm以下、更に好ましくは2nm以上5nm以下である。また、金
属酸化物絶縁膜114の作製方法に特に限定はないが、例えば、スパッタリング法、MB
E法、PE−CVD法、パルスレーザ堆積法、ALD法等を適宜用いることができる。

[側壁絶縁膜の詳細な説明]
側壁絶縁膜112としては、後に形成される金属膜と加熱処理により反応しない材料を
用いることが望ましい。例えば、窒化シリコン膜、窒化アルミニウム、窒化ガリウム等の
窒化物を単層、または積層して用いればよい。側壁絶縁膜112の形成方法は、特に限定
されず、蒸着法、PE−CVD法、スパッタリング法、スピンコート法などの各種成膜方
法を用いることができる。

[保護絶縁膜の詳細な説明]
保護絶縁膜116としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸
化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸
化ハフニウム膜などの酸化物絶縁膜を単層、または積層して用いればよい。また、上述の
酸化物絶縁膜上に、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸
化アルミニウム膜などの窒化物絶縁膜の単層、または積層をさらに形成してもよい。例え
ば、スパッタリング法を用いて、ゲート電極110側から順に酸化シリコン膜、及び酸化
アルミニウム膜の積層を形成することができる。また、保護絶縁膜116の作製方法に特
に限定はないが、例えば、スパッタリング法、MBE法、PE−CVD法、パルスレーザ
堆積法、ALD法等を適宜用いることができる。

また、保護絶縁膜116としては、特に緻密性の高い無機絶縁膜を設けるとよい。例え
ば、スパッタリング法により酸化アルミニウム膜を形成することができる。酸化アルミニ
ウム膜を高密度(膜密度3.2g/cm以上、好ましくは3.6g/cm以上)とす
ることによって、酸化物半導体膜106に侵入する水素、水分などの不純物、及び酸素の
両方に対して膜を通過させない遮断効果(ブロック効果)を得ることができる。したがっ
て、酸化アルミニウム膜は、作製工程中及び作製後において、酸化物半導体膜106の変
動要因となる水素、水分などの不純物を酸化物半導体膜106への混入、及び酸化物半導
体膜106を構成する主成分材料である酸素の放出を防止する保護膜として機能する。な
お、膜密度はラザフォード後方散乱法(RBS:Rutherford Backsca
ttering Spectrometry)や、X線反射率測定法(XRR:X−Ra
y Reflection)によって測定することができる。

[層間絶縁膜の詳細な説明]
層間絶縁膜118としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸
化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を単層、または積層して用いれ
ばよい。また、層間絶縁膜118の作製方法に特に限定はないが、例えば、スパッタリン
グ法、MBE法、PE−CVD法、パルスレーザ堆積法、ALD法等を適宜用いることが
できる。

[ソース電極、及びドレイン電極の詳細な説明]
ソース電極120a、及びドレイン電極120bとしては、例えば、アルミニウム、ク
ロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜
等を用いることができる。また、アルミニウム、銅などの金属膜の下側、または上側の一
方、または双方にチタン、モリブデン、タングステンなどの高融点金属膜、またはそれら
の金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)を積層させた
構成としても良い。また、ソース電極120a、及びドレイン電極120bに用いる導電
膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウ
ム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物
(In−SnO、ITOと略記する)、インジウム亜鉛酸化物(In−Z
nO)を用いることができる。ソース電極、及びドレイン電極に用いる導電膜は、上記の
材料を用いて単層で又は積層して成膜することができる。形成方法も特に限定されず、蒸
着法、PE−CVD法、スパッタリング法、スピンコート法などの各種成膜方法を用いる
ことができる。

なお、その他の構成要素の詳細については、後述する半導体装置の作製方法1において
、図2乃至図4を用いて説明する。

〈半導体装置の作製方法1〉
以下、図2乃至図4を用いて、本実施の形態に係る図1に示す半導体装置の作製方法の
一例について説明する。

まず、基板102を準備し、次に、基板102上に酸化膜104、及びチャネル形成領
域を含む酸化物半導体膜106を形成する(図2(A)参照)。

また、酸化膜104を形成する前に、基板102に対してプラズマ処理等を行っても良
い。プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆ス
パッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板10
2側にRF電源を用いて電圧を印加して基板102近傍にプラズマを形成して表面を改質
する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよ
い。逆スパッタリングを行うと、基板102表面に付着している粉状物質(パーティクル
、ごみともいう)を除去することができる。

酸化物半導体膜106の形成方法としては、ウェットエッチング法、またはドライエッ
チング法により形成することができる。ドライエッチングのガスには、BCl、Cl
、O等を用いることができる。また、ドライエッチング速度の向上にはECR(Ele
ctron Cyclotron Resonance)やICP(Inductive
Coupled Plasma)などの高密度プラズマ源を用いたドライエッチング装
置を用いることができる。また、酸化物半導体膜106は、端部に20°乃至50°のテ
ーパーを有していることが好ましい。

なお、酸化膜104、及び酸化物半導体膜106は、大気に触れさせること無く連続し
て成膜するのが好ましい。このように、酸化膜104、及び酸化物半導体膜106を大気
に触れさせることなく連続して成膜することで、酸化膜104と酸化物半導体膜106と
の界面に大気中に含まれる水分、水素といった不純物元素の混入を抑制することができる

また、酸化物半導体膜106の成膜工程において、酸化物半導体膜106に水素、また
は水がなるべく含まれないことが好ましい。例えば、酸化物半導体膜106の成膜工程の
前処理として、スパッタリング装置の予備加熱室で酸化膜104が形成された基板102
を予備加熱し、基板102、及び酸化膜104に吸着した水素、水分などの不純物を脱離
し排気することが好ましい。ただし、予備加熱の温度は、酸化膜104からの酸素の放出
がない、または酸素の放出が少ない温度とすることが好ましい。また、酸化物半導体膜1
06の成膜時、残留水分が排気された成膜室(成膜チャンバーともいう)で行うことが好
ましい。

なお、予備加熱室、及び成膜室の水分を除去するためには、吸着型の真空ポンプ、例え
ば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ま
しい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい
。クライオポンプを用いて排気した予備加熱室、及び成膜室は、例えば、水素原子、水(
O)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排気
されるため、酸化物半導体膜106に含まれる水素、水分などの不純物の濃度を低減でき
る。

なお、本実施の形態では、酸化物半導体膜106として、原子数比がIn:Ga:Zn
=1:1:1の金属酸化物ターゲット、または原子数比がIn:Ga=2:1の金属酸化
物ターゲットを用い、スパッタリング法により成膜する。ただし、酸化物半導体膜106
に用いることのできるターゲットは、これらのターゲットの材料、及び組成に限定される
ものではない。また、酸化物半導体膜106は、希ガス(代表的にはアルゴン)雰囲気下
、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタリング法により形
成することができる。また、酸化物半導体膜106に用いることのできるターゲットは、
単結晶、多結晶等の結晶性を有するターゲットが好ましい。結晶性を有するターゲットを
用いることにより、形成された薄膜も結晶性を有し、特に形成された薄膜においては、c
軸に配向された結晶となりやすい。

また、酸化物半導体膜106は、成膜直後において、化学量論的組成より酸素が多い過
飽和の状態とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体膜1
06を成膜する場合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく
、特に酸素雰囲気(酸素ガス100%)で成膜を行うことが好ましい。例えば、酸化物半
導体膜106として、In−Ga−Zn系酸化物(IGZO)を用い、成膜ガスの酸素の
占める割合が多い条件(特に酸素ガス100%の雰囲気)で成膜すると、成膜温度を30
0℃以上としても、膜中からZnの放出が抑えられる。

また、酸化物半導体膜106を上述した原子数比がIn:Ga:Zn=1:1:1の金
属酸化物ターゲットを用いて形成した場合、ターゲットの組成と、基板上に形成される薄
膜の組成と、が異なる場合がある。例えば、In:Ga:Zn=1:1:1の金属酸化物
ターゲットを用いた場合、成膜条件にも依存するが、薄膜である酸化物半導体膜106の
組成は、In:Ga:Zn=1:1:0.6〜0.8[原子比]となる場合がある。これ
は、酸化物半導体膜106の成膜中において、Znが昇華する、またはIn、Ga、Zn
の各成分のスパッタリングレートが異なるためだと考えられる。

したがって、所望の組成の薄膜を形成したい場合においては、予め金属酸化物ターゲッ
トの組成を調整する必要がある。例えば、薄膜である酸化物半導体膜106の組成を、I
n:Ga:Zn=1:1:1[原子数比]とする場合においては、金属酸化物ターゲット
の組成を、In:Ga:Zn=1:1:1.5[原子数比]とすればよい。すなわち、金
属酸化物ターゲットのZnの含有率を予め大きくすればよい。ただし、ターゲットの組成
は、上記数値に限定されず、成膜条件や、形成される薄膜の組成により適宜調整すること
ができる。また、金属酸化物ターゲットのZnの含有率を大きくすることにより、得られ
る薄膜の結晶性が向上するため好ましい。

また、金属酸化物ターゲットの相対密度は90%以上100%以下、好ましくは95%
以上、更に好ましくは99.9%以上である。相対密度の高い金属酸化物ターゲットを用
いることにより、成膜した酸化物半導体膜106を緻密な膜とすることができる。

また、酸化物半導体膜106を成膜する際に用いるスパッタリングガスとしては、水素
、水、水酸基、または水素化物などの不純物が除去された高純度ガスを用いることが好ま
しい。

また、酸化物半導体膜106の形成後、酸化物半導体膜106に対して、熱処理を行っ
てもよい。当該熱処理の温度は、300℃以上700℃以下、または基板の歪み点未満と
する。当該熱処理を行うことで、酸化物半導体膜106より過剰な水素(水や水酸基を含
む)を除去することが可能である。なお、当該熱処理は、本明細書等において、脱水化処
理(脱水素化処理)と記す場合がある。

当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲
気下、450℃、1時間の条件で行うことができる。この間、酸化物半導体膜106は大
気に触れさせず、水や水素の混入が生じないようにする。

熱処理装置は、電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱
輻射によって、被処理物を加熱する装置を用いても良い。例えば、GRTA(Gas R
apid Thermal Anneal)装置、LRTA(Lamp Rapid T
hermal Anneal)装置等のRTA(Rapid Thermal Anne
al)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置であ
る。GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アル
ゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気
体が用いられる。

例えば、当該熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すGRTA処理を行ってもよい
。GRTA処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素
を含むガスに切り替えても良い。

なお、不活性ガス雰囲気としては、窒素、または希ガス(ヘリウム、ネオン、アルゴン
等)を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望
ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガス
の純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上
(すなわち、不純物濃度が1ppm以下、好ましくは0.1ppm以下)とする。

また、上述の脱水化処理(脱水素化処理)を行うと、酸化物半導体膜106を構成する
主成分材料である酸素が同時に脱離して減少してしまうおそれがある。酸化物半導体膜1
06において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトラン
ジスタの電気的特性変動を招くドナー準位が生じてしまう。よって、脱水化処理(脱水素
化処理)を行った場合、酸化物半導体膜106の膜中に、酸素を供給することが好ましい
。酸化物半導体膜106の膜中に酸素を供給することにより、酸化物半導体膜106の酸
素欠損を補填することができる。

酸化物半導体膜106の酸素欠損を補填する方法の一例としては、酸化物半導体膜10
6に対して脱水化処理(脱水素化処理)を行った後、同じ炉に高純度の酸素ガス、高純度
の亜酸化窒素ガス、又は超乾燥エア(CRDS(キャビティリングダウンレーザー分光法
)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で−55℃)以下
、好ましくは1ppm以下、より好ましくは10ppb以下の空気)を導入すればよい。
酸素ガス、または亜酸化窒素ガスに、水、水素などが含まれないことが好ましい。または
、熱処理装置に導入する酸素ガス、または亜酸化窒素ガスの純度を、6N(99.999
9%)以上、好ましくは7N(99.99999%)以上(即ち、酸素ガスまたは亜酸化
窒素ガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好
ましい。

また、酸化物半導体膜106に酸素を供給する方法の一例としては、酸化物半導体膜1
06に酸素(少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む)を
添加することで、酸化物半導体膜106に酸素を供給してもよい。酸素の添加方法として
は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーシ
ョン法、プラズマ処理などを用いる。

また、酸化物半導体膜106に酸素を供給する方法の一例としては、酸化膜104、ま
たは後に形成されるゲート絶縁膜108等を加熱することにより、酸素の一部を脱離させ
、酸化物半導体膜106に酸素を供給してもよい。特に本実施の形態においては、酸化膜
104から放出される酸素を、酸化物半導体膜106へ供給するのが好適である。

上述のように、酸化物半導体膜106の形成後において、脱水化処理(脱水素化処理)
を行い酸化物半導体膜106から、水素、または水分を除去して不純物が極力含まれない
ように高純度化し、脱水化処理(脱水素化処理)によって同時に減少してしまった酸素を
酸化物半導体膜106に加える、または酸素を供給し酸化物半導体膜106の酸素欠損を
補填することが好ましい。また、本明細書等において、酸化物半導体膜106に酸素を供
給する場合を、加酸素化処理と記す場合がある、または酸化物半導体膜106に含まれる
酸素を化学量論的組成よりも多くする場合を過酸素化処理と記す場合がある。

なお、上述の方法では、酸化物半導体膜106を島状に加工した後に脱水化処理(脱水
素化処理)、および加酸素化処理を行う構成について説明したが、開示する発明の一態様
はこれに限定して解釈されない。酸化物半導体膜106を島状に加工する前に、当該処理
を行ってもよい。また、後に形成される層間絶縁膜118の形成後に、加熱処理を行い、
酸化膜104、またはゲート絶縁膜108等から、酸化物半導体膜106に酸素を供給し
てもよい。

このように、酸化物半導体膜106は、脱水化処理(脱水素化処理)により、水素また
は水分が除去され、加酸素化処理により酸素欠損を補填することによって、i型(真性)
化またはi型に限りなく近い酸化物半導体膜とすることができる。このような酸化物半導
体膜中には、ドナーに由来するキャリアが極めて少なく(ゼロに近い)、キャリア濃度は
1×1014/cm未満、好ましくは1×1012/cm未満、さらに好ましくは1
×1011/cm未満である。

また、酸化物半導体膜106は、銅、アルミニウム、塩素などの不純物がほとんど含ま
れない高純度化されたものであることが望ましい。トランジスタの作製工程において、こ
れらの不純物が酸化物半導体膜106に混入または酸化物半導体膜106の表面に付着す
る恐れのない工程を適宜選択することが好ましい。また、これらの不純物が酸化物半導体
膜106の表面に付着した場合には、シュウ酸や希フッ酸などに曝す、またはプラズマ処
理(NOプラズマ処理など)を行うことにより、酸化物半導体膜106の表面の不純物
を除去することが好ましい。具体的には、酸化物半導体膜106の銅濃度は1×1018
atoms/cm以下、好ましくは1×1017atoms/cm以下とする。また
酸化物半導体膜106のアルミニウム濃度は1×1018atoms/cm以下とする
。また、酸化物半導体膜106の塩素濃度は2×1018atoms/cm以下とする

また、酸化物半導体膜106は、水素などの不純物が十分に除去される、または、十分
な酸素が供給されて酸素が過飽和の状態とされることにより、高純度化されたものである
ことが望ましい。具体的には、酸化物半導体膜106の水素濃度は5×1019atom
s/cm以下、望ましくは5×1018atoms/cm以下、より望ましくは5×
1017atoms/cm以下とする。なお、上述の酸化物半導体膜106の水素濃度
は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spe
ctrometry)で測定されるものである。また、十分な酸素が供給されて酸素が過
飽和の状態とするため、酸化物半導体膜106を包みこむように過剰酸素を含む絶縁膜(
酸化シリコン膜など)を接して設けると好ましい。

過剰酸素を含む絶縁膜は、PE−CVD法やスパッタリング法における成膜条件を適宜
設定して膜中に酸素を多く含ませた酸化シリコン膜や、酸化窒化シリコン膜を用いる。ま
た、多くの過剰酸素を絶縁膜に含ませたい場合には、イオン注入法やイオンドーピング法
やプラズマ処理によって、絶縁膜中に酸素を添加する。

また、過剰酸素を含む絶縁膜の水素濃度が、7.2×1020atoms/cm以上
である場合には、トランジスタの初期特性のバラツキの増大、トランジスタの電気特性に
関するL長依存性の増大、さらにBTストレス試験において大きく劣化するため、過剰酸
素を含む絶縁膜の水素濃度は、7.2×1020atoms/cm未満とする。すなわ
ち、酸化物半導体膜106の水素濃度は5×1019atoms/cm以下、且つ、過
剰酸素を含む絶縁膜の水素濃度は、7.2×1020atoms/cm未満とすること
が好ましい。

さらに酸化物半導体膜106を包み、且つ、過剰酸素を含む絶縁膜の外側に配置される
ように、酸化物半導体膜106の酸素の放出を抑えるブロッキング膜(酸化アルミニウム
など)を設けると好ましい。

過剰酸素を含む絶縁膜、またはブロッキング膜で酸化物半導体膜106を包み込むこと
で、酸化物半導体膜106において化学量論的組成とほぼ一致するような状態、または化
学量論的組成より酸素が多い過飽和の状態とすることができる。

次に、酸化物半導体膜106上にゲート絶縁膜108(第1のゲート絶縁膜108a、
及び第2のゲート絶縁膜108b)、及び導電膜109を形成する(図2(B)参照)。

次に、フォトリソグラフィ工程により導電膜109上にレジストマスクを形成し、選択
的にエッチングを行って、ゲート電極110を形成した後、レジストマスクを除去する。
これによって、酸化物半導体膜106上にゲート絶縁膜108、及びゲート電極110の
積層が形成される(図2(C)参照)。

なお、ゲート電極110を形成するためのレジストマスクをインクジェット法で形成し
てもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないた
め、製造コストを低減できる。なお、ゲート電極110のエッチングは、ドライエッチン
グでもウェットエッチングでもよく、両方を用いてもよい。

次に、ゲート電極110をマスクとして、ゲート絶縁膜108(第1のゲート絶縁膜1
08a、及び第2のゲート絶縁膜108b)を通過して酸化物半導体膜106にドーパン
ト142を選択的に導入する。また、ドーパント142の導入時、ゲート電極110がマ
スクとなり、酸化物半導体膜106のゲート電極110が重なる位置にチャネル形成領域
106aが形成され、ドーパント142が導入された位置には不純物領域106bが形成
される(図2(D)参照)。

ドーパント142は、酸化物半導体膜106の導電率を変化させる不純物である。ドー
パント142としては、15族元素(代表的には窒素(N)、リン(P)、砒素(As)
、およびアンチモン(Sb))、ホウ素(B)、アルミニウム(Al)、アルゴン(Ar
)、ヘリウム(He)、ネオン(Ne)、インジウム(In)、フッ素(F)、塩素(C
l)、チタン(Ti)、及び亜鉛(Zn)のいずれかから選択される一以上を用いること
ができる。

また、ドーパント142は、注入法により、他の膜(例えばゲート絶縁膜108)を通
過して、酸化物半導体膜106に導入することができる。ドーパント142の導入方法と
しては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテ
ーション法などを用いることができる。その際には、ドーパント142の単体のイオンあ
るいはフッ化物、塩化物のイオンを用いると好ましい。

ドーパント142の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる
膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント142としてリ
ンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパント142のドーズ
量は1×1013ions/cm以上5×1016ions/cm以下とすればよい

不純物領域106bにおけるドーパント142の濃度は、5×1018/cm以上1
×1022/cm以下であることが好ましい。

また、ドーパント142を導入する際に、基板102を加熱しながら行ってもよい。

なお、酸化物半導体膜106にドーパント142を導入する処理は、複数回行ってもよ
く、ドーパントの種類も複数種用いてもよい。

また、酸化物半導体膜106が結晶性を有する酸化物半導体(例えば、CAAC−OS
膜)とした場合、ドーパント142の導入により、不純物領域106bが非晶質酸化物半
導体となると好ましい。すなわち、チャネル形成領域106aが結晶性を有する酸化物半
導体、不純物領域106bが非晶質酸化物半導体となり、チャネル長方向の断面において
、横接合の結晶構造が異なる酸化物半導体膜106が形成される。このような構造とする
ことで、チャネル形成領域106a中の不純物である水素、または酸素欠損が、非晶質酸
化物半導体である不純物領域106bに引き抜かれるため、チャネル形成領域106aを
更に高純度化することができる。

次に、ゲート絶縁膜108(具体的には第2のゲート絶縁膜108b)、及びゲート電
極110上に絶縁膜111を形成する(図2(E)参照)。

次に、絶縁膜111をエッチングすることにより側壁絶縁膜112を形成する。これに
よって、チャネル長方向の断面において、ゲート電極110の側面に側壁絶縁膜112が
形成される(図3(A)参照)。

側壁絶縁膜112は、絶縁膜111に異方性の高いエッチング工程を行うことで自己整
合的に形成することができる。例えば、エッチング方法としては、ドライエッチング法を
用いると好ましい。また、ドライエッチング法に用いるエッチングガスとしては、例えば
、トリフルオロメタン、オクタフルオロシクロブタン、テトラフルオロメタンなどのフッ
素を含むガスが挙げられる。エッチングガスには、希ガスまたは水素を添加してもよい。
ドライエッチング法は、基板に高周波電圧を印加する、反応性イオンエッチング法(RI
E法:Reactive Ion Etching法)を用いると好ましい。

なお、側壁絶縁膜112は、絶縁膜111上にレジストマスクを形成しエッチングする
ことで形成してもよい。

次に、側壁絶縁膜112の形成後、ゲート電極110、及び側壁絶縁膜112をマスク
としてゲート絶縁膜108の一部を除去し、酸化物半導体膜106(より具体的には不純
物領域106bの一部)の表面を露出させる(図3(B)参照)。

なお、側壁絶縁膜112の形成時にゲート絶縁膜108を加工してもよい。

次に、酸化膜104、酸化物半導体膜106、ゲート電極110、及び側壁絶縁膜11
2上に金属膜113を形成する。これによって、酸化物半導体膜106の一部と接して金
属膜113が形成される(図3(C)参照)。

金属膜113としては、アルミニウム、インジウム、チタン、スズ、タングステン、ニ
ッケル、モリブデン、及び亜鉛の中から選択される金属材料を用いることができる。本実
施の形態においては、スパッタリング法を用いて、アルミニウムを10nm形成する。

次に、金属膜113と酸化物半導体膜106(より具体的には不純物領域106bの一
部)が接した状態で加熱処理し、金属膜113から酸化物半導体膜106に金属元素を導
入し、金属元素を含む低抵抗領域106cが形成される。また、当該加熱処理により酸化
膜104、及び酸化物半導体膜106から金属膜113に酸素が拡散し、金属膜113が
選択的に酸化されることで、金属酸化物絶縁膜113aが形成される。なお、酸化物半導
体膜106には、ゲート電極110の下方に位置するチャネル形成領域106a、側壁絶
縁膜112の下方に位置する不純物領域106b、及び金属酸化物絶縁膜113aと接す
る低抵抗領域106cが形成される(図3(D)参照)。

加熱処理の条件としては、温度300℃以上700℃以下、好ましくは300℃以上4
50℃以下で不活性ガス雰囲気下、あるいは減圧状態で行うことが好ましい。不活性ガス
雰囲気としては、窒素、または希ガス(ヘリウム、ネオン、アルゴン等)を主成分とする
雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。なお、当該
加熱処理によって、金属膜113の表面が酸化されないような雰囲気で行うことが好まし
い。また、加熱処理の時間は、酸化物半導体膜106と金属膜113が反応できる時間を
実施者が適宜選択することができる。

このような加熱処理を用いることにより、金属膜113は、表面から酸化されず、酸化
膜104、または酸化物半導体膜106と接する部分から酸化されるため、酸化膜104
、及び酸化物半導体膜106に接する領域に金属酸化物絶縁膜113aを形成し、その他
は金属膜113を残存させることができる。

次に、金属膜113を除去し、金属酸化物絶縁膜114を形成する(図3(E)参照)

金属膜113の除去方法としては、例えば、金属膜としてアルミニウムを用いた場合、
ウェットエッチング法を用い、HCl、HSO、HPO、H等のエッ
チング液を用いることで除去することができる。ただし、金属膜113の除去方法は、こ
れに限定されない。金属膜113に用いた材料、及び金属酸化物絶縁膜114の材料に応
じて、選択比がとれるエッチング液、またはエッチング方法を実施者が適宜選択すること
ができる。

次に、酸化膜104、ゲート電極110、側壁絶縁膜112、及び金属酸化物絶縁膜1
14を覆う保護絶縁膜116、及び層間絶縁膜118を形成する(図4(A)参照)。

次に、層間絶縁膜118上の所望の領域にレジストマスクを形成し、選択的に層間絶縁
膜118、保護絶縁膜116、及び金属酸化物絶縁膜114のエッチングを行い低抵抗領
域106cに達する開口部を形成する(図4(B)参照)。

次に、層間絶縁膜118上、及び開口部に導電膜119を形成する(図4(C)参照)

次に、導電膜119上の所望の領域にレジストマスクを形成し、選択的に導電膜119
のエッチングを行いソース電極120a、及びドレイン電極120bを形成する(図4(
D)参照)。

以上の工程により、図1に示す半導体装置を作製することができる。

本実施の形態に示すように、本発明の技術的思想の一は、チャネル形成領域を含む酸化
物半導体膜に、該酸化物半導体膜と金属膜を反応させ自己整合的に低抵抗領域の形成と、
該金属膜の一部を酸化させて、金属酸化物絶縁膜の形成を行い低抵抗領域を覆う金属酸化
物絶縁膜を形成する。その後、金属酸化物絶縁膜とならなかった金属膜を除去する。該金
属酸化物絶縁膜により、酸化膜、及び酸化物半導体膜中に含まれる酸素の放出を抑制する
ことができる。したがって、酸化膜からチャネル形成領域を含む酸化物半導体膜に好適に
酸素が供給され、電気特性の安定したトランジスタを提供することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。

(実施の形態2)
本実施の形態では、実施の形態1に示した半導体装置の変形例、及び実施の形態1に示
した半導体装置の作製方法と異なる作製方法について、図5乃至図8を用いて説明を行う
。なお、図1乃至図4で示した符号については、同様の符号を用い、その繰り返しの説明
は省略する。

〈半導体装置の構成例2〉
図5(A)、及び図5(B)に、半導体装置の一例として、トップゲート・セルフアラ
イン構造のトランジスタの平面図および断面図を示す。図5(A)は平面図であり、図5
(B)は、図5(A)におけるX2−Y2に係る断面図に相当する。なお、図5(A)で
は、煩雑になることを避けるため、トランジスタの構成要素の一部(例えば、ゲート絶縁
膜108など)を省略している。

図5(A)、及び図5(B)に示す半導体装置は、基板102と、基板102上に形成
された酸化膜104と、酸化膜104上に形成され、チャネル形成領域106a及びチャ
ネル形成領域106aよりも抵抗が低い低抵抗領域106c、及び低抵抗領域106dを
含む酸化物半導体膜106と、低抵抗領域106c、及び低抵抗領域106dに接して形
成された金属酸化物絶縁膜114と、酸化物半導体膜106上に形成されたゲート絶縁膜
108と、ゲート絶縁膜108と接しチャネル形成領域106aと重畳する位置に形成さ
れたゲート電極110と、金属酸化物絶縁膜114上に形成され、チャネル長方向の断面
において、ゲート電極110の側面に形成された側壁絶縁膜112と、を有し、低抵抗領
域106c、及び低抵抗領域106dは、少なくとも金属酸化物絶縁膜114中の金属元
素を含む。

また、金属酸化物絶縁膜114、側壁絶縁膜112、及びゲート電極110上に形成さ
れた保護絶縁膜116と、低抵抗領域106cと電気的に接続されたソース電極120a
、及びドレイン電極120bと、層間絶縁膜118と、を含む構成としても良い。

なお、ゲート絶縁膜108は、図5(B)に示すように第1のゲート絶縁膜108a、
及び第2のゲート絶縁膜108bの積層構造とすると好ましい。ゲート絶縁膜108を積
層構造とし、第1のゲート絶縁膜108aが酸素過剰な酸化膜であり、第2のゲート絶縁
膜108bがブロッキング機能を有する絶縁膜とすることで、酸化物半導体膜106(特
にチャネル形成領域106a)に酸素を供給し、且つ酸化物半導体膜106(特にチャネ
ル形成領域106a)へ侵入する不純物の抑制、または第1のゲート絶縁膜108aから
上方へ放出される酸素などを抑制することができる。例えば、第1のゲート絶縁膜108
aとしては、酸化窒化シリコン膜を用い、第2のゲート絶縁膜108bとしては、酸化ア
ルミニウム膜を用いることができる。

また、酸化物半導体膜106は、チャネル形成領域106a、低抵抗領域106c、及
び低抵抗領域106dを含む。低抵抗領域106c、及び低抵抗領域106dは自己整合
的に形成することができる。具体的には、チャネル形成領域106aを含む酸化物半導体
膜106を形成したのち、酸化物半導体膜106上にゲート絶縁膜108及びゲート電極
110の積層を形成する。その後、ゲート電極110をマスクとしてゲート絶縁膜108
の一部を除去し、酸化物半導体膜106の表面を露出させる。その後、酸化物半導体膜1
06の一部と接して金属膜を形成し、酸化物半導体膜106、及び金属膜が接した状態で
加熱処理し、酸化物半導体膜106に金属膜から金属元素を導入し、金属元素を含む低抵
抗領域106dを形成する。また、加熱処理により酸化膜104、及び酸化物半導体膜1
06と接する金属膜が選択的に酸化され、金属酸化物絶縁膜114を形成し、金属膜を除
去する。その後、チャネル長方向の断面において、ゲート電極110の側面に側壁絶縁膜
112を形成し、ゲート電極110、及び側壁絶縁膜112をマスクとして、金属酸化物
絶縁膜114を通過して酸化物半導体膜106にドーパントを選択的に導入し、低抵抗領
域106cを形成する。

このような構成とすることで、酸化物半導体膜106に自己整合的に低抵抗領域106
c、及び低抵抗領域106dが形成され、且つ低抵抗領域106c、及び低抵抗領域10
6d上に金属酸化物絶縁膜114が形成される。金属酸化物絶縁膜114によって、酸化
物半導体膜106に侵入する不純物を抑制する、または酸化膜104、及び酸化物半導体
膜106中に含まれる酸素の放出を抑制するといった優れた効果を奏する。また、金属膜
を除去することにより、金属膜に起因する不要な容量などが形成されない。

また、酸化物半導体膜106は、チャネル形成領域106aと低抵抗領域106cの間
に低抵抗領域106cと抵抗の異なる低抵抗領域106dが形成されている。なお、低抵
抗領域106cは、換言すると酸化物半導体膜106にn型を付与する不純物が高濃度に
導入された領域であり、低抵抗領域106dは、換言すると酸化物半導体膜106にn型
を付与する不純物が低濃度に導入された領域である。このような構成とすることで、チャ
ネル形成領域106aに係るソース−ドレイン間の電位差を緩和させることが出来るので
、信頼性の高い半導体装置とすることができる。

本実施の形態に示す半導体装置は、チャネル形成領域106aと低抵抗領域106cの
間に低抵抗領域106cと抵抗の異なる低抵抗領域106dが形成されている点、並びに
ゲート絶縁膜108の形状、金属酸化物絶縁膜114の形状、及び側壁絶縁膜112の形
状が異なる点において、実施の形態1に示した半導体装置と構造が異なる。

なお、本実施の形態に示す半導体装置に用いることができる各構成要素の詳細について
は、実施の形態1に示す構成と同様とすることができるため、その説明は省略する。

なお、その他の構成要素の詳細については、後述する半導体装置の作製方法2において
、図6乃至図8を用いて説明する。

〈半導体装置の作製方法2〉
以下、図6乃至図8を用いて、本実施の形態に係る図5に示す半導体装置の作製方法の
一例について説明する。

まず、基板102を準備し、次に、基板102上に酸化膜104、及びチャネル形成領
域を含む酸化物半導体膜106を形成する(図6(A)参照)。

次に、酸化物半導体膜106上にゲート絶縁膜108(第1のゲート絶縁膜108a、
及び第2のゲート絶縁膜108b)、及び導電膜109を形成する(図6(B)参照)。

次に、フォトリソグラフィ工程により導電膜109上にレジストマスクを形成し、選択
的にエッチングを行って、ゲート電極110を形成した後、レジストマスクを除去する。
これによって、酸化物半導体膜106上にゲート絶縁膜108、及びゲート電極110の
積層が形成される(図6(C)参照)。

次に、ゲート電極110をマスクとしてゲート絶縁膜108の一部を除去し、酸化物半
導体膜106の表面を露出させる(図6(D)参照)。

なお、ゲート電極110の形成時にゲート絶縁膜108を加工してもよい。

次に、酸化膜104、酸化物半導体膜106、及びゲート電極110上に金属膜113
を形成する。これによって、酸化物半導体膜106の一部と接して金属膜113が形成さ
れる(図6(E)参照)。

金属膜113としては、アルミニウム、インジウム、チタン、スズ、タングステン、ニ
ッケル、モリブデン、及び亜鉛の中から選択される金属材料を用いることができる。本実
施の形態においては、スパッタリング法を用いて、アルミニウムを10nm形成する。

次に、金属膜113と酸化物半導体膜106が接した状態で加熱処理し、金属膜113
から金属元素を導入し、金属元素を含む低抵抗領域106dが形成され、ゲート電極11
0の下方にはチャネル形成領域106aが形成される。また、当該加熱処理により酸化膜
104、及び酸化物半導体膜106から金属膜113に酸素が拡散し、金属膜113が選
択的に酸化されることで、金属酸化物絶縁膜113aが形成される。(図7(A)参照)

加熱処理の条件としては、温度300℃以上700℃以下、好ましくは300℃以上4
50℃以下で不活性ガス雰囲気下、あるいは減圧状態で行うことが好ましい。不活性ガス
雰囲気としては、窒素、または希ガス(ヘリウム、ネオン、アルゴン等)を主成分とする
雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。なお、当該
加熱処理によって、金属膜113の表面が酸化されないような雰囲気で行うことが好まし
い。また、加熱処理の時間は、酸化物半導体膜106と金属膜113が反応できる時間を
実施者が適宜選択することができる。

このような加熱処理を用いることにより、金属膜113は、表面から酸化されず、酸化
膜104、及び酸化物半導体膜106と接する部分から酸化されるため、酸化膜104、
及び酸化物半導体膜106に接する領域に金属酸化物絶縁膜113aを形成し、その他は
金属膜113を残存させることができる。

次に、金属膜113を除去し、金属酸化物絶縁膜114を形成する(図7(B)参照)

金属膜113の除去方法としては、例えば、金属膜としてアルミニウムを用いた場合、
ウェットエッチング法を用い、HCl、HSO、HPO、H等のエッ
チング液を用いることで除去することができる。ただし、金属膜113の除去方法は、こ
れに限定されない。金属膜113に用いた材料、及び金属酸化物絶縁膜114の材料に応
じて、選択比がとれるエッチング液、またはエッチング方法を実施者が適宜選択すること
ができる。

次に、金属酸化物絶縁膜114、及びゲート電極110上に絶縁膜111を形成する(
図7(C)参照)。

次に、絶縁膜111をエッチングすることにより側壁絶縁膜112を形成する。これに
よって、チャネル長方向の断面において、ゲート電極110の側面に側壁絶縁膜112が
形成される(図7(D)参照)。

側壁絶縁膜112は、絶縁膜111に異方性の高いエッチング工程を行うことで自己整
合的に形成することができる。また、側壁絶縁膜112に用いることのできる材料は、実
施の形態1に記載した[側壁絶縁膜の詳細な説明]の材料に加えて、酸化シリコン、酸化
窒化シリコン等といった酸化膜を用いることもできる。

なお、側壁絶縁膜112は、絶縁膜111上にレジストマスクを形成しエッチングする
ことで形成してもよい。

次に、ゲート電極110、及び側壁絶縁膜112をマスクとして、金属酸化物絶縁膜1
14を通過して酸化物半導体膜106にドーパント142を選択的に導入する。なお、酸
化物半導体膜106には、ゲート電極110の下方に位置するチャネル形成領域106a
、側壁絶縁膜112の下方に位置する低抵抗領域106d、及び金属酸化物絶縁膜114
と接する低抵抗領域106cが形成される(図7(E)参照)。

ドーパント142は、酸化物半導体膜106の導電率を変化させる不純物である。ドー
パント142としては、15族元素(代表的には窒素(N)、リン(P)、砒素(As)
、およびアンチモン(Sb))、ホウ素(B)、アルミニウム(Al)、アルゴン(Ar
)、ヘリウム(He)、ネオン(Ne)、インジウム(In)、フッ素(F)、塩素(C
l)、チタン(Ti)、及び亜鉛(Zn)のいずれかから選択される一以上を用いること
ができる。

また、ドーパント142は、注入法により、他の膜(例えば金属酸化物絶縁膜114)
を通過して、酸化物半導体膜106に導入することができる。ドーパント142の導入方
法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプラ
ンテーション法などを用いることができる。その際には、ドーパント142の単体のイオ
ンあるいはフッ化物、塩化物のイオンを用いると好ましい。

ドーパント142の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる
膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント142としてリ
ンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパント142のドーズ
量は1×1013ions/cm以上5×1016ions/cm以下とすればよい

また、ドーパント142を導入する際に、基板102を加熱しながら行ってもよい。

なお、酸化物半導体膜106にドーパント142を導入する処理は、複数回行ってもよ
く、ドーパントの種類も複数種用いてもよい。

なお、本実施の形態においては、ドーパント142を導入する工程について説明したが
、これに限定されず、ドーパント142を導入しないで、低抵抗領域106dを含み低抵
抗領域106cを含まない酸化物半導体膜106とすることもできる。

次に、ゲート電極110、側壁絶縁膜112、及び金属酸化物絶縁膜114を覆う保護
絶縁膜116、及び層間絶縁膜118を形成する(図8(A)参照)。

次に、層間絶縁膜118上の所望の領域にレジストマスクを形成し、選択的に層間絶縁
膜118、保護絶縁膜116、及び金属酸化物絶縁膜114のエッチングを行い低抵抗領
域106cに達する開口部を形成する(図8(B)参照)。

次に、層間絶縁膜118、及び開口部に導電膜119を形成する(図8(C)参照)。

次に、導電膜119上の所望の領域にレジストマスクを形成し、選択的に導電膜119
のエッチングを行いソース電極120a、及びドレイン電極120bを形成する(図8(
D)参照)。

以上の工程により、図5に示す半導体装置を作製することができる。

本実施の形態に示すように、本発明の技術的思想の一は、チャネル形成領域を含む酸化
物半導体膜に、該酸化物半導体膜と金属膜を反応させ自己整合的に低抵抗領域の形成と、
該金属膜の一部を酸化させて、金属酸化物絶縁膜の形成を行い低抵抗領域を覆う金属酸化
物絶縁膜を形成する。その後、金属酸化物絶縁膜にならなかった金属膜を除去する。該金
属酸化物絶縁膜により、酸化膜、及び酸化物半導体膜中に含まれる酸素の放出を抑制する
ことができる。また、金属膜を除去することにより、金属膜に起因する不要な容量などが
形成されない。したがって、酸化膜からチャネル形成領域を含む酸化物半導体膜に好適に
酸素が供給され、電気特性の安定したトランジスタを提供することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。

(実施の形態3)
本実施の形態では、実施の形態1、及び実施の形態2に示した半導体装置の変形例、及
び実施の形態1、及び実施の形態2に示した半導体装置の作製方法と異なる作製方法につ
いて、図9乃至図12を用いて説明を行う。なお、図1乃至図8で示した符号については
、同様の符号を用い、その繰り返しの説明は省略する。

〈半導体装置の構成例3〉
図9(A)、及び図9(B)に、半導体装置の一例として、トップゲート・セルフアラ
イン構造のトランジスタの平面図および断面図を示す。図9(A)は平面図であり、図9
(B)は、図9(A)におけるX3−Y3に係る断面図に相当する。なお、図9(A)で
は、煩雑になることを避けるため、トランジスタの構成要素の一部(例えば、ゲート絶縁
膜108など)を省略している。

図9(A)、及び図9(B)に示す半導体装置は、基板102と、基板102上に形成
された酸化膜104と、酸化膜104上に形成されたソース電極120a、及びドレイン
電極120bと、酸化膜104、ソース電極120a、及びドレイン電極120b上に形
成され、チャネル形成領域106a及びチャネル形成領域106aよりも抵抗が低い低抵
抗領域106cを含む酸化物半導体膜106と、低抵抗領域106cに接して形成された
金属酸化物絶縁膜114と、酸化物半導体膜106上に形成されたゲート絶縁膜108と
、ゲート絶縁膜108と接しチャネル形成領域106aと重畳する位置に形成されたゲー
ト電極110と、ゲート絶縁膜108上に形成され、チャネル長方向の断面において、ゲ
ート電極110の側面に形成された側壁絶縁膜112と、金属酸化物絶縁膜114、側壁
絶縁膜112、及びゲート電極110上に形成された保護絶縁膜116と、を有し、低抵
抗領域106cは、少なくとも金属酸化物絶縁膜114中の金属元素を含む。また、保護
絶縁膜116上に形成された層間絶縁膜118を含む構成としても良い。

また、ソース電極120a、及びドレイン電極120bは、低抵抗領域106cと電気
的に接続されている。

なお、ゲート絶縁膜108は、図9(B)に示すように第1のゲート絶縁膜108a、
及び第2のゲート絶縁膜108bの積層構造とすると好ましい。ゲート絶縁膜108を積
層構造とし、第1のゲート絶縁膜108aが酸素過剰な酸化膜であり、第2のゲート絶縁
膜108bがブロッキング機能を有する絶縁膜とすることで、酸化物半導体膜106(特
にチャネル形成領域106a)に酸素を供給し、且つ酸化物半導体膜106(特にチャネ
ル形成領域106a)へ侵入する不純物の抑制、または第1のゲート絶縁膜108aから
上方へ放出される酸素などを抑制することができる。例えば、第1のゲート絶縁膜108
aとしては、酸化窒化シリコン膜を用い、第2のゲート絶縁膜108bとしては、酸化ア
ルミニウム膜を用いることができる。

また、酸化物半導体膜106は、チャネル形成領域106aと低抵抗領域106cの間
に、低抵抗領域106cと抵抗が異なる不純物領域106bを含む。低抵抗領域106c
、及び不純物領域106bは自己整合的に形成することができる。具体的には、チャネル
形成領域106aを含む酸化物半導体膜106を形成したのち、酸化物半導体膜106上
にゲート絶縁膜108及びゲート電極110の積層を形成する。その後、ゲート電極11
0をマスクとして、ゲート絶縁膜108を通過して酸化物半導体膜106にドーパントを
選択的に導入し、不純物領域106bを形成する。その後、チャネル長方向の断面におい
て、ゲート電極110の側面に側壁絶縁膜112を形成する。その後、ゲート電極110
、及び側壁絶縁膜112をマスクとしてゲート絶縁膜108の一部を除去し、酸化物半導
体膜106の表面を露出させる。その後、酸化物半導体膜の一部と接して金属膜を形成し
、酸化物半導体膜106、及び金属膜が接した状態で加熱処理し、酸化物半導体膜106
に金属膜から金属元素を導入し、金属元素を含む低抵抗領域106cを形成することがで
きる。また、加熱処理により酸化物半導体膜106と接する金属膜が選択的に酸化され、
金属酸化物絶縁膜114を形成し、金属膜を除去する。

このような構成とすることで、酸化物半導体膜106に自己整合的に低抵抗領域106
c、及び不純物領域106bが形成され、且つ低抵抗領域106c上に金属酸化物絶縁膜
114が形成される。金属酸化物絶縁膜114によって、酸化物半導体膜106に侵入す
る不純物を抑制する、または酸化膜104、及び酸化物半導体膜106中に含まれる酸素
の放出を抑制するといった優れた効果を奏する。また、金属膜を除去することにより、金
属膜に起因する不要な容量などが形成されない。

また、酸化物半導体膜106は、チャネル形成領域106aと低抵抗領域106cの間
に低抵抗領域106cと抵抗の異なる不純物領域106bが形成されている。なお、低抵
抗領域106cは、換言すると酸化物半導体膜106にn型を付与する不純物が高濃度に
導入された領域であり、不純物領域106bは、換言すると酸化物半導体膜106にn型
を付与する不純物が低濃度に導入された領域である。このような構成とすることで、チャ
ネル形成領域106aに係るソース−ドレイン間の電位差を緩和させることが出来るので
、信頼性の高い半導体装置とすることができる。

本実施の形態に示す半導体装置は、ソース電極120a、及びドレイン電極120bが
酸化物半導体膜106(より具体的には低抵抗領域106c)の下側に形成されている点
において、実施の形態1に示した半導体装置と構造が異なる。

なお、本実施の形態に示す半導体装置に用いることができる各構成要素の詳細について
は、実施の形態1、及び実施の形態2に示す構成と同様とすることができるため、その説
明は省略する。

なお、その他の構成要素の詳細については、後述する半導体装置の作製方法3において
、図10乃至図12を用いて説明する。

〈半導体装置の作製方法3〉
以下、図10乃至図12を用いて、本実施の形態に係る図9に示す半導体装置の作製方
法の一例について説明する。

まず、基板102を準備し、次に基板102上に酸化膜104、及び導電膜を形成し、
該導電膜上にレジストマスクを形成し、選択的に導電膜のエッチングを行ってソース電極
120a、及びドレイン電極120bを形成する。その後、酸化膜104、及びソース電
極120a、及びドレイン電極120b上にチャネル形成領域を含む酸化物半導体膜10
6を形成する(図10(A)参照)。

次に、酸化物半導体膜106、ソース電極120a、及びドレイン電極120b上にゲ
ート絶縁膜108(第1のゲート絶縁膜108a、及び第2のゲート絶縁膜108b)、
及び導電膜109を形成する(図10(B)参照)。

次に、フォトリソグラフィ工程により導電膜109上にレジストマスクを形成し、選択
的にエッチングを行って、ゲート電極110を形成した後、レジストマスクを除去する。
これによって、酸化物半導体膜106上にゲート絶縁膜108、及びゲート電極110の
積層が形成される(図10(C)参照)。

次に、ゲート電極110をマスクとして、ゲート絶縁膜108(第1のゲート絶縁膜1
08a、及び第2のゲート絶縁膜108b)を通過して酸化物半導体膜106にドーパン
ト142を選択的に導入する。また、ドーパント142の導入時、ゲート電極110がマ
スクとなり、酸化物半導体膜106のゲート電極110が重なる位置にチャネル形成領域
106aが形成され、ドーパント142が導入された位置には不純物領域106bが形成
される(図10(D)参照)。

ドーパント142は、酸化物半導体膜106の導電率を変化させる不純物である。ドー
パント142としては、15族元素(代表的には窒素(N)、リン(P)、砒素(As)
、およびアンチモン(Sb))、ホウ素(B)、アルミニウム(Al)、アルゴン(Ar
)、ヘリウム(He)、ネオン(Ne)、インジウム(In)、フッ素(F)、塩素(C
l)、チタン(Ti)、及び亜鉛(Zn)のいずれかから選択される一以上を用いること
ができる。

また、ドーパント142は、注入法により、他の膜(例えばゲート絶縁膜108)を通
過して、酸化物半導体膜106に導入することができる。ドーパント142の導入方法と
しては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテ
ーション法などを用いることができる。その際には、ドーパント142の単体のイオンあ
るいはフッ化物、塩化物のイオンを用いると好ましい。

ドーパント142の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる
膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント142としてリ
ンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパント142のドーズ
量は1×1013ions/cm以上5×1016ions/cm以下とすればよい

不純物領域106bにおけるドーパント142の濃度は、5×1018/cm以上1
×1022/cm以下であることが好ましい。

また、ドーパント142を導入する際に、基板102を加熱しながら行ってもよい。

なお、酸化物半導体膜106にドーパント142を導入する処理は、複数回行ってもよ
く、ドーパントの種類も複数種用いてもよい。

また、酸化物半導体膜106が結晶性を有する酸化物半導体(例えば、CAAC−OS
)とした場合、ドーパント142の導入により、不純物領域106bが非晶質酸化物半導
体となると好ましい。すなわち、チャネル形成領域106aが結晶性を有する酸化物半導
体、不純物領域106bが非晶質酸化物半導体となり、チャネル長方向の断面において、
横接合の結晶構造が異なる酸化物半導体膜106が形成される。このような構造とするこ
とで、チャネル形成領域106a中の不純物である水素、または酸素欠損が、非晶質酸化
物半導体である不純物領域106bに引き抜かれるため、チャネル形成領域106aを更
に高純度化することができる。

次に、ゲート絶縁膜108(具体的には第2のゲート絶縁膜108b)、及びゲート電
極110上に絶縁膜111を形成する(図11(A)参照)。

次に、絶縁膜111をエッチングすることにより側壁絶縁膜112を形成する。これに
よって、チャネル長方向の断面において、ゲート電極110の側面に側壁絶縁膜112が
形成される(図11(B)参照)。

側壁絶縁膜112は、絶縁膜111に異方性の高いエッチング工程を行うことで自己整
合的に形成することができる。例えば、エッチング方法としては、ドライエッチング法を
用いると好ましい。また、ドライエッチング法に用いるエッチングガスとしては、例えば
、トリフルオロメタン、オクタフルオロシクロブタン、テトラフルオロメタンなどのフッ
素を含むガスが挙げられる。エッチングガスには、希ガスまたは水素を添加してもよい。
ドライエッチング法は、基板に高周波電圧を印加する、反応性イオンエッチング法(RI
E法)を用いると好ましい。

なお、側壁絶縁膜112は、絶縁膜111上にレジストマスクを形成しエッチングする
ことで形成してもよい。

次に、側壁絶縁膜112の形成後、ゲート電極110、及び側壁絶縁膜112をマスク
としてゲート絶縁膜108の一部を除去し、酸化物半導体膜106(より具体的には不純
物領域106bの一部)の表面を露出させる(図11(C)参照)。

なお、側壁絶縁膜112の形成時にゲート絶縁膜108を加工してもよい。

次に、酸化物半導体膜106、ゲート電極110、及び側壁絶縁膜112、ソース電極
120a、及びドレイン電極120b上に金属膜113を形成する。これによって、酸化
物半導体膜106の一部と接して金属膜113が形成される(図11(D)参照)。

金属膜113としては、アルミニウム、インジウム、チタン、スズ、タングステン、ニ
ッケル、モリブデン、及び亜鉛の中から選択される金属材料を用いることができる。本実
施の形態においては、スパッタリング法を用いて、アルミニウムを10nm形成する。

次に、金属膜113と酸化物半導体膜106(より具体的には不純物領域106bの一
部)が接した状態で加熱処理し、金属膜113から金属元素を導入し、金属元素を含む低
抵抗領域106cが形成される。また、当該加熱処理により酸化物半導体膜106から金
属膜113に酸素が拡散し、金属膜113が選択的に酸化されることで、金属酸化物絶縁
膜113aが形成される。なお、酸化物半導体膜106には、ゲート電極110の下方に
位置するチャネル形成領域106a、側壁絶縁膜112の下方に位置する不純物領域10
6b、及び金属酸化物絶縁膜113aと接する低抵抗領域106cが形成される(図12
(A)参照)。

加熱処理の条件としては、温度300℃以上700℃以下、好ましくは300℃以上4
50℃以下で不活性ガス雰囲気下、あるいは減圧状態で行うことが好ましい。不活性ガス
雰囲気としては、窒素、または希ガス(ヘリウム、ネオン、アルゴン等)を主成分とする
雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。なお、当該
加熱処理によって、金属膜113の表面が酸化されないような雰囲気で行うことが好まし
い。また、加熱処理の時間は、酸化物半導体膜106と金属膜113が反応できる時間を
実施者が適宜選択することができる。

このような加熱処理を用いることにより、金属膜113は、表面から酸化されず、酸化
物半導体膜106と接する部分から酸化されるため、酸化物半導体膜106に接する領域
に金属酸化物絶縁膜113aを形成し、その他は金属膜113を残存させることができる

次に、金属膜113を除去し、金属酸化物絶縁膜114を形成する(図12(B)参照
)。

金属膜113の除去方法としては、例えば、金属膜としてアルミニウムを用いた場合、
ウェットエッチング法を用い、HCl、HSO、HPO、H等のエッ
チング液を用いることで除去することができる。ただし、金属膜113の除去方法は、こ
れに限定されない。金属膜113に用いた材料、及び金属酸化物絶縁膜114の材料に応
じて、選択比がとれるエッチング液、またはエッチング方法を実施者が適宜選択すること
ができる。

次に、ゲート電極110、側壁絶縁膜112、金属酸化物絶縁膜114、ソース電極1
20a、及びドレイン電極120bを覆う保護絶縁膜116、及び層間絶縁膜118を形
成する(図12(C)参照)。

以上の工程により、図9に示す半導体装置を作製することができる。

本実施の形態に示すように、本発明の技術的思想の一は、チャネル形成領域を含む酸化
物半導体膜に、該酸化物半導体膜と金属膜を反応させ自己整合的に低抵抗領域を形成と、
該金属膜の一部を酸化させて、金属酸化物絶縁膜の形成を行い低抵抗領域を覆う金属酸化
物絶縁膜を形成する。その後、金属酸化物絶縁膜にならなかった金属膜を除去する。該金
属酸化物絶縁膜により、酸化膜、及び酸化物半導体膜中に含まれる酸素の放出を抑制する
ことができる。また、金属膜を除去することにより、金属膜に起因する不要な容量などが
形成されない。したがって、酸化膜からチャネル形成領域を含む酸化物半導体膜に好適に
酸素が供給され、電気特性の安定したトランジスタを提供することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。

(実施の形態4)
本実施の形態では、実施の形態1乃至実施の形態3に示した半導体装置の変形例、及び
実施の形態1乃至実施の形態3に示した半導体装置の作製方法と異なる作製方法について
、図13乃至図16を用いて説明を行う。なお、図1乃至図12で示した符号については
、同様の符号を用い、その繰り返しの説明は省略する。なお、同じ箇所の詳細な説明も省
略する。

〈半導体装置の構成例4〉
図13(A)、及び図13(B)に、半導体装置の一例として、トップゲート・セルフ
アライン構造のトランジスタの平面図および断面図を示す。図13(A)は平面図であり
、図13(B)は、図13(A)におけるX4−Y4に係る断面図に相当する。なお、図
13(A)では、煩雑になることを避けるため、トランジスタの構成要素の一部(例えば
、ゲート絶縁膜108など)を省略している。

図13(A)、及び図13(B)に示す半導体装置は、基板102と、基板102上に
形成された酸化膜104と、酸化膜104上に形成されたソース電極120a、及びドレ
イン電極120bと、酸化膜104、ソース電極120a、及びドレイン電極120b上
に形成され、チャネル形成領域106a及びチャネル形成領域106aよりも抵抗が低い
低抵抗領域106c、及び低抵抗領域106dを含む酸化物半導体膜106と、低抵抗領
域106c、及び低抵抗領域106dに接して形成された金属酸化物絶縁膜114と、酸
化物半導体膜106上に形成されたゲート絶縁膜108と、ゲート絶縁膜108と接しチ
ャネル形成領域106aと重畳する位置に形成されたゲート電極110と、金属酸化物絶
縁膜114上に形成され、チャネル長方向の断面において、ゲート電極110の側面に形
成された側壁絶縁膜112と、金属酸化物絶縁膜114、側壁絶縁膜112、及びゲート
電極110上に形成された保護絶縁膜116と、を有し、低抵抗領域106c、及び低抵
抗領域106dは、少なくとも金属酸化物絶縁膜114中の金属元素を含む。また、保護
絶縁膜116上に形成された層間絶縁膜118を含む構成としても良い。

また、ソース電極120a、及びドレイン電極120bは、低抵抗領域106cと電気
的に接続されている。

なお、ゲート絶縁膜108は、図13(B)に示すように第1のゲート絶縁膜108a
、及び第2のゲート絶縁膜108bの積層構造とすると好ましい。ゲート絶縁膜108を
積層構造とし、第1のゲート絶縁膜108aが酸素過剰な酸化膜であり、第2のゲート絶
縁膜108bがブロッキング機能を有する絶縁膜とすることで、酸化物半導体膜106(
特にチャネル形成領域106a)に酸素を供給し、且つ酸化物半導体膜106(特にチャ
ネル形成領域106a)へ侵入する不純物の抑制、または第1のゲート絶縁膜108aか
ら上方へ放出される酸素などを抑制することができる。例えば、第1のゲート絶縁膜10
8aとしては、酸化窒化シリコン膜を用い、第2のゲート絶縁膜108bとしては、酸化
アルミニウム膜を用いることができる。

また、酸化物半導体膜106は、チャネル形成領域106a、低抵抗領域106c、及
び低抵抗領域106dを含む。低抵抗領域106c、及び低抵抗領域106dは自己整合
的に形成することができる。具体的には、チャネル形成領域106aを含む酸化物半導体
膜106を形成したのち、酸化物半導体膜106上にゲート絶縁膜108及びゲート電極
110の積層を形成する。その後、ゲート電極110をマスクとしてゲート絶縁膜108
の一部を除去し、酸化物半導体膜106の表面を露出させる。その後、酸化物半導体膜1
06の一部と接して金属膜を形成し、酸化物半導体膜106、及び金属膜が接した状態で
加熱処理し、酸化物半導体膜106に金属膜から金属元素を導入し、金属元素を含む低抵
抗領域106dを形成する。また、加熱処理により酸化膜104、及び酸化物半導体膜1
06と接する金属膜が選択的に酸化され、金属酸化物絶縁膜114を形成し、金属膜を除
去する。その後、チャネル長方向の断面において、ゲート電極110の側面に側壁絶縁膜
112を形成し、ゲート電極110、及び側壁絶縁膜112をマスクとして、金属酸化物
絶縁膜114を通過して酸化物半導体膜106にドーパントを選択的に導入し、低抵抗領
域106cを形成する。

このような構成とすることで、酸化物半導体膜106に自己整合的に低抵抗領域106
c、及び低抵抗領域106dが形成され、且つ低抵抗領域106c、及び低抵抗領域10
6d上に金属酸化物絶縁膜114が形成される。金属酸化物絶縁膜114によって、酸化
物半導体膜106に侵入する不純物を抑制する、または酸化膜104、及び酸化物半導体
膜106中に含まれる酸素の放出を抑制するといった優れた効果を奏する。また、金属膜
を除去することにより、金属膜に起因する不要な容量などが形成されない。

また、酸化物半導体膜106は、チャネル形成領域106aと低抵抗領域106cの間
に低抵抗領域106cと抵抗の異なる低抵抗領域106dが形成されている。なお、低抵
抗領域106cは、換言すると酸化物半導体膜106にn型を付与する不純物が高濃度に
導入された領域であり、低抵抗領域106dは、換言すると酸化物半導体膜106にn型
を付与する不純物が低濃度に導入された領域である。このような構成とすることで、チャ
ネル形成領域106aに係るソース−ドレイン間の電位差を緩和させることが出来るので
、信頼性の高い半導体装置とすることができる。

本実施の形態に示す半導体装置は、ソース電極120a、及びドレイン電極120bが
酸化物半導体膜106(より具体的には低抵抗領域106c)の下側に形成されている点
、チャネル形成領域106aと低抵抗領域106cの間に低抵抗領域106cと抵抗の異
なる低抵抗領域106dが形成されている点、並びにゲート絶縁膜108の形状、金属酸
化物絶縁膜114の形状、及び側壁絶縁膜112の形状が異なる点において、実施の形態
1に示した半導体装置と構造が異なる。

なお、本実施の形態に示す半導体装置に用いることができる各構成要素の詳細について
は、実施の形態1乃至実施の形態3に示す構成と同様とすることができるため、その説明
は省略する。

なお、その他の構成要素の詳細については、後述する半導体装置の作製方法4において
、図14乃至図16を用いて説明する。

〈半導体装置の作製方法4〉
以下、図14乃至図16を用いて、本実施の形態に係る図13に示す半導体装置の作製
方法の一例について説明する。

まず、基板102を準備し、次に基板102上に酸化膜104、及び導電膜を形成し、
該導電膜上にレジストマスクを形成し、選択的に導電膜のエッチングを行ってソース電極
120a、及びドレイン電極120bを形成する。その後、酸化膜104、及びソース電
極120a、及びドレイン電極120b上にチャネル形成領域を含む酸化物半導体膜10
6を形成する(図14(A)参照)。

次に、酸化物半導体膜106、ソース電極120a、及びドレイン電極120b上にゲ
ート絶縁膜108(第1のゲート絶縁膜108a、及び第2のゲート絶縁膜108b)、
及び導電膜109を形成する(図14(B)参照)。

次に、フォトリソグラフィ工程により導電膜109上にレジストマスクを形成し、選択
的にエッチングを行って、ゲート電極110を形成した後、レジストマスクを除去する。
これによって、酸化物半導体膜106上にゲート絶縁膜108、及びゲート電極110の
積層が形成される(図14(C)参照)。

次に、ゲート電極110をマスクとしてゲート絶縁膜108の一部を除去し、酸化物半
導体膜106の表面を露出させる(図14(D)参照)。

なお、ゲート電極110の形成時にゲート絶縁膜108を加工してもよい。

次に、酸化物半導体膜106、及びゲート電極110、ソース電極120a、及びドレ
イン電極120b上に金属膜113を形成する。これによって、酸化物半導体膜106の
一部と接して金属膜113が形成される(図15(A)参照)。

金属膜113としては、アルミニウム、インジウム、チタン、スズ、タングステン、ニ
ッケル、モリブデン、及び亜鉛の中から選択される金属材料を用いることができる。本実
施の形態においては、スパッタリング法を用いて、アルミニウムを10nm形成する。

次に、金属膜113と酸化物半導体膜106が接した状態で加熱処理し、金属膜113
から金属元素を導入し、金属元素を含む低抵抗領域106dが形成され、ゲート電極11
0の下方にはチャネル形成領域106aが形成される。また、当該加熱処理により酸化物
半導体膜106から金属膜113に酸素が拡散し、金属膜113が選択的に酸化されるこ
とで、金属酸化物絶縁膜113aが形成される。(図15(B)参照)。

加熱処理の条件としては、温度300℃以上700℃以下、好ましくは300℃以上4
50℃以下で不活性ガス雰囲気下、あるいは減圧状態で行うことが好ましい。不活性ガス
雰囲気としては、窒素、または希ガス(ヘリウム、ネオン、アルゴン等)を主成分とする
雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。なお、当該
加熱処理によって、金属膜113の表面が酸化されないような雰囲気で行うことが好まし
い。また、加熱処理の時間は、酸化物半導体膜106と金属膜113が反応できる時間を
実施者が適宜選択することができる。

このような加熱処理を用いることにより、金属膜113は、表面から酸化されず、酸化
物半導体膜106と接する部分から酸化されるため、酸化物半導体膜106に接する領域
に金属酸化物絶縁膜113aを形成し、その他は金属膜113を残存させることができる

次に、金属膜113を除去し、金属酸化物絶縁膜114を形成する(図15(C)参照
)。

金属膜113の除去方法としては、例えば、金属膜としてアルミニウムを用いた場合、
ウェットエッチング法を用い、HCl、HSO、HPO、H等のエッ
チング液を用いることで除去することができる。ただし、金属膜113の除去方法は、こ
れに限定されない。金属膜113に用いた材料、及び金属酸化物絶縁膜114の材料に応
じて、選択比がとれるエッチング液、またはエッチング方法を実施者が適宜選択すること
ができる。

次に、金属酸化物絶縁膜114、及びゲート電極110上に絶縁膜111を形成する(
図15(D)参照)。

次に、絶縁膜111をエッチングすることにより側壁絶縁膜112を形成する。これに
よって、チャネル長方向の断面において、ゲート電極110の側面に側壁絶縁膜112が
形成される(図16(A)参照)。

側壁絶縁膜112は、絶縁膜111に異方性の高いエッチング工程を行うことで自己整
合的に形成することができる。また、側壁絶縁膜112に用いることのできる材料は、実
施の形態1に記載した[側壁絶縁膜の詳細な説明]の材料に加えて、酸化シリコン、酸化
窒化シリコン等といった酸化膜を用いることもできる。

なお、側壁絶縁膜112は、絶縁膜111上にレジストマスクを形成しエッチングする
ことで形成してもよい。

次に、ゲート電極110、及び側壁絶縁膜112をマスクとして、金属酸化物絶縁膜1
14を通過して酸化物半導体膜106にドーパント142を選択的に導入する。なお、酸
化物半導体膜106には、ゲート電極110の下方に位置するチャネル形成領域106a
、側壁絶縁膜112の下方に位置する低抵抗領域106d、及び金属酸化物絶縁膜114
と接する低抵抗領域106cが形成される(図16(B)参照)。

ドーパント142は、酸化物半導体膜106の導電率を変化させる不純物である。ドー
パント142としては、15族元素(代表的には窒素(N)、リン(P)、砒素(As)
、およびアンチモン(Sb))、ホウ素(B)、アルミニウム(Al)、アルゴン(Ar
)、ヘリウム(He)、ネオン(Ne)、インジウム(In)、フッ素(F)、塩素(C
l)、チタン(Ti)、及び亜鉛(Zn)のいずれかから選択される一以上を用いること
ができる。

また、ドーパント142は、注入法により、他の膜(例えば金属酸化物絶縁膜114)
を通過して、酸化物半導体膜106に導入することができる。ドーパント142の導入方
法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプラ
ンテーション法などを用いることができる。その際には、ドーパント142の単体のイオ
ンあるいはフッ化物、塩化物のイオンを用いると好ましい。

ドーパント142の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる
膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント142としてリ
ンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパント142のドーズ
量は1×1013ions/cm以上5×1016ions/cm以下とすればよい

また、ドーパント142を導入する際に、基板102を加熱しながら行ってもよい。

なお、酸化物半導体膜106にドーパント142を導入する処理は、複数回行ってもよ
く、ドーパントの種類も複数種用いてもよい。

なお、本実施の形態においては、ドーパント142を導入する工程について説明したが
、これに限定されず、ドーパント142を導入しないで、低抵抗領域106dを含み低抵
抗領域106cを含まない酸化物半導体膜106とすることもできる。

次に、ゲート電極110、側壁絶縁膜112、金属酸化物絶縁膜114、ソース電極1
20a、及びドレイン電極120bを覆う保護絶縁膜116、及び層間絶縁膜118を形
成する(図16(C)参照)。

以上の工程により、図13に示す半導体装置を作製することができる。

本実施の形態に示すように、本発明の技術的思想の一は、チャネル形成領域を含む酸化
物半導体膜に、該酸化物半導体膜と金属膜を反応させ自己整合的に低抵抗領域の形成と、
該金属膜の一部を酸化させて、金属酸化物絶縁膜の形成を行い低抵抗領域を覆う金属酸化
物絶縁膜を形成する。その後、金属酸化物絶縁膜にならなかった金属膜を除去する。該金
属酸化物絶縁膜により、酸化膜、及び酸化物半導体膜中に含まれる酸素の放出を抑制する
ことができる。また、金属膜を除去することにより、金属膜に起因する不要な容量などが
形成されない。したがって、酸化膜からチャネル形成領域を含む酸化物半導体膜に好適に
酸素が供給され、電気特性の安定したトランジスタを提供することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。

(実施の形態5)
本実施の形態では、実施の形態1乃至実施の形態4に示した半導体装置の変形例につい
て、図17、及び図18を用いて説明を行う。なお、図1乃至図16で示した符号につい
ては、同様の符号を用い、その繰り返しの説明は省略する。

まず、図17を用いて実施の形態1に示す半導体装置と異なる構成について、以下説明
を行う。

〈半導体装置の構成例5〉
図17(A)、及び図17(B)に、半導体装置の一例として、トップゲート・セルフ
アライン構造のトランジスタの平面図および断面図を示す。図17(A)は平面図であり
、図17(B)は、図17(A)におけるX5−Y5に係る断面図に相当する。なお、図
17(A)では、煩雑になることを避けるため、トランジスタの構成要素の一部(例えば
、ゲート絶縁膜108など)を省略している。

図17(A)、及び図17(B)に示す半導体装置は、基板102と、基板102上に
形成された酸化膜104と、酸化膜104上に形成され、チャネル形成領域106a及び
チャネル形成領域106aよりも抵抗が低い低抵抗領域106cを含む酸化物半導体膜1
06と、低抵抗領域106cに接して形成された金属酸化物絶縁膜114と、酸化物半導
体膜106上に形成されたゲート絶縁膜108と、ゲート絶縁膜108と接しチャネル形
成領域106aと重畳する位置に形成されたゲート電極110と、ゲート絶縁膜108上
に形成され、チャネル長方向の断面において、ゲート電極110の側面に形成された側壁
絶縁膜112と、を有し、低抵抗領域106cは、少なくとも金属酸化物絶縁膜114中
の金属元素を含む。

また、金属酸化物絶縁膜114、側壁絶縁膜112、及びゲート電極110上に形成さ
れた保護絶縁膜116と、保護絶縁膜116上に形成された層間絶縁膜118と、低抵抗
領域106cと電気的に接続されたソース電極120a、及びドレイン電極120bと、
を含む構成としても良い。

なお、ゲート絶縁膜108は、図17(B)に示すように第1のゲート絶縁膜108a
、及び第2のゲート絶縁膜108bの積層構造とすると好ましい。ゲート絶縁膜108を
積層構造とし、第1のゲート絶縁膜108aが酸素過剰な酸化膜であり、第2のゲート絶
縁膜108bがブロッキング機能を有する絶縁膜とすることで、酸化物半導体膜106(
特にチャネル形成領域106a)に酸素を供給し、且つ酸化物半導体膜106(特にチャ
ネル形成領域106a)へ侵入する不純物の抑制、または第1のゲート絶縁膜108aか
ら上方へ放出される酸素などを抑制することができる。例えば、第1のゲート絶縁膜10
8aとしては、酸化窒化シリコン膜を用い、第2のゲート絶縁膜108bとしては、酸化
アルミニウム膜を用いることができる。

また、酸化物半導体膜106は、チャネル形成領域106aと低抵抗領域106cの間
に、低抵抗領域106cと抵抗が異なる不純物領域106bを含む。低抵抗領域106c
、及び不純物領域106bは自己整合的に形成することができる。具体的には、チャネル
形成領域106aを含む酸化物半導体膜106を形成したのち、酸化物半導体膜106上
にゲート絶縁膜108及びゲート電極110の積層を形成する。その後、ゲート電極11
0をマスクとして、ゲート絶縁膜108を通過して酸化物半導体膜106にドーパントを
選択的に導入し、不純物領域106bを形成する。その後、チャネル長方向の断面におい
て、ゲート電極110の側面に側壁絶縁膜112を形成する。その後、ゲート電極110
、及び側壁絶縁膜112をマスクとしてゲート絶縁膜108の一部を除去し、酸化物半導
体膜106の表面を露出させる。その後、酸化物半導体膜の一部と接して金属膜を形成し
、酸化物半導体膜106、及び金属膜が接した状態で加熱処理し、酸化物半導体膜106
に金属膜から金属元素を導入し、金属元素を含む低抵抗領域106cを形成することがで
きる。また、加熱処理により酸化膜104、及び酸化物半導体膜106と接する金属膜が
選択的に酸化され、金属酸化物絶縁膜114を形成し、金属膜を除去する。

このような構成とすることで、酸化物半導体膜106に自己整合的に低抵抗領域106
c、及び不純物領域106bが形成され、且つ低抵抗領域106c上に金属酸化物絶縁膜
114が形成される。金属酸化物絶縁膜114によって、酸化物半導体膜106に侵入す
る不純物を抑制する、または酸化膜104、及び酸化物半導体膜106中に含まれる酸素
の放出を抑制するといった優れた効果を奏する。また、金属膜を除去することにより、金
属膜に起因する不要な容量などが形成されない。

また、酸化物半導体膜106は、チャネル形成領域106aと低抵抗領域106cの間
に低抵抗領域106cと抵抗の異なる不純物領域106bが形成されている。なお、低抵
抗領域106cは、換言すると酸化物半導体膜106にn型を付与する不純物が高濃度に
導入された領域であり、不純物領域106bは、換言すると酸化物半導体膜106にn型
を付与する不純物が低濃度に導入された領域である。このような構成とすることで、チャ
ネル形成領域106aに係るソース−ドレイン間の電位差を緩和させることが出来るので
、信頼性の高い半導体装置とすることができる。

本実施の形態に示す半導体装置は、ゲート電極110、及び側壁絶縁膜112の形状に
おいて、実施の形態1に示す半導体装置と構造が異なる。

なお、本実施の形態に示す半導体装置に用いることができる各構成要素の詳細について
は、実施の形態1に示す構成と同様とすることができるため、異なる構成要素について、
以下説明を行う。

ゲート電極110は、フォトリソグラフィ法などで形成され、スリミング処理によって
微細化されたパターンを有するレジストマスクを用いて形成できる。スリミング処理とし
ては、例えば、ラジカル状態の酸素(酸素ラジカル)などを用いるアッシング処理を適用
することができる。なお、不純物領域106bの形成方法については、実施の形態2、及
び実施の形態4を参酌することで形成することができる。

また、側壁絶縁膜112は、その形成時において、フォトリソグラフィ法などによって
形成されたレジストマスクを用いてエッチングすることで形成できる。なお、側壁絶縁膜
112は、少なくともゲート電極110の側面に接して形成されていればよく、図17(
B)に示すように、ゲート電極110の上面を覆うような構造についても、その範疇に含
む。

図17に示す半導体装置のように、ゲート電極110を縮小することによってトランジ
スタを微細化することができるため好適である。また、必要に応じてゲート電極110の
縮小に伴い、ソース電極120a、及びドレイン電極120bと低抵抗領域106cの接
触位置をゲート電極110側に近づけると更に好適である。

次に、図18を用いて実施の形態1に示す半導体装置と異なる構成について、以下説明
を行う。

〈半導体装置の構成例6〉
図18(A)、及び図18(B)に、半導体装置の一例として、トップゲート・セルフ
アライン構造のトランジスタの平面図および断面図を示す。図18(A)は平面図であり
、図18(B)は、図18(A)におけるX6−Y6に係る断面図に相当する。なお、図
18(A)では、煩雑になることを避けるため、トランジスタの構成要素の一部(例えば
、ゲート絶縁膜108など)を省略している。

図18(A)、及び図18(B)に示す半導体装置は、基板102と、基板102上に
形成された酸化膜104と、酸化膜104上に形成され、チャネル形成領域106a及び
チャネル形成領域106aよりも抵抗が低い低抵抗領域106cを含む酸化物半導体膜1
06と、低抵抗領域106cに接して形成された金属酸化物絶縁膜114と、酸化物半導
体膜106上に形成されたゲート絶縁膜108と、ゲート絶縁膜108と接しチャネル形
成領域106aと重畳する位置に形成されたゲート電極110と、ゲート電極110上に
形成された絶縁膜122と、ゲート絶縁膜108上に形成され、チャネル長方向の断面に
おいて、ゲート電極110、及び絶縁膜122の側面に形成された側壁絶縁膜112と、
を有し、低抵抗領域106cは、少なくとも金属酸化物絶縁膜114中の金属元素を含む

また、金属酸化物絶縁膜114、側壁絶縁膜112、及び絶縁膜122上に形成された
保護絶縁膜116と、保護絶縁膜116上に形成された層間絶縁膜118と、低抵抗領域
106cと電気的に接続されたソース電極120a、及びドレイン電極120bと、を含
む構成としても良い。

なお、ゲート絶縁膜108は、図18(B)に示すように第1のゲート絶縁膜108a
、及び第2のゲート絶縁膜108bの積層構造とすると好ましい。ゲート絶縁膜108を
積層構造とし、第1のゲート絶縁膜108aが酸素過剰な酸化膜であり、第2のゲート絶
縁膜108bがブロッキング機能を有する絶縁膜とすることで、酸化物半導体膜106(
特にチャネル形成領域106a)に酸素を供給し、且つ酸化物半導体膜106(特にチャ
ネル形成領域106a)へ侵入する不純物の抑制、または第1のゲート絶縁膜108aか
ら上方へ放出される酸素などを抑制することができる。例えば、第1のゲート絶縁膜10
8aとしては、酸化窒化シリコン膜を用い、第2のゲート絶縁膜108bとしては、酸化
アルミニウム膜を用いることができる。

また、酸化物半導体膜106は、チャネル形成領域106aと低抵抗領域106cの間
に、低抵抗領域106cと抵抗が異なる不純物領域106bを含む。低抵抗領域106c
、及び不純物領域106bは自己整合的に形成することができる。具体的には、チャネル
形成領域106aを含む酸化物半導体膜106を形成したのち、酸化物半導体膜106上
にゲート絶縁膜108、ゲート電極110、及び絶縁膜122の積層を形成する。その後
、ゲート電極110、及び絶縁膜122をマスクとして、ゲート絶縁膜108を通過して
酸化物半導体膜106にドーパントを選択的に導入し、不純物領域106bを形成する。
その後、チャネル長方向の断面において、ゲート電極110、及び絶縁膜122の側面に
側壁絶縁膜112を形成する。その後、ゲート電極110、絶縁膜122、及び側壁絶縁
膜112をマスクとしてゲート絶縁膜108の一部を除去し、酸化物半導体膜106の表
面を露出させる。その後、酸化物半導体膜の一部と接して金属膜を形成し、酸化物半導体
膜106、及び金属膜が接した状態で加熱処理し、酸化物半導体膜106に金属膜から金
属元素を導入し、金属元素を含む低抵抗領域106cを形成することができる。また、加
熱処理により酸化膜104、及び酸化物半導体膜106と接する金属膜が選択的に酸化さ
れ、金属酸化物絶縁膜114を形成し、金属膜を除去する。

このような構成とすることで、酸化物半導体膜106に自己整合的に低抵抗領域106
c、及び不純物領域106bが形成され、且つ低抵抗領域106c上に金属酸化物絶縁膜
114が形成される。金属酸化物絶縁膜114によって、酸化物半導体膜106に侵入す
る不純物を抑制する、または酸化膜104、及び酸化物半導体膜106中に含まれる酸素
の放出を抑制するといった優れた効果を奏する。また、金属膜を除去することにより、金
属膜に起因する不要な容量などが形成されない。

また、酸化物半導体膜106は、チャネル形成領域106aと低抵抗領域106cの間
に低抵抗領域106cと抵抗の異なる不純物領域106bが形成されている。なお、低抵
抗領域106cは、換言すると酸化物半導体膜106にn型を付与する不純物が高濃度に
導入された領域であり、不純物領域106bは、換言すると酸化物半導体膜106にn型
を付与する不純物が低濃度に導入された領域である。このような構成とすることで、チャ
ネル形成領域106aに係るソース−ドレイン間の電位差を緩和させることが出来るので
、信頼性の高い半導体装置とすることができる。

本実施の形態に示す半導体装置は、ゲート電極110上に絶縁膜122が形成されてい
る点、及び側壁絶縁膜112の形状において、実施の形態1に示す半導体装置と構造が異
なる。

なお、本実施の形態に示す半導体装置に用いることができる各構成要素の詳細について
は、実施の形態1に示す構成と同様とすることができるため、異なる構成要素について、
以下説明を行う。

[絶縁膜の詳細な説明]
絶縁膜122としては、後に形成される金属膜と加熱処理により反応しない材料を用い
ることが望ましい。例えば、窒化シリコン膜、窒化アルミニウム、窒化ガリウム等の窒化
物を単層、または積層して用いればよい。絶縁膜122の形成方法は、特に限定されず、
蒸着法、PE−CVD法、スパッタリング法、スピンコート法などの各種成膜方法を用い
ることができる。

絶縁膜122は、金属酸化物絶縁膜114の形成時において、金属膜を除去する際にゲ
ート電極110がエッチングガス、またはエッチング液などに直接曝されることを抑制す
ることができる。なお、不純物領域106bの形成方法については、実施の形態2、及び
実施の形態4を参酌することで形成することができる。

本実施の形態に示すように、本発明の技術的思想の一は、チャネル形成領域を含む酸化
物半導体膜に、該酸化物半導体膜と金属膜を反応させ自己整合的に低抵抗領域の形成と、
該金属膜の一部を酸化させて、金属酸化物絶縁膜の形成を行い低抵抗領域を覆う金属酸化
物絶縁膜を形成する。その後、金属酸化物絶縁膜とならなかった金属膜を除去する。該金
属酸化物絶縁膜により、酸化膜、及び酸化物半導体膜中に含まれる酸素の放出を抑制する
ことができる。また、金属膜を除去することにより、金属膜に起因する不要な容量などが
形成されない。したがって、酸化膜からチャネル形成領域を含む酸化物半導体膜に好適に
酸素が供給され、電気特性の安定したトランジスタを提供することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。

(実施の形態6)
本実施の形態では、本明細書に示す半導体装置を使用し、電力が供給されない状況でも
記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い構成の一例を、図面を用い
て説明する。

図19は、半導体装置の構成の一例である。図19(A)に、半導体装置の断面図を、
図19(B)に半導体装置の平面図を、図19(C)に半導体装置の回路図をそれぞれ示
す。ここで、図19(A)は、図19(B)のC1−C2、及びD1−D2における断面
に相当する。

図19(A)、及び図19(B)に示す半導体装置は、下部に第1の半導体材料を用い
たトランジスタ260を有し、上部に第2の半導体材料を用いたトランジスタ300を有
するものである。第2の半導体材料を用いたトランジスタ300としては、実施の形態3
で示す半導体装置の構造を適用することができる。なお、他の実施の形態に示すトランジ
スタの構造を適用してもよい。

ここで、第1の半導体材料と第2の半導体材料は、異なる禁制帯幅を持つ材料とするこ
とが望ましい。例えば、第1の半導体材料を酸化物半導体以外の半導体材料(シリコンな
ど)とし、第2の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材
料を用いたトランジスタとして、例えば、単結晶シリコンなどを用いたトランジスタは、
高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により
長時間の電荷保持を可能とする。

なお、上記トランジスタは、いずれもnチャネル型トランジスタであるものとして説明
するが、pチャネル型トランジスタを用いることができるのはいうまでもない。

図19(A)におけるトランジスタ260は、半導体材料(本実施の形態においては、
単結晶半導体基板)を含む基板200に設けられたチャネル形成領域216と、チャネル
形成領域216を挟むように設けられた不純物領域220と、不純物領域220に接する
金属間化合物領域224と、チャネル形成領域216上に設けられたゲート絶縁膜208
と、ゲート絶縁膜208上に設けられたゲート電極210と、を有する。なお、図におい
て、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような
状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係
を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現
することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含
まれうる。

基板200上にはトランジスタ260を囲むように素子分離絶縁膜206が設けられて
おり、トランジスタ260を覆うように絶縁膜228、及び絶縁膜230が設けられてい
る。なお、高集積化を実現するためには、図19(A)に示すようにトランジスタ260
がサイドウォール絶縁膜を有しない構成とすることが望ましい。一方で、トランジスタ2
60の特性を重視する場合には、ゲート電極210の側面にサイドウォール絶縁膜を設け
、不純物濃度が異なる領域を含む不純物領域220としてもよい。

単結晶半導体基板を用いたトランジスタ260は、高速動作が可能である。このため、
当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高
速に行うことができる。また、トランジスタ260を形成後、トランジスタ260を覆う
ように絶縁膜を形成し、トランジスタ300を形成することができる。トランジスタ30
0の形成前の処理として、該絶縁膜にCMP処理を施して、平坦化した絶縁膜228、絶
縁膜230を形成し、同時にゲート電極210の上面を露出させる。

絶縁膜228は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム
膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン
膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。また、絶縁膜23
0は、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などを用いることがで
きる。絶縁膜228、絶縁膜230は、プラズマCVD法、またはスパッタリング法等を
用いて形成することができる。

また、絶縁膜228は、ポリイミド系樹脂、アクリル系樹脂、ベンゾシクロブテン系樹
脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(lo
w−k材料)等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法
などの湿式法によって絶縁膜228を形成してもよい。

なお、本実施の形態において、絶縁膜228として窒化シリコン膜を用い、絶縁膜23
0として酸化シリコン膜を用いる。

研磨処理(例えばCMP処理)により十分に平坦化した絶縁膜230上に酸化物半導体
膜106、ソース電極120a、及びドレイン電極120bを形成する。なお、絶縁膜2
30表面の平均面粗さは、0.15nm以下が好ましい。

図19(A)に示すトランジスタ300は、酸化物半導体膜をチャネル形成領域に用い
たトランジスタである。ここで、トランジスタ300に含まれる酸化物半導体膜106は
、高純度化されたものであることが望ましい。高純度化された酸化物半導体を用いること
で、極めて優れたオフ特性のトランジスタ300を得ることができる。

また、トランジスタ300は、絶縁膜230上に形成されたソース電極120a、及び
ドレイン電極120bと、絶縁膜230、ソース電極120a、及びドレイン電極120
b上に形成され、チャネル形成領域106a及びチャネル形成領域106aよりも抵抗が
低い低抵抗領域106cを含む酸化物半導体膜106と、低抵抗領域106cに接して形
成された金属酸化物絶縁膜114と、酸化物半導体膜106上に形成されたゲート絶縁膜
108と、ゲート絶縁膜108と接しチャネル形成領域106aと重畳する位置に形成さ
れたゲート電極110と、ゲート絶縁膜108上に形成され、チャネル長方向の断面にお
いて、ゲート電極110の側面に形成された側壁絶縁膜112と、金属酸化物絶縁膜11
4、側壁絶縁膜112、及びゲート電極110上に形成された保護絶縁膜116と、を有
し、低抵抗領域106cは、少なくとも金属酸化物絶縁膜114中の金属元素を含む。ま
た、保護絶縁膜116上に形成された層間絶縁膜118を含む。

また、ソース電極120a、及びドレイン電極120bは、低抵抗領域106cと電気
的に接続されている。また、酸化物半導体膜106は、チャネル形成領域106aと低抵
抗領域106cの間に低抵抗領域106cと抵抗の異なる不純物領域106bが形成され
ている。

なお、ゲート絶縁膜108は、図19(A)に示すように第1のゲート絶縁膜108a
、及び第2のゲート絶縁膜108bの積層構造とすると好ましい。ゲート絶縁膜108を
積層構造とし、第1のゲート絶縁膜108aが酸素過剰な酸化膜であり、第2のゲート絶
縁膜108bがブロッキング機能を有する絶縁膜とすることで、酸化物半導体膜106(
特にチャネル形成領域106a)に酸素を供給し、且つ酸化物半導体膜106(特にチャ
ネル形成領域106a)へ侵入する不純物の抑制、または第1のゲート絶縁膜108aか
ら上方へ放出される酸素などを抑制することができる。例えば、第1のゲート絶縁膜10
8aとしては、酸化窒化シリコン膜を用い、第2のゲート絶縁膜108bとしては、酸化
アルミニウム膜を用いることができる。

トランジスタ300は、オフ電流が小さいため、これを用いることにより長期にわたり
記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、また
は、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため
、消費電力を十分に低減することができる。

また、トランジスタ300のソース電極120aと重畳する領域には、ゲート絶縁膜1
08(第1のゲート絶縁膜108a、及び第2のゲート絶縁膜108b)と同じ工程で形
成された絶縁膜305、及びゲート電極110と同じ工程で形成された導電膜306が設
けられており、ソース電極120aと、絶縁膜305と、導電膜306とによって、容量
素子364が構成される。すなわち、トランジスタ300のソース電極120aは、容量
素子364の一方の電極として機能し、導電膜306は、容量素子364の他方の電極と
して機能する。なお、容量が不要の場合には、容量素子364を設けない構成とすること
もできる。また、容量素子364は、トランジスタ300の上方に別途設けても良い。

なお、導電膜306の側面には、トランジスタ300の側壁絶縁膜112と同じ工程で
形成された絶縁膜307が設けられている。

トランジスタ300、及び容量素子364の上には保護絶縁膜116、及び層間絶縁膜
118が設けられており、層間絶縁膜118上には配線308が設けられ、その配線30
8はトランジスタ300と他のトランジスタを接続するために設けられている。配線30
8は、保護絶縁膜116、層間絶縁膜118などに形成された開口部に形成され、低抵抗
領域106cを介してドレイン電極120bと電気的に接続される。

また、図19(A)、及び図19(B)において、トランジスタ260と、トランジス
タ300とは、少なくとも一部が重畳するように設けられており、トランジスタ260の
ソース領域、またはドレイン領域と酸化物半導体膜106の一部が重畳するように設けら
れているのが好ましい。また、トランジスタ300、及び容量素子364が、トランジス
タ260の少なくとも一部と重畳するように設けられている。例えば、容量素子364の
導電膜306は、トランジスタ260のゲート電極210と少なくとも一部が重畳して設
けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積
の低減を図ることができるため、高集積化を図ることができる。

次に、図19(A)、及び図19(B)に対応する回路構成の一例を図19(C)に示
す。

図19(C)において、第1の配線(1st Line)とトランジスタ260のソー
ス電極、またはドレイン電極の一方とは、電気的に接続され、第2の配線(2nd Li
ne)とトランジスタ260のソース電極、またはドレイン電極の他方とは、電気的に接
続されている。また、第3の配線(3rd Line)とトランジスタ300のソース電
極またはドレイン電極の一方とは、電気的に接続され、第4の配線(4th Line)
と、トランジスタ300のゲート電極とは、電気的に接続されている。そして、トランジ
スタ260のゲート電極と、トランジスタ300のソース電極、またはドレイン電極の一
方は、容量素子364の電極の他方と電気的に接続され、第5の配線(5th Line
)と、容量素子364の電極の他方は電気的に接続されている。

図19(C)に示す半導体装置の回路構成では、トランジスタ260のゲート電極の電
位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出し
が可能である。

情報の書き込みおよび保持について説明する。まず、第4の配線の電位を、トランジス
タ300がオン状態となる電位にして、トランジスタ300をオン状態とする。これによ
り、第3の配線の電位が、トランジスタ260のゲート電極、および容量素子364に与
えられる。すなわち、トランジスタ260のゲート電極には、所定の電荷が与えられる(
書き込み)。ここでは、異なる二つの電位レベルを与える電荷(以下Lowレベル電荷、
Highレベル電荷という)のいずれかが与えられるものとする。その後、第4の配線の
電位を、トランジスタ300がオフ状態となる電位にして、トランジスタ300をオフ状
態とすることにより、トランジスタ260のゲート電極に与えられた電荷が保持される(
保持)。

トランジスタ300のオフ電流は極めて小さいため、トランジスタ260のゲート電極
の電荷は長時間にわたって保持される。

次に情報の読み出しについて説明する。第1の配線に所定の電位(定電位)を与えた状
態で、第5の配線に適切な電位(読み出し電位)を与えると、トランジスタ260のゲー
ト電極に保持された電荷量に応じて、第2の配線は異なる電位をとる。一般に、トランジ
スタ260をnチャネル型とすると、トランジスタ260のゲート電極にHighレベル
電荷が与えられている場合の見かけのしきい値Vth_Hは、トランジスタ260のゲー
ト電極にLowレベル電荷が与えられている場合の見かけのしきい値Vth_Lより低く
なるためである。ここで、見かけのしきい値電圧とは、トランジスタ260を「オン状態
」とするために必要な第5の配線の電位をいうものとする。したがって、第5の配線の電
位をVth_HとVth_Lの間の電位Vとすることにより、トランジスタ260のゲ
ート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Highレベル電
荷が与えられていた場合には、第5の配線の電位がV(>Vth_H)となれば、トラ
ンジスタ260は「オン状態」となる。Lowレベル電荷が与えられていた場合には、第
5の配線の電位がV(<Vth_L)となっても、トランジスタ260は「オフ状態」
のままである。このため、第2の配線の電位を見ることで、保持されている情報を読み出
すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読
み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態
にかかわらずトランジスタ260が「オフ状態」となるような電位、つまり、Vth_H
より小さい電位を第5の配線に与えればよい。または、ゲート電極の状態にかかわらずト
ランジスタ260が「オン状態」となるような電位、つまり、Vth_Lより大きい電位
を第5の配線に与えればよい。

本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電
流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持す
ることが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ
動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することがで
きる。また、電力の供給がない場合(ただし、電位は固定されていることが望ましい)で
あっても、長期にわたって記憶内容を保持することが可能である。

また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、
素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲー
トへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため
、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導
体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、
信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報
の書き込みが行われるため、高速な動作も容易に実現しうる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。

(実施の形態7)
本実施の形態においては、実施の形態1乃至実施の形態5に示す半導体装置を使用し、
電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無
い構成について、実施の形態6に示した構成と異なる構成について、図20、及び図21
を用いて説明を行う。

図20(A)は、半導体装置の回路構成の一例を示し、図20(B)は半導体装置の一
例を示す概念図である。まず、図20(A)に示す半導体装置について説明を行い、続け
て図20(B)に示す半導体装置について、以下説明を行う。

図20(A)に示す半導体装置において、ビット線BLとトランジスタ330のソース
電極、またはドレイン電極とは電気的に接続され、ワード線WLとトランジスタ330の
ゲート電極とは電気的に接続され、トランジスタ330のソース電極、またはドレイン電
極と容量素子354の第1の端子とは電気的に接続されている。

酸化物半導体を用いたトランジスタ330は、オフ電流が極めて小さいという特徴を有
している。このため、トランジスタ330をオフ状態とすることで、容量素子354の第
1の端子の電位(あるいは、容量素子354に蓄積された電荷)を極めて長時間にわたっ
て保持することが可能である。

次に、図20(A)に示す半導体装置(メモリセル350)に、情報の書き込みおよび
保持を行う場合について説明する。

まず、ワード線WLの電位を、トランジスタ330がオン状態となる電位として、トラ
ンジスタ330をオン状態とする。これにより、ビット線BLの電位が、容量素子354
の第1の端子に与えられる(書き込み)。その後、ワード線WLの電位を、トランジスタ
330がオフ状態となる電位として、トランジスタ330をオフ状態とすることにより、
容量素子354の第1の端子の電位が保持される(保持)。

トランジスタ330のオフ電流は極めて小さいから、容量素子354の第1の端子の電
位(あるいは容量素子に蓄積された電荷)は長時間にわたって保持することができる。

次に、情報の読み出しについて説明する。トランジスタ330がオン状態となると、浮
遊状態であるビット線BLと容量素子354とが導通し、ビット線BLと容量素子354
の間で電荷が再分配される。その結果、ビット線BLの電位が変化する。ビット線BLの
電位の変化量は、容量素子354の第1の端子の電位(あるいは容量素子354に蓄積さ
れた電荷)によって、異なる値をとる。

例えば、容量素子354の第1の端子の電位をV、容量素子354の容量をC、ビット
線BLが有する容量成分(以下、ビット線容量とも呼ぶ)をCB、電荷が再分配される前
のビット線BLの電位をVB0とすると、電荷が再分配された後のビット線BLの電位は
、(CB*VB0+C*V)/(CB+C)となる。従って、メモリセル350の状態と
して、容量素子354の第1の端子の電位がV1とV0(V1>V0)の2状態をとると
すると、電位V1を保持している場合のビット線BLの電位(=(CB*VB0+C*V
1)/(CB+C))は、電位V0を保持している場合のビット線BLの電位(=(CB
*VB0+C*V0)/(CB+C))よりも高くなることがわかる。

そして、ビット線BLの電位を所定の電位と比較することで、情報を読み出すことがで
きる。

このように、図20(A)に示す半導体装置は、トランジスタ330のオフ電流が極め
て小さいという特徴から、容量素子354に蓄積された電荷は長時間にわたって保持する
ことができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の
頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能
である。

次に、図20(B)に示す半導体装置について、説明を行う。

図20(B)に示す半導体装置は、上部に記憶回路として図20(A)に示したメモリ
セル350を複数有するメモリセルアレイ351a、及びメモリセルアレイ351bを有
し、下部に、メモリセルアレイ351a、及びメモリセルアレイ351bを動作させるた
めに必要な周辺回路353を有する。なお、周辺回路353は、メモリセルアレイ351
a、及びメモリセルアレイ351bと電気的に接続されている。

図20(B)に示した構成とすることにより、周辺回路353をメモリセルアレイ35
1a、及びメモリセルアレイ351bの直下に設けることができるため半導体装置の小型
化を図ることができる。

周辺回路353に設けられるトランジスタは、トランジスタ330とは異なる半導体材
料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム
、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いること
が好ましい。他に、有機半導体材料などを用いてもよい。例えば、単結晶半導体材料を用
いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより
、高速動作が要求される各種回路(論理回路、駆動回路など)を好適に実現することが可
能である。

なお、図20(B)に示した半導体装置では、メモリセルアレイ351aと、メモリセ
ルアレイ351bと、2つのメモリセルアレイが積層された構成を例示したが、積層する
メモリセルアレイの数はこれに限定されない。3つ以上のメモリセルアレイを積層する構
成としても良い。

次に、図20(A)に示したメモリセル350の具体的な構成について図21を用いて
説明を行う。

図21は、メモリセル350の構成の一例である。図21(A)にメモリセル350の
断面図を、図21(B)にメモリセル350の平面図をそれぞれ示す。ここで、図21(
A)は、図21(B)のF1−F2、及びG1−G2における断面に相当する。

図21(A)、及び図21(B)に示すトランジスタ330は、実施の形態3で示した
構成と同一の構成とすることができる。ただし、他の実施の形態に示すトランジスタの構
成としてもよい。

トランジスタ330は、絶縁膜274上に形成されたソース電極120a、及びドレイ
ン電極120bと、絶縁膜274、ソース電極120a、及びドレイン電極120b上に
形成され、チャネル形成領域106a及びチャネル形成領域106aよりも抵抗が低い低
抵抗領域106cを含む酸化物半導体膜106と、低抵抗領域106cに接して形成され
た金属酸化物絶縁膜114と、酸化物半導体膜106上に形成されたゲート絶縁膜108
と、ゲート絶縁膜108と接しチャネル形成領域106aと重畳する位置に形成されたゲ
ート電極110と、ゲート絶縁膜108上に形成され、チャネル長方向の断面において、
ゲート電極110の側面に形成された側壁絶縁膜112と、金属酸化物絶縁膜114、側
壁絶縁膜112、及びゲート電極110上に形成された保護絶縁膜116と、を有し、低
抵抗領域106cは、少なくとも金属酸化物絶縁膜114中の金属元素を含む。また、保
護絶縁膜116上に形成された層間絶縁膜118を含む。

また、ソース電極120a、及びドレイン電極120bは、低抵抗領域106cと電気
的に接続されている。また、酸化物半導体膜106は、チャネル形成領域106aと低抵
抗領域106cの間に低抵抗領域106cと抵抗の異なる不純物領域106bが形成され
ている。

なお、ゲート絶縁膜108は、図21(A)に示すように第1のゲート絶縁膜108a
、及び第2のゲート絶縁膜108bの積層構造とすると好ましい。ゲート絶縁膜108を
積層構造とし、第1のゲート絶縁膜108aが酸素過剰な酸化膜であり、第2のゲート絶
縁膜108bがブロッキング機能を有する絶縁膜とすることで、酸化物半導体膜106(
特にチャネル形成領域106a)に酸素を供給し、且つ酸化物半導体膜106(特にチャ
ネル形成領域106a)へ侵入する不純物の抑制、または第1のゲート絶縁膜108aか
ら上方へ放出される酸素などを抑制することができる。例えば、第1のゲート絶縁膜10
8aとしては、酸化窒化シリコン膜を用い、第2のゲート絶縁膜108bとしては、酸化
アルミニウム膜を用いることができる。

トランジスタ330は、オフ電流が小さいため、これを用いることにより長期にわたり
記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、また
は、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため
、消費電力を十分に低減することができる。

また、トランジスタ330のソース電極120aと重畳する領域には、ゲート絶縁膜1
08(第1のゲート絶縁膜108a、及び第2のゲート絶縁膜108b)と同じ工程で形
成された絶縁膜335、及びゲート電極110と同じ工程で形成された導電膜336が設
けられており、ソース電極120aと、絶縁膜335と、導電膜336とによって、容量
素子354が構成される。すなわち、トランジスタ330のソース電極120aは、容量
素子354の一方の電極として機能し、導電膜336は、容量素子354の他方の電極と
して機能する。なお、容量が不要の場合には、容量素子354を設けない構成とすること
もできる。また、容量素子354は、トランジスタ330の上方に別途設けても良い。

なお、導電膜336の側面には、トランジスタ330の側壁絶縁膜112と同じ工程で
形成された絶縁膜337が設けられている。

トランジスタ330、及び容量素子354の上には保護絶縁膜116、及び層間絶縁膜
118が設けられており、層間絶縁膜118上には隣接するメモリセルと接続する配線2
72が設けられている。配線272は、層間絶縁膜118、保護絶縁膜116、金属酸化
物絶縁膜114に形成された開口部に形成され、低抵抗領域106cを介してトランジス
タ330のドレイン電極120bと電気的に接続されている。但し、配線272とドレイ
ン電極120bとを直接接続してもよい。なお、配線272は、図20(A)の回路図に
おけるビット線BLに相当する。

図21(A)、及び図21(B)において、トランジスタ330のドレイン電極120
bは、隣接するメモリセルに含まれるトランジスタのソース電極としても機能することが
できる。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減
を図ることができるため、高集積化を図ることができる。

以上のように、多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジ
スタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいた
め、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり
、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低
減することができる。

このように、酸化物半導体以外の材料を用いたトランジスタ(換言すると、十分な高速
動作が可能なトランジスタ)を用いた周辺回路と、酸化物半導体を用いたトランジスタ(
より広義には、十分にオフ電流が小さいトランジスタ)を用いた記憶回路とを一体に備え
ることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺
回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。

以上のように、微細化及び高集積化を実現し、かつ安定した電気的特性を付与された半
導体装置を提供することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。

(実施の形態8)
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、
電子書籍などの携帯機器に応用した場合の例を図22乃至図25を用いて説明する。

携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記
憶などにSRAMまたはDRAMが使用されている。SRAMまたはDRAMが使用され
る理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである
。一方で、SRAMまたはDRAMを画像データの一時記憶に用いた場合、以下の特徴が
ある。

通常のSRAMは、図22(A)に示すように1つのメモリセルがトランジスタ801
〜806の6個のトランジスタで構成されており、それをXデコーダー807、Yデコー
ダー808にて駆動している。トランジスタ803とトランジスタ805、トランジスタ
804とトランジスタ806はインバータを構成し、高速駆動を可能としている。しかし
1つのメモリセルが6トランジスタで構成されているため、セル面積が大きいという欠点
がある。デザインルールの最小寸法をFとしたときにSRAMのメモリセル面積は通常1
00〜150Fである。このためSRAMはビットあたりの単価が各種メモリの中で最
も高い。

それに対して、DRAMはメモリセルが図22(B)に示すようにトランジスタ811
、保持容量812によって構成され、それをXデコーダー813、Yデコーダー814に
て駆動している。1つのセルが1トランジスタ1容量の構成になっており、面積が小さい
。DRAMのメモリセル面積は通常10F以下である。ただし、DRAMは常にリフレ
ッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。

しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、10F前後であ
り、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且
つ消費電力が低減することができる。

次に、図23に携帯機器のブロック図を示す。図23に示す携帯機器はRF回路901
、アナログベースバンド回路902、デジタルベースバンド回路903、バッテリー90
4、電源回路905、アプリケーションプロセッサ906、フラッシュメモリ910、デ
ィスプレイコントローラ911、メモリ回路912、ディスプレイ913、タッチセンサ
919、音声回路917、キーボード918などより構成されている。ディスプレイ91
3は表示部914、ソースドライバ915、ゲートドライバ916によって構成されてい
る。アプリケーションプロセッサ906はCPU907、DSP908、IF909を有
している。一般にメモリ回路912はSRAMまたはDRAMで構成されており、この部
分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよ
び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することが
できる。

次に、図24にディスプレイのメモリ回路950に先の実施の形態で説明した半導体装
置を使用した例を示す。図24に示すメモリ回路950は、メモリ952、メモリ953
、スイッチ954、スイッチ955およびメモリコントローラ951により構成されてい
る。また、メモリ回路は、信号線から入力された画像データ(入力画像データ)、メモリ
952、及びメモリ953に記憶されたデータ(記憶画像データ)を読み出し、及び制御
を行うディスプレイコントローラ956と、ディスプレイコントローラ956からの信号
により表示するディスプレイ957が接続されている。

まず、ある画像データがアプリケーションプロセッサ(図示しない)によって、形成さ
れる(入力画像データA)。入力画像データAは、スイッチ954を介してメモリ952
に記憶される。そしてメモリ952に記憶された画像データ(記憶画像データA)は、ス
イッチ955、及びディスプレイコントローラ956を介してディスプレイ957に送ら
れ、表示される。

入力画像データAに変更が無い場合、記憶画像データAは、通常30〜60Hz程度の
周期でメモリ952からスイッチ955を介して、ディスプレイコントローラ956から
読み出される。

次に、例えばユーザーが画面を書き換える操作をしたとき(すなわち、入力画像データ
Aに変更が有る場合)、アプリケーションプロセッサは新たな画像データ(入力画像デー
タB)を形成する。入力画像データBはスイッチ954を介してメモリ953に記憶され
る。この間も定期的にメモリ952からスイッチ955を介して記憶画像データAは読み
出されている。メモリ953に新たな画像データ(記憶画像データB)が記憶し終わると
、ディスプレイ957の次のフレームより、記憶画像データBは読み出され、スイッチ9
55、及びディスプレイコントローラ956を介して、ディスプレイ957に記憶画像デ
ータBが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメ
モリ952に記憶されるまで継続される。

このようにメモリ952、及びメモリ953は交互に画像データの書き込みと、画像デ
ータの読み出しを行うことによって、ディスプレイ957の表示をおこなう。なお、メモ
リ952、及びメモリ953はそれぞれ別のメモリには限定されず、1つのメモリを分割
して使用してもよい。先の実施の形態で説明した半導体装置をメモリ952及びメモリ9
53に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保
持が可能で、且つ消費電力が十分に低減することができる。

次に、図25に電子書籍のブロック図を示す。図25はバッテリー1001、電源回路
1002、マイクロプロセッサ1003、フラッシュメモリ1004、音声回路1005
、キーボード1006、メモリ回路1007、タッチパネル1008、ディスプレイ10
09、ディスプレイコントローラ1010によって構成される。

ここでは、図25のメモリ回路1007に先の実施の形態で説明した半導体装置を使用
することができる。メモリ回路1007の役割は書籍の内容を一時的に保持する機能を持
つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザー
が電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマー
キング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を
太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザー
が指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合に
はフラッシュメモリ1004にコピーしても良い。このような場合においても、先の実施
の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが
高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が
搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電
力を低減した携帯機器が実現される。

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。

102 基板
104 酸化膜
106 酸化物半導体膜
106a チャネル形成領域
106b 不純物領域
106c 低抵抗領域
106d 低抵抗領域
108 ゲート絶縁膜
108a 第1のゲート絶縁膜
108b 第2のゲート絶縁膜
109 導電膜
110 ゲート電極
111 絶縁膜
112 側壁絶縁膜
113 金属膜
113a 金属酸化物絶縁膜
114 金属酸化物絶縁膜
116 保護絶縁膜
118 層間絶縁膜
119 導電膜
120a ソース電極
120b ドレイン電極
122 絶縁膜
142 ドーパント
200 基板
206 素子分離絶縁膜
208 ゲート絶縁膜
210 ゲート電極
216 チャネル形成領域
220 不純物領域
224 金属間化合物領域
228 絶縁膜
230 絶縁膜
260 トランジスタ
272 配線
274 絶縁膜
300 トランジスタ
305 絶縁膜
306 導電膜
307 絶縁膜
308 配線
330 トランジスタ
335 絶縁膜
336 導電膜
337 絶縁膜
350 メモリセル
351a メモリセルアレイ
351b メモリセルアレイ
353 周辺回路
354 容量素子
364 容量素子
801 トランジスタ
803 トランジスタ
804 トランジスタ
805 トランジスタ
806 トランジスタ
807 Xデコーダー
808 Yデコーダー
811 トランジスタ
812 保持容量
813 Xデコーダー
814 Yデコーダー
901 RF回路
902 アナログベースバンド回路
903 デジタルベースバンド回路
904 バッテリー
905 電源回路
906 アプリケーションプロセッサ
907 CPU
908 DSP
909 IF
910 フラッシュメモリ
911 ディスプレイコントローラ
912 メモリ回路
913 ディスプレイ
914 表示部
915 ソースドライバ
916 ゲートドライバ
917 音声回路
918 キーボード
919 タッチセンサ
950 メモリ回路
951 メモリコントローラ
952 メモリ
953 メモリ
954 スイッチ
955 スイッチ
956 ディスプレイコントローラ
957 ディスプレイ
1001 バッテリー
1002 電源回路
1003 マイクロプロセッサ
1004 フラッシュメモリ
1005 音声回路
1006 キーボード
1007 メモリ回路
1008 タッチパネル
1009 ディスプレイ
1010 ディスプレイコントローラ

Claims (1)

  1. 酸化物半導体膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成し、
    前記ゲート電極上に絶縁膜を形成し、
    前記絶縁膜をエッチングして、前記ゲート電極の側面に側壁絶縁膜を形成し、
    前記側壁絶縁膜を形成した後、前記酸化物半導体膜の一部と接するように、アルミニウム又はチタンを含む膜を形成し、
    不活性ガス雰囲気下において加熱処理を行って、前記酸化物半導体膜にアルミニウム又はチタンを含む領域を形成し、
    前記酸化物半導体膜と電気的に接続されるソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
JP2017233898A 2012-01-23 2017-12-06 半導体装置の作製方法 Active JP6424269B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012011160 2012-01-23
JP2012011160 2012-01-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016186513 Division 2016-09-26

Publications (2)

Publication Number Publication Date
JP2018041981A JP2018041981A (ja) 2018-03-15
JP6424269B2 true JP6424269B2 (ja) 2018-11-14

Family

ID=48796508

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2013008850A Withdrawn JP2013175710A (ja) 2012-01-23 2013-01-22 半導体装置、及び半導体装置の作製方法
JP2016186513A Active JP6258429B2 (ja) 2012-01-23 2016-09-26 半導体装置の作製方法
JP2017233898A Active JP6424269B2 (ja) 2012-01-23 2017-12-06 半導体装置の作製方法
JP2018198068A Active JP6600063B2 (ja) 2012-01-23 2018-10-22 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2013008850A Withdrawn JP2013175710A (ja) 2012-01-23 2013-01-22 半導体装置、及び半導体装置の作製方法
JP2016186513A Active JP6258429B2 (ja) 2012-01-23 2016-09-26 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018198068A Active JP6600063B2 (ja) 2012-01-23 2018-10-22 半導体装置

Country Status (2)

Country Link
US (2) US9653614B2 (ja)
JP (4) JP2013175710A (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987047B2 (en) * 2012-04-02 2015-03-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
CN107403840A (zh) 2012-05-10 2017-11-28 株式会社半导体能源研究所 半导体装置
KR20140035822A (ko) * 2012-09-14 2014-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2015032717A (ja) * 2013-08-02 2015-02-16 株式会社東芝 固体撮像装置およびカメラモジュール
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
CN104934437B (zh) * 2014-03-17 2019-12-13 松下电器产业株式会社 薄膜晶体管元件基板及其制造方法、和有机el显示装置
TWI662709B (zh) * 2014-04-07 2019-06-11 緯創資通股份有限公司 電子元件及其製作方法
JP6305294B2 (ja) * 2014-09-19 2018-04-04 株式会社東芝 半導体装置及びその製造方法
JP6519073B2 (ja) * 2014-12-03 2019-05-29 株式会社Joled 薄膜トランジスタ及びその製造方法、並びに、表示装置
JP2016111105A (ja) 2014-12-03 2016-06-20 株式会社Joled 薄膜トランジスタ及びその製造方法、並びに、表示装置
WO2016092427A1 (en) 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6444745B2 (ja) * 2015-01-22 2018-12-26 東芝メモリ株式会社 半導体装置及びその製造方法
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017028269A (ja) 2015-07-17 2017-02-02 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、および電子機器
US20170025544A1 (en) * 2015-07-24 2017-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
CN106409919A (zh) * 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US9911861B2 (en) 2015-08-03 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, and electronic device
JP2017063192A (ja) 2015-09-24 2017-03-30 株式会社半導体エネルギー研究所 半導体装置の作製方法、電子機器の作製方法、半導体装置、表示装置、記憶装置および電子機器
KR20170080320A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN106129086B (zh) * 2016-07-21 2019-04-30 深圳市华星光电技术有限公司 Tft基板及其制作方法
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2018157206A (ja) 2017-03-17 2018-10-04 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
WO2018169024A1 (en) 2017-03-17 2018-09-20 Ricoh Company, Ltd. Field-effect transistor, method for producing same, display element, display device, and system
WO2018211368A1 (ja) * 2017-05-19 2018-11-22 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2019120897A (ja) * 2018-01-11 2019-07-22 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862237A (en) 1983-01-10 1989-08-29 Seiko Epson Corporation Solid state image sensor
JPS60198861A (en) 1984-03-23 1985-10-08 Fujitsu Ltd Thin film transistor
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244259B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0442579A (en) 1990-06-08 1992-02-13 Seiko Epson Corp Manufacture of thin film transistor
JP3024661B2 (ja) 1990-11-09 2000-03-21 セイコーエプソン株式会社 アクティブマトリクス基板及びその製造方法
DE69131570T2 (de) 1990-11-16 2000-02-17 Seiko Epson Corp Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
JP3277548B2 (ja) 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Hiroshi Kawazoe 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 シャープ株式会社 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 裕道 太田 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 三菱重工業株式会社 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4164562B2 (ja) 2002-09-11 2008-10-15 Hoya株式会社 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Masashi Kawasaki アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517568A (pt) 2004-11-10 2008-10-14 Canon Kk óxido amorfo, e, transistor de efeito de campo
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社Samsung Electronics Co.,Ltd. ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 カシオ計算機株式会社 薄膜トランジスタ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008112909A (ja) * 2006-10-31 2008-05-15 Casio Comput Co Ltd 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5415001B2 (ja) * 2007-02-22 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8334537B2 (en) 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP5325404B2 (ja) * 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Soi基板の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
KR101597312B1 (ko) * 2009-11-16 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5612299B2 (ja) * 2009-11-20 2014-10-22 株式会社半導体エネルギー研究所 トランジスタの作製方法
WO2011102217A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2011132591A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI511236B (zh) 2010-05-14 2015-12-01 Semiconductor Energy Lab 半導體裝置
JP5705559B2 (ja) * 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
JP2013214537A (ja) * 2010-06-29 2013-10-17 Hitachi Ltd 半導体装置
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5784479B2 (ja) 2010-12-28 2015-09-24 株式会社半導体エネルギー研究所 半導体装置
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9911858B2 (en) 2010-12-28 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6009226B2 (ja) 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US9553200B2 (en) * 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2018041981A (ja) 2018-03-15
JP6258429B2 (ja) 2018-01-10
US20170229585A1 (en) 2017-08-10
JP2019012857A (ja) 2019-01-24
JP6600063B2 (ja) 2019-10-30
US20130187152A1 (en) 2013-07-25
JP2013175710A (ja) 2013-09-05
US9653614B2 (en) 2017-05-16
US10079312B2 (en) 2018-09-18
JP2017005273A (ja) 2017-01-05

Similar Documents

Publication Publication Date Title
JP6345825B2 (ja) 半導体装置
US8883556B2 (en) Semiconductor device and manufacturing method thereof
TWI615980B (zh) 半導體裝置以及半導體裝置的製造方法
US8610187B2 (en) Semiconductor device
JP5701031B2 (ja) 半導体装置
JP5704910B2 (ja) 半導体装置
JP5256339B2 (ja) 記憶装置
JP6479937B2 (ja) 半導体装置
JP6226625B2 (ja) 半導体装置
US10388670B2 (en) Semiconductor device
US9905557B2 (en) Semiconductor device
US9136388B2 (en) Semiconductor device
TWI613824B (zh) 半導體裝置
US9099560B2 (en) Semiconductor device and manufacturing method thereof
US9142679B2 (en) Method for manufacturing semiconductor device using oxide semiconductor
JP6542335B2 (ja) 半導体装置
US9954004B2 (en) Semiconductor device
JP5937874B2 (ja) 半導体装置
US8796681B2 (en) Semiconductor device and method for manufacturing the same
JP2017092490A (ja) 半導体装置
US9653614B2 (en) Semiconductor device and method for manufacturing the same
JP6124540B2 (ja) 半導体装置
CN103137495B (zh) 半导体装置的制造方法
JP6087548B2 (ja) 半導体装置
JP6081790B2 (ja) 半導体装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181022

R150 Certificate of patent or registration of utility model

Ref document number: 6424269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150