JP6360604B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6360604B2
JP6360604B2 JP2017149570A JP2017149570A JP6360604B2 JP 6360604 B2 JP6360604 B2 JP 6360604B2 JP 2017149570 A JP2017149570 A JP 2017149570A JP 2017149570 A JP2017149570 A JP 2017149570A JP 6360604 B2 JP6360604 B2 JP 6360604B2
Authority
JP
Japan
Prior art keywords
film
region
oxide semiconductor
insulating film
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017149570A
Other languages
English (en)
Other versions
JP2017208570A (ja
Inventor
野村　真澄
真澄 野村
耕生 野田
耕生 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017208570A publication Critical patent/JP2017208570A/ja
Application granted granted Critical
Publication of JP6360604B2 publication Critical patent/JP6360604B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は半導体装置に関する。なお本明細書において、半導体装置とは半導体素子を含む
ものをいい、このような半導体素子として、例えばトランジスタが挙げられる。また、液
晶表示装置なども半導体装置に含まれるものである。
シリコンを用いたトランジスタに対して、近年、ワイドギャップ半導体である酸化物半導
体をチャネルに用いてトランジスタを作製し、電子デバイスや光デバイスに応用する技術
が注目されている。例えば酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化
物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術
が特許文献１および特許文献２で開示されている。
特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
まず、図６に半導体装置の一例を示す。
図６に示す半導体装置は、基板１００上に設けられた下地絶縁膜１０１と、下地絶縁膜１
０１上に設けられた酸化物半導体膜５０４と、酸化物半導体膜５０４上に一部接して、離
間して設けられたソース電極５０２ａおよびドレイン電極５０２ｂと、酸化物半導体膜５
０４、ソース電極５０２ａおよびドレイン電極５０２ｂを覆って設けられたゲート絶縁膜
５０６と、ゲート絶縁膜５０６上に、ゲート絶縁膜５０６を介し、ソース電極５０２ａお
よびドレイン電極５０２ｂの一部と重畳しているゲート電極５０８と、ゲート絶縁膜５０
６およびゲート電極５０８を覆って設けられた層間絶縁膜５１０と、層間絶縁膜５１０に
設けられたコンタクトホール５３０において、ソース電極５０２ａまたはドレイン電極５
０２ｂと接続する配線５１６と、を有する。
図６に示す半導体装置は、例えば、電力回路のスイッチに適用することができる。図６に
示すような半導体装置を電力回路のスイッチとして用いる場合には、ドレイン電圧（ソー
ス電位を基準としたドレイン電位との電位差）に対する半導体膜およびゲート絶縁膜の耐
圧が高いことが重要である。そのため、図６に示した半導体膜として、酸化物半導体、シ
リコンカーバイド、またはＧａＮなどのワイドギャップ半導体を用いることが有効である
。しかし、ワイドギャップ半導体である酸化物半導体を用いた半導体装置においても、図
６の構成はゲート電極の一部とドレイン電極の一部が重畳しているため、ドレイン電圧を
高くすると、電界が特定の部分（主にドレイン電極端）に集中してしまう。これにより、
ゲート絶縁膜または酸化物半導体膜の絶縁破壊が起こりやすいという問題がある。
本発明の一態様は、半導体装置における電界集中を緩和させることを課題の一とする。
本発明の一態様は、半導体装置における電界集中を緩和させるとともに、オン電流の低下
を極力抑えることを課題の一とする。
本発明の一態様は、第１の領域および第２の領域を有するワイドギャップ半導体膜と、該
ワイドギャップ半導体膜と接して設けられた一対の電極と、ワイドギャップ半導体膜上の
ゲート絶縁膜と、ゲート絶縁膜を介し、一対の電極の一方の一部および第１の領域と重畳
するゲート電極と、を有し、第１の領域の少なくとも一部および第２の領域の少なくとも
一部は一対の電極間にあり、ゲート電極は、一対の電極の他方と重畳しないことを特徴と
する半導体装置である。
本発明の一態様は、第１の領域および第２の領域を有するワイドギャップ半導体膜と、該
ワイドギャップ半導体膜と接して設けられた一対の電極と、ワイドギャップ半導体膜上の
ゲート絶縁膜と、ゲート絶縁膜を介し、一対の電極の一方の一部および第１の領域と重畳
するゲート電極と、を有し、第１の領域の少なくとも一部および第２の領域の少なくとも
一部は一対の電極間にあり、ゲート電極および一対の電極の他方との間に、第２の領域の
少なくとも一部を有することを特徴とする半導体装置である。
本発明の一態様は、ゲート電極と、該ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上に
設けられる第１の領域および第２の領域を有するワイドギャップ半導体膜と、ワイドギャ
ップ半導体膜と接して設けられた一対の電極と、を有し、第１の領域の少なくとも一部お
よび第２の領域の少なくとも一部は一対の電極間にあり、ゲート電極は、ゲート絶縁膜を
介して、一対の電極の一方の一部および第１の領域と重畳し、ゲート電極は、一対の電極
の他方と重畳しないことを特徴とする半導体装置である。
本発明の一態様は、ゲート電極と、該ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上に
設けられる第１の領域および第２の領域を有するワイドギャップ半導体膜と、ワイドギャ
ップ半導体膜と接して設けられた一対の電極と、を有し、第１の領域の少なくとも一部お
よび第２の領域の少なくとも一部は一対の電極間にあり、ゲート電極は、ゲート絶縁膜を
介して、一対の電極の一方の一部および第１の領域と重畳し、ゲート電極および一対の電
極の他方との間に、第２の領域の少なくとも一部を有することを特徴とする半導体装置で
ある。
本発明の一態様は、第１の領域の電気抵抗値より第２の領域の電気抵抗値が低いことを特
徴とする半導体装置である。
本発明の一態様は、一対の電極の一方がソース電極であり、他方がドレイン電極であるこ
とを特徴とする半導体装置である。
ワイドギャップ半導体としては、少なくともシリコンのバンドギャップ（禁制帯幅ともい
う。）である１．１ｅＶよりも大きいバンドギャップを持つ酸化物半導体（例えばＩｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物半導体は約３．１５ｅＶ、酸化インジウムは約３．０ｅＶ、イン
ジウム錫酸化物は約３．０ｅＶ、インジウムガリウム酸化物は約３．３ｅＶ、インジウム
亜鉛酸化物は約２．７ｅＶ、酸化錫は約３．３ｅＶ、酸化亜鉛は約３．３７ｅＶなど）、
シリコンカーバイド（約３．３ｅＶ）、ＧａＮ（約３．４ｅＶ）などを用いることができ
る。
本発明の一態様は、ワイドギャップ半導体として酸化物半導体を用い、該酸化物半導体は
Ｉｎ、Ｇａ、ＳｎおよびＺｎから選ばれた二種以上の元素を含むことを特徴とする半導体
装置である。
本発明の一態様は、上記第２の領域に、窒素、リンもしくは砒素、または希ガスのうちい
ずれか一以上の元素が、１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／
ｃｍ３以下含まれていることを特徴とする半導体装置である。
本発明の一態様によって、半導体装置を電力回路のスイッチなどに適用する場合に、電界
の集中を緩和することができる。
本発明の一態様によって、半導体装置を電力回路のスイッチなどに適用する場合に、電界
集中を緩和させるとともに、オン電流の低下を極力抑えることができる。
本発明の一態様である半導体装置の一例を示す断面図および上面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の一例を示す断面図。 本発明の一態様である半導体装置の一例を示す断面図。 本発明の一態様である半導体装置の一例を示す断面図。 本発明の一態様である半導体装置の比較例として示す断面図。 電界分布の計算結果を説明する図。 電界分布の計算結果を説明する図。 ドレイン電流―ドレイン電圧特性の計算結果を説明する図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説
明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細
を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示
す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発
明の構成において、同一部分または同様な機能を有する部分には、同一の符号を異なる図
面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明
瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない
。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるため
に付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「
第２の」または「第３の」などと適宜置き換えて説明することができる。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について説明する。
図１は、本発明の一態様である半導体装置を示す図である。図１（Ａ）は、本発明の一態
様である半導体装置の断面図である。図１（Ｂ）は、本発明の一態様である半導体装置の
上面図である。なお、図１（Ａ）は、図１（Ｂ）のＡ−Ｂにおける断面図である。
図１（Ａ）に示す半導体装置では、基板１００上に下地絶縁膜１０１を設け、下地絶縁膜
１０１上に設けられた第１の領域１２０および第２の領域１２１を有する酸化物半導体膜
１０４と、酸化物半導体膜１０４上に一部接して、離間して設けられたソース電極１０２
ａおよびドレイン電極１０２ｂと、酸化物半導体膜１０４、ソース電極１０２ａおよびド
レイン電極１０２ｂ上に設けられたゲート絶縁膜１０６と、ゲート絶縁膜１０６上に、ゲ
ート絶縁膜１０６を介し、ソース電極１０２ａの一部および第１の領域１２０と重畳し、
かつドレイン電極１０２ｂとは重畳しないゲート電極１０８と、ゲート絶縁膜１０６およ
びゲート電極１０８上に設けられた層間絶縁膜１１０と、層間絶縁膜１１０に設けられた
コンタクトホール１３０において、ソース電極１０２ａまたはドレイン電極１０２ｂと接
続する配線１１６と、を有する。
なお、第１の領域１２０の少なくとも一部および第２の領域１２１の少なくとも一部は、
ソース電極１０２ａおよびドレイン電極１０２ｂ間に形成されている。
また、第１の領域１２０の電気抵抗値より第２の領域１２１の電気抵抗値は低く、第２の
領域１２１の電気抵抗値はドレイン電極１０２ｂの電気抵抗値よりも高い。
さらに、第２の領域１２１は、窒素、リン、もしくは砒素、または希ガスのうち、いずれ
か一以上の元素が含まれており、その濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３以上１×
１０２２ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
また、第２の領域１２１は、導電率が１０Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下、好ましく
は１００Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下とする。導電率が低すぎると、トランジスタ
のオン電流が低下してしまう。また、導電率が高すぎないようにすることによって、第２
の領域１２１で生じる電界の影響を和らげることができ、さらに、微細なトランジスタに
おいては、短チャネル効果を抑制することができる。
酸化物半導体膜１０４は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質な
どの状態をとる。
好ましくは、酸化物半導体膜１０４は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当
該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界
は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜に粒界（グレインバウンダリー
ともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動
度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５
°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
以上のような、酸化物半導体膜においてゲート電極とドレイン電極が重畳しないオフセッ
ト領域が形成された構造を有することによって、例えば本発明の一態様である半導体装置
を電力回路のスイッチなどに適用する場合に、ドレイン電極端における電界の集中を緩和
することができ、耐圧を向上させることができる。それにより、使用可能な電圧の幅が広
がり、様々なスイッチに用いることができる。さらに、本発明の一態様である半導体装置
は、上述したように電界集中を緩和させるとともに、オン電流の低下を極力抑えることが
できるという特徴を有する。
＜半導体装置の作製方法の一例＞
次に、図１に示した半導体装置の作製方法について、図２を用いて説明する。
図２（Ａ）に示すように、基板１００上に下地絶縁膜１０１、酸化物半導体膜１０４、ソ
ース電極１０２ａ、ドレイン電極１０２ｂおよびゲート絶縁膜１０６を形成する。
基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなど
の単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムまたはＧａＮなどの化合
物半導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素
子が設けられたものを、基板１００として用いてもよい。
また、基板１００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設
ける場合、可撓性基板上に直接的にトランジスタを作製してもよいし、他の基板にトラン
ジスタを作製した後、これを剥離し、可撓性基板に転置してもよい。なお、トランジスタ
を剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離層
を設けるとよい。
下地絶縁膜１０１は、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化
シリコン膜、酸化アルミニウム膜、酸化ガリウムまたは酸化ジルコニウム膜の単層または
積層とすればよい。
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いもの
を示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原
子％以下、シリコンが２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以
下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素
よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒
素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が
１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフ
ォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓ
ｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａ
ｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含
有比率は、その合計が１００原子％を超えない値をとる。
下地絶縁膜１０１は、加熱により酸素放出される膜を用いてもよい。
「加熱により酸素放出される」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素
の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔ
ｏｍｓ／ｃｍ３以上であることをいう。
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下
に説明する。
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、絶縁
膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算
することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分
値に対する原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び
絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求める
ことができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全て
が酸素分子由来と仮定する。質量数３２のものとしてＣＨ３ＯＨがあるが、存在する可能
性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸
素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が
極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数式１）
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値であ
る。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関
しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、
電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料と
して１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した
。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。絶縁膜においては、酸素原子に換算したときの
酸素の放出量は、酸素分子の放出量の２倍となる。
上記構成において、加熱により酸素放出される絶縁膜は、酸素が過剰な酸化シリコン（Ｓ
ｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））
とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位
体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定し
た値である。
下地絶縁膜から酸化物半導体膜に酸素が供給されることで、下地絶縁膜および酸化物半導
体膜の界面準位を低減できる。この結果、トランジスタの動作などに起因して生じうる電
荷などが、上述の下地絶縁膜および酸化物半導体膜の界面に捕獲されることを抑制するこ
とができ、電気特性の劣化の少ないトランジスタを得ることができる。
さらに、酸化物半導体膜の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半
導体の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、トラン
ジスタのしきい値電圧がマイナス方向にシフトしてしまう。この傾向はバックチャネル側
で生じる酸素欠損において顕著である。なお、本実施の形態におけるバックチャネルとは
、酸化物半導体膜において下地絶縁膜側の界面近傍を指す。下地絶縁膜から酸化物半導体
膜に酸素が十分に放出されることにより、しきい値電圧がマイナス方向へシフトする要因
である、酸化物半導体膜の酸素欠損を補うことができる。
即ち、酸化物半導体膜に酸素欠損が生じると、下地絶縁膜と酸化物半導体膜との界面にお
ける電荷の捕獲を抑制することが困難となるところ、下地絶縁膜に、加熱により酸素放出
される絶縁膜を設けることで、酸化物半導体膜および下地絶縁膜の界面準位、ならびに酸
化物半導体膜の酸素欠損を低減し、酸化物半導体膜および下地絶縁膜の界面における電荷
捕獲の影響を小さくすることができる。
酸化物半導体膜１０４は、スパッタリング法により、厚さ１ｎｍ以上１００ｎｍ以下の酸
化物半導体膜を成膜し、該酸化物半導体膜上にマスクを形成した後、当該マスクを用いて
酸化物半導体膜を選択的にエッチングして形成される。
酸化物半導体膜をエッチングするためのマスクは、フォトリソグラフィ工程、インクジェ
ット法、印刷法等を適宜用いることができる。また、酸化物半導体膜のエッチングはウエ
ットエッチングまたはドライエッチングを適宜用いることができる。
ここで、酸化物半導体膜を成膜するスパッタリング装置について、以下に詳細を説明する
。
酸化物半導体膜を成膜する処理室は、リークレートを１×１０−１０Ｐａ・ｍ３／秒以下
とすることが好ましく、それによりスパッタリング法により成膜する際、膜中への不純物
の混入を低減することができる。
リークレートを低くするには、外部リークのみならず内部リークを低減する必要がある。
外部リークとは、微小な穴やシール不良などによって真空系の外から気体が流入すること
である。内部リークとは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの
放出ガスに起因する。リークレートを１×１０−１０Ｐａ・ｍ３／秒以下とするためには
、外部リーク及び内部リークの両面から対策をとる必要がある。
外部リークを減らすには、成膜室の開閉部分はメタルガスケットでシールするとよい。メ
タルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された
金属材料を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リ
ークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどの不動態によっ
て被覆された金属材料を用いることで、メタルガスケットから生じる水素を含む放出ガス
が抑制され、内部リークも低減することができる。
処理室の内壁を構成する部材として、水素を含む放出ガスの少ないアルミニウム、クロム
、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の材料を鉄、
クロム及びニッケルなどを含む合金材料に被覆して用いてもよい。鉄、クロム及びニッケ
ルなどを含む合金材料は、剛性があり、熱に強く、また加工に適している。ここで、表面
積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低
減できる。あるいは、前述の成膜装置の部材をフッ化鉄、酸化アルミニウム、酸化クロム
などの不動態で被覆してもよい。
さらに、スパッタガスを処理室に導入する直前に、スパッタガスの精製機を設けることが
好ましい。このとき、精製機から成膜室までの配管の長さを５ｍ以下、好ましくは１ｍ以
下とする。配管の長さを５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影
響を長さに応じて低減できる。
処理室の排気は、ドライポンプなどの粗引きポンプと、スパッタイオンポンプ、ターボ分
子ポンプ及びクライオポンプなどの高真空ポンプとを適宜組み合わせて行うとよい。ター
ボ分子ポンプは大きいサイズの分子の排気が優れる一方、水素や水の排気能力が低い。そ
こで、例えば水の排気能力の高いクライオポンプ及び水素の排気能力の高いスパッタイオ
ンポンプを組み合わせることが有効となる。
処理室の内側に存在する吸着物は、内壁に吸着しているために成膜室の圧力に影響しない
が、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に
相関はないが、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱
離し、予め排気しておくことが重要である。なお、吸着物の脱離を促すために、成膜室を
ベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくする
ことができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性
ガスを導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離
速度をさらに大きくすることができる。
スパッタリング法において、プラズマを発生させるための電源装置は、ＲＦ電源装置、Ａ
Ｃ電源装置、ＤＣ電源装置等を適宜用いることができる。
酸化物半導体膜１０４として、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以
上の元素を含有する。このような酸化物半導体は、例えば、四元系金属酸化物であるＩｎ
−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ
系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物
、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ａｌ
−Ｚｎ−Ｏ系金属酸化物や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ
−Ｚｎ−Ｏ系金属酸化物や、一元系金属酸化物であるＺｎ−Ｏ系金属酸化物、Ｓｎ−Ｏ系
金属酸化物などのターゲットを用いて成膜することができる。また、上記酸化物半導体に
、例えばＳｉＯ２を含ませてもよい。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜
鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
また、酸化物半導体膜は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料の
薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれ
た一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ
、またはＧａ及びＣｏなどがある。
酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いる場合、ターゲットの一例とし
て、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットを、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚ
ｎＯ＝１：１：１［ｍｏｌ数比］の組成比とする。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚｎ
Ｏ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲット、またはＩｎ２Ｏ３：Ｇａ２
Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲット、Ｉｎ２Ｏ３：Ｇ
ａ２Ｏ３：ＺｎＯ＝２：１：８［ｍｏｌ数比］の組成比を有するターゲットを用いること
もできる。また、Ｉｎ２Ｏ３：ＺｎＯ＝２５：１［ｍｏｌ数比］〜１：４の組成比を有す
るターゲットを用いることもできる。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（ｍｏｌ数比に換算するとＩｎ２Ｏ
３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（ｍｏｌ数
比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ
＝１５：１〜１．５：１（ｍｏｌ数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：
４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子
数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
なお、スパッタリングガスは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、希ガ
ス及び酸素の混合ガスを適宜用いる。また、スパッタリングガスには、水素、水、水酸基
または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
また、成膜時の基板温度は１５０℃以上４５０℃以下、好ましくは２００℃以上３５０℃
以下である。１５０℃以上４５０℃以下、好ましくは２００℃以上３５０℃以下に基板を
加熱しながら成膜をすることによって、膜中への水分（水素を含む）などの混入を防ぐこ
とができる。また、ＣＡＡＣ−ＯＳ膜を形成することができる。
さらに、酸化物半導体膜成膜後に、基板１００に加熱処理を施して、酸化物半導体膜から
水素を放出させると共に、下地絶縁膜１０１に含まれる酸素の一部を、酸化物半導体膜１
０４と、下地絶縁膜１０１における酸化物半導体膜１０４との界面近傍に拡散させること
が好ましい。また、該加熱処理を行うことによって、より結晶性の高いＣＡＡＣ−ＯＳ膜
を形成することができる。
該加熱処理の温度は、酸化物半導体膜１０４から水素を放出させると共に、下地絶縁膜１
０１に含まれる酸素の一部を放出させ、さらには酸化物半導体膜１０４に拡散させる温度
が好ましく、代表的には、２００℃以上基板１００の歪み点未満、好ましくは２５０℃以
上４５０℃以下とする。
また該加熱処理は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いる
ことができる。ＲＴＡを用いることで、短時間に限り、基板の歪み点以上の温度で熱処理
を行うことができる。そのため、非晶質領域に対して結晶領域の割合の多い酸化物半導体
膜を形成するための時間を短縮することができる。
加熱処理は、不活性ガス雰囲気で行うことができ、代表的には、ヘリウム、ネオン、アル
ゴン、キセノン、クリプトン等の希ガス、または窒素雰囲気で行うことが好ましい。また
、酸素雰囲気及び減圧雰囲気で行ってもよい。処理時間は３分〜２４時間とする。処理時
間を長くするほど非晶質領域に対して結晶領域の割合の多い酸化物半導体膜を形成するこ
とができるが、２４時間を超える熱処理は生産性の低下を招くため好ましくない。
また、上記ＣＡＡＣ―ＯＳの作製方法は、本実施の形態に示す形成方法に限定されない。
このように、酸化物半導体膜の成膜工程において、処理室の圧力、処理室のリークレート
などにおいて、不純物の混入を極力抑えることによって、下地絶縁膜及び酸化物半導体膜
に含まれる水素などの不純物の混入を低減することができる。また、下地絶縁膜から酸化
物半導体膜への水素などの不純物の拡散を低減することができる。酸化物半導体に含まれ
る水素は、金属原子と結合する酸素と反応して水となると共に、酸素が脱離した格子（あ
るいは酸素が脱離した部分）には欠陥が形成されてしまう。
このため、酸化物半導体膜の成膜工程において、不純物を極めて減らすことにより、酸化
物半導体膜の欠陥を低減することが可能である。これらのことから、不純物をできるだけ
除去し、高純度化させたＣＡＡＣ―ＯＳ膜をチャネル領域とすることにより、トランジス
タに対する光照射やＢＴ試験前後でのしきい値電圧の変化量が少ないため、安定した電気
的特性を有することができる。
なお、酸化物半導体膜に用いることが可能な金属酸化物は、バンドギャップが２ｅＶ以上
、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、バンドギ
ャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができ
る。
ソース電極１０２ａおよびドレイン電極１０２ｂは、導電材料としてアルミニウム、チタ
ン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、
またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または
積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造
、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜と、そ
のチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層
構造などがある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用
いてもよい。なお、ソース電極１０２ａおよびドレイン電極１０２ｂは配線としても機能
する。
ゲート絶縁膜１０６は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウムまたは酸化ガリウムなどを用いればよく
、積層または単層で設ける。例えば、熱酸化法、ＣＶＤ法、スパッタリング法などで形成
すればよい。ゲート絶縁膜１０６は、加熱により酸素放出される膜を用いてもよい。ゲー
ト絶縁膜１０６に加熱により酸素放出される膜を用いることで、酸化物半導体に生じる酸
素欠損を補償することができ、トランジスタの電気特性の劣化を抑制できる。
また、ゲート絶縁膜１０６として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加
されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアル
ミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−
ｋ材料を用いることでゲートリークを低減できる。さらには、ｈｉｇｈ−ｋ材料と、酸化
シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸
化窒化アルミニウム、及び酸化ガリウムのいずれか一以上との積層構造とすることができ
る。ゲート絶縁膜１０６の厚さは、１ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以
上５０ｎｍ以下とするとよい。
次に、図２（Ｂ）に示すように、ゲート絶縁膜１０６上にゲート電極１０８を形成する。
該ゲート電極１０８は、導電膜を成膜し、該導電膜上にマスクを形成した後、当該マスク
を用いて導電膜を選択的にエッチングして形成される。また、ゲート電極１０８は、ソー
ス電極１０２ａと一部重畳し、ドレイン電極１０２ｂとは重畳しない。
ゲート電極１０８は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タン
グステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した
金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、ジル
コニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート
電極１０８は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含
むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チ
タン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二
層構造、窒化タンタル膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタ
ン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがあ
る。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネ
オジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは
窒化膜を用いてもよい。
また、ゲート電極１０８は、インジウム錫酸化物、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加し
たインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、
上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極１０８とゲート絶縁膜１０６との間に、ゲート絶縁膜１０６に接する材
料層として、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒
素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や
、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＺｎＮなど）を設けることが好ましい
。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、トランジスタの電
気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素
子を実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合、少なくとも
酸化物半導体膜１０４より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ−
Ｏ膜を用いる。
次に、図２（Ｃ）に示すように、酸化物半導体膜１０４にイオン１５０を添加する処理を
行う。
酸化物半導体膜１０４にイオン１５０を添加する方法として、イオンドーピング法または
イオンインプランテーション法を用いることができる。また、添加するイオン１５０とし
ては、窒素、リンもしくは砒素、または希ガスのうち、少なくとも一つを選択する。図２
（Ｃ）に示すようにイオン１５０の添加を行うことにより、ゲート電極１０８、ソース電
極１０２ａおよびドレイン電極１０２ｂがマスクとなるため、セルフアラインでイオン１
５０が添加される領域である第２の領域１２１、及びイオン１５０が添加されない領域で
ある第１の領域１２０が形成される。
さらに、イオン１５０が添加された第２の領域１２１は、イオン添加のダメージにより結
晶性が低減することによって、非晶質領域となる場合がある。また、イオンの添加量など
の添加条件を調節することによって、酸化物半導体膜へのダメージ量を低減させることに
より、完全な非晶質領域とならないように形成することもできる。
また、本実施に形態における酸化物半導体膜１０４へのイオン１５０の添加は、酸化物半
導体膜１０４を覆って、ゲート絶縁膜１０６が形成されている状態を示したが、酸化物半
導体膜１０４が露出している状態でイオン１５０の添加を行ってもよい。また、本実施の
形態ではソース電極１０２ａおよびドレイン電極１０２ｂがマスクとなり、ソース電極１
０２ａおよびドレイン電極１０２ｂの下層までイオン１５０を透過しない形態について示
したが、ソース電極１０２ａおよびドレイン電極１０２ｂの膜厚を小さくすることによっ
て、イオン１５０が透過できるような形態としても良い。その場合、ゲート電極１０８と
重畳していないソース電極１０２ａおよびドレイン電極１０２ｂの下層にある酸化物半導
体膜１０４に、第２の領域１２１が形成される。
さらに、上記イオン１５０の添加はイオンドーピング法またはイオンインプランテーショ
ン法などによる注入する以外の方法でも行うことができる。例えば、添加する元素を含む
ガス雰囲気にてプラズマを発生させて、被添加物に対してプラズマ処理を行うことによっ
て、イオンを添加することができる。上記プラズマを発生させる装置としては、ドライエ
ッチング装置やプラズマＣＶＤ装置、高密度プラズマＣＶＤ装置などを用いることができ
る。
また、上記イオン１５０を添加した後に、加熱処理を行ってもよい。
次に、図２（Ｄ）に示すように、ゲート絶縁膜１０６およびゲート電極１０８上に層間絶
縁膜１１０を形成し、該層間絶縁膜１１０に設けたコンタクトホール１３０において、ソ
ース電極１０２ａまたはドレイン電極１０２ｂと接続する配線１１６を形成する。
層間絶縁膜１１０の材料は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化
シリコン、酸化アルミニウム、窒化アルミニウムを単層または積層させて用いることがで
き、スパッタリング法、ＣＶＤ法などで成膜すればよい。
配線１１６の材料は、ゲート電極１０８と同様の構成とすればよい。
以上のような工程により作製した半導体装置を、例えば電力回路のスイッチなどの高いド
レイン電圧が印加されるトランジスタに用いた場合においても、ドレイン電極端の電界集
中を緩和することができるため、絶縁破壊を抑制することができる。また、電界集中を緩
和させるとともに、オン電流の顕著な低下を抑制することができる。
次に、図１に示す半導体装置について計算によるシミュレーションを行ったので、その結
果について以下に示す。また、比較のために図６に示す半導体装置についても同様のシミ
ュレーションを行い、併せて以下に説明する。
ここで、計算は下記の表１の条件により行った。なお、シミュレーションにより示す電界
強度は、ゲート電圧およびソース電圧を０Ｖとし、ドレイン電圧を１００Ｖとした場合の
電界強度を示している。
また、実効状態密度は温度３００Ｋにおけるものとし、ゲート電極にはタングステンを用
いて、ソース電極およびドレイン電極にはチタンとアルミニウムとチタンの順で３層積層
させて用いることを想定した値としている。
図７は、図６と同様の形態におけるトランジスタの電界分布についての計算結果を示す。
ソース電極５０２ａとドレイン５０２ｂ間の中央部をゼロとして、電界強度と長さ（μｍ
）の関係を示している。図６は、ゲート電極５０８の一部とドレイン電極５０２ｂの一部
が重畳している構造であり、図７より、電界強度はゲート絶縁膜５０６がドレイン電極５
０２ｂを乗り越える部分で最大であり、その電界強度は１．０×１０７［Ｖ／ｃｍ］程度
である。
一方で、図８は、図１と同様の形態におけるトランジスタの電界分布についての計算結果
を示している。ソース電極１０２ａとドレイン１０２ｂ間の中央部をゼロとして、電界強
度と長さ（μｍ）の関係を示している。図１は、ゲート電極１０８とドレイン電極１０２
ｂが重畳していない構造であり、図８より、電界強度はゲート電極１０８のドレイン電極
側の端部直下で最大であり、その電界強度は３．０×１０６［Ｖ／ｃｍ］程度である。
図７および図８を比較してわかるように、ゲート電極とドレイン電極を重畳させず、オフ
セット領域を設けた図１の構造を用いることにより、ドレイン電極端部の電界集中を効果
的に緩和できていることがわかる。また、図８で示されている電界集中箇所は、ゲート絶
縁膜が平坦な箇所に見られているが、図７で示されている電界集中箇所は、ゲート絶縁膜
が段差を乗り越えている箇所で見られ、よりゲート絶縁膜の絶縁耐圧は低下することが示
唆される。
次に、図６および図１と同様の形態における、ドレイン電流（Ｉｄ）―ドレイン電圧（Ｖ
ｄ）特性の比較を図９に示す。計算は下記の表２の条件により行った。
この図より、図１に示すようにゲート電極とドレイン電極を重畳させず、オフセット領域
を設けた構造のＩｄ−Ｖｄカーブ（カーブ１）は、図６に示すようにゲート電極とドレイ
ン電極を重畳させた構造のＩｄ−Ｖｄカーブ（カーブ２）に比べ、線形領域では電流値に
大きな差が見られるが、飽和領域では電流値に大きな差は見られないことがわかる。本発
明の一形態における半導体装置は、特にパワーデバイスに用いることが有効であり、パワ
ーデバイスは、ゲート電圧がソース電極およびドレイン電極間の電圧より低くなる領域（
つまり飽和領域）で用いることから、図１に示すようにゲート電極とドレイン電極との間
にオフセット領域を設けた構造においても、半導体装置のオン電流の損失の影響が非常に
小さいことがわかる。
以上説明したように、図１に示す半導体装置を用いることによって、ドレイン電極端にお
ける電界集中が十分に緩和されており、さらにそれによるオン電流の顕著な低下も見られ
ないことがわかる。
（実施の形態２）
本発明の一態様である半導体装置は、実施の形態１にて説明した構造に限定されない。本
実施の形態では、本発明の一態様である半導体装置であって、実施の形態１とは異なるも
のについて説明する。
図３は、本実施の形態の半導体装置を示す断面図である。
図３に示す半導体装置は、基板１００上に設けられた下地絶縁膜１０１と、下地絶縁膜１
０１上に離間して設けられたソース電極２０２ａおよびドレイン電極２０２ｂを設け、ソ
ース電極２０２ａおよびドレイン電極２０２ｂ上に設けられ、ソース電極２０２ａおよび
ドレイン電極２０２ｂと一部が接しており、第１の領域２２０および第２の領域２２１を
有する酸化物半導体膜２０４と、酸化物半導体膜２０４、ソース電極２０２ａおよびドレ
イン電極２０２ｂ上に設けられたゲート絶縁膜２０６と、ゲート絶縁膜２０６上に設けら
れ、ゲート絶縁膜２０６を介して、ソース電極２０２ａの一部および第１の領域２２０と
重畳し、かつドレイン電極２０２ｂとは重畳しないゲート電極２０８と、ゲート絶縁膜２
０６およびゲート電極２０８上に設けられた層間絶縁膜２１０と、層間絶縁膜２１０に設
けられたコンタクトホール２３０において、ソース電極２０２ａおよびドレイン電極２０
２ｂと接続する配線２１６と、を有する。
なお、第１の領域２２０の少なくとも一部および第２の領域２２１の少なくとも一部は、
ソース電極２０２ａおよびドレイン電極２０２ｂ間に形成されている。
このような構造を有することによって、本発明の一態様である半導体装置を例えば電力回
路のスイッチなどに適用する場合に、ドレイン電極端における電界集中を緩和することが
でき、耐圧を向上させることができる。それにより、使用可能な電圧の幅が広がり、様々
なスイッチに用いることができる。さらに、本発明の一態様である半導体装置は、上述し
たように電界集中を緩和させるとともに、オン電流の顕著な低下を抑えることができると
いう特徴を有する。
（実施の形態３）
本発明の一態様である半導体装置は、実施の形態１および実施の形態２にて説明した構造
に限定されない。本実施の形態では、本発明の一態様である半導体装置であって、実施の
形態１および実施の形態２とは異なるものについて説明する。
図４は、本実施の形態の半導体装置を示す断面図である。
図４に示す半導体装置は、基板１００上に設けられた下地絶縁膜１０１と、下地絶縁膜１
０１上に設けられたゲート電極３０８と、ゲート電極３０８上に形成されたゲート絶縁膜
３０６と、ゲート絶縁膜３０６上の第１の領域３２０および第２の領域３２１を有する酸
化物半導体膜３０４と、酸化物半導体膜３０４上に一部接して、離間して設けられたソー
ス電極３０２ａおよびドレイン電極３０２ｂと、酸化物半導体膜３０４、ソース電極３０
２ａおよびドレイン電極３０２ｂ上に設けられた層間絶縁膜３１０と、層間絶縁膜３１０
に設けられたコンタクトホール３３０において、ソース電極３０２ａおよびドレイン電極
３０２ｂと接続する配線３１６と、を有する。なお、ゲート電極３０８は、ゲート絶縁膜
３０６を介し、ソース電極３０２ａの一部および第１の領域３２０と重畳し、かつドレイ
ン電極３０２ｂとは重畳しない。
また、第１の領域３２０の少なくとも一部および第２の領域３２１の少なくとも一部は、
ソース電極３０２ａおよびドレイン電極３０２ｂ間に形成されている。
このような構造を有することによって、本発明の一態様である半導体装置を例えば電力回
路のスイッチなどに適用する場合に、ドレイン電極端における電界の集中を緩和すること
ができ、耐圧を向上させることができる。それにより、使用可能な電圧の幅が広がり、様
々なスイッチに用いることができる。さらに、本発明の一態様である半導体装置は、上述
したように電界集中を緩和させるとともに、オン電流の顕著な低下を抑えることができる
という特徴を有する。
（実施の形態４）
本発明の一態様である半導体装置は、実施の形態１乃至実施の形態３にて説明した構成に
限定されない。本実施の形態では、本発明の一態様である半導体装置であって、実施の形
態１乃至実施の形態３とは異なるものについて説明する。
図５は、本実施の形態の半導体装置を示す断面図である。
図５に示す半導体装置は、基板１００上に設けられた下地絶縁膜１０１と、下地絶縁膜１
０１上に設けられたゲート電極４０８と、ゲート電極４０８上に形成されたゲート絶縁膜
４０６と、ゲート絶縁膜４０６上に、離間して設けられたソース電極４０２ａおよびドレ
イン電極４０２ｂと、ソース電極４０２ａおよびドレイン電極４０２ｂ上に、ソース電極
４０２ａおよびドレイン電極４０２ｂに一部接して設けられた、第１の領域４２０および
第２の領域４２１を有する酸化物半導体膜４０４と、酸化物半導体膜４０４、ソース電極
４０２ａおよびドレイン電極４０２ｂ上に設けられた層間絶縁膜４１０と、層間絶縁膜４
１０に設けられたコンタクトホール４３０において、ソース電極４０２ａおよびドレイン
電極４０２ｂと接続する配線４１６と、を有する。なお、ゲート電極４０８は、ゲート絶
縁膜４０６を介し、ソース電極４０２ａの一部および第１の領域４２０と重畳し、かつド
レイン電極４０２ｂとは重畳しない。
また、第１の領域４２０の少なくとも一部および第２の領域４２１の少なくとも一部は、
ソース電極４０２ａおよびドレイン電極４０２ｂ間に形成されている。
このような構造を有することによって、本発明の一態様である半導体装置を例えば電力回
路のスイッチなどに適用する場合に、ドレイン電極端における電界の集中を緩和すること
ができ、耐圧を向上させることができる。それにより、使用可能な電圧の幅が広がり、様
々なスイッチに用いることができる。さらに、本発明の一態様である半導体装置は、上述
したように電界集中を緩和させるとともに、オン電流の顕著な低下を抑えることができる
という特徴を有する。
１００ 基板
１０１ 下地絶縁膜
１０４ 酸化物半導体膜
１０６ ゲート絶縁膜
１０８ ゲート電極
１１０ 層間絶縁膜
１１６ 配線
１２０ 第１の領域
１２１ 第２の領域
１３０ コンタクトホール
１５０ イオン
２０４ 酸化物半導体膜
２０６ ゲート絶縁膜
２０８ ゲート電極
２１０ 層間絶縁膜
２１６ 配線
２２０ 第１の領域
２２１ 第２の領域
２３０ コンタクトホール
３０４ 酸化物半導体膜
３０６ ゲート絶縁膜
３０８ ゲート電極
３１０ 層間絶縁膜
３１６ 配線
３２０ 第１の領域
３２１ 第２の領域
３３０ コンタクトホール
４０４ 酸化物半導体膜
４０６ ゲート絶縁膜
４０８ ゲート電極
４１０ 層間絶縁膜
４１６ 配線
４２０ 第１の領域
４２１ 第２の領域
４３０ コンタクトホール
５０４ 酸化物半導体膜
５０６ ゲート絶縁膜
５０８ ゲート電極
５１０ 層間絶縁膜
５１６ 配線
５３０ コンタクトホール
１０２ａ ソース電極
１０２ｂ ドレイン電極
２０２ａ ソース電極
２０２ｂ ドレイン電極
３０２ａ ソース電極
３０２ｂ ドレイン電極
４０２ａ ソース電極
４０２ｂ ドレイン電極
５０２ａ ソース電極
５０２ｂ ドレイン電極

Claims (3)

  1. 酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続された第１の導電膜と、
    前記酸化物半導体膜と電気的に接続された第２の導電膜と、
    第１の絶縁膜を介して前記酸化物半導体膜上に位置する領域を有する第３の導電膜と、
    前記第３の導電膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第４の導電膜と、を有し、
    前記第１の導電膜は、前記酸化物半導体膜の下に位置する領域を有し、
    前記第１の導電膜は、前記第４の導電膜と電気的に接続され、
    前記酸化物半導体膜は、第１の領域と、第２の領域と、を有し、
    前記第２の領域は、前記第１の領域よりも電気抵抗が低く、
    前記第２の領域は、前記第２の導電膜よりも電気抵抗が高く、
    前記第１の領域は、前記第３の導電膜と重なる領域を有し、
    前記第１の領域は、前記第１の導電膜と重なる領域を有し、
    前記第２の領域は、前記第３の導電膜と重ならない領域を有し、
    前記第３の導電膜は、前記第２の導電膜と重なる領域を有さないことを特徴とする半導体装置。
  2. 酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続された第１の導電膜と、
    前記酸化物半導体膜と電気的に接続された第２の導電膜と、
    第１の絶縁膜を介して前記酸化物半導体膜上に位置する領域を有する第３の導電膜と、
    前記第３の導電膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第４の導電膜と、を有し、
    前記第１の導電膜は、前記酸化物半導体膜の下に位置する領域を有し、
    前記第１の導電膜は、前記第４の導電膜と電気的に接続され、
    前記酸化物半導体膜は、第１の領域と、第２の領域と、を有し、
    前記第２の領域は、前記第１の領域よりも電気抵抗が低く、
    前記第２の領域は、前記第２の導電膜よりも電気抵抗が高く、
    前記第１の領域は、前記第３の導電膜と重なる領域を有し、
    前記第１の領域は、前記第１の導電膜と重なる領域を有し、
    前記第２の領域は、前記第３の導電膜と重ならない領域を有し、
    前記第３の導電膜は、前記第２の導電膜と重なる領域を有さず、
    前記第３の導電膜は、前記第１の導電膜と重なる領域を有することを特徴とする半導体装置。
  3. 酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続された第１の導電膜と、
    前記酸化物半導体膜と電気的に接続された第２の導電膜と、
    第１の絶縁膜を介して前記酸化物半導体膜上に位置する領域を有する第３の導電膜と、
    前記第３の導電膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第４の導電膜と、を有し、
    前記第１の導電膜は、前記酸化物半導体膜の下に位置する領域を有し、
    前記第１の導電膜は、前記第４の導電膜と電気的に接続され、
    前記酸化物半導体膜は、第１の領域と、第２の領域と、を有し、
    前記第２の領域は、前記第１の領域よりも電気抵抗が低く、
    前記第２の領域は、前記第２の導電膜よりも電気抵抗が高く、
    前記第１の領域は、前記第３の導電膜と重なる領域を有し、
    前記第１の領域は、前記第１の導電膜と重なる領域を有し、
    前記第２の領域は、前記第３の導電膜と重ならない領域を有し、
    前記第３の導電膜は、前記第２の導電膜と重なる領域を有さず、
    前記第４の導電膜は、前記第３の導電膜と同じ導電材料を含むことを特徴とする半導体装置。
JP2017149570A 2011-02-23 2017-08-02 半導体装置 Active JP6360604B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011037352 2011-02-23
JP2011037352 2011-02-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016167806A Division JP6189507B2 (ja) 2011-02-23 2016-08-30 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018118656A Division JP6611866B2 (ja) 2011-02-23 2018-06-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2017208570A JP2017208570A (ja) 2017-11-24
JP6360604B2 true JP6360604B2 (ja) 2018-07-18

Family

ID=46652006

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2012032353A Active JP5999918B2 (ja) 2011-02-23 2012-02-17 半導体装置
JP2016167806A Active JP6189507B2 (ja) 2011-02-23 2016-08-30 半導体装置
JP2017149570A Active JP6360604B2 (ja) 2011-02-23 2017-08-02 半導体装置
JP2018118656A Active JP6611866B2 (ja) 2011-02-23 2018-06-22 半導体装置
JP2019196123A Active JP6810783B2 (ja) 2011-02-23 2019-10-29 半導体装置
JP2020205491A Active JP7262435B2 (ja) 2011-02-23 2020-12-11 半導体装置
JP2022072174A Withdrawn JP2022101670A (ja) 2011-02-23 2022-04-26 半導体装置
JP2024018479A Pending JP2024040342A (ja) 2011-02-23 2024-02-09 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012032353A Active JP5999918B2 (ja) 2011-02-23 2012-02-17 半導体装置
JP2016167806A Active JP6189507B2 (ja) 2011-02-23 2016-08-30 半導体装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2018118656A Active JP6611866B2 (ja) 2011-02-23 2018-06-22 半導体装置
JP2019196123A Active JP6810783B2 (ja) 2011-02-23 2019-10-29 半導体装置
JP2020205491A Active JP7262435B2 (ja) 2011-02-23 2020-12-11 半導体装置
JP2022072174A Withdrawn JP2022101670A (ja) 2011-02-23 2022-04-26 半導体装置
JP2024018479A Pending JP2024040342A (ja) 2011-02-23 2024-02-09 半導体装置

Country Status (2)

Country Link
US (1) US8643007B2 (ja)
JP (8) JP5999918B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541781B2 (en) * 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN111477634B (zh) * 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
JP2014082356A (ja) * 2012-10-17 2014-05-08 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
WO2014065389A1 (en) * 2012-10-25 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Central control system
US9373711B2 (en) * 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112014006046T5 (de) 2013-12-27 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Licht emittierende Vorrichtung
US9401432B2 (en) * 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2016079639A1 (ja) * 2014-11-20 2016-05-26 株式会社半導体エネルギー研究所 半導体装置、回路基板および電子機器
US10615187B2 (en) 2016-07-27 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
WO2019082898A1 (ja) 2017-10-27 2019-05-02 富士フイルム株式会社 ５－ヒドロキシ－１ｈ－イミダゾール－４－カルボキサミド・３／４水和物の製造方法
CN116504815B (zh) * 2023-06-27 2024-02-06 南京邮电大学 一种高功率a-IGZO薄膜晶体管及其制备方法

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156989A (en) 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
JPH0472673A (ja) * 1990-07-13 1992-03-06 Casio Comput Co Ltd 薄膜トランジスタメモリおよびその製造方法
JP3730185B2 (ja) * 1990-11-16 2005-12-21 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPH05249495A (ja) * 1992-03-06 1993-09-28 Sony Corp 液晶表示装置
JPH07175084A (ja) * 1993-12-21 1995-07-14 Hitachi Ltd 液晶表示装置及びその製造方法
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
KR970006260B1 (ko) * 1994-01-07 1997-04-25 금성일렉트론 주식회사 박막트랜지스터 제조방법
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3368124B2 (ja) 1995-10-26 2003-01-20 キヤノン株式会社 過充電防止回路
TW439003B (en) * 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
US6800875B1 (en) * 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4211884B2 (ja) 1999-08-30 2009-01-21 株式会社リコー Ｌｄｍｏｓ型半導体装置の製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001251772A (ja) 2000-03-03 2001-09-14 Tokin Corp 半導体双方向スイッチ素子を用いた充放電保護装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
TWI467702B (zh) * 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007287732A (ja) * 2006-04-12 2007-11-01 Mitsubishi Electric Corp 薄膜トランジスタ、その製造方法、及び表示装置
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2009528670A (ja) * 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101217555B1 (ko) 2006-06-28 2013-01-02 삼성전자주식회사 접합 전계 효과 박막 트랜지스터
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008112909A (ja) * 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008225338A (ja) 2007-03-15 2008-09-25 Seiko Epson Corp 電気光学装置およびその製造方法、電子機器
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009010142A (ja) 2007-06-27 2009-01-15 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体で構成されたｈｆｅｔおよびその製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5388632B2 (ja) 2008-03-14 2014-01-15 株式会社半導体エネルギー研究所 半導体装置
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
JP5514447B2 (ja) * 2009-01-29 2014-06-04 株式会社半導体エネルギー研究所 半導体装置
US8198666B2 (en) * 2009-02-20 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a nonvolatile memory element having first, second and third insulating films
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010239123A (ja) 2009-03-12 2010-10-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20100244017A1 (en) * 2009-03-31 2010-09-30 Randy Hoffman Thin-film transistor (tft) with an extended oxide channel
US8581247B2 (en) * 2009-03-31 2013-11-12 Panasonic Corporation Flexible semiconductor device having gate electrode disposed within an opening of a resin film
JP2010263064A (ja) * 2009-05-07 2010-11-18 Videocon Global Ltd 薄膜トランジスタ、液晶表示装置及びこれらの製造方法
JP2010272706A (ja) * 2009-05-21 2010-12-02 Videocon Global Ltd 薄膜トランジスタ、液晶表示装置及びこれらの製造方法
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
CN102034750B (zh) * 2009-09-25 2015-03-11 北京京东方光电科技有限公司 阵列基板及其制造方法
KR101773641B1 (ko) 2010-01-22 2017-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120121931A (ko) 2010-02-19 2012-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8624239B2 (en) 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2016197761A (ja) 2016-11-24
JP6189507B2 (ja) 2017-08-30
JP5999918B2 (ja) 2016-09-28
JP7262435B2 (ja) 2023-04-21
JP2024040342A (ja) 2024-03-25
US8643007B2 (en) 2014-02-04
JP2017208570A (ja) 2017-11-24
JP6611866B2 (ja) 2019-11-27
JP2021048414A (ja) 2021-03-25
JP2018142748A (ja) 2018-09-13
JP6810783B2 (ja) 2021-01-06
JP2012191180A (ja) 2012-10-04
JP2020017761A (ja) 2020-01-30
JP2022101670A (ja) 2022-07-06
US20120211744A1 (en) 2012-08-23

Similar Documents

Publication Publication Date Title
JP6611866B2 (ja) 半導体装置
JP6253947B2 (ja) 半導体装置
JP6141777B2 (ja) 半導体装置の作製方法
JP6211643B2 (ja) トランジスタの作製方法
US8936965B2 (en) Semiconductor device and manufacturing method thereof
JP6053098B2 (ja) 半導体装置
JP2011129897A (ja) 薄膜トランジスタ
JP5927316B2 (ja) 半導体装置の作製方法
JP5657878B2 (ja) トランジスタの作製方法
JP6143423B2 (ja) 半導体装置の製造方法
JP6046794B2 (ja) トランジスタの作製方法
JP2015062250A (ja) トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180622

R150 Certificate of patent or registration of utility model

Ref document number: 6360604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250