JP6235775B2 - 半導体装置及び表示装置 - Google Patents

Description

開示される発明の一態様は、半導体装置、及び当該半導体装置を用いた表示装置に関する。

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。

表示装置において、トランジスタを用いて画素部、及び駆動回路部を同一基板上に形成する技術なども盛んに開発されている。

また、トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の半導体薄膜として酸化物半導体材料が注目されている。

例えば、トランジスタの活性層として、電子キャリア濃度が１０^１８／ｃｍ^３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。

特開２００６−１６５５２８号公報

このように、表示装置に好適に用いられるトランジスタであるが、表示装置の高精細化に伴い、画素数が増加し、画素のスイッチングを行うトランジスタ数が増加してしまう。トランジスタ数が増加することで、トランジスタの配置する面積が増加し、結果として開口率が低下し、表示装置の高精細化を達成するのに不利になる。

また、表示装置の高精細化に伴い、画素のスイッチングを行うトランジスタの高速動作が求められる。

このような問題に鑑み、トランジスタの配置する面積を縮小した半導体装置を提供することを目的の一とする。また、高速動作が可能なトランジスタを有した半導体装置を提供することを目的の一とする。

また、当該半導体装置を用いた表示装置において、トランジスタの配置する面積を縮小し、開口率を向上させ、高精細化を達成することを目的の一とする。

トランジスタを有する半導体装置において、高速動作を達成しつつ、トランジスタの配置する面積を縮小させる。具体的には、第１のトランジスタと、第２のトランジスタと、を積層して形成し、ゲート電極を共通化し、第１のトランジスタ、または第２のトランジスタに用いる半導体膜の少なくともいずれか一方を、酸化物半導体膜とする。トランジスタに用いる半導体膜として、酸化物半導体膜を用いることにより、電界効果移動度が高く、高速動作を実現できる。また、第１のトランジスタ、及び第２のトランジスタを積層して形成し、ゲート電極を共通化することで、トランジスタの配置する面積を縮小させることができる。より、詳細には以下の通りである。

開示する本発明の一態様は、第１の半導体膜と、第１の半導体膜上に形成された第１のソース電極、及び第１のドレイン電極と、第１の半導体膜上に形成された第１のゲート絶縁膜と、第１のゲート絶縁膜と接し、第１の半導体膜と重畳する領域に設けられたゲート電極と、を有した第１のトランジスタと、ゲート電極上に形成された第２のゲート絶縁膜と、第２のゲート絶縁膜と接し、ゲート電極と重畳する領域に設けられた第２の半導体膜と、第２の半導体膜上に形成された第２のソース電極、及び第２のドレイン電極と、を有した第２のトランジスタと、を有し、第１のトランジスタ、及び第２のトランジスタが積層して設けられ、第１の半導体膜、または第２の半導体膜の少なくともいずれか一方が、酸化物半導体膜である半導体装置である。

また、開示する本発明の他の一態様は、第１の半導体膜と、第１の半導体膜上に形成された第１のソース電極、及び第１のドレイン電極と、第１の半導体膜上に形成された第１のゲート絶縁膜と、第１のゲート絶縁膜と接し、第１の半導体膜と重畳する領域に設けられたゲート電極と、を有した第１のトランジスタと、ゲート電極上に形成された第２のゲート絶縁膜と、第２のゲート絶縁膜と接し、ゲート電極と重畳する領域に設けられた第２の半導体膜と、第２の半導体膜上に形成された絶縁膜と、絶縁膜上に形成され、第２の半導体膜と電気的に接続された第２のソース電極、及び第２のドレイン電極と、を有した第２のトランジスタと、を有し、第１のトランジスタ、及び第２のトランジスタが積層して設けられ、第１の半導体膜、または第２の半導体膜の少なくともいずれか一方が、酸化物半導体膜である半導体装置である。

また、開示する本発明の他の一態様は、第１のソース電極、及び第１のドレイン電極と、第１のソース電極、及び第１のドレイン電極上に形成された第１の半導体膜と、第１の半導体膜上に形成された第１のゲート絶縁膜と、第１のゲート絶縁膜と接し、第１の半導体膜と重畳する領域に設けられたゲート電極と、を有した第１のトランジスタと、ゲート電極上に形成された第２のゲート絶縁膜と、第２のゲート絶縁膜上に形成された第２のソース電極、及び第２のドレイン電極と、第２のゲート絶縁膜と接し、ゲート電極と重畳する領域に設けられ、第２のソース電極、及び第２のドレイン電極と電気的に接続された第２の半導体膜と、を有した第２のトランジスタと、を有し、第１のトランジスタ、及び第２のトランジスタが積層して設けられ、第１の半導体膜、または第２の半導体膜の少なくともいずれか一方が、酸化物半導体膜である半導体装置である。

上記各構成において、第１のトランジスタと、第２のトランジスタとの間に層間絶縁膜を有する構成が好ましい。また、第２の半導体膜上に、保護絶縁膜を有する構成が好ましい。

第１のトランジスタと、第２のトランジスタの間に層間絶縁膜を有する構成とすることで、第２のトランジスタに用いる第２のゲート絶縁膜の被覆性を向上させることができる。また、第２の半導体膜上に、保護絶縁膜を有する構成とすることで、第２のソース電極、及び第２のドレイン電極を形成時、第２の半導体膜に付着する不純物が低減し、第２のトランジスタの信頼性を向上させることができる。

また、上記各構成において、酸化物半導体膜は、インジウム、亜鉛、ガリウム、ジルコニウム、スズ、ガドリニウム、チタン、及びセリウムの酸化物の中から、少なくともいずれか一種を含む構成が好ましい。また、酸化物半導体膜は、結晶部を含み、結晶部は、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルに平行な方向に揃う構成が好ましい。

このような酸化物半導体膜を用いることで、電界効果移動度が高く、高速動作可能な半導体装置を実現できる。

また、本明細書等に開示される酸化物半導体膜は、エネルギーギャップが２．８ｅＶ乃至３．２ｅＶであり、シリコンのエネルギーギャップ１．１ｅＶと比較して大きい。また、酸化物半導体膜の少数キャリアは、１×１０^−９／ｃｍ^３であり、シリコンの真性キャリア密度の１×１０^１１／ｃｍ^３と比較して極めて小さい。

酸化物半導体膜の多数キャリア（電子）は、トランジスタのソースから流れるのみである。また、チャネル形成領域を完全空乏化することが可能であるため、トランジスタのオフ電流を極めて小さくすることが可能である。酸化物半導体膜を用いたトランジスタのオフ電流は、室温において、１０ｙＡ／μｍ以下、８５℃〜９５℃においても、１ｙＡ／μｍ以下となり、極めて小さい。

したがって、酸化物半導体膜を用いたトランジスタは、Ｓ値が小さくなり、理想的な値が得られる。また、当該トランジスタは、信頼性が高い。

また、上記各構成において、第１のトランジスタ、及び第２のトランジスタは、画素のスイッチング素子として用いることができる。

また、本発明の他の一態様は、上記構成の半導体装置を有する表示装置である。

特に、上記構成の半導体装置を表示装置の画素部における画素のスイッチング素子として用いることで、開口率を向上させ、高精細化を達成することができる。

トランジスタの配置する面積を縮小した半導体装置を提供することができる。また、高速動作が可能なトランジスタを有した半導体装置を提供することができる。また、当該半導体装置を用いた表示装置において、トランジスタの配置する面積を縮小し、開口率を向上させ、高精細化を達成することができる。

半導体装置の一態様を示す上面図、及び断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一態様を示す上面図、及び断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一態様を示す上面図、及び断面図。 半導体装置の一態様を示す上面図、及び断面図。 表示装置の一形態を示す上面図、及び画素構成図。 表示装置の一形態を示す断面図。 電子機器を示す図。 電子機器を示す図。

以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。

なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。

なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁膜上のゲート電極」の表現であれば、ゲート絶縁膜とゲート電極との間に他の構成要素を含むものを除外しない。

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

（実施の形態１）
本実施の形態では、半導体装置、及び半導体装置の作製方法の一形態を、図１乃至図３を用いて説明する。

〈半導体装置の構成例〉
図１（Ａ）、及び図１（Ｂ）に半導体装置の一形態として、トランジスタの上面図、及び断面図を示す。なお、図１（Ａ）は、上面図を示し、図１（Ｂ）は、図１（Ａ）におけるＸ１−Ｙ１に係る断面図に相当する。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタの構成要素の一部（例えば、第１のゲート絶縁膜１１０など）を省略して図示している。

図１（Ａ）、及び図１（Ｂ）に示す半導体装置は、基板１０２上に形成された下地絶縁膜１０４と、下地絶縁膜１０４上に形成された第１の半導体膜１０６と、第１の半導体膜１０６上に形成された第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂと、第１の半導体膜１０６上に形成された第１のゲート絶縁膜１１０と、第１のゲート絶縁膜１１０と接し、第１の半導体膜１０６と重畳する領域に設けられたゲート電極１１２と、を有した第１のトランジスタ１５０と、ゲート電極１１２上に形成された第２のゲート絶縁膜１１６と、第２のゲート絶縁膜１１６と接し、ゲート電極１１２と重畳する領域に設けられた第２の半導体膜１１８と、第２の半導体膜１１８上に形成された第２のソース電極１２０ａ、及び第２のドレイン電極１２０ｂと、を有した第２のトランジスタ１５２と、を有し、第１のトランジスタ１５０、及び第２のトランジスタ１５２が積層して設けられている。

また、図１に示す半導体装置は、第１のトランジスタ１５０と、第２のトランジスタ１５２の間に層間絶縁膜１１４を含む構成、または第２のトランジスタ１５２上に絶縁膜１２２、及び平坦化絶縁膜１２４を含む構成としてもよい。

また、第１の半導体膜１０６、または第２の半導体膜１１８の少なくともいずれか一方が、酸化物半導体膜である。第１の半導体膜１０６、または第２の半導体膜１１８に酸化物半導体膜を用いることで、電界効果移動度が高く、高速動作が可能な半導体装置とすることができる。

なお、本実施の形態においては、第１の半導体膜１０６、及び第２の半導体膜１１８は、いずれも酸化物半導体膜を用いた構成について説明を行う。第１の半導体膜１０６、及び第２の半導体膜１１８の電気的特性を同等としたい場合においては、このように、第１の半導体膜１０６、及び第２の半導体膜１１８ともに酸化物半導体膜とすることが好適である。

また、第１のトランジスタ１５０と、第２のトランジスタ１５２は、ゲート電極１１２が共通である。すなわち、第１のトランジスタ１５０は、第１の半導体膜１０６上に第１のゲート絶縁膜１１０を介してゲート電極１１２が設けられたトップゲート型のトランジスタであり、第２のトランジスタ１５２は、ゲート電極１１２上に第２のゲート絶縁膜１１６を介して、第２の半導体膜１１８が設けられたボトムゲート型のトランジスタである。第１のトランジスタ１５０、と第２のトランジスタ１５２と、を積層して形成し、ゲート電極１１２を共通して用いることで、トランジスタの配置する面積を縮小することができる。また、第１のトランジスタ１５０と、第２のトランジスタ１５２と、でゲート電極１１２を共通して用いることで、トランジスタの作製工程数、または材料等を抑制することができる。

なお、その他の構成要素の詳細については、後述する半導体装置の作製方法において、図２、及び図３を用いて説明する。

〈半導体装置の作製方法１〉
以下、図２、及び図３を用いて、本実施の形態に係る図１に示す半導体装置の作製方法の一例について説明する。

まず、基板１０２を準備する。基板１０２に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などの基板を用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能である。

また、基板１０２として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓性基板上に第１の半導体膜１０６、及び第２の半導体膜１１８を含む第１のトランジスタ１５０、及び第２のトランジスタ１５２を直接作製してもよいし、他の作製基板に第１の半導体膜１０６、及び第２の半導体膜１１８を含む第１のトランジスタ１５０、及び第２のトランジスタ１５２を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と第１の半導体膜１０６を含む第１のトランジスタ１５０との間に剥離層を設けるとよい。

次に、基板１０２上に下地絶縁膜１０４を形成する（図２（Ａ）参照）。下地絶縁膜１０４は、基板１０２からの水素、水分、アルカリ金属などの不純物元素の拡散を防止する効果があり、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、酸化ガリウム、またはこれらの混合材料を含む膜から選ばれた一、または複数の膜による積層構造により形成することができる。

また、下地絶縁膜１０４のその他の効果としては、のちに形成される第１の半導体膜１０６に酸素を供給することができる。例えば、下地絶縁膜１０４として、過剰酸素を含む絶縁膜を用いて、第１の半導体膜１０６として、酸化物半導体膜を用いた場合、当該下地絶縁膜１０４を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜に酸素を供給し、酸化物半導体膜中の酸素欠損を補填することができる。特に、下地絶縁膜１０４中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、下地絶縁膜１０４として、ＳｉＯ_２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜を下地絶縁膜１０４として用いることで、酸化物半導体膜に酸素を供給することができ、当該酸化物半導体膜を用いた第１のトランジスタ１５０のトランジスタ特性を良好にすることができる。

ただし、下地絶縁膜１０４は、設けない構成としても良い。例えば、基板１０２からの水、水分、アルカリ金属等の不純物が拡散しない基板等を用いることで、基板１０２上に第１の半導体膜１０６を直接形成してもよい。ただし、本実施の形態に示すように、下地絶縁膜１０４を設ける構成とした方が望ましい。

また、下地絶縁膜１０４を形成する前に、基板１０２に対してプラズマ処理等を行っても良い。プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板１０２側にＲＦ電源を用いて電圧を印加して基板１０２近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、基板１０２表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。

次に、下地絶縁膜１０４上に酸化物半導体膜を成膜し、フォトリソグラフィ工程、及びエッチング工程を行い第１の半導体膜１０６を形成する（図２（Ａ）参照）。

なお、下地絶縁膜１０４、及び第１の半導体膜１０６は、大気に触れさせることなく連続して成膜するのが好ましい。大気に触れさせることなく連続して成膜することで、下地絶縁膜１０４と、第１の半導体膜１０６との界面に不純物の付着、または混入を抑制することができる。

第１の半導体膜１０６は、酸化物半導体膜を用いることができる。酸化物半導体膜は、単結晶、多結晶（ポリクリスタルともいう）、微結晶、または非晶質などの状態をとる。

また、第１の半導体膜１０６に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、または複数種が含まれていることが好ましい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ：Ｇａ：Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

また、酸化物半導体膜の成膜工程において、酸化物半導体膜に水素、または水がなるべく含まれないことが好ましい。例えば、酸化物半導体膜の成膜工程の前処理として、スパッタリング装置の予備加熱室で下地絶縁膜１０４が形成された基板１０２を予備加熱し、基板１０２、及び下地絶縁膜１０４に吸着した水素、水分などの不純物を脱離し排気することが好ましい。また、酸化物半導体膜の成膜時、残留水分が排気された成膜室（成膜チャンバーともいう）で行うことが好ましい。

なお、予備加熱室、及び成膜室の水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した、予備加熱室、及び成膜室は、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、第１の半導体膜１０６に含まれる水素、水分などの不純物の濃度を低減できる。

なお、本実施の形態では、第１の半導体膜１０６としてＩｎ−Ｇａ−Ｚｎ系酸化物をスパッタリング法により成膜する。また、第１の半導体膜１０６は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。

第１の半導体膜１０６として、Ｉｎ−Ｇａ−Ｚｎ系酸化物をスパッタリング法で作製するためのターゲットとしては、例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２の金属酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝２：１：３の金属酸化物ターゲットを用いることができる。ただし、第１の半導体膜１０６に用いることのできるターゲットは、これらのターゲットの材料、及び組成に限定されるものではない。

また、第１の半導体膜１０６を上述した金属酸化物ターゲットを用いて形成した場合、ターゲットの組成と、基板上に形成される薄膜の組成と、が異なる場合がある。例えば、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いた場合、成膜条件にも依存するが、薄膜である第１の半導体膜１０６として用いる酸化物半導体膜の組成は、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：０．６〜０．８［ｍｏｌ比］となる場合がある。これは、第１の半導体膜１０６として用いる酸化物半導体膜の成膜中において、ＺｎＯが昇華する、またはＩｎ_２Ｏ_３、Ｇａ_２Ｏ_３、ＺｎＯの各成分のスパッタリングレートが異なるためだと考えられる。

したがって、所望の組成の薄膜を形成したい場合においては、予め金属酸化物ターゲットの組成を調整する必要がある。例えば、薄膜である第１の半導体膜１０６の組成を、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ比］とする場合においては、金属酸化物ターゲットの組成を、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１．５［ｍｏｌ比］とすればよい。すなわち、金属酸化物ターゲットのＺｎＯの含有量を予め多くすればよい。ただし、ターゲットの組成は、上記数値に限定されず、成膜条件や、形成される薄膜の組成により適宜調整することができる。また、金属酸化物ターゲットのＺｎＯの含有量を多くすることにより、得られる薄膜の結晶性が向上するため好ましい。

また、金属酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した第１の半導体膜１０６を緻密な膜とすることができる。

また、第１の半導体膜１０６を成膜する際に用いるスパッタリングガスとしては、水素、水、水酸基、または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。

また、第１の半導体膜１０６として用いる酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とすることが好ましい。ここで、第１の半導体膜１０６に用いることができるＣＡＡＣ−ＯＳ膜について、以下詳細な説明を行う。

ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射によるトランジスタの電気特性の変動を低減することが可能である。また、しきい値の変動、及びバラツキを抑制できる。よって、当該トランジスタは、信頼性が高い。

また、結晶部、または結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができる。さらに、結晶部、または結晶性を有する酸化物半導体膜表面の平坦性を高めることによって、該酸化物半導体を用いたトランジスタは、アモルファス状態の酸化物半導体を用いたトランジスタ以上の電界効果移動度を得ることができる。酸化物半導体膜表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が０．１５ｎｍ以下、好ましくは０．１ｎｍ以下の表面上に形成するとよい。

なお、Ｒａは、ＪＩＳ Ｂ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。

ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。

また、第１の半導体膜１０６として、ＣＡＡＣ−ＯＳ膜を適用する場合、該ＣＡＡＣ−ＯＳ膜を形成する方法としては、三つ挙げられる。一つめは、成膜温度を２００℃以上４５０℃以下として酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。二つめは、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。三つめは、一層目の酸化物半導体膜を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。

また、基板１０２を加熱しながら成膜することにより、成膜した第１の半導体膜１０６に含まれる水素や水などの不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減されるため好ましい。また、第１の半導体膜１０６を、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、蒸着法、塗布法などで成膜してもよい。

なお、第１の半導体膜１０６として、ＣＡＡＣ−ＯＳ膜以外の結晶性を有する酸化物半導体膜（単結晶または微結晶）を成膜する場合には、成膜温度は特に限定されない。

また、本実施の形態において、第１の半導体膜１０６の形成方法としては、ドライエッチング法により酸化物半導体膜のエッチングを行う。エッチングガスには、ＢＣｌ_３、Ｃｌ_２、Ｏ_２等を用いることができる。エッチング速度の向上にはＥＣＲやＩＣＰなどの高密度プラズマ源を用いたドライエッチング装置を用いることができる。

また、第１の半導体膜１０６の形成後、第１の半導体膜１０６に対して、熱処理を行ってもよい。当該熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。当該熱処理を行うことで、第１の半導体膜１０６として用いた酸化物半導体膜より過剰な水素（水や水酸基を含む）を除去することが可能である。なお、当該熱処理は、本明細書等において、脱水化処理（脱水素化処理）と記す場合がある。

当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、第１の半導体膜１０６は大気に触れさせず、水や水素の混入が生じないようにする。

熱処理装置は、電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。

例えば、当該熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。

なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。

また、上述の脱水化処理（脱水素化処理）を行うと、酸化物半導体膜を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。よって、脱水化処理（脱水素化処理）を行った場合、酸化物半導体膜中に、酸素を供給することが好ましい。酸化物半導体膜中に酸素を供給することにより、膜中の酸素欠損を補填することができる。

酸化物半導体膜中の酸素欠損を補填する方法の一例としては、酸化物半導体膜に対して脱水化処理（脱水素化処理）を行った後、同じ炉に高純度の酸素ガス、高純度の亜酸化窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入すればよい。酸素ガス、または亜酸化窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガス、または亜酸化窒素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち、酸素ガスまたは亜酸化窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

また、酸化物半導体膜中に酸素を供給する方法の一例としては、酸化物半導体膜に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を添加することで、酸化物半導体膜中に酸素を供給してもよい。酸素の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いる。

また、第１の半導体膜１０６として、酸化物半導体膜を用い、当該酸化物半導体膜中に酸素を供給する方法の一例としては、下地絶縁膜１０４、または後に形成される第１のゲート絶縁膜１１０等を加熱することにより、酸素の一部を脱離させ、酸化物半導体膜に酸素を供給してもよい。

上述のように、酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、または水分を除去して不純物が極力含まれないように高純度化し、脱水化処理（脱水素化処理）によって同時に減少してしまった酸素を酸化物半導体に加える、または酸素を供給し酸化物半導体膜の酸素欠損を補填することが好ましい。また、本明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素化処理と記す場合がある、または酸化物半導体膜に含まれる酸素を化学量論的組成よりも多くする場合を過酸素化処理と記す場合がある。

なお、上述の方法では、酸化物半導体膜を島状に加工した後に脱水化処理（脱水素化処理）、および加酸素化処理を行う構成について説明したが、開示する発明の一態様はこれに限定して解釈されない。酸化物半導体膜を島状に加工する前に、当該処理を行ってもよい。また、後に形成される層間絶縁膜１１４の形成後に、加熱処理を行い、下地絶縁膜１０４、または第１のゲート絶縁膜１１０等から、酸化物半導体膜に酸素を供給してもよい。

このように、第１の半導体膜１０６として、用いることのできる酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化またはｉ型に限りなく近い酸化物半導体膜とすることができる。このような酸化物半導体膜中には、ドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０^１１／ｃｍ^３未満である。

また、第１の半導体膜１０６として、酸化物半導体膜を用いる場合、当該酸化物半導体膜は、銅、アルミニウム、塩素などの不純物がほとんど含まれない高純度化されたものであることが望ましい。トランジスタの作製工程において、これらの不純物が酸化物半導体膜に混入または酸化物半導体膜表面に付着する恐れのない工程を適宜選択することが好ましい。また、これらの不純物が酸化物半導体膜表面に付着した場合には、シュウ酸や希フッ酸などに曝す、またはプラズマ処理（Ｎ_２Ｏプラズマ処理など）を行うことにより、酸化物半導体膜表面の不純物を除去することが好ましい。具体的には、酸化物半導体膜の銅濃度は１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。また、酸化物半導体膜のアルミニウム濃度は１×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。また、酸化物半導体膜の塩素濃度は２×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体膜は成膜直後において、化学量論的組成より酸素が多い過飽和の状態とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体膜を成膜する場合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく、特に酸素雰囲気（酸素ガス１００％）で成膜を行うことが好ましい。例えば、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯ）を用い、成膜ガスの酸素の占める割合が多い条件（特に酸素ガス１００％の雰囲気）で成膜すると、成膜温度を３００℃以上としても、膜中からＺｎの放出が抑えられる。

また、酸化物半導体膜は水素などの不純物が十分に除去される、または、十分な酸素が供給されて酸素が過飽和の状態とされることにより、高純度化されたものであることが望ましい。具体的には、酸化物半導体膜の水素濃度は５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、望ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より望ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。また、十分な酸素が供給されて酸素が過飽和の状態とするため、酸化物半導体膜を包みこむように過剰酸素を含む絶縁膜（ＳｉＯｘなど）を接して設けると好ましい。

過剰酸素を含む絶縁膜は、ＰＥ−ＣＶＤ法やスパッタリング法における成膜条件を適宜設定して膜中に酸素を多く含ませたＳｉＯｘ膜や、酸化窒化シリコン膜を用いる。また、さらに過剰酸素を絶縁膜に含ませたい場合には、イオン注入法やイオンドーピング法やプラズマ処理によって、絶縁膜中に酸素を添加する。

また、過剰酸素を含む絶縁膜の水素濃度が、７．２×１０^２０ａｔｏｍｓ／ｃｍ^３以上である場合には、トランジスタの初期特性のバラツキの増大、トランジスタの電気特性に関するＬ長依存性の増大、さらにＢＴストレス試験において大きく劣化するため、過剰酸素を含む絶縁膜の水素濃度は、７．２×１０^２０ａｔｏｍｓ／ｃｍ^３未満とする。すなわち、酸化物半導体膜の水素濃度は５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、且つ、過剰酸素を含む絶縁膜の水素濃度は、７．２×１０^２０ａｔｏｍｓ／ｃｍ^３未満とすることが好ましい。

さらに酸化物半導体膜を包み、且つ、過剰酸素を含む絶縁膜の外側に配置されるように、酸化物半導体膜の酸素の放出を抑えるブロッキング膜（ＡｌＯｘなど）を設けると好ましい。

過剰酸素を含む絶縁膜、またはブロッキング膜で酸化物半導体膜を包み込むことで、酸化物半導体膜において化学量論的組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。例えば、酸化物半導体膜がＩＧＺＯの場合、化学量論的組成の一例はＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４［原子数比］であるため、酸素の原子数比が４または４以上含む状態となる。

次に、第１の半導体膜１０６上に導電膜を形成し、フォトリソグラフィ工程、及びエッチング工程を行い、第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂを形成する（図２（Ｂ）参照）。

第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂに用いることのできる導電膜としては、後の加熱処理に耐えられる材料を用いる。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側、上側の一方、または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜、またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。

また、第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂに用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ_２Ｏ_３−ＳｎＯ_２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ_２Ｏ_３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。

次に、第１の半導体膜１０６、及び第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂ上に第１のゲート絶縁膜１１０を形成する（図２（Ｃ）参照。）

また、第１のゲート絶縁膜１１０の膜厚は、例えば１ｎｍ以上５００ｎｍ以下とすることができる。なお、第１のゲート絶縁膜１１０の作製方法に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＰＥ−ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いて第１のゲート絶縁膜１１０を作製することができる。

また、第１のゲート絶縁膜１１０の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を用いることができる。また、第１のゲート絶縁膜１１０は、第１の半導体膜１０６が酸化物半導体膜である場合、第１の半導体膜１０６と接する部分において過剰酸素を含む絶縁膜とすることが好ましい。特に、第１のゲート絶縁膜１１０は、膜中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、第１のゲート絶縁膜１１０として、酸化シリコン膜を用いる場合には、ＳｉＯ_２＋α（ただし、α＞０）とすることが好ましい。本実施の形態では、第１のゲート絶縁膜１１０として、ＳｉＯ_２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜を第１のゲート絶縁膜１１０として用いることで、下地絶縁膜１０４と同様に、第１の半導体膜１０６として用いる酸化物半導体膜に酸素を供給することができ、電気特性を良好にすることができる。

また、第１のゲート絶縁膜１１０のその他の材料としては、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ（ｘ＞０、ｙ＞０、ｚ＞０））、ハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることができる。このような材料を用いることでゲートリーク電流を低減できる。さらに、第１のゲート絶縁膜１１０は、単層構造としても良いし、積層構造としても良い。

次に、第１のゲート絶縁膜１１０上に、ゲート電極（これと同じ層で形成される配線を含む）となる導電膜を成膜する。ゲート電極となる導電膜としては、例えば、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いることができる。また、ゲート電極に用いる導電膜としては、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ_２Ｏ_３−ＳｎＯ_２、ＩＴＯと略記する場合がある）、インジウム亜鉛酸化物（Ｉｎ_２Ｏ_３−ＺｎＯ）、または、これらの金属酸化物材料にシリコン、または酸化シリコンを含有させたものを用いることができる。ゲート電極に用いる導電膜は、上記の材料を用いて単層、または積層して形成することができる。形成方法も特に限定されず、蒸着法、ＰＥ−ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。

次に、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って、ゲート電極１１２を形成した後、レジストマスクを除去する。なお、この段階で第１のトランジスタ１５０が形成される（図２（Ｃ）参照）。

また、ゲート電極１１２を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、ゲート電極１１２のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。

次に、第１のゲート絶縁膜１１０、及びゲート電極１１２上に絶縁膜１１３を形成する（図２（Ｄ）参照）。

絶縁膜１１３としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化ハフニウム膜などの酸化物絶縁膜を単層、または積層して用いればよい。また、上述の酸化物絶縁膜上に、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、または積層をさらに形成してもよい。例えば、スパッタリング法を用いて、ゲート電極１１２側から順に酸化シリコン膜、及び酸化アルミニウム膜の積層を形成する。

また、絶縁膜１１３として、緻密性の高い無機絶縁膜を設けてもよい。例えば、スパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ^３以上、好ましくは３．６ｇ／ｃｍ^３以上）とすることによって、第１のトランジスタ１５０に安定な電気特性を付与することができる。膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｉｏｎ）によって測定することができる。

第１のトランジスタ１５０上に設けられる無機絶縁膜として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。したがって、第１の半導体膜１０６を酸化物半導体膜とした場合、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物を酸化物半導体膜への混入、及び酸化物半導体膜を構成する主成分材料である酸素の放出を防止する保護膜として機能する。

なお、絶縁膜１１３上に、さらに平坦化絶縁膜を設けても良い。平坦化絶縁膜としては、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。

次に、絶縁膜１１３に研磨（切削、研削）処理を行い、ゲート電極１１２が露出するように絶縁膜１１３の一部を除去する。当該研磨処理によって、ゲート電極１１２上の絶縁膜１１３が除去され、層間絶縁膜１１４が形成される（図３（Ａ）参照）。

研磨（切削、研削）方法としては、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理を好適に用いることができる。

なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うことが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、被研磨面の平坦性をより向上させることができる。

研磨（研削、研磨）方法は、上述したＣＭＰ処理以外の方法を用いてもよい。または、ＣＭＰ処理等の研磨処理と、エッチング（ドライエッチング、ウェットエッチング）処理や、プラズマ処理などを組み合わせてもよい。例えば、ＣＭＰ処理後、ドライエッチング処理やプラズマ処理（逆スパッタリングなど）を行い、処理表面の平坦性向上を図ってもよい。研磨処理に、エッチング処理、プラズマ処理などを組み合わせて行う場合、工程順は特に限定されず、絶縁膜１１３の材料、膜厚、及び表面の凹凸状態に合わせて適宜設定すればよい。

また、本実施の形態においては、ゲート電極１１２の上端部は、層間絶縁膜１１４の上端部と概略一致している。ただし、ゲート電極１１２の形状は、絶縁膜１１３の研磨処理の条件によって異なる。例えば、ゲート電極１１２は、層間絶縁膜１１４より膜厚方向に突出した形状、または層間絶縁膜１１４より膜厚方向に後退した形状となる場合がある。

次に、層間絶縁膜１１４、及びゲート電極１１２上に第２のゲート絶縁膜１１６を形成する（図３（Ｂ）参照）。

第２のゲート絶縁膜１１６としては、第１のゲート絶縁膜１１０と同様の材料、及び手法により形成することができる。

次に、第２のゲート絶縁膜１１６上に、酸化物半導体膜を成膜し、フォトリソグラフィ工程、及びエッチング工程を行い第２の半導体膜１１８を形成する（図３（Ｂ）参照）。また、第２の半導体膜１１８として用いる酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜とすることが好ましい。

第２の半導体膜１１８としては、第１の半導体膜１０６と同様の材料、及び手法により形成することができる。

次に、第２の半導体膜１１８上に導電膜を形成し、フォトリソグラフィ工程、及びエッチング工程を行い、第２のソース電極１２０ａ、及び第２のドレイン電極１２０ｂを形成する。なお、この段階で第２のトランジスタ１５２が形成される（図３（Ｃ）参照）。

第２のソース電極１２０ａ、及び第２のドレイン電極１２０ｂとしては、第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂと同様の材料、及び手法により形成することができる。

次に、第２のトランジスタ１５２上に、絶縁膜１２２、及び平坦化絶縁膜１２４を形成する（図３（Ｄ）参照）。

絶縁膜１２２としては、絶縁膜１１３と同様の材料、及び手法により形成することができる。また、平坦化絶縁膜１２４としては、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。

以上の工程によって、本発明の一態様である半導体装置が形成される。

本実施の形態に示す半導体装置は、第１の半導体膜、または第２の半導体膜の少なくともいずれか一方が、酸化物半導体膜である。第１の半導体膜、または第２の半導体膜に酸化物半導体膜を用いることで、電界効果移動度が高く、高速動作が可能な半導体装置とすることができる。

また、第１の半導体膜を有した第１のトランジスタと、第２の半導体膜を有した第２のトランジスタと、を積層して形成し、ゲート電極を共通して用いることで、トランジスタの配置する面積を縮小することができる。第１のトランジスタと、第２のトランジスタと、でゲート電極を共通して用いることで、トランジスタの工程数、または材料等を抑制することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、実施の形態１の図１に示した半導体装置の変形例、及び実施の形態１の図２、及び図３に示した半導体装置の作製方法と異なる作製方法について、図４乃至図６を用いて説明を行う。なお、図１乃至図３で示した符号については、同様の符号を用い、その繰り返しの説明は省略する。

〈半導体装置の構成例（変形例１）〉
図４（Ａ）、及び図４（Ｂ）に半導体装置の一形態として、トランジスタの上面図、及び断面図を示す。なお、図４（Ａ）は、上面図を示し、図４（Ｂ）は、図４（Ａ）におけるＸ２−Ｙ２に係る断面図に相当する。なお、図４（Ａ）では、煩雑になることを避けるため、トランジスタの構成要素の一部（例えば、第１のゲート絶縁膜１１０など）を省略して図示している。

図４（Ａ）、及び図４（Ｂ）に示す半導体装置は、基板１０２上に形成された下地絶縁膜１０４と、下地絶縁膜１０４上に形成された第１の半導体膜１０６と、第１の半導体膜１０６上に形成された第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂと、第１の半導体膜１０６上に形成された第１のゲート絶縁膜１１０と、第１のゲート絶縁膜１１０と接し、第１の半導体膜１０６と重畳する領域に設けられたゲート電極１１２と、を有した第１のトランジスタ１６０と、ゲート電極１１２上に形成された第２のゲート絶縁膜１１６と、第２のゲート絶縁膜１１６と接し、ゲート電極１１２と重畳する領域に設けられた第２の半導体膜１１８と、第２の半導体膜１１８上に形成された保護絶縁膜１２６と、保護絶縁膜１２６上に形成され、第２の半導体膜１１８に電気的に接続された第２のソース電極１２０ａ、及び第２のドレイン電極１２０ｂと、を有した第２のトランジスタ１６２と、を有し、第１のトランジスタ１６０、及び第２のトランジスタ１６２が積層して設けられている。

また、図４に示す半導体装置は、第１のトランジスタ１６０と、第２のトランジスタ１６２の間に層間絶縁膜１１４を含む構成、または第２のトランジスタ１６２上に絶縁膜１２２、及び平坦化絶縁膜１２４を含む構成としてもよい。

また、第１の半導体膜１０６、または第２の半導体膜１１８の少なくともいずれか一方が、酸化物半導体膜である。第１の半導体膜１０６、または第２の半導体膜１１８に酸化物半導体膜を用いることで、電界効果移動度が高く、高速動作が可能な半導体装置とすることができる。

なお、本実施の形態においては、第１の半導体膜１０６、及び第２の半導体膜１１８は、いずれも酸化物半導体膜を用いた構成である。第１の半導体膜１０６、及び第２の半導体膜１１８の電気的特性を同等としたい場合においては、このように、第１の半導体膜１０６、及び第２の半導体膜１１８ともに酸化物半導体膜とすることが好適である。

また、第１のトランジスタ１６０と、第２のトランジスタ１６２は、ゲート電極１１２が共通である。すなわち、第１のトランジスタ１６０は、第１の半導体膜１０６上に第１のゲート絶縁膜１１０を介してゲート電極１１２が設けられたトップゲート型のトランジスタであり、第２のトランジスタ１６２は、ゲート電極１１２上に第２のゲート絶縁膜１１６を介して、第２の半導体膜１１８が設けられたボトムゲート型のトランジスタである。第１のトランジスタ１６０、と第２のトランジスタ１６２と、を積層して形成し、ゲート電極１１２を共通して用いることで、トランジスタの配置する面積を縮小することができる。また、第１のトランジスタ１６０と、第２のトランジスタ１６２と、でゲート電極１１２を共通して用いることで、トランジスタの作製工程数、または材料等を抑制することができる。

本実施の形態に示す第１のトランジスタ１６０と、第２のトランジスタ１６２と、を有した半導体装置は、実施の形態１に示す第１のトランジスタ１５０、及び第２のトランジスタ１５２と、を有した半導体装置と、各トランジスタの構成が異なる。

具体的には、本実施の形態に示す第１のトランジスタ１６０は、第１のトランジスタ１５０と比較し、第１のゲート絶縁膜１１０の構成が異なり、本実施の形態においては、第１のゲート絶縁膜１１０は、島状に加工され、ゲート電極１１２の下側のみに形成された構成である。

また、本実施の形態に示す第２のトランジスタ１６２は、第２のトランジスタ１５２と比較し、第２の半導体膜１１８上に保護絶縁膜１２６を有した構成である。保護絶縁膜１２６を設ける構成とすることで、第２のソース電極１２０ａ、及び第２のドレイン電極１２０ｂの加工時に、第２の半導体膜１１８を保護することができる。なお、本実施の形態においては、保護絶縁膜１２６は、第２の半導体膜１１８の上面、及び側面を保護する形状について例示しているが、この構成に限定されない。例えば、保護絶縁膜１２６は、第２の半導体膜１１８上のチャネル形成部のみに島状に形成した構成としてもよい。

なお、その他の構成要素の詳細については、後述する半導体装置の作製方法において、図５、及び図６を用いて説明する。

〈半導体装置の作製方法２〉
以下、図５、及び図６を用いて、本実施の形態に係る図４に示す半導体装置の作製方法の一例について説明する。

まず、基板１０２上に、下地絶縁膜１０４、及び第１の半導体膜１０６を形成する（図５（Ａ）参照）。

なお、基板１０２、下地絶縁膜１０４、及び第１の半導体膜１０６としては、実施の形態１に示した構成と、同様の構成とすることができる。

次に、第１の半導体膜１０６上に絶縁膜、及び導電膜を形成し、フォトリソグラフィ工程、及びエッチング工程を行い、第１のゲート絶縁膜１１０、及びゲート電極１１２を形成する（図５（Ｂ）参照）。

なお、第１のゲート絶縁膜１１０は、ゲート電極１１２を形成後、ゲート電極１１２をマスクとしてエッチングを行うことで、形成することができる。

また、第１のゲート絶縁膜１１０、及びゲート電極１１２としては、実施の形態１に示した構成と、同様の構成とすることができる。

次に、第１の半導体膜１０６上に導電膜を形成し、フォトリソグラフィ工程、及びエッチング工程を行い、第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂを形成する。なお、この段階で第１のトランジスタ１６０が形成される（図５（Ｃ）参照）。

第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂとしては、実施の形態１に示した構成と、同様の構成とすることができる。

次に、第１のトランジスタ１６０上に絶縁膜１１３を形成する（図５（Ｄ）参照）。

絶縁膜１１３としては、実施の形態１に示した構成と、同様の構成とすることができる。

次に、絶縁膜１１３に研磨（切削、研削）処理を行い、ゲート電極１１２が露出するように絶縁膜１１３の一部を除去する。当該研磨処理によって、ゲート電極１１２上の絶縁膜１１３が除去され、層間絶縁膜１１４が形成される（図６（Ａ）参照）。

研磨（切削、研削）方法としては、実施の形態１に示した構成と、同様の構成とすることができる。また、本実施の形態においては、ゲート電極１１２の上端部は、層間絶縁膜１１４の上端部と概略一致している。ただし、ゲート電極１１２の形状は、絶縁膜１１３の研磨処理の条件によって異なる。例えば、ゲート電極１１２は、層間絶縁膜１１４より膜厚方向に突出した形状、または層間絶縁膜１１４より膜厚方向に後退した形状となる場合がある。

次に、層間絶縁膜１１４、及びゲート電極１１２上に第２のゲート絶縁膜１１６、第２の半導体膜１１８、及び絶縁膜１２５を形成する（図６（Ｂ）参照）。

第２のゲート絶縁膜１１６、及び第２の半導体膜１１８としては、実施の形態１に示した構成と、同様の構成とすることができる。また、絶縁膜１２５としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を用いることができる。また、絶縁膜１２５は、第２の半導体膜１１８が酸化物半導体膜である場合、第２の半導体膜１１８と接する部分において酸素を含むことが好ましい。特に、絶縁膜１２５は、膜中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、絶縁膜１２５として、酸化シリコン膜を用いる場合には、ＳｉＯ_２＋α（ただし、α＞０）とすることが好ましい。本実施の形態では、絶縁膜１２５として、ＳｉＯ_２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜を絶縁膜１２５として用いることで、第２の半導体膜１１８として用いる酸化物半導体膜に酸素を供給することができ、電気特性を良好にすることができる。

次に、フォトリソグラフィ工程により絶縁膜１２５上にレジストマスクを形成し、選択的にエッチングを行って、第２の半導体膜１１８に達する開口部が形成され、絶縁膜１２５が、保護絶縁膜１２６となる。その後、レジストマスクを除去し、該開口部を充填するように第２のソース電極１２０ａ、及び第２のドレイン電極１２０ｂを形成する。なお、この段階で第２のトランジスタ１６２が形成される（図６（Ｃ）参照）。

次に、第２のトランジスタ１６２上に、絶縁膜１２２、及び平坦化絶縁膜１２４を形成する（図６（Ｄ）参照）。

また、第２のソース電極１２０ａ、及び第２のドレイン電極１２０ｂ、ならびに絶縁膜１２２、及び平坦化絶縁膜１２４としては、実施の形態１に示した構成と、同様の構成とすることができる。

以上の工程によって、本発明の一態様である半導体装置が形成される。

本実施の形態に示す半導体装置は、第１の半導体膜、または第２の半導体膜の少なくともいずれか一方が、酸化物半導体膜である。第１の半導体膜、または第２の半導体膜に酸化物半導体膜を用いることで、電界効果移動度が高く、高速動作が可能な半導体装置とすることができる。

また、第１の半導体膜を有した第１のトランジスタと、第２の半導体膜を有した第２のトランジスタと、を積層して形成し、ゲート電極を共通して用いることで、トランジスタの配置する面積を縮小することができる。第１のトランジスタと、第２のトランジスタと、でゲート電極を共通して用いることで、トランジスタの工程数、または材料等を抑制することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、実施の形態１の図１に示した半導体装置、または実施の形態２の図４に示した半導体装置の変形例について、図７を用いて説明を行う。なお、図１、及び図４で示した符号については、同様の符号を用い、その繰り返しの説明は省略する。

〈半導体装置の構成例（変形例２）〉
図７（Ａ）、及び図７（Ｂ）に半導体装置の一形態として、トランジスタの上面図、及び断面図を示す。なお、図７（Ａ）は、上面図を示し、図７（Ｂ）は、図７（Ａ）におけるＸ３−Ｙ３に係る断面図に相当する。なお、図７（Ａ）では、煩雑になることを避けるため、トランジスタの構成要素の一部（例えば、第１のゲート絶縁膜１１０など）を省略して図示している。

図７（Ａ）、及び図７（Ｂ）に示す半導体装置は、基板１０２上に形成された下地絶縁膜１０４と、下地絶縁膜１０４上に形成された第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂと、第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂ上に形成された第１の半導体膜１０６と、第１の半導体膜１０６上に形成された第１のゲート絶縁膜１１０と、第１のゲート絶縁膜１１０と接し、第１の半導体膜１０６と重畳する領域に設けられたゲート電極１１２と、を有した第１のトランジスタ１７０と、ゲート電極１１２上に形成された第２のゲート絶縁膜１１６と、第２のゲート絶縁膜１１６上に形成された第２のソース電極１２０ａ、及び第２のドレイン電極１２０ｂと、第２のゲート絶縁膜１１６と接し、ゲート電極１１２と重畳する領域に設けられ、第２のソース電極１２０ａ、及び第２のドレイン電極１２０ｂと電気的に接続された第２の半導体膜１１８と、を有した第２のトランジスタ１７２と、を有し、第１のトランジスタ１７０、及び第２のトランジスタ１７２が積層して設けられている。

また、図７に示す半導体装置は、第１のトランジスタ１７０と、第２のトランジスタ１７２の間に層間絶縁膜１１４を含む構成、または第２のトランジスタ１７２上に絶縁膜１２２、及び平坦化絶縁膜１２４を含む構成としてもよい。

また、第１の半導体膜１０６、または第２の半導体膜１１８の少なくともいずれか一方が、酸化物半導体膜である。第１の半導体膜１０６、または第２の半導体膜１１８に酸化物半導体膜を用いることで、電界効果移動度が高く、高速動作が可能な半導体装置とすることができる。

なお、本実施の形態においては、第１の半導体膜１０６、及び第２の半導体膜１１８は、いずれも酸化物半導体膜を用いた構成である。第１の半導体膜１０６、及び第２の半導体膜１１８の電気的特性を同等としたい場合においては、このように、第１の半導体膜１０６、及び第２の半導体膜１１８ともに酸化物半導体膜とすることが好適である。

また、第１のトランジスタ１７０と、第２のトランジスタ１７２は、ゲート電極１１２が共通である。すなわち、第１のトランジスタ１７０は、第１の半導体膜１０６上に第１のゲート絶縁膜１１０を介してゲート電極１１２が設けられたトップゲート型のトランジスタであり、第２のトランジスタ１７２は、ゲート電極１１２上に第２のゲート絶縁膜１１６を介して、第２の半導体膜１１８が設けられたボトムゲート型のトランジスタである。第１のトランジスタ１７０、と第２のトランジスタ１７２と、を積層して形成し、ゲート電極１１２を共通して用いることで、トランジスタの配置する面積を縮小することができる。また、第１のトランジスタ１７０と、第２のトランジスタ１７２と、でゲート電極１１２を共通して用いることで、トランジスタの作製工程数、または材料等を抑制することができる。

このように本実施の形態に示す第１のトランジスタ１７０と、第２のトランジスタ１７２と、を有した半導体装置は、実施の形態１に示す第１のトランジスタ１５０、及び第２のトランジスタ１５２と、を有した半導体装置と、各トランジスタの構成が異なる。

具体的には、本実施の形態に示す第１のトランジスタ１７０は、第１のトランジスタ１５０と比較し、第１の半導体膜１０６に対して第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂの位置が異なる。本実施の形態においては、第１の半導体膜１０６は、第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂ上に形成され、第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂとの電気的接続を、第１の半導体膜１０６の下側で行う所謂、ボトムコンタクト構造のトランジスタである。

また、本実施の形態に示す第２のトランジスタ１７２は、第２のトランジスタ１５２と比較し、第２の半導体膜１１８に対して第２のソース電極１２０ａ、及び第２のドレイン電極１２０ｂの位置が異なる。本実施の形態においては、第２の半導体膜１１８は、第２のソース電極１２０ａ、及び第２のドレイン電極１２０ｂ上に形成され、第２のソース電極１２０ａ、及び第２のドレイン電極１２０ｂとの電気的接続を、第２の半導体膜１１８の下側で行う所謂、ボトムコンタクト構造のトランジスタである。

なお、その他の構成要素については、実施の形態１に示す半導体装置、または実施の形態２の示す半導体装置と同様の構成とすることで形成することができる。

また、第１のトランジスタ１７０、及び第２のトランジスタ１７２の作製方法としては、実施の形態１に示す半導体装置の作製方法のうち、第１の半導体膜１０６、第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂ、ならびに第２の半導体膜１１８、第２のソース電極１２０ａ、及び第２のドレイン電極１２０ｂの形成順序を入れ替えることにより作製することができる。

本実施の形態に示す半導体装置は、第１の半導体膜、または第２の半導体膜の少なくともいずれか一方が、酸化物半導体膜である。第１の半導体膜、または第２の半導体膜に酸化物半導体膜を用いることで、電界効果移動度が高く、高速動作が可能な半導体装置とすることができる。

また、第１の半導体膜を有した第１のトランジスタと、第２の半導体膜を有した第２のトランジスタと、を積層して形成し、ゲート電極を共通して用いることで、トランジスタの配置する面積を縮小することができる。第１のトランジスタと、第２のトランジスタと、でゲート電極を共通して用いることで、トランジスタの工程数、または材料等を抑制することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態では、実施の形態２の図４に示した半導体装置の変形例について、図８を用いて説明を行う。なお、図４で示した符号については、同様の符号を用い、その繰り返しの説明は省略する。

〈半導体装置の構成例（変形例３）〉
図８（Ａ）、及び図８（Ｂ）に半導体装置の一形態として、トランジスタの上面図、及び断面図を示す。なお、図８（Ａ）は、上面図を示し、図８（Ｂ）は、図８（Ａ）におけるＸ４−Ｙ４に係る断面図に相当する。なお、図８（Ａ）では、煩雑になることを避けるため、トランジスタの構成要素の一部（例えば、第１のゲート絶縁膜１１０など）を省略して図示している。

図８（Ａ）、及び図８（Ｂ）に示す半導体装置は、基板１０２上に形成された下地絶縁膜１０４と、下地絶縁膜１０４上に形成された第１の半導体膜１０５と、第１の半導体膜１０５上に形成された第１のソース電極１０８ａ、及び第１のドレイン電極１０８ｂと、第１の半導体膜１０５上に形成された第１のゲート絶縁膜１１０と、第１のゲート絶縁膜１１０と接し、第１の半導体膜１０５と重畳する領域に設けられたゲート電極１１２と、を有した第１のトランジスタ１８０と、ゲート電極１１２上に形成された第２のゲート絶縁膜１１６と、第２のゲート絶縁膜１１６と接し、ゲート電極１１２と重畳する領域に設けられた第２の半導体膜１１８と、第２の半導体膜１１８上に形成された保護絶縁膜１２６と、保護絶縁膜１２６上に形成され、第２の半導体膜１１８に電気的に接続された第２のソース電極１２０ａ、及び第２のドレイン電極１２０ｂと、を有した第２のトランジスタ１８２と、を有し、第１のトランジスタ１８０、及び第２のトランジスタ１８２が積層して設けられている。

また、図８に示す半導体装置は、第１のトランジスタ１８０と、第２のトランジスタ１８２の間に層間絶縁膜１１４を含む構成、または第２のトランジスタ１８２上に絶縁膜１２２、及び平坦化絶縁膜１２４を含む構成としてもよい。

なお、本実施の形態においては、第１の半導体膜１０５が、酸化物半導体膜以外を用いて、第２の半導体膜１１８が酸化物半導体膜を用いた構成である。第２の半導体膜１１８に酸化物半導体膜を用いることで、電界効果移動度が高く、高速動作が可能な半導体装置とすることができる。

また、本実施の形態においては、第２の半導体膜に酸化物半導体膜を用いた構成について、説明を行うが、これに限定されない。先の実施の形態に示すように、第１の半導体膜、及び第２の半導体膜ともに酸化物半導体膜を用いた構成、または第１の半導体膜が酸化物半導体膜を用いた構成、及び第２の半導体膜が酸化物半導体膜以外を用いた構成としてもよい。

また、第１のトランジスタ１８０と、第２のトランジスタ１８２は、ゲート電極１１２が共通である。すなわち、第１のトランジスタ１８０は、第１の半導体膜１０５上に第１のゲート絶縁膜１１０を介してゲート電極１１２が設けられたトップゲート型のトランジスタであり、第２のトランジスタ１８２は、ゲート電極１１２上に第２のゲート絶縁膜１１６を介して、第２の半導体膜１１８が設けられたボトムゲート型のトランジスタである。第１のトランジスタ１８０、と第２のトランジスタ１８２と、を積層して形成し、ゲート電極１１２を共通して用いることで、トランジスタの配置する面積を縮小することができる。また、第１のトランジスタ１８０と、第２のトランジスタ１８２と、でゲート電極１１２を共通して用いることで、トランジスタの作製工程数、または材料等を抑制することができる。

このように本実施の形態に示す第１のトランジスタ１８０と、第２のトランジスタ１８２と、を有した半導体装置は、実施の形態２に示す第１のトランジスタ１６０、及び第２のトランジスタ１６２と、を有した半導体装置と、第１のトランジスタの構成が異なる。

具体的には、本実施の形態に示す第１のトランジスタ１８０は、第１のトランジスタ１６０と比較し、第１の半導体膜の材料が異なる。本実施の形態においては、第１の半導体膜１０５として、シリコン膜を用いた構成である。

なお、第１の半導体膜１０５としては、酸化物半導体膜以外の材料により形成されればよく、例えば、シリコン膜を用いて形成することができる。シリコン膜としては、非晶質シリコン（アモルファスシリコンともいう）、単結晶シリコン、多結晶シリコン、非晶質シリコン中に結晶領域を含んでいる微結晶シリコン（マイクロクリスタルシリコンともいう）等を用いることができる。

また、第１の半導体膜１０５としては、シリコン膜を用いた場合、該シリコン膜は、ＰＥ−ＣＶＤ法等により形成することができる。また、ゲート電極１１２を形成後、第１のゲート絶縁膜１１０、及びゲート電極１１２をマスクとして、第１の半導体膜１０５に不純物を注入してもよい。第１の半導体膜１０５に注入する不純物としては、硼素、アルミニウム、ガリウムなどのｐ型の導電性を付与する不純物元素、またはリン、砒素などのｎ型の導電性を付与する不純物元素が挙げられる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態５）
本実施の形態においては、実施の形態１乃至実施の形態４で例示したトランジスタを含む半導体装置を用いて表示機能を有する装置（表示装置ともいう）について、図９、及び図１０を用いて説明を行う。また、実施の形態１乃至実施の形態４で例示したトランジスタを含む半導体装置を用いて、表示装置を駆動する駆動回路の一部、または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。

図９（Ａ）に表示装置の一形態として、画素部を有するシステムオンパネルの上面図を示す。また、図９（Ｂ）、及び図９（Ｃ）に画素部に用いることのできる画素構成を示す。

図９（Ａ）において、第１の基板４０１上に設けられた画素部４０２と、第１の基板４０１上に設けられたソースドライバ回路部４０３、及びゲートドライバ回路部４０４とを囲むようにして、シール材４０６が設けられている。また画素部４０２と、ソースドライバ回路部４０３、及びゲートドライバ回路部４０４の上に第２の基板４０７が設けられている。よって画素部４０２と、ソースドライバ回路部４０３と、ゲートドライバ回路部４０４とは、第１の基板４０１とシール材４０６と第２の基板４０７とによって、表示素子と共に封止されている。

また、図９（Ａ）においては、第１の基板４０１上のシール材４０６によって囲まれている領域とは異なる領域に、画素部４０２、ソースドライバ回路部４０３、及びゲートドライバ回路部４０４と電気的に接続されているＦＰＣ端子部４０５（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられており、ＦＰＣ端子部４０５には、ＦＰＣ４１８が接続され、画素部４０２、ソースドライバ回路部４０３、及びゲートドライバ回路部４０４に与えられる各種信号、及び電位は、ＦＰＣ４１８により供給されている。

また、図９（Ａ）においては、ソースドライバ回路部４０３、及びゲートドライバ回路部４０４を画素部４０２と同じ第１の基板４０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部４０４のみを第１の基板４０１に形成しても良いし、ソースドライバ回路部４０３のみを第１の基板４０１に形成しても良い。この場合、別途用意されたソースドライバ回路、またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板４０１に実装する構成としても良い。

なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、またはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールと、を含む構成としてもよい。

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、または光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式により駆動回路基板、またはＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。

また、第１の基板４０１上に設けられた画素部４０２、ソースドライバ回路部４０３、及びゲートドライバ回路部４０４は、トランジスタを有した半導体装置を複数有しており、実施の形態１乃至実施の形態４で例示したトランジスタを有した半導体装置を適用することができる。

ここで、図９（Ａ）に示した表示装置の画素部４０２の具体的な画素構成について、図９（Ｂ）、及び図９（Ｃ）を用いて説明を行う。

図９（Ｂ）、及び図９（Ｃ）は、画素部４０２に用いることの出来る配置の画素構成の一例を示す上面図である。なお、図９（Ｂ）、及び図９（Ｃ）に示す画素構成においては、構成要素の一部（例えば、ゲート絶縁膜など）は、図面の煩雑を避けるために省略している。

図９（Ｂ）に示す画素構成は、１つの画素に対して、画素の制御を行う素子（画素のスイッチング素子、または画素トランジスタともいう）１つが、同一平面上に設けられた構成であり、画素２つ分を例示してある。なお、図９（Ｂ）に示す画素構成においては、本発明の一態様とは異なり、一般的な画素構成の一例とすることを付記する。

なお、図９（Ｂ）に示す画素構成は、第１の画素４４０と、第２の画素４４２により構成されている。また、第１の画素４４０は、ソース線４０８ａと、ゲート線４１２と、第１の画素電極４３０と、第１の画素電極４３０の制御を行う第１のトランジスタ４５０と、を含む構成である。また、第２の画素４４２は、ソース線４０８ｂと、ゲート線４１２と、第２の画素電極４３２と、第２の画素電極４３２の制御を行う第２のトランジスタ４５２を含む構成である。

また、図９（Ｂ）に示す画素構成においては、第１の画素電極４３０、及び第２の画素電極４３２に対応する領域が、表示領域となる。また、第１のトランジスタ４５０は、第１の画素電極４３０のスイッチング機能を有し、第１の画素電極４３０の制御を行うことができ、第２のトランジスタ４５２は、第２の画素電極４３２のスイッチング機能を有し、第２の画素電極４３２の制御を行うことができる。

次に、図９（Ｃ）に示す画素構成は、１つの画素に対して、画素の制御を行う素子（画素のスイッチング素子、または画素トランジスタともいう）１つが、積層して設けられた構成であり、画素２つ分を例示してある。なお、図９（Ｃ）に示す画素構成においては、本発明の一態様である。

なお、図９（Ｃ）に示す画素構成は、第１の画素４４４と、第２の画素４４６により構成されている。また、第１の画素４４４は、ソース線４０８ａと、ゲート線４１２と、第１の画素電極４３４と、第１の画素電極４３４の制御を行う第１のトランジスタ４６０と、を含む構成である。また、第２の画素４４６は、ソース線４０８ｂと、ゲート線４１２と、第２の画素電極４３６と、第２の画素電極４３６の制御を行う第２のトランジスタ４６２を含む構成である。

また、図９（Ｃ）に示す画素構成においては、第１の画素電極４３４、及び第２の画素電極４３６に対応する領域が、表示領域となる。なお、図９（Ｃ）において、ソース線４０８ａ、及びソース線４０８ｂ、ならびに第１のトランジスタ４６０、及び第２のトランジスタ４６２が積層して形成されているため、上面図においては、同じ位置を示している。また、第１のトランジスタ４６０は、第１の画素電極４３４のスイッチング機能を有し、第１の画素電極４３４の制御を行うことができ、第２のトランジスタ４６２は、第２の画素電極４３６のスイッチング機能を有し、第２の画素電極４３６の制御を行うことができる。

画素部４０２における画素構成を図９（Ｃ）に示す構成とすることで、トランジスタの配置する面積を縮小させることができる。従って、画素電極の面積を増加させることができる。

また、図９（Ａ）に示す表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。

図９（Ａ）に示す表示装置に設けられる表示素子の一形態について、図１０（Ａ）、及び図１０（Ｂ）を用いて説明する。図１０（Ａ）、及び図１０（Ｂ）に示す表示装置は、図９（Ａ）におけるＸ５−Ｙ５に係る断面図に相当する。なお、図９（Ａ）に示す画素部４０２については、図９（Ｃ）に示す画素構成を用いる。

図１０（Ａ）、及び図１０（Ｂ）に示す表示装置は、第１の基板４０１上に設けられたＦＰＣ端子部４０５に、接続端子電極４１５、及び端子電極４１６を有しており、接続端子電極４１５、及び端子電極４１６はＦＰＣ４１８が有する端子と異方性導電膜４１９を介して、電気的に接続されている。

接続端子電極４１５は、導電膜４３３、第１の画素電極４３４、及び第２の画素電極４３６と同じ工程で形成され、端子電極４１６は、第１のトランジスタ４６０のソース電極、及びドレイン電極と同じ工程で形成されている。

また、第１の基板４０１上に設けられた画素部４０２と、ソースドライバ回路部４０３は、トランジスタを複数有しており、図１０（Ａ）、及び図１０（Ｂ）では、画素部４０２に含まれる第１のトランジスタ４６０、及び第２のトランジスタ４６２、ならびにソースドライバ回路部４０３に含まれる第１のトランジスタ４８０、及び第２のトランジスタ４８２とを例示している。

なお、本実施の形態においては、ソースドライバ回路部４０３は、第１のトランジスタ４８０と、第２のトランジスタ４８２と、を積層した構成のトランジスタについて例示したが、これに限定されず、ソースドライバ回路部を含む駆動回路においては、例えば、第１のトランジスタ４８０、または第２のトランジスタ４８２のみの構成としてもよい。

また、ソースドライバ回路部４０３に含まれる第１のトランジスタ４８０、及び第２のトランジスタ４８２は、マトリクス状に配置された各々の画素に接続されているソース線の選択、制御等を行うことができる。

また、本実施の形態においては、画素部４０２に含まれる第１のトランジスタ４６０、及び第２のトランジスタ４６２は、上方に導電膜を形成しない構成であり、ソースドライバ回路部４０３に含まれる第１のトランジスタ４８０、及び第２のトランジスタ４８２は、上方に導電膜４３３を形成する構成を示している。

導電膜４３３は、外部からの電場を遮蔽する、すなわち外部の電場が内部（第１のトランジスタ４８０、及び第２のトランジスタ４８２を含む回路）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）を有する。導電膜４３３の遮蔽機能により、静電気などの外部の電場の影響により第１のトランジスタ４８０、及び第２のトランジスタ４８２の電気的な特性が変動することを防止することができる。

なお、本実施の形態においては、画素部４０２に含まれる第１のトランジスタ４６０、及び第２のトランジスタ４６２と、ソースドライバ回路部４０３に含まれる第１のトランジスタ４８０、及び第２のトランジスタ４８２は、同一のサイズの構成としているが、これに限定されない。画素部４０２、及びソースドライバ回路部４０３に用いるトランジスタは、適宜サイズ（Ｌ／Ｗ）、または用いるトランジスタ数などを変えて用いることができる。また、図１０（Ａ）、及び図１０（Ｂ）においては、ゲートドライバ回路部４０４は、図示していないが、接続先、または接続方法等が異なるが、ソースドライバ回路部４０３と同様の構成とすることができる。

また、図１０（Ａ）、及び図１０（Ｂ）に示す表示装置において、画素部４０２に含まれる第１のトランジスタ４６０、及び第２のトランジスタ４６２は、第１の半導体膜４６６、及び第２の半導体膜４６８を有し、第１の半導体膜４６６、または第２の半導体膜４６８の少なくともいずれか一方が、酸化物半導体膜である。第１の半導体膜４６６、または第２の半導体膜４６８に酸化物半導体膜を用いることで、電界効果移動度が高く、高速動作が可能な半導体装置とすることができる。なお、本実施の形態においては、第１の半導体膜４６６、及び第２の半導体膜４６８は、いずれも酸化物半導体膜を用いた構成である。

また、第１のトランジスタ４６０と、第２のトランジスタ４６２は、ゲート電極４７２が共通である。すなわち、第１のトランジスタ４６０は、第１の半導体膜４６６上に第１のゲート絶縁膜４６７を介してゲート電極４７２が設けられたトップゲート型のトランジスタであり、第２のトランジスタ４６２は、ゲート電極４７２上に第２のゲート絶縁膜４６９を介して、第２の半導体膜４６８が設けられたボトムゲート型のトランジスタである。第１のトランジスタ４６０、と第２のトランジスタ４６２と、を積層して形成し、ゲート電極４７２を共通して用いることで、トランジスタの配置する面積を縮小することができる。また、第１のトランジスタ４６０と、第２のトランジスタ４６２と、でゲート電極４７２を共通して用いることで、トランジスタの作製工程数、または材料等を抑制することができる。また、ゲート電極４７２と接続しているゲート線４１２の本数も減らすことができる。また、第１のトランジスタ４６０は、ソース線４０８ａと接続されたソース電極を有し、第２のトランジスタ４６２は、ソース線４０８ｂと接続されたソース電極を有している。

また、図１０（Ａ）、及び図１０（Ｂ）に示す表示装置において、ソースドライバ回路部４０３に含まれる第１のトランジスタ４８０、及び第２のトランジスタ４８２についても、画素部４０２に示す第１のトランジスタ４６０、及び第２のトランジスタ４６２と同様の構成とすることができる。

したがって、本発明の一態様であるトランジスタを含む半導体装置を用いることで、開口率を向上させ、高精細化を達成した表示装置を提供することができる。

また、画素部４０２に設けられた第１のトランジスタ４６０、及び第２のトランジスタ４６２は、表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。

図１０（Ａ）に示す表示装置は、表示素子として液晶素子を用いた液晶表示装置を例示している。図１０（Ａ）において、表示素子である液晶素子４２０は、画素電極（第１の画素電極４３４、及び第２の画素電極４３６）、対向電極４２１、及び液晶層４２２を含む。なお、液晶層４２２を挟持するように配向膜４２３、及び配向膜４２４が設けられている。対向電極４２１は、第２の基板４０７側に設けられ、画素電極（第１の画素電極４３４、及び第２の画素電極４３６）と対向電極４２１とは液晶層４２２を介して積層する構成となっている。

また、スペーサ４２５は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４２２の膜厚（セルギャップ）を制御するために設けられている。なお、球状のスペーサを用いていても良い。

表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。また、酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。

また、液晶材料の固有抵抗は、１×１０^９Ω・ｃｍ以上であり、好ましくは１×１０^１１Ω・ｃｍ以上であり、さらに好ましくは１×１０^１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。

液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。例えば、高純度化され、且つ酸素欠損の形成を抑制した酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。また、高純度化され、且つ酸素欠損の形成を抑制した酸化物半導体膜を有するトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。

また、本実施の形態で用いる高純度化され、且つ酸素欠損の形成を抑制した酸化物半導体膜を有するトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。

液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。

また、ノーマリブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。

また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。

また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。

また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。

発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ、及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。

図１０（Ｂ）に示す表示装置は、表示素子として発光素子を用いた表示装置を例示している。表示素子である発光素子４９０は、画素部４０２に設けられたトランジスタ（第１のトランジスタ４６０、または第２のトランジスタ４６２）と電気的に接続している。なお発光素子４９０の構成は、画素電極（第１の画素電極４３４、または第２の画素電極４３６）、電界発光層４９２、上部電極４９４の積層構造であるが、示した構成に限定されない。発光素子４９０から取り出す光の方向などに合わせて、発光素子４９０の構成は適宜変えることができる。

また、隔壁４９６は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、画素電極（第１の画素電極４３４、及び第２の画素電極４３６）上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

また、電界発光層４９２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

発光素子４９０に酸素、水素、水分、二酸化炭素等が侵入しないように、上部電極４９４、及び隔壁４９６上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４０１、第２の基板４０７、及びシール材４０６によって封止された空間には充填材４９８が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

充填材４９８としては、窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系樹脂、ポリイミド系樹脂、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材４９８として、窒素を用いればよい。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

なお、図１０（Ａ）、及び図１０（Ｂ）において、第１の基板４０１、第２の基板４０７としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル系樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。

以上のように実施の形態１乃至実施の形態４で示したトランジスタを有する半導体装置を適用することで、様々な機能を有する表示装置を提供することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末（ＰＤＡ）、携帯端末（スマートフォン、タブレットＰＣ等を含む）、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を用いた電子機器の例について図１１、及び図１２を用いて説明する。

図１１（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。上記実施の形態のいずれかで示した半導体装置を表示部３００３に適用することにより、高精細の表示装置を有したノート型のパーソナルコンピュータとすることができる。

図１１（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。上記実施の形態のいずれかで示した半導体装置を表示部３０２３に適用することにより、より高精細の表示装置を有した携帯情報端末（ＰＤＡ）とすることができる。

図１１（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１１（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図１１（Ｃ）では表示部２７０７）に画像を表示することができる。上記実施の形態のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用することにより、高精細の表示装置を有した電子書籍とすることができる。表示部２７０５として半透過型、または反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想されるため、太陽電池を設け、太陽電池による発電、及びバッテリーでの充電を行えるようにしてもよい。なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。

また、図１１（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。

また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

図１１（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。上記実施の形態のいずれかで示した半導体装置を表示パネル２８０２に適用することにより、高精細の表示装置を有した携帯電話とすることができる。

また、表示パネル２８０２はタッチパネルを備えており、図１１（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。

表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図１１（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。

外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。

図１１（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。上記実施の形態のいずれかで示した半導体装置を表示部（Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、高精細の表示装置を有したデジタルビデオカメラとすることができる。

図１１（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。上記実施の形態のいずれかで示した半導体装置を表示部９６０３に適用することにより、高精細の表示装置を有したテレビジョン装置とすることができる。

テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。

なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図１２は、タブレット型端末の一例を示しており、図１２（Ａ−１）乃至図１２（Ａ−３）は、タブレット型端末５０００を示し、図１２（Ｂ）は、タブレット型端末６０００を示している。

図１２（Ａ−１）、（Ａ−２）、及び（Ａ−３）に示すタブレット型端末５０００において、図１２（Ａ−１）は正面図を、図１２（Ａ−２）は側面図を、図１２（Ａ−３）は背面図を、それぞれ示している。また、図１２（Ｂ）に示すタブレット型端末６０００においては、正面図を示している。

タブレット型端末５０００は、筐体５００１、表示部５００３、電源ボタン５００５、前面カメラ５００７、背面カメラ５００９、第１の外部接続端子５０１１、及び第２の外部接続端子５０１３などにより構成されている。

また、表示部５００３は、筐体５００１に組み込まれており、タッチパネルとしても用いることができる。例えば、表示部５００３上にアイコン５０１５等を表示させて、メールや、スケジュール管理といった作業を行うことができる。また、筐体５００１には、正面側に前面カメラ５００７が組み込まれており、使用者側の映像を撮影することができる。また、筐体５００１には、背面側に背面カメラ５００９が組み込まれており、使用者と反対側の映像を撮影することができる。また、筐体５００１には、第１の外部接続端子５０１１、及び第２の外部接続端子５０１３を備えており、例えば、第１の外部接続端子５０１１により、イヤホン等に音声を出力し、第２の外部接続端子５０１３により、データの移動等を行うことができる。

図１２（Ｂ）に示すタブレット型端末６０００は、第１の筐体６００１、第２の筐体６００３、ヒンジ部６００５、第１の表示部６００７、第２の表示部６００９、電源ボタン６０１１、第１のカメラ６０１３、第２のカメラ６０１５などにより構成されている。

また、第１の表示部６００７は、第１の筐体６００１に組み込まれており、第２の表示部６００９は、第２の筐体６００３に組み込まれている。第１の表示部６００７、及び第２の表示部６００９は、例えば、第１の表示部６００７を表示用パネルとして使用し、第２の表示部６００９をタッチパネルとする。第１の表示部６００７に表示されたテキストアイコン６０１７を確認し、第２の表示部６００９に表示させたアイコン６０１９、またはキーボード６０２１（実際には第２の表示部６００９に表示されたキーボード画像）を用いて、画像の選択、または文字の入力等を行うことができる。もちろん、第１の表示部６００７がタッチパネルであり、第２の表示部６００９が表示用パネルといった構成や、第１の表示部６００７、及び第２の表示部６００９ともにタッチパネルといった構成としてもよい。

また、第１の筐体６００１と、第２の筐体６００３は、ヒンジ部６００５により接続されており、第１の筐体６００１と、第２の筐体６００３と、を開閉することができる。このような構成とすることにより、タブレット型端末６０００を持ち運ぶ際に、第１の筐体６００１に組み込まれた第１の表示部６００７と、第２の筐体６００３に組み込まれた第２の表示部６００９と、を合わせることで、第１の表示部６００７、及び第２の表示部６００９の表面（例えば、プラスチック基板等）を保護することができるので好適である。

また、第１の筐体６００１と第２の筐体６００３は、ヒンジ部６００５により、分離できる構成としても良い（所謂コンバーチブル型）。このような構成とすることで、例えば、第１の筐体６００１を縦置きとし、第２の筐体６００３を横置きとして使用するといったように、使用範囲が広がるので好適である。

また、第１のカメラ６０１３、及び第２のカメラ６０１５により、３Ｄ画像の撮影を行うこともできる。

また、タブレット型端末５０００、及びタブレット型端末６０００は、無線で情報を送受信できる構成としてもよい。例えば、無線により、インターネット等に接続し、所望の情報を購入し、ダウンロードする構成とすることも可能である。

また、タブレット型端末５０００、及びタブレット型端末６０００は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、外光の光量に応じて表示の輝度を最適にすることができる光センサや、ジャイロ、加速度センサの傾きを検出するセンサなどといった検出装置を内蔵させてもよい。

上記実施の形態で示した半導体装置をタブレット型端末５０００の表示部５００３、タブレット型端末６０００の第１の表示部６００７、または／および第２の表示部６００９に適用することにより、高精細の表示装置を有したタブレット型端末とすることができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

１０２ 基板
１０４ 下地絶縁膜
１０５ 第１の半導体膜
１０６ 第１の半導体膜
１０８ａ ソース電極
１０８ｂ ドレイン電極
１１０ 第１のゲート絶縁膜
１１２ ゲート電極
１１３ 絶縁膜
１１４ 層間絶縁膜
１１６ 第２のゲート絶縁膜
１１８ 第２の半導体膜
１２０ａ ソース電極
１２０ｂ ドレイン電極
１２２ 絶縁膜
１２４ 平坦化絶縁膜
１２５ 絶縁膜
１２６ 保護絶縁膜
１５０ 第１のトランジスタ
１５２ 第２のトランジスタ
１６０ 第１のトランジスタ
１６２ 第２のトランジスタ
１７０ 第１のトランジスタ
１７２ 第２のトランジスタ
１８０ 第１のトランジスタ
１８２ 第２のトランジスタ
４０１ 第１の基板
４０２ 画素部
４０３ ソースドライバ回路部
４０４ ゲートドライバ回路部
４０５ ＦＰＣ端子部
４０６ シール材
４０７ 第２の基板
４０８ａ ソース線
４０８ｂ ソース線
４１２ ゲート線
４１５ 接続端子電極
４１６ 端子電極
４１８ ＦＰＣ
４１９ 異方性導電膜
４２０ 液晶素子
４２１ 対向電極
４２２ 液晶層
４２３ 配向膜
４２４ 配向膜
４２５ スペーサ
４３０ 第１の画素電極
４３２ 第２の画素電極
４３３ 導電膜
４３４ 第１の画素電極
４３６ 第２の画素電極
４４０ 第１の画素
４４２ 第２の画素
４４４ 第１の画素
４４６ 第２の画素
４５０ 第１のトランジスタ
４５２ 第２のトランジスタ
４６０ 第１のトランジスタ
４６２ 第２のトランジスタ
４６６ 第１の半導体膜
４６７ 第１のゲート絶縁膜
４６８ 第２の半導体膜
４６９ 第２のゲート絶縁膜
４７２ ゲート電極
４８０ 第１のトランジスタ
４８２ 第２のトランジスタ
４９０ 発光素子
４９２ 電界発光層
４９４ 上部電極
４９６ 隔壁
４９８ 充填材
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５６ バッテリー
５０００ タブレット型端末
５００１ 筐体
５００３ 表示部
５００５ 電源ボタン
５００７ 前面カメラ
５００９ 背面カメラ
５０１１ 第１の外部接続端子
５０１３ 第２の外部接続端子
５０１５ アイコン
６０００ タブレット型端末
６００１ 第１の筐体
６００３ 第２の筐体
６００５ ヒンジ部
６００７ 表示部
６００９ 表示部
６０１１ 電源ボタン
６０１３ 第１のカメラ
６０１５ 第２のカメラ
６０１７ テキストアイコン
６０１９ アイコン
６０２１ キーボード
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド

Claims (7)

1. 第１の半導体膜と、前記第１の半導体膜上に形成された第１のソース電極、及び第１のドレイン電極と、前記第１の半導体膜上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜と接し、前記第１の半導体膜と重畳する領域に設けられたゲート電極と、を有した第１のトランジスタと、
   前記ゲート電極上に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜と接し、前記ゲート電極と重畳する領域に設けられた第２の半導体膜と、前記第２の半導体膜上に形成された第２のソース電極、及び第２のドレイン電極と、を有した第２のトランジスタと、を有し、
   前記第１のトランジスタ、及び前記第２のトランジスタが積層して設けられ、
   前記第１の半導体膜、または前記第２の半導体膜の少なくともいずれか一方が、非単結晶の酸化物半導体膜であり、
   前記第１のトランジスタ、及び前記第２のトランジスタは、画素のスイッチング素子としての機能を有する半導体装置。
2. 第１の半導体膜と、前記第１の半導体膜上に形成された第１のソース電極、及び第１のドレイン電極と、前記第１の半導体膜上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜と接し、前記第１の半導体膜と重畳する領域に設けられたゲート電極と、を有した第１のトランジスタと、
   前記ゲート電極上に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜と接し、前記ゲート電極と重畳する領域に設けられた第２の半導体膜と、前記第２の半導体膜上に形成された絶縁膜と、前記絶縁膜上に形成され、前記第２の半導体膜と電気的に接続された第２のソース電極、及び第２のドレイン電極と、を有した第２のトランジスタと、を有し、
   前記第１のトランジスタ、及び前記第２のトランジスタが積層して設けられ、
   前記第１の半導体膜、または前記第２の半導体膜の少なくともいずれか一方が、非単結晶の酸化物半導体膜であり、
   前記第１のトランジスタ、及び前記第２のトランジスタは、画素のスイッチング素子としての機能を有する半導体装置。
3. 請求項１または請求項２において、
   前記第１のトランジスタと、前記第２のトランジスタとの間に層間絶縁膜を有する半導体装置。
4. 請求項１乃至３のいずれか一において、
   前記第２の半導体膜上に、保護絶縁膜を有する半導体装置。
5. 請求項１乃至４のいずれか一において、
   前記酸化物半導体膜は、
   インジウム、亜鉛、ガリウム、ジルコニウム、スズ、ガドリニウム、チタン、及びセリウムの酸化物の中から、少なくともいずれか一種を含む半導体装置。
6. 請求項１乃至５のいずれか一において、
   前記酸化物半導体膜は、結晶部を含み、
   前記結晶部は、ｃ軸が前記酸化物半導体膜の被形成面の法線ベクトルに平行な方向に揃う半導体装置。
7. 請求項１乃至６のいずれか一に記載の半導体装置を有する表示装置。