JP6225220B2 - トランジスタの作製方法 - Google Patents

トランジスタの作製方法 Download PDF

Info

Publication number
JP6225220B2
JP6225220B2 JP2016114124A JP2016114124A JP6225220B2 JP 6225220 B2 JP6225220 B2 JP 6225220B2 JP 2016114124 A JP2016114124 A JP 2016114124A JP 2016114124 A JP2016114124 A JP 2016114124A JP 6225220 B2 JP6225220 B2 JP 6225220B2
Authority
JP
Japan
Prior art keywords
film
transistor
insulating film
electrode layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016114124A
Other languages
English (en)
Other versions
JP2016189475A (ja
Inventor
裕平 佐藤
裕平 佐藤
恵司 佐藤
恵司 佐藤
俊成 佐々木
俊成 佐々木
哲紀 丸山
哲紀 丸山
磯部　敦生
敦生 磯部
努 村川
努 村川
祐朗 手塚
祐朗 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016189475A publication Critical patent/JP2016189475A/ja
Application granted granted Critical
Publication of JP6225220B2 publication Critical patent/JP6225220B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導体装置および半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術
が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよ
うな電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシ
リコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目され
ている。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であ
るインジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む非晶質酸化物を用
いたトランジスタが開示されている（特許文献１参照）。
特開２００６−１６５５２８号公報
しかし、酸化物半導体はデバイス作製工程において、電子供与体を形成する水素や水の
混入などが生じることや酸化物半導体から酸素が抜けてしまうことによってその電気伝導
度が変化する恐れがある。このような現象は、酸化物半導体を用いたトランジスタにとっ
て電気的特性の変動要因となる。
特に、該トランジスタを有する半導体装置や電子機器の作製工程での熱処理により、大
気から水や水素が酸化物半導体層に侵入し拡散してしまい、完成したトランジスタの電気
的特性が変動してしまう問題がある。
上述の問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、
高信頼性化することを目的の一とする。
酸化物半導体層を含むトランジスタの作製工程において、酸化物半導体層上に接してゲ
ート絶縁膜を形成し、ゲート絶縁膜上にゲート電極層を形成し、ゲート絶縁膜およびゲー
ト電極層上に接して酸化アルミニウム膜を形成することによって、該トランジスタを有す
る半導体装置や電子機器の作製工程での熱処理により、大気から水や水素が酸化物半導体
層に侵入し拡散することを防ぐことができる。
開示する発明の一態様は、下地絶縁膜を形成し、下地絶縁膜上に接して酸化物半導体層
を形成し、酸化物半導体層上にソース電極層およびドレイン電極層を形成し、酸化物半導
体層、ソース電極層およびドレイン電極層上に接してゲート絶縁膜を形成し、ゲート絶縁
膜上の酸化物半導体層と重なる領域にゲート電極層を形成し、ゲート絶縁膜およびゲート
電極層上に接して酸化アルミニウム膜を形成してトランジスタを作製し、トランジスタに
対して熱処理を行い、酸化アルミニウム膜の膜厚は、５０ｎｍを超えて５００ｎｍ以下で
ある半導体装置の作製方法である。
開示する発明の他の一態様は、下地絶縁膜を形成し、下地絶縁膜上に接して酸化物半導
体層を形成し、酸化物半導体層上にソース電極層およびドレイン電極層を形成し、酸化物
半導体層、ソース電極層およびドレイン電極層上に接してゲート絶縁膜を形成し、ゲート
絶縁膜上の酸化物半導体層と重なる領域にゲート電極層を形成し、ゲート絶縁膜およびゲ
ート電極層上に接して酸化アルミニウム膜を形成し、酸化物半導体層に対して熱処理を行
い、酸化アルミニウム膜の膜厚は、５０ｎｍを超えて５００ｎｍ以下である半導体装置の
作製方法である。
また、上記の半導体装置の作製方法において、酸化物半導体層を形成直後に酸化物半導
体層に対してさらに熱処理を行うと好ましい。
また、上記の半導体装置の作製方法において、酸化アルミニウム膜上に層間絶縁膜を形
成してもよい。
また、上記の半導体装置の作製方法において、層間絶縁膜は、酸化窒化シリコンである
ことが好ましい。
また、上記の半導体装置の作製方法において、ゲート電極層を形成後、酸化物半導体層
にイオンドーピング法またはイオンインプランテーション法により不純物元素を添加して
もよい。
また、上記の半導体装置の作製方法において、酸化物半導体層を加熱しながら形成する
ことが好ましい。
また、上記の半導体装置の作製方法において、下地絶縁膜およびゲート絶縁膜の少なく
とも一は、化学量論比より酸素の含有量が過剰な領域が含まれていることが好ましい。
また、上記の半導体装置の作製方法において、酸化物半導体層上で隣り合うソース電極
層とドレイン電極層との間隔幅によって形成されるチャネル長は、２μｍ以下であること
が好ましい。
トランジスタの作製工程において、酸化物半導体層、ソース電極層、ドレイン電極層、
ゲート絶縁膜、ゲート電極層を順に形成した後、ゲート絶縁膜およびゲート電極層上に接
して膜厚が５０ｎｍを超えて５００ｎｍ以下である酸化アルミニウム膜を形成することに
よって、トランジスタを有する半導体装置や電子機器の作製工程での熱処理により大気か
ら水や水素が酸化物半導体層に侵入し、拡散することを防止することができる。また、同
時に酸化物半導体層から酸素が抜けてしまうことを防ぐことができる。よって、酸化物半
導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化できる。
半導体装置の一形態を説明する平面図および断面図。 半導体装置の一形態を説明する作製方法を説明する断面図。 半導体装置の一形態を説明する作製方法を説明する断面図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 比較例試料ＡのＳＩＭＳデータを示す図。 実施例試料ＡのＳＩＭＳデータを示す図。 比較例試料ＢのＴＤＳデータを示す図。 実施例試料ＢのＴＤＳデータを示す図。 比較例試料Ｃを用いたトランジスタの特性を示す図。 実施例試料Ｃを用いたトランジスタの特性を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、
本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、
図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共
通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付
さないことがある。また、便宜上、絶縁膜は上面図には表さないことがある。
なお、以下の説明において、第１、第２などの序数詞は、説明の便宜上付したものであ
り、その数を限定するものではない。
（実施の形態１）
本実施の形態は、本発明の一態様であるトランジスタを有する半導体装置の作製方法に
ついて、図１乃至図３を用いて説明する。
図１に、トップゲートトップコンタクト型のトランジスタ１５０の平面図および断面図
を示す。図１（Ａ）は平面図であり、図１（Ｂ）は、図１（Ａ）におけるＡ−Ｂ断面に係
る断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ１
５０の構成要素の一部（例えば、絶縁膜１１４など）を省略している。
＜本実施の形態における半導体装置の構成＞
図１は、本実施の形態の方法にて作製された半導体装置の構成例である。図１に示すト
ランジスタ１５０は、基板１００と、基板１００上に形成された下地絶縁膜１０２と、下
地絶縁膜１０２上に接して形成された酸化物半導体層１０６と、酸化物半導体層１０６上
に形成されたソース電極層１０８ａおよびドレイン電極層１０８ｂと、酸化物半導体層１
０６、ソース電極層１０８ａおよびドレイン電極層１０８ｂ上に接して形成されたゲート
絶縁膜１１０と、ゲート絶縁膜１１０上の酸化物半導体層１０６と重なる領域に形成され
たゲート電極層１１２と、ゲート絶縁膜１１０およびゲート電極層１１２上に接して形成
された絶縁膜１１４と、絶縁膜１１４上に形成された層間絶縁膜１１６を有する構造であ
る。また、ゲート電極層１１２を形成後、酸化物半導体層１０６に不純物元素を添加し、
ソース電極層１０８ａ、ドレイン電極層１０８ｂおよびゲート電極層１１２と重畳する領
域に第１の領域１０６ａを、ソース電極層１０８ａ、ドレイン電極層１０８ｂおよびゲー
ト電極層１１２と重畳しない領域に第２の領域１０６ｂ、第２の領域１０６ｃを有してい
る。
＜本実施の形態における半導体装置の作製方法＞
トランジスタ１５０の作製方法について図２および図３を用いて説明する。
まず、基板１００上に下地絶縁膜１０２を形成し、下地絶縁膜１０２上に接して酸化物
半導体層１０６を選択的に形成する（図２（Ａ）参照）。
基板１００は、絶縁性表面を有するものを用いればよい。例えば、ガラス基板、石英基
板、表面に絶縁膜が設けられた半導体基板、または表面に絶縁膜が設けられたステンレス
基板などを用いればよい。
下地絶縁膜１０２は、酸化シリコン、窒化シリコン、酸化窒化シリコンまたは窒化酸化
シリコンなどを用いて形成すればよく、スパッタリング法により形成することができる。
また、下地絶縁膜１０２は、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化イ
ットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加
されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加された
ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、などを含むように形成
することもできる。酸化物半導体層１０６に接する下地絶縁膜１０２からは、水および水
素を極力除去しておくことが好ましい。なお、下地絶縁膜１０２は単層であってもよいし
、複数の層が積層されて設けられていてもよい。
なお、本明細書中において、酸化窒化シリコンなどの「酸化窒化物」とは、その組成と
して、窒素よりも酸素の含有量が多いものを示す。
なお、本明細書中において、窒化酸化シリコンなどの「窒化酸化物」とは、その組成と
して、酸素よりも窒素の含有量が多いものを示す。
図１に示すトランジスタ１５０において、下地絶縁膜１０２またはゲート絶縁膜１１０
の少なくとも一方が化学量論比より酸素の含有量が過剰な領域が含まれているのが好まし
い。この場合、酸素の含有量は、下地絶縁膜やゲート絶縁膜の化学量論比を超える程度と
する。例えば、組成がＳｉＯｘ（ｘ＞０）で表現される酸化シリコン膜の場合、酸化シリ
コンの化学量論比はＳｉ：Ｏ＝１：２であるので、ｘが２を超える酸素過剰領域を有する
酸化シリコン膜を用いることが好ましい。このような酸素過剰領域は、酸化シリコン膜の
一部（界面も含む）に存在していればよい。
酸化物半導体層１０６と接する絶縁膜が化学量論比より酸素の含有量が過剰な領域を有
していると、酸化物半導体層１０６からこれと接する絶縁膜への酸素の移動を防ぐことが
でき、かつ、酸化物半導体層１０６と接する絶縁膜から酸化物半導体層１０６への酸素の
供給を行うこともできるためである。
酸化物半導体層１０６を形成する酸化物半導体としては、不純物が除去され、酸化物半
導体の主成分以外のキャリア供与体となる不純物が極力含まれないように高純度化するこ
とにより真性（ｉ型）化または実質的に真性（ｉ型）化された酸化物半導体を用いる。
酸化物半導体層１０６は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質
などの状態をとる。
酸化物半導体層１０６として機能する層としては、例えば、スパッタリング法などを用
いて形成された、少なくともＩｎ、Ｇａ、ＳｎおよびＺｎから選ばれた一種以上の元素を
含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導
体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚ
ｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半
導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸
化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍ
ｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体
や、単元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ
−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａと
ＳｎとＺｎ以外の元素、例えば、ＳｉＯ２を含ませてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（
Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない
。
また、酸化物半導体層１０６は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記され
る薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、ＭｎおよびＣｏから選
ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、Ｇａ
およびＭｎ、またはＧａおよびＣｏなどがある。
酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットと
しては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ
比］の酸化物半導体成膜用ターゲットを用いることができる。また、このターゲットの材
料および組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍ
ｏｌ比］の酸化物半導体成膜用ターゲットを用いてもよい。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの
組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（ｍｏｌ比に換算するとＩｎ２Ｏ
３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（ｍｏｌ比
に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝
１５：１〜１．５：１（ｍｏｌ比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）
とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比
がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
また、酸化物半導体層１０６として、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を用いてもよ
い。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ
膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜
である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであるこ
とが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒ
ｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部
と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グ
レインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界
に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三
角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状また
は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸
およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、
８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−
５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡ
ＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被
形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、Ｃ
ＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非
晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形
成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。
なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、ま
たは成膜後に熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の
変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
スパッタリング法により酸化物半導体層１０６を形成する際、できる限り酸化物半導体
層１０６に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、
スパッタリング装置の処理室内に供給する雰囲気ガスとして、水素、水、水酸基または水
素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸素、または
希ガスと酸素との混合ガスを適宜用いる。さらには、該処理室の排気は、水の排気能力の
高いクライオポンプまたは水素の排気能力の高いスパッタイオンポンプを用いればよい。
酸化物半導体層１０６を成膜後、酸化物半導体層１０６に対して、熱処理（第１の熱処
理）を行うことが望ましい。この第１の熱処理によって酸化物半導体層１０６中の、過剰
な水素（水や水酸基を含む）を除去することができる。第１の熱処理の温度は、２５０℃
以上７００℃以下、好ましくは４５０℃以上６００℃以下である。なお、第１の熱処理の
温度は、基板１００の歪み点未満とすることが好ましい。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下
、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層１０６は大気に
触れさせず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻
射によって、被処理物を加熱する装置を用いても良い。例えば、ＬＲＴＡ（Ｌａｍｐ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａ
ｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラン
プ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラ
ンプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である
。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴ
ンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体
が用いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数
分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよ
い。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱
温度を超える温度条件であっても適用が可能となる。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン
等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望
ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガス
の純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上
（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから
、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。また、このよう
な脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。なお、第１の熱処理
中に、不活性ガスを酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１
の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減する
ことができ、酸化物半導体層をよりｉ型化または実質的にｉ型化にすることができる。
次いで、酸化物半導体層１０６上に、ソース電極層およびドレイン電極層（これと同じ
層で形成される配線を含む）となる導電膜を成膜し、これを加工してソース電極層１０８
ａおよびドレイン電極層１０８ｂを形成する（図２（Ｂ）参照）。
ソース電極層１０８ａおよびドレイン電極層１０８ｂに用いる導電膜としては、後の熱
処理工程に耐えられる材料を用いる。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ
から選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チ
タン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ
、Ｃｕなどの金属膜の下側または上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金
属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン
膜）を積層させた構成としても良い。また、ソース電極層、およびドレイン電極層に用い
る導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては
酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化イン
ジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛
（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを
用いることができる。
なお、導電膜のエッチングの際に、酸化物半導体層１０６がエッチングされ、分断され
ることのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜の
みをエッチングし、酸化物半導体層１０６を全くエッチングしないという条件を得ること
は難しく、導電膜のエッチングの際に酸化物半導体層１０６は一部のみがエッチングされ
、溝部（凹部）を有する酸化物半導体層となることもある。
また、酸化物半導体層１０６上で隣り合うソース電極層１０８ａとドレイン電極層１０
８ｂとの間隔幅によって形成されるトランジスタのチャネル長は、２μｍ以下であること
が好ましい。本実施の形態では、チャネル長を０．９μｍとする。
次いで、ソース電極層１０８ａおよびドレイン電極層１０８ｂを覆い、酸化物半導体層
１０６の一部と接するゲート絶縁膜１１０を形成する（図２（Ｃ）参照）。
ゲート絶縁膜１１０は、ＣＶＤ法やスパッタリング法等を用いて形成することができる
。また、ゲート絶縁膜１１０は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化
酸化シリコン、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニウムシリケー
ト（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（
ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、窒素が添加されたハフニ
ウムアルミネート、などを含むように形成するのが好適である。ゲート絶縁膜１１０は、
単層構造としても良いし、上記の材料を組み合わせて積層構造としても良い。また、その
厚さは特に限定されないが、半導体装置を微細化する場合には、トランジスタの動作を確
保するために薄くするのが望ましい。例えば、酸化窒化シリコンを用いる場合には、１ｎ
ｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。
ゲート絶縁膜を薄くすると、トンネル効果などに起因するゲートリークが問題となる。
ゲートリークの問題を解消するには、ゲート絶縁膜１１０に、酸化ハフニウム、酸化タン
タル、酸化イットリウム、ハフニウムシリケート、ハフニウムアルミネート、窒素が添加
されたハフニウムシリケート、窒素が添加されたハフニウムアルミネート、などの高誘電
率（ｈｉｇｈ−ｋ）材料を用いると良い。ｈｉｇｈ−ｋ材料をゲート絶縁膜に用いること
で、電気的特性を確保しつつ、ゲートリークを抑制するために膜厚を大きくすることが可
能になる。なお、ｈｉｇｈ−ｋ材料を含む膜と、酸化シリコン、窒化シリコン、酸化窒化
シリコン、窒化酸化シリコンなどのいずれかを含む膜との積層構造としてもよい。
ゲート絶縁膜１１０は、少なくとも１ｎｍ以上の膜厚とし、ＣＶＤ法などを適宜用いて
形成することができる。
次いで、ゲート絶縁膜１１０上に導電膜を形成した後、フォトリソグラフィ工程により
ゲート電極層１１２を形成する（図２（Ｃ）参照）。
ゲート電極層１１２は、プラズマＣＶＤ法またはスパッタリング法等により、モリブデ
ン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の
金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成する
ことができる。
次いで、絶縁膜１１４を形成する前に酸化物半導体層１０６に不純物元素１２１を添加
する処理を行ってもよい（図３（Ａ）参照）。
添加する不純物元素１２１は、リン、ホウ素、アルゴンなどがある。また、酸化物半導
体層１０６に不純物元素１２１を添加する方法として、イオンドーピング法またはイオン
インプランテーション法を用いることができる。
なお、上記の「イオンドーピング法」とは、原料ガスから生成されるイオン化したガス
を質量分離せず、そのまま電界で加速して対象物に照射し、イオン化したガスの元素を対
象物に含ませる方式を指す。また、上記の「イオンインプランテーション法」とは、「イ
オン注入法」とも呼ばれ、原料ガスをプラズマ化し、このプラズマに含まれるイオン種を
引き出し、質量分離をして、所定の質量を有するイオン種を加速して、イオンビームとし
て、対象物に注入する方法である。
なお、酸化物半導体層１０６に不純物元素１２１を添加する処理は、複数回行っても良
い。酸化物半導体層１０６に不純物元素１２１を添加する処理を複数回行う場合、不純物
元素１２１は複数回すべてにおいて同じであってもよいし、１回の処理毎に変えてもよい
。
酸化物半導体層１０６に不純物元素１２１を添加する際、ゲート電極層１１２、ソース
電極層１０８ａおよびドレイン電極層１０８ｂはマスクとして機能し、不純物元素１２１
はゲート電極層１１２、ソース電極層１０８ａおよびドレイン電極層１０８ｂと重畳する
領域の酸化物半導体層１０６には添加されず、第１の領域１０６ａが形成される。また、
ゲート電極層１１２と重畳する第１の領域１０６ａはチャネル形成領域として機能する。
さらに、不純物元素１２１が添加された第２の領域１０６ｂ、第２の領域１０６ｃは、
不純物元素１２１の添加のダメージにより結晶性が低減し、非晶質領域となる。不純物元
素１２１を添加する量などを調節することによって、ダメージ量を低減させ、完全な非晶
質領域とならないように形成することもできる。つまり、不純物元素１２１が添加された
第２の領域１０６ｂ、第２の領域１０６ｃは、少なくとも第１の領域１０６ａよりも非晶
質領域の割合が大きい領域となるということである。完全な非晶質領域とさせないほうが
、後に行う熱処理による結晶化が容易に行われるため好ましい。
一対の第２の領域１０６ｂ、第２の領域１０６ｃは、第１の領域１０６ａより低抵抗で
あるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。ＬＤＤ領
域として機能する不純物元素１２１を含む第２の領域１０６ｂ、第２の領域１０６ｃを設
けることにより、第１の領域１０６ａの端部に加わる電界を緩和させることができる。こ
のため、トランジスタの短チャネル効果を抑制することができる。
このように、ゲート電極層１１２、ソース電極層１０８ａおよびドレイン電極層１０８
ｂをマスクとして、不純物元素１２１を酸化物半導体層１０６に添加し、後の熱処理を行
うことで、チャネル形成領域となる第１の領域１０６ａと、ＬＤＤ領域となる一対の第２
の領域１０６ｂ、第２の領域１０６ｃをセルフアラインに形成することができる。
本実施の形態では、不純物元素１２１としてリンを、イオンインプランテーション法を
用いて酸化物半導体層１０６に加速電圧を２５ｋＶ〜４０ｋＶ、ドーズ量を１×１０１５
ｉｏｎｓ／ｃｍ２の条件で添加する。
次いで、ゲート電極層１１２を覆い、ゲート絶縁膜１１０と接する絶縁膜１１４を形成
する（図３（Ｂ）参照）。
絶縁膜１１４としては、酸化アルミニウム膜を用いる。酸化アルミニウムは、水素、水
、酸素、その他の不純物を透過させにくいというバリア機能を有している。したがって、
酸化物半導体層１０６上に酸化アルミニウム膜を設けることで、該酸化アルミニウム膜が
パッシベーション膜として機能して、デバイス完成後に水等の不純物が外部より酸化物半
導体層１０６へ侵入するのを防ぐことができ、ｉ型（真性）半導体またはｉ型に限りなく
近い酸化物半導体層１０６を形成することできる。また、酸化物半導体層１０６としてＣ
ＡＡＣ−ＯＳ膜を用いた場合、微視的な酸素の欠損が減少し、水素原子（水素イオンを含
む）やアルカリ金属原子の脱着による電荷の移動や不安定性を減少させることで、より高
純度化し、ｉ型（真性）化することができる。このため、極めて優れた特性のトランジス
タを実現することができる。また、酸化物半導体層１０６、下地絶縁膜１０２およびゲー
ト絶縁膜１１０より酸素が放出されるのを防ぐことができる。例えば、酸化アルミニウム
膜を用いる場合には、５０ｎｍを超えて５００ｎｍ以下、好ましくは７０ｎｍ以上２００
ｎｍ以下とすることができる。酸化アルミニウム膜の膜厚が５０ｎｍ以下であると、パッ
シベーション膜として機能しなく、デバイス完成後に水等の不純物が外部より酸化物半導
体層１０６へ侵入するのを防ぐことができないからである。
絶縁膜１１４はスパッタリング法など、絶縁膜１１４に水、水素等の不純物を混入させ
ない方法を適宜用いて形成することができる。絶縁膜１１４に水素が含まれると、その水
素の酸化物半導体層への侵入、または水素による酸化物半導体層中の酸素の引き抜き、が
生じ、酸化物半導体を用いたトランジスタにとって電気的特性の変動要因となる。よって
、絶縁膜１１４はできるだけ水素を含まない膜になるように、成膜方法に水素を用いない
ことが重要である。絶縁膜１１４を、成膜する際に用いるスパッタリングガスは水素、水
、水酸基または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
なお、絶縁膜１１４は、ゲート絶縁膜１１０およびゲート電極層１１２上に接して酸化
アルミニウム膜を有していればよく、他の絶縁材料を含む膜との積層構造とすることも可
能である。
例えば、上記積層構造として、酸化アルミニウム膜の上に層間絶縁膜１１６を形成して
もよい（図３（Ｃ）参照）。層間絶縁膜１１６としては、酸化窒化シリコン、窒化酸化シ
リコン、ポリイミド、アクリルなど用いることができる。
また、トランジスタを形成後、該トランジスタを用いた電子機器や半導体装置を作製す
る際には、層間膜を形成し、熱処理等を用いて層間膜上に様々な物の形成や加工等を行う
。そのため、既に完成したトランジスタにおいて、トランジスタ形成後の熱処理等の工程
によって酸化物半導体層への水素や水の混入や酸化物半導体層からの酸素の放出が生じ、
当該トランジスタの電気的特性が変動してしまう恐れがある。しかし、上述のように酸化
アルミニウム膜は、水素、水、酸素、その他の不純物を透過させにくいというバリア機能
を有しているので、本実施の形態に示すように、ゲート絶縁膜およびゲート電極層上に接
して酸化アルミニウム膜を形成することによって、トランジスタ形成後に熱処理等を行っ
ても、酸化物半導体層への水素や水の混入や酸化物半導体層からの酸素の放出を防止する
ことができる。
例えば、層間絶縁膜１１６に水素や水などが含まれている場合でも、ゲート絶縁膜およ
びゲート電極層上に接して酸化アルミニウム膜を形成することによって、トランジスタ形
成後の半導体装置や電子機器の作製工程において熱処理を行っても、層間絶縁膜１１６か
ら酸化物半導体層１０６への水素や水の混入を防ぐことができる。
絶縁膜１１４、または、層間絶縁膜１１６の形成後には、第２の熱処理を行ってもよい
。第２の熱処理を行うことにより、不純物元素１２１が添加された第２の領域１０６ｂ、
第２の領域１０６ｃの結晶性が向上する。また、酸化物半導体層１０６としてＣＡＡＣ−
ＯＳ膜を用いた場合、第２の熱処理を行うことにより、膜中に含まれるミクロな欠陥や、
積層界面の欠陥を修復することができる。このため、酸化物半導体層１０６はより高純度
化し、ｉ型（真性）化することができる。該熱処理の温度は、好ましくは３５０℃以上６
５０℃以下、より好ましくは４５０℃以上６５０℃以下である。なお、第２の熱処理の温
度は、基板の歪み点未満とすることが好ましい。該熱処理は、窒素、酸素、超乾燥空気（
水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下
の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒
素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ま
しい。また、熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９
９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ
以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
なお、第２の熱処理のタイミングは、本実施の形態の構成に限定されないが、該熱処理
は、少なくとも絶縁膜１１４の成膜後に行う必要がある。絶縁膜１１４として用いる酸化
アルミニウム膜は、水素、水などの不純物、および酸素の両方に対して膜を透過させない
遮断効果（ブロック効果）が高く、絶縁膜１１４を成膜後に熱処理を行うことで、酸化物
半導体層１０６からの酸素の放出を防止することができるためである。
以上の工程で、酸素欠陥の形成を抑制した酸化物半導体層１０６を含むトランジスタ１
５０が形成される。酸化物半導体層、ソース電極層、ドレイン電極層、ゲート絶縁膜、ゲ
ート電極層を順に形成した後、ゲート絶縁膜およびゲート電極層上に接して酸化アルミニ
ウム膜を形成することにより、該トランジスタ１５０を有する半導体装置や電子機器の作
製工程で熱処理を行っても大気から水や水素が酸化物半導体層に侵入し、拡散することを
防止することができる。また、トランジスタ１５０は、第２の熱処理によって、化学量論
比より酸素の含有量が過剰な領域が含まれる下地絶縁膜１０２やゲート絶縁膜１１０から
酸化物半導体層１０６へと酸素を供給することで、酸化物半導体層１０６の酸素欠損を補
填することができる。よって、トランジスタ１５０は、電気的特性変動が抑制されており
、電気的に安定である。
また、トランジスタ１５０は、脱水化または脱水素化を目的とする熱処理を行うことが
好ましく、該熱処理によって、水素、水、水酸基または水素化物（水素化合物ともいう）
などの不純物を酸化物半導体層より意図的に排除し、高純度化し、ｉ型（真性）化された
酸化物半導体層１０６を含むトランジスタとすることができる。高純度化された酸化物半
導体層１０６中にはキャリアが極めて少ない（ゼロに近い）。
また、酸化物半導体層上に酸化アルミニウム膜を形成することにより、トランジスタの
電気的特性変動が抑制されて、電気的に安定になるため、微細化されたトランジスタでも
オン・オフ比が確保でき、正常なスイッチング特性が得られており、良好な電気的特性を
有するトランジスタを実現することができる。
以上示したように、本実施の形態によって安定した電気的特性を有する酸化物半導体を
用いた半導体装置を提供することができる。また、信頼性の高い半導体装置を提供するこ
とができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態２）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置
ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全
体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図４（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むように
して、シール材４００５が設けられ、第２の基板４００６によって封止されている。図４
（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域
とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成
された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また、別途
形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に
与えられる各種信号および電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒ
ｃｕｉｔ）４０１８ａ、ＦＰＣ４０１８ｂから供給されている。
図４（Ｂ）、図４（Ｃ）において、第１の基板４００１上に設けられた画素部４００２
と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。
また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられて
いる。よって、画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１と
シール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図
４（Ｂ）、図４（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶
半導体膜で形成された信号線駆動回路４００３が実装されている。図４（Ｂ）、図４（Ｃ
）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４また
は画素部４００２に与えられる各種信号および電位は、ＦＰＣ４０１８から供給されてい
る。
また、図４（Ｂ）、図４（Ｃ）においては、信号線駆動回路４００３を別途形成し、第
１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆
動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の
一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃ
ｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図４（Ａ）は、
ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり
、図４（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図４（
Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは
光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープも
しくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板
が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実
装されたモジュールも全て表示装置に含むものとする。
また、第１の基板４００１上に設けられた画素部４００２および走査線駆動回路４００
４は、トランジスタを複数有しており、実施の形態１で例示したトランジスタを適用する
ことができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子
（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図５乃至図７を用いて説明する。図５乃至図７は、図４
（Ｂ）のＱ−Ｒにおける断面図に相当する。
図５乃至図７で示すように、半導体装置は接続端子電極層４０１５および端子電極層４
０１６を有しており、接続端子電極層４０１５および端子電極層４０１６はＦＰＣ４０１
８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極層４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電
極層４０１６は、トランジスタ４０１０、トランジスタ４０１１のソース電極層およびド
レイン電極層と同じ導電膜で形成されている。
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４
は、トランジスタを複数有しており、図５乃至図７では、画素部４００２に含まれるトラ
ンジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示
している。図５では、トランジスタ４０１０、トランジスタ４０１１上には絶縁膜４０２
４が設けられ、図６および図７ではさらに、絶縁膜４０２１が設けられている。なお、第
１の基板４００１上の絶縁膜４０２３は下地膜として機能する絶縁膜である。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態
１で示したトランジスタを適用することができる。
トランジスタ４０１０およびトランジスタ４０１１は酸素欠損の形成を抑制および水や
水素の混入を抑えた酸化物半導体層を有するトランジスタである。よって、トランジスタ
４０１０およびトランジスタ４０１１は、電気的特性変動が抑制されており、電気的に安
定である。
よって、図５乃至図７で示す本実施の形態の半導体装置として信頼性の高い半導体装置
を提供することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示
パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素
子を用いることができる。
図５に表示素子として液晶素子を用いた液晶表示装置の例を示す。図５において、表示
素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、および
液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶
縁膜４０２４、絶縁膜４０３３が設けられている。第２の電極層４０３１は第２の基板４
００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８
を介して積層する構成となっている。
また、柱状のスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られ、液晶
層４００８の膜厚（セルギャップ）を制御するために設けられている。なお、球状のスペ
ーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子
液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これ
らの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カ
イラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つ
であり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する
直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改
善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる
。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方
性であるため配向処理が不要であり、視野角依存性が小さい。また、配向膜を設けなくて
もよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破
壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができ
る。よって、液晶表示装置の生産性を向上させることが可能となる。酸化物半導体層を用
いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して
設計範囲を逸脱する恐れがある。よって、酸化物半導体層を用いるトランジスタを有する
液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１
１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明
細書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリ
ーク電流等を考慮して、所定の期間、電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。酸素過剰領域を有する酸
化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対し
て１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分で
ある。
本実施の形態で用いる酸素欠損の形成を抑制した酸化物半導体層を有するトランジスタ
は、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号
等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設
定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を
抑制する効果を奏する。
また、本実施の形態で用いる酸素欠損の形成を抑制した酸化物半導体層を有するトラン
ジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、
このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイ
ッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に
形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成さ
れた半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる
。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画
像を提供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−
Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉ
ｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モー
ド、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができ
る。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは
、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置
は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式であ
る。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方
向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわ
れる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反
射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位相
差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなど
を用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用い
ることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒ
は赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す
）、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。な
お、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する
発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用
することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光
素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材
料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機
ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ
ャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形
成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよ
うな発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−
アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明
する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。
そして、基板上にトランジスタおよび発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側および基板とは反
対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も
適用することができる。
図６に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子
４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している
。なお、発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２
の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３か
ら取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる
。
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の
樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続し
た曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構
成されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水、二酸化炭素等が侵入しないように、第２の電極層
４０３１および隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコ
ン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４０
０１、第２の基板４００６、およびシール材４００５によって封止された空間には充填材
４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、
脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバ
ー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂ま
たは熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリ
イミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（
エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いれば
よい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む
）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けて
もよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸
により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能で
ある。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、
紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能
という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子
と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複
数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカ
プセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示する
ものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において
移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含
む）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、い
わゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、
この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。ま
た、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料
、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレ
クトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料
を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用すること
ができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に
用いる電極層である第１の電極層および第２の電極層の間に配置し、第１の電極層および
第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う
方法である。
図７に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図
７の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設け
られた第２の電極層４０３１との間には黒色領域４６１５ａおよび白色領域４６１５ｂを
有し、周りに液体で満たされているキャビティ４６１２を含む球形粒子４６１３が設けら
れており、球形粒子４６１３の周囲は樹脂等の充填材４６１４で充填されている。第２の
電極層４０３１が共通電極層（対向電極層）に相当する。第２の電極層４０３１は、共通
電位線と電気的に接続される。
なお、図５乃至図７において、第１の基板４００１、第２の基板４００６としては、ガ
ラス基板の他、可撓性を有する基板も用いることができ、例えば、透光性を有するプラス
チック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌ
ａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライ
ド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる
。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシ
ートを用いることもできる。
本実施の形態では、絶縁膜４０２３として酸化シリコン膜を用い、絶縁膜４０２４とし
て酸化アルミニウム膜を用いる。絶縁膜４０２３、絶縁膜４０２４はスパッタリング法や
プラズマＣＶＤ法によって形成することができる。
酸化物半導体層上に絶縁膜４０２４として設けられた酸化アルミニウム膜は、水素、水
などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が
高い。
したがって、酸化アルミニウム膜は、作製工程中および作製後において、変動要因とな
る水素、水などの不純物の酸化物半導体層への混入、および酸化物半導体を構成する主成
分材料である酸素の酸化物半導体層からの放出を防止する保護膜として機能する。
また、絶縁膜４０２３として酸化物半導体層と接して設けられた酸化シリコン膜は、酸
素を酸化物半導体層へ供給する機能を有する。よって、絶縁膜４０２３は酸素を多く含む
酸化絶縁膜が好ましい。
トランジスタ４０１０およびトランジスタ４０１１は、酸素欠損の形成、水や水素の混
入を抑制した酸化物半導体層を有する。また、トランジスタ４０１０およびトランジスタ
４０１１は、ゲート絶縁膜として酸化シリコン膜を有する。トランジスタ４０１０および
トランジスタ４０１１に含まれる酸化物半導体層の熱処理を、酸化物半導体層上に、絶縁
膜４０２４として酸化アルミニウム膜が設けられた状態で行うため、該熱処理によって酸
化物半導体層から酸素が放出されるのを防止することができる。よって、得られる酸化物
半導体層は、化学量論比よりも酸素の含有量が過剰な領域を含む膜とすることができる。
また、トランジスタ４０１０およびトランジスタ４０１１に含まれる酸化物半導体層は
、水素、水などの不純物が混入しないため高純度であり、酸素放出が防止されるため酸化
物半導体が結晶状態における化学量論比に対し、酸素の含有量が過剰な領域を含む。よっ
て、該酸化物半導体層をトランジスタ４０１０およびトランジスタ４０１１に用いること
で、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧の
シフトΔＶｔｈを低減することができる。
また、平坦化絶縁膜として機能する絶縁膜４０２１は、アクリル、ポリイミド、ベンゾ
シクロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いること
ができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系
樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。
なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよ
い。
絶縁膜４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、
ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）
、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カ
ーテンコーター、ナイフコーター等を用いることができる。
表示装置は光源または表示素子からの光を透過させて表示を行う。よって、光が透過す
る画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に
対して透光性とする。
表示素子に電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層
、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、
および電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す
）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなど
の透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデ
ン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（
Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チ
タン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属
、またはその合金、若しくはその金属窒化物から一つ、または複数種を用いて形成するこ
とができる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポ
リマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子とし
ては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン
またはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、
若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその
誘導体などが挙げられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回
路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように、酸化物半導体層上に酸化アルミニウム膜を形成することにより、トラン
ジスタを用いて表示機能を有する半導体装置の作製工程で熱処理を行っても大気から水や
水素が酸化物半導体層に侵入し、拡散することを防止することができる。よって、トラン
ジスタは、電気的特性変動が抑制されており、電気的に安定である。よって、該トランジ
スタを用いることで信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
（実施の形態３）
実施の形態１で例示したトランジスタを用いて、対象物の情報を読み取るイメージセン
サ機能を有する半導体装置を作製することができる。
図８（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図８（Ａ）はフ
ォトセンサの等価回路であり、図８（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、
他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４
０は、ソースまたはドレインの一方がフォトセンサ基準信号線６７２に、ソースまたはド
レインの他方がトランジスタ６５６のソースまたはドレインの一方に電気的に接続されて
いる。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソースまたはドレインの
他方がフォトセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体層を用いるトランジスタと明確
に判明できるように、酸化物半導体層を用いるトランジスタの記号には「ＯＳ」と記載し
ている。図８（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１
に示すような酸素欠陥の形成を抑制した酸化物半導体層を用いるトランジスタである。
図８（Ｂ）は、フォトセンサにおけるフォトダイオード６０２およびトランジスタ６４
０に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして
機能するフォトダイオード６０２およびトランジスタ６４０が設けられている。フォトダ
イオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けら
れている。
トランジスタ６４０上には絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４が設け
られている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６
３３上に形成した電極層６４１ａと、層間絶縁膜６３４上に設けられた電極層６４２との
間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６ｂ、およ
び第３半導体膜６０６ｃを積層した構造を有している。
電極層６４１ａは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電
極層６４２は電極層６４１ｂを介してゲート電極層６４５と電気的に接続している。ゲー
ト電極層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォト
ダイオード６０２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体
膜６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型
の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族
の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法
により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、
Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。
また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注
入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等
により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。
この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法
、またはスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以
上５０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコ
ン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモ
ルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラ
ン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、
ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法
、気相成長法、スパッタリング法等により行っても良い。第２半導体膜６０６ｂの膜厚は
２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモ
ルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物
元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成
する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６
、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純
物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用い
て該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純
物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合に
アモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、またはス
パッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎ
ｍ以下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、および第３半導体膜６０６ｃは
、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶半導体
（セミアモルファス半導体（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ：ＳＡＳ））を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安
定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半
導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対
して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマ
ンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている
。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ
−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダング
リングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上
含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含
ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られ
る。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、
または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができ
る。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、
ＳｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素お
よび水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数
種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素
化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以
下、さらに好ましくは１００倍とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ
２Ｈ６等の炭化物気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させ
てもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型
のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、
ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０
２が受ける光６２２を電気信号に変換する例を示す。また、受光面とした半導体膜側とは
逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導
電膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、その材料に応じ
て、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレ
ー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷
等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて
形成することができる。
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１は
スパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体層上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水な
どの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高
い。
したがって、酸化アルミニウム膜は、作製工程中および作製後において、変動要因とな
る水素、水などの不純物の酸化物半導体層への混入、および酸化物半導体を構成する主成
分材料である酸素の酸化物半導体層からの放出を防止する保護膜として機能する。
本実施の形態において、トランジスタ６４０は、酸素欠損の形成、水や水素の混入を抑
制した酸化物半導体層を有する。また、トランジスタ６４０は、ゲート絶縁膜として酸化
シリコン膜を有する。トランジスタ６４０に含まれる酸化物半導体層の熱処理を、酸化物
半導体層上に、絶縁膜６３１として酸化アルミニウム膜が設けられた状態で行うため、該
熱処理によって酸化物半導体層から酸素が放出されるのを防止することができる。
また、トランジスタ６４０に含まれる酸化物半導体層は、水素、水などの不純物が混入
しないため高純度であり、酸素の放出が防止されるため酸素欠陥を低減することができる
。よって、該酸化物半導体層をトランジスタ６４０に用いることで、酸素欠損に起因する
トランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減す
ることができる。
層間絶縁膜６３３としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコ
ン層、酸化アルミニウム層、または酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シ
リコン層、窒化酸化シリコン層、窒化アルミニウム層、または窒化酸化アルミニウム層な
どの窒化物絶縁膜の単層、または積層を用いることができる。
層間絶縁膜６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁
膜が好ましい。層間絶縁膜６３３、層間絶縁膜６３４としては、例えば、ポリイミド、ア
クリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有す
る有機絶縁材料を用いることができる。また、上記有機絶縁材料の他に、低誘電率材料（
ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガ
ラス）等の単層、または積層を用いることができる。
フォトダイオード６０２に入射する光６２２を検出することによって、被検出物の情報
を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源
を用いることができる。
以上のように、酸化物半導体層上に酸化アルミニウム膜を形成することにより、対象物
の情報を読み取るイメージセンサ機能を有する半導体装置の作製工程で熱処理を行っても
大気から水や水素が酸化物半導体層に侵入し、拡散することを防止することができる。よ
って、トランジスタは、電気的特性変動が抑制されており、電気的に安定である。よって
、該トランジスタを用いることで信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
（実施の形態４）
実施の形態１で例示したトランジスタは、複数のトランジスタを積層する集積回路を有
する半導体装置に好適に用いることができる。本実施の形態では、半導体装置の一例とし
て、記憶媒体（メモリ素子）の例を示す。
本実施の形態では、単結晶半導体基板に作製された第１のトランジスタと絶縁膜を介し
て第１のトランジスタの上方に半導体膜を用いて作製された第２のトランジスタを含む半
導体装置を作製する。
図９は、半導体装置の構成の一例である。図９（Ａ）には、半導体装置の断面図を、図
９（Ｂ）には、半導体装置の平面図を、それぞれ示す。ここで、図９（Ａ）は、図９（Ｂ
）のＣ１−Ｃ２およびＤ１−Ｄ２における断面図に相当する。また、図９（Ｃ）には、上
記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。
図９（Ａ）および図９（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用い
たトランジスタ２６０を有し、上部に第２の半導体材料を用いたトランジスタ２６２を有
する。実施の形態１で例示したトランジスタは、トランジスタ２６２に好適に用いること
ができる。本実施の形態では、トランジスタ２６２として実施の形態１で示したトランジ
スタ１５０と同様な構造を有するトランジスタを用いる例を示す。
積層するトランジスタ２６０、トランジスタ２６２の半導体材料、および構造は、同一
でもよいし、異なっていてもよい。本実施の形態では、記憶媒体（メモリ素子）の回路に
好適な材料および構造のトランジスタをそれぞれ用いる例であり、第１の半導体材料を酸
化物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体とする。酸化物半導
体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム
、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いるのが
好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたト
ランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、
その特性により長時間の電荷保持を可能とする。
トランジスタ２６０は、半導体材料（例えば、シリコンなど）を含む基板２８５に設け
られたチャネル形成領域２１６と、チャネル形成領域２１６を挟むように設けられた不純
物領域２２０と、不純物領域２２０に接する金属化合物領域２２４と、チャネル形成領域
２１６上に設けられたゲート絶縁膜２０８と、ゲート絶縁膜２０８上に設けられたゲート
電極層２１０とを有する。
半導体材料を含む基板２８５は、シリコンや炭化シリコンなどの単結晶半導体基板、多
結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用
することができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体膜が設
けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料
からなる半導体膜が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導
体膜は、シリコン半導体膜に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶
縁基板上に絶縁膜を介して半導体膜が設けられた構成のものが含まれるものとする。
ＳＯＩ基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加
熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた
欠陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による
成長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体
膜を形成する方法等を用いることができる。
例えば、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つ
の面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、または素子基
板上のどちらか一方に絶縁膜を形成する。単結晶半導体基板と素子基板を、絶縁膜を挟ん
で重ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離
する熱処理を行い、単結晶半導体基板より半導体膜として単結晶半導体膜を素子基板上に
形成する。上記方法を用いて作製されたＳＯＩ基板も好適に用いることができる。
基板２８５上にはトランジスタ２６０を囲むように素子分離絶縁膜２０６が設けられて
いる。なお、高集積化を実現するためには、図９（Ａ）に示すようにトランジスタ２６０
がサイドウォール絶縁膜を有しない構成とすることが望ましい。一方で、トランジスタ２
６０の特性を重視する場合には、ゲート電極層２１０の側面にサイドウォール絶縁膜を設
け、不純物濃度が異なる領域を含む不純物領域２２０を設けても良い。
単結晶半導体基板を用いたトランジスタ２６０は、高速動作が可能である。このため、
当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高
速に行うことができる。
本実施の形態においては、トランジスタ２６０を覆うように絶縁膜２層を設ける。但し
、トランジスタ２６０を覆う絶縁膜は、単層構造としてもよいし、３層以上の積層構造と
してもよい。但し、上部に設けられるトランジスタ２６２に含まれる酸化物半導体層と接
する絶縁膜としては、酸化シリコン膜を適用するものとする。
トランジスタ２６２および容量素子２６４の形成前の処理として、該絶縁膜２層にＣＭ
Ｐ処理を施して、平坦化した絶縁膜２２８、絶縁膜２３０を設け、同時にゲート電極層２
１０の上面を露出させる。
絶縁膜２２８、絶縁膜２３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸
化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒
化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶
縁膜２２８、絶縁膜２３０は、プラズマＣＶＤ法またはスパッタリング法等を用いて形成
することができる。
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いる
ことができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いる
ことができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶
縁膜２２８、絶縁膜２３０を形成してもよい。
本実施の形態では、絶縁膜２２８としてスパッタリング法により膜厚５０ｎｍの酸化窒
化シリコン膜を形成し、絶縁膜２３０としてスパッタリング法により膜厚５５０ｎｍの酸
化シリコン膜を形成する。
ＣＭＰ処理により十分に平坦化した絶縁膜２３０上に酸化物半導体層を成膜し、これを
加工して島状の酸化物半導体層２４４を形成する。なお、酸化物半導体層成膜後、脱水化
または脱水素化のための熱処理を行うのが好ましい。
ゲート電極層２１０、絶縁膜２２８、絶縁膜２３０などの上に導電層を形成し、該導電
層を選択的にエッチングして、ソース電極層またはドレイン電極層２４２ａ、ドレイン電
極層またはソース電極層２４２ｂを形成する。
導電層は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶ
Ｄ法を用いて形成することができる。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、
Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いるこ
とができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み
合わせた材料を用いてもよい。
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チ
タン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニ
ウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層
構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。
なお、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有
するソース電極層またはドレイン電極層２４２ａ、およびドレイン電極層またはソース電
極層２４２ｂへの加工が容易であるというメリットがある。
上部のトランジスタ２６２のチャネル長（Ｌ）は、ソース電極層またはドレイン電極層
２４２ａ、およびドレイン電極層またはソース電極層２４２ｂの下端部の間隔によって決
定される。なお、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用い
るマスク形成の露光を行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線を用いるの
が望ましい。
酸化物半導体層２４４の一部に接するゲート絶縁膜２４６を形成する。ゲート絶縁膜２
４６として、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン膜、窒
化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化ア
ルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、
または酸化ガリウム膜を形成することができる。
ゲート絶縁膜２４６上において酸化物半導体層２４４と重畳する領域にゲート電極層２
４８ａを形成し、ソース電極層またはドレイン電極層２４２ａと重畳する領域に電極層２
４８ｂを形成する。
ゲート電極層２４８ａおよび電極層２４８ｂは、ゲート絶縁膜２４６上に導電層を形成
した後に、当該導電層を選択的にエッチングすることによって形成することができる。
ゲート電極層２４８ａを形成後、酸化物半導体層２４４に不純物元素を添加する処理を
行ってもよい。
添加する不純物元素は、リン、ホウ素、アルゴンなどがある。また、酸化物半導体層２
４４に不純物元素を添加する方法として、イオンドーピング法またはイオンインプランテ
ーション法を用いることができる。
なお、酸化物半導体層２４４に不純物元素を添加する処理は、複数回行ってもよい。酸
化物半導体層２４４に不純物元素を添加する処理を複数回行う場合、不純物元素は複数回
すべてにおいて同じであってもよいし、１回の処理毎に変えてもよい。
酸化物半導体層２４４に不純物元素を添加する際、ゲート電極層２４８ａはマスクとし
て機能し、不純物元素はゲート電極層２４８ａと重畳する領域の酸化物半導体層２４４に
は添加されず、第１の領域２４４ａが形成される。また、ゲート電極層２４８ａと重畳す
る第１の領域２４４ａはチャネル形成領域として機能する。
さらに、不純物元素が添加された第２の領域２４４ｂ、第２の領域２４４ｃは、不純物
元素の添加のダメージにより結晶性が低減し、非晶質領域となる。不純物元素を添加する
量などを調節することによって、ダメージ量を低減させ、完全な非晶質領域とならないよ
うに形成することができる。つまり、不純物元素が添加された第２の領域２４４ｂ、第２
の領域２４４ｃは、少なくとも第１の領域２４４ａよりも非晶質領域の割合が大きい領域
となるということである。完全な非晶質領域とさせないほうが、後に行う熱処理による結
晶化が容易に行われるため好ましい。
一対の第２の領域２４４ｂ、第２の領域２４４ｃは、第１の領域２４４ａより低抵抗で
あるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。ＬＤＤ領
域として機能する不純物元素を含む第２の領域２４４ｂ、第２の領域２４４ｃを設けるこ
とにより、第１の領域２４４ａの端部に加わる電界を緩和させることができる。このため
、トランジスタの短チャネル効果を抑制することができる。
このように、ゲート電極層２４８ａをマスクとして、不純物元素を酸化物半導体層２４
４に添加し、後の熱処理を行うことで、チャネル形成領域となる第１の領域２４４ａと、
ＬＤＤ領域となる一対の第２の領域２４４ｂ、第２の領域２４４ｃをセルフアラインに形
成することができる。
酸化物半導体層２４４、ゲート絶縁膜２４６、ゲート電極層２４８ａ、および電極層２
４８ｂ上に、酸化アルミニウム膜を含む絶縁膜２５０を形成する。絶縁膜２５０を積層構
造とする場合、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン膜、
窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、酸化
窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、または酸化ガリウム
膜を酸化アルミニウム膜と積層して形成してもよい。
絶縁膜２５０成膜後、第２の熱処理を行う。該熱処理の温度は、好ましくは３５０℃以
上６５０℃以下、より好ましくは４５０℃以上６５０℃以下である。なお、基板の歪み点
未満とすることが好ましい。なお、第２の熱処理のタイミングは、本実施の形態の構成に
限定されないが、該熱処理は、少なくとも絶縁膜２５０（より具体的には、酸化アルミニ
ウム膜）の成膜後に行う必要がある。絶縁膜２５０として用いる酸化アルミニウム膜は、
水素、水などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック
効果）が高く、絶縁膜２５０を成膜後に熱処理を行うことで、酸化物半導体層２４４から
の酸素の放出を防止することができるためである。
トランジスタ２６２、および絶縁膜２５０上に、絶縁膜２５２を形成する。絶縁膜２５
２は、スパッタリング法やＣＶＤ法などを用いて形成することができる。また、酸化シリ
コン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶
縁材料を含む材料を用いて形成することができる。
ゲート絶縁膜２４６、絶縁膜２５０、および絶縁膜２５２に、ドレイン電極層またはソ
ース電極層２４２ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用い
た選択的なエッチングにより行われる。
その後、上記開口にドレイン電極層またはソース電極層２４２ｂに接する配線を形成す
る。なお、図９（Ａ）にはドレイン電極層またはソース電極層２４２ｂと配線２５６との
接続箇所は図示していない。
配線２５６は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などの
ＣＶＤ法を用いて導電層を形成した後、当該導電層をエッチング加工することによって形
成される。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから
選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、
Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよ
い。詳細は、ソース電極層またはドレイン電極層２４２ａなどと同様である。
以上の工程でトランジスタ２６２および容量素子２６４が完成する。トランジスタ２６
２は、酸素欠損を補填する酸素を過剰に含む酸化物半導体層２４４を有するトランジスタ
である。よって、トランジスタ２６２は、電気的特性変動が抑制されており、電気的に安
定である。容量素子２６４は、ソース電極層またはドレイン電極層２４２ａ、酸化物半導
体層２４４、ゲート絶縁膜２４６、および電極層２４８ｂを含んで構成される。
なお、図９の容量素子２６４では、酸化物半導体層２４４とゲート絶縁膜２４６を積層
させることにより、ソース電極層またはドレイン電極層２４２ａと、電極層２４８ｂとの
間の絶縁性を十分に確保することができる。もちろん、十分な容量を確保するために、酸
化物半導体層２４４を有しない構成の容量素子２６４を採用しても良い。また、絶縁膜を
有する構成の容量素子２６４を採用しても良い。さらに、容量が不要の場合は、容量素子
２６４を設けない構成とすることも可能である。
図９（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す
。図９（Ｃ）において、トランジスタ２６２のソース電極層またはドレイン電極層の一方
と、容量素子２６４の電極層の一方と、トランジスタ２６０のゲート電極層と、は電気的
に接続されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトラン
ジスタ２６０のソース電極層とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：
ビット線とも呼ぶ）とトランジスタ２６０のドレイン電極層とは、電気的に接続されてい
る。また、第３の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ２６
２のソース電極層またはドレイン電極層の他方とは、電気的に接続され、第４の配線（４
ｔｈ Ｌｉｎｅ：第２の信号線とも呼ぶ）と、トランジスタ２６２のゲート電極層とは、
電気的に接続されている。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）
と、容量素子２６４の電極層の他方は電気的に接続されている。
酸化物半導体を用いたトランジスタ２６２は、オフ電流が極めて小さいという特徴を有
しているため、トランジスタ２６２をオフ状態とすることで、トランジスタ２６２のソー
ス電極層またはドレイン電極層の一方と、容量素子２６４の電極層の一方と、トランジス
タ２６０のゲート電極層とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極
めて長時間にわたって保持することが可能である。そして、容量素子２６４を有すること
により、ノードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み
出しが容易になる。
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トラ
ンジスタ２６２がオン状態となる電位にして、トランジスタ２６２をオン状態とする。こ
れにより、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄
積される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベ
ル電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その
後、第４の配線の電位を、トランジスタ２６２がオフ状態となる電位にして、トランジス
タ２６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧに
は所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷
を蓄積および保持させることで、メモリセルに情報を記憶させることができる。
トランジスタ２６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長
時間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リ
フレッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減するこ
とができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持す
ることが可能である。
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を
与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持
された電荷量に応じて、トランジスタ２６０は異なる状態をとる。一般に、トランジスタ
２６０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合
のトランジスタ２６０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷
が保持されている場合のトランジスタ２６０の見かけのしきい値Ｖｔｈ＿Ｌより低くなる
ためである。ここで、見かけのしきい値とは、トランジスタ２６０を「オン状態」とする
ために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔ
ｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判
別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、
第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ２６０は「オン状態」
となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔ
ｈ＿Ｌ）となっても、トランジスタ２６０は「オフ状態」のままである。このため、第５
の配線の電位を制御して、トランジスタ２６０のオン状態またはオフ状態を読み出す（第
２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の
電荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に
係る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ２６２がオン状
態となる電位にして、トランジスタ２６２をオン状態とする。これにより、第３の配線の
電位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が
蓄積される。その後、第４の配線の電位をトランジスタ２６２がオフ状態となる電位にし
て、トランジスタ２６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係
る電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量
の電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うこと
で、記憶させた情報を上書きすることが可能である。
本実施の形態で示すトランジスタ２６２は、酸素を過剰に含む酸化物半導体層を酸化物
半導体層２４４に用いることで、トランジスタ２６２のオフ電流を十分に低減することが
できる。そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容
を保持することが可能な半導体装置が得られる。
以上のように、酸化物半導体層上に酸化アルミニウム膜を形成することにより、複数の
トランジスタを積層する集積回路を有する半導体装置の作製工程で熱処理を行っても大気
から水や水素が酸化物半導体層に侵入し、拡散することを防止することができる。よって
、トランジスタは、電気的特性変動が抑制されており、電気的に安定である。よって、該
トランジスタを用いることで信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について
説明する。
図１０（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３０
０２、表示部３００３、キーボード３００４などによって構成されている。上記実施の形
態のいずれかで示した半導体装置を表示部３００３に適用することにより、信頼性の高い
ノート型のパーソナルコンピュータとすることができる。
図１０（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と
、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作
用の付属品としてスタイラス３０２２がある。上記実施の形態のいずれかで示した半導体
装置を表示部３０２３に適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）
とすることができる。
図１０（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍は、筐体２７０１お
よび筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、
軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことが
できる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組
み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成とし
てもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とする
ことで、例えば右側の表示部（図１０（Ｃ）では表示部２７０５）に文章を表示し、左側
の表示部（図１０（Ｃ）では表示部２７０７）に画像を表示することができる。上記実施
の形態のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用すること
により、信頼性の高い電子書籍とすることができる。表示部２７０５として半透過型、ま
たは反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想されるため
、太陽電池を設け、太陽電池による発電、およびバッテリーでの充電を行えるようにして
もよい。なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れる等の
利点がある。
また、図１０（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば
、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを
備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同
一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体
の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部な
どを備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構
成としてもよい。
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書
籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能
である。
図１０（Ｄ）は、携帯電話であり、筐体２８００および筐体２８０１の二つの筐体で構
成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロ
フォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続
端子２８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う
太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナ
は筐体２８０１内部に内蔵されている。上記実施の形態のいずれかで示した半導体装置を
表示パネル２８０２に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図１０（Ｄ）には映像表示さ
れている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出
力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能で
ある。スピーカー２８０３およびマイクロフォン２８０４は音声通話に限らず、テレビ電
話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし
、図１０（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯
に適した小型化が可能である。
外部接続端子２８０８はＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続
可能であり、充電およびパーソナルコンピュータなどとのデータ通信が可能である。また
、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存および移動に
対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図１０（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７
、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６
などによって構成されている。上記実施の形態のいずれかで示した半導体装置を表示部（
Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、信頼性の高いデジタルビデ
オカメラとすることができる。
図１０（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体９
６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示するこ
とが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成
を示している。上記実施の形態のいずれかで示した半導体装置を表示部９６０３に適用す
ることにより、信頼性の高いテレビジョン装置とすることができる。
テレビジョン装置の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操
作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力す
る情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一
般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通
信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信
者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
本実施例では、開示する発明に係る半導体装置において用いる酸化アルミニウム膜のバ
リア膜としての特性について評価を行った。図１１乃至図１４に結果を示す。評価方法と
しては、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓ
ｐｅｃｔｒｏｍｅｔｒｙ）と、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅ
ｃｔｒｏｍｅｔｒｙ：昇温脱離ガス分光法）分析法を用いた。
まず、ＳＩＭＳ分析によって行った評価を示す。試料は、比較例としてガラス基板上に
スパッタリング法による酸化シリコン膜が膜厚１００ｎｍ形成された比較例試料Ａと、実
施例としてガラス基板上にスパッタリング法により酸化シリコン膜が膜厚１００ｎｍ形成
され、酸化シリコン膜上にスパッタリング法により酸化アルミニウム膜が膜厚１００ｎｍ
形成された実施例試料Ａを作製した。
比較例試料Ａおよび実施例試料Ａにおいて、酸化シリコン膜の成膜条件は、ターゲット
として酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットの間との距
離を６０ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、酸素（酸素流量５０ｓｃｃｍ）雰
囲気下、基板温度１００℃とした。
実施例試料Ａにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アル
ミニウム（Ａｌ２Ｏ３）ターゲットを用い、ガラス基板とターゲットの間との距離を６０
ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、アルゴンおよび酸素（アルゴン流量２５ｓ
ｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
比較例試料Ａおよび実施例試料Ａにプレッシャークッカー試験（ＰＣＴ：Ｐｒｅｓｓｕ
ｒｅ Ｃｏｏｋｅｒ Ｔｅｓｔ）を行った。本実施例ではＰＣＴ試験として、温度１３０
℃、湿度８５％（気体中に含まれる水蒸気の体積比がＨ２Ｏ（水）：Ｄ２Ｏ（重水）＝３
：１）、２．３気圧（０．２３ＭＰａ）の条件で比較例試料Ａおよび実施例試料Ａを１０
０時間保持した。
本実施例において、重水などで表現している「Ｄ原子」とは、質量数が２である水素原
子（２Ｈ）を表している。
ＳＩＭＳ分析としてＳＳＤＰ（Ｓｕｂｓｔｒａｔｅ Ｓｉｄｅ Ｄｅｐｔｈ Ｐｒｏｆ
ｉｌｅ）−ＳＩＭＳを用いて、ＰＣＴ試験前とＰＣＴ試験後の比較例試料Ａおよび実施例
試料Ａに対して、各試料のＨ原子およびＤ原子の濃度を測定した。
図１１（Ａ１）に比較例試料ＡのＰＣＴ試験前、図１１（Ａ２）に比較例試料ＡのＰＣ
Ｔ試験後のＳＩＭＳによるＨ原子およびＤ原子の濃度プロファイルを示す。図１１（Ａ１
）および図１１（Ａ２）において、Ｄ原子ｅｘｐｅｃｔｅｄプロファイルは、Ｄ原子の存
在比が０．０１５％としてＨ原子のプロファイルから算出した自然界に存在するＤ原子の
濃度プロファイルである。よって、ＰＣＴ試験によって試料中に混入したＤ原子量は、実
測のＤ原子濃度とＤ原子ｅｘｐｅｃｔｅｄ濃度との差分となる。実測のＤ原子濃度からＤ
原子ｅｘｐｅｃｔｅｄ濃度を差し引いたＤ原子の濃度プロファイルを、ＰＣＴ試験前を図
１１（Ｂ１）、ＰＣＴ試験後を図１１（Ｂ２）に示す。
同様に、図１２（Ａ１）に実施例試料ＡのＰＣＴ試験前、図１２（Ａ２）に実施例試料
ＡのＰＣＴ試験後のＳＩＭＳによるＨ原子およびＤ原子の濃度プロファイルを示す。また
、実測のＤ原子濃度からＤ原子ｅｘｐｅｃｔｅｄ濃度を差し引いたＤ原子の濃度プロファ
イルを、ＰＣＴ試験前を図１２（Ｂ１）、ＰＣＴ試験後を図１２（Ｂ２）に示す。
なお、本実施例のＳＩＭＳ分析結果は、すべて酸化シリコン膜の標準試料により定量し
た結果を示している。
図１１に示すように、ＰＣＴ試験前は重なっていた実測のＤ原子の濃度プロファイルと
Ｄ原子ｅｘｐｅｃｔｅｄプロファイルが、ＰＣＴ試験後は実測のＤ原子の濃度プロファイ
ルが高濃度に増大しており、酸化シリコン膜中にＤ原子が混入したことがわかる。したが
って、比較例試料Ａの酸化シリコン膜は、外部からの水（Ｈ２Ｏ、Ｄ２Ｏ）に対し、バリ
ア性が低いことが確認できた。
一方、図１２に示すように、酸化シリコン膜上に酸化アルミニウム膜を積層した実施例
試料Ａは、ＰＣＴ試験後でも酸化アルミニウム膜表面にややＤ原子の侵入が見られるだけ
で、酸化アルミニウム膜の深さ５０ｎｍ付近以降、および酸化シリコン膜にはＤ原子の侵
入が見られない。したがって、酸化アルミニウム膜は外部からの水（Ｈ２Ｏ、Ｄ２Ｏ）に
対し、バリア性が高いことが確認できた。
次に、ＴＤＳ分析によって行った評価を示す。試料は、実施例として、ガラス基板上に
スパッタリング法により酸化シリコン膜が膜厚１００ｎｍ形成され、酸化シリコン膜上に
スパッタリング法により酸化アルミニウム膜が膜厚２０ｎｍ形成された実施例試料Ｂを作
製した。また、比較例として、実施例試料ＢをＴＤＳ分析によって測定後、実施例試料Ｂ
から酸化アルミニウム膜を除去し、ガラス基板上に酸化シリコン膜のみが形成された比較
例試料Ｂを作製した。
比較例試料Ｂおよび実施例試料Ｂにおいて、酸化シリコン膜の成膜条件は、ターゲット
として酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットの間との距
離を６０ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、酸素（酸素流量５０ｓｃｃｍ）雰
囲気下、基板温度１００℃とした。
実施例試料Ｂにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アル
ミニウム（Ａｌ２Ｏ３）ターゲットを用い、ガラス基板とターゲットの間との距離を６０
ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、アルゴンおよび酸素（アルゴン流量２５ｓ
ｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
比較例試料Ｂおよび実施例試料Ｂにおいて、さらに３００℃加熱処理、４５０℃加熱処
理、６００℃加熱処理の条件で、それぞれ窒素雰囲気下で１時間処理を行った。
比較例試料Ｂおよび実施例試料Ｂにおいて、加熱処理なし、３００℃加熱処理、４５０
℃加熱処理、６００℃加熱処理と４つの条件で作製された試料にそれぞれＴＤＳ分析を行
った。比較例試料Ｂおよび実施例試料Ｂにおいて、図１３（Ａ）および図１４（Ａ）に加
熱処理なし、図１３（Ｂ）および図１４（Ｂ）に３００℃加熱処理、図１３（Ｃ）および
図１４（Ｃ）に４５０℃加熱処理、図１３（Ｄ）および図１４（Ｄ）に６００℃加熱処理
を行った各試料の測定されたＭ／ｚ＝３２（Ｏ２）のＴＤＳ結果を示す。
図１３（Ａ）乃至図１３（Ｄ）に示すように、比較例試料Ｂは加熱処理なしの図１３（
Ａ）では酸化シリコン膜から酸素の放出が見られるが、図１３（Ｂ）の３００℃加熱処理
を行った試料では酸素の放出量が大きく減少し、図１３（Ｃ）の４５０℃加熱処理を行っ
た試料および図１３（Ｄ）の６００℃加熱処理を行った試料においては、ＴＤＳ測定のバ
ックグラウンド以下であった。
図１３（Ａ）乃至図１３（Ｄ）の結果から、酸化シリコン膜中に含まれる過剰酸素の９
割以上が３００℃の加熱処理によって酸化シリコン膜中から外部へ放出され、４５０℃、
６００℃の加熱処理によってはほぼ全ての酸化シリコン膜中に含まれる過剰酸素が酸化シ
リコン膜外部へ放出されたことがわかる。したがって、酸化シリコン膜は酸素に対するバ
リア性が低いことが確認できた。
一方、図１４（Ａ）乃至図１４（Ｄ）に示すように、酸化シリコン膜上に酸化アルミニ
ウム膜を形成した実施例試料Ｂにおいては、３００℃、４５０℃、６００℃の加熱処理を
行った試料においても、加熱処理なしの試料と同等の量の酸素の放出が見られた。
図１４（Ａ）乃至図１４（Ｄ）の結果から、酸化アルミニウム膜を酸化シリコン膜上に
形成することで、加熱処理を行っても酸化シリコン膜中に含まれる過剰酸素は外部へ放出
されず、酸化シリコン膜中に含有した状態のまま保持されることがわかる。したがって、
酸化アルミニウム膜は酸素に対するバリア性が高いことが確認できた。
以上の結果から、酸化アルミニウム膜は水素および水に対するバリア性と、酸素に対す
るバリア性の両方を有しており、水素、水、および酸素に対するバリア膜として好適に機
能することが確認できた。
したがって、酸化アルミニウム膜がバリア膜として機能するため、酸化物半導体層、ソ
ース電極層、ドレイン電極層、ゲート絶縁膜、ゲート電極層を順に形成した後、ゲート絶
縁膜およびゲート電極層上に接して酸化アルミニウム膜を形成するトランジスタの作製工
程中および作製後において、水素、水などの不純物の酸化物半導体層への混入、および酸
化物半導体を構成する主成分材料である酸素の酸化物半導体層からの放出を防止すること
ができる。
本実施例では、開示する発明に係る半導体装置において酸化アルミニウム膜をバリア膜
として用いたトランジスタの特性の測定結果について説明する。
まずは、実施例試料Ｃのトランジスタの作製方法について説明する。
シリコン基板上にスパッタリング法により下地絶縁膜である酸化シリコン層を３００ｎ
ｍ形成した。下地絶縁膜である酸化シリコン層の成膜条件は、ターゲットとして酸化シリ
コン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットの間との距離を６０ｍｍ、
圧力０．４Ｐａ、電源電力１．５ｋＷ、酸素（酸素流量５０ｓｃｃｍ）雰囲気下、基板温
度１００℃とした。
次いで、酸化シリコン層上に酸化物半導体層であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導
体を２０ｎｍ形成した。酸化物半導体層であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の成
膜条件は、ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用い、圧力０
．４Ｐａ、電源電力０．５ｋＷ、アルゴンおよび酸素（アルゴン流量３０ｓｃｃｍ：酸素
流量１５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
次いで、酸化物半導体層成膜後、４００℃の熱処理を減圧下で３０分間行った。
次いで、酸化物半導体層上にソース電極層およびドレイン電極層であるタングステン層
を１００ｎｍ形成し、ソース電極層およびドレイン電極層上にＣＶＤ法によりゲート絶縁
膜となる酸化窒化シリコン膜を３０ｎｍ形成し、ゲート絶縁膜上の酸化物半導体層と重な
る領域にゲート電極層となる窒化タンタル層１５ｎｍ、タングステン層１３５ｎｍを順に
積層して形成した。
次いで、リンを酸化物半導体層に加速電圧を４０ｋＶ、ドーズ量を１×１０１５ｉｏｎ
ｓ／ｃｍ２の条件で添加し、４５０℃の熱処理を窒素雰囲気下で１時間行った。
リンを添加後、ゲート絶縁膜およびゲート電極層上にスパッタリング法により絶縁膜と
なる酸化アルミニウム膜１００ｎｍを形成した。酸化アルミニウム膜の成膜条件は、ター
ゲットとして酸化アルミニウム（Ａｌ２Ｏ３）ターゲットを用い、基板とターゲットの間
との距離を６０ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、アルゴンおよび酸素（アル
ゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
次いで、酸化アルミニウム膜上にＣＶＤ法により酸化窒化シリコン膜３００ｎｍを形成
して実施例試料Ｃを作製した。
また、実施例試料Ｃのトランジスタとトランジスタの特性を比較する比較例試料Ｃのト
ランジスタの作製方法について説明する。
比較例試料Ｃは、リンの添加工程までは実施例試料Ｃと同様に行い、リンの添加後、ゲ
ート絶縁膜およびゲート電極層上にＣＶＤ法により酸化窒化シリコン膜３００ｎｍを形成
して作製した。
比較例試料Ｃおよび実施例試料Ｃにおいて、４５０℃の熱処理の条件で、窒素雰囲気下
で１時間処理を行った。
本実施例では、比較例試料Ｃおよび実施例試料Ｃのトランジスタにおいて、ドレイン電
圧（Ｖｄ）を３Ｖとし、ゲート電圧（Ｖｇ）を−６Ｖから６Ｖまで掃引した際の、ドレイ
ン電流（Ｉｄ：［Ａ］）の測定を行った。測定結果を図１５および図１６に示す。図１５
および図１６において、横軸はゲート電圧（Ｖｇ［Ｖ］）、縦軸はドレイン電流（Ｉｄ［
Ａ］）を示す。なお、「ドレイン電圧（Ｖｄ）」とは、ソースを基準としたドレインとソ
ースの電位差であり、「ゲート電圧（Ｖｇ）」とは、ソースを基準としたゲートとソース
の電位差である。
図１５に示すように、比較例試料Ｃのトランジスタは、ゲート電圧を掃引しても電流値
に大きな変化は見られなかった。これにより、比較例試料Ｃのトランジスタは、オン・オ
フ比が確保できず、正常なスイッチング特性が得られないことが確認された。
一方、図１６に示すように、実施例試料Ｃのトランジスタは、オン状態のときにドレイ
ン電流（オン電流ともいう）は１０−６Ａ、オフ状態のときにドレイン電流（オフ電流と
もいう）は１０−１４Ａであることが確認された。これにより、実施例試料Ｃのトランジ
スタではオン・オフ比が確保でき、正常なスイッチング特性が得られていることが確認さ
れた。
実施例試料Ｃと比較例試料Ｃの差異は、酸化窒化シリコン膜を形成する直前に、酸化ア
ルミニウム膜を形成しているか否かである。よって、実施例試料Ｃでは、酸化アルミニウ
ム膜の効果によりトランジスタの電気的特性変動が抑制されており、電気的に安定である
ことが確認できる。
実施例１で示したように、酸化アルミニウム膜は水素、水および酸素に対するバリア膜
として好適に機能するため、酸化物半導体層を覆い、ゲート絶縁膜およびゲート電極層上
に接して酸化アルミニウム膜を形成する構成は、熱処理を行っても、酸化物半導体層への
水素や水の混入や酸化物半導体層からの酸素の放出を防ぐことができる。以上の結果より
、上記のような構成にすることによって、微細化されたトランジスタに熱処理を行っても
オン・オフ比が確保でき、正常なスイッチング特性が得られ、トランジスタの電気的特性
変動が抑制されて、電気的に安定であることが示された。
よって、該トランジスタを含む、酸化物半導体を用いた半導体装置は、安定した電気的
特性を付与し、高信頼性を実現することができる。
１００ 基板
１０２ 下地絶縁膜
１０６ 酸化物半導体層
１０６ａ 第１の領域
１０６ｂ 第２の領域
１０６ｃ 第２の領域
１０８ａ ソース電極層
１０８ｂ ドレイン電極層
１１０ ゲート絶縁膜
１１２ ゲート電極層
１１４ 絶縁膜
１１６ 層間絶縁膜
１２１ 不純物元素
１５０ トランジスタ
２０６ 素子分離絶縁膜
２０８ ゲート絶縁膜
２１０ ゲート電極層
２１６ チャネル形成領域
２２０ 不純物領域
２２４ 金属化合物領域
２２８ 絶縁膜
２３０ 絶縁膜
２４２ａ ドレイン電極層
２４２ｂ ソース電極層
２４４ 酸化物半導体層
２４４ａ 第１の領域
２４４ｂ 第２の領域
２４４ｃ 第２の領域
２４６ ゲート絶縁膜
２４８ａ ゲート電極層
２４８ｂ 電極層
２５０ 絶縁膜
２５２ 絶縁膜
２６０ トランジスタ
２６２ トランジスタ
２６４ 容量素子
２８５ 基板
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６２２ 光
６３１ 絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ａ 電極層
６４１ｂ 電極層
６４２ 電極層
６４３ 導電層
６４５ ゲート電極層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極層
４０１６ 端子電極層
４０１８ ＦＰＣ
４０１８ａ ＦＰＣ
４０１８ｂ ＦＰＣ
４０１９ 異方性導電膜
４０２１ 絶縁膜
４０２３ 絶縁膜
４０２４ 絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３３ 絶縁膜
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
４６１２ キャビティ
４６１３ 球形粒子
４６１４ 充填材
４６１５ａ 黒色領域
４６１５ｂ 白色領域
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド

Claims (3)

  1. 酸化物半導体層を形成し、
    前記酸化物半導体層に対して、処理中に不活性ガスを含む雰囲気から酸素を含む雰囲気に切り替える第１の熱処理を行い、
    前記酸化物半導体層上方にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上方にゲート電極層を形成し、
    前記ゲート電極層上方に、酸化アルミニウム膜を形成することを特徴とするトランジスタの作製方法。
  2. 酸化物半導体層を形成し、
    前記酸化物半導体層に対して、処理中に不活性ガスを含む雰囲気から酸素を含む雰囲気に切り替える第１の熱処理を行い、
    前記酸化物半導体層上方にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上方にゲート電極層を形成し、
    前記ゲート電極層上方に、酸化アルミニウム膜を形成し、
    前記酸化アルミニウム膜の形成後に、第２の熱処理を行うことを特徴とするトランジスタの作製方法。
  3. 請求項１又は請求項２において、
    ソース電極層及びドレイン電極層を形成することを特徴とするトランジスタの作製方法。
JP2016114124A 2011-04-06 2016-06-08 トランジスタの作製方法 Active JP6225220B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011084389 2011-04-06
JP2011084389 2011-04-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012086058A Division JP5981753B2 (ja) 2011-04-06 2012-04-05 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016189475A JP2016189475A (ja) 2016-11-04
JP6225220B2 true JP6225220B2 (ja) 2017-11-01

Family

ID=46966426

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012086058A Active JP5981753B2 (ja) 2011-04-06 2012-04-05 半導体装置の作製方法
JP2016114124A Active JP6225220B2 (ja) 2011-04-06 2016-06-08 トランジスタの作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012086058A Active JP5981753B2 (ja) 2011-04-06 2012-04-05 半導体装置の作製方法

Country Status (5)

Country Link
US (2) US9960278B2 (ja)
JP (2) JP5981753B2 (ja)
KR (2) KR101961847B1 (ja)
CN (2) CN107424927B (ja)
TW (2) TWI562366B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422362B1 (ko) 2009-07-10 2014-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 패널 및 전자 기기
US9527043B2 (en) 2012-05-17 2016-12-27 Samsung Electronics Co., Ltd. Gas separation membrane and method of preparing the same
KR101920716B1 (ko) * 2012-05-17 2019-02-13 삼성전자주식회사 기체 분리막 및 그 제조방법
KR102001057B1 (ko) 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
JP6121149B2 (ja) * 2012-11-28 2017-04-26 富士フイルム株式会社 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP6152729B2 (ja) * 2013-03-26 2017-06-28 ソニー株式会社 撮像装置および撮像表示システム
KR102442752B1 (ko) * 2013-05-20 2022-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6345023B2 (ja) 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9397153B2 (en) * 2013-09-23 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6498967B2 (ja) * 2015-03-10 2019-04-10 東ソー・ファインケム株式会社 パッシベーション膜の製造方法、パッシベーション膜、それを用いた太陽電池素子
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6725335B2 (ja) 2016-06-20 2020-07-15 株式会社ジャパンディスプレイ 半導体装置
JP6751613B2 (ja) * 2016-07-15 2020-09-09 株式会社ジャパンディスプレイ 表示装置
JP6736430B2 (ja) * 2016-09-05 2020-08-05 株式会社ジャパンディスプレイ 半導体装置
JP7022592B2 (ja) * 2018-01-11 2022-02-18 株式会社ジャパンディスプレイ 表示装置
US11894466B2 (en) 2018-10-10 2024-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11121263B2 (en) 2019-08-27 2021-09-14 Apple Inc. Hydrogen trap layer for display device and the same
JP2021150524A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置
CN111403352A (zh) * 2020-03-24 2020-07-10 长江存储科技有限责任公司 一种三维存储器、cmos晶体管及其制造方法

Family Cites Families (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS61116874A (ja) 1985-09-20 1986-06-04 Shunpei Yamazaki 絶縁ゲート型電界効果トランジスタの製造方法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2502787B2 (ja) 1990-04-27 1996-05-29 シャープ株式会社 Ｍｏｓ型薄膜トランジスタの製造方法
US5198379A (en) * 1990-04-27 1993-03-30 Sharp Kabushiki Kaisha Method of making a MOS thin film transistor with self-aligned asymmetrical structure
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5362661A (en) 1992-11-20 1994-11-08 Gold Star Co., Ltd. Method for fabricating thin film transistor
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6882012B2 (en) * 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4209619B2 (ja) * 2002-02-28 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN1301539C (zh) 2003-07-28 2007-02-21 友达光电股份有限公司 形成低温多晶硅薄膜晶体管的方法
JP3923458B2 (ja) * 2003-09-10 2007-05-30 株式会社半導体エネルギー研究所 半導体装置
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101287198B1 (ko) 2006-05-12 2013-07-16 엘지디스플레이 주식회사 폴리실리콘 ｔｆｔ 어레이 기판 및 그 제조방법
KR101014473B1 (ko) 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5216276B2 (ja) 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5466940B2 (ja) * 2007-04-05 2014-04-09 出光興産株式会社 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100907400B1 (ko) * 2007-08-28 2009-07-10 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 발광표시장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
CN100595851C (zh) * 2007-12-20 2010-03-24 山东大学 电输运性质可调控的氧化物磁性半导体薄膜及其制备方法
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101623224B1 (ko) * 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101563527B1 (ko) 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN103730509B (zh) 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
US8198666B2 (en) 2009-02-20 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a nonvolatile memory element having first, second and third insulating films
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102342672B1 (ko) 2009-03-12 2021-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5528727B2 (ja) 2009-06-19 2014-06-25 富士フイルム株式会社 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス
JP5499529B2 (ja) 2009-06-25 2014-05-21 大日本印刷株式会社 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
SG10201403913PA (en) * 2009-07-10 2014-10-30 Semiconductor Energy Lab Method for manufacturing semiconductor device
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101745747B1 (ko) * 2009-10-16 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
JP5730529B2 (ja) * 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 半導体装置
KR102162746B1 (ko) * 2009-10-21 2020-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
KR102148664B1 (ko) * 2009-11-06 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101777643B1 (ko) * 2009-12-11 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 논리 회로, 및 cpu
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011077946A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120121931A (ko) * 2010-02-19 2012-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
TWI632684B (zh) 2018-08-11
CN107424927B (zh) 2021-03-30
JP5981753B2 (ja) 2016-08-31
US9960278B2 (en) 2018-05-01
CN107424927A (zh) 2017-12-01
KR20120114169A (ko) 2012-10-16
CN102738002A (zh) 2012-10-17
JP2012227521A (ja) 2012-11-15
JP2016189475A (ja) 2016-11-04
CN102738002B (zh) 2017-05-31
KR101961847B1 (ko) 2019-03-25
TW201701484A (zh) 2017-01-01
US20180182894A1 (en) 2018-06-28
US20120258575A1 (en) 2012-10-11
TWI562366B (en) 2016-12-11
KR20190032330A (ko) 2019-03-27
TW201306262A (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
JP6225220B2 (ja) トランジスタの作製方法
JP6767550B2 (ja) トランジスタの作製方法
JP6511121B2 (ja) 記憶媒体の作製方法
JP6276819B2 (ja) 半導体装置の作製方法
JP6291552B2 (ja) 半導体装置の作製方法
JP6473773B2 (ja) 半導体装置の作製方法
JP2012253329A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171006

R150 Certificate of patent or registration of utility model

Ref document number: 6225220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250