JP6208818B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6208818B2
JP6208818B2 JP2016121643A JP2016121643A JP6208818B2 JP 6208818 B2 JP6208818 B2 JP 6208818B2 JP 2016121643 A JP2016121643 A JP 2016121643A JP 2016121643 A JP2016121643 A JP 2016121643A JP 6208818 B2 JP6208818 B2 JP 6208818B2
Authority
JP
Japan
Prior art keywords
transistor
oxide semiconductor
oxide
drain
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016121643A
Other languages
English (en)
Other versions
JP2016208039A (ja
Inventor
和晃 大嶋
和晃 大嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016208039A publication Critical patent/JP2016208039A/ja
Application granted granted Critical
Publication of JP6208818B2 publication Critical patent/JP6208818B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17772—Structural details of configuration resources for powering on or off

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。特に、インバータ回路を有する半導体装置に関する。
また、半導体装置を具備する電子機器に関する。
近年、電子機器の低消費電力化のために電子機器に用いられる部品として低消費電力の
半導体装置が利用されるようになってきた。電子機器は、ＣＰＵ、インターフェイス回路
、メモリ素子等の様々な回路から構成されている。そして、各回路間は、入力回路、出力
回路又は入出力回路によって接続されている。
入力回路、出力回路、入出力回路としてバッファ回路やスリーステートインバータ（「
トライステートインバータ」ともいう。）回路が用いられている。スリーステートインバ
ータ回路は、出力が、”ハイ（ＨＩ）”、”ロー（ＬＯ）”、”ハイインピーダンス（Ｈ
ＩＺ）”の３つの状態に設定される回路である。
スリーステートインバータ回路のハイとは、出力端子が最も高い電源電圧端子側の電位
に設定され、ローとは、出力端子が最も低い電位に設定され、ハイインピーダンスとは出
力端子がフローティング状態に設定されるものである。
スリーステートインバータを構成する各トランジスタにはリーク電流が存在し、トラン
ジスタが選択されていない状況でも電荷の流出又は流入が生じてしまう。そのため、スリ
ーステートインバータをハイインピーダンス状態とした時でも、リーク電流がスリーステ
ートインバータを構成するトランジスタを介して出力端子に流れてしまい、低消費電力化
が十分ではなかった。また、電圧降下が生じ誤動作の原因となっていた。
特許文献１に示すように、スリーステートインバータを用いたフリップフロップ回路に
おいて、スリーステートインバータに用いるトランジスタのしきい値電圧の高いトランジ
スタと低いトランジスタを混載してフリップフロップ回路の非動作時に流れるリーク電流
を小さくするものがある。
しかしながら、特許文献１では、高しきい値電圧のトランジスタの動作を確保すべく、
高しきい値電圧のトランジスタを考慮して高い電源電圧を用意する必要がある。また、各
トランジスタはシリコン材料を用いたトランジスタであると考えられ、各トランジスタを
オフにしたとしても各トランジスタにはリーク電流が依然として存在しており、低消費電
力化は十分とはいえない。
特開２００１−２２３５６３号公報
上記課題に鑑み、開示する発明の一態様では、ハイインピーダンス時のリーク電流を抑
制して消費電力を低減できる半導体装置を提供することを目的の一とする。
また、開示する発明の一態様では、回路規模の拡大を抑制しつつリーク電流を抑制でき
る半導体装置を提供することを目的の一とする。
また、開示する発明の一態様では、回路の小型化を図りつつリーク電流を抑制できる半
導体装置を提供することを目的の一とする。
開示する発明では、高純度化された酸化物半導体を用いて半導体装置を構成する。高純
度化された酸化物半導体を用いて構成されたトランジスタは、リーク電流が極めて小さい
ため、低消費電力化を図ることができる。また、リーク電流に基づくハイインピーダンス
時の半導体装置の誤作動を防止することができる。
開示する発明の一態様では、半導体装置はｐ型の第１のトランジスタと、ｎ型の第２の
トランジスタと、第３のトランジスタと、第４のトランジスタを有する。第１のトランジ
スタのゲートは、第２のトランジスタのゲートに電気的に接続され、第１のトランジスタ
のソース又はドレインの一方は、第２のトランジスタのソース又はドレインの一方に電気
的に接続される。第３のトランジスタのソース又はドレインの一方は、第１のトランジス
タのソース又はドレインの他方と電気的に接続され、第３のトランジスタのソース又はド
レインの他方は、高電位配線に電気的に接続され、第３のトランジスタのゲートは、第４
のトランジスタのゲートに電気的に接続される。第４のトランジスタのソース又はドレイ
ンの一方は、第２のトランジスタのソース又はドレインの他方に電気的に接続され、第４
のトランジスタのソース又はドレインの他方は、低電位配線に電気的に接続される。そし
て、第３のトランジスタ及び第４のトランジスタのチャネル形成領域には酸化物半導体材
料が用いられる。
上記において、第３のトランジスタと第４のトランジスタは、第１のトランジスタと第
２のトランジスタ上に重なって設けることができる。
開示する発明の一態様では、半導体装置は、ｐ型の第１のトランジスタと、ｎ型の第２
のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタ
と、容量素子とを有する。第１のトランジスタのゲートは、第２のトランジスタのゲート
に電気的に接続され、第１のトランジスタのソース又はドレインの一方は、第２のトラン
ジスタのソース又はドレインの一方に電気的に接続される。第３のトランジスタのソース
又はドレインの一方は、第１のトランジスタのソース又はドレインの他方と電気的に接続
され、第３のトランジスタのソース又はドレインの他方は、高電位配線に電気的に接続さ
れ、第３のトランジスタのゲートは、容量素子の第１の端子と前記第５のトランジスタの
ソース又はドレインの一方とに電気的に接続される。第４のトランジスタのソース又はド
レインの一方は、第２のトランジスタのソース又はドレインの他方に電気的に接続され、
第４のトランジスタのソース又はドレインの他方は、低電位配線に電気的に接続され、第
４のトランジスタのゲートは、容量素子の第２の端子と第１の配線とに電気的に接続され
る。第５のトランジスタのソース又はドレインの他方は高電位配線に電気的に接続され、
第５のトランジスタのゲートは、第２の配線に電気的に接続される。そして、第３のトラ
ンジスタ、第４のトランジスタ及び第５のトランジスタには少なくとも酸化物半導体が用
いられる。
開示する発明の一態様では、半導体装置は、ｐ型の第１のトランジスタと、ｎ型の第２
のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタ
と、第６のトランジスタと、容量素子とを有する。第１のトランジスタのゲートは、第２
のトランジスタのゲートに電気的に接続され、第１のトランジスタのソース又はドレイン
の一方は、第２のトランジスタのソース又はドレインの一方に電気的に接続される。第３
のトランジスタのソース又はドレインの一方は、第１のトランジスタのソース又はドレイ
ンの他方と電気的に接続され、第３のトランジスタのソース又はドレインの他方は、高電
位配線に電気的に接続され、第３のトランジスタのゲートは、容量素子の第１の端子と、
第５のトランジスタのソース又はドレインの一方と、第６のトランジスタのソース又はド
レインの一方とに電気的に接続される。第４のトランジスタのソース又はドレインの一方
は、第２のトランジスタのソース又はドレインの他方に電気的に接続され、第４のトラン
ジスタのソース又はドレインの他方は、低電位配線に電気的に接続され、第４のトランジ
スタのゲートは、容量素子の第２の端子と第１の配線とに電気的に接続される。第５のト
ランジスタのソース又はドレインの他方は高電位配線に電気的に接続され、第５のトラン
ジスタのゲートは、第２の配線に電気的に接続される。第６のトランジスタのソース又は
ドレインの他方は低電位配線に電気的に接続され、第６のトランジスタのゲートは、第３
の配線に電気的に接続される。そして、第３のトランジスタ、第４のトランジスタ、第５
のトランジスタ及び第６のトランジスタには少なくとも酸化物半導体が用いられる。
上記において、第３のトランジスタと第４のトランジスタは、第１のトランジスタと第
２のトランジスタ上に重なって設けることができる。さらに容量素子を重ねて設けること
もできる。
上記において、酸化物半導体を用いたトランジスタ以外のトランジスタには酸化物半導
体以外の材料を用いることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、液晶表示装置、発光装置、半導体回路および電子機器は全
て半導体装置である。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このた
め、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることが
できるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
本発明の一態様は、半導体装置を構成する各トランジスタのチャネル領域の少なくとも
一に酸化物半導体材料を用いる。これにより、リーク電流を抑制でき、半導体装置の消費
電力の低減を実現することができる。
また、開示する発明の一態様では、第１乃至第４のトランジスタを有するスリーステー
トインバータの高電位配線側に接続される酸化物半導体を用いた第１のトランジスタのゲ
ートに別途、電圧印加手段を備えることにより、第１のトランジスタのソースの電位がＶ
ｄｄから第１のトランジスタのしきい値電圧分低下してしまうことを抑制することができ
る。
本発明の一態様は、スリーステートインバータを構成する各トランジスタのチャネル領
域の少なくとも一に酸化物半導体材料を用いる。そして、酸化物半導体を用いたトランジ
スタと酸化物半導体以外の材料を用いたトランジスタとを重ねて設けることにより、半導
体装置の小型化を図ることができる。
半導体装置及びそのタイミングチャートの一例を示す図。 半導体装置の一例を示す図。 半導体装置及びそのタイミングチャートの一例を示す図。 半導体装置及びそのタイミングチャートの一例を示す図。 半導体装置の一例を示す図。 半導体装置の一例を示す図。 半導体装置の作製工程の一例を示す図。 半導体装置の作製工程の一例を示す図。 半導体装置の作製工程の一例を示す図。 酸化物半導体を用いたトランジスタの構成を示す断面図。 酸化物半導体を用いたトランジスタの構成を示す断面図。 酸化物材料の構造を示す図。 酸化物材料の構造を示す図。 酸化物材料の構造を示す図。 酸化物材料の構造を示す図。 ＣＰＵを示す図。 携帯用の電子機器を示す図。 電子書籍を示す図。 ゲート電圧と電界効果移動度の関係を示す図。 ゲート電圧とドレイン電流の関係を示す図。 ゲート電圧とドレイン電流の関係を示す図。 ゲート電圧とドレイン電流の関係を示す図。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 トランジスタのオフ電流の温度依存性を示す図。 移動度算出のための式。
本発明の実施の形態の一例について、図面を用いて詳細に説明する。なお、以下に説明
する構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間
で共通して用い、その繰り返しの説明は省略することがある。
本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなく
その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、
実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、
必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混
同を避けるために付すものであり、数的に限定するものではないことを付記する。
なお、本明細書等において「電圧」と「電位」を同義で用いることがある。
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る半導体装置の構成について、図１を参
照して説明する。なお、回路図において、酸化物半導体を用いたトランジスタであること
を示すために、「ＯＳ」の符号を付す場合がある。
図１（Ａ）に本実施の形態に係る半導体装置を示す。半導体装置１００は、トランジス
タ１１０、トランジスタ１１１、トランジスタ１１２、トランジスタ１１３を具備する。
トランジスタ１１０はｐ型の導電性を示し、トランジスタ１１１、トランジスタ１１２、
及びトランジスタ１１３はｎ型の導電性を示す。ここで示す半導体装置１００は「スリー
ステートインバータ回路」、「トライステートインバータ回路」、「信号処理回路」とも
呼ぶことができる。
トランジスタ１１０のゲートは、トランジスタ１１１のゲートに電気的に接続され、ト
ランジスタ１１０のソース又はドレインの一方は、トランジスタ１１１のソース又はドレ
インの一方に電気的に接続されている。
トランジスタ１１２のソース又はドレインの一方は、トランジスタ１１０のソース又は
ドレインの他方と電気的に接続され、トランジスタ１１２のソース又はドレインの他方は
、高電位配線（「高電位線」、「電源電圧線」、「電圧線」、「電源」、「電源線」、「
Ｖｄｄ」、「配線」、「第１の電位が供給される配線」、「第１の電位を供給することが
できる機能を有する配線」等ともいう。図１においては「Ｖｄｄ」で示す。）に電気的に
接続され、トランジスタ１１２のゲートは、トランジスタ１１３のゲートに電気的に接続
されている。
トランジスタ１１３のソース又はドレインの一方は、トランジスタ１１１のソース又は
ドレインの他方に電気的に接続され、トランジスタ１１３のソース又はドレインの他方は
、低電位配線（「低電位線」、「グラウンド配線」、「ＧＮＤ」、「Ｖｓｓ」、「接地配
線」、「配線」、「第２の電位が供給される配線」、「第２の電位を供給することができ
る機能を有する配線」、「第１の電位よりも低い第２の電位が供給される配線」、「第１
の電位よりも低い第２の電位を供給することができる機能を有する配線」等ともいう。図
１においては「Ｖｓｓ」で示す。）に電気的に接続されている。低電位配線は高電位配線
に対して低い電位が供給されている配線であり、接地されていてもよい。
トランジスタ１１２とトランジスタ１１３のゲートには配線が電気的に接続され、イネ
ーブル信号（ＥＮ）が供給される。
トランジスタ１１０のゲートとトランジスタ１１１のゲートには配線が電気的に接続さ
れ、入力信号（ＩＮ）が供給される。また、トランジスタ１１０のソース又はドレインの
一方とトランジスタ１１１のソース又はドレインの一方は、出力端子１１６に電気的に接
続され、出力信号を出力する。
イネーブル信号が「ハイ」レベルであるとすると、トランジスタ１１２とトランジスタ
１１３はともにオンとなり、トランジスタ１１０とトランジスタ１１１は、トランジスタ
１１０とトランジスタ１１１とで構成された単なるインバータ１１５とみなすことができ
る。
図１（Ｂ）に図１（Ａ）のタイミングチャートを示す。
出力端子１１６に「ハイ」の信号を出力する場合、イネーブル信号として「ハイ」の信
号を入力し、トランジスタ１１２、１１３をオンにする。また、入力信号（ＩＮ）に「ロ
ー」の信号を入力することで、トランジスタ１１１はオフになり、トランジスタ１１０は
オンになる。トランジスタ１１０、１１２は導通状態となるため、Ｖｄｄから「ハイ」レ
ベルの信号が出力端子１１６に供給される。
出力端子１１６に「ロー」の信号を出力する場合、イネーブル信号として「ハイ」の信
号を入力し、トランジスタ１１２、１１３をオンにする。また、入力信号（ＩＮ）に「ハ
イ」の信号を入力することで、トランジスタ１１１はオンになり、トランジスタ１１０は
オフになる。トランジスタ１１１、１１３は導通状態となるため、Ｖｓｓから「ロー」レ
ベルの信号が出力端子１１６に供給される。
ハイインピーダンス状態にする場合、イネーブル信号として「ロー」の信号を入力し、
トランジスタ１１２、１１３をオフにする。これにより、Ｖｄｄと出力端子１１６及びＶ
ｓｓと出力端子１１６はそれぞれ電位の供給が遮断され、ハイインピーダンス状態となる
。
トランジスタ１１２とトランジスタ１１３にはオフ電流が極めて小さいトランジスタを
用いる。オフ電流が小さいトランジスタとして酸化物半導体を用いることができる。酸化
物半導体を用いたトランジスタは結晶性を有するシリコンを用いたトランジスタのオフ電
流に比べて著しく低いものとすることができる。トランジスタ１１２、トランジスタ１１
３のオフ電流は、室温（２５℃）において単位チャネル幅（１μｍ）当たり、１００ｚＡ
（ゼプトアンペア）以下、好ましくは１０ｚＡ以下、より好ましくは１ｚＡ（１×１０−
２１Ａ）以下であればよい。そのためイネーブル信号が「ロー」レベルであって、出力が
ハイインピーダンス状態である場合、高電位配線と低電位配線からの電位がトランジスタ
１１０、トランジスタ１１１を介して出力端子１１６に供給されるのを遮断できるため、
リーク電流の発生を防止することができる。これにより半導体装置の低消費電力化を図る
ことができる。なお、トランジスタ１１２及びトランジスタ１１３は、エンハンスメント
型（ノーマリオフ型）のｎチャネル型のトランジスタである。
なお、上記において、トランジスタの代わりにＭＥＭＳスイッチを用いて配線間の接続
を物理的に切り離すことにより、電源電位からのリーク電流を防止する構成としてもよい
。
図１において、トランジスタ１１０、１１１は、酸化物半導体以外の半導体でなる層ま
たは基板にチャネル領域が形成されるトランジスタとすることができる。例えば、シリコ
ン層またはシリコン基板にチャネル領域が形成されるトランジスタとすることができる。
なお、トランジスタ１１０をトランジスタ１１２、１１３と同様に酸化物半導体材料を
用いて形成することもできる。また、トランジスタ１１１をトランジスタ１１２、１１３
と同様に酸化物半導体材料を用いて形成することもできる。
例えば、トランジスタ１１０及び／又はトランジスタ１１１に酸化物半導体材料を用い
る場合、トランジスタ１１０及び／又はトランジスタ１１１は電界効果移動度が高いＩｎ
−Ｓｎ−Ｚｎ系酸化物半導体を用いて形成すると好ましい。また、トランジスタ１１２及
びトランジスタ１１３はオフ電流が著しく小さいＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用い
て形成すると好ましい。
本実施の形態に係る半導体装置を図１を用いて説明したが、半導体装置の構成は図１の
構成に限定されない。図２にトランジスタ１１０〜１１３の配置を変更した半導体装置を
示す。
図２（Ａ）では、高電位配線Ｖｄｄにｐチャネル型であるトランジスタ１１０のソース
又はドレインの一方が電気的に接続され、ｎチャネル型であるトランジスタ１１１のソー
ス又はドレインの一方が低電位配線に電気的に接続されている。トランジスタ１１０のソ
ース又はドレインの他方は酸化物半導体材料を用いたトランジスタ１１２を介して出力端
子１１６と電気的に接続され、トランジスタ１１１のソース又はドレインの他方は酸化物
半導体材料を用いたトランジスタ１１３を介して出力端子１１６に電気的に接続されてい
る。
トランジスタ１１２及びトランジスタ１１３のゲートに配線が電気的に接続され、当該
配線にイネーブル信号（ＥＮ）が供給される。トランジスタ１１２及びトランジスタ１１
３がオン状態であるときトランジスタ１１０及びトランジスタ１１１は単にインバータを
構成するとみなすことができる。
図２（Ａ）では、トランジスタ１１２及びトランジスタ１１３を酸化物半導体材料を用
いて形成しているため、トランジスタ１１２及びトランジスタ１１３をオフとしハイイン
ピーダンス状態とするとき、高電位配線Ｖｄｄまたは低電位配線Ｖｓｓから出力端子にリ
ーク電流が出力されるのを抑制することができる。
トランジスタ１１０、１１１よりも出力側に酸化物半導体を用いたトランジスタ１１２
、１１３が備えられることにより、図１と比較してトランジスタ１１２、トランジスタ１
１３をオフとした直後に異常信号が出力端子１１６に出力されるのを防止することができ
る。
図２（Ｂ）では、高電位配線Ｖｄｄに、酸化物半導体を用いたトランジスタ１１２を介
してｐチャネル型であるトランジスタ１１０のソース又はドレインの一方が電気的に接続
され、ｎチャネル型であるトランジスタ１１１のソース又はドレインの一方は低電位配線
Ｖｓｓに電気的に接続されている。トランジスタ１１１のソース又はドレインの他方は酸
化物半導体を用いたトランジスタ１１３を介して出力端子１１６とトランジスタ１１０の
ソース又はドレインの他方に電気的に接続されている。
トランジスタ１１２及びトランジスタ１１３のゲートに配線が電気的に接続され、当該
配線にイネーブル信号が供給される。トランジスタ１１２及びトランジスタ１１３がオン
状態であるときトランジスタ１１０及びトランジスタ１１１は単にインバータを構成する
とみなすことができる。
図２（Ｂ）では、トランジスタ１１２及びトランジスタ１１３を酸化物半導体材料を用
いて形成しているため、トランジスタ１１２及びトランジスタ１１３をオフとしハイイン
ピーダンス状態とするとき、高電位配線Ｖｄｄまたは低電位配線Ｖｓｓから出力端子にリ
ーク電流が出力されるのを抑制することができる。
また、トランジスタ１１２はトランジスタ１１０よりも高電位配線Ｖｄｄ側に設けられ
るため、トランジスタ１１０を介して流れうるリーク電流をトランジスタ１１２により、
適確に防止することができる。
また、トランジスタ１１１をオンにして出力端子１１６にローの信号を出力した後にイ
ネーブル信号としてローの信号を出力しトランジスタ１１２、１１３をオフに切り替える
場合、トランジスタ１１１を介して出力端子１１６にリーク電流が流れるおそれがある。
しかし、図２（Ｂ）のような配置とすることでトランジスタ１１１からリークする電流を
トランジスタ１１３によって確実に遮断することができる。
図２（Ｃ）では、低電位配線Ｖｓｓに、酸化物半導体を用いたトランジスタ１１３を介
してｎチャネル型であるトランジスタ１１１のソース又はドレインの一方が電気的に接続
され、ｐチャネル型であるトランジスタ１１０のソース又はドレインの一方は高電位配線
Ｖｄｄに電気的に接続されている。トランジスタ１１０のソース又はドレインの他方は酸
化物半導体を用いたトランジスタ１１２を介して出力端子１１６とトランジスタ１１１の
ソース又はドレインの他方に電気的に接続されている。
トランジスタ１１２及びトランジスタ１１３のゲートに配線が電気的に接続され、当該
配線にイネーブル信号が供給される。トランジスタ１１２及びトランジスタ１１３がオン
状態であるときトランジスタ１１０及びトランジスタ１１１は単にインバータを構成する
とみなすことができる。
図２（Ｃ）では、トランジスタ１１２及びトランジスタ１１３を酸化物半導体材料を用
いて形成しているため、トランジスタ１１２及びトランジスタ１１３をオフとしハイイン
ピーダンス状態とするとき、高電位配線Ｖｄｄまたは低電位配線Ｖｓｓから出力端子にリ
ーク電流が出力されるのを抑制することができる。
また、トランジスタ１１３はトランジスタ１１１よりも低電位配線Ｖｓｓ側に設けられ
るため、トランジスタ１１１を介して流れうるリーク電流をトランジスタ１１３により、
適確に防止することができる。また、トランジスタ１１０をオンにして出力端子１１６に
ハイの信号を出力した後にイネーブル信号としてローの信号を出力しトランジスタ１１２
、１１３をオフに切り替える場合、トランジスタ１１０を介して出力端子１１６にリーク
電流が流れるおそれがある。しかし、図２（Ｃ）のような配置とすることでトランジスタ
１１０からリークする電流をトランジスタ１１２によって確実に遮断することができる。
以上のように、トランジスタ１１０〜１１３の接続関係を適宜変更することができる。
なお、図１に示すように電源電位Ｖｄｄ、Ｖｓｓに各々近い側に酸化物半導体を用いたト
ランジスタ１１２、トランジスタ１１３を設ける構成が好ましい。また、トランジスタ１
１０に酸化物半導体を用いてもよく、トランジスタ１１１に酸化物半導体を用いてもよい
。
本実施の形態に係る半導体装置は、半導体装置を構成するトランジスタのチャネル領域
に酸化物半導体を用いることにより、電源から酸化物半導体以外の材料を用いたトランジ
スタあるいは出力端子に流れるリーク電流を抑制することができる。これにより、半導体
装置の消費電力を低減することができる。
（実施の形態２）
本実施の形態では、実施の形態１で示した半導体装置とは異なる構成の半導体装置につ
いて、図３を参照して説明する。
半導体装置３００は、トランジスタ１１０、トランジスタ１１１、トランジスタ１１２
、トランジスタ１１３、トランジスタ３１０、容量素子３１１、抵抗素子３１２を具備す
る。トランジスタ１１０はｐ型の導電性を示し、トランジスタ１１１、トランジスタ１１
２、トランジスタ１１３及びトランジスタ３１０はｎ型の導電性を示す。
トランジスタ１１０のゲートは、トランジスタ１１１のゲートに電気的に接続され、ト
ランジスタ１１０のソース又はドレインの一方は、トランジスタ１１１のソース又はドレ
インの一方に電気的に接続されている。
トランジスタ１１２のソース又はドレインの一方は、トランジスタ１１０のソース又は
ドレインの他方と電気的に接続され、トランジスタ１１２のソース又はドレインの他方は
、高電位配線Ｖｄｄ１に電気的に接続され、トランジスタ１１２のゲートは、トランジス
タ３１０のソース又はドレインの一方と容量素子３１１の一方の端子と抵抗素子３１２の
一方の端子に電気的に接続されている。
トランジスタ１１３のソース又はドレインの一方は、トランジスタ１１１のソース又は
ドレインの他方に電気的に接続され、トランジスタ１１３のソース又はドレインの他方は
、低電位配線Ｖｓｓ１に電気的に接続されている。トランジスタ１１３のゲートは容量素
子３１１の他方の端子に電気的に接続されている。
トランジスタ３１０のソース又はドレインの他方は高電位配線Ｖｄｄ２に電気的に接続
される。Ｖｄｄ１とＶｄｄ２は共通の電源であってもよく、異なる電源であってもよい。
例えば、Ｖｄｄ２は、Ｖｄｄ１より高い電位でも低い電位としてもよく、Ｖｄｄ１とトラ
ンジスタ１１２のしきい値電圧を加算した電位よりも高い電位、あるいはＶｄｄ１とトラ
ンジスタ１１２のしきい値電圧を加算した電位よりも低い電位に設定してもよい。
抵抗素子３１２の他方の端子は低電位配線Ｖｓｓに電気的に接続されている。Ｖｓｓ１
とＶｓｓ２は共通の電源であるが、異なる電源であってもよい。
トランジスタ１１３のゲートと容量素子３１１の他方の端子には配線が電気的に接続さ
れ、第１のイネーブル信号（ＥＮ１）が供給される。
トランジスタ３１０のゲートには配線が電気的に接続され、第２のイネーブル信号（Ｅ
Ｎ２）が供給される。
次に、図３（Ａ）の動作について説明する。図３（Ｂ）に図３（Ａ）に示す半導体装置
のタイミングチャートを示す。
最初に、出力端子１１６に「ハイ」又は「ロー」の信号を出力する場合について説明す
る。
まず、第２のイネーブル信号として「ハイ」の信号を入力し、トランジスタ３１０をオ
ンにする。このとき、ノード３１３にはトランジスタ３１０と抵抗素子３１２の抵抗値の
比率に基づいて分圧された電位が供給される。
その後、第１のイネーブル信号として「ハイ」の信号を入力し、トランジスタ１１２、
トランジスタ１１３をオンにして導通状態にする。このとき、トランジスタ１１２のゲー
トには、ノード３１３の電位に第１のイネーブル信号の「ハイ」レベルの信号が上乗せさ
れた電位が供給される。
出力端子１１６にハイの信号を出力する場合、入力信号（ＩＮ）として「ロー」の信号
を入力することで、トランジスタ１１１はオフになり、トランジスタ１１０はオンになる
。トランジスタ１１０及びトランジスタ１１２は導通状態となるため、Ｖｄｄから「ハイ
」レベルの信号が出力端子１１６に供給される。
出力端子１１６にローの信号を出力する場合、入力信号として「ハイ」の信号を入力す
ることで、トランジスタ１１１はオンになり、トランジスタ１１０はオフになる。トラン
ジスタ１１１及びトランジスタ１１３は導通状態となるため、Ｖｓｓから「ロー」レベル
の信号が出力端子１１６に供給される。
ハイインピーダンス状態にする場合、第２のイネーブル信号として「ロー」の信号を入
力してトランジスタ３１０をオフにし、第１のイネーブル信号に「ロー」の信号を入力し
てトランジスタ１１２及びトランジスタ１１３をオフにする。これにより、高電位配線Ｖ
ｄｄ１と出力端子１１６及び低電位配線Ｖｓｓ１と出力端子１１６はそれぞれ電位の供給
が遮断され、ハイインピーダンス状態となる。
以上により、ハイ、ロー、ハイインピーダンスの３つの状態の信号を出力端子１１６に
出力することができる。
なお、図３（Ｂ）では、第２のイネーブル信号として「ハイ」の信号を入力しトランジ
スタ３１０をオンにした後、直ちに「ロー」の信号を入力している。これに対し、第２の
イネーブル信号として「ハイ」の信号を入力し続けた状態で、第１のイネーブル信号とし
て「ハイ」の信号を入力し、トランジスタ１１２及びトランジスタ１１３をオンにして導
通状態にしてもよい。この場合においても、トランジスタ１１２のゲートには、ノード３
１３の電位に第１のイネーブル信号の「ハイ」レベルの信号が上乗せされた電位が供給さ
れる。ハイインピーダンス状態にするときは、「ハイ」の信号を入力し続けている第２の
イネーブル信号を「ロー」の信号にしてトランジスタ３１０をオフにする。その後、第１
のイネーブル信号として「ロー」の信号を入力し、トランジスタ１１２及びトランジスタ
１１３をオフにするとよい。これにより、高電位配線Ｖｄｄ１と出力端子１１６及び低電
位配線Ｖｓｓ１と出力端子１１６はそれぞれ電位の供給が遮断され、ハイインピーダンス
状態となる。
本実施の形態に係る半導体装置では、トランジスタ１１２、トランジスタ１１３、トラ
ンジスタ３１０にオフ電流が極めて小さい酸化物半導体が用いられ、トランジスタ１１０
とトランジスタ１１１に酸化物半導体以外の材料が用いられる。
第１のイネーブル信号として「ロー」の信号を入力してトランジスタ１１２、トランジ
スタ１１３をオフにして出力をハイインピーダンス状態とする場合、酸化物半導体を用い
たトランジスタ１１２によって、高電位配線Ｖｄｄ１から出力端子１１６へのパスを遮断
できる。これにより、リーク電流を無くすことができ、消費電力の低減を実現することが
できる。また、リーク電流に基づく異常信号の出力を抑制することができる。
また、酸化物半導体を用いたトランジスタ１１３によって、低電位配線Ｖｓｓ１から出
力端子１１６へのパスを遮断できる。これにより、リーク電流を無くすことができ、消費
電力の低減を実現することができる。また、リーク電流に基づく異常信号の出力を抑制す
ることができる。
また、トランジスタ３１０にも酸化物半導体を用いるため、Ｖｄｄ２からのリーク電流
も防止できる。
さらに、本実施の形態に係る半導体装置では出力端子１１６から「ハイ」の信号を出力
する場合、トランジスタ１１２のソースの電位が、Ｖｄｄ１からトランジスタ１１２のし
きい値電圧分低下してしまうことを抑制し、Ｖｄｄ１の電位を有効にトランジスタ１１０
に供給することができる。
具体的には例えば、第２のイネーブル信号として「ハイ」の信号を入力してトランジス
タ３１０をオンにして直ちに信号を「ロー」にすることで、ノード３１３の電位がＶｓｓ
２まで下がりきる前の所定の電位を利用してトランジスタ１１２のソースの電位をＶｄｄ
１からトランジスタ１１２のしきい値電圧分低い電圧とならないようにすることができる
。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、実施の形態１、２で示した半導体装置とは異なる構成の半導体装置
について、図４を参照して説明する。
図４（Ａ）示す半導体装置４００は、トランジスタ１１０、トランジスタ１１１、トラ
ンジスタ１１２、トランジスタ１１３、トランジスタ３１０、トランジスタ４１０、容量
素子３１１を具備する。
トランジスタ１１０はｐ型の導電性を示し、トランジスタ１１１、トランジスタ１１２
、トランジスタ１１３、トランジスタ３１０及びトランジスタ４１０はｎ型の導電性を示
す。
トランジスタ１１０のゲートは、トランジスタ１１１のゲートに電気的に接続され、ト
ランジスタ１１０のソース又はドレインの一方は、トランジスタ１１１のソース又はドレ
インの一方に電気的に接続されている。
トランジスタ１１２のソース又はドレインの一方は、トランジスタ１１０のソース又は
ドレインの他方と電気的に接続され、トランジスタ１１２のソース又はドレインの他方は
、高電位配線Ｖｄｄ１に電気的に接続される。トランジスタ１１２のゲートは、トランジ
スタ３１０のソース又はドレインの一方と、トランジスタ４１０のソース又はドレインの
一方と、容量素子３１１の一方の端子に電気的に接続されている。
トランジスタ１１３のソース又はドレインの一方は、トランジスタ１１１のソース又は
ドレインの他方に電気的に接続され、トランジスタ１１３のソース又はドレインの他方は
、低電位配線Ｖｓｓ１に電気的に接続されている。トランジスタ１１３のゲートは容量素
子３１１の他方の端子に電気的に接続されている。
トランジスタ３１０のソース又はドレインの他方は高電位配線Ｖｄｄ２に電気的に接続
される。Ｖｄｄ１とＶｄｄ２は共通の電源であってもよく、異なる電源であってもよい。
例えば、Ｖｄｄ２は、Ｖｄｄ１より高い電位でも低い電位としてもよく、Ｖｄｄ１とトラ
ンジスタ１１２のしきい値電圧を加算した電位よりも高い電位、あるいはＶｄｄ１とトラ
ンジスタ１１２のしきい値電圧を加算した電位よりも低い電位に設定してもよい。
トランジスタ４１０のソース又はドレインの他方は低電位配線Ｖｓｓ２に電気的に接続
される。Ｖｓｓ１とＶｓｓ２は共通の電源であるが、異なる電源であってもよい。
トランジスタ１１３のゲートと容量素子３１１の他方の端子には配線が電気的に接続さ
れ、第１のイネーブル信号（ＥＮ１）が供給される。
トランジスタ３１０のゲートには配線が電気的に接続され、第２のイネーブル信号（Ｅ
Ｎ２）が供給される。
トランジスタ４１０のゲートには配線が電気的に接続され、第３のイネーブル信号（Ｅ
Ｎ３信号）が供給される。
トランジスタ１１０のゲートとトランジスタ１１１のゲートには入力信号（ＩＮ）が供
給される。
図４（Ｂ）に図４（Ａ）のタイミングチャートを示す。
最初に、出力端子１１６に「ハイ」又は「ロー」の信号を出力する場合について説明す
る。
まず、第３のイネーブル信号として「ロー」の信号を入力し、トランジスタ４１０をオ
フにし、第２のイネーブル信号として「ハイ」の信号を入力し、トランジスタ３１０をオ
ンにする。
トランジスタ１１２のゲートに高電位配線Ｖｄｄ２に供給される電位からトランジスタ
３１０のしきい値電圧を引いた電位が供給される。
その後、第２のイネーブル信号として「ロー」の信号を入力し、トランジスタ３１０を
オフすることでトランジスタ１１２のゲートと容量素子３１１の一方の端子間に電荷が保
持される。
次に、第１のイネーブル信号として「ハイ」の信号を入力し、トランジスタ１１２、１
１３を導通状態にする。
出力端子１１６に「ハイ」の信号を出力する場合、入力信号として「ロー」の信号を入
力することで、トランジスタ１１１はオフになり、トランジスタ１１０はオンになる。ト
ランジスタ１１０、１１２は導通状態となるため、Ｖｄｄから「ハイ」レベルの信号が出
力端子１１６に供給される。
出力端子１１６にローの信号を出力する場合、入力信号として「ハイ」の信号を入力す
ることで、トランジスタ１１１はオンになり、トランジスタ１１０はオフになる。トラン
ジスタ１１１、１１３は導通状態となるため、Ｖｓｓから「ロー」レベルの信号が出力端
子１１６に供給される。
ハイインピーダンス状態にする場合、第２のイネーブル信号として「ロー」を入力し、
トランジスタ３１０をオフにし、第３のイネーブル信号として「ハイ」の信号を入力し、
トランジスタ４１０をオンにする。これにより、容量素子３１１の一方の端子に保持され
ていた電荷がトランジスタ４１０を介してＶｓｓ２に流れる。
その後、第１のイネーブル信号として「ロー」の信号を入力し、トランジスタ１１２、
１１３をオフとする。これにより、高電位配線Ｖｄｄ１と出力端子１１６及び低電位配線
Ｖｓｓ１と出力端子１１６はそれぞれ電位の供給が遮断され、ハイインピーダンス状態と
なる。
以上により、ハイ、ロー、ハイインピーダンスの３つの状態の信号を出力端子１１６に
出力することができる。
なお、容量素子３１１に電荷を蓄積させるために、第２のイネーブル信号として「ハイ
」の信号を入力し、第３のイネーブル信号として「ロー」の信号を入力する際、第１のイ
ネーブル信号は「ハイ」の信号でも「ロー」の信号であってもよい。
本実施の形態に係る半導体装置では、トランジスタ１１２、トランジスタ１１３、トラ
ンジスタ３１０、トランジスタ４１０にオフ電流が極めて小さい酸化物半導体が用いられ
、トランジスタ１１０とトランジスタ１１１に酸化物半導体以外の材料が用いられる。
第１のイネーブル信号として「ロー」の信号を入力してトランジスタ１１２、トランジ
スタ１１３をオフにして出力をハイインピーダンス状態とする場合、酸化物半導体を用い
たトランジスタ１１２によって、高電位配線Ｖｄｄ１から出力端子１１６へのパスを遮断
できる。これにより、リーク電流を無くすことができ、消費電力の低減を実現することが
できる。また、リーク電流に基づく異常信号の出力を抑制することができる。
また、酸化物半導体を用いたトランジスタ１１３によって、低電位配線Ｖｓｓ１から出
力端子１１６へのパスを遮断できる。これにより、リーク電流を無くすことができ、消費
電力の低減を実現することができる。また、リーク電流に基づく異常信号の出力を抑制す
ることができる。
また、トランジスタ３１０及びトランジスタ４１０にも酸化物半導体を用いるため、Ｖ
ｄｄ２、Ｖｓｓ２からのリーク電流も防止できる。
本実施の形態に係る半導体装置では出力端子１１６から「ハイ」の信号を出力する場合
、トランジスタ１１２のソースの電位がＶｄｄ１からトランジスタ１１２のしきい値電圧
分低下してしまうことを抑制し、Ｖｄｄ１の電位を有効にトランジスタ１１０に供給する
ことができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。例え
ば、図２（Ａ）〜（Ｃ）に示すようにトランジスタ１１０〜１１３の配置を変更すること
もできる。
（実施の形態４）
本実施の形態では、実施の形態１〜３で示した半導体装置とは異なる構成の半導体装置
について、図５を参照して説明する。
半導体装置５００は、トランジスタ１１０、トランジスタ１１１、トランジスタ５１２
、トランジスタ１１３、インバータ５２０を具備する。
図１との相違は、高電位配線Ｖｄｄと接続される酸化物半導体を用いたトランジスタ１
１２の代わりに酸化物半導体以外の材料を用いたｐチャネル型のトランジスタ５１２と、
インバータ５２０を設けた点である。
図５（Ａ）では、ｐチャネル型であるトランジスタ５１２のソース又はドレインの一方
は、トランジスタ１１０のソース又はドレインの一方と電気的に接続され、トランジスタ
５１２のソース又はドレインの他方は、高電位配線Ｖｄｄに電気的に接続され、トランジ
スタ５１２のゲートは、インバータ５２０の出力端子に電気的に接続されている。トラン
ジスタ１１３のゲートはインバータ５２０の入力端子に電気的に接続されている。
図５（Ｂ）では、トランジスタ５１２のゲートは、インバータ５２０の入力端に電気的
に接続されている。トランジスタ１１３のゲートはインバータ５２０の出力端に電気的に
接続されている。
以下では、図５（Ａ）を用いて説明する。インバータ５２０の入力端とトランジスタ１
１３のゲートには配線が電気的に接続され、イネーブル信号（ＥＮ）が供給される。
イネーブル信号が「ハイ」レベルであるとすると、トランジスタ５１２とトランジスタ
１１３はともにオンとなり、トランジスタ１１０とトランジスタ１１１は、トランジスタ
１１０とトランジスタ１１１とで構成された単なるインバータ１１５とみなすことができ
る。
トランジスタ１１０のゲートとトランジスタ１１１のゲートには配線が電気的に接続さ
れ、入力信号（ＩＮ）が供給される。また、トランジスタ１１０のソース又はドレインの
一方とトランジスタ１１１のソース又はドレインの一方は、出力端子１１６に電気的に接
続されており、出力信号を出力する。
出力端子１１６に「ハイ」の信号を出力する場合、イネーブル信号として「ハイ」の信
号を入力し、トランジスタ５１２、１１３をオンにする。また、入力信号（ＩＮ）に「ロ
ー」の信号を入力することで、トランジスタ１１１はオフになり、トランジスタ１１０は
オンになる。トランジスタ１１０、１１２は導通状態となるため、Ｖｄｄから「ハイ」レ
ベルの信号が出力端子１１６に供給される。
出力端子１１６に「ロー」の信号を出力する場合、イネーブル信号として「ハイ」の信
号を入力し、トランジスタ５１２、１１３をオンにする。また、入力信号（ＩＮ）に「ハ
イ」の信号を入力することで、トランジスタ１１１はオンになり、トランジスタ１１０は
オフになる。トランジスタ１１１、１１３は導通状態となるため、Ｖｓｓから「ロー」レ
ベルの信号が出力端子１１６に供給される。
ハイインピーダンス状態にする場合、イネーブル信号として「ロー」の信号を入力し、
トランジスタ５１２、１１３をオフにする。これにより、Ｖｄｄと出力端子１１６及びＶ
ｓｓと出力端子１１６はそれぞれ電位の供給が遮断され、ハイインピーダンス状態となる
。
トランジスタ１１３にはオフ電流が極めて小さいトランジスタを用いる。オフ電流が小
さいトランジスタには酸化物半導体を用いることができる。酸化物半導体を用いたトラン
ジスタは結晶性を有するシリコンを用いたトランジスタのオフ電流に比べて著しく低いも
のとすることができる。出力がハイインピーダンス状態である場合、酸化物半導体を用い
たトランジスタ１１３により低電位配線Ｖｓｓと出力端子１１６間のリーク電流の発生を
無くすことができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、半導体装置を双方向バッファ回路に適用した例について図６を参照
して説明する。
図６（Ａ）にスリーステートインバータ回路６０１を示す。このスリーステートインバ
ータ回路に実施の形態１〜４で示した構成を適用することができる。
図６（Ｂ）に２つのスリーステート回路を組み合わせた双方向バッファ回路である半導
体装置６００を示す。半導体装置６００はスリーステートインバータ回路６０２と、スリ
ーステートインバータ回路６０２の出力端子が入力端子に電気的に接続されたスリーステ
ートインバータ回路６０３とを有する。スリーステートインバータ回路６０２、６０３に
は実施の形態１〜４で示した構成を適宜適用することができる。例えば、スリーステート
インバータ回路６０２に、図１で示す構成を適用し、スリーステートインバータ回路６０
３に図４で示す構成を適用することができる。
本実施の形態で示す双方向バッファ回路に本実施の形態１〜４で示す構成を適用するこ
とにより、半導体装置のリーク電流を抑制して消費電力を小さくすることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施形態では、チャネルが酸化物半導体層に形成されるトランジスタと、チャネルが
酸化物半導体以外の材料で形成されるトランジスタを例に挙げて、半導体装置の作製方法
について説明する。ここで、酸化物半導体以外の材料で形成されるトランジスタは、チャ
ネルがシリコン層に形成されるトランジスタである場合を例に挙げる。
なお、実施の形態１乃至５で示した酸化物半導体を用いて形成されたトランジスタは、
本実施の形態で示すトランジスタ１１と同様に作製することができる。また、実施の形態
１乃至５で示した酸化物半導体以外の材料を用いて形成されたトランジスタは、本実施形
態のトランジスタ１３３と同様に形成することができる。また、半導体装置が有する容量
素子（図３、図４における容量素子３１１）は、本実施の形態で示す容量素子１２と同様
に作製することができる。
まず、図７（Ａ）に示すように、基板７００上に絶縁膜７０１と、単結晶の半導体基板
から分離された半導体膜７０２とを形成する。
基板７００として使用することができる素材に大きな制限はないが、少なくとも、後の
加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００に
は、フュージョン法やフロート法で作製されるガラス基板、石英基板、半導体基板、セラ
ミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場
合には、歪み点が７３０℃以上のものを用いると良い。
また、本実施の形態では、半導体膜７０２が単結晶のシリコンである場合を例に挙げて
、以下、トランジスタ１３３の作製方法について説明する。
なお、具体的な単結晶の半導体膜７０２の作製方法の一例について、簡単に説明する。
まず、単結晶の半導体基板であるボンド基板に、電界で加速されたイオンでなるイオンビ
ームを注入し、ボンド基板の表面から一定の深さの領域に、結晶構造が乱されることで局
所的に脆弱化された脆化層を形成する。
脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入
射角によって調節することができる。
そして、ボンド基板と、絶縁膜７０１が形成された基板７００とを、間に当該絶縁膜７
０１が挟まるように貼り合わせる。
貼り合わせは、ボンド基板と基板７００とを重ね合わせた後、ボンド基板と基板７００
の一部に、１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０
Ｎ／ｃｍ２以下程度の圧力を加える。圧力を加えると、その部分からボンド基板と絶縁膜
７０１とが接合を開始し、最終的には密着した面全体に接合がおよぶ。
次いで、加熱処理を行うことで、脆化層に存在する微小ボイド同士が結合して、微小ボ
イドの体積が増大する。
その結果、脆化層においてボンド基板の一部である単結晶半導体膜が、ボンド基板から
分離する。
上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結
晶半導体膜をエッチング等により所望の形状に加工することで、半導体膜７０２を形成す
ることができる。
半導体膜７０２には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなど
のｐ型の導電性を付与する不純物元素、若しくはリン、砒素などのｎ型の導電性を付与す
る不純物元素を添加しても良い。閾値電圧を制御するための不純物元素の添加は、所定の
形状にエッチング加工する前の半導体膜に対して行っても良いし、所定の形状にエッチン
グ加工した後の半導体膜７０２に対して行っても良い。また、閾値電圧を制御するための
不純物元素の添加を、ボンド基板に対して行っても良い。若しくは、不純物元素の添加を
、閾値電圧を大まかに調整するためにボンド基板に対して行った上で、閾値電圧を微調整
するために、所定の形状にエッチング加工する前の半導体膜に対して、又は所定の形状に
エッチング加工した後の半導体膜７０２に対しても行っても良い。
なお、本実施の形態では、単結晶の半導体膜を用いる例について説明しているが、本発
明はこの構成に限定されない。例えば、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏ
ｌａｔｉｏｎ）等により素子分離したバルクの半導体基板を用いてもよい。例えば、絶縁
膜７０１上に気相成長法を用いて形成された多結晶、微結晶、非晶質の半導体膜を用いて
も良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法として
は、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒
元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石
英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外
光を用いたランプ加熱結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温加熱法
を組み合わせた結晶化法を用いても良い。
次に、図７（Ｂ）に示すように、半導体膜７０２を用いて半導体層７０４を形成する。
そして、半導体層７０４上にゲート絶縁膜７０３を形成する。
ゲート絶縁膜７０３は、例えば、プラズマＣＶＤ法又はスパッタリング法などを用い、
酸化珪素、窒化酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム
又は酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０
、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、
ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（
ｘ＞０、ｙ＞０、ｚ＞０））等を含む膜を、単層で、又は積層させることで、形成するこ
とができる。
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が
多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多
い物質を意味する。
ゲート絶縁膜７０３の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎ
ｍ以上５０ｎｍ以下とすることができる。本実施の形態では、プラズマＣＶＤ法を用いて
、酸化珪素を含む単層の絶縁膜を、ゲート絶縁膜７０３として用いる。
次いで、図７（Ｃ）に示すように、ゲート電極７０７を形成する。
ゲート電極７０７は、導電膜を形成した後、該導電膜を所定の形状に加工することで、
形成することができる。上記導電膜の形成にはＣＶＤ法、スパッタリング法、蒸着法、ス
ピンコート法等を用いることができる。また、導電膜は、タンタル（Ｔａ）、タングステ
ン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、
クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることができる。上記金属を主成分とする合金
を用いても良いし、上記金属を含む化合物を用いても良い。又は、半導体膜に導電性を付
与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成して
も良い。
なお、本実施の形態ではゲート電極７０７を単層の導電膜で形成しているが、本実施の
形態はこの構成に限定されない。ゲート電極７０７は積層された複数の導電膜で形成され
ていても良い。
２つの導電膜の組み合わせとして、１層目に窒化タンタル又はタンタルを、２層目にタ
ングステンを用いることができる。上記例の他に、２つの導電膜の組み合わせとして、窒
化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル
、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高い
ため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行う
ことができる。また、２層の導電膜の組み合わせとして、例えば、ｎ型の導電性を付与す
る不純物元素がドーピングされた珪素とニッケルシリサイド、ｎ型の導電性を付与する不
純物元素がドーピングされた珪素とタングステンシリサイド等も用いることができる。
３つの導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデ
ン膜の積層構造を採用するとよい。
また、ゲート電極７０７に酸化インジウム、インジウムスズ酸化物、インジウム亜鉛酸
化物、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、又は酸化亜鉛ガリウ
ム等の透光性を有する酸化物導電膜を用いることもできる。
なお、マスクを用いずに、液滴吐出法を用いて選択的にゲート電極７０７を形成しても
良い。液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出又は噴出することで所定
のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
また、ゲート電極７０７は、導電膜を形成後、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏ
ｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件
（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の
電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチング
することができる。また、テーパー形状は、マスクの形状によっても角度等を制御するこ
とができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素もしくは四塩
化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ素系ガス又
は酸素を適宜用いることができる。
次に、図７（Ｄ）に示すように、ゲート電極７０７をマスクとして一導電性を付与する
不純物元素を半導体層７０４に添加することで、ゲート電極７０７と重なるチャネル形成
領域７１０と、チャネル形成領域７１０を間に挟む一対の不純物領域７０９とが、半導体
層７０４に形成される。
本実施の形態では、半導体層７０４にｐ型を付与する不純物元素（例えばボロン）を添
加する場合を例に挙げる。
次いで、図８（Ａ）に示すように、ゲート絶縁膜７０３、ゲート電極７０７を覆うよう
に、絶縁膜７１２、絶縁膜７１３を形成する。具体的に、絶縁膜７１２、絶縁膜７１３は
、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、窒化酸化アル
ミニウムなどの無機の絶縁膜を用いることができる。特に、絶縁膜７１２、絶縁膜７１３
に誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、各種電極や配線の重なりに起因する
容量を十分に低減することが可能になるため好ましい。なお、絶縁膜７１２、絶縁膜７１
３に、上記材料を用いた多孔性の絶縁膜を適用しても良い。多孔性の絶縁膜では、密度の
高い絶縁膜と比較して誘電率が低下するため、電極や配線に起因する寄生容量を更に低減
することが可能である。
本実施の形態では、絶縁膜７１２として酸化窒化珪素、絶縁膜７１３として窒化酸化珪
素を用いる場合を例に挙げる。また、本実施の形態では、ゲート電極７０７上に絶縁膜７
１２、絶縁膜７１３を形成している場合を例示しているが、本発明はゲート電極７０７上
に絶縁膜を１層だけ形成していても良いし、３層以上の複数の絶縁膜を積層するように形
成していても良い。
次いで、図８（Ｂ）に示すように、絶縁膜７１３にＣＭＰ（化学的機械研磨）処理やエ
ッチング処理を行うことにより、絶縁膜７１３の上面を平坦化する。なお、後に形成され
るトランジスタ１１の特性を向上させるために、絶縁膜７１３の表面は可能な限り平坦に
しておくことが好ましい。
以上の工程により、トランジスタ１３３を形成することができる。
次いで、トランジスタ１１の作製方法について説明する。まず、図８（Ｃ）に示すよう
に、絶縁膜７１３上に酸化物半導体層７１６を形成する。
酸化物半導体層としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含む
ことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いた
トランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加え
てガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）
を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有すること
が好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい
。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム
（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウ
ム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホ
ルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、
ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸
化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ
系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属
の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ
系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系
酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸
化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化
物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物
、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、
Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉ
ｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、
Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ
−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を
用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例
えばＳｉＯ２を含ませてもよい。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分と
して有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、Ｉｎと
ＧａとＺｎ以外の金属元素が入っていてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時
の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、電界効果移動
度も高いため、半導体装置に用いる半導体材料としては好適である。
また、例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物とは、Ｉｎ、Ｓｎ、Ｚｎを主成分として有す
る酸化物という意味であり、ＩｎとＳｎとＺｎの比率は問わない。また、ＩｎとＳｎとＺ
ｎ以外の金属元素が入っていてもよい。
また、酸化物半導体層として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整
数でない）で表記される材料を用いてもよい。ここで、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏ
から選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉ
ｎ３ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい
。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：
Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系
酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝
１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：
１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）
の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）
に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、
キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密
度等を適切なものとすることが好ましい。
酸化物半導体は単結晶でも、非単結晶でもよい。
非単結晶の場合、非晶質でも、多結晶でもよい。また、非晶質中に結晶性を有する部分
を含む構造でもよい。なお、アモルファスは欠陥が多いため、非アモルファスが好ましい
。
なお、酸化物半導体層７１６は、電子供与体（ドナー）となる水分又は水素などの不純
物が低減されて高純度化される（ｉ型化又はｉ型に限りなく近い状態にされる）ことが好
ましい。これにより、酸化物半導体層７１６にチャネルが形成されない状態において生じ
る電流を低減することが可能となるからである。具体的には、高純度化された酸化物半導
体層７１６は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓ
ｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の測定値が、５×１０１９／ｃｍ３以下
、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、更
に好ましくは１×１０１６／ｃｍ３以下である。また、ホール効果測定により測定できる
酸化物半導体層のキャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２
／ｃｍ３未満、更に好ましくは１×１０１１／ｃｍ３未満である。
ここで、酸化物半導体層中の、水素濃度の分析について触れておく。半導体層中の水素
濃度測定は、二次イオン質量分析法で行う。ＳＩＭＳ分析は、その原理上、試料表面近傍
や、材質が異なる層との積層界面近傍のデータを正確に得ることが困難であることが知ら
れている。そこで、層中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場合、
対象となる層が存在する範囲において、値に極端な変動がなく、ほぼ一定の値が得られる
領域における平均値を、水素濃度として採用する。また、測定の対象となる層の厚さが小
さい場合、隣接する層内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見い
だせない場合がある。この場合、当該層が存在する領域における、水素濃度の極大値又は
極小値を、当該層中の水素濃度として採用する。更に、当該層が存在する領域において、
極大値を有する山型のピーク、極小値を有する谷型のピークが存在しない場合、変曲点の
値を水素濃度として採用する。
酸化物半導体層７１６は、絶縁膜７１３上に形成した酸化物半導体膜を所望の形状に加
工することで、形成することができる。上記酸化物半導体膜の膜厚は、２ｎｍ以上２００
ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下
とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタリング法に
より成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲
気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタリング法に
より形成することができる。
スパッタリング法を用いて酸化物半導体層７１６を作製する場合には、ターゲット中の
水素濃度のみならず、チャンバー内に存在する水、水素を極力低減しておくことが重要で
ある。具体的には、当該形成以前にチャンバー内をベークする、チャンバー内に導入され
るガス中の水、水素濃度を低減する、及びチャンバーからガスの排気する排気系における
逆流を防止するなどを行うことが効果的である。
また、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入し
てプラズマを発生させる逆スパッタリングを行い、絶縁膜７１３の表面に付着している塵
埃を除去してもよい。逆スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴ
ン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表
面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いても
よい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。ま
た、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
また、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために
、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁膜７１２及び絶縁膜７１
３までが形成された基板７００を予備加熱し、基板７００に吸着した水分又は水素などの
不純物を脱離し排気してもよい。なお、予備加熱の温度は、１００℃以上４００℃以下、
好ましくは１５０℃以上３００℃以下である。また、予備加熱室に設ける排気手段はクラ
イオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この
予備加熱は、後に行われるゲート絶縁膜７２１の成膜前に、導電層７１９、導電層７２０
まで形成した基板７００にも同様に行ってもよい。
本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む
ターゲットを用いたスパッタリング法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−
Ｏ系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例え
ば、各金属の組成比がＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、
又はＩｎ：Ｇａ：Ｚｎ＝１：１：２であるターゲットを用いることができる。また、Ｉｎ
、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５
％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化
物半導体膜は緻密な膜となる。その他にもＩｎ−Ｇａ−Ｚｎ系酸化物において、各金属の
組成比がＩｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：
Ｚｎ＝４：２：３又はＩｎ：Ｇａ：Ｚｎ＝３：１：４であるターゲットを用いると好まし
い。Ｇａに対しＩｎの組成比を高めることで、Ｉｎ−Ｇａ−Ｚｎ系酸化物の電界効果移動
度をさらに高めることができる。なお、金属元素の組成比は完全に上記整数比でなくとも
よい。上記整数比から多少ずれていてもその傾向が見られるならば許容されうる。
または、Ｉｎ、Ｓｎ及びＺｎを含むターゲットを用いたスパッタリング方により酸化物
半導体膜を形成してもよい。かかる場合、ターゲットの組成比は、Ｉｎ：Ｓｎ：Ｚｎが原
子数比で、１：２：２、２：１：３、１：１：１、または２０：４５：３５などとなる酸
化物ターゲットを用いる。
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水
分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、上記ターゲット
を用いて酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、
好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することに
より、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、ス
パッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型
の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタン
サブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポン
プにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排
気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは
炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に
含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐ
ａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用
される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、
膜厚分布も均一となるために好ましい。
また、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以
下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカ
リ金属、水素化物等の不純物の混入を低減することができる。また、排気系として上述し
た吸着型の真空ポンプを用いることで、排気系からのアルカリ金属、水素原子、水素分子
、水、水酸基、または水素化物等の不純物の逆流を低減することができる。
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入す
るアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することが
できる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナ
トリウム、カリウム等のアルカリ金属の濃度を低減することができる。
なお、酸化物半導体層は非晶質であっても良いが、結晶性を有していても良い。結晶性
を有する酸化物半導体層としては、ｃ軸配向を有した結晶性酸化物半導体（Ｃ Ａｘｉｓ
Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
：ＣＡＡＣ−ＯＳともいう）であっても、トランジスタの信頼性を高めるという効果を得
ることができるので、好ましい。
具体的に、ＣＡＡＣ−ＯＳは、広義に、非単結晶であって、そのａｂ面に垂直な方向か
ら見て、三角形、六角形、正三角形、または正六角形の原子配列を有する。なおかつ、Ｃ
ＡＡＣ−ＯＳは、ｃ軸に垂直な方向に金属原子が層状に配列した相、または、金属原子と
酸素原子が層状に配列した相を、含む。
ＣＡＡＣ−ＯＳは、非晶質の酸化物半導体と比較して、金属と酸素の結合が秩序化して
いる。すなわち、酸化物半導体が非晶質の場合は、個々の金属原子によって配位数が異な
ることも有り得るが、ＣＡＡＣ−ＯＳでは金属原子の配位数はほぼ一定となる。そのため
、微視的な酸素の欠損が減少し、水素原子（水素イオンを含む）やアルカリ金属原子の脱
着による電荷の移動や不安定性を減少させる効果がある。
ＣＡＡＣ−ＯＳは単結晶ではないが、非晶質のみから形成されているものでもない。ま
た、ＣＡＡＣ−ＯＳは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶
部分の境界を明確に判別できないこともある。
ＣＡＡＣ−ＯＳに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、
ＣＡＡＣ−ＯＳを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳ
が形成される基板面、ＣＡＡＣ−ＯＳの表面などに垂直な方向）に揃っていてもよい。ま
たは、ＣＡＡＣ−ＯＳを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、
ＣＡＡＣ−ＯＳが形成される基板面、ＣＡＡＣ−ＯＳの表面などに垂直な方向）を向いて
いてもよい。
ＣＡＡＣ−ＯＳは、その組成などに応じて、導体であったり、半導体であったり、絶縁
体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明
であったりする。
例えば、膜状に形成されたＣＡＡＣ−ＯＳを、膜表面またはＣＡＡＣ−ＯＳが形成され
る基板面に垂直な方向から電子顕微鏡で観察すると三角形または六角形の原子配列が認め
られる。
さらに、電子顕微鏡で膜断面を観察すると金属原子または金属原子および酸素原子（ま
たは窒素原子）の層状配列が認められる。
図１２乃至図１４を用いて、ＣＡＡＣ−ＯＳに含まれる結晶構造の一例について説明す
る。
なお、図１２乃至図１４において、上方向がｃ軸方向であり、ｃ軸方向と直交する面が
ａｂ面である。本実施の形態において、上半分、下半分とは、ａｂ面を境にした場合の上
半分、下半分をいう。また、図１２において、丸で囲まれたＯは４配位のＯを示し、二重
丸で囲まれたＯは３配位のＯを示す。
図１２（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下
４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素
原子のみ示した構造を小グループと呼ぶ。
図１２（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。
なお、図１２（Ａ）の構造は上半分および下半分にはそれぞれ３個ずつ４配位のＯがあ
る。図１２（Ａ）の構造に示す小グループは電荷が０である。
図１２（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下
３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。
３配位のＯは、いずれもａｂ面に存在する。図１２（Ｂ）の構造の上半分および下半分
にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図１２（Ｂ）
の構造をとりうる。図１２（Ｂ）の構造の小グループは電荷が０である。
図１２（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する
構造を示す。
図１２（Ｃ）の構造の上半分には１個の４配位のＯがあり、下半分には３個の４配位の
Ｏがある。または、図１２（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４
配位のＯがあってもよい。図１２（Ｃ）の構造の小グループは電荷が０である。
図１２（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する
構造を示す。図１２（Ｄ）の構造の上半分には３個の４配位のＯがあり、下半分には３個
の４配位のＯがある。
図１２（Ｄ）の構造の小グループは電荷が＋１となる。
図１２（Ｅ）に、２個のＺｎを含む構造を示す。
図１２（Ｅ）の構造の上半分には１個の４配位のＯがあり、下半分には１個の４配位の
Ｏがある。図１２（Ｅ）の構造の小グループは電荷が−１となる。
本実施の形態では複数の小グループの集合体を中グループと呼び、複数の中グループの
集合体を大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。
図１２（Ａ）に示す６配位のＩｎの上半分の３個のＯは下方向にそれぞれ３個の近接Ｉ
ｎを有し、下半分の３個のＯは上方向にそれぞれ３個の近接Ｉｎを有する。
図１２（Ｂ）に示す５配位のＧａの上半分の１個のＯは下方向に１個の近接Ｇａを有し
、下半分の１個のＯは上方向に１個の近接Ｇａを有する。
図１２（Ｃ）に示す４配位のＺｎの上半分の１個のＯは下方向に１個の近接Ｚｎを有し
、下半分の３個のＯは上方向にそれぞれ３個の近接Ｚｎを有する。
この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子
の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接
金属原子の数は等しい。
Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数
の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下
方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士
は結合することができる。
その理由を以下に示す。例えば、６配位の金属原子（ＩｎまたはＳｎ）が上半分の４配
位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（Ｇａま
たはＩｎ）の上半分の４配位のＯ、５配位の金属原子（ＧａまたはＩｎ）の下半分の４配
位のＯまたは４配位の金属原子（Ｚｎ）の上半分の４配位のＯのいずれかと結合すること
になる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する
。
また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合し
て中グループを構成する。
図１３（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を
示す。図１３（Ｂ）に、３つの中グループで構成される大グループを示す。
なお、図１３（Ｃ）は、図１３（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列
を示す。
図１３（Ａ）に示した中グループでは、３配位のＯは省略し、４配位のＯは個数のみで
ある。例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを
丸枠の３として示している。
同様に、図１３（Ａ）に示した中グループにおいて、Ｉｎの上半分および下半分にはそ
れぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。
また、図１３（Ａ）に示した中グループにおいて、下半分には１個の４配位のＯがあり
、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半
分には３個の４配位のＯがあるＺｎとを示している。
図１３（Ａ）に示した中グループにおいて、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成す
る中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４
配位のＯが１個ずつ上半分および下半分にあるＩｎと結合する。
そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合する。
そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半
分にあるＩｎと結合する。
そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合する
。
この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分およ
び下半分にあるＳｎと結合している構成である。
この中グループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．
６６７、−０．５と考えることができる。
例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）
の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋
１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−
１が必要となる。
電荷−１をとる構造として、図１２（Ｅ）の構造に示すように、２個のＺｎを含む小グ
ループが挙げられる。
例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれ
ば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
具体的には、大グループＢが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉ
ｎ２ＳｎＺｎ３Ｏ８）を得ることができる。
得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍ
は０または自然数。）とする組成式で表すことができる。
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系以外の酸化物半導体を用いた場合も同様である。
例えば、図１４（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモ
デル図を示す。
図１４（Ａ）に示した中グループにおいて、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成す
る中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４
配位のＯが１個上半分にあるＺｎと結合する。
そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下
半分にあるＧａと結合する。
そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下
半分にあるＩｎと結合する。
この中グループが複数結合して大グループを構成する。
図１４（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１４（Ｃ）
は、図１４（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、そ
れぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループ
は、電荷が０となる。
そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０
となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１４（Ａ）に示し
た中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた
大グループも取りうる。
具体的には、図１４（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚ
ｎ−Ｏ系の結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ−Ｏ系の層構造は
、ＩｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数。）とする組成式で表すことができる。
ｎ＝１（ＩｎＧａＺｎＯ４）の場合は、例えば、図１５（Ａ）に示す結晶構造を取りう
る。なお、図１５（Ａ）に示す結晶構造において、図１２（Ｂ）で説明したように、Ｇａ
及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
また、ｎ＝２（ＩｎＧａＺｎ２Ｏ５）の場合は、例えば、図１５（Ｂ）に示す結晶構造
を取りうる。なお、図１５（Ｂ）に示す結晶構造において、図１２（Ｂ）で説明したよう
に、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
以上のように、ＣＡＡＣ−ＯＳで構成された酸化物半導体膜を用いてトランジスタを作
製することで、トランジスタへの光照射またはバイアス−熱ストレス（ＢＴ）の付加を行
った後に生じる、トランジスタのしきい値電圧の変化量を、低減することができる。よっ
て、安定した電気的特性を有するトランジスタを作製することができる。
ＣＡＡＣ−ＯＳで構成された酸化物半導体膜（以下、ＣＡＡＣ−ＯＳ膜ともいう）は、
スパッタリング法によって作製することができる。スパッタリング法を用いてＣＡＡＣ−
ＯＳ膜を成膜する場合には、雰囲気中の酸素ガス比が高い方が好ましい。例えば、アルゴ
ン及び酸素の混合ガス雰囲気中でスパッタリング法を行う場合には、酸素ガス比を３０％
以上とすることが好ましく、４０％以上とすることがより好ましい。雰囲気中からの酸素
の補充によって、ＣＡＡＣ−ＯＳの結晶化が促進されるからである。
また、スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を成膜する場合には、ＣＡＡＣ−Ｏ
Ｓ膜が成膜される基板を１５０℃以上に加熱しておくことが好ましく、１７０℃以上に加
熱しておくことがより好ましい。基板温度の上昇に伴って、ＣＡＡＣ−ＯＳの結晶化が促
進されるからである。
また、ＣＡＡＣ−ＯＳ膜に対して、窒素雰囲気中又は真空中において熱処理を行った後
には、酸素雰囲気中又は酸素と他のガスとの混合雰囲気中において熱処理を行うことが好
ましい。先の熱処理で生じる酸素欠損を後の熱処理における雰囲気中からの酸素供給によ
って復元することができるからである。
また、ＣＡＡＣ−ＯＳ膜が成膜される膜表面（被成膜面）は平坦であることが好ましい
。ＣＡＡＣ−ＯＳ膜は、当該被成膜面に概略垂直となるｃ軸を有するため、当該被成膜面
に存在する凹凸は、ＣＡＡＣ−ＯＳ膜における結晶粒界の発生を誘発することになるから
である。よって、ＣＡＡＣ−ＯＳ膜が成膜される前に当該被成膜表面に対して化学機械研
磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などの平
坦化処理を行うことが好ましい。また、当該被成膜面の平均ラフネスは、１ｎｍ以下が好
ましく、０．３ｎｍ以下であることがより好ましく、０．１ｎｍ以下であることがさらに
より好ましい。
上述のように形成した酸化物半導体でなる膜をエッチングして酸化物半導体層７１６を
形成する。酸化物半導体層７１６を形成するためのエッチングは、ドライエッチングでも
ウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチン
グガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（Ｂ
Ｃｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また
、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６
）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃ
ｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘
導結合型プラズマ）エッチング法を用いることができる。所望の形状にエッチングできる
ように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加され
る電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液として、燐酸と酢酸と硝酸を混ぜた溶液、ク
エン酸やシュウ酸などの有機酸を用いることができる。本実施の形態では、ＩＴＯ−０７
Ｎ（関東化学社製）を用いる。
酸化物半導体層７１６を形成するためのレジストマスクをインクジェット法で形成して
もよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため
、製造コストを低減できる。
なお、次工程の導電膜を形成する前に逆スパッタリングを行い、酸化物半導体層７１６
及び絶縁膜７１３の表面に付着しているレジスト残渣などを除去することが好ましい。
なお、スパッタリング等で成膜された酸化物半導体膜中には、不純物としての水分又は
水素（水酸基を含む）が含まれていることがある。水分又は水素はドナー準位を形成しや
すいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物
半導体膜中の水分又は水素などの不純物を低減（脱水化または脱水素化）するために、酸
化物半導体層７１６に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、
酸素ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法
）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下
、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導
体層７１６に加熱処理を施す。
酸化物半導体層７１６に加熱処理を施すことで、酸化物半導体層７１６中の水分又は水
素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４０
０℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以
上６分間以下で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化又は脱水素
化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
本実施の形態では、加熱処理装置の一つである電気炉を用いる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性
気体が用いられる。
加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水分又は
水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウ
ム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは
７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含ま
れていても問題がなく、ナトリウム（Ｎａ）のようなアルカリ金属が多量に含まれる廉価
なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化
物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、
ｐｐ．６２１−６３３．）。しかし、このような指摘は適切でない。アルカリ金属は酸化
物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導
体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａ
は、酸化物半導体層に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋
となる。また、Ｎａは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素
の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイ
ナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特
性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるト
ランジスタの特性の劣化と、特性のばらつきは、酸化物半導体層中の水素濃度が十分に低
い場合において顕著に現れる。従って、酸化物半導体層中の水素濃度が１×１０１８／ｃ
ｍ３以下、より好ましくは１×１０１７／ｃｍ３以下である場合には、上記不純物の濃度
を低減することが望ましい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は
、５×１０１６／ｃｍ３以下、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１
×１０１５／ｃｍ３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃ
ｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値
は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
以上の工程により、酸化物半導体層７１６中の水素の濃度を低減し、高純度化すること
ができる。それにより酸化物半導体層の安定化を図ることができる。また、ガラス転移温
度以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体
層を形成することができる。このため、大面積基板を用いてトランジスタを作製すること
ができ、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸
化物半導体層を用いることで、耐圧性が高く、オフ電流の著しく低いトランジスタを作製
することができる。上記加熱処理は、酸化物半導体層の成膜以降であれば、いつでも行う
ことができる。
次いで、図９（Ａ）に示すように、酸化物半導体層７１６と接する導電層７１９と、酸
化物半導体層７１６と接する導電層７２０とを形成する。導電層７１９及び導電層７２０
は、ソース電極又はドレイン電極として機能する。
具体的に、導電層７１９及び導電層７２０は、スパッタリング法や真空蒸着法で導電膜
を形成した後、該導電膜を所定の形状に加工することで、形成することができる。
なお、導電層７１９及び導電層７２０となる導電膜を形成する前にゲート絶縁膜７０３
、絶縁膜７１２、絶縁膜７１３に開口部を形成し、半導体層７０４の一部を露出させ、該
半導体層７０４に接続されるように導電膜を形成することができる。導電膜を所定の形状
に加工することで、導電層７１９及び導電層７２０は、半導体層７０４の一対の不純物領
域７０９に接続されるソース電極又はドレイン電極としても機能させることができる。ま
たは、導電層７１９及び導電層７２０とは別の導電膜によりトランジスタ１３３のソース
電極及びドレイン電極を形成し、導電層７１９又は導電層７２０と接続させるようにして
もよい。
導電層７１９及び導電層７２０となる導電膜は、アルミニウム、クロム、銅、タンタル
、チタン、モリブデン、タングステンから選ばれた元素、又は上述した元素を成分とする
合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅な
どの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステン
などの高融点金属膜を積層させた構成としても良い。また、アルミニウム又は銅は、耐熱
性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融
点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム
、スカンジウム、イットリウム等を用いることができる。
また、導電層７１９及び導電層７２０となる導電膜は、単層構造でも、２層以上の積層
構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜
上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜
を積層し、更にその上にチタン膜を成膜する３層構造などが挙げられる。また、Ｃｕ−Ｍ
ｇ−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、Ｍｏ、は、酸化膜との密着性が高い。よって、下
層にＣｕ−Ｍｇ−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、或いはＭｏで構成される導電膜、上
層にＣｕで構成される導電膜を積層し、上記積層された導電膜を導電層７１９及び導電層
７２０に用いることで、酸化膜である絶縁膜と、導電層７１９及び導電層７２０との密着
性を高めることができる。
また、導電層７１９及び導電層７２０となる導電膜としては、導電性の金属酸化物で形
成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、イン
ジウムスズ酸化物、インジウム亜鉛酸化物又は前記金属酸化物材料にシリコン若しくは酸
化シリコンを含ませたものを用いることができる。
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持た
せることが好ましい。
なお、導電膜のエッチングの際に、酸化物半導体層７１６がなるべく除去されないよう
にそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、酸化
物半導体層７１６の露出した部分が一部エッチングされることで、溝部（凹部）が形成さ
れることもある。
本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水
を含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすること
ができる。具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と水と
を、体積比５：２：２で混合したアンモニア過水を用いる。或いは、塩素（Ｃｌ２）、塩
化硼素（ＢＣｌ３）などを含むガスを用いて、導電膜をドライエッチングしても良い。
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透
過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用
いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複
数の膜厚を有する形状となり、エッチングを行うことで更に形状を変形することができる
ため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、
一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジス
トマスクを形成することができる。よって露光マスク数を削減することができ、対応する
フォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
また、酸化物半導体層７１６と、ソース電極又はドレイン電極として機能する導電層７
１９及び導電層７２０との間に、ソース領域及びドレイン領域として機能する酸化物導電
膜を設けるようにしても良い。酸化物導電膜の材料としては、酸化亜鉛を成分として含む
ものが好ましく、酸化インジウムを含まないものであることが好ましい。そのような酸化
物導電膜として、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛
ガリウムなどを適用することができる。
例えば、酸化物導電膜を形成する場合、酸化物導電膜を形成するためのエッチング加工
と、導電層７１９及び導電層７２０を形成するためのエッチング加工とを一括で行うよう
にしても良い。
ソース領域及びドレイン領域として機能する酸化物導電膜を設けることで、酸化物半導
体層７１６と導電層７１９及び導電層７２０の間の抵抗を下げることができるので、トラ
ンジスタの高速動作を実現させることができる。また、ソース領域及びドレイン領域とし
て機能する酸化物導電膜を設けることで、トランジスタの耐圧を高めることができる。
次いで、Ｎ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行うようにしても
良い。このプラズマ処理によって露出している酸化物半導体層の表面に付着した水などを
除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
なお、プラズマ処理を行った後、図９（Ｂ）に示すように、導電層７１９及び導電層７
２０と、酸化物半導体層７１６とを覆うように、ゲート絶縁膜７２１を形成する。そして
、ゲート絶縁膜７２１上において、酸化物半導体層７１６と重なる位置にゲート電極７２
２を形成する。
そして、ゲート電極７２２が形成された後にゲート電極７２２をマスクとして酸化物半
導体層７１６にｎ型の導電性を付与するドーパントを添加し、一対の高濃度領域９０８を
形成する。なお、酸化物半導体層７１６のうち、ゲート絶縁膜７２１を間に挟んでゲート
電極７２２と重なる領域がチャネル形成領域となる。酸化物半導体層７１６では、一対の
高濃度領域９０８の間にチャネル形成領域が設けられている。高濃度領域９０８を形成す
るためのドーパントの添加は、イオン注入法を用いることができる。ドーパントは、例え
ばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ素、アンチモンなどの
１５族原子などを用いることができる。例えば、窒素をドーパントとして用いた場合、高
濃度領域９０８中の窒素原子の濃度は、５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３
以下であることが望ましい。ｎ型の導電性を付与するドーパントが添加されている高濃度
領域９０８は、酸化物半導体層７１６中の他の領域に比べて導電性が高くなる。よって、
高濃度領域９０８を酸化物半導体層７１６に設けることで、ソース電極とドレイン電極（
導電層７１９と導電層７２０）の間の抵抗を下げることができる。
そして、ソース電極とドレイン電極（導電層７１９と導電層７２０）の間の抵抗を下げ
ることで、トランジスタ１１の微細化を進めても、高いオン電流と、高速動作を確保する
ことができる。また、トランジスタ１１の微細化により、半導体装置３００を小型化する
ことができる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を酸化物半導体層７１６に用いた場合、窒
素を添加した後、３００℃以上６００℃以下で１時間程度加熱処理を施すことにより、高
濃度領域９０８中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。高濃度領
域９０８中の酸化物半導体がウルツ鉱型の結晶構造を有することで、さらに高濃度領域９
０８の導電性を高め、ソース電極とドレイン電極（導電層７１９と導電層７２０）の間の
抵抗を下げることができる。なお、ウルツ鉱型の結晶構造を有する酸化物半導体を形成し
て、ソース電極とドレイン電極（導電層７１９と導電層７２０）の間の抵抗を効果的に下
げるためには、窒素をドーパントとして用いた場合、高濃度領域９０８中の窒素原子の濃
度を、１×１０２０／ｃｍ３以上７ａｔｏｍｓ％以下とすることが望ましい。しかし、窒
素原子が上記範囲よりも低い濃度であっても、ウルツ鉱型の結晶構造を有する酸化物半導
体が得られる場合もある。
ゲート絶縁膜７２１は、ゲート絶縁膜７０３と同様の材料、同様の積層構造を用いて形
成することが可能である。
なお、ゲート絶縁膜７２１は、水分や、水素などの不純物を極力含まないことが望まし
く、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。
ゲート絶縁膜７２１に水素が含まれると、その水素が酸化物半導体層７１６へ侵入し、又
は水素が酸化物半導体層７１６中の酸素を引き抜き、酸化物半導体層７１６が低抵抗化（
ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。
よって、ゲート絶縁膜７２１はできるだけ水素を含まない膜になるように、成膜方法に
水素を用いないことが重要である。
上記ゲート絶縁膜７２１には、バリア性の高い材料を用いるのが望ましい。例えば、バ
リア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、又は窒
化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合
、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高
い絶縁膜よりも、酸化物半導体層７１６に近い側に形成する。そして、窒素の含有比率が
低い絶縁膜を間に挟んで、導電層７１９及び導電層７２０及び酸化物半導体層７１６と重
なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、
酸化物半導体層７１６内、ゲート絶縁膜７２１内、或いは、酸化物半導体層７１６と他の
絶縁膜の界面とその近傍に、水分又は水素などの不純物が入り込むのを防ぐことができる
。
また、酸化物半導体層７１６に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪
素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半
導体層７１６に接するのを防ぐことができる。
本実施の形態では、スパッタリング法で形成された膜厚２００ｎｍの酸化珪素膜上に、
スパッタリング法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、
ゲート絶縁膜７２１を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよ
く、本実施の形態では１００℃とする。
なお、ゲート絶縁膜７２１を形成した後に、加熱処理を施しても良い。加熱処理は、窒
素、超乾燥空気、又は希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましく
は２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水
の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下で
あることが望ましい。
本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或い
は、導電層７１９及び導電層７２０を形成する前に、水分又は水素を低減させるための酸
化物半導体層に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても
良い。酸素を含むゲート絶縁膜７２１が設けられた後に、加熱処理が施されることによっ
て、酸化物半導体層７１６に対して行った先の加熱処理により、酸化物半導体層７１６に
酸素欠損が発生していたとしても、ゲート絶縁膜７２１から酸化物半導体層７１６に酸素
が供与される。そして、酸化物半導体層７１６に酸素が供与されることで、酸化物半導体
層７１６において、ドナーとなる酸素欠損を低減し、化学量論的組成比を満たすことが可
能である。酸化物半導体層７１６には、化学量論的組成比を超える量の酸素が含まれてい
ることが好ましい。その結果、酸化物半導体層７１６をｉ型に近づけることができ、酸素
欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現すること
ができる。この加熱処理を行うタイミングは、ゲート絶縁膜７２１の形成後であれば特に
限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させる
ための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体層７１６をｉ型
に近づけることができる。
また、酸素雰囲気下で酸化物半導体層７１６に加熱処理を施すことで、酸化物半導体に
酸素を添加し、酸化物半導体層７１６中においてドナーとなる酸素欠損を低減させても良
い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５
０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素など
が含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（
９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の
不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
或いは、イオン注入法又はイオンドーピング法などを用いて、酸化物半導体層７１６に
酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５Ｇ
Ｈｚのマイクロ波でプラズマ化した酸素を酸化物半導体層７１６に添加すれば良い。
また、ゲート電極７２２は、ゲート絶縁膜７２１上に導電膜を形成した後、該導電膜を
エッチング加工することで形成することができる。ゲート電極７２２は、ゲート電極７０
７、或いは導電層７１９及び導電層７２０と同様の材料を用いて形成することが可能であ
る。
ゲート電極７２２の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎ
ｍとする。本実施の形態では、タングステンターゲットを用いたスパッタリング法により
１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形
状に加工することで、ゲート電極７２２を形成する。なお、レジストマスクをインクジェ
ット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスク
を使用しないため、製造コストを低減できる。
以上の工程により、トランジスタ１１が形成される。
トランジスタ１１は、ソース電極及びドレイン電極（導電層７１９及び導電層７２０）
と、ゲート電極７２２とが重なっていない。すなわち、ソース電極及びドレイン電極（導
電層７１９及び導電層７２０）とゲート電極７２２との間には、ゲート絶縁膜７２１の膜
厚よりも大きい間隔が設けられている。よって、トランジスタ１１は、ソース電極及びド
レイン電極とゲート電極との間に形成される寄生容量を小さく抑えることができるので、
高速動作を実現することができる。
なお、トランジスタ１１として、チャネルが酸化物半導体層に形成されるトランジスタ
に限定されず、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンより
も低い半導体材料を、チャネル形成領域に含むトランジスタを用いることもできる。この
ような半導体材料としては、酸化物半導体の他に、例えば、炭化シリコン、窒化ガリウム
などが挙げられる。このような半導体材料をチャネル形成領域に含むことで、オフ電流が
極めて低いトランジスタを実現することができる。
また、トランジスタ１１はシングルゲート構造のトランジスタを用いて説明したが、必
要に応じて、電気的に接続された複数のゲート電極を有することで、チャネル形成領域を
複数有する、マルチゲート構造のトランジスタも形成することができる。
なお、酸化物半導体層７１６に接する絶縁膜（本実施の形態においては、ゲート絶縁膜
７２１が該当する。）は、第１３族元素及び酸素を含む絶縁材料を用いるようにしても良
い。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料
は酸化物半導体との相性が良く、これを酸化物半導体層に接する絶縁膜に用いることで、
酸化物半導体層との界面の状態を良好に保つことができる。
第１３族元素を含む絶縁材料とは、絶縁材料に一又は複数の第１３族元素を含むことを
意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニ
ウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化
アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原
子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）
がアルミニウムの含有量（原子％）以上のものを示す。
例えば、ガリウムを含有する酸化物半導体層に接して絶縁膜を形成する場合に、絶縁膜
に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁膜の界面特性を良好に保
つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁膜とを接して設ける
ことにより、酸化物半導体層と絶縁膜の界面における水素のパイルアップを低減すること
ができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同
様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜
を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特
性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という
点においても好ましい。
また、酸化物半導体層７１６に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ド
ープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい
。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸
素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、
酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる
。また、酸素ドープは、イオン注入法又はイオンドーピング法を用いて行ってもよい。
例えば、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムを用いた場合、酸素
雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２Ｏ
Ｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。
また、酸化物半導体層７１６に接する絶縁膜として酸化アルミニウムを用いた場合、酸
素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡ
ｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
また、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムアルミニウム（酸化ア
ルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うこ
とにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ
２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁
膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体層が接するこ
とにより、絶縁膜中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、又は
酸化物半導体層と絶縁膜の界面における酸素欠陥を低減し、酸化物半導体層をｉ型化又は
ｉ型に限りなく近くすることができる。
なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体層７１６
に接する絶縁膜のうち、上層に位置する絶縁膜又は下層に位置する絶縁膜のうち、どちら
か一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比よ
り酸素が多い領域を有する絶縁膜を、酸化物半導体層７１６に接する絶縁膜の、上層及び
下層に位置する絶縁膜に用い、酸化物半導体層７１６を挟む構成とすることで、上記効果
をより高めることができる。
また、酸化物半導体層７１６の上層又は下層に用いる絶縁膜は、上層と下層で同じ構成
元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例え
ば、上層と下層とも、組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし
ても良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガ
リウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムと
しても良い。
また、酸化物半導体層７１６に接する絶縁膜は、化学量論的組成比より酸素が多い領域
を有する絶縁膜の積層としても良い。例えば、酸化物半導体層７１６の上層に組成がＧａ
２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａＸＡｌ
２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニ
ウムガリウム）を形成してもよい。なお、酸化物半導体層７１６の下層を、化学量論的組
成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体層７１６の
上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層とし
ても良い。
次に、図９（Ｃ）に示すように、ゲート絶縁膜７２１、ゲート電極７２２を覆うように
、絶縁膜７２４を形成する。絶縁膜７２４は、ＰＶＤ法やＣＶＤ法などを用いて形成する
ことができる。また、酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化ガリウ
ム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。なお
、絶縁膜７２４には、誘電率の低い材料や、誘電率の低い構造（多孔性の構造など）を用
いることが望ましい。絶縁膜７２４の誘電率を低くすることにより、配線や電極などの間
に生じる寄生容量を低減し、動作の高速化を図ることができるためである。なお、本実施
の形態では、絶縁膜７２４を単層構造としているが、本発明の一態様はこれに限定されず
、２層以上の積層構造としても良い。
次に、ゲート絶縁膜７２１、絶縁膜７２４に開口部を形成し、導電層７２０の一部を露
出させる。その後、絶縁膜７２４上に、上記開口部において導電層７２０と接する配線７
２６を形成する。
配線７２６は、ＰＶＤ法や、ＣＶＤ法を用いて導電膜を形成した後、当該導電膜をエッ
チング加工することによって形成される。また、導電膜の材料としては、アルミニウム、
クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述し
た元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウ
ム、ベリリウム、ネオジム、スカンジウムのいずれか、又はこれらを複数組み合わせた材
料を用いてもよい。
より具体的には、例えば、絶縁膜７２４の開口を含む領域にＰＶＤ法によりチタン膜を
薄く形成し、ＰＶＤ法によりチタン膜を薄く（５ｎｍ程度）形成した後に、開口部に埋め
込むようにアルミニウム膜を形成する方法を適用することができる。ここで、ＰＶＤ法に
より形成されるチタン膜は、被形成面の酸化膜（自然酸化膜など）を還元し、下部電極な
ど（ここでは導電層７２０）との接触抵抗を低減させる機能を有する。また、アルミニウ
ム膜のヒロックを防止することができる。また、チタンや窒化チタンなどによるバリア膜
を形成した後に、メッキ法により銅膜を形成してもよい。
次に、図９（Ｄ）に示すように、配線７２６を覆うように絶縁膜７２７を形成する。更
に絶縁膜７２７上に導電膜を形成し、当該導電膜をエッチング加工することによって導電
層７３０１を形成する。その後、導電層７３０１を覆うように絶縁膜７３０２を形成し、
絶縁膜７３０２上に導電膜７３０３を形成する。こうして容量素子１２を形成することが
できる。容量素子１２の一対の電極のうちの一方が導電層７３０１に対応し、一対の電極
のうちの他方が導電膜７３０３に対応し、誘電体層が絶縁膜７３０２に対応する。ここで
、絶縁膜７２７、導電層７３０１、絶縁膜７３０２、導電膜７３０３の材料は、その他絶
縁膜や導電層と同様の材料を用いることができる。なお、容量素子１２の一対の電極のう
ちの一方を、トランジスタ１１のソース若しくはドレイン又はゲートと電気的に接続させ
ることができる。
上述した一連の工程により、半導体装置を作製することができる。
上述の工程を用いることによって、半導体装置が有する、酸化物半導体を用いたトラン
ジスタ１１を酸化物半導体以外の材料を用いたトランジスタ１３３上に重ねて配置するこ
とができる。これにより半導体装置を小型化することができる。また、容量素子を有する
場合には、さらに容量素子１２を重ねて配置することにより、半導体装置を小型化するこ
とができる。
容量素子にソース又はドレインが接続されるトランジスタ（図３のトランジスタ３１０
、図４のトランジスタ３１０、トランジスタ４１０）の半導体層に酸化物半導体を用いた
トランジスタを採用することにより、容量素子に保持された電荷のリークを無くすことが
できるため、容量素子１２の面積が小さくても十分に電荷保持機能を維持でき、相乗的に
半導体装置を小型化することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、実施の形態６とは異なる構造を有した、酸化物半導体層を用いたト
ランジスタ１１について説明する。なお、図９と同じ部分は同じ符号を用いて示し、説明
は省略する。
図１０（Ａ）に示すトランジスタ１１は、ゲート電極７２２が酸化物半導体層７１６の
上に形成されているトップゲート型であり、なおかつ、ソース電極及びドレイン電極（導
電層７１９及び導電層７２０）が酸化物半導体層７１６の下に形成されているボトムコン
タクト型である。
また、酸化物半導体層７１６は、ゲート電極７２２が形成された後に酸化物半導体層７
１６にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域
９１８を有する。また、酸化物半導体層７１６のうち、ゲート絶縁膜７２１を間に挟んで
ゲート電極７２２と重なる領域がチャネル形成領域９１９である。酸化物半導体層７１６
では、一対の高濃度領域９１８の間にチャネル形成領域９１９が設けられている。
高濃度領域９１８は、実施の形態６において説明した高濃度領域９０８と同様に形成す
ることができる。
図１０（Ｂ）に示すトランジスタ１１は、ゲート電極７２２が酸化物半導体層７１６の
上に形成されているトップゲート型であり、なおかつ、ソース電極及びドレイン電極（導
電層７１９及び導電層７２０）が酸化物半導体層７１６の上に形成されているトップコン
タクト型である。そして、ゲート電極７２２の側部に設けられた、絶縁膜で形成されたサ
イドウォール９３０を有する。
また、酸化物半導体層７１６は、ゲート電極７２２が形成された後に酸化物半導体層７
１６にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域
９２８と、一対の低濃度領域９２９とを有する。また、酸化物半導体層７１６のうち、ゲ
ート絶縁膜７２１を間に挟んでゲート電極７２２と重なる領域がチャネル形成領域９３１
である。酸化物半導体層７１６では、一対の高濃度領域９２８の間に一対の低濃度領域９
２９が設けられ、一対の低濃度領域９２９の間にチャネル形成領域９３１が設けられてい
る。そして、一対の低濃度領域９２９は、酸化物半導体層７１６中の、ゲート絶縁膜７２
１を間に挟んでサイドウォール９３０と重なる領域に設けられている。
高濃度領域９２８及び低濃度領域９２９は、実施の形態６において説明した高濃度領域
９０８と同様に形成することができる。
図１０（Ｃ）に示すトランジスタ１１は、ゲート電極７２２が酸化物半導体層７１６の
上に形成されているトップゲート型であり、なおかつ、ソース電極及びドレイン電極（導
電層７１９及び導電層７２０）が酸化物半導体層７１６の下に形成されているボトムコン
タクト型である。そして、ゲート電極７２２の側部に設けられた、絶縁膜で形成されたサ
イドウォール９５０を有する。
また、酸化物半導体層７１６は、ゲート電極７２２が形成された後に酸化物半導体層７
１６にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域
９４８と、一対の低濃度領域９４９とを有する。また、酸化物半導体層７１６のうち、ゲ
ート絶縁膜７２１を間に挟んでゲート電極７２２と重なる領域がチャネル形成領域９５１
である。酸化物半導体層７１６では、一対の高濃度領域９４８の間に一対の低濃度領域９
４９が設けられ、一対の低濃度領域９４９の間にチャネル形成領域９５１が設けられてい
る。そして、一対の低濃度領域９４９は、酸化物半導体層７１６中の、ゲート絶縁膜７２
１を間に挟んでサイドウォール９５０と重なる領域に設けられている。
高濃度領域９４８及び低濃度領域９４９は、実施の形態６において説明した高濃度領域
９０８と同様に形成することができる。
なお、酸化物半導体を用いたトランジスタにおいて、ソース領域またはドレイン領域と
して機能する高濃度領域をセルフアラインプロセスにて作製する方法の一つとして、酸化
物半導体層の表面を露出させて、アルゴンプラズマ処理をおこない、酸化物半導体層のプ
ラズマにさらされた領域の抵抗率を低下させる方法が開示されている（Ｓ． Ｊｅｏｎ
ｅｔ ａｌ． ”１８０ｎｍ Ｇａｔｅ Ｌｅｎｇｔｈ Ａｍｏｒｐｈｏｕｓ ＩｎＧａ
ＺｎＯ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ｆｏｒ Ｈｉｇｈ Ｄｅｎｓｉｔ
ｙ Ｉｍａｇｅ Ｓｅｎｓｏｒ Ａｐｐｌｉｃａｔｉｏｎｓ”， ＩＥＤＭ Ｔｅｃｈ．
Ｄｉｇ．， ｐｐ．５０４−５０７， ２０１０．）。
しかしながら、上記作製方法では、ゲート絶縁膜を形成した後に、ソース領域またはド
レイン領域となるべき部分を露出するべく、ゲート絶縁膜を部分的に除去する必要がある
。よって、ゲート絶縁膜が除去される際に、下層の酸化物半導体層も部分的にオーバーエ
ッチングされ、ソース領域またはドレイン領域となるべき部分の膜厚が小さくなってしま
う。その結果、ソース領域またはドレイン領域の抵抗が増加し、また、オーバーエッチン
グによるトランジスタの特性不良が起こりやすくなる。
トランジスタの微細化を進めるには、加工精度の高いドライエッチング法を採用する必
要がある。しかし、上記オーバーエッチングは、酸化物半導体層とゲート絶縁膜の選択比
が十分に確保できないドライエッチング法を採用する場合に、顕著に起こりやすい。
例えば、酸化物半導体層が十分な厚さであればオーバーエッチングも問題にはならない
が、チャネル長を２００ｎｍ以下とする場合には、短チャネル効果を防止する上で、チャ
ネル形成領域となる部分の酸化物半導体層の厚さは２０ｎｍ以下、好ましくは１０ｎｍ以
下であることが求められる。そのような薄い酸化物半導体層を扱う場合には、酸化物半導
体層のオーバーエッチングは、上述したような、ソース領域またはドレイン領域の抵抗が
増加し、トランジスタの特性不良を生じさせるため、好ましくない。
しかし、本発明の一態様のように、酸化物半導体層へのドーパントの添加を、酸化物半
導体層を露出させず、ゲート絶縁膜を残したまま行うことで、酸化物半導体層のオーバー
エッチングを防ぎ、酸化物半導体層への過剰なダメージを軽減することができる。また、
加えて、酸化物半導体層とゲート絶縁膜の界面も清浄に保たれる。従って、トランジスタ
の特性及び信頼性を高めることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態８）
本実施の形態では、実施の形態６や実施の形態７とは異なる構造を有した、酸化物半導
体層を用いたトランジスタについて説明する。なお、図９と同じ部分は同じ符号を用いて
示し、説明は省略する。本実施の形態において示すトランジスタ１１は、ゲート電極７２
２が導電層７１９及び導電層７２０と重なる様に設けられている。また、実施の形態６や
実施の形態７に示したトランジスタ１１とは異なり、酸化物半導体層７１６に対して、ゲ
ート電極７２２をマスクとした導電型を付与する不純物元素の添加が行われていない点が
異なる。
図１１（Ａ）に示すトランジスタ１１は、導電層７１９及び導電層７２０の下方に酸化
物半導体層７１６が設けられる例であり、図１１（Ｂ）に示すトランジスタ１１は、導電
層７１９及び導電層７２０の上方に酸化物半導体層７１６が設けられる例である。なお、
図１１（Ａ）及び図１１（Ｂ）において、絶縁膜７２４の上面が平坦化されていない構成
を示したがこれに限定されない。絶縁膜７２４の上面が平坦化されていてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態９）
本実施の形態では、本発明の一態様に係る半導体装置の一つである、ＣＰＵの構成につ
いて説明する。
図１６に、本実施の形態のＣＰＵの構成を示す。図１６に示すＣＰＵは、基板９９００
上に、ＡＬＵ９９０１、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｓｔｒｕｃｔｉｏ
ｎ・Ｄｅｃｏｄｅｒ９９０３、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｔ
ｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５、Ｒｅｇｉｓｔｅｒ９９０６、Ｒｅｇｉｓｔ
ｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｂｕｓ・Ｉ／Ｆ９９０８、書き換え可能なＲＯＭ
９９０９、ＲＯＭ・Ｉ／Ｆ９９２０と、を主に有している。なお、ＡＬＵはＡｒｉｔｈｍ
ｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔであり、Ｂｕｓ・Ｉ／Ｆはバスインターフェースであり
、ＲＯＭ・Ｉ／ＦはＲＯＭインターフェースである。ＲＯＭ９９０９及びＲＯＭ・Ｉ／Ｆ
９９２０は、別チップに設けても良い。勿論、図１６に示すＣＰＵは、その構成を簡略化
して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している
。
Ｂｕｓ・Ｉ／Ｆ９９０８を介してＣＰＵに入力された命令は、Ｉｎｓｔｒｕｃｔｉｏｎ
・Ｄｅｃｏｄｅｒ９９０３に入力され、デコードされた後、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅ
ｒ９９０２、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｒｅｇｉｓｔｅｒ・
Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５に入力さ
れる。
ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ
９９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｔｉｍｉｎｇ・Ｃｏｎｔ
ｒｏｌｌｅｒ９９０５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡ
ＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２は、ＡＬＵ９９０１の動作を制御するための信号を
生成する。また、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４は、ＣＰＵのプロ
グラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマ
スク状態から判断し、処理する。Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７は、
Ｒｅｇｉｓｔｅｒ９９０６のアドレスを生成し、ＣＰＵの状態に応じてＲｅｇｉｓｔｅｒ
９９０６の読み出しや書き込みを行なう。
またＴｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５は、ＡＬＵ９９０１、ＡＬＵ・Ｃｏ
ｎｔｒｏｌｌｅｒ９９０２、Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ９９０３、Ｉｎｔ
ｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅ
ｒ９９０７の動作のタイミングを制御する信号を生成する。例えばＴｉｍｉｎｇ・Ｃｏｎ
ｔｒｏｌｌｅｒ９９０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ
２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に
入力する。
本実施の形態のＣＰＵでは、ＡＬＵ９９０１、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２
、Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ９９０３、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒ
ｏｌｌｅｒ９９０４、Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５、Ｒｅｇｉｓｔｅｒ
９９０６、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｂｕｓ・Ｉ／Ｆ９９０８
、書き換え可能なＲＯＭ９９０９、ＲＯＭ・Ｉ／Ｆ９９２０の少なくともいずれかの入力
部、出力部又は入出力部に上記実施の形態で示した構成を有する半導体装置を設けること
ができる。例えば、Ｒｅｇｉｓｔｅｒ９９０６に上記実施の形態で示した構成を有する半
導体装置を設ける場合、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７は、ＡＬＵ９
９０１からの指示に従い、Ｒｅｇｉｓｔｅｒ９９０６が有する半導体装置において、リー
ク電流を抑制したハイインピーダンス状態を維持することができる。その結果、消費電力
を低減できる。
この様にして、一時的にＣＰＵの動作を停止し、電源電圧の供給を酸化物半導体を用い
たトランジスタによって停止することによりリーク電流を防止でき、消費電力の低減を行
うことができる。
本実施の形態では、ＣＰＵを例に挙げて説明したが、開示する発明の一態様に係る半導
体装置はＣＰＵに限定されず、マイクロプロセッサ、画像処理回路、ＤＳＰ（Ｄｉｇｉｔ
ａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍ
ａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。
また、開示する発明の一態様に係る半導体装置が有する、酸化物半導体を用いたトラン
ジスタによって、不揮発性のランダムアクセスメモリを実現することも可能である。
ところで、不揮発性のランダムアクセスメモリとして磁気トンネル接合素子（ＭＴＪ素
子）が知られている。ＭＴＪ素子は、絶縁膜を介して上下に配置している膜中のスピンの
向きが平行であれば低抵抗状態、反平行であれば高抵抗状態となることで情報を記憶する
素子である。したがって、本実施の形態で示す酸化物半導体を用いたメモリとは原理が全
く異なっている。表１にＭＴＪ素子と、本実施の形態に係る半導体装置との対比を示す。
ＭＴＪ素子は磁性材料を使用するためキュリー温度以上にすると磁性が失われてしまう
という欠点がある。また、ＭＴＪ素子は電流駆動であるため、シリコンのバイポーラデバ
イスと相性が良いが、バイポーラデバイスは集積化に不向きである。そして、ＭＴＪ素子
は書き込み電流が微少とはいえメモリの大容量化によって消費電力が増大してしまうとい
った問題がある。
原理的にＭＴＪ素子は磁界耐性に弱く強磁界にさらされるとスピンの向きが狂いやすい
。また、ＭＴＪ素子に用いる磁性体のナノスケール化によって生じる磁化揺らぎを制御す
る必要がある。
さらに、ＭＴＪ素子は希土類元素を使用するため、金属汚染を嫌うシリコン半導体のプ
ロセスに組み入れるには相当の注意を要する。ＭＴＪ素子はビット当たりの材料コストか
ら見ても高価であると考えられる。
一方、本実施形態で示す酸化物半導体を用いたトランジスタは、チャネルを形成する半
導体材料が金属酸化物であること以外は、素子構造や動作原理がシリコンＭＯＳＦＥＴと
同様である。また、酸化物半導体を用いたトランジスタは磁界の影響を受けず、ソフトエ
ラーも生じ得ないといった特質を有する。このことからシリコン集積回路と非常に整合性
が良いといえる。
その他、酸化物半導体を用いたトランジスタとシリコンを用いたトランジスタを組み合
わせるメモリは、表１に示したように、スピントロニクスデバイスに比べて、耐熱性、３
Ｄ化（３層以上の積層構造化）、磁界耐性など多くの点で有利である。
なお、オーバーヘッドとはデータの待避及び復帰により消費される電力のことをいう。
このように、スピントロニクスデバイスに比べて有利な点の多い酸化物半導体を用いた
メモリを利用することで、ＣＰＵの省電力化が実現可能となる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１０）
本発明の一態様に係る半導体装置を利用することで、リーク電流を抑制した消費電力の
低い電子機器を提供することが可能である。特に電力の供給を常時受けることが困難な携
帯用の電子機器の場合、本発明の一態様に係る消費電力の低い半導体装置をその構成要素
に追加することにより、連続使用時間が長くなるといったメリットが得られる。
本発明の一態様に係る半導体装置は、表示装置、パーソナルコンピュータ、記録媒体を
備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓ
ｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いるこ
とができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器
として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デ
ジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲ
ーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）
、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（Ａ
ＴＭ）、自動販売機などが挙げられる。
本発明の一態様に係る半導体装置を、携帯電話、スマートフォン、電子書籍などの携帯
用の電子機器に応用した場合について説明する。
図１７は、携帯用の電子機器のブロック図である。図１７に示す携帯用の電子機器はＲ
Ｆ回路４２１、アナログベースバンド回路４２２、デジタルベースバンド回路４２３、バ
ッテリー４２４、電源回路４２５、アプリケーションプロセッサ４２６、フラッシュメモ
リ４３０、ディスプレイコントローラ４３１、メモリ回路４３２、ディスプレイ４３３、
タッチセンサ４３９、音声回路４３７、キーボード４３８などより構成されている。ディ
スプレイ４３３は表示部４３４、ソースドライバ４３５、ゲートドライバ４３６によって
構成されている。アプリケーションプロセッサ４２６はＣＰＵ４２７、ＤＳＰ４２８、イ
ンターフェース４２９を有している。例えば、ＣＰＵ４２７、デジタルベースバンド回路
４２３、メモリ回路４３２、ＤＳＰ４２８、インターフェース４２９、ディスプレイコン
トローラ４３１、音声回路４３７のいずれかまたは全てに上記実施の形態で示した半導体
装置を採用することによって、リーク電流を抑制し、消費電力を低減することができる。
図１８は電子書籍のブロック図である。電子書籍はバッテリー４５１、電源回路４５２
、マイクロプロセッサ４５３、フラッシュメモリ４５４、音声回路４５５、キーボード４
５６、メモリ回路４５７、タッチパネル４５８、ディスプレイ４５９、ディスプレイコン
トローラ４６０によって構成される。マイクロプロセッサ４５３はＣＰＵ４６１、ＤＳＰ
４６２、インターフェース４６３を有している。例えば、ＣＰＵ４６１、音声回路４５５
、メモリ回路４５７、ディスプレイコントローラ４６０、ＤＳＰ４６２、インターフェー
ス４６３のいずれかまたは全てに上記実施の形態で示した半導体装置を採用することで、
リーク電流を抑制し、消費電力を低減することが可能になる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１１）
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度
は、さまざまな理由によって本来の移動度よりも低くなる。
移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥が
あるが、Ｌｅｖｉｎｓｏｎモデルを用いると、半導体内部に欠陥がないと仮定した場合の
電界効果移動度を理論的に導き出せる。
半導体本来の移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかの
ポテンシャル障壁（粒界等）が存在すると仮定すると、図２７（Ａ）の式Ａで表される。
Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは絶対温度である。
また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは
、図２７（Ｂ）の式Ｂで表される。
ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率
、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当たりの容量
、Ｖｇはゲート電圧、ｔはチャネルの厚さである。
なお、厚さ３０ｎｍ以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一
として差し支えない。
線形領域におけるドレイン電流Ｉｄは、図２７（Ｃ）の式Ｃで表される。
ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍである
。
また、Ｖｄはドレイン電圧である。
式Ｃの両辺をＶｇで割り、更に両辺の対数を取ると、図２７（Ｄ）の式Ｄで表される。
式Ｃの右辺はＶｇの関数である。
上式のからわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、横軸を１／Ｖｇとして実測値を
プロットして得られるグラフの直線の傾きから欠陥密度Ｎが求められる。
すなわち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度を評価できる。
酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比率が、
Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０１２／ｃｍ２程度である
。
このようにして求めた欠陥密度等をもとにμ０＝１２０ｃｍ２／Ｖｓが導出される。
欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は３５ｃｍ２／Ｖｓ程度である
。
しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い酸化物半導体の移動度
μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁膜との界面での散乱によ
ってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁膜界面からｘだけ離
れた場所における移動度μ１は、図２７（Ｅ）の式Ｅで表される。
Ｄはゲート方向の電界、Ｂ、Ｇは定数である。ＢおよびＧは、実際の測定結果より求め
ることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／ｓ、Ｇ＝１０ｎｍ（
界面散乱が及ぶ深さ）である。
Ｄが増加する（すなわち、ゲート電圧が高くなる）と式Ｅの第２項が増加するため、移
動度μ１は低下することがわかる。
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動
度μ２の計算結果Ｅを図１９に示す。
なお、計算にはシノプシス社製のソフトであるＳｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使
用した。
計算において、酸化物半導体のバンドギャップ、電子親和力、比誘電率、厚さをそれぞ
れ、２．８電子ボルト、４．７電子ボルト、１５、１５ｎｍとした。
これらの値は、スパッタリング法により形成された薄膜を測定して得られたものである
。
さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６
電子ボルト、４．６電子ボルトとした。
また、ゲート絶縁膜の厚さは１００ｎｍ、比誘電率は４．１とした。チャネル長および
チャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０．１Ｖである。
計算結果Ｅで示されるように、ゲート電圧１Ｖ強で移動度１００ｃｍ２／Ｖｓ以上のピ
ークをつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下
する。
なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること（Ａ
ｔｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が望ましい。
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の
特性を計算した。
なお、計算に用いたトランジスタは酸化物半導体層に一対のｎ型半導体領域にチャネル
形成領域が挟まれたものを用いた。
一対のｎ型半導体領域の抵抗率は２×１０−３Ωｃｍとして計算した。
また、チャネル長を３３ｎｍ、チャネル幅を４０ｎｍとして計算した。
また、ゲート電極の側壁にサイドウォールを有する。
サイドウォールと重なる半導体領域をオフセット領域として計算した。
計算にはシノプシス社製のソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。
図２０は、トランジスタのドレイン電流（Ｉｄ、実線）および移動度（μ、点線）のゲ
ート電圧（Ｖｇ、ゲートとソースの電位差）依存性の計算結果である。
ドレイン電流Ｉｄは、ドレイン電圧（ドレインとソースの電位差）を＋１Ｖとし、移動
度μはドレイン電圧を＋０．１Ｖとして計算したものである。
図２０（Ａ）はゲート絶縁膜の厚さを１５ｎｍとして計算したものである。
図２０（Ｂ）はゲート絶縁膜の厚さを１０ｎｍと計算したものである。
図２０（Ｃ）はゲート絶縁膜の厚さを５ｎｍと計算したものである。
ゲート絶縁膜が薄くなるほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著
に低下する。
一方、移動度μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った
変化が無い。
図２１は、オフセット長（サイドウォール長）Ｌｏｆｆを５ｎｍとしたもののドレイン
電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧Ｖｇ依存性を示す。
ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１
Ｖとして計算したものである。
図２１（Ａ）はゲート絶縁膜の厚さを１５ｎｍとして計算したものである。
図２１（Ｂ）はゲート絶縁膜の厚さを１０ｎｍと計算したものである。
図２１（Ｃ）はゲート絶縁膜の厚さを５ｎｍと計算したものである。
図２２は、オフセット長（サイドウォール長）Ｌｏｆｆを１５ｎｍとしたもののドレイ
ン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧依存性を示す。
ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１
Ｖとして計算したものである。
図２２（Ａ）はゲート絶縁膜の厚さを１５ｎｍとして計算したものである。
図２２（Ｂ）はゲート絶縁膜の厚さを１０ｎｍと計算したものである。
図２２（Ｃ）はゲート絶縁膜の厚さを５ｎｍと計算したものである。
いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピ
ーク値やオン電流には目立った変化が無い。
なお、移動度μのピークは、図２０では８０ｃｍ２／Ｖｓ程度であるが、図２１では６
０ｃｍ２／Ｖｓ程度、図２２では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆが増加
するほど低下する。
また、オフ電流も同様な傾向がある。
一方、オン電流にはオフセット長Ｌｏｆｆの増加にともなって減少するが、オフ電流の
低下に比べるとはるかに緩やかである。
また、いずれもゲート電圧１Ｖ前後で、ドレイン電流はメモリ素子等で必要とされる１
０μＡを超えることが示された。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
Ｉｎ、Ｓｎ、Ｚｎを含有する酸化物半導体（Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体）を用い
たトランジスタは、酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸
化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。
なお、Ｉｎ、Ｓｎ、Ｚｎは組成比でそれぞれ５ａｔｏｍｉｃ％以上含まれていると好ま
しい。
Ｉｎ、Ｓｎ、Ｚｎを含有する酸化物半導体膜の成膜後に基板を意図的に加熱することで
、トランジスタの電界効果移動度を向上させることが可能となる。
また、ｎチャネル型のトランジスタのしきい値電圧をプラスシフトさせることができる
。
ｎチャネル型のトランジスタのしきい値電圧をプラスシフトさせることにより、ｎチャ
ネル型のトランジスタのオフ状態を維持するための電圧の絶対値を低くすることができ、
低消費電力化が可能となる。
さらに、ｎチャネル型のトランジスタのしきい値電圧をプラスシフトさせて、しきい値
電圧を０Ｖ以上にすれば、ノーマリーオフ型のトランジスタを形成することが可能となる
。
以下Ｉｎ、Ｓｎ、Ｚｎを含有する酸化物半導体を用いたトランジスタの特性を示す。
（サンプルＡ〜Ｃ共通条件）
組成比としてＩｎ：Ｓｎ：Ｚｎ＝１：１：１のターゲットを用いて、ガス流量比をＡｒ
／Ｏ２＝６／９ｓｃｃｍ、成膜圧力を０．４Ｐａ、成膜電力１００Ｗとして、１５ｎｍの
厚さとなるように基板上に酸化物半導体層を成膜した。
次に、酸化物半導体層を島状になるようにエッチング加工した。
そして、酸化物半導体層上に５０ｎｍの厚さとなるようにタングステン層を成膜し、こ
れをエッチング加工してソース電極及びドレイン電極を形成した。
次に、プラズマＣＶＤ法を用いて、シランガス（ＳｉＨ４）と一酸化二窒素（Ｎ２Ｏ）
を用いて１００ｎｍの厚さとなるように酸化窒化珪素膜（ＳｉＯＮ）を形成してゲート絶
縁層とした。
次に、１５ｎｍの厚さとなるように窒化タンタルを形成し、１３５ｎｍの厚さとなるよ
うにタングステンを形成し、これらをエッチング加工してゲート電極を形成した。
さらに、プラズマＣＶＤ法を用いて、３００ｎｍの厚さとなるように酸化窒化珪素膜（
ＳｉＯＮ）を形成し、１．５μｍの厚さとなるようにポリイミド膜を形成し層間絶縁膜と
した。
次に、層間絶縁膜にコンタクトホールを形成し、５０ｎｍの厚さとなるように第１のチ
タン膜を形成し、１００ｎｍの厚さとなるようにアルミニウム膜を形成し、５０ｎｍの厚
さとなるように第２のチタン膜を形成し、これらをエッチング加工して測定用のパッドを
形成した。
以上のようにしてトランジスタを有する半導体装置を形成した。
（サンプルＡ）
サンプルＡは酸化物半導体層の成膜中に基板に意図的な加熱を施さなかった。
また、サンプルＡは酸化物半導体層の成膜後であって、酸化物半導体層のエッチング加
工前に加熱処理を施さなかった。
（サンプルＢ）
サンプルＢは基板を２００℃になるように加熱した状態で酸化物半導体層の成膜を行っ
た。
また、サンプルＢは酸化物半導体層の成膜後であって、酸化物半導体層のエッチング加
工前に加熱処理を施さなかった。
基板を加熱した状態で成膜を行った理由は、酸化物半導体層中でドナーとなる水素を追
い出すためである。
（サンプルＣ）
サンプルＣは基板を２００℃になるように加熱した状態で酸化物半導体層の成膜を行っ
た。
さらに、サンプルＣは酸化物半導体層の成膜後であって、酸化物半導体層のエッチング
加工前に窒素雰囲気で６５０℃１時間の加熱処理を施した後、酸素雰囲気で６５０℃１時
間の加熱処理を施した。
窒素雰囲気で６５０℃１時間の加熱処理を施した理由は、酸化物半導体層中でドナーと
なる水素を追い出すためである。
ここで、酸化物半導体層中でドナーとなる水素を追い出すための加熱処理で酸素も離脱
し、酸化物半導体層中でキャリアとなる酸素欠損も生じてしまう。
そこで、酸素雰囲気で６５０℃１時間の加熱処理を施すことにより、酸素欠損を低減す
る効果を狙った。
（サンプルＡ〜Ｃのトランジスタの特性）
図２３（Ａ）にサンプルＡのトランジスタの初期特性を示す。
図２３（Ｂ）にサンプルＢのトランジスタの初期特性を示す。
図２３（Ｃ）にサンプルＣのトランジスタの初期特性を示す。
サンプルＡのトランジスタの電界効果移動度は１８．８ｃｍ２／Ｖｓｅｃであった。
サンプルＢのトランジスタの電界効果移動度は３２．２ｃｍ２／Ｖｓｅｃであった。
サンプルＣのトランジスタの電界効果移動度は３４．５ｃｍ２／Ｖｓｅｃであった。
ここで、サンプルＡ〜Ｃと同様の成膜方法で形成した酸化物半導体層の断面を透過型顕
微鏡（ＴＥＭ）で観察したところ、成膜時に基板加熱を行ったサンプルＢ及びサンプルＣ
と同様の成膜方法で形成したサンプルには結晶性が確認された。
そして、驚くべきことに、成膜時に基板加熱を行ったサンプルは、結晶性部分と非結晶
性部分とを有し、結晶性部分の配向がｃ軸配向に揃っている結晶性であった。
通常の多結晶では結晶性部分の配向が揃っておらず、ばらばらの方向を向いているため
、成膜時に基板加熱を行ったサンプルは新しい構造を有している。
また、図２３（Ａ）〜（Ｃ）を比較すると、成膜時に基板加熱を行うこと、又は、成膜
後に加熱処理を行うことにより、ドナーとなる水素元素を追い出すことができるため、ｎ
チャネル型トランジスタのしきい値電圧をプラスシフトできることが理解できる。
即ち、成膜時に基板加熱を行ったサンプルＢのしきい値電圧は、成膜時に基板加熱を行
っていないサンプルＡのしきい値電圧よりもプラスシフトしている。
また、成膜時に基板加熱を行ったサンプルＢ及びサンプルＣを比較した場合、成膜後に
加熱処理を行ったサンプルＣの方が、成膜後に加熱処理を行っていないサンプルＢよりも
プラスシフトしていることがわかる。
また、水素のような軽元素は加熱処理の温度が高いほど離脱しやすいため、加熱処理の
温度が高いほど水素が離脱しやすい。
よって、成膜時又は成膜後の加熱処理の温度を更に高めればよりプラスシフトが可能で
あると考察した。
（サンプルＢとサンプルＣのゲートＢＴストレス試験結果）
サンプルＢ（成膜後加熱処理なし）及びサンプルＣ（成膜後加熱処理あり）とに対して
ゲートＢＴストレス試験を行った。
まず、基板温度を２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇｓ−Ｉｄｓ特
性の測定を行い、加熱及びプラスの高電圧印加を行う前のトランジスタの特性を測定した
。
次に、基板温度を１５０℃とし、Ｖｄｓを０．１Ｖとした。
次に、ゲート絶縁膜に印加されるＶｇｓに２０Ｖを印加し、そのまま１時間保持した。
次に、Ｖｇｓを０Ｖとした。
次に、基板温度２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇｓ−Ｉｄｓ測定
を行い、加熱及びプラスの高電圧印加を行った後のトランジスタの特性を測定した。
以上のようにして、加熱及びプラスの高電圧印加を行う前後のトランジスタの特性を比
較することをプラスＢＴ試験と呼ぶ。
一方、まず基板温度を２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇｓ−Ｉｄ
ｓ特性の測定を行い、加熱及びマイナスの高電圧印加を行う前のトランジスタの特性を測
定した。
次に、基板温度を１５０℃とし、Ｖｄｓを０．１Ｖとした。
次に、ゲート絶縁膜にＶｇｓに−２０Ｖを印加し、そのまま１時間保持した。
次に、Ｖｇｓを０Ｖとした。
次に、基板温度２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇｓ−Ｉｄｓ測定
を行い、加熱及びマイナスの高電圧印加を行った後のトランジスタの特性を測定した。
以上のようにして、加熱及びマイナスの高電圧印加を行う前後のトランジスタの特性を
比較することをマイナスＢＴ試験と呼ぶ。
図２４（Ａ）はサンプルＢのプラスＢＴ試験結果であり、図２４（Ｂ）はサンプルＢの
マイナスＢＴ試験結果である。
図２５（Ａ）はサンプルＣのプラスＢＴ試験結果であり、図２５（Ｂ）はサンプルＣの
マイナスＢＴ試験結果である。
プラスＢＴ試験及びマイナスＢＴ試験はトランジスタの劣化具合を判別する試験である
が、図２４（Ａ）及び図２５（Ａ）を参照すると少なくともプラスＢＴ試験の処理を行う
ことにより、しきい値電圧をプラスシフトさせることができることがわかった。
特に、図２４（Ａ）ではプラスＢＴ試験の処理を行うことにより、トランジスタがノー
マリーオフ型になったことがわかる。
よって、トランジスタの作製時の加熱処理に加えて、プラスＢＴ試験の処理を行うこと
により、しきい値電圧のプラスシフト化を促進でき、ノーマリーオフ型のトランジスタを
形成することができることがわかった。
図２６はサンプルＡのトランジスタのオフ電流と測定時の基板温度（絶対温度）の逆数
との関係を示す。
ここでは、測定時の基板温度の逆数に１０００を掛けた数値（１０００／Ｔ）を横軸と
している。
なお、図２６ではチャネル幅１μｍの場合における電流量を図示している。
基板温度が１２５℃（１０００／Ｔが約２．５１）のとき１×１０−１９Ａ以下となっ
ていた。
基板温度が８５℃（１０００／Ｔが約２．７９）のとき１×１０−２０Ａ以下となって
いた。
つまり、シリコン半導体を用いたトランジスタと比較して極めて低いオフ電流であるこ
とがわかった。
なお、温度が低いほどオフ電流が低下するため、常温であればより低いオフ電流である
ことは明らかである。
本実施例の内容の一部又は全部は、他の全ての実施の形態と組み合わせて実施すること
が可能である。
１１ トランジスタ
１２ 容量素子
１００ 半導体装置
１１０ トランジスタ
１１１ トランジスタ
１１２ トランジスタ
１１３ トランジスタ
１１５ インバータ
１１６ 出力端子
１３３ トランジスタ
３００ 半導体装置
３１０ トランジスタ
３１１ 容量素子
３１２ 抵抗素子
３１３ ノード
４００ 半導体装置
４１０ トランジスタ
４２１ ＲＦ回路
４２２ アナログベースバンド回路
４２３ デジタルベースバンド回路
４２４ バッテリー
４２５ 電源回路
４２６ アプリケーションプロセッサ
４２７ ＣＰＵ
４２８ ＤＳＰ
４２９ インターフェース
４３０ フラッシュメモリ
４３１ ディスプレイコントローラ
４３２ メモリ回路
４３３ ディスプレイ
４３４ 表示部
４３５ ソースドライバ
４３６ ゲートドライバ
４３７ 音声回路
４３８ キーボード
４３９ タッチセンサ
４５１ バッテリー
４５２ 電源回路
４５３ マイクロプロセッサ
４５４ フラッシュメモリ
４５５ 音声回路
４５６ キーボード
４５７ メモリ回路
４５８ タッチパネル
４５９ ディスプレイ
４６０ ディスプレイコントローラ
４６１ ＣＰＵ
４６２ ＤＳＰ
４６３ インターフェース
５００ 半導体装置
５１２ トランジスタ
５２０ インバータ
６００ 半導体装置
６０１ スリーステートインバータ回路
６０２ スリーステートインバータ回路
６０３ スリーステートインバータ回路
７００ 基板
７０１ 絶縁膜
７０２ 半導体膜
７０３ ゲート絶縁膜
７０４ 半導体層
７０７ ゲート電極
７０９ 不純物領域
７１０ チャネル形成領域
７１２ 絶縁膜
７１３ 絶縁膜
７１６ 酸化物半導体層
７１９ 導電層
７２０ 導電層
７２１ ゲート絶縁膜
７２２ ゲート電極
７２４ 絶縁膜
７２６ 配線
７２７ 絶縁膜
９０８ 高濃度領域
９１８ 高濃度領域
９１９ チャネル形成領域
９２８ 高濃度領域
９２９ 低濃度領域
９３０ サイドウォール
９３１ チャネル形成領域
９４８ 高濃度領域
９４９ 低濃度領域
９５０ サイドウォール
９５１ チャネル形成領域
７３０１ 導電層
７３０２ 絶縁膜
７３０３ 導電膜
９９００ 基板
９９０１ ＡＬＵ
９９０２ ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ
９９０３ Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ
９９０４ Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ
９９０５ Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ
９９０６ Ｒｅｇｉｓｔｅｒ
９９０７ Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ
９９０８ Ｂｕｓ・Ｉ／Ｆ
９９０９ ＲＯＭ
９９２０ ＲＯＭ・Ｉ／Ｆ

Claims (3)

  1. ｐ型の導電性を示す第１のトランジスタとｎ型の導電性を示す第２のトランジスタを含むインバータと、
    第３のトランジスタと、
    第４のトランジスタと、を有し、
    前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートに電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方に電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第１トランジスタのソース又はドレインの他方は、第１の電位を供給することができる機能を有する配線に電気的に接続され、
    前記第３のトランジスタのゲートは、前記第４のトランジスタのゲートに電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの他方に電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第１の電位よりも低い第２の電位を供給することができる機能を有する配線に電気的に接続され、
    前記第３のトランジスタ及び前記第４のトランジスタには少なくとも酸化物半導体が用いられ、
    基板上又は前記基板に前記第１のトランジスタ及び前記第２のトランジスタが設けられ、前記第１のトランジスタ及び前記第２のトランジスタ上に重なって前記第３のトランジスタ及び前記第４のトランジスタが設けられることを特徴とする半導体装置。
  2. ｐ型の導電性を示す第１のトランジスタとｎ型の導電性を示す第２のトランジスタを含むインバータと、
    第３のトランジスタと、
    第４のトランジスタと、を有し、
    前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートに電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方に電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第３トランジスタのソース又はドレインの他方は、第１の電位を供給することができる機能を有する配線に電気的に接続され、
    前記第３のトランジスタのゲートは、前記第４のトランジスタのゲートに電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの他方に電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第１の電位よりも低い第２の電位を供給することができる機能を有する配線に電気的に接続され、
    前記第３のトランジスタ及び前記第４のトランジスタには少なくとも酸化物半導体が用いられ、
    基板上又は前記基板に前記第１のトランジスタ及び前記第２のトランジスタが設けられ、前記第１のトランジスタ及び前記第２のトランジスタ上に重なって前記第３のトランジスタ及び前記第４のトランジスタが設けられることを特徴とする半導体装置。
  3. ｐ型の導電性を示す第１のトランジスタとｎ型の導電性を示す第２のトランジスタを含むインバータと、
    第３のトランジスタと、
    第４のトランジスタと、を有し、
    前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートに電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方に電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第１トランジスタのソース又はドレインの他方は、第１の電位を供給することができる機能を有する配線に電気的に接続され、
    前記第３のトランジスタのゲートは、前記第４のトランジスタのゲートに電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方に電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、前記第１の電位よりも低い第２の電位を供給することができる機能を有する配線に電気的に接続され、
    前記第３のトランジスタ及び前記第４のトランジスタには少なくとも酸化物半導体が用いられ、
    基板上又は前記基板に前記第１のトランジスタ及び前記第２のトランジスタが設けられ、前記第１のトランジスタ及び前記第２のトランジスタ上に重なって前記第３のトランジスタ及び前記第４のトランジスタが設けられることを特徴とする半導体装置。
JP2016121643A 2011-05-20 2016-06-20 半導体装置 Expired - Fee Related JP6208818B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011112957 2011-05-20
JP2011112957 2011-05-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012105174A Division JP5957281B2 (ja) 2011-05-20 2012-05-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2016208039A JP2016208039A (ja) 2016-12-08
JP6208818B2 true JP6208818B2 (ja) 2017-10-04

Family

ID=47174274

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012105174A Active JP5957281B2 (ja) 2011-05-20 2012-05-02 半導体装置
JP2016121643A Expired - Fee Related JP6208818B2 (ja) 2011-05-20 2016-06-20 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012105174A Active JP5957281B2 (ja) 2011-05-20 2012-05-02 半導体装置

Country Status (5)

Country Link
US (2) US8791516B2 (ja)
JP (2) JP5957281B2 (ja)
KR (1) KR101922397B1 (ja)
TW (1) TWI611557B (ja)
WO (1) WO2012160963A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528643B2 (en) * 2003-02-12 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device having the same, and driving method of the same
TWI536502B (zh) * 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
TWI581404B (zh) 2012-08-10 2017-05-01 半導體能源研究所股份有限公司 半導體裝置以及該半導體裝置的驅動方法
JP2014057296A (ja) 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
JP2014057298A (ja) 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
US20140293679A1 (en) * 2013-03-26 2014-10-02 International Business Machines Corporation Management of sram initialization
KR20250048490A (ko) 2013-05-20 2025-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US12237423B2 (en) * 2013-08-30 2025-02-25 Japan Science And Technology Agency InGaAIN-based semiconductor device
US9859326B2 (en) * 2014-01-24 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, image sensors, and methods of manufacture thereof
JP6474280B2 (ja) * 2014-03-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
US9515661B2 (en) * 2014-05-09 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, and clock tree
KR102526654B1 (ko) 2015-03-03 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 상기 산화물 반도체막을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
KR102590999B1 (ko) * 2015-09-15 2023-10-18 아이디얼 파워 인크. 스위칭 전환에서 추가 타이밍 단계를 갖는 이중-베이스 양극성 트랜지스터의 동작
JP6735095B2 (ja) * 2015-12-25 2020-08-05 ザインエレクトロニクス株式会社 信号多重化装置
KR102352607B1 (ko) * 2016-09-02 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 모듈, 및 전자 기기
JP6990997B2 (ja) * 2017-06-06 2022-01-12 株式会社日立製作所 Ｍｅｍｓデバイス
CN112951176B (zh) * 2021-04-20 2022-09-06 合肥京东方显示技术有限公司 一种数据采样器、驱动电路、显示面板及显示设备
JP2023069649A (ja) * 2021-11-08 2023-05-18 ザインエレクトロニクス株式会社 位相補間回路
JP7560560B2 (ja) * 2022-01-11 2024-10-02 チャンシン メモリー テクノロジーズ インコーポレイテッド 信号線構造、信号線駆動方法及び信号線回路

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JP2544343B2 (ja) * 1985-02-07 1996-10-16 株式会社日立製作所 半導体集積回路装置
JPS6211322A (ja) * 1985-07-09 1987-01-20 Matsushita Electric Ind Co Ltd Ｃｍｏｓラツチ回路
JPS63120522A (ja) * 1986-11-07 1988-05-24 Mitsubishi Electric Corp 半導体集積回路
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH02119422A (ja) * 1988-10-28 1990-05-07 Matsushita Electric Ind Co Ltd トライステートインバータ
JPH02162824A (ja) * 1988-12-16 1990-06-22 Hitachi Ltd 半導体集積回路装置
JPH02232577A (ja) * 1989-03-06 1990-09-14 Oki Electric Ind Co Ltd 出力回路
JPH04271516A (ja) * 1991-02-27 1992-09-28 Mitsubishi Electric Corp 半導体集積回路装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2922116B2 (ja) 1993-09-02 1999-07-19 株式会社東芝 半導体記憶装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3633061B2 (ja) * 1995-10-19 2005-03-30 三菱電機株式会社 半導体集積回路装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6307397B1 (en) 1998-03-09 2001-10-23 Infineontechnologies Ag Reduced voltage input/reduced voltage output repeaters for high capacitance signal lines and methods therefor
US6313663B1 (en) 1998-03-09 2001-11-06 Infineon Technologies Ag Full swing voltage input/full swing output bi-directional repeaters for high resistance or high capacitance bi-directional signal lines and methods therefor
US6181165B1 (en) 1998-03-09 2001-01-30 Siemens Aktiengesellschaft Reduced voltage input/reduced voltage output tri-state buffers
US6359471B1 (en) 1998-03-09 2002-03-19 Infineon Technologies North America Corp. Mixed swing voltage repeaters for high resistance or high capacitance signal lines and methods therefor
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000243851A (ja) * 1999-02-17 2000-09-08 Hitachi Ltd 半導体集積回路装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6472291B1 (en) 2000-01-27 2002-10-29 Infineon Technologies North America Corp. Planarization process to achieve improved uniformity across semiconductor wafers
JP2001223563A (ja) 2000-02-10 2001-08-17 Matsushita Electric Ind Co Ltd フリップフロップ回路
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002135109A (ja) * 2000-10-19 2002-05-10 Nec Corp 半導体装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005064701A (ja) 2003-08-08 2005-03-10 Rohm Co Ltd クロック入出力装置
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US20050205880A1 (en) 2004-03-19 2005-09-22 Aya Anzai Display device and electronic appliance
JP2005339590A (ja) 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 半導体集積回路
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US7292061B2 (en) * 2005-09-30 2007-11-06 Masaid Technologies Incorporated Semiconductor integrated circuit having current leakage reduction scheme
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7414449B2 (en) * 2006-10-04 2008-08-19 Freescale Semiconductor, Inc. Dynamic scannable latch and method of operation
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
EP2020658B1 (en) 2007-06-29 2014-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device
KR101274210B1 (ko) 2007-08-10 2013-06-17 삼성전자주식회사 플립-플롭 회로
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
TWI482226B (zh) * 2008-12-26 2015-04-21 半導體能源研究所股份有限公司 具有包含氧化物半導體層之電晶體的主動矩陣顯示裝置
US8294212B2 (en) 2009-09-18 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for SRAM bit cell with low standby current, low supply voltage and high speed
TWI499039B (zh) 2009-09-18 2015-09-01 Taiwan Semiconductor Mfg Co Ltd 靜態隨機存取記憶體位元單元與內容定址記憶體位元單元的裝置
US8399935B2 (en) 2009-09-18 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded SRAM memory for low power applications
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102005736B1 (ko) * 2009-10-16 2019-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011070928A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5827520B2 (ja) 2010-09-13 2015-12-02 株式会社半導体エネルギー研究所 半導体記憶装置
US8476927B2 (en) * 2011-04-29 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US9762246B2 (en) * 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor

Also Published As

Publication number Publication date
JP2013009309A (ja) 2013-01-10
US20120292616A1 (en) 2012-11-22
US9570445B2 (en) 2017-02-14
JP2016208039A (ja) 2016-12-08
TW201312730A (zh) 2013-03-16
US8791516B2 (en) 2014-07-29
TWI611557B (zh) 2018-01-11
KR20140040168A (ko) 2014-04-02
KR101922397B1 (ko) 2018-11-28
US20140332805A1 (en) 2014-11-13
WO2012160963A1 (en) 2012-11-29
JP5957281B2 (ja) 2016-07-27

Similar Documents

Publication Publication Date Title
JP6208818B2 (ja) 半導体装置
JP7315734B2 (ja) 半導体装置
US8773906B2 (en) Memory circuit
JP6001900B2 (ja) 信号処理回路
JP5937412B2 (ja) 記憶回路及び信号処理回路
JP6049976B2 (ja) 半導体装置
US20120287702A1 (en) Memory circuit and electronic device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170907

R150 Certificate of patent or registration of utility model

Ref document number: 6208818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees