JP6165945B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6165945B2
JP6165945B2 JP2016163315A JP2016163315A JP6165945B2 JP 6165945 B2 JP6165945 B2 JP 6165945B2 JP 2016163315 A JP2016163315 A JP 2016163315A JP 2016163315 A JP2016163315 A JP 2016163315A JP 6165945 B2 JP6165945 B2 JP 6165945B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
layer
oxide
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016163315A
Other languages
English (en)
Other versions
JP2016195291A (ja
Inventor
宮永　昭治
昭治 宮永
本田　達也
達也 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016195291A publication Critical patent/JP2016195291A/ja
Application granted granted Critical
Publication of JP6165945B2 publication Critical patent/JP6165945B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2617—Measuring dielectric properties, e.g. constants
    • G01R27/2623—Measuring-systems or electronic circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Description

技術分野は酸化物半導体、新規なＭＯＳキャパシタ（測定装置）等に関する。
非特許文献１及び非特許文献２には酸化物半導体層を用いたトランジスタが開示されて
いる。
Ｔ． Ｃ． Ｆｕｎｇ ｅｔ． ａｌ．， ＡＭ−ＦＰＤ ０８ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ Ｍ．Ｆｕｊｉｉ ｅｔ． ａｌ．， Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ４８ （２００９） ０４Ｃ０９１
酸化物半導体の分野は近年注目されはじめた分野である。
そのため、酸化物半導体層を用いたトランジスタの電気特性と、酸化物半導体層の物性
値と、の相関関係が未だ明らかになっていない。
よって、酸化物半導体層の物性値を調整することによって、トランジスタの電気特性を
向上させることを第１の課題とする。
また、酸化物半導体層の物性値を測定するための新規な構造体並びに新規な測定方法を
提供することを第２の課題とする。
なお、以下に開示する発明は第１の課題又は第２の課題のいずれか一方を解決できれば
良い。
まず、第１の課題について説明する。
本発明者らは酸化物半導体層の比誘電率に注目した。
ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのオン
電流はＯｘｉｄｅ＼Ｓｅｍｉｃｏｎｄｕｃｔｏｒ界面（酸化膜（ゲート絶縁層）と半導体
層との界面）に誘起されるキャリアの電荷密度Ｑに比例する。
なお、電荷密度Ｑは次の式で与えられる。
Figure 0006165945
ここで、Ｃｏｘは単位面積当たりの絶縁膜容量であり、Ｖｇｓはゲート電極−ソース電
極間に印加される電位差であり、Ｖｔｈは閾値電圧であり、ψは表面ポテンシャルである
。
さらに、表面ポテンシャルψは以下の式で与えられる。
Figure 0006165945
ここで、ｅは電子電荷であり、Ｎｄは空間電荷密度であり、Ｗｄは空乏層幅であり、ε
０は真空の誘電率であり、εは酸化物半導体の比誘電率である。
（２）式からわかるように、比誘電率εが大きいほど表面ポテンシャルψは小さくなる
。
そして（１）式からわかるように、表面ポテンシャルψが小さくなればＯｘｉｄｅ＼Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ界面に誘起されるキャリアの電荷密度Ｑは大きくなる。
即ち、表面ポテンシャルψが小さくなればトランジスタのオン電流が大きくなる。
以上の考察から、酸化物半導体の比誘電率を高くすることによって、その酸化物半導体
を活性層とするトランジスタのオン電流を上昇させることができることを見出した。
つまり、オン電流、または駆動力の大きいトランジスタを得るためには活性層となる酸
化物半導体層の比誘電率が高い方が好ましいことを見出した。
そして、非特許文献１及び非特許文献２よりも比誘電率の高い酸化物半導体層（つまり
、比誘電率が１３以上の酸化物半導体層）を作製することができた。（なお、非特許文献
１には、酸化物半導体の比誘電率が１０であることが開示されている。また、非特許文献
２には、酸化物半導体の比誘電率が１２であることが開示されている。）
以上のように、従来よりも高い比誘電率を持つ新規な酸化物半導体層を作製した。
そして、従来よりも高い比誘電率を持つ新規な酸化物半導体層を用いることによって、
オン電流または駆動力の大きいトランジスタを作製することができるのである。
ここで、酸化物半導体層中のキャリア密度が小さいほど比誘電率は高くなる傾向がある
。
つまり、酸化物半導体層中のキャリア密度を低減させることによって比誘電率を上げる
ことができる。
なお、キャリアの発生源としては酸素欠損、ドナー、アクセプタなどがある。
そして、我々の行った実験結果及びその考察から水素原子を含む物質がドナーになるこ
とが分かっている。（ただし、水素原子を含む物質とは、水素、水、水酸化物、水素化物
等をいう。）
次に、第２の課題について説明する。
比誘電率の測定方法は、図４（Ｂ）のように第１の電極１１０１（１ｓｔ Ｍｅｔａｌ
）と第２の電極１１０３（２ｎｄ Ｍｅｔａｌ）との間に酸化物半導体層１１０２（Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を挟み、第１の電極１１０１（１ｓｔ Ｍｅｔａ
ｌ）と第２の電極１１０３（２ｎｄ Ｍｅｔａｌ）に交流電圧を印加することで誘電体と
なる酸化物半導体層１１０２の容量を計測する。そして計測した酸化物半導体層１１０２
の容量値から比誘電率を算出すれば良い。
しかしながら、実際に図４（Ｂ）の構造体を形成し交流電圧を印加してみたが、図４（
Ｂ）の構造体では容量を計測することができなかった。
容量を計測することができなかった理由としては、電極と酸化物半導体層とがオーミッ
ク接合をしてしまい、酸化物半導体層中にキャリアが注入されて電荷が電極に蓄積されな
いためと考えられた。
このように、半絶縁物である酸化物半導体層は通常の計測方法では比誘電率を計測する
ことが難しい。（なお、非特許文献１及び非特許文献２には比誘電率の計測方法について
の開示が一切ない。）
そこで、酸化物半導体層の比誘電率を測定する新規な構造体を作製した。
具体的には、図４（Ａ）の構造体のように、シリコンウェハ１００１（Ｓｉｌｉｃｏｎ
Ｗａｆｅｒ）上に設けられた酸化物半導体層１００２（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）と、酸化物半導体層１００２（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
上に設けられたゲート電極層１００３（Ｇａｔｅ Ｅｌｅｃｔｒｏｄｅ）と、を有するＭ
ＯＳキャパシタ（測定装置）を作製した。
当該ＭＯＳキャパシタ（測定装置）は、酸化物半導体層の比誘電率測定用のＭＯＳキャ
パシタ（測定装置）である。
そして、当該ＭＯＳキャパシタ（測定装置）の蓄積状態の飽和容量Ｃａを測定し、下記
式に測定した蓄積状態の飽和容量Ｃａを代入することによって酸化物半導体層の比誘電率
を求めることができる。
Figure 0006165945
つまり、ゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との
間に挟まれたゲート絶縁層と、を有し、前記酸化物半導体層は、比誘電率が１３以上であ
ることを特徴とする半導体装置を提供することができる。
また、ゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との間
に挟まれたゲート絶縁層と、を有し、前記酸化物半導体層は、比誘電率が１４以上である
ことを特徴とする半導体装置を提供することができる。
また、前記酸化物半導体層は、インジウムとガリウムと亜鉛と酸素とを主成分とするこ
ともできる。
また、半導体と、前記半導体上に設けられた酸化物半導体層と、前記酸化物半導体層上
に設けられたゲート電極と、を有し、前記半導体のバンドギャップは、前記酸化物半導体
層のバンドギャップよりも狭いことを特徴とする測定装置を提供することができる。
また、酸化物半導体層の比誘電率を測定するための測定装置であって、半導体と、前記
半導体上に設けられた酸化物半導体層と、前記酸化物半導体層上に設けられたゲート電極
と、を有し、前記半導体のバンドギャップは、前記酸化物半導体層のバンドギャップより
も狭いことを特徴とする測定装置を提供することができる。
また、半導体と、前記半導体上に設けられた前記半導体のバンドギャップよりも広いバ
ンドギャップを有する酸化物半導体層と、前記酸化物半導体層上に設けられたゲート電極
と、を有する測定装置を形成するステップと、前記測定装置のＣＶ特性の蓄積領域におけ
る容量Ｃａを求めるステップと、前記容量Ｃａを下記数式に代入して前記酸化物半導体層
の比誘電率εを求めるステップと、を有することを特徴とする比誘電率の測定方法を提供
することができる。（式中、ε０は真空の誘電率、Ｓは前記ゲート電極の面積、ｄは前記
酸化物半導体層の膜厚である。）
Figure 0006165945
また、半導体と前記半導体上の酸化物半導体層と前記酸化物半導体層上の電極を有する
測定装置を提供することができる。
上記において、前記半導体はシリコンであると好ましい。
上記において、前記酸化物半導体層はＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物であると好ましい
。
上記において、前記酸化物半導体層上の電極は積層構造であると好ましい。
上記において、前記測定装置は前記半導体上の酸化物半導体層の比誘電率を測定すると
好ましい。
上記において、前記半導体は前記半導体上の酸化物半導体層よりも狭いバンドギャップ
を有すると好ましい。
また、半導体と前記半導体上の比誘電率を測定したい半導体と前記比誘電率を測定した
い半導体上の電極を有する測定装置を提供することができる。
トランジスタの活性層となる酸化物半導体層の比誘電率を高くすることによって、トラ
ンジスタのオン電流、または駆動力を大きくすることができる。（第１の課題）
図４（Ａ）の構造体を形成することによって、半絶縁層である酸化物半導体の比誘電率
を求めることができる。（第２の課題）
半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の一例 ＭＯＳキャパシタ（測定装置）の一例 ＣＶ測定の結果の一例
実施の形態について、図面を用いて詳細に説明する。
但し、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは、
当業者であれば容易に理解される。
従って、発明の範囲は以下に示す実施の形態の記載内容に限定して解釈されるものでは
ない。
なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の
符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、以下の実施の形態は、いくつかを適宜組み合わせて実施することができる。
（実施の形態１）
半導体装置の作製方法の一例について説明する。
まず、絶縁表面を有する基板１００上にゲート電極２００を形成し、ゲート電極２００
上にゲート絶縁層３００を形成し、ゲート絶縁層３００上に酸化物半導体層４００を形成
する。（図１（Ａ））
基板の材料は限定されない。例えば、ガラス基板、石英基板、金属基板、プラスチック
基板、半導体基板等を用いることができる。
基板として絶縁性の基板を用いる場合は、絶縁表面を有している。
一方、基板として金属基板、半導体基板等を用いる場合は、基板上に下地絶縁層を形成
することにより、絶縁表面を形成することができる。
なお、基板として絶縁性の基板を用いる場合にも、基板上に下地絶縁層を形成しても良
い。
ゲート電極の材料は導電性材料である。例えば、アルミニウム、チタン、モリブデン、
タングステン、金、銀、銅、ドープされたシリコン、様々な合金、酸化物導電層（代表的
にはインジウム錫酸化物等）等を用いることができるがこれらに限定されない。ゲート電
極は、単層構造でも積層構造でも良い。
ゲート絶縁層の材料は絶縁性材料である。例えば、酸化珪素膜、窒化珪素膜、窒素を含
む酸化珪素膜、酸素を含む窒化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、半導
体層を酸化又は窒化した膜、半導体基板を酸化又は窒化した膜、酸化ハフニウム膜等を用
いることができるがこれらに限定されない。ゲート絶縁層は、単層構造でも積層構造でも
良い。
但し、酸化物半導体層へのキャリア注入を防止するためゲート絶縁層として水素含有量
の少ないものが好ましい。
水素含有量の少ないゲート絶縁層としては、成膜ガスとして水素（Ｈ）又は水素化物（
ＳｉＨ４等）を含ませないで形成したゲート絶縁膜が好ましい。
したがって、水素含有量が少ないという点に着目すると、プラズマＣＶＤ法は水素化物
（ＳｉＨ４等）を用いるものであるので、スパッタ法により形成したゲート絶縁層が好ま
しい。
但し、プラズマＣＶＤ法で形成したゲート絶縁層はスパッタ法で形成したゲート絶縁層
よりも欠陥が少なく膜質に優れるため、プラズマＣＶＤ法で形成したゲート絶縁層を用い
た方がトランジスタの特性が高い場合もある。よって、必要に応じて適宜使い分ければ良
い。なお、プラズマＣＶＤ法で形成したゲート絶縁層を用いる場合、加熱処理を行えば水
素原子を含む物質が離脱するため、プラズマＣＶＤ法を用いるときはゲート絶縁層形成後
に加熱処理（２００℃以上１０００℃以下（好ましくは３００℃以上８００℃以下））を
行うことが好ましい。
なお、水素原子を含む物質とは、水素、水、水酸化物、水素化物等である。
酸化物半導体層は、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（インジウムとガリウムと亜
鉛と酸素とを主成分とする）、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物（インジウムと錫と亜鉛と
酸素とを主成分とする）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物（インジウムとアルミニウムと
亜鉛と酸素とを主成分とする）、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（錫とガリウムと亜鉛と
酸素とを主成分とする）、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物（アルミニウムとガリウムと亜
鉛と酸素とを主成分とする）、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物（錫とアルミニウムと亜鉛
と酸素とを主成分とする）、Ｉｎ−Ｚｎ−Ｏ系酸化物（インジウムと亜鉛と酸素とを主成
分とする）、Ｓｎ−Ｚｎ−Ｏ系酸化物（錫と亜鉛と酸素とを主成分とする）、Ａｌ−Ｚｎ
−Ｏ系酸化物（アルミニウムと亜鉛と酸素とを主成分とする）、Ｉｎ−Ｏ系酸化物（イン
ジウム酸化物（酸化インジウム））、Ｓｎ−Ｏ系酸化物（錫酸化物（酸化錫））、Ｚｎ−
Ｏ系酸化物（亜鉛酸化物（酸化亜鉛））等の酸化物半導体を用いることができるがこれら
に限定されない。
酸化物半導体の比誘電率の下限値は、１３以上（又は１３超過）、１４以上（又は１４
超過）、１４．７以上（又は１４．７超過）、１６．７以上（又は１６．７超過）から選
ぶことができる。
比誘電率は高いほど好ましいので特に上限値を設けなくても良い。
但し、上限値を設定するならば、酸化物半導体の比誘電率の上限値は、１６．７以下（
又は１６．７未満）、１７以下（又は１７未満）、１８以下（又は１８未満）、２０以下
（又は２０未満）、２５以下（又は２５未満）、３０以下（又は３０未満）、４０以下（
又は４０未満）、５０以下（又は５０未満）、６０以下（又は６０未満）、７０以下（又
は７０未満）から選ぶことができる。
酸化物半導体層をスパッタ法を用いて形成する場合、スパッタのターゲットには水素原
子を含む物質が含まれないことが好ましい。
また、酸化物半導体層を形成する際、外部からの水素原子を含む物質の侵入を防止する
ため、成膜チャンバーはリークがないようにすることが好ましい。
次に、酸化物半導体層４００を島状にエッチングして酸化物半導体層４１０を形成する
。（図１（Ｂ））
次に、酸化物半導体層の第１の加熱処理（Ｘ℃以上Ｙ℃未満）を行う。なお、第１の加
熱処理は必須の工程ではないが行った方が好ましい。
第１の加熱処理の雰囲気は、窒素雰囲気、希ガス雰囲気、酸素雰囲気、酸素と窒素を含
む雰囲気、酸素と希ガスを含む雰囲気、窒素と希ガスを含む雰囲気、酸素と窒素と希ガス
を含む雰囲気等から適宜選択できる。
第１の加熱処理は酸化物半導体層４００を島状にエッチングして酸化物半導体層４１０
を形成する前に行っても良い。
一方、酸化物半導体層４００を島状にエッチングして酸化物半導体層４１０を形成する
工程で酸化物半導体層がフォトレジスト並びに剥離液の水に曝される。
したがって、フォトレジスト並びに剥離液に起因する水を除去するため、酸化物半導体
層４００を島状にエッチングして酸化物半導体層４１０を形成した後に第１の加熱処理を
行った方が好ましいといえる。
第１の加熱処理の下限値（Ｘ℃）は、３５０℃以上（又は３５０℃超過）、４００℃以
上（又は４００℃超過）、４５０℃以上（又は４５０℃超過）、５００℃以上（又は５０
０℃超過）、５５０℃以上（又は５５０℃超過）、６００℃以上（又は６００℃超過）、
６５０℃以上（又は６５０℃超過）、７００℃以上（又は７００℃超過）、７５０℃以上
（又は７５０℃超過）から選ぶことができる。
第１の加熱処理は、炉、オーブン、ガスＲＴＡ等を用いる加熱方法を用いることが好ま
しい。
ガスＲＴＡとは、高温に暖めたガス内に被処理物を短時間（数分〜数十分）入れること
により急速に被処理物を加熱する方式をいう。
第１の加熱処理の温度は高い方が好ましいので特に上限を設ける必要はない。
但し、第１の加熱処理の上限値（Ｙ℃）は、基板の耐熱性温度よりも低い温度であるこ
とが好ましい。
また、第１の加熱処理の上限値（Ｙ℃）を、１０００℃以下（又は１０００℃未満）、
９００℃以下（又は９００℃未満）、８００℃以下（又は８００℃未満）、７００℃以下
（又は７００℃未満）から選ぶこともできる。
第１の加熱処理の時間は１時間以上が好ましい。上限は特に限定されないが、処理時間
削減及び結晶化抑制の観点から１０時間以下、９時間以下、８時間以下から選ぶことがで
きる。
第１の加熱処理の時間をガスＲＴＡで行う場合は３分以上が好ましい。上限は特に限定
されないが、処理時間削減及び結晶化抑制の観点から１時間以下、５０分以下、４０分以
下から選ぶことができる。
なお、実験の結果から、炉で３５０℃１時間のベークを行うとトランジスタの電気特性
が向上することがわかっている。具体的には加熱処理をしない場合と比較してオフ電流が
下がった。
また、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅ
ｃｔｒｏｓｃｏｐｙ）で測定したところ、炉で４５０℃、１時間のベークを行ったサンプ
ルは３００℃付近の水のピークがなくなっていた。ガスＲＴＡで６５０℃、３分でベーク
を行ったサンプルも３００℃付近の水のピークがなくなっていた。一方、３５０℃、１時
間のベークを行ったサンプルは３００℃付近の水のピークが残存していた。
また、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓ
ｐｅｃｔｒｏｍｅｔｒｙ）で測定したところ、５５０℃、１時間のベークを行ったサンプ
ルは、４５０℃、１時間のベークを行ったサンプルと比較して、１桁近く水素濃度が減少
していた。
なお、加熱温度が高いほどトランジスタの電気特性は向上した。
特に、炉で４５０℃以上の加熱処理を行ったサンプル、並びに、ガスＲＴＡで６５０℃
以上で加熱処理を行ったサンプルはトランジスタの電気特性のばらつきが低減された。
トランジスタの電気特性のばらつきが低減された理由として、酸化物半導体層中のトラ
ンジスタに影響を与える不純物（水素原子を含む物質）が低減されたためであると考えら
れた。
即ち、水素は酸化物半導体層中においてドナーとして働く。
つまり、水素原子を含む物質はトランジスタの動作に影響を及ぼす。
よって、酸化物半導体中に水素原子またはその化合物が含まれるとキャリアが発生しト
ランジスタはノーマリオン型となる。
その結果、トランジスタの閾値電圧あるいは動作電圧がずれるという問題が生じる。
また、水素を含む物質は酸化物半導体中で空間電荷として働き、酸化物半導体の比誘電
率を低下させる。
そして、比誘電率が低下するとトランジスタのオン電流、または駆動力が低下する。
したがって、酸化物半導体層中の水素原子を含む物質は極力減少させた方が好ましいの
である。
なお、酸化物半導体に与えられるエネルギーが大きいほど水素原子を含む物質が離脱し
やすくなるので、加熱温度は高い方が好ましく、加熱時間も多い方が好ましい。
但し、酸化物半導体に与えられるエネルギーを大きくしすぎると、酸化物半導体が結晶
化してしまい比誘電率が減少する。
したがって、第１の加熱処理の加熱時間の上限及び第１の加熱処理の加熱温度の上限は
前述した値が好ましい。
次に、酸化物半導体層４１０上に導電層５００を形成する。（図１（Ｃ））
導電層の材料は、導電性材料である。例えば、アルミニウム、チタン、モリブデン、タ
ングステン、イットリウム、インジウム、金、銀、銅、ドープされたシリコン、これらの
導電性材料を含む合金、酸化物導電層（代表的にはインジウム錫酸化物等）等を用いるこ
とができるがこれらに限定されない。導電層は、単層構造でも積層構造でも良い。
なお、酸化物半導体層と接する導電層をチタン、インジウム、イットリウム、インジウ
ムと亜鉛との合金、ガリウム合金（窒化ガリウム等）等とすることによって、導電層をエ
ッチングして形成する電極（配線）と酸化物半導体層との接触抵抗を低減することができ
る。
接触抵抗を低減することができる理由は、チタン、インジウム、イットリウム、インジ
ウムと亜鉛との合金、ガリウム合金（窒化ガリウム等）等の電子親和力が、酸化物半導体
層の電子親和力よりも低いからである。
つまり、単層の場合は酸化物半導体層の電子親和力より低い金属（又は合金、化合物）
が好ましい。
一方、積層の場合は酸化物半導体層の電子親和力より低い金属（又は合金、化合物）を
酸化物半導体層と接する位置に配置することが好ましい。
チタン（Ｔｉ）、インジウム（Ｉｎ）、イットリウム（Ｙ）、インジウム（Ｉｎ）と亜
鉛（Ｚｎ）との合金、ガリウム（Ｇａ）合金（窒化ガリウム等）等は抵抗率が高いので、
アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、様々な合金等の抵抗率の
低い材料を酸化物半導体層と接する位置に配置された導電層上に積層することが好ましい
。
具体的には、Ｔｉ、Ａｌを順次積層した構造、Ｔｉ、Ａｌ合金を順次積層した構造、Ｙ
、Ａｌを順次積層した構造、Ｙ、Ａｌ合金を順次積層した構造、Ｔｉ、Ａｌ、Ｔｉを順次
積層した構造、Ｔｉ、Ａｌ合金、Ｔｉを順次積層した構造、Ｉｎ、Ａｌ、Ｍｏを順次積層
した構造、Ｙ、Ａｌ、Ｔｉを順次積層した構造、Ｍｏ、Ａｌ、Ｔｉを順次積層した構造、
Ｔｉ、Ａｌ合金、Ｍｏ、Ｔｉを順次積層した構造等の多くのバリエーションがあるがこれ
らに限定されない。（つまり、導電層の層数は限定されない。また、導電層の組み合わせ
も限定されない。よって、ここに列挙していない組み合わせを特許請求の範囲に記載して
も良い。）
なお、抵抗率の低い合金としては、アルミニウム、金、銀、銅等と、他の物質と、の合
金をいう。（例えば、Ａｌ−Ｓｉ、Ａｌ−Ｔｉ、Ａｌ−Ｎｄ、Ｃｕ−Ｐｂ−Ｆｅ、Ｃｕ−
Ｎｉ等）
なお、導電層として酸化物導電層を用いる場合は酸化物半導体層と同様の材料を用いる
ことができる。
酸化物導電層はチャネル形成領域に用いる酸化物半導体層よりも抵抗率が低ければ良い
。
ここで、酸化物導電層は、水素原子を含む物質又は酸素欠損を意図的に多く含有させた
酸化物である。水素原子を含む物質または酸素欠損はキャリアを誘起するので酸化物の導
電性を上昇させることができる。
また、酸化物半導体層は、水素原子を含む物質又は酸素欠損を意図的には含有させてい
ない酸化物である。
つまり、水素原子を含む物質の量又は酸素欠損の度合いの調整により抵抗率の調整が可
能である。
なお、導電層としてチャネル形成領域に用いる酸化物半導体層との材料が異なる酸化物
半導体層を利用する場合、その抵抗率がチャネル形成領域に用いる酸化物半導体層よりも
低くなるのであれば、水素原子を含む物質の量又は酸素欠損の度合いの調整による抵抗率
の調整は不要である。
次に、導電層５００をエッチングして複数の電極又は複数の配線（ソース電極（コンタ
クト電極）、ドレイン電極（コンタクト電極）、配線等）を形成する。（図２（Ａ））。
なお、図２（Ａ）はコンタクト電極５１０、コンタクト電極５２０等を図示している。
図２（Ａ）の工程によりトランジスタが完成する。（チャネルエッチ型トランジスタ）
なお、図２の破線で囲まれた酸化物半導体領域８０００の部分は導電層５００のエッチ
ング時に若干エッチングされる。
破線で囲まれた酸化物半導体領域８０００に（固定）電荷が存在するとこの領域もチャ
ネルとして働く場合があり、これをバックチャネルと呼ぶことがある。
例えば、水素は酸化物半導体中でドナーとして働くため、酸化物半導体領域８０００に
水素が含まれると抵抗が低下しバックチャネルが形成される。
次に、トランジスタを覆う絶縁層６００（保護膜、層間絶縁膜）を形成する。（図２（
Ｂ））
絶縁層の材料は、絶縁性材料である。例えば、酸化珪素膜、窒化珪素膜、窒素を含む酸
化珪素膜、酸素を含む窒化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、シロキサ
ン膜、アクリル膜、ポリイミド膜等を用いることができるがこれらに限定されない。層間
絶縁膜は、単層構造でも積層構造でも良い。
ここで、絶縁層６００の膜の種類を変えてトランジスタの電気特性を比較したところ、
破線で囲まれた酸化物半導体領域８０００と接する部分の絶縁層には水素が含まれない方
がトランジスタの電気特性は良いことがわかった。
即ち、絶縁層６００としてスパッタを用いて成膜した絶縁層がより好ましいことがわか
った。
破線で囲まれた酸化物半導体領域８０００に水素原子を含む物質が含まれると、トラン
ジスタの閾値電圧（Ｖｔｈ）はマイナス側にシフトする。
即ち、破線で囲まれた酸化物半導体領域８０００に水素原子を含む物質が含まれると、
トランジスタはノーマリーオン型となり、トランジスタの動作電圧がずれてしまう。
特に、プラズマＣＶＤで絶縁膜の成膜を形成する場合は水素原子を含む物質（代表的に
はＳｉＨ４等）を用いるため、破線で囲まれた酸化物半導体領域８０００に水素を含む物
質が添加されてしまう。
また、シロキサン膜、アクリル膜、ポリイミド膜等は水を多量に含有しているため、破
線で囲まれた酸化物半導体領域８０００に水素原子を含む物質が常に供給された状態とな
ってしまう。
つまり、バックチャネルが形成されないように、破線で囲まれた酸化物半導体領域８０
００と接する絶縁層は水素原子を含む物質の含有量が少ないものを用いることが好ましい
といえる。
なお、図２（Ｂ）の工程は、コンタクト電極５１０上、コンタクト電極５２０上、バッ
クチャネル（破線で囲まれた酸化物半導体領域８０００の部分）上に絶縁層６００を形成
する工程ともいえる。
絶縁層６００にコンタクトホールを形成し、絶縁層６００上に画素電極を形成しても良
い。画素電極を形成後、表示素子（ＥＬ素子、液晶素子等）を形成すると表示装置を形成
することができる。
絶縁層６００にコンタクトホールを形成し、絶縁層６００上に配線を形成しても良い。
絶縁層６００上に配線を形成後、配線上に更に絶縁層、配線、トランジスタ、表示素子
、又はアンテナ等を形成しても良い。
また、絶縁層６００を形成後、１００℃以上３００℃以下で（好ましくは２００℃以上
２５０℃以下）の第２の加熱処理を行うことが好ましい。なお、第２の加熱処理は必須の
工程ではないが行った方が好ましい。
加熱時間は１時間以上１０時間以下が好ましい。
第２の加熱処理は絶縁層６００形成直後でも良いし、配線形成直後でも良いし、画素電
極形成直後でも良い。つまり、加熱処理は絶縁層６００の形成後であればいつ行っても良
い。
ここで、第２の加熱処理を行う際、絶縁層６００を酸素過剰な状態にしておくことによ
って、酸化物半導体層に酸素が供給され酸化物半導体層中の酸素欠損が低減される。つま
り、ドナーとして働く酸素欠損が低減されるためバックチャネルが形成されにくくなる。
酸素過剰な絶縁層の形成方法として、例えば、スパッタターゲットとして非酸化物ター
ゲット（珪素、アルミニウム等）を用い且つスパッタガスとして酸素を用いた反応性スパ
ッタを行う場合において酸素流量を多くする方法、スパッタターゲットとして酸化物ター
ゲット（酸化珪素、酸化アルミニウム等）を用い且つスパッタガスとして酸素を用いる方
法（酸化物ターゲットを用いる場合通常は酸素は不要である。）、絶縁層を形成後に絶縁
層に酸素をイオン注入又はイオンドーピングする方法等を用いることができるがこれらに
限定されない。（なお、反応性スパッタを行う場合、アルゴン等のガスを用いず酸素１０
０％のスパッタガスとすることが好ましい。）
なお、実験により、絶縁層６００として酸素過剰な酸化珪素膜をスパッタ法で形成した
後に加熱処理すると加熱処理前よりもトランジスタの電気特性が向上することが確認され
た。
また、実験により、スパッタ法で形成する酸素過剰な酸化珪素膜以外の絶縁層を絶縁層
６００として用いる場合であっても加熱処理をした方がトランジスタの電気特性が向上す
ることがわかった。
絶縁層６００としてスパッタ法で形成する酸素過剰な酸化珪素膜を用いなかった場合で
あっても第２の加熱処理をした方がトランジスタの電気特性が向上した理由は、酸化物半
導体層に酸素が供給された効果ではなく、第２の加熱処理により絶縁層中の水素原子を含
む物質（特に水、水素）が低減されたためである。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態と組み合わせて実施する
ことができる。
（実施の形態２）
本実施の形態では実施の形態１と異なる構造のトランジスタを有する半導体装置につい
て説明する。
なお、各層の材料等は実施の形態１と同じものを用いることができる。
図３（Ａ）のトランジスタはボトムゲートボトムコンタクト型（ＢＧＢＣ）であり、絶
縁表面を有する基板１００上に設けられたゲート電極２００と、ゲート電極２００上に設
けられたゲート絶縁層３００と、ゲート絶縁層３００上に設けられたコンタクト電極５１
０及びコンタクト電極５２０と、ゲート絶縁層３００上、コンタクト電極５１０上、及び
コンタクト電極５２０上に設けられた酸化物半導体層４１０（島状）と、を有するトラン
ジスタである。
なお、トランジスタを覆う絶縁層６００が設けられている。
また、破線で囲まれた酸化物半導体領域８０００の部分にバックチャネルが形成される
場合がある。
図３（Ｂ）のトランジスタはトップゲート型のトランジスタであり、絶縁表面を有する
基板１００上に設けられた酸化物半導体層４１０（島状）と、酸化物半導体層４１０上に
設けれたゲート絶縁層３００と、ゲート絶縁層３００上に設けられたゲート電極２００と
を有するトランジスタである。
なお、トランジスタを覆う絶縁層６００が設けられており、前記絶縁層６００に設けら
れたコンタクトホールを介して配線８１０、配線８２０、配線８３０が設けられている。
図３（Ｃ）のトランジスタはチャネルストップ型のトランジスタであり、絶縁表面を有
する基板１００上に設けられたゲート電極２００と、ゲート電極２００上に設けられたゲ
ート絶縁層３００と、ゲート絶縁層３００上に設けられた酸化物半導体層４１０（島状）
と、酸化物半導体層４１０上に設けられたチャネル保護層７００と、酸化物半導体層４１
０上及びチャネル保護層７００上に設けられたコンタクト電極５１０及びコンタクト電極
５２０と、を有するトランジスタである。
なお、トランジスタを覆う絶縁層６００が設けられている。
また、破線で囲まれた酸化物半導体領域８０００の部分にバックチャネルが形成される
場合がある。
ここで、チャネル保護層７００の材料は、実施の形態１で説明した絶縁層６００の材料
と同様の材料を用いることができる。（チャネル保護層７００と絶縁層６００の材料は同
じでも異なっていても良い。）
そして、チャネルストップ型のトランジスタにおいてバックチャネルが形成される領域
、すなわち破線で囲まれた酸化物半導体領域８０００と接する部分は絶縁層６００ではな
くチャネル保護層７００である。
よって、チャネル保護層７００は水素原子を含む物質の含有量が少ないものを用いるこ
とが好ましい。
以上のように、トランジスタの構造はどのようなものでも良い。
つまり、トランジスタは、少なくともゲート電極と、酸化物半導体層と、前記ゲート電
極と前記酸化物半導体層との間に挟まれたゲート絶縁層を有するものであればどのような
ものを用いても良い。
したがって、トランジスタの構造は、開示された発明が実施の形態１及び実施の形態２
に列挙した構造に限定されないことを付言しておく。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態と組み合わせて実施する
ことができる。
（実施の形態３）
酸化物半導体層の比誘電率εをＣＶ特性から求める新規な方法について説明する。
まず、図４（Ａ）に示すＭＯＳキャパシタ（測定装置）を形成する。
図４（Ａ）に示すＭＯＳキャパシタ（測定装置）は新規なものである。
図４（Ａ）に示すように、シリコンウェハ１００１（Ｓｉｌｉｃｏｎ Ｗａｆｅｒ）上
に酸化物半導体層１００２（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）が設けられてお
り、酸化物半導体層１００２（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）上にゲート電
極層１００３（Ｇａｔｅ Ｅｌｅｃｔｒｏｄｅ）が設けられている。なお、シリコンウェ
ハ１００１はＮ型でもＰ型でも良い。
なお、シリコンウェハ１００１の下に裏面電極を形成しても良い。
ゲート電極層及び裏面電極層の材料は、導電性を有している材料を用いることができる
。
酸化物半導体のバンドギャップは、シリコンのバンドギャップよりも広い。
このため、酸化物半導体の伝導帯とシリコンの伝導帯との間にポテンシャル障壁が生じ
る。同様に酸化物半導体の価電子帯とシリコンの価電子帯との間にポテンシャル障壁が生
じる。
酸化物半導体層１００２とシリコンウエハ１００１との界面にこれらのポテンシャル障
壁が存在するため、ゲート電極層１００３またはシリコンウェハ１００１から酸化物半導
体層１００２中にキャリアが注入されるのが抑えられる。これにより図４（Ａ）の構成に
てＣＶ特性を取得することができる。
したがって、シリコンウェハ１００１の代わりに酸化物半導体層１００２よりもバンド
ギャップの狭い半導体を用いても良い。
バンドギャップの狭い半導体としては、シリコン（約１．１２ｅＶ）、ゲルマニウム（
約０．６７ｅＶ）、ガリウム砒素（約１．４３ｅＶ）等を用いることができる。なお、酸
化物半導体層（例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体層）のバンドギャップは約
３〜３．７ｅＶである。
半導体はウェハ状（基板状）であっても、膜状であってもどちらでも良い。
なお、酸化物半導体以外にも、バンドギャップの広い半導体（炭化珪素（約３ｅＶ）、
窒化ガリウム（約３．４ｅＶ）、窒化アルミニウム（５．９ｅＶ）、ダイヤモンド（５．
２７ｅＶ）等）の比誘電率を測定することが可能である。この場合、図４（Ａ）の酸化物
半導体層を比誘電率を測定したい半導体に置換すれば良い。
つまり、図４（Ａ）の構造体を用いることによって、バンドギャップが２．５ｅＶ（又
は３ｅＶ以上）の半導体の比誘電率を測定することができる。
図５はＰ型シリコンウエハを用いた場合のＣＶ特性を表している。ここで、反転状態（
反転領域、Ｖｇがプラス）の容量はシリコンウェハの空乏層容量と酸化物半導体層の容量
との合計容量になる。
一方、蓄積状態（蓄積領域、Ｖｇがマイナス）では反転層が生じないため、蓄積状態の
容量は酸化物半導体層の容量と等しくなって容量値が飽和する。
そして、真空の誘電率ε０、酸化物半導体層の膜厚ｄ、ゲート電極の面積Ｓとすると、
蓄積状態の飽和容量Ｃａは数式（３）で与えられる。
Figure 0006165945
数式（３）を変形すると数式（４）のようになる。
Figure 0006165945
酸化物半導体層の膜厚ｄ、ゲート電極の面積ＳはＭＯＳキャパシタ（測定装置）作製時
に設定される設計値である。
なお、真空の誘電率ε０は８．８５４１８７８２×１０−１２ｍ−３ｋｇ−１ｓ４Ａ２
を用いれば良い。
以上のように図４（Ａ）のような特殊構造のＭＯＳキャパシタ（測定装置）を作製する
ことによって、数式（４）から比誘電率を計算することが可能である。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態と組み合わせて実施する
ことができる。
図４（Ａ）の構造を形成して酸化物半導体層のＣＶ測定を行うことにより、酸化物半導
体層の比誘電率を求めた。
まず、Ｐ型のシリコンウェハ上にＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体層を３００ｎ
ｍの膜厚で形成した。次に、酸化物半導体層上に銀の電極を３００ｎｍ形成した。（図４
（Ａ））
酸化物半導体層の成膜条件は、Ｉｎ：Ｇａ：Ｚｎが１：１：１（モル比）（Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯが１：１：２（モル比））であるＩｎ−Ｇａ−Ｚｎ−Ｏ系のターゲ
ットを用い、０．５ｋＷの電力、０．４Ｐａの圧力、Ａｒ／Ｏ２＝３５／１０ｓｃｃｍの
ガス流量比とし、基板温度は室温とした。
そして、上記のようにして形成した図４（Ａ）の構造体を２つ用意した。（サンプル１
及びサンプル２）
サンプル１は大気雰囲気で３５０℃、１時間の加熱処理を行った。
サンプル２は大気雰囲気で４５０℃、１時間の加熱処理を行った。
なお、半導体としてシリコンを使用する際には、酸化物半導体との界面に酸化膜が形成さ
れないような加熱処理の条件を選択することが望ましい。
そして、実施の形態３に記載した方法を用いて比誘電率を算出した。
その結果、サンプル１（３５０℃）は比誘電率１６．７、サンプル２（４５０℃）は比
誘電率１４．７となった。
このように、酸素過剰のターゲットを用い、且つ酸素をスパッタガスに混入して成膜を
行ってキャリアを誘起する酸素欠損及び水素原子を含有する物質を排除したＩｎ−Ｇａ−
Ｚｎ−Ｏ系の酸化物半導体層は高い比誘電率を有していた。
なお、熱処理温度の高い方が脱水素量が多いため酸化物半導体層中のキャリアが減少し
ているはずである。しかし、本実施例では熱処理温度の高い方が比誘電率が下がった結果
となった。一方、酸化物半導体層の結晶性が高いほど比誘電率は下がる傾向にある。よっ
て、熱処理温度の高い方が比誘電率が下がった理由は、熱処理温度により酸化物半導体層
の構造が変化したためであると考察した。
即ち、４５０℃、１時間の加熱処理により、酸化物半導体がアモルファスから結晶性を
持つことにより比誘電率が下がったと考察した。
１００ 基板
２００ ゲート電極
３００ ゲート絶縁層
４００ 酸化物半導体層
４１０ 酸化物半導体層
５００ 導電層
５１０ コンタクト電極
５２０ コンタクト電極
６００ 絶縁層
７００ チャネル保護層
８１０ 配線
８２０ 配線
８３０ 配線
１００１ シリコンウェハ
１００２ 酸化物半導体層
１００３ ゲート電極層
１１０１ 第１の電極
１１０２ 酸化物半導体層
１１０３ 第２の電極
８０００ 酸化物半導体領域

Claims (3)

  1. ゲート電極と、
    前記ゲート電極上のゲート絶縁層と、
    前記ゲート絶縁層上の酸化物半導体層と、
    前記酸化物半導体層上の酸化アルミニウム膜と、を有し、
    前記酸化物半導体層はチャネル形成領域を有し、
    前記酸化物半導体層は、Ｉｎと、Ｚｎと、Ｇａとを有し、
    前記酸化アルミニウム膜が形成される前に、前記酸化物半導体層に３５０度以上の温度で第１の加熱処理を行い、
    前記酸化アルミニウム膜が形成された後に、第２の加熱処理を行い、
    前記酸化物半導体層は、比誘電率が１３以上７０以下であることを特徴とする半導体装置の作製方法。
  2. ゲート電極と、
    前記ゲート電極上のゲート絶縁層と、
    前記ゲート絶縁層上の酸化物半導体層と、
    前記酸化物半導体層上の酸化珪素膜と、を有し、
    前記酸化物半導体層はチャネル形成領域を有し、
    前記酸化物半導体層は、Ｉｎと、Ｚｎと、Ｇａとを有し、
    前記酸化珪素膜が形成される前に、前記酸化物半導体層に３５０度以上の温度で第１の加熱処理を行い、
    前記酸化珪素膜が形成された後に、第２の加熱処理を行い、
    前記酸化物半導体層は、比誘電率が１３以上７０以下であることを特徴とする半導体装置の作製方法。
  3. ゲート電極と、
    前記ゲート電極上のゲート絶縁層と、
    前記ゲート絶縁層上の酸化物半導体層と、
    前記酸化物半導体層上の、窒素を含む酸化珪素膜と、を有し、
    前記酸化物半導体層はチャネル形成領域を有し、
    前記酸化物半導体層は、Ｉｎと、Ｚｎと、Ｇａとを有し、
    前記酸化珪素膜が形成される前に、前記酸化物半導体層に３５０度以上の温度で第１の加熱処理を行い、
    前記酸化珪素膜が形成された後に、第２の加熱処理を行い、
    前記酸化物半導体層は、比誘電率が１３以上７０以下であることを特徴とする半導体装置の作製方法。
JP2016163315A 2009-12-17 2016-08-24 半導体装置の作製方法 Active JP6165945B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009286234 2009-12-17
JP2009286234 2009-12-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015121049A Division JP5996727B2 (ja) 2009-12-17 2015-06-16 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017121491A Division JP6408655B2 (ja) 2009-12-17 2017-06-21 半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
JP2016195291A JP2016195291A (ja) 2016-11-17
JP6165945B2 true JP6165945B2 (ja) 2017-07-19

Family

ID=44149800

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2010273289A Active JP5185357B2 (ja) 2009-12-17 2010-12-08 半導体装置
JP2013005976A Withdrawn JP2013102197A (ja) 2009-12-17 2013-01-17 半導体装置
JP2015121049A Active JP5996727B2 (ja) 2009-12-17 2015-06-16 半導体装置の作製方法
JP2016163315A Active JP6165945B2 (ja) 2009-12-17 2016-08-24 半導体装置の作製方法
JP2017121491A Active JP6408655B2 (ja) 2009-12-17 2017-06-21 半導体装置及びその作製方法
JP2018176388A Active JP6615965B2 (ja) 2009-12-17 2018-09-20 トランジスタの作製方法
JP2019201505A Active JP6864059B2 (ja) 2009-12-17 2019-11-06 トランジスタの作製方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2010273289A Active JP5185357B2 (ja) 2009-12-17 2010-12-08 半導体装置
JP2013005976A Withdrawn JP2013102197A (ja) 2009-12-17 2013-01-17 半導体装置
JP2015121049A Active JP5996727B2 (ja) 2009-12-17 2015-06-16 半導体装置の作製方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2017121491A Active JP6408655B2 (ja) 2009-12-17 2017-06-21 半導体装置及びその作製方法
JP2018176388A Active JP6615965B2 (ja) 2009-12-17 2018-09-20 トランジスタの作製方法
JP2019201505A Active JP6864059B2 (ja) 2009-12-17 2019-11-06 トランジスタの作製方法

Country Status (4)

Country Link
US (3) US8853683B2 (ja)
JP (7) JP5185357B2 (ja)
TW (1) TWI514584B (ja)
WO (1) WO2011074590A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5455074B2 (ja) 2011-06-30 2014-03-26 富士重工業株式会社 車両用制御装置
JP6125211B2 (ja) * 2011-11-25 2017-05-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9006733B2 (en) * 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
JP2014032999A (ja) 2012-08-01 2014-02-20 Panasonic Liquid Crystal Display Co Ltd 薄膜トランジスタ及びその製造方法
JP2014225626A (ja) * 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
WO2015033499A1 (ja) 2013-09-03 2015-03-12 パナソニック株式会社 薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタ
US9627413B2 (en) * 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9705004B2 (en) 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104300004A (zh) * 2014-09-01 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2016139560A1 (en) 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device including the oxide semiconductor film, and display device including the semiconductor device
US9933577B2 (en) 2016-03-11 2018-04-03 Globalfoundries Inc. Photonics chip
WO2019026704A1 (ja) * 2017-08-01 2019-02-07 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法

Family Cites Families (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04361576A (ja) * 1991-06-10 1992-12-15 Fujitsu Ltd 高誘電率酸化物半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH095373A (ja) * 1995-06-22 1997-01-10 Nikon Corp 薄膜の局所評価法およびその装置
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3541331B2 (ja) * 1995-09-27 2004-07-07 富士通株式会社 強誘電体メモリセル
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001127126A (ja) * 1999-10-28 2001-05-11 Mitsubishi Materials Silicon Corp 半導体素子の評価方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2003347381A (ja) * 2002-05-24 2003-12-05 Semiconductor Leading Edge Technologies Inc 低誘電率膜の膜質評価方法、および半導体装置の製造方法
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7088145B2 (en) * 2002-12-23 2006-08-08 3M Innovative Properties Company AC powered logic circuitry
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006121029A (ja) 2004-09-27 2006-05-11 Tokyo Institute Of Technology 固体電子装置
TWI248722B (en) * 2004-10-26 2006-02-01 Realtek Semiconductor Corp Control device of a PLL and control method thereof
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073614A (ja) * 2005-09-05 2007-03-22 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
TWM289538U (en) * 2005-11-07 2006-04-11 Tai Sol Electronics Co Ltd Drawer type all-in-one card connector
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
KR100732849B1 (ko) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5090708B2 (ja) * 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5512078B2 (ja) * 2007-11-22 2014-06-04 富士フイルム株式会社 画像形成装置
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR101344594B1 (ko) 2008-05-22 2013-12-26 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 그것을 이용한 비정질 산화물 박막의 형성 방법, 및 박막 트랜지스터의 제조 방법
KR101515382B1 (ko) * 2008-08-26 2015-04-27 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8889934B2 (en) * 2008-12-15 2014-11-18 Chevron U.S.A. Inc. Process for hydrocarbon conversion using, a method to make, and compositions of, an acid catalyst
KR101201891B1 (ko) * 2009-03-26 2012-11-16 한국전자통신연구원 투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법
SG168450A1 (en) * 2009-08-05 2011-02-28 Sony Corp Thin film transistor
JP5539846B2 (ja) * 2009-11-06 2014-07-02 株式会社半導体エネルギー研究所 評価方法、半導体装置の作製方法
KR102450568B1 (ko) * 2009-11-13 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101754704B1 (ko) * 2009-11-20 2017-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
CN103426935A (zh) * 2009-11-27 2013-12-04 株式会社半导体能源研究所 半导体装置和及其制造方法
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
KR101720072B1 (ko) * 2009-12-11 2017-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치

Also Published As

Publication number Publication date
JP6408655B2 (ja) 2018-10-17
TWI514584B (zh) 2015-12-21
US20150014684A1 (en) 2015-01-15
JP2011146692A (ja) 2011-07-28
JP5185357B2 (ja) 2013-04-17
JP6615965B2 (ja) 2019-12-04
JP2020021962A (ja) 2020-02-06
TW201208079A (en) 2012-02-16
WO2011074590A1 (en) 2011-06-23
JP5996727B2 (ja) 2016-09-21
US8853683B2 (en) 2014-10-07
JP6864059B2 (ja) 2021-04-21
US20110147736A1 (en) 2011-06-23
US20160329255A1 (en) 2016-11-10
JP2013102197A (ja) 2013-05-23
US9530893B2 (en) 2016-12-27
JP2017163167A (ja) 2017-09-14
JP2016195291A (ja) 2016-11-17
JP2015164232A (ja) 2015-09-10
JP2018198339A (ja) 2018-12-13

Similar Documents

Publication Publication Date Title
JP6615965B2 (ja) トランジスタの作製方法
JP6338361B2 (ja) 半導体物質とそれを含む薄膜トランジスタ及び該薄膜トランジスタを含む電子素子
JP5608520B2 (ja) トランジスタの作製方法
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP2015144321A (ja) 半導体装置の作製方法
Song et al. Top-gated indium–zinc–oxide thin-film transistors with in situ Al 2 O 3/HfO 2 gate oxide
JP5797449B2 (ja) 半導体装置の評価方法
JP6327548B2 (ja) 薄膜トランジスタ及びその製造方法
KR20150059681A (ko) 이중 채널층을 가진 박막 트랜지스터
KR20170037594A (ko) 질화 금속 전극을 포함하는 반도체 소자
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
KR20150058643A (ko) 징크 옥시나이트라이드 박막 트랜지스터
KR100845052B1 (ko) 반도체 소자 및 그의 제조방법
KR20220146017A (ko) 이종접합 igzo 채널층을 구비하는 박막트랜지스터
KR20140140937A (ko) 산화물 스퍼터링 타겟, 이를 이용한 박막 트랜지스터 및 그 제조 방법
Zhang et al. Passivation effects of aluminum on polycrystalline silicon thin-film transistor with metal-replaced junctions
KR20170080506A (ko) 박막 트랜지스터 및 그의 제조방법
Gogoi et al. Effect of copper interlayer on thermally deposited polycrystalline Ge-thin film transistors fabricated on glass substrates
US20120139014A1 (en) Structure and method for low temperature gate stack for advanced substrates
KR20160141408A (ko) 질화 금속 전극을 포함하는 반도체 소자
KR20130046317A (ko) 차등적 농도로 도핑된 활성층을 가진 비정질 반도체 박막 트랜지스터 및 그 제조방법
JP2014222789A (ja) トランジスタ及びその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170621

R150 Certificate of patent or registration of utility model

Ref document number: 6165945

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250