JP2003347381A - 低誘電率膜の膜質評価方法、および半導体装置の製造方法 - Google Patents
低誘電率膜の膜質評価方法、および半導体装置の製造方法Info
- Publication number
- JP2003347381A JP2003347381A JP2002150449A JP2002150449A JP2003347381A JP 2003347381 A JP2003347381 A JP 2003347381A JP 2002150449 A JP2002150449 A JP 2002150449A JP 2002150449 A JP2002150449 A JP 2002150449A JP 2003347381 A JP2003347381 A JP 2003347381A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- low dielectric
- film
- constant film
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 製品ウェハを汚染することなく、且つ、個々
のプロセスごとに低誘電率膜の膜質を評価する。 【解決手段】 コロナ放電３により電荷を低誘電率膜２
の表面に照射しながら該表面の電圧Ｖｓを測定し、更に
ゼノンランプ５により光子を該表面に照射することによ
って低誘電率膜２近傍の下地導電層１の電位変化に起因
する表面光電圧Ｖｓｐｖを測定した。この時、コロナ放
電３により電圧の印加方法を、正の電圧から負の電圧を
連続的に印加した後に負の電圧から正の電圧を連続的に
印加することによって、２本の表面電圧−表面光電圧曲
線を作成して、この曲線の差を低誘電率膜２中の残留電
荷として求めた。この残留電荷をモニタすることによ
り、低誘電率膜２の比誘電率の変化を類推した。
のプロセスごとに低誘電率膜の膜質を評価する。 【解決手段】 コロナ放電３により電荷を低誘電率膜２
の表面に照射しながら該表面の電圧Ｖｓを測定し、更に
ゼノンランプ５により光子を該表面に照射することによ
って低誘電率膜２近傍の下地導電層１の電位変化に起因
する表面光電圧Ｖｓｐｖを測定した。この時、コロナ放
電３により電圧の印加方法を、正の電圧から負の電圧を
連続的に印加した後に負の電圧から正の電圧を連続的に
印加することによって、２本の表面電圧−表面光電圧曲
線を作成して、この曲線の差を低誘電率膜２中の残留電
荷として求めた。この残留電荷をモニタすることによ
り、低誘電率膜２の比誘電率の変化を類推した。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体集積回路装
置に係り、特に配線の層間絶縁膜に用いられる低誘電率
膜の膜質評価方法に関する。
置に係り、特に配線の層間絶縁膜に用いられる低誘電率
膜の膜質評価方法に関する。
【０００２】
【従来の技術】半導体デバイスの微細化とともに深刻に
なる配線遅延の問題を解決するために、配線材料として
銅（Ｃｕ）を用いる技術や、層間絶縁膜として比誘電率
が低い絶縁膜（以下「低誘電率膜」という。）を用いる
技術が提案されている。特に、次世代の低誘電率膜とし
て、絶縁膜中に空孔を有するポーラス低誘電率膜を使用
する技術が検討されている。しかし、上記低誘電率膜
は、エッチング、アッシング等のプロセスで用いられる
プラズマや、洗浄プロセスで用いられる洗浄液によって
ダメージを受けやすい。そして、ダメージを受けた場
合、低誘電率膜の比誘電率が増大することが知られてい
る。このため、半導体デバイスの製造工程においては、
エッチング、アッシング、洗浄等の各プロセスが終了す
るごとに、低誘電率膜の比誘電率がどのように変化した
かを測定することによって、低誘電率膜の膜質を評価す
る必要がある。
なる配線遅延の問題を解決するために、配線材料として
銅（Ｃｕ）を用いる技術や、層間絶縁膜として比誘電率
が低い絶縁膜（以下「低誘電率膜」という。）を用いる
技術が提案されている。特に、次世代の低誘電率膜とし
て、絶縁膜中に空孔を有するポーラス低誘電率膜を使用
する技術が検討されている。しかし、上記低誘電率膜
は、エッチング、アッシング等のプロセスで用いられる
プラズマや、洗浄プロセスで用いられる洗浄液によって
ダメージを受けやすい。そして、ダメージを受けた場
合、低誘電率膜の比誘電率が増大することが知られてい
る。このため、半導体デバイスの製造工程においては、
エッチング、アッシング、洗浄等の各プロセスが終了す
るごとに、低誘電率膜の比誘電率がどのように変化した
かを測定することによって、低誘電率膜の膜質を評価す
る必要がある。
【０００３】以下、従来の低誘電率膜の膜質評価方法に
ついて説明する。先ず、従来の第１の方法として、水銀
プローブを低誘電率膜に接触させ、容量−電圧測定（Ｃ
−Ｖ測定）を行い、この測定結果により低誘電率膜の膜
質を評価する方法があった。次に、従来の第２の方法と
して、ＭＩＳ（メタル−絶縁膜−Ｓｉ）構造を、実際に
シリコンウェハ上に作成した後、このＭＩＳ構造の容量
電圧特性を測定し、この測定結果により低誘電率膜の膜
質を評価する方法があった。
ついて説明する。先ず、従来の第１の方法として、水銀
プローブを低誘電率膜に接触させ、容量−電圧測定（Ｃ
−Ｖ測定）を行い、この測定結果により低誘電率膜の膜
質を評価する方法があった。次に、従来の第２の方法と
して、ＭＩＳ（メタル−絶縁膜−Ｓｉ）構造を、実際に
シリコンウェハ上に作成した後、このＭＩＳ構造の容量
電圧特性を測定し、この測定結果により低誘電率膜の膜
質を評価する方法があった。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の第１の方法では、水銀プローブを用いているため、
シリコンウェハが水銀汚染されてしまい、測定を行った
ウェハを後の工程に流すことができないという問題があ
った。このため、低誘電率膜を成膜したダミーウェハを
比誘電率測定用に別途準備する必要があった。従って、
この第１の方法では、比誘電率を測定することができる
のは、あくまでダミーウェハ上の低誘電率膜であった。
このため、デバイスを作りこむ製品ウェハ（「実ウェ
ハ」ともいう。）上の低誘電率膜につき、比誘電率を測
定し、膜質を評価することができないという問題があっ
た。
来の第１の方法では、水銀プローブを用いているため、
シリコンウェハが水銀汚染されてしまい、測定を行った
ウェハを後の工程に流すことができないという問題があ
った。このため、低誘電率膜を成膜したダミーウェハを
比誘電率測定用に別途準備する必要があった。従って、
この第１の方法では、比誘電率を測定することができる
のは、あくまでダミーウェハ上の低誘電率膜であった。
このため、デバイスを作りこむ製品ウェハ（「実ウェ
ハ」ともいう。）上の低誘電率膜につき、比誘電率を測
定し、膜質を評価することができないという問題があっ
た。
【０００５】また、上記従来の第２の方法では、製品ウ
ェハ上に形成された低誘電率膜につき比誘電率を測定す
ることは可能であるが、ＭＩＳ構造が完成した後でなけ
れば測定することができない。このため、低誘電率膜に
ダメージが発生して比誘電率が増大したとしても、どの
プロセスでダメージを受けたのかを特定することができ
ず、的確なダメージ低減対策を施すことが困難であっ
た。
ェハ上に形成された低誘電率膜につき比誘電率を測定す
ることは可能であるが、ＭＩＳ構造が完成した後でなけ
れば測定することができない。このため、低誘電率膜に
ダメージが発生して比誘電率が増大したとしても、どの
プロセスでダメージを受けたのかを特定することができ
ず、的確なダメージ低減対策を施すことが困難であっ
た。
【０００６】本発明は、上記従来の課題を解決するため
になされたもので、製品ウェハを汚染することなく、且
つ、個々のプロセスごとに低誘電率膜の膜質を評価する
ことを目的とする。
になされたもので、製品ウェハを汚染することなく、且
つ、個々のプロセスごとに低誘電率膜の膜質を評価する
ことを目的とする。
【０００７】
【課題を解決する為の手段】請求項１の発明に係る低誘
電率膜の膜質評価方法は、低誘電率膜の膜質を評価する
方法であって、前記低誘電率膜に、外部から電圧を印加
する電圧印加工程と、前記電圧印加工程によって生じる
前記低誘電率膜中の残留電荷を測定する測定工程と、を
含むことを特徴とするものである。
電率膜の膜質評価方法は、低誘電率膜の膜質を評価する
方法であって、前記低誘電率膜に、外部から電圧を印加
する電圧印加工程と、前記電圧印加工程によって生じる
前記低誘電率膜中の残留電荷を測定する測定工程と、を
含むことを特徴とするものである。
【０００８】請求項２の発明に係る低誘電率膜の膜質評
価方法は、請求項１に記載の膜質評価方法において、前
記低誘電率膜は導電層上に形成され、前記測定工程は、
前記低誘電率膜の表面電圧を測定する第１測定工程と、
光子を前記低誘電率膜の表面に照射するとともに、前記
導電層の前記低誘電率膜との界面近傍における電位変化
を測定する第２測定工程と、前記第１測定工程で測定さ
れた前記表面電圧と、前記第２測定工程で測定された前
記電位変化とから、前記残留電荷を求める工程と、を含
むことを特徴とするものである。
価方法は、請求項１に記載の膜質評価方法において、前
記低誘電率膜は導電層上に形成され、前記測定工程は、
前記低誘電率膜の表面電圧を測定する第１測定工程と、
光子を前記低誘電率膜の表面に照射するとともに、前記
導電層の前記低誘電率膜との界面近傍における電位変化
を測定する第２測定工程と、前記第１測定工程で測定さ
れた前記表面電圧と、前記第２測定工程で測定された前
記電位変化とから、前記残留電荷を求める工程と、を含
むことを特徴とするものである。
【０００９】請求項３の発明に係る低誘電率膜の膜質評
価方法は、請求項１又は２に記載の膜質評価方法におい
て、前記電圧印加工程は、正の電圧から負の電圧を連続
して印加した後負の電圧から正の電圧を連続して印加す
るか、又は負の電圧から正の電圧を連続して印加した後
正の電圧から負の電圧を連続して印加することを特徴と
するものである。
価方法は、請求項１又は２に記載の膜質評価方法におい
て、前記電圧印加工程は、正の電圧から負の電圧を連続
して印加した後負の電圧から正の電圧を連続して印加す
るか、又は負の電圧から正の電圧を連続して印加した後
正の電圧から負の電圧を連続して印加することを特徴と
するものである。
【００１０】請求項４の発明に係る低誘電率膜の膜質評
価方法は、請求項１から３の何れかに記載の膜質評価方
法において、前記低誘電率膜は、比誘電率が４以下であ
る絶縁膜であることを特徴とするものである。
価方法は、請求項１から３の何れかに記載の膜質評価方
法において、前記低誘電率膜は、比誘電率が４以下であ
る絶縁膜であることを特徴とするものである。
【００１１】請求項５の発明に係る低誘電率膜の膜質評
価方法は、請求項１から４の何れかに記載の膜質評価方
法において、前記低誘電率膜は、空孔を内部に複数有す
る絶縁膜であることを特徴とするものである。
価方法は、請求項１から４の何れかに記載の膜質評価方
法において、前記低誘電率膜は、空孔を内部に複数有す
る絶縁膜であることを特徴とするものである。
【００１２】請求項６の発明に係る低誘電率膜の膜質評
価方法は、請求項５に記載の膜質評価方法において、前
記空孔の直径が１Å〜１０００Åであり、前記絶縁膜中
の空孔密度が２０％〜７０％であることを特徴とするも
のである。
価方法は、請求項５に記載の膜質評価方法において、前
記空孔の直径が１Å〜１０００Åであり、前記絶縁膜中
の空孔密度が２０％〜７０％であることを特徴とするも
のである。
【００１３】請求項７の発明に係る半導体装置の製造方
法は、導電層上に低誘電率膜を形成する工程と、前記低
誘電率膜に対してプラズマ処理又は洗浄処理を行う工程
と、前記プラズマ処理又は洗浄処理を終了した後、請求
項１から６の何れかに記載の膜質評価方法を用いて、前
記低誘電率膜の膜質を評価する工程と、を含むことを特
徴とするものである。
法は、導電層上に低誘電率膜を形成する工程と、前記低
誘電率膜に対してプラズマ処理又は洗浄処理を行う工程
と、前記プラズマ処理又は洗浄処理を終了した後、請求
項１から６の何れかに記載の膜質評価方法を用いて、前
記低誘電率膜の膜質を評価する工程と、を含むことを特
徴とするものである。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図中、同一または相当する
部分には同一の符号を付してその説明を簡略化ないし省
略することがある。
施の形態について説明する。図中、同一または相当する
部分には同一の符号を付してその説明を簡略化ないし省
略することがある。
【００１５】実施の形態１．先ず、図１を参照して、本
発明の実施の形態１による膜質評価方法において、表面
電圧および表面光電圧の測定方法について説明する。図
１は、本実施の形態１による膜質評価方法において、表
面電圧（Ｖｓ）および表面光電圧（Ｖｓｐｖ）の測定方
法を説明するための概念図である。なお、表面電圧およ
び表面光電圧の測定装置として、KLA-Tencor社製のQuan
toxを用いた。
発明の実施の形態１による膜質評価方法において、表面
電圧および表面光電圧の測定方法について説明する。図
１は、本実施の形態１による膜質評価方法において、表
面電圧（Ｖｓ）および表面光電圧（Ｖｓｐｖ）の測定方
法を説明するための概念図である。なお、表面電圧およ
び表面光電圧の測定装置として、KLA-Tencor社製のQuan
toxを用いた。
【００１６】先ず、図１（ａ）に示すように、コロナ放
電３により、正又は負の電荷Ｑ１を、下地導電層１上に
形成された低誘電率膜２の表面に供給する。なお、図１
（ａ）において、下地導電層１はＳｉウェハであり、低
誘電率膜２はＳｉＯ２である。また、コロナ放電３によ
り低誘電率膜２の表面に負の電荷Ｑ１を供給している。
電３により、正又は負の電荷Ｑ１を、下地導電層１上に
形成された低誘電率膜２の表面に供給する。なお、図１
（ａ）において、下地導電層１はＳｉウェハであり、低
誘電率膜２はＳｉＯ２である。また、コロナ放電３によ
り低誘電率膜２の表面に負の電荷Ｑ１を供給している。
【００１７】次に、図１（ｂ）に示すように、ケルビン
プローブ４を用いて低誘電率膜２の表面電圧Ｖｓを測定
する。ここで、表面電圧Ｖｓは、コロナ放電３により供
給された電荷Ｑ１、界面固定電荷等の低誘電率膜２中の
電荷Ｑ２、および下地導電層１中の低誘電率膜２との界
面近傍に誘起された電荷Ｑ３の総和Ｑ（＝Ｑ１＋Ｑ２＋
Ｑ３）に起因した電圧となる。
プローブ４を用いて低誘電率膜２の表面電圧Ｖｓを測定
する。ここで、表面電圧Ｖｓは、コロナ放電３により供
給された電荷Ｑ１、界面固定電荷等の低誘電率膜２中の
電荷Ｑ２、および下地導電層１中の低誘電率膜２との界
面近傍に誘起された電荷Ｑ３の総和Ｑ（＝Ｑ１＋Ｑ２＋
Ｑ３）に起因した電圧となる。
【００１８】次に、図１（ｃ）に示すように、ゼノンラ
ンプ５により光を照射しながら、すなわち、低誘電率膜
２の表面に光子を照射しながら、図１（ｂ）と同様にケ
ルビンプローブ４を用いて低誘電率膜２の表面電圧Ｖ
ｓ’を測定する。ここで、ゼノンランプ５から照射され
た光（光子）は、低誘電率膜２を透過して下地導電層１
中に達し、下地導電層１中に電子−正孔対を発生させ
る。そして、この電子−正孔対のうちの正孔が、下地導
電層１中の低誘電率膜２との界面近傍に誘起された正電
荷と再結合して消滅することにより、下地導電層１中の
電荷量がＱ３からＱ３’に変化する。よって、上記測定
した表面電圧Ｖｓ’は、光子を照射した前後で変化した
電荷量の総和Ｑ’（＝Ｑ１＋Ｑ２＋Ｑ３’）に起因した
電圧となる。
ンプ５により光を照射しながら、すなわち、低誘電率膜
２の表面に光子を照射しながら、図１（ｂ）と同様にケ
ルビンプローブ４を用いて低誘電率膜２の表面電圧Ｖ
ｓ’を測定する。ここで、ゼノンランプ５から照射され
た光（光子）は、低誘電率膜２を透過して下地導電層１
中に達し、下地導電層１中に電子−正孔対を発生させ
る。そして、この電子−正孔対のうちの正孔が、下地導
電層１中の低誘電率膜２との界面近傍に誘起された正電
荷と再結合して消滅することにより、下地導電層１中の
電荷量がＱ３からＱ３’に変化する。よって、上記測定
した表面電圧Ｖｓ’は、光子を照射した前後で変化した
電荷量の総和Ｑ’（＝Ｑ１＋Ｑ２＋Ｑ３’）に起因した
電圧となる。
【００１９】本発明において、上記表面電圧Ｖｓと表面
電圧Ｖｓ’との差を、表面光電圧Ｖｓｐｖ（＝｜Ｖｓ−
Ｖｓ’｜）と定義する。ここで、表面光電圧Ｖｓｐｖ
は、電荷量の総和ＱとＱ’との差、すなわち電荷量Ｑ３
とＱ３’との差に起因した電圧である。従って、Ｖｓｐ
ｖは、定性的には、下地導電層１中の低誘電率膜２との
界面近傍の電荷量に起因した電圧であり、言い換えれ
ば、下地導電層１の低誘電率膜２との界面近傍における
電位変化を示す電圧である。発明者は、この表面光電圧
Ｖｓｐｖが、低誘電率膜２のダメージ（チャージングダ
メージ、洗浄液によるダメージ）を表す指標になること
を見出した。
電圧Ｖｓ’との差を、表面光電圧Ｖｓｐｖ（＝｜Ｖｓ−
Ｖｓ’｜）と定義する。ここで、表面光電圧Ｖｓｐｖ
は、電荷量の総和ＱとＱ’との差、すなわち電荷量Ｑ３
とＱ３’との差に起因した電圧である。従って、Ｖｓｐ
ｖは、定性的には、下地導電層１中の低誘電率膜２との
界面近傍の電荷量に起因した電圧であり、言い換えれ
ば、下地導電層１の低誘電率膜２との界面近傍における
電位変化を示す電圧である。発明者は、この表面光電圧
Ｖｓｐｖが、低誘電率膜２のダメージ（チャージングダ
メージ、洗浄液によるダメージ）を表す指標になること
を見出した。
【００２０】次に、図２を参照して、本実施の形態１に
おける低誘電率膜へのプラズマ照射について説明する。
図２は、本実施の形態１において、低誘電率膜にプラズ
マを照射する半導体製造装置を説明するための断面図で
ある。なお、本実施の形態１では、半導体製造装置とし
て、芝浦メカトロニクス社製のプラズマアッシング装置
（ＩＣＥ３００）を用いた。先ず、半導体製造装置の構
成を説明する。図２において、参照符号１１は、Ｐ型、
５〜５０Ωｃｍで８インチ又は１２インチのＳｉウェハ
（下地導電層）上に、ＳｉＯ２、ＭＳＱ（methylsilses
quioxane、メチル基含有ＳｉＯ２）、分子内に間隙（空
孔）を複数有するポーラスＭＳＱ、ポーラスＳｉＬＫの
何れかを低誘電率膜として、４００〜５００ｎｍの膜厚
で成膜したサンプルを示している。また、参照符号１２
は、サンプル１１を載置および保持するサセプタ（静電
チャック）、１３は上部石英板１４上に配置されたコイ
ル１５に１３．５６ＭＨｚの高周波を印加する高周波電
源、１６は所定のマッチング回路（図示省略）を介して
サセプタ１２に１３．５６ＭＨｚの高周波（バイアスＲ
Ｆ）を印加する高周波電源、１７はチャンバ内を所定の
圧力に制御するＡＰＣ（Auto Pressure Controller）、
１８は例えば排気量が２０００（リットル／秒）のター
ボ分子ポンプ（ＴＭＰ：Turbo Molecular Pump）を示し
ている。また、図示しないが、サセプタ１２とサンプル
１１裏面との間には、熱伝導を向上させるためにＨｅガ
スが供給され、サセプタ１２はヒータにより温度制御さ
れている。
おける低誘電率膜へのプラズマ照射について説明する。
図２は、本実施の形態１において、低誘電率膜にプラズ
マを照射する半導体製造装置を説明するための断面図で
ある。なお、本実施の形態１では、半導体製造装置とし
て、芝浦メカトロニクス社製のプラズマアッシング装置
（ＩＣＥ３００）を用いた。先ず、半導体製造装置の構
成を説明する。図２において、参照符号１１は、Ｐ型、
５〜５０Ωｃｍで８インチ又は１２インチのＳｉウェハ
（下地導電層）上に、ＳｉＯ２、ＭＳＱ（methylsilses
quioxane、メチル基含有ＳｉＯ２）、分子内に間隙（空
孔）を複数有するポーラスＭＳＱ、ポーラスＳｉＬＫの
何れかを低誘電率膜として、４００〜５００ｎｍの膜厚
で成膜したサンプルを示している。また、参照符号１２
は、サンプル１１を載置および保持するサセプタ（静電
チャック）、１３は上部石英板１４上に配置されたコイ
ル１５に１３．５６ＭＨｚの高周波を印加する高周波電
源、１６は所定のマッチング回路（図示省略）を介して
サセプタ１２に１３．５６ＭＨｚの高周波（バイアスＲ
Ｆ）を印加する高周波電源、１７はチャンバ内を所定の
圧力に制御するＡＰＣ（Auto Pressure Controller）、
１８は例えば排気量が２０００（リットル／秒）のター
ボ分子ポンプ（ＴＭＰ：Turbo Molecular Pump）を示し
ている。また、図示しないが、サセプタ１２とサンプル
１１裏面との間には、熱伝導を向上させるためにＨｅガ
スが供給され、サセプタ１２はヒータにより温度制御さ
れている。
【００２１】次に、上記半導体製造装置の動作、すなわ
ち低誘電率膜へのプラズマ照射について説明する。先
ず、サンプル１１をサセプタ１２上に載置した後、チャ
ンバ側面の上部より所定のプロセスガス（図中の“ＧＡ
Ｓ”）を導入し、ＡＰＣ１７とターボ分子ポンプ１８と
を用いて、チャンバ内を所定の圧力に制御する。次に、
コイル１５に高周波電源１３から１３．５６ＭＨｚの高
周波を印加（ＩＣＰ：ＯＮ）して、チャンバ内にＩＣＰ
プラズマ１９を発生させる。この時、サセプタ１２にも
高周波電源１６からマッチング回路を介して１３．５６
ＭＨｚの高周波（バイアスＲＦ）が印加される。なお、
高周波電源１３からコイル１５に高周波を印加しない場
合（ＩＣＰ：ＯＦＦ）には、この半導体製造装置は平行
平板型のＲＩＥ装置として機能する。そして、このＩＣ
Ｐプラズマ１９を所定時間だけサンプル１１に照射す
る。
ち低誘電率膜へのプラズマ照射について説明する。先
ず、サンプル１１をサセプタ１２上に載置した後、チャ
ンバ側面の上部より所定のプロセスガス（図中の“ＧＡ
Ｓ”）を導入し、ＡＰＣ１７とターボ分子ポンプ１８と
を用いて、チャンバ内を所定の圧力に制御する。次に、
コイル１５に高周波電源１３から１３．５６ＭＨｚの高
周波を印加（ＩＣＰ：ＯＮ）して、チャンバ内にＩＣＰ
プラズマ１９を発生させる。この時、サセプタ１２にも
高周波電源１６からマッチング回路を介して１３．５６
ＭＨｚの高周波（バイアスＲＦ）が印加される。なお、
高周波電源１３からコイル１５に高周波を印加しない場
合（ＩＣＰ：ＯＦＦ）には、この半導体製造装置は平行
平板型のＲＩＥ装置として機能する。そして、このＩＣ
Ｐプラズマ１９を所定時間だけサンプル１１に照射す
る。
【００２２】また、本実施の形態１では、圧力：１〜６
０Ｐａ、プラズマ照射時間（以下「照射時間」ともい
う。）：０〜６０秒、プロセスガス：Ｏ２，Ｈ２／
Ｎ２，ＮＨ ３、ＩＣＰ：ＯＮ／ＯＦＦをパラメータとし
て、各サンプルにプラズマ照射した。
０Ｐａ、プラズマ照射時間（以下「照射時間」ともい
う。）：０〜６０秒、プロセスガス：Ｏ２，Ｈ２／
Ｎ２，ＮＨ ３、ＩＣＰ：ＯＮ／ＯＦＦをパラメータとし
て、各サンプルにプラズマ照射した。
【００２３】次に、図３を参照して、本実施の形態１に
よる膜質評価方法において、表面電圧Ｖｓ（Ｑ１）−表
面光電圧Ｖｓｐｖ（Ｑ１）曲線について説明する。図３
は、本実施の形態１による膜質評価方法において、表面
電圧Ｖｓ（Ｑ１）−表面光電圧Ｖｓｐｖ（Ｑ１）曲線の
作成方法を説明するための図である。上記半導体製造装
置によってプラズマが照射された各サンプルについて、
図１に示す方法により、表面電圧Ｖｓおよび表面光電圧
Ｖｓｐｖ（＝｜Ｖｓ−Ｖｓ’｜）をそれぞれ測定する。
この測定時において、コロナ放電３により低誘電率膜２
表面に供給する電荷Ｑ１（図１（ａ）参照）を負から正
へ連続して変化させて、表面電圧Ｖｓ（Ｑ１）および表
面光電圧Ｖｓｐｖ（Ｑ１）をそれぞれ測定する。これを
プロットしたものが、図３において点線で示す表面電圧
Ｖｓ（Ｑ１）−表面光電圧Ｖｓｐｖ（Ｑ１）曲線であ
る。さらに、電荷Ｑ１を正から負へ連続して変化させ
て、表面電圧Ｖｓ（Ｑ１）および表面光電圧Ｖｓｐｖ
（Ｑ１）をそれぞれ測定する。これをプロットしたもの
が、図３において実線で示す表面電圧Ｖｓ（Ｑ１）−表
面光電圧Ｖｓｐｖ（Ｑ１）曲線である。このようにし
て、２本のＶｓ（Ｑ１）−Ｖｓｐｖ（Ｑ１）曲線を作成
する。
よる膜質評価方法において、表面電圧Ｖｓ（Ｑ１）−表
面光電圧Ｖｓｐｖ（Ｑ１）曲線について説明する。図３
は、本実施の形態１による膜質評価方法において、表面
電圧Ｖｓ（Ｑ１）−表面光電圧Ｖｓｐｖ（Ｑ１）曲線の
作成方法を説明するための図である。上記半導体製造装
置によってプラズマが照射された各サンプルについて、
図１に示す方法により、表面電圧Ｖｓおよび表面光電圧
Ｖｓｐｖ（＝｜Ｖｓ−Ｖｓ’｜）をそれぞれ測定する。
この測定時において、コロナ放電３により低誘電率膜２
表面に供給する電荷Ｑ１（図１（ａ）参照）を負から正
へ連続して変化させて、表面電圧Ｖｓ（Ｑ１）および表
面光電圧Ｖｓｐｖ（Ｑ１）をそれぞれ測定する。これを
プロットしたものが、図３において点線で示す表面電圧
Ｖｓ（Ｑ１）−表面光電圧Ｖｓｐｖ（Ｑ１）曲線であ
る。さらに、電荷Ｑ１を正から負へ連続して変化させ
て、表面電圧Ｖｓ（Ｑ１）および表面光電圧Ｖｓｐｖ
（Ｑ１）をそれぞれ測定する。これをプロットしたもの
が、図３において実線で示す表面電圧Ｖｓ（Ｑ１）−表
面光電圧Ｖｓｐｖ（Ｑ１）曲線である。このようにし
て、２本のＶｓ（Ｑ１）−Ｖｓｐｖ（Ｑ１）曲線を作成
する。
【００２４】本実施の形態１では、上述の方法を用い
て、２本のＶｓ（Ｑ１）−Ｖｓｐｖ（Ｑ１）曲線を作成
した（後述）。そして、図３に示したように、その２本
の曲線の差を低誘電率膜中の残留電荷（以下「ヒステリ
シス」という。）ΔＥとして評価した。そして、このヒ
ステリシスをモニタすることにより、低誘電率膜が受け
たダメージ、すなわち低誘電率膜の比誘電率の変化を類
推できることを、以下の実験により確認した。なお、本
実施の形態１では、低誘電率膜の比誘電率ｋも別途測定
した。
て、２本のＶｓ（Ｑ１）−Ｖｓｐｖ（Ｑ１）曲線を作成
した（後述）。そして、図３に示したように、その２本
の曲線の差を低誘電率膜中の残留電荷（以下「ヒステリ
シス」という。）ΔＥとして評価した。そして、このヒ
ステリシスをモニタすることにより、低誘電率膜が受け
たダメージ、すなわち低誘電率膜の比誘電率の変化を類
推できることを、以下の実験により確認した。なお、本
実施の形態１では、低誘電率膜の比誘電率ｋも別途測定
した。
【００２５】先ず、図４を参照して、低誘電率膜として
ＳｉＯ２を用いた場合について説明する。図４は、本実
施の形態１において、低誘電率膜としてＳｉＯ２を用い
た場合のヒステリシス（残留電荷）を示す図である。詳
細には、図４（ａ）は、成膜した後（プラズマ照射前）
におけるＳｉＯ２のヒステリシスを示す図であり、図４
（ｂ）は、プラズマ照射後におけるＳｉＯ２のヒステリ
シスを示す図である。なお、プラズマ照射条件は、プロ
セスガス：Ｏ２、圧力：３Ｐａ、ガス流量：２５０ｓｃ
ｃｍ、ＩＣＰ：ＯＮ、ＲＦ：３００Ｗ、サセプタ温度：
２５℃、照射時間：６０秒とした。
ＳｉＯ２を用いた場合について説明する。図４は、本実
施の形態１において、低誘電率膜としてＳｉＯ２を用い
た場合のヒステリシス（残留電荷）を示す図である。詳
細には、図４（ａ）は、成膜した後（プラズマ照射前）
におけるＳｉＯ２のヒステリシスを示す図であり、図４
（ｂ）は、プラズマ照射後におけるＳｉＯ２のヒステリ
シスを示す図である。なお、プラズマ照射条件は、プロ
セスガス：Ｏ２、圧力：３Ｐａ、ガス流量：２５０ｓｃ
ｃｍ、ＩＣＰ：ＯＮ、ＲＦ：３００Ｗ、サセプタ温度：
２５℃、照射時間：６０秒とした。
【００２６】図４（ａ）に示すように、成膜後（プラズ
マ照射前）のＳｉＯ２についての２本のＶｓ（Ｑ１）−
Ｖｓｐｖ（Ｑ１）曲線は、ほぼ一致している。一方、図
４（ｂ）に示すように、プラズマ照射後のＳｉＯ２につ
いての２本のＶｓ（Ｑ１）−Ｖｓｐｖ（Ｑ１）曲線、す
なわち電圧を負から正へと変化させた時の曲線と、電圧
を正から負へと変化させた時の曲線とが一致していな
い。よって、プラズマ照射後の低誘電率膜（ＳｉＯ２）
中には、ヒステリシスが存在する。なお、このメカニズ
ムについては、後述する（図１５参照）。また、ＳｉＯ
２にプラズマを照射することによって、比誘電率ｋが、
成膜後のｋ＝３．７４からｋ＝４．０１に増加した。以
上より、低誘電率膜としてＳｉＯ２を用いた場合、プラ
ズマを照射することにより低誘電率膜中にヒステリシス
が発生する。そして、このヒステリシスをモニタするこ
とによって、低誘電率膜の比誘電率を類推することがで
き、低誘電率膜の膜質を評価することができる。
マ照射前）のＳｉＯ２についての２本のＶｓ（Ｑ１）−
Ｖｓｐｖ（Ｑ１）曲線は、ほぼ一致している。一方、図
４（ｂ）に示すように、プラズマ照射後のＳｉＯ２につ
いての２本のＶｓ（Ｑ１）−Ｖｓｐｖ（Ｑ１）曲線、す
なわち電圧を負から正へと変化させた時の曲線と、電圧
を正から負へと変化させた時の曲線とが一致していな
い。よって、プラズマ照射後の低誘電率膜（ＳｉＯ２）
中には、ヒステリシスが存在する。なお、このメカニズ
ムについては、後述する（図１５参照）。また、ＳｉＯ
２にプラズマを照射することによって、比誘電率ｋが、
成膜後のｋ＝３．７４からｋ＝４．０１に増加した。以
上より、低誘電率膜としてＳｉＯ２を用いた場合、プラ
ズマを照射することにより低誘電率膜中にヒステリシス
が発生する。そして、このヒステリシスをモニタするこ
とによって、低誘電率膜の比誘電率を類推することがで
き、低誘電率膜の膜質を評価することができる。
【００２７】次に、低誘電率膜としてポーラスＭＳＱを
用いた場合について説明する。ここで、ポーラスＭＳＱ
として旭化成社製のＡＬＣＡＰを用いた。さらに、膜中
の空孔（ポーラス）の直径が１Å〜１０００Å（０．１
ｎｍ〜１００ｎｍ）であり、空孔密度が２０〜７０％で
ある低誘電率膜を用いた。先ず、図５を参照して、低誘
電率膜としてポーラスＭＳＱを用いた場合のヒステリシ
スについて説明する。図５は、本実施の形態１におい
て、低誘電率膜としてポーラスＭＳＱを用いた場合のヒ
ステリシスを示す図である。詳細には、図５は、ポーラ
スＭＳＱを成膜した後（プラズマ照射前）におけるポー
ラスＭＳＱのヒステリシスを示す図である。図５に示す
ように、低誘電率膜としてポーラスＭＳＱを用いた場
合、ＳｉＯ２を用いた場合（図４参照）と異なり、成膜
直後にヒステリシスがすでに存在することが分かった。
なお、ポーラスＭＳＱの比誘電率ｋは、２．５１であっ
た。
用いた場合について説明する。ここで、ポーラスＭＳＱ
として旭化成社製のＡＬＣＡＰを用いた。さらに、膜中
の空孔（ポーラス）の直径が１Å〜１０００Å（０．１
ｎｍ〜１００ｎｍ）であり、空孔密度が２０〜７０％で
ある低誘電率膜を用いた。先ず、図５を参照して、低誘
電率膜としてポーラスＭＳＱを用いた場合のヒステリシ
スについて説明する。図５は、本実施の形態１におい
て、低誘電率膜としてポーラスＭＳＱを用いた場合のヒ
ステリシスを示す図である。詳細には、図５は、ポーラ
スＭＳＱを成膜した後（プラズマ照射前）におけるポー
ラスＭＳＱのヒステリシスを示す図である。図５に示す
ように、低誘電率膜としてポーラスＭＳＱを用いた場
合、ＳｉＯ２を用いた場合（図４参照）と異なり、成膜
直後にヒステリシスがすでに存在することが分かった。
なお、ポーラスＭＳＱの比誘電率ｋは、２．５１であっ
た。
【００２８】図６は、低誘電率膜としてポーラスＭＳＱ
を用いた場合において、ヒステリシスのＯ２圧力依存性
を示す図である。図７は、低誘電率膜としてポーラスＭ
ＳＱを用いた場合において、ヒステリシス変化量および
比誘電率変化量のＯ２圧力依存性を示す図である。詳細
には、図６（ａ）はポーラスＭＳＱ成膜後（プラズマ照
射無し）の場合、並びに、図６（ｂ）はＯ２圧力が１Ｐ
ａ、図６（ｃ）はＯ２圧力が５Ｐａ、図６（ｄ）はＯ２
圧力が３０Ｐａ、図６（ｅ）はＯ２圧力が６０Ｐａでプ
ラズマ照射した場合のヒステリシスをそれぞれ示す図で
ある。なお、Ｏ２圧力以外のプロセス条件は、Ｏ２流
量：２５０ｓｃｃｍ、ＩＣＰ：ＯＦＦ、ＲＦ：３００
Ｗ、サセプタ温度：２５℃、照射時間：６０秒とした。
を用いた場合において、ヒステリシスのＯ２圧力依存性
を示す図である。図７は、低誘電率膜としてポーラスＭ
ＳＱを用いた場合において、ヒステリシス変化量および
比誘電率変化量のＯ２圧力依存性を示す図である。詳細
には、図６（ａ）はポーラスＭＳＱ成膜後（プラズマ照
射無し）の場合、並びに、図６（ｂ）はＯ２圧力が１Ｐ
ａ、図６（ｃ）はＯ２圧力が５Ｐａ、図６（ｄ）はＯ２
圧力が３０Ｐａ、図６（ｅ）はＯ２圧力が６０Ｐａでプ
ラズマ照射した場合のヒステリシスをそれぞれ示す図で
ある。なお、Ｏ２圧力以外のプロセス条件は、Ｏ２流
量：２５０ｓｃｃｍ、ＩＣＰ：ＯＦＦ、ＲＦ：３００
Ｗ、サセプタ温度：２５℃、照射時間：６０秒とした。
【００２９】図６（ａ）〜図６（ｅ）に示すように、比
誘電率ｋが、ポーラスＭＳＱ成膜後のｋ＝２．５１か
ら、１Ｐａの圧力でプラズマ照射した場合にはｋ＝３．
２２に、５Ｐａの圧力でプラズマ照射した場合にはｋ＝
３．５８に、３０Ｐａの圧力でプラズマ照射した場合に
はｋ＝４．２１に、６０Ｐａの圧力でプラズマ照射した
場合にはｋ＝５．５に増加した。すなわち、Ｏ２圧力が
高いほど、比誘電率ｋも増大した。ここで、Ｏ２圧力が
高くなるにつれて、プラズマ中の酸素ラジカル密度が増
大するため、ポーラスＭＳＱ中から引き抜かれるメチル
基も多くなり、比誘電率が増大したと考えられる。な
お、酸素ラジカルが、ポーラスＭＳＱ中のメチル基（−
ＣＨ３）を引き抜き、その後に水酸基（−ＯＨ）が吸着
することによって、比誘電率が増大することが知られて
いる。また、Ｏ２圧力が異なれば、２本のＶｓ（Ｑ１）
−Ｖｓｐｖ（Ｑ１）曲線の形も変わった。詳細には、Ｏ
２圧力が高くなるにつれて、ヒステリシスの大きさが小
さくなった。
誘電率ｋが、ポーラスＭＳＱ成膜後のｋ＝２．５１か
ら、１Ｐａの圧力でプラズマ照射した場合にはｋ＝３．
２２に、５Ｐａの圧力でプラズマ照射した場合にはｋ＝
３．５８に、３０Ｐａの圧力でプラズマ照射した場合に
はｋ＝４．２１に、６０Ｐａの圧力でプラズマ照射した
場合にはｋ＝５．５に増加した。すなわち、Ｏ２圧力が
高いほど、比誘電率ｋも増大した。ここで、Ｏ２圧力が
高くなるにつれて、プラズマ中の酸素ラジカル密度が増
大するため、ポーラスＭＳＱ中から引き抜かれるメチル
基も多くなり、比誘電率が増大したと考えられる。な
お、酸素ラジカルが、ポーラスＭＳＱ中のメチル基（−
ＣＨ３）を引き抜き、その後に水酸基（−ＯＨ）が吸着
することによって、比誘電率が増大することが知られて
いる。また、Ｏ２圧力が異なれば、２本のＶｓ（Ｑ１）
−Ｖｓｐｖ（Ｑ１）曲線の形も変わった。詳細には、Ｏ
２圧力が高くなるにつれて、ヒステリシスの大きさが小
さくなった。
【００３０】また、Ｏ２圧力が高くなるにつれて、図７
（ａ）に示すように、ヒステリシスの変化量が小さくな
る一方、図７（ｂ）に示すように、比誘電率の変化量が
大きくなった。この結果から、ポーラスＭＳＱの比誘電
率の増大、すなわちダメージの増大と、ヒステリシスの
減少とが対応している。また、Ｏ２圧力が低いほど、低
ダメージプロセスであることが分かった。
（ａ）に示すように、ヒステリシスの変化量が小さくな
る一方、図７（ｂ）に示すように、比誘電率の変化量が
大きくなった。この結果から、ポーラスＭＳＱの比誘電
率の増大、すなわちダメージの増大と、ヒステリシスの
減少とが対応している。また、Ｏ２圧力が低いほど、低
ダメージプロセスであることが分かった。
【００３１】図８は、低誘電率膜としてポーラスＭＳＱ
を用いた場合において、ヒステリシスのプラズマ照射時
間依存性を示す図である。図９は、低誘電率膜としてポ
ーラスＭＳＱを用いた場合において、ヒステリシス変化
量および比誘電率変化量のプラズマ照射時間依存性を示
す図である。詳細には、図８（ａ）はプラズマを照射し
ない（照射時間０秒）場合、図８（ｂ）はプラズマ照射
時間が３０秒の場合、図８（ｃ）はプラズマ照射時間が
６０秒の場合のヒステリシスをそれぞれ示す図である。
また、プラズマ照射時間以外のプロセス照射条件は、ガ
ス：Ｏ２、圧力：５Ｐａ、ガス流量：２５０ｓｃｃｍ、
ＩＣＰ：ＯＦＦ、ＲＦ：３００Ｗ、サセプタ温度：２５
℃とした。図８（ａ）〜図８（ｃ）に示すように、比誘
電率ｋが、プラズマ照射時間０秒の時のｋ＝２．５１か
ら、照射時間３０秒ではｋ＝２．９７に、照射時間６０
秒ではｋ＝３．５８に増大した。すなわち、プラズマ照
射時間が長くなるにつれて、比誘電率ｋも増大した。こ
こで、照射時間が経過するとともに、ポーラスＭＳＱ中
から引き抜かれるメチル基が増加するため、比誘電率が
増大したと考えられる。また、プラズマ照射時間が異な
れば、２本のＶｓ（Ｑ１）−Ｖｓｐｖ（Ｑ１）曲線は形
も変わり、プラズマ照射時間が長くなるにつれて、ヒス
テリシスの大きさが小さくなった。
を用いた場合において、ヒステリシスのプラズマ照射時
間依存性を示す図である。図９は、低誘電率膜としてポ
ーラスＭＳＱを用いた場合において、ヒステリシス変化
量および比誘電率変化量のプラズマ照射時間依存性を示
す図である。詳細には、図８（ａ）はプラズマを照射し
ない（照射時間０秒）場合、図８（ｂ）はプラズマ照射
時間が３０秒の場合、図８（ｃ）はプラズマ照射時間が
６０秒の場合のヒステリシスをそれぞれ示す図である。
また、プラズマ照射時間以外のプロセス照射条件は、ガ
ス：Ｏ２、圧力：５Ｐａ、ガス流量：２５０ｓｃｃｍ、
ＩＣＰ：ＯＦＦ、ＲＦ：３００Ｗ、サセプタ温度：２５
℃とした。図８（ａ）〜図８（ｃ）に示すように、比誘
電率ｋが、プラズマ照射時間０秒の時のｋ＝２．５１か
ら、照射時間３０秒ではｋ＝２．９７に、照射時間６０
秒ではｋ＝３．５８に増大した。すなわち、プラズマ照
射時間が長くなるにつれて、比誘電率ｋも増大した。こ
こで、照射時間が経過するとともに、ポーラスＭＳＱ中
から引き抜かれるメチル基が増加するため、比誘電率が
増大したと考えられる。また、プラズマ照射時間が異な
れば、２本のＶｓ（Ｑ１）−Ｖｓｐｖ（Ｑ１）曲線は形
も変わり、プラズマ照射時間が長くなるにつれて、ヒス
テリシスの大きさが小さくなった。
【００３２】また、プラズマ照射時間が長くなるにつれ
て、図９（ａ）に示すように、ヒステリシスの変化量が
小さくなり、図９（ｂ）に示すように、比誘電率の変化
量が大きくなった。この結果から、比誘電率の増大、す
なわちダメージの増大と、ヒステリシスの減少とが対応
している。
て、図９（ａ）に示すように、ヒステリシスの変化量が
小さくなり、図９（ｂ）に示すように、比誘電率の変化
量が大きくなった。この結果から、比誘電率の増大、す
なわちダメージの増大と、ヒステリシスの減少とが対応
している。
【００３３】図１０は、低誘電率膜としてポーラスＭＳ
Ｑを用いた場合において、ヒステリシスのガス種依存性
を示す図である。図１１は、絶縁膜としてポーラスＭＳ
Ｑを用いた場合において、ヒステリシス変化量および比
誘電率変化量のガス種依存性を示す図である。詳細に
は、図１０（ａ）はプラズマを照射しない場合、図１０
（ｂ）はＯ２ガスを用いた場合、図１０（ｃ）はＨ２／
Ｎ２ガスを用いた場合、図１０（ｄ）はＮＨ３ガスを用
いた場合のヒステリシスをそれぞれ示す図である。ま
た、プロセスガス以外のプロセス条件は、圧力：５Ｐ
ａ、流量：２５０ｓｃｃｍ、ＩＣＰ：ＯＦＦ、ＲＦ：３
００Ｗ、サセプタ温度：２５℃、照射時間は６０秒とし
た。Ｏ２ガスを用いた場合、すなわちポーラスＭＳＱに
対してＯ２プラズマを照射した場合には、図１０（ｂ）
に示すように、比誘電率ｋが照射前のｋ＝２．５１から
ｋ＝３．５８に増大し、ヒステリシスが減少した。一
方、Ｈ２／Ｎ２ガスを用いた場合、すなわちポーラスＭ
ＳＱに対してＨ２／Ｎ２プラズマを照射した場合には、
図１０（ｃ）に示すように、比誘電率ｋの変化はｋ＝
２．５１からｋ＝３．０５と小さく、ヒステリシスの変
化も小さかった。また、ＮＨ３ガスを用いた場合は、す
なわちＮＨ３プラズマを照射した場合には、図１０
（ｄ）に示すように、比誘電率ｋの変化はｋ＝２．５１
からｋ＝２．８６と特に小さく、ヒステリシスの変化も
特に少なかった。この理由として、酸素ラジカルはポー
ラスＭＳＱ中のメチル基を引き抜くが、窒素ラジカル及
び水素ラジカルはメチル基を引き抜かないためであると
考えられる。このメカニズムについては、後述する。
Ｑを用いた場合において、ヒステリシスのガス種依存性
を示す図である。図１１は、絶縁膜としてポーラスＭＳ
Ｑを用いた場合において、ヒステリシス変化量および比
誘電率変化量のガス種依存性を示す図である。詳細に
は、図１０（ａ）はプラズマを照射しない場合、図１０
（ｂ）はＯ２ガスを用いた場合、図１０（ｃ）はＨ２／
Ｎ２ガスを用いた場合、図１０（ｄ）はＮＨ３ガスを用
いた場合のヒステリシスをそれぞれ示す図である。ま
た、プロセスガス以外のプロセス条件は、圧力：５Ｐ
ａ、流量：２５０ｓｃｃｍ、ＩＣＰ：ＯＦＦ、ＲＦ：３
００Ｗ、サセプタ温度：２５℃、照射時間は６０秒とし
た。Ｏ２ガスを用いた場合、すなわちポーラスＭＳＱに
対してＯ２プラズマを照射した場合には、図１０（ｂ）
に示すように、比誘電率ｋが照射前のｋ＝２．５１から
ｋ＝３．５８に増大し、ヒステリシスが減少した。一
方、Ｈ２／Ｎ２ガスを用いた場合、すなわちポーラスＭ
ＳＱに対してＨ２／Ｎ２プラズマを照射した場合には、
図１０（ｃ）に示すように、比誘電率ｋの変化はｋ＝
２．５１からｋ＝３．０５と小さく、ヒステリシスの変
化も小さかった。また、ＮＨ３ガスを用いた場合は、す
なわちＮＨ３プラズマを照射した場合には、図１０
（ｄ）に示すように、比誘電率ｋの変化はｋ＝２．５１
からｋ＝２．８６と特に小さく、ヒステリシスの変化も
特に少なかった。この理由として、酸素ラジカルはポー
ラスＭＳＱ中のメチル基を引き抜くが、窒素ラジカル及
び水素ラジカルはメチル基を引き抜かないためであると
考えられる。このメカニズムについては、後述する。
【００３４】また、図１１（ａ）および図１１（ｂ）に
示すように、Ｏ２プラズマを照射した場合には、ヒステ
リシスの変化量が小さくなり、比誘電率の変化量が大き
くなった。一方、Ｈ２／Ｎ２プラズマおよびＮＨ３プラ
ズマを照射した場合には、ヒステリシスの変化量が大き
くなり、比誘電率の変化量が大きくなった。この結果か
ら、ポーラスＭＳＱの比誘電率の増大、すなわちダメー
ジの増大と、ヒステリシスの減少とが対応している。
示すように、Ｏ２プラズマを照射した場合には、ヒステ
リシスの変化量が小さくなり、比誘電率の変化量が大き
くなった。一方、Ｈ２／Ｎ２プラズマおよびＮＨ３プラ
ズマを照射した場合には、ヒステリシスの変化量が大き
くなり、比誘電率の変化量が大きくなった。この結果か
ら、ポーラスＭＳＱの比誘電率の増大、すなわちダメー
ジの増大と、ヒステリシスの減少とが対応している。
【００３５】以上より、ポーラスＭＳＱには、成膜直後
にヒステリシスが存在し、膜がダメージを受けて比誘電
率が増大すると、このヒステリシスは小さくなる。よっ
て、ヒステリシスをモニタすることによって、ポーラス
ＭＳＱの比誘電率を類推することができ、ポーラスＭＳ
Ｑの膜質を評価することができる。
にヒステリシスが存在し、膜がダメージを受けて比誘電
率が増大すると、このヒステリシスは小さくなる。よっ
て、ヒステリシスをモニタすることによって、ポーラス
ＭＳＱの比誘電率を類推することができ、ポーラスＭＳ
Ｑの膜質を評価することができる。
【００３６】次に、ＭＳＱ内におけるポーラスの有無
と、ヒステリシスとの関係について説明する。ここで、
ポーラスの無いＭＳＱとして日立化成社製のＨＳＧ−Ｒ
７（比誘電率ｋ＝２．９）を用い、ポーラスを有するポ
ーラスＭＳＱ（ポーラスＭＳＱ）として日立化成社製の
ＨＳＧ−７０００Ｘ（比誘電率ｋ＝２．３）を用いた。
これら２つのＭＳＱは、ポーラスの有無以外は、ほぼ同
一の組成を有する。そして、上述の方法により、これら
２つの膜についてＶｓ（Ｑ１）−Ｖｓｐｖ（Ｑ１）曲線
を作成し、ヒステリシスを測定した。図１２は、その測
定結果、すなわち、ヒステリシスのポーラス有無依存性
を示す図である。詳細には、図１２（ａ）は、低誘電率
膜としてポーラスの無いＭＳＱを用いた場合のヒステリ
シスを示す図であり、図１２（ｂ）は、低誘電率膜とし
てポーラスＭＳＱを用いた場合のヒステリシスを示す図
である。図１２（ａ）に示すように、ポーラスが無いＭ
ＳＱの比誘電率はｋ＝２．９であり、図１２（ｂ）に示
すように、ポーラスＭＳＱの比誘電率はｋ＝２．３であ
った。また、図１２（ａ）および図１２（ｂ）に示すよ
うに、ＭＳＱ内のポーラスの有無に関わらず、ヒステリ
シスが存在することが分かった。そして、そのヒステリ
シスの大きさは、若干ではあるが、ポーラスの無いＭＳ
Ｑの方が大きいことが分かった。従って、ポーラスが無
いＭＳＱを低誘電率膜として用いた場合も、上記ポーラ
スＭＳＱの場合と同様に、ヒステリシスをモニタするこ
とによって、ＭＳＱの比誘電率を類推することができ、
ＭＳＱの膜質を評価することができる。
と、ヒステリシスとの関係について説明する。ここで、
ポーラスの無いＭＳＱとして日立化成社製のＨＳＧ−Ｒ
７（比誘電率ｋ＝２．９）を用い、ポーラスを有するポ
ーラスＭＳＱ（ポーラスＭＳＱ）として日立化成社製の
ＨＳＧ−７０００Ｘ（比誘電率ｋ＝２．３）を用いた。
これら２つのＭＳＱは、ポーラスの有無以外は、ほぼ同
一の組成を有する。そして、上述の方法により、これら
２つの膜についてＶｓ（Ｑ１）−Ｖｓｐｖ（Ｑ１）曲線
を作成し、ヒステリシスを測定した。図１２は、その測
定結果、すなわち、ヒステリシスのポーラス有無依存性
を示す図である。詳細には、図１２（ａ）は、低誘電率
膜としてポーラスの無いＭＳＱを用いた場合のヒステリ
シスを示す図であり、図１２（ｂ）は、低誘電率膜とし
てポーラスＭＳＱを用いた場合のヒステリシスを示す図
である。図１２（ａ）に示すように、ポーラスが無いＭ
ＳＱの比誘電率はｋ＝２．９であり、図１２（ｂ）に示
すように、ポーラスＭＳＱの比誘電率はｋ＝２．３であ
った。また、図１２（ａ）および図１２（ｂ）に示すよ
うに、ＭＳＱ内のポーラスの有無に関わらず、ヒステリ
シスが存在することが分かった。そして、そのヒステリ
シスの大きさは、若干ではあるが、ポーラスの無いＭＳ
Ｑの方が大きいことが分かった。従って、ポーラスが無
いＭＳＱを低誘電率膜として用いた場合も、上記ポーラ
スＭＳＱの場合と同様に、ヒステリシスをモニタするこ
とによって、ＭＳＱの比誘電率を類推することができ、
ＭＳＱの膜質を評価することができる。
【００３７】次に、図１３を参照して、プラズマダメー
ジを受けたＳｉＯ２にヒステリシスが発生するメカニズ
ムについて説明する。図１３は、プラズマダメージを受
けたＳｉＯ２にヒステリシスが発生するメカニズムを説
明するための図である。
ジを受けたＳｉＯ２にヒステリシスが発生するメカニズ
ムについて説明する。図１３は、プラズマダメージを受
けたＳｉＯ２にヒステリシスが発生するメカニズムを説
明するための図である。
【００３８】先ず、図１３（ａ）に示すように、エッチ
ングやアッシング等のプロセスにおけるプラズマ照射に
より、ＳｉＯ２（２）中の表面付近に捕獲順位２１が発
生し、ＳｉＯ２中のＳｉウェハ１との界面付近に界面順
位２２およびこの界面順位２２に固定される酸化膜固定
電荷２２ａが発生する。また、ＳｉＯ２（２）中には、
プラズマダメージの有無に関係無く、可動イオン２４が
存在する。次に、図１３（ｂ）に示すように、コロナ放
電により負電荷２５をＳｉＯ２表面に供給すると、正の
可動イオン２４はＳｉＯ２の表面方向（図中上方）にド
リフトし、捕獲順位２１に捕獲される。これにより、Ｓ
ｉＯ２中のＳｉウェハとの界面近傍の可動イオン２４が
減少するため、Ｓｉウェハ中のＳｉＯ２との界面近傍に
誘起される誘起電荷２３は減少する。そして、図１３
（ｃ）に示すように、ゼノンランプから光（光子）を照
射すると、Ｓｉウェハ中に電子−正孔対が発生し、この
対の正孔２６と、誘起電荷（負電荷）２３とが再結合す
る。ここで、再結合する量は少ない。次に、図１３
（ｄ）に示すように、ＳｉＯ２表面への負電荷（２５）
の供給を停止する。この時、ＳｉＯ２表面付近の捕獲順
位２１に捕獲された可動イオン２４は動かない。これが
ヒステリシスの原因となる。
ングやアッシング等のプロセスにおけるプラズマ照射に
より、ＳｉＯ２（２）中の表面付近に捕獲順位２１が発
生し、ＳｉＯ２中のＳｉウェハ１との界面付近に界面順
位２２およびこの界面順位２２に固定される酸化膜固定
電荷２２ａが発生する。また、ＳｉＯ２（２）中には、
プラズマダメージの有無に関係無く、可動イオン２４が
存在する。次に、図１３（ｂ）に示すように、コロナ放
電により負電荷２５をＳｉＯ２表面に供給すると、正の
可動イオン２４はＳｉＯ２の表面方向（図中上方）にド
リフトし、捕獲順位２１に捕獲される。これにより、Ｓ
ｉＯ２中のＳｉウェハとの界面近傍の可動イオン２４が
減少するため、Ｓｉウェハ中のＳｉＯ２との界面近傍に
誘起される誘起電荷２３は減少する。そして、図１３
（ｃ）に示すように、ゼノンランプから光（光子）を照
射すると、Ｓｉウェハ中に電子−正孔対が発生し、この
対の正孔２６と、誘起電荷（負電荷）２３とが再結合す
る。ここで、再結合する量は少ない。次に、図１３
（ｄ）に示すように、ＳｉＯ２表面への負電荷（２５）
の供給を停止する。この時、ＳｉＯ２表面付近の捕獲順
位２１に捕獲された可動イオン２４は動かない。これが
ヒステリシスの原因となる。
【００３９】次に、図１３（ｅ）に示すように、コロナ
放電により正電荷２７をＳｉＯ２表面に供給すると、Ｓ
ｉＯ２表面付近の捕獲順位２１に捕獲されていた正の可
動イオン２４は、Ｓｉウェハとの界面の方向（図中下
方）にドリフトし、界面順位２２に捕獲される。これに
より、ＳｉＯ２中のＳｉウェハとの界面近傍に多数の正
電荷（２４）が存在することとなり、Ｓｉウェハ中のＳ
ｉＯ２との界面近傍に誘起される誘起電荷２３が増大す
る。次に、図１３（ｆ）に示すように、ゼノンランプか
ら光（光子）を照射すると、Ｓｉウェハ中に電子−正孔
対が発生し、この対の正孔２６と、誘起電荷（負電荷）
２３とが再結合する。ここで、再結合する量は非常に多
くなる。次に、図１３（ｇ）に示すように、ＳｉＯ２表
面への正電荷（２７）の供給を停止する。この時、界面
順位２２に捕獲された可動イオン２４は動かない。これ
が、ヒステリシスの原因となる。以上説明したように、
プラズマダメージとしてＳｉＯ２中に発生した捕獲順位
２１や界面順位２２が、ＳｉＯ２中でヒステリシスが発
生する原因となっている。
放電により正電荷２７をＳｉＯ２表面に供給すると、Ｓ
ｉＯ２表面付近の捕獲順位２１に捕獲されていた正の可
動イオン２４は、Ｓｉウェハとの界面の方向（図中下
方）にドリフトし、界面順位２２に捕獲される。これに
より、ＳｉＯ２中のＳｉウェハとの界面近傍に多数の正
電荷（２４）が存在することとなり、Ｓｉウェハ中のＳ
ｉＯ２との界面近傍に誘起される誘起電荷２３が増大す
る。次に、図１３（ｆ）に示すように、ゼノンランプか
ら光（光子）を照射すると、Ｓｉウェハ中に電子−正孔
対が発生し、この対の正孔２６と、誘起電荷（負電荷）
２３とが再結合する。ここで、再結合する量は非常に多
くなる。次に、図１３（ｇ）に示すように、ＳｉＯ２表
面への正電荷（２７）の供給を停止する。この時、界面
順位２２に捕獲された可動イオン２４は動かない。これ
が、ヒステリシスの原因となる。以上説明したように、
プラズマダメージとしてＳｉＯ２中に発生した捕獲順位
２１や界面順位２２が、ＳｉＯ２中でヒステリシスが発
生する原因となっている。
【００４０】一方、ＳｉＯ２と違って、ＭＳＱやＳｉＬ
Ｋのような低誘電率膜には、ポーラスの有無や、材質の
差異に関わらず、成膜直後（プラズマ照射前）であって
もヒステリシスが存在する。このヒステリシスは、膜が
ダメージを受けると、比誘電率の増大とリンクして減少
する。このメカニズムを、図１４を参照して説明する。
なお、ここでは、低誘電率膜がＭＳＱである場合につい
て説明する。図１４は、ＭＳＱにおけるヒステリシスの
変化について説明するための図、具体的には、酸素ラジ
カルによるメチル基の引き抜きメカニズムを示す図であ
る。このメカニズムは、分子軌道法による計算によって
以下のように示される。先ず、図１４（ａ）に示すよう
に、ＭＳＱに酸素プラズマを照射すると、第１の酸素ラ
ジカル３１がメチル基３２を持ったＭＳＱ分子に近づ
き、その第１の酸素ラジカル３１が第１の酸素原子３３
としてＳｉ−Ｃ間に取り込まれて、Ｓｉ−Ｏ−Ｃ結合を
形成する。ここに、図１４（ｂ）に示すように、第２の
酸素ラジカル３４がＭＳＱ分子に近づくと、この第２の
酸素ラジカル３４も第２の酸素原子３５としてＳｉ−Ｃ
間に取り込まれて、Ｓｉ−Ｏ−Ｏ−Ｃ結合となる（図１
４（ｃ））。この状態において、取り込まれた２つの酸
素原子３３，３５同士は反発し合い、第２の酸素原子３
５とメチル基の水素原子が引き合う。この結果、図１４
（ｄ）に示すように、酸素原子３３，３５間の結合が切
れて、メチル基が自発的に脱離する。その後、図１４
（ｅ）に示すように、水分子３６が吸着する。これによ
り、ＭＳＱの比誘電率が増大する。このように、ダメー
ジの無いＭＳＱには、メチル基が多数存在していたが、
酸素プラズマが照射されることによりダメージを受ける
と、ＭＳＱ内のメチル基が減少する。実験結果は、この
メチル基が減少すると、ＭＳＱの比誘電率が増大し、ヒ
ステリシスが減少する傾向にあることを示している。
Ｋのような低誘電率膜には、ポーラスの有無や、材質の
差異に関わらず、成膜直後（プラズマ照射前）であって
もヒステリシスが存在する。このヒステリシスは、膜が
ダメージを受けると、比誘電率の増大とリンクして減少
する。このメカニズムを、図１４を参照して説明する。
なお、ここでは、低誘電率膜がＭＳＱである場合につい
て説明する。図１４は、ＭＳＱにおけるヒステリシスの
変化について説明するための図、具体的には、酸素ラジ
カルによるメチル基の引き抜きメカニズムを示す図であ
る。このメカニズムは、分子軌道法による計算によって
以下のように示される。先ず、図１４（ａ）に示すよう
に、ＭＳＱに酸素プラズマを照射すると、第１の酸素ラ
ジカル３１がメチル基３２を持ったＭＳＱ分子に近づ
き、その第１の酸素ラジカル３１が第１の酸素原子３３
としてＳｉ−Ｃ間に取り込まれて、Ｓｉ−Ｏ−Ｃ結合を
形成する。ここに、図１４（ｂ）に示すように、第２の
酸素ラジカル３４がＭＳＱ分子に近づくと、この第２の
酸素ラジカル３４も第２の酸素原子３５としてＳｉ−Ｃ
間に取り込まれて、Ｓｉ−Ｏ−Ｏ−Ｃ結合となる（図１
４（ｃ））。この状態において、取り込まれた２つの酸
素原子３３，３５同士は反発し合い、第２の酸素原子３
５とメチル基の水素原子が引き合う。この結果、図１４
（ｄ）に示すように、酸素原子３３，３５間の結合が切
れて、メチル基が自発的に脱離する。その後、図１４
（ｅ）に示すように、水分子３６が吸着する。これによ
り、ＭＳＱの比誘電率が増大する。このように、ダメー
ジの無いＭＳＱには、メチル基が多数存在していたが、
酸素プラズマが照射されることによりダメージを受ける
と、ＭＳＱ内のメチル基が減少する。実験結果は、この
メチル基が減少すると、ＭＳＱの比誘電率が増大し、ヒ
ステリシスが減少する傾向にあることを示している。
【００４１】また、ヒステリシス減少のメカニズムにつ
いて、図１５を参照して説明する。図１５は、ＭＳＱに
おけるヒステリシス発生のメカニズムについて説明する
ための図である。
いて、図１５を参照して説明する。図１５は、ＭＳＱに
おけるヒステリシス発生のメカニズムについて説明する
ための図である。
【００４２】図１５（ａ）に示すように、ＭＳＱの分子
中のある同一のＳｉ原子に、メチル基（−ＣＨ３）と水
酸基（−ＯＨ）とが結合していると仮定する。メチル基
全体は正（＋）に分極しやすく、水酸基全体は負（−）
に分極しやすい。従って、メチル基および水酸基は、そ
れぞれ正および負に分極し、これら全体が双極子として
機能する。そして、コロナ放電により表面に電荷が供給
され、すなわち電場が印加され、ＭＳＱ分子中に電界が
生じると、図１５（ｂ）に示すように、この電界の向き
に双極子が回転する。その後、電場をＯＦＦして電界が
なくなっても、図１５（ｃ）に示すように、この双極子
の向きが変わらなければ、これがヒステリシス発生の原
因となる。
中のある同一のＳｉ原子に、メチル基（−ＣＨ３）と水
酸基（−ＯＨ）とが結合していると仮定する。メチル基
全体は正（＋）に分極しやすく、水酸基全体は負（−）
に分極しやすい。従って、メチル基および水酸基は、そ
れぞれ正および負に分極し、これら全体が双極子として
機能する。そして、コロナ放電により表面に電荷が供給
され、すなわち電場が印加され、ＭＳＱ分子中に電界が
生じると、図１５（ｂ）に示すように、この電界の向き
に双極子が回転する。その後、電場をＯＦＦして電界が
なくなっても、図１５（ｃ）に示すように、この双極子
の向きが変わらなければ、これがヒステリシス発生の原
因となる。
【００４３】次に、本実施の形態１による低誘電率膜の
膜質評価方法を用いた半導体装置の製造方法、詳細に
は、上述した内容を利用した低誘電率膜の比誘電率の非
接触インラインモニタについて説明する。図１６は、本
実施の形態１において、低誘電率膜の比誘電率の非接触
インラインモニタを説明するための図であり、図１７
は、製品ウェハ上に形成された測定用パッドを示す図で
ある。先ず、図１６に示すように、製品ウェハ４１のヒ
ステリシスの初期値を測定する。ここで、図１７に示す
ように、製品ウェハ４１の所定の製品ショット４２に、
５０μｍ×５０μｍ程度の大きさのヒステリシス測定用
の測定パッド（ポーラスＬｏｗ−ｋ ＰＡＤ）４３を設
けておく。なお、ヒステリシスの測定には、例えばKLA-
Tencor社製のQuantoxを用いる。次に、エッチングを行
った後、上記測定パッド４３のヒステリシスを測定す
る。さらに、以後に行われるアッシングおよび洗浄のプ
ロセス終了後に、それぞれ上記測定パッド４３のヒステ
リシスを測定する。上述したように、ヒステリシスの測
定には、水銀プローブを用いない。従って、製品ウェハ
４１を汚染することなく、製品ウェハ４１上に形成され
た低誘電率膜の膜質を評価することができる。さらに、
エッチング、アッシング、洗浄等のプロセスごとに、低
誘電率膜の膜質を評価することができる。これにより、
どのプロセスで低誘電率膜がダメージを受けたのかを特
定することができるため、的確なダメージ低減対策を施
すことが可能となる。
膜質評価方法を用いた半導体装置の製造方法、詳細に
は、上述した内容を利用した低誘電率膜の比誘電率の非
接触インラインモニタについて説明する。図１６は、本
実施の形態１において、低誘電率膜の比誘電率の非接触
インラインモニタを説明するための図であり、図１７
は、製品ウェハ上に形成された測定用パッドを示す図で
ある。先ず、図１６に示すように、製品ウェハ４１のヒ
ステリシスの初期値を測定する。ここで、図１７に示す
ように、製品ウェハ４１の所定の製品ショット４２に、
５０μｍ×５０μｍ程度の大きさのヒステリシス測定用
の測定パッド（ポーラスＬｏｗ−ｋ ＰＡＤ）４３を設
けておく。なお、ヒステリシスの測定には、例えばKLA-
Tencor社製のQuantoxを用いる。次に、エッチングを行
った後、上記測定パッド４３のヒステリシスを測定す
る。さらに、以後に行われるアッシングおよび洗浄のプ
ロセス終了後に、それぞれ上記測定パッド４３のヒステ
リシスを測定する。上述したように、ヒステリシスの測
定には、水銀プローブを用いない。従って、製品ウェハ
４１を汚染することなく、製品ウェハ４１上に形成され
た低誘電率膜の膜質を評価することができる。さらに、
エッチング、アッシング、洗浄等のプロセスごとに、低
誘電率膜の膜質を評価することができる。これにより、
どのプロセスで低誘電率膜がダメージを受けたのかを特
定することができるため、的確なダメージ低減対策を施
すことが可能となる。
【００４４】以上説明したように、本実施の形態１で
は、コロナ放電３により正又は負の電荷を低誘電率膜２
の表面に照射しながら該表面の電圧Ｖｓを測定し、更に
ゼノンランプ５により発生する光子を該表面に照射する
ことによって低誘電率膜２近傍の下地導電膜１の電位変
化に起因する表面光電圧Ｖｓｐｖを測定した。この時、
コロナ放電３による電圧の印加方法が、正の電圧から負
の電圧を連続して印加した後に負の電圧から正の電圧を
連続して印加するか、または、負の電圧から正の電圧を
連続して印加した後に正の電圧から負の電圧を連続して
印加することにより、２本の表面電圧Ｖｓ−表面光電圧
（下地電位変化）Ｖｓｐｖ曲線を作成して、この２本の
曲線の差を低誘電率膜２中の残留電荷として求めた。そ
して、この残留電荷量（または２本の表面電圧Ｖｓ−表
面光電圧Ｖｓｐｖ曲線）をモニタすることにより、デバ
イスを作りこむ製品ウェハを汚染することなく、かつ個
々のプロセスごとに低誘電率膜２の比誘電率の変化を類
推することができ、低誘電率膜２の膜質を評価すること
ができる。
は、コロナ放電３により正又は負の電荷を低誘電率膜２
の表面に照射しながら該表面の電圧Ｖｓを測定し、更に
ゼノンランプ５により発生する光子を該表面に照射する
ことによって低誘電率膜２近傍の下地導電膜１の電位変
化に起因する表面光電圧Ｖｓｐｖを測定した。この時、
コロナ放電３による電圧の印加方法が、正の電圧から負
の電圧を連続して印加した後に負の電圧から正の電圧を
連続して印加するか、または、負の電圧から正の電圧を
連続して印加した後に正の電圧から負の電圧を連続して
印加することにより、２本の表面電圧Ｖｓ−表面光電圧
（下地電位変化）Ｖｓｐｖ曲線を作成して、この２本の
曲線の差を低誘電率膜２中の残留電荷として求めた。そ
して、この残留電荷量（または２本の表面電圧Ｖｓ−表
面光電圧Ｖｓｐｖ曲線）をモニタすることにより、デバ
イスを作りこむ製品ウェハを汚染することなく、かつ個
々のプロセスごとに低誘電率膜２の比誘電率の変化を類
推することができ、低誘電率膜２の膜質を評価すること
ができる。
【００４５】なお、本実施の形態１では、コロナ放電に
より正又は負の電圧を供給したが、その他の方法で電圧
供給を行ってもよい。また、下地導電層は、本実施の形
態１のようなシリコンウェハに限らず、低誘電率膜の下
層に形成された任意の導電層である。また、低誘電率膜
表面に光子を照射できるものであれば、ゼノンランプに
限られず、他の手段を用いてもよい。
より正又は負の電圧を供給したが、その他の方法で電圧
供給を行ってもよい。また、下地導電層は、本実施の形
態１のようなシリコンウェハに限らず、低誘電率膜の下
層に形成された任意の導電層である。また、低誘電率膜
表面に光子を照射できるものであれば、ゼノンランプに
限られず、他の手段を用いてもよい。
【００４６】
【発明の効果】本発明によれば、製品ウェハを汚染する
ことなく、且つ、個々のプロセスごとに低誘電率膜の比
誘電率を評価することができる。
ことなく、且つ、個々のプロセスごとに低誘電率膜の比
誘電率を評価することができる。
【図１】 本実施の形態１による膜質評価方法におい
て、表面電圧（Ｖｓ）および表面光電圧（Ｖｓｐｖ）の
測定方法を説明するための概念図である。
て、表面電圧（Ｖｓ）および表面光電圧（Ｖｓｐｖ）の
測定方法を説明するための概念図である。
【図２】 本実施の形態１において、低誘電率膜にプラ
ズマを照射する半導体製造装置を説明するための断面図
である。
ズマを照射する半導体製造装置を説明するための断面図
である。
【図３】 本実施の形態１による膜質評価方法におい
て、表面電圧Ｖｓ（Ｑ１）−表面光電圧Ｖｓｐｖ（Ｑ
１）曲線の作成方法を説明するための図である。
て、表面電圧Ｖｓ（Ｑ１）−表面光電圧Ｖｓｐｖ（Ｑ
１）曲線の作成方法を説明するための図である。
【図４】 低誘電率膜としてＳｉＯ２を用いた場合の、
ヒステリシスを示す図である。
ヒステリシスを示す図である。
【図５】 本実施の形態１において、低誘電率膜として
ポーラスＭＳＱを用いた場合の、ヒステリシスを示す図
である。
ポーラスＭＳＱを用いた場合の、ヒステリシスを示す図
である。
【図６】 低誘電率膜としてポーラスＭＳＱを用いた場
合において、ヒステリシスのＯ２圧力依存性を示す図で
ある。
合において、ヒステリシスのＯ２圧力依存性を示す図で
ある。
【図７】 低誘電率膜としてポーラスＭＳＱを用いた場
合において、ヒステリシス変化量および比誘電率変化量
のＯ２圧力依存性を示す図である。
合において、ヒステリシス変化量および比誘電率変化量
のＯ２圧力依存性を示す図である。
【図８】 低誘電率膜としてポーラスＭＳＱを用いた場
合において、ヒステリシスのプラズマ照射時間依存性を
示す図である。
合において、ヒステリシスのプラズマ照射時間依存性を
示す図である。
【図９】 絶縁膜としてポーラスＭＳＱを用いた場合に
おいて、ヒステリシス変化量および比誘電率変化量のプ
ラズマ照射時間依存性を示す図である。
おいて、ヒステリシス変化量および比誘電率変化量のプ
ラズマ照射時間依存性を示す図である。
【図１０】 低誘電率膜としてポーラスＭＳＱを用いた
場合において、ヒステリシスのガス種依存性を示す図で
ある。
場合において、ヒステリシスのガス種依存性を示す図で
ある。
【図１１】 絶縁膜としてポーラスＭＳＱを用いた場合
において、ヒステリシス変化量および比誘電率変化量の
ガス種依存性を示す図である。
において、ヒステリシス変化量および比誘電率変化量の
ガス種依存性を示す図である。
【図１２】 ヒステリシスのポーラス有無依存性を示す
図である。
図である。
【図１３】 プラズマダメージを受けたＳｉＯ２におけ
るヒステリシス発生のメカニズムについて説明するため
の図である。
るヒステリシス発生のメカニズムについて説明するため
の図である。
【図１４】 ＭＳＱにおける酸素ラジカルによるメチル
基の引き抜きメカニズムを示す図である。
基の引き抜きメカニズムを示す図である。
【図１５】 ＭＳＱにおけるヒステリシス発生のメカニ
ズムについて説明するための図である。
ズムについて説明するための図である。
【図１６】 低誘電率膜の比誘電率の非接触インライン
モニタを説明するための図である。
モニタを説明するための図である。
【図１７】 製品ウェハ上に形成された測定用パッドを
示す図である。
示す図である。
１ 下地導電層（シリコンウェハ）
２ 低誘電率膜
３ コロナ放電
４ ケルビンプローブ
５ ゼノンランプ
１１ サンプル
１２ サセプタ
１３ 高周波電源
１４ 上部石英板
１５ コイル
１７ ＡＰＣ
１８ ターボ分子ポンプ
１９ ＩＣＰプラズマ
２１ 捕獲順位
２２ 界面順位
２２ａ 酸化膜固定電荷
２３ 誘起電荷
２４ 可動イオン
２５ 負電荷
２６ 正孔
２７ 正電荷
３１ 第１の酸素ラジカル
３２ メチル基
３３ 第１の酸素原子
３４ 第２の酸素ラジカル
３５ 第２の酸素原子
３６ 水分子
４１ 製品ウェハ
４２ 製品ショット
４３ 測定パッド
Claims (7)
- 【請求項１】 低誘電率膜の膜質を評価する方法であっ
て、 前記低誘電率膜に、外部から電圧を印加する電圧印加工
程と、 前記電圧印加工程によって生じる前記低誘電率膜中の残
留電荷を測定する測定工程と、 を含むことを特徴とする低誘電率膜の膜質評価方法。 - 【請求項２】 請求項１に記載の膜質評価方法におい
て、 前記低誘電率膜は導電層上に形成され、 前記測定工程は、 前記低誘電率膜の表面電圧を測定する第１測定工程と、 光子を前記低誘電率膜の表面に照射するとともに、前記
導電層の前記低誘電率膜との界面近傍における電位変化
を測定する第２測定工程と、 前記第１測定工程で測定された前記表面電圧と、前記第
２測定工程で測定された前記電位変化とから、前記残留
電荷を求める工程と、 を含むことを特徴とする低誘電率膜の膜質評価方法。 - 【請求項３】 請求項１又は２に記載の膜質評価方法に
おいて、 前記電圧印加工程は、正の電圧から負の電圧を連続して
印加した後負の電圧から正の電圧を連続して印加する
か、又は負の電圧から正の電圧を連続して印加した後正
の電圧から負の電圧を連続して印加することを特徴とす
る低誘電率膜の膜質評価方法。 - 【請求項４】 請求項１から３の何れかに記載の膜質評
価方法において、 前記低誘電率膜は、比誘電率が４以下である絶縁膜であ
ることを特徴とする低誘電率膜の膜質評価方法。 - 【請求項５】 請求項１から４の何れかに記載の膜質評
価方法において、 前記低誘電率膜は、空孔を内部に複数有する絶縁膜であ
ることを特徴とする低誘電率膜の膜質評価方法。 - 【請求項６】 請求項５に記載の膜質評価方法におい
て、 前記空孔の直径が１Å〜１０００Åであり、前記絶縁膜
中の空孔密度が２０％〜７０％であることを特徴とする
低誘電率膜の膜質評価方法。 - 【請求項７】 導電層上に低誘電率膜を形成する工程
と、 前記低誘電率膜に対してプラズマ処理又は洗浄処理を行
う工程と、 前記プラズマ処理又は洗浄処理を終了した後、請求項１
から６の何れかに記載の膜質評価方法を用いて、前記低
誘電率膜の膜質を評価する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002150449A JP2003347381A (ja) | 2002-05-24 | 2002-05-24 | 低誘電率膜の膜質評価方法、および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002150449A JP2003347381A (ja) | 2002-05-24 | 2002-05-24 | 低誘電率膜の膜質評価方法、および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003347381A true JP2003347381A (ja) | 2003-12-05 |
Family
ID=29768304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002150449A Pending JP2003347381A (ja) | 2002-05-24 | 2002-05-24 | 低誘電率膜の膜質評価方法、および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003347381A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011074590A1 (en) * | 2009-12-17 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, measurement apparatus, and measurement method of relative permittivity |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54130882A (en) * | 1978-04-03 | 1979-10-11 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of inspecting semiconductor surface |
| JPS6469024A (en) * | 1987-08-26 | 1989-03-15 | Ibm | Non-contact test method of semiconductor wafer |
-
2002
- 2002-05-24 JP JP2002150449A patent/JP2003347381A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54130882A (en) * | 1978-04-03 | 1979-10-11 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of inspecting semiconductor surface |
| JPS6469024A (en) * | 1987-08-26 | 1989-03-15 | Ibm | Non-contact test method of semiconductor wafer |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011074590A1 (en) * | 2009-12-17 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, measurement apparatus, and measurement method of relative permittivity |
| US8853683B2 (en) | 2009-12-17 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, measurement apparatus, and measurement method of relative permittivity |
| US9530893B2 (en) | 2009-12-17 | 2016-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, measurement apparatus, and measurement method of relative permittivity |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Eriguchi et al. | Quantitative and comparative characterizations of plasma process-induced damage in advanced metal-oxide-semiconductor devices | |
| Baklanov et al. | Plasma processing of low-k dielectrics | |
| TWI610364B (zh) | 圖案化低ｋ介電膜的方法 | |
| KR101032831B1 (ko) | 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스 | |
| KR101299661B1 (ko) | 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법 | |
| KR102083680B1 (ko) | 유기 하드마스크들을 에칭하는 방법 | |
| US20060102197A1 (en) | Post-etch treatment to remove residues | |
| KR20140016900A (ko) | 질화규소막에 피처를 에칭하는 방법 | |
| JP4312630B2 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| JP2008544484A (ja) | プリメタルおよび／またはシャロートレンチアイソレーションに用いられるスピン−オン誘電体材料のための紫外線硬化処理方法 | |
| TW200945494A (en) | Manufacturing method of semiconductor device | |
| KR20080034001A (ko) | 로우-ｋ 에칭 이후의 무손상 애싱 프로세스 및 시스템 | |
| US11404245B2 (en) | DC bias in plasma process | |
| JP4548280B2 (ja) | 半導体装置の製造方法 | |
| JP4911936B2 (ja) | プラズマアッシング方法 | |
| JP2009032708A (ja) | 半導体デバイスの製造方法 | |
| KR100870997B1 (ko) | 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체 | |
| CN100474524C (zh) | 等离子体蚀刻方法及计算机可读取的存储介质 | |
| JP5161461B2 (ja) | プラズマ処理システムにおける選択性の制御方法 | |
| US20070093069A1 (en) | Purge process after dry etching | |
| JP2006140423A (ja) | フォーカスリング、プラズマエッチング装置及びプラズマエッチング方法。 | |
| JP2004063521A (ja) | 半導体装置の製造方法 | |
| US20230170251A1 (en) | Method for producing an individualisation zone of an integrated circuit | |
| Jang et al. | Plasma induced damage reduction of ultra low-k dielectric by using source pulsed plasma etching for next BEOL interconnect manufacturing | |
| JP2003347381A (ja) | 低誘電率膜の膜質評価方法、および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060627 |