JP6138311B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6138311B2 JP6138311B2 JP2016078583A JP2016078583A JP6138311B2 JP 6138311 B2 JP6138311 B2 JP 6138311B2 JP 2016078583 A JP2016078583 A JP 2016078583A JP 2016078583 A JP2016078583 A JP 2016078583A JP 6138311 B2 JP6138311 B2 JP 6138311B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- oxide semiconductor
- film
- semiconductor film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6728—Vertical TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/211—Gated diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6733—Multi-gate TFTs
- H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、酸化物半導体を用いた非線形素子とこれを有する表示装置などの半導体装置
に関する。更には、これらを有する電子機器に関する。
に関する。更には、これらを有する電子機器に関する。
半導体デバイスの中でダイオードには耐圧が高いこと、逆方向飽和電流が低いことなど
が要求されている。このような要求を満たすために、炭化シリコン（ＳｉＣ）を用いたダ
イオードが検討されている。すなわち、半導体材料としての炭化シリコンは、禁制帯幅が
３ｅＶ以上であり高温での電気伝導度の制御性に優れ、シリコンより絶縁破壊しにくいた
め、逆方向飽和電流が低く耐圧が高いダイオードへの適用が検討されている。例えば、逆
方向のもれ電流を低減した、炭化シリコンを用いたショットキーバリアダイオードが知ら
れている（特許文献１参照）。
が要求されている。このような要求を満たすために、炭化シリコン（ＳｉＣ）を用いたダ
イオードが検討されている。すなわち、半導体材料としての炭化シリコンは、禁制帯幅が
３ｅＶ以上であり高温での電気伝導度の制御性に優れ、シリコンより絶縁破壊しにくいた
め、逆方向飽和電流が低く耐圧が高いダイオードへの適用が検討されている。例えば、逆
方向のもれ電流を低減した、炭化シリコンを用いたショットキーバリアダイオードが知ら
れている（特許文献１参照）。
しかし、炭化シリコンは良質な結晶を得ることが困難であり、デバイスを作製するとき
のプロセス温度が高いといった問題を有している。例えば、炭化シリコンに不純物領域を
形成するにはイオン注入法が用いられるが、ドーパントの活性化やイオン注入により誘起
された結晶欠陥の回復には１５００℃以上の熱処理が必要となる。
のプロセス温度が高いといった問題を有している。例えば、炭化シリコンに不純物領域を
形成するにはイオン注入法が用いられるが、ドーパントの活性化やイオン注入により誘起
された結晶欠陥の回復には１５００℃以上の熱処理が必要となる。
また、炭素が成分として含まれていることにより、熱酸化により良質な絶縁膜を作製す
ることができないという問題がある。さらに、炭化シリコンは化学的にも極めて安定であ
るため、通常のウエットエッチングが困難であるという問題を抱えている。
ることができないという問題がある。さらに、炭化シリコンは化学的にも極めて安定であ
るため、通常のウエットエッチングが困難であるという問題を抱えている。
このように、炭化シリコンを用いる非線形素子（例えば、ダイオード）は、高耐圧、低
逆方向飽和電流を実現することが期待されているが、実際にこれを製造するには、非常に
多くの問題が内在しており、実現は困難を極めている。
逆方向飽和電流を実現することが期待されているが、実際にこれを製造するには、非常に
多くの問題が内在しており、実現は困難を極めている。
そこで本発明の一態様は、逆方向飽和電流の低い非線形素子を提供することを目的とす
る。また、逆方向飽和電流の低い非線形素子を低いプロセス温度（例えば、８００℃以下
）で製造することを目的とする。
る。また、逆方向飽和電流の低い非線形素子を低いプロセス温度（例えば、８００℃以下
）で製造することを目的とする。
本発明の一態様は、低いプロセス温度で作製可能な、オン電流が大きく、オフ電流が小
さい電界効果トランジスタ（例えば薄膜トランジスタ）によって構成される、微細化が可
能な非線形素子（例えば、ダイオード）を提供する。基板上に設けられた第１の電極と、
第１の電極上に接して設けられ、高純度化された酸化物半導体膜と、酸化物半導体膜上に
接して設けられた第２の電極と、第１の電極、酸化物半導体膜、及び第２の電極を覆うゲ
ート絶縁膜と、ゲート絶縁膜に接して設けられ、第１の電極、酸化物半導体膜、及び前記
第２の電極を介して対向し、または前記第２の電極を囲う第３の電極と、を有し、第３の
電極は、前記第１の電極または前記第２の電極と接続され、前記第１の電極と第２の電極
の間に電流が流れることを特徴とする。
さい電界効果トランジスタ（例えば薄膜トランジスタ）によって構成される、微細化が可
能な非線形素子（例えば、ダイオード）を提供する。基板上に設けられた第１の電極と、
第１の電極上に接して設けられ、高純度化された酸化物半導体膜と、酸化物半導体膜上に
接して設けられた第２の電極と、第１の電極、酸化物半導体膜、及び第２の電極を覆うゲ
ート絶縁膜と、ゲート絶縁膜に接して設けられ、第１の電極、酸化物半導体膜、及び前記
第２の電極を介して対向し、または前記第２の電極を囲う第３の電極と、を有し、第３の
電極は、前記第１の電極または前記第２の電極と接続され、前記第１の電極と第２の電極
の間に電流が流れることを特徴とする。
微細化が可能でオン電流が大きく、オフ電流が小さい電界効果トランジスタ（例えば薄
膜トランジスタ）によって、逆方向電流が非常に小さいダイオードを得ることができる。
従って、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することがで
きる。
膜トランジスタ）によって、逆方向電流が非常に小さいダイオードを得ることができる。
従って、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することがで
きる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の
構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で
共通して用い、その繰り返しの説明は省略する。
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の
構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で
共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるた
めに付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を
「第２の」または「第３の」などと適宜置き換えて説明することができる。
めに付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を
「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場
の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
（実施の形態１）
本実施の形態では、本発明の一態様であるダイオードの構造の一例について、図１を用
いて説明する。本実施の形態にて説明するダイオードは、電界効果トランジスタ、例えば
薄膜トランジスタのソースまたはドレインにゲートが接続されたものである。
本実施の形態では、本発明の一態様であるダイオードの構造の一例について、図１を用
いて説明する。本実施の形態にて説明するダイオードは、電界効果トランジスタ、例えば
薄膜トランジスタのソースまたはドレインにゲートが接続されたものである。
図１に示すダイオードでは、配線１２５が第３の電極１１３および第３の電極１１５と
接続され、更には第２の電極１０９と接続され、第２の電極１０９は酸化物半導体膜１０
７を介して第１の電極１０５に接続されている。第１の電極１０５は配線１３１に接続さ
れている。
接続され、更には第２の電極１０９と接続され、第２の電極１０９は酸化物半導体膜１０
７を介して第１の電極１０５に接続されている。第１の電極１０５は配線１３１に接続さ
れている。
図１（Ａ）はダイオード接続された薄膜トランジスタ１３３の上面図であり、図１（Ｂ
）は図１（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
）は図１（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
図１（Ｂ）に示すように、基板１０１上に形成された絶縁膜１０３上に、第１の電極１
０５、酸化物半導体膜１０７、及び第２の電極１０９が積層される。また、第１の電極１
０５、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１
が設けられている。ゲート絶縁膜１１１上には、第３の電極１１３及び第３の電極１１５
が設けられている。ゲート絶縁膜１１１及び第３の電極１１３及び第３の電極１１５上に
は層間絶縁膜として機能する絶縁膜１１７が設けられている。ゲート絶縁膜１１１及び絶
縁膜１１７上には、開口部が形成されており、開口部において第１の電極１０５と接続す
る配線１３１（図１（Ａ）参照）、第２の電極１０９および第３の電極１１３及び第３の
電極１１５と接続する配線１２５が形成される。第１の電極１０５は、薄膜トランジスタ
のソース電極またはドレイン電極の一方として機能する。第２の電極１０９は、薄膜トラ
ンジスタのソース電極またはドレイン電極の他方として機能する。第３の電極１１３及び
第３の電極１１５は、薄膜トランジスタのゲート電極として機能する。
０５、酸化物半導体膜１０７、及び第２の電極１０９が積層される。また、第１の電極１
０５、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１
が設けられている。ゲート絶縁膜１１１上には、第３の電極１１３及び第３の電極１１５
が設けられている。ゲート絶縁膜１１１及び第３の電極１１３及び第３の電極１１５上に
は層間絶縁膜として機能する絶縁膜１１７が設けられている。ゲート絶縁膜１１１及び絶
縁膜１１７上には、開口部が形成されており、開口部において第１の電極１０５と接続す
る配線１３１（図１（Ａ）参照）、第２の電極１０９および第３の電極１１３及び第３の
電極１１５と接続する配線１２５が形成される。第１の電極１０５は、薄膜トランジスタ
のソース電極またはドレイン電極の一方として機能する。第２の電極１０９は、薄膜トラ
ンジスタのソース電極またはドレイン電極の他方として機能する。第３の電極１１３及び
第３の電極１１５は、薄膜トランジスタのゲート電極として機能する。
本実施の形態の薄膜トランジスタは、縦型薄膜トランジスタであり、ゲート電極として
機能する第３の電極１１３と、第３の電極１１５とは分離しており、且つ第１の電極１０
５、酸化物半導体膜１０７、及び第２の電極１０９を介して対向していることを特徴とす
る。
機能する第３の電極１１３と、第３の電極１１５とは分離しており、且つ第１の電極１０
５、酸化物半導体膜１０７、及び第２の電極１０９を介して対向していることを特徴とす
る。
なお、薄膜トランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有してお
り、ドレイン領域とチャネル形成領域とソース領域とを介して電流を流すことができる。
ここで、ソースとドレインとは、薄膜トランジスタの構造や動作条件などによって変わる
ため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソ
ース及びドレインとして機能する領域を、ソースもしくはドレインとよばない場合がある
。その場合、一例としては、それぞれを第１の端子、第２の端子と表記する場合がある。
あるいは、それぞれを第１の電極、第２の電極と表記する場合がある。あるいは、第１の
領域、第２の領域と表記する場合がある。
端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有してお
り、ドレイン領域とチャネル形成領域とソース領域とを介して電流を流すことができる。
ここで、ソースとドレインとは、薄膜トランジスタの構造や動作条件などによって変わる
ため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソ
ース及びドレインとして機能する領域を、ソースもしくはドレインとよばない場合がある
。その場合、一例としては、それぞれを第１の端子、第２の端子と表記する場合がある。
あるいは、それぞれを第１の電極、第２の電極と表記する場合がある。あるいは、第１の
領域、第２の領域と表記する場合がある。
基板１０１は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが
必要となる。基板１０１としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラ
スなどのガラス基板を用いることができる。
必要となる。基板１０１としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラ
スなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以
上のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、
アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられてい
る。なお、一般に、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで
、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス
基板を用いることが好ましい。
上のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、
アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられてい
る。なお、一般に、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで
、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス
基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの
絶縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。
絶縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。
絶縁膜１０３は、酸化シリコン、酸化窒化シリコンなど酸化物絶縁膜、または窒化シリ
コン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウムなどの
窒化物絶縁膜で形成する。また、絶縁膜１０３は積層構造でもよく、例えば、基板１０１
側から上記した窒化物絶縁膜のいずれか一つ以上と、上記した酸化物絶縁膜のいずれか一
つ以上との積層構造とすることができる。
コン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウムなどの
窒化物絶縁膜で形成する。また、絶縁膜１０３は積層構造でもよく、例えば、基板１０１
側から上記した窒化物絶縁膜のいずれか一つ以上と、上記した酸化物絶縁膜のいずれか一
つ以上との積層構造とすることができる。
第１の電極１０５及び第２の電極１０９は、アルミニウム、クロム、銅、タンタル、チ
タン、モリブデン、タングステン、イットリウムから選ばれた元素、または上述した元素
を成分とする合金、上述した元素を組み合わせた合金などで形成する。また、マンガン、
マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択さ
れた材料を用いることができる。また、第１の電極１０５は、単層構造、または二層以上
の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単層構造、ア
ルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する
二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上
にチタン膜を形成する三層構造などが挙げられる。また、アルミニウムに、チタン、タン
タル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を
単数、または複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
タン、モリブデン、タングステン、イットリウムから選ばれた元素、または上述した元素
を成分とする合金、上述した元素を組み合わせた合金などで形成する。また、マンガン、
マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択さ
れた材料を用いることができる。また、第１の電極１０５は、単層構造、または二層以上
の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単層構造、ア
ルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する
二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上
にチタン膜を形成する三層構造などが挙げられる。また、アルミニウムに、チタン、タン
タル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を
単数、または複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
なお、酸化物半導体膜１０７は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数で
ない）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ
およびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａと
Ｎｉ、またはＧａとＦｅなどが挙げられる。また、上記の酸化物半導体膜において、Ｍと
して含まれる金属元素の他に、不純物元素としてその他の遷移金属元素、または該遷移金
属の酸化物が含まれていてもよい。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数で
ない。）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半
導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系
膜とも呼ぶこととする。
ない）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ
およびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａと
Ｎｉ、またはＧａとＦｅなどが挙げられる。また、上記の酸化物半導体膜において、Ｍと
して含まれる金属元素の他に、不純物元素としてその他の遷移金属元素、または該遷移金
属の酸化物が含まれていてもよい。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数で
ない。）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半
導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系
膜とも呼ぶこととする。
酸化物半導体膜１０７は、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ系膜の他に、Ｉｎ−Ｓｎ−Ｚ
ｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系
、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、
Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いてもよい。また、上記酸化
物半導体膜にＳｉを含んでもよい。
ｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系
、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、
Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いてもよい。また、上記酸化
物半導体膜にＳｉを含んでもよい。
本実施の形態で用いる酸化物半導体膜１０７は、酸化物半導体膜に含まれる水素が５×
１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、よ
り好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下であり、酸化物半導体膜に含まれる水
素が除去されている。即ち、酸化物半導体膜の主成分以外の不純物が極力含まれないよう
に高純度化されている。また、酸化物半導体膜１０７のキャリア濃度が５×１０１４ａｔ
ｏｍｓ／ｃｍ３以下、好ましくは１×１０１４ａｔｏｍｓ／ｃｍ３以下、好ましくは５×
１０１２ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１２ａｔｏｍｓ／ｃｍ３以下であ
る。即ち、酸化物半導体膜のキャリア濃度は、ゼロに近い。また、エネルギーギャップは
２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。なお、酸化
物半導体膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ
Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。また、キャリア密度は
、ホール効果測定により測定することができる。
１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、よ
り好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下であり、酸化物半導体膜に含まれる水
素が除去されている。即ち、酸化物半導体膜の主成分以外の不純物が極力含まれないよう
に高純度化されている。また、酸化物半導体膜１０７のキャリア濃度が５×１０１４ａｔ
ｏｍｓ／ｃｍ３以下、好ましくは１×１０１４ａｔｏｍｓ／ｃｍ３以下、好ましくは５×
１０１２ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１２ａｔｏｍｓ／ｃｍ３以下であ
る。即ち、酸化物半導体膜のキャリア濃度は、ゼロに近い。また、エネルギーギャップは
２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。なお、酸化
物半導体膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ
Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。また、キャリア密度は
、ホール効果測定により測定することができる。
酸化物半導体膜１０７の厚さは、３０ｎｍ以上３０００ｎｍ以下とするとよい。酸化物
半導体膜１０７の厚さを薄くすることで、薄膜トランジスタのチャネル長を小さくするこ
とが可能であり、オン電流及び電界効果移動度の高い薄膜トランジスタを作製することが
できる。一方、酸化物半導体膜１０７の厚さを厚くすることで、代表的には１００ｎｍ以
上３０００ｎｍ以下とすることで、大電力用の半導体装置を作製することができる。
半導体膜１０７の厚さを薄くすることで、薄膜トランジスタのチャネル長を小さくするこ
とが可能であり、オン電流及び電界効果移動度の高い薄膜トランジスタを作製することが
できる。一方、酸化物半導体膜１０７の厚さを厚くすることで、代表的には１００ｎｍ以
上３０００ｎｍ以下とすることで、大電力用の半導体装置を作製することができる。
ゲート絶縁膜１１１は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化
酸化シリコン膜、または酸化アルミニウム膜を単層でまたは積層して形成することができ
る。ゲート絶縁膜１１１は、酸化物半導体膜１０７と接する部分が酸素を含むことが好ま
しく、特に好ましくは酸化シリコン膜により形成する。酸化シリコン膜を用いることで、
酸化物半導体膜１０７に酸素を供給することができ、特性を良好にすることができる。ゲ
ート絶縁膜１１１の厚さは、５０ｎｍ以上５００ｎｍ以下とするとよい。ゲート絶縁膜１
１１の厚さを薄くすることで、電界効果移動度の高い薄膜トランジスタを作製することが
でき、駆動回路を同一基板に作製することができる。一方、ゲート絶縁膜１１１の厚さを
厚くすることで、ゲートリーク電流を低減することができる。
酸化シリコン膜、または酸化アルミニウム膜を単層でまたは積層して形成することができ
る。ゲート絶縁膜１１１は、酸化物半導体膜１０７と接する部分が酸素を含むことが好ま
しく、特に好ましくは酸化シリコン膜により形成する。酸化シリコン膜を用いることで、
酸化物半導体膜１０７に酸素を供給することができ、特性を良好にすることができる。ゲ
ート絶縁膜１１１の厚さは、５０ｎｍ以上５００ｎｍ以下とするとよい。ゲート絶縁膜１
１１の厚さを薄くすることで、電界効果移動度の高い薄膜トランジスタを作製することが
でき、駆動回路を同一基板に作製することができる。一方、ゲート絶縁膜１１１の厚さを
厚くすることで、ゲートリーク電流を低減することができる。
また、ゲート絶縁膜１１１として、ハフニウムシリケート（ＨｆＳｉＯｘ（ｘ＞０））
、Ｎが添加されたＨｆＳｉＯｘ（ｘ＞０）、ハフニウムアルミネート（ＨｆＡｌＯｘ（ｘ
＞０））、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでゲ
ートリークを低減できる。さらには、ｈｉｇｈ−ｋ材料と、酸化シリコン膜、窒化シリコ
ン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜のいずれか
一以上との積層構造とすることができる。
、Ｎが添加されたＨｆＳｉＯｘ（ｘ＞０）、ハフニウムアルミネート（ＨｆＡｌＯｘ（ｘ
＞０））、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでゲ
ートリークを低減できる。さらには、ｈｉｇｈ−ｋ材料と、酸化シリコン膜、窒化シリコ
ン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜のいずれか
一以上との積層構造とすることができる。
ゲート電極として機能する第３の電極１１３及び第３の電極１１５は、アルミニウム、
クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上
述した元素を成分とする合金か、上述した元素を組み合わせた合金膜などを用いて形成す
ることができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか
一または複数から選択された材料を用いてもよい。また、第３の電極１１３及び第３の電
極１１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含む
アルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、チタン膜
と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層
構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン
、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金
膜、もしくは窒化膜を用いてもよい。
クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上
述した元素を成分とする合金か、上述した元素を組み合わせた合金膜などを用いて形成す
ることができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか
一または複数から選択された材料を用いてもよい。また、第３の電極１１３及び第３の電
極１１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含む
アルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、チタン膜
と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層
構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン
、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金
膜、もしくは窒化膜を用いてもよい。
本実施の形態に係る酸化物半導体膜は、ｎ型不純物である水素を酸化物半導体膜から除
去し、酸化物半導体膜の主成分以外の不純物が極力含まれないように高純度化することに
より真性（ｉ型）とし、または真性型とせんとしたものである。すなわち、不純物を添加
してｉ型化するのでなく、水素、水、水酸基または水素化物などの不純物を極力除去する
ことにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴として
いる。そうすることにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレ
ベルにまですることができる。
去し、酸化物半導体膜の主成分以外の不純物が極力含まれないように高純度化することに
より真性（ｉ型）とし、または真性型とせんとしたものである。すなわち、不純物を添加
してｉ型化するのでなく、水素、水、水酸基または水素化物などの不純物を極力除去する
ことにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴として
いる。そうすることにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレ
ベルにまですることができる。
上記したように、不純物を極力除去することにより、例えば、薄膜トランジスタのチャ
ネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子であっても、オフ電流が１０−１
３Ａ以下ときわめて低く、サブスレッショルドスイング値（Ｓ値）は０．１Ｖ／ｄｅｃ．
（ゲート絶縁膜厚１００ｎｍ）となる。
ネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子であっても、オフ電流が１０−１
３Ａ以下ときわめて低く、サブスレッショルドスイング値（Ｓ値）は０．１Ｖ／ｄｅｃ．
（ゲート絶縁膜厚１００ｎｍ）となる。
このように、酸化物半導体膜の主成分以外の不純物、代表的には水素、水、水酸基また
は水素化物などが極力含まれないように高純度化することにより、薄膜トランジスタの動
作を良好なものとすることができる。特に、オフ電流を低減することができる。
は水素化物などが極力含まれないように高純度化することにより、薄膜トランジスタの動
作を良好なものとすることができる。特に、オフ電流を低減することができる。
ところで、チャネルが基板と概略平行に形成される横型薄膜トランジスタにおいては、
チャネルのほかにソース及びドレインを横方向に設ける必要があり、基板における薄膜ト
ランジスタの占有面積が大きくなってしまい、微細化の妨げとなる。しかしながら、縦型
薄膜トランジスタにおいては、ソース、チャネル、及びドレインを積層するため、基板表
面における占有面積を低減することができる。この結果、薄膜トランジスタの微細化が可
能である。
チャネルのほかにソース及びドレインを横方向に設ける必要があり、基板における薄膜ト
ランジスタの占有面積が大きくなってしまい、微細化の妨げとなる。しかしながら、縦型
薄膜トランジスタにおいては、ソース、チャネル、及びドレインを積層するため、基板表
面における占有面積を低減することができる。この結果、薄膜トランジスタの微細化が可
能である。
また、縦型薄膜トランジスタのチャネル長は、酸化物半導体膜の厚さで制御できるため
、酸化物半導体膜１０７の厚さを薄くすることでチャネル長の小さい薄膜トランジスタと
することが可能である。チャネル長を小さくすることで、ソース、チャネル、及びドレイ
ンの直列抵抗を低減できるため、薄膜トランジスタのオン電流および電界効果移動度を上
昇させることができる。また、水素濃度が低減され高純度化された酸化物半導体膜を有す
る薄膜トランジスタは、オフ電流が極めて低く、オフ時には電流がほとんど流れない絶縁
状態となる。このため、酸化物半導体膜の厚さを薄くし、縦型薄膜トランジスタのチャネ
ル長を小さくしても、非導通状態のオフ電流がほとんど無い薄膜トランジスタとすること
ができる。
、酸化物半導体膜１０７の厚さを薄くすることでチャネル長の小さい薄膜トランジスタと
することが可能である。チャネル長を小さくすることで、ソース、チャネル、及びドレイ
ンの直列抵抗を低減できるため、薄膜トランジスタのオン電流および電界効果移動度を上
昇させることができる。また、水素濃度が低減され高純度化された酸化物半導体膜を有す
る薄膜トランジスタは、オフ電流が極めて低く、オフ時には電流がほとんど流れない絶縁
状態となる。このため、酸化物半導体膜の厚さを薄くし、縦型薄膜トランジスタのチャネ
ル長を小さくしても、非導通状態のオフ電流がほとんど無い薄膜トランジスタとすること
ができる。
このように、水素濃度が低減され高純度化された酸化物半導体膜を用いることで、高精
細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど
電流を流さない薄膜トランジスタを作製することができる。
細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど
電流を流さない薄膜トランジスタを作製することができる。
なお、本実施の形態のダイオードは、図１に示すものに限定されない。図１に示すダイ
オードでは、酸化物半導体膜１０７中を第２の電極１０９から第１の電極１０５に電流が
流れるが、図２に示すように、酸化物半導体膜１０７中を第１の電極１０５から第２の電
極１０９に電流が流れる構成としてもよい。
オードでは、酸化物半導体膜１０７中を第２の電極１０９から第１の電極１０５に電流が
流れるが、図２に示すように、酸化物半導体膜１０７中を第１の電極１０５から第２の電
極１０９に電流が流れる構成としてもよい。
図２に示すダイオードでは、配線１２５が第３の電極１１３および第３の電極１１５と
接続され、更には第１の電極１０５と接続されている。第１の電極１０５は酸化物半導体
膜１０７を介して第２の電極１０９と接続されている。第２の電極１０９は、配線１３１
に接続されている。
接続され、更には第１の電極１０５と接続されている。第１の電極１０５は酸化物半導体
膜１０７を介して第２の電極１０９と接続されている。第２の電極１０９は、配線１３１
に接続されている。
なお、図２に示すダイオードでは、配線１２５が他の電極との重なりを避けて設けられ
ているため、配線１２５と、これらの電極との間に生じる寄生容量を抑えつつ動作させる
ことができる。
ているため、配線１２５と、これらの電極との間に生じる寄生容量を抑えつつ動作させる
ことができる。
このような薄膜トランジスタのソースまたはドレインをゲートと接続させることで、逆
方向電流が非常に小さいダイオードを得ることができる。従って、降伏現象が起きにくい
（すなわち、耐圧が高い）ダイオードを作製することができる。
方向電流が非常に小さいダイオードを得ることができる。従って、降伏現象が起きにくい
（すなわち、耐圧が高い）ダイオードを作製することができる。
（実施の形態２）
本実施の形態では、本発明の一態様であるダイオードの一例であって、実施の形態１と
は異なる構造のものについて、図３を用いて説明する。本実施の形態にて説明するダイオ
ードは、電界効果トランジスタ、例えば薄膜トランジスタのソースまたはドレインにゲー
トが接続されたものである。
本実施の形態では、本発明の一態様であるダイオードの一例であって、実施の形態１と
は異なる構造のものについて、図３を用いて説明する。本実施の形態にて説明するダイオ
ードは、電界効果トランジスタ、例えば薄膜トランジスタのソースまたはドレインにゲー
トが接続されたものである。
図３に示すダイオードでは、配線１３１が第１の電極１０５および第３の電極１１３と
接続され、配線１３２が第１の電極１０６および第３の電極１１５と接続されている。第
１の電極１０５および第１の電極１０６は酸化物半導体膜１０７を介して第２の電極１０
９と接続されている。第２の電極１０９は、配線１２９に接続されている。
接続され、配線１３２が第１の電極１０６および第３の電極１１５と接続されている。第
１の電極１０５および第１の電極１０６は酸化物半導体膜１０７を介して第２の電極１０
９と接続されている。第２の電極１０９は、配線１２９に接続されている。
図３（Ａ）はダイオード接続された薄膜トランジスタ１４１、１４３の上面図であり、
図３（Ｂ）は図３（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
図３（Ｂ）は図３（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
図３（Ｂ）に示すように、基板１０１上に形成された絶縁膜１０３上に、第１の電極１
０５、第１の電極１０６、酸化物半導体膜１０７、及び第２の電極１０９が積層される。
また、第１の電極１０５、第１の電極１０６、酸化物半導体膜１０７、及び第２の電極１
０９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、
第３の電極１１３及び第３の電極１１５が設けられている。ゲート絶縁膜１１１及び第３
の電極１１３及び第３の電極１１５上には層間絶縁膜として機能する絶縁膜１１７が設け
られている。絶縁膜１１７上には、開口部が形成されており、開口部において第１の電極
１０５及び第３の電極１１３と接続する配線１３１、第１の電極１０６及び第３の電極１
１５と接続する配線１３２（図３（Ａ）参照）、第２の電極１０９と接続する配線１２９
が形成される。
０５、第１の電極１０６、酸化物半導体膜１０７、及び第２の電極１０９が積層される。
また、第１の電極１０５、第１の電極１０６、酸化物半導体膜１０７、及び第２の電極１
０９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、
第３の電極１１３及び第３の電極１１５が設けられている。ゲート絶縁膜１１１及び第３
の電極１１３及び第３の電極１１５上には層間絶縁膜として機能する絶縁膜１１７が設け
られている。絶縁膜１１７上には、開口部が形成されており、開口部において第１の電極
１０５及び第３の電極１１３と接続する配線１３１、第１の電極１０６及び第３の電極１
１５と接続する配線１３２（図３（Ａ）参照）、第２の電極１０９と接続する配線１２９
が形成される。
第１の電極１０５は、薄膜トランジスタ１４１のソース電極またはドレイン電極の一方
として機能する。第１の電極１０６は、薄膜トランジスタ１４３のソース電極またはドレ
イン電極の一方として機能する。第２の電極１０９は、薄膜トランジスタ１４１、１４３
のソース電極またはドレイン電極の他方として機能する。第３の電極１１３は、薄膜トラ
ンジスタ１４１のゲート電極として機能する。第３の電極１１５は、薄膜トランジスタ１
４３のゲート電極として機能する。
として機能する。第１の電極１０６は、薄膜トランジスタ１４３のソース電極またはドレ
イン電極の一方として機能する。第２の電極１０９は、薄膜トランジスタ１４１、１４３
のソース電極またはドレイン電極の他方として機能する。第３の電極１１３は、薄膜トラ
ンジスタ１４１のゲート電極として機能する。第３の電極１１５は、薄膜トランジスタ１
４３のゲート電極として機能する。
本実施の形態では、第１の電極１０５と、第１の電極１０６とが分離されていることを
特徴とする（図３（Ａ）及び（Ｂ）を参照）。
特徴とする（図３（Ａ）及び（Ｂ）を参照）。
更には、図３（Ａ）及び（Ｂ）では、薄膜トランジスタ１４１と、薄膜トランジスタ１
４３とが、第２の電極１０９及び配線１２９で並列に接続していることを特徴とする。こ
の場合、第１の電極１０５は、薄膜トランジスタ１４１のソース電極及びドレイン電極の
一方（例えばソース）として機能する。第２の電極１０９は、薄膜トランジスタ１４１の
ソース電極及びドレイン電極の他方（例えばドレイン）として機能する。第３の電極１１
３は、薄膜トランジスタ１４１のゲート電極として機能する。また、第２の電極１０９は
、薄膜トランジスタ１４３のソース電極及びドレイン電極の一方（例えばドレイン）とし
て機能する。第１の電極１０６は、薄膜トランジスタ１４３のソース電極及びドレイン電
極の他方（例えばソース）として機能する。第３の電極１１５は、薄膜トランジスタ１４
３のゲート電極として機能する。
４３とが、第２の電極１０９及び配線１２９で並列に接続していることを特徴とする。こ
の場合、第１の電極１０５は、薄膜トランジスタ１４１のソース電極及びドレイン電極の
一方（例えばソース）として機能する。第２の電極１０９は、薄膜トランジスタ１４１の
ソース電極及びドレイン電極の他方（例えばドレイン）として機能する。第３の電極１１
３は、薄膜トランジスタ１４１のゲート電極として機能する。また、第２の電極１０９は
、薄膜トランジスタ１４３のソース電極及びドレイン電極の一方（例えばドレイン）とし
て機能する。第１の電極１０６は、薄膜トランジスタ１４３のソース電極及びドレイン電
極の他方（例えばソース）として機能する。第３の電極１１５は、薄膜トランジスタ１４
３のゲート電極として機能する。
または、薄膜トランジスタ１４１と薄膜トランジスタ１４３が直列に接続されていても
よい。即ち、薄膜トランジスタ１４１と薄膜トランジスタ１４３が第２の電極１０９で直
列に接続されていてもよい。この場合、配線１２９を設けなくともよい。このとき、配線
１３２から信号が出力される構成とすればよい。
よい。即ち、薄膜トランジスタ１４１と薄膜トランジスタ１４３が第２の電極１０９で直
列に接続されていてもよい。この場合、配線１２９を設けなくともよい。このとき、配線
１３２から信号が出力される構成とすればよい。
薄膜トランジスタ１４１と薄膜トランジスタ１４３が第２の電極１０９で直列に接続さ
れている場合にも、第１の電極１０５は、薄膜トランジスタ１４１のソース電極及びドレ
イン電極の一方（例えばソース）として機能する。第２の電極１０９は、薄膜トランジス
タ１４１のソース電極及びドレイン電極の他方（例えばドレイン）として機能する。第３
の電極１１３は、薄膜トランジスタ１４１のゲート電極として機能する。また、第２の電
極１０９は、薄膜トランジスタ１４３のソース電極及びドレイン電極の一方（例えばソー
ス）として機能する。第１の電極１０６は、薄膜トランジスタ１４３のソース電極及びド
レイン電極の他方（例えばドレイン）として機能する。第３の電極１１５は、薄膜トラン
ジスタ１４３のゲート電極として機能する。
れている場合にも、第１の電極１０５は、薄膜トランジスタ１４１のソース電極及びドレ
イン電極の一方（例えばソース）として機能する。第２の電極１０９は、薄膜トランジス
タ１４１のソース電極及びドレイン電極の他方（例えばドレイン）として機能する。第３
の電極１１３は、薄膜トランジスタ１４１のゲート電極として機能する。また、第２の電
極１０９は、薄膜トランジスタ１４３のソース電極及びドレイン電極の一方（例えばソー
ス）として機能する。第１の電極１０６は、薄膜トランジスタ１４３のソース電極及びド
レイン電極の他方（例えばドレイン）として機能する。第３の電極１１５は、薄膜トラン
ジスタ１４３のゲート電極として機能する。
本実施の形態の薄膜トランジスタ１４１、１４３は、実施の形態１と同様に、水素濃度
が低減され高純度化された酸化物半導体膜を用いている。このため、薄膜トランジスタの
動作を良好なものとすることができる。特に、オフ電流を低減することができる。この結
果、高精細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時には
ほとんど電流を流さない薄膜トランジスタを作製することができる。
が低減され高純度化された酸化物半導体膜を用いている。このため、薄膜トランジスタの
動作を良好なものとすることができる。特に、オフ電流を低減することができる。この結
果、高精細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時には
ほとんど電流を流さない薄膜トランジスタを作製することができる。
なお、本実施の形態のダイオードは、図３に示すものに限定されない。図３に示すダイ
オードでは、酸化物半導体膜１０７中を第１の電極１０５及び第１の電極１０６から第２
の電極１０９に電流が流れるが、図４に示すように、酸化物半導体膜１０７中を第２の電
極１０９から第１の電極１０５及び第１の電極１０６に電流が流れる構成としてもよい。
オードでは、酸化物半導体膜１０７中を第１の電極１０５及び第１の電極１０６から第２
の電極１０９に電流が流れるが、図４に示すように、酸化物半導体膜１０７中を第２の電
極１０９から第１の電極１０５及び第１の電極１０６に電流が流れる構成としてもよい。
図４に示すダイオードでは、配線１２５が第３の電極１１３および第３の電極１１５と
接続され、更には第２の電極１０９と接続され、第２の電極１０９は酸化物半導体膜１０
７を介して第１の電極１０５及び第１の電極１０６に接続されている。第１の電極１０５
は配線１３１に接続され、第１の電極１０６は配線１３２に接続されている。
接続され、更には第２の電極１０９と接続され、第２の電極１０９は酸化物半導体膜１０
７を介して第１の電極１０５及び第１の電極１０６に接続されている。第１の電極１０５
は配線１３１に接続され、第１の電極１０６は配線１３２に接続されている。
なお、図４に示すダイオードでは、配線１２５が薄膜トランジスタ１４１および薄膜ト
ランジスタ１４３と重畳して設けられているが、これに限定されず、図２と同様に、配線
１２５が薄膜トランジスタ１４１および薄膜トランジスタ１４３と重畳しないように設け
てもよく、配線１２５が薄膜トランジスタ１４１および薄膜トランジスタ１４３と重畳し
ない場合には、配線１２５と、これらの電極との間に生じる寄生容量を抑えつつ動作させ
ることができる。
ランジスタ１４３と重畳して設けられているが、これに限定されず、図２と同様に、配線
１２５が薄膜トランジスタ１４１および薄膜トランジスタ１４３と重畳しないように設け
てもよく、配線１２５が薄膜トランジスタ１４１および薄膜トランジスタ１４３と重畳し
ない場合には、配線１２５と、これらの電極との間に生じる寄生容量を抑えつつ動作させ
ることができる。
このような薄膜トランジスタのソースまたはドレインをゲートと接続させることで、逆
方向電流が非常に小さいダイオードを得ることができる。従って、降伏現象が起きにくい
（すなわち、耐圧が高い）ダイオードを作製することができる。
方向電流が非常に小さいダイオードを得ることができる。従って、降伏現象が起きにくい
（すなわち、耐圧が高い）ダイオードを作製することができる。
（実施の形態３）
本実施の形態では、本発明の一態様であるダイオードの一例であって、実施の形態１及
び実施の形態２とは異なる構造のものについて、図５を用いて説明する。本実施の形態に
て説明するダイオードは、電界効果トランジスタ、例えば薄膜トランジスタのソースまた
はドレインにゲートが接続されたものである。
本実施の形態では、本発明の一態様であるダイオードの一例であって、実施の形態１及
び実施の形態２とは異なる構造のものについて、図５を用いて説明する。本実施の形態に
て説明するダイオードは、電界効果トランジスタ、例えば薄膜トランジスタのソースまた
はドレインにゲートが接続されたものである。
図５に示すダイオードでは、配線１３１が第１の電極１０５および第３の電極１１３と
接続されている。第１の電極１０５は酸化物半導体膜１０７を介して第２の電極１０９と
接続されている。第２の電極１０９は、配線１２９に接続されている。
接続されている。第１の電極１０５は酸化物半導体膜１０７を介して第２の電極１０９と
接続されている。第２の電極１０９は、配線１２９に接続されている。
図５（Ａ）はダイオード接続された薄膜トランジスタ１４５の上面図であり、図５（Ｂ
）は図５（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
）は図５（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
図５（Ｂ）に示すように、基板１０１上に形成された絶縁膜１０３上に、第１の電極１
０５、酸化物半導体膜１０７、及び第２の電極１０９が積層される。また、第１の電極１
０５、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１
が設けられている。ゲート絶縁膜１１１上には、第３の電極１１３が設けられている。ゲ
ート絶縁膜１１１及び第３の電極１１３上には層間絶縁膜として機能する絶縁膜１１７が
設けられている。絶縁膜１１７上には、開口部が形成されており、開口部において第１の
電極１０５及び第３の電極１１３と接続する配線１３１（図５（Ａ）参照）、第２の電極
１０９と接続する配線１２９が形成される。
０５、酸化物半導体膜１０７、及び第２の電極１０９が積層される。また、第１の電極１
０５、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１
が設けられている。ゲート絶縁膜１１１上には、第３の電極１１３が設けられている。ゲ
ート絶縁膜１１１及び第３の電極１１３上には層間絶縁膜として機能する絶縁膜１１７が
設けられている。絶縁膜１１７上には、開口部が形成されており、開口部において第１の
電極１０５及び第３の電極１１３と接続する配線１３１（図５（Ａ）参照）、第２の電極
１０９と接続する配線１２９が形成される。
第１の電極１０５は、薄膜トランジスタ１４５のソース電極またはドレイン電極の一方
として機能する。第２の電極１０９は、薄膜トランジスタ１４５のソース電極またはドレ
イン電極の他方として機能する。第３の電極１１３は、薄膜トランジスタ１４５のゲート
電極として機能する。
として機能する。第２の電極１０９は、薄膜トランジスタ１４５のソース電極またはドレ
イン電極の他方として機能する。第３の電極１１３は、薄膜トランジスタ１４５のゲート
電極として機能する。
本実施の形態では、ゲート電極として機能する第３の電極１１３が環状であることを特
徴とする。ゲート電極として機能する第３の電極１１３を環状とすることで、薄膜トラン
ジスタのチャネル幅を大きくすることができる。このため、薄膜トランジスタのオン電流
を高めることができる。
徴とする。ゲート電極として機能する第３の電極１１３を環状とすることで、薄膜トラン
ジスタのチャネル幅を大きくすることができる。このため、薄膜トランジスタのオン電流
を高めることができる。
本実施の形態の薄膜トランジスタ１４５は、実施の形態１と同様に、水素濃度が低減さ
れ高純度化された酸化物半導体膜を用いている。このため、薄膜トランジスタの動作を良
好なものとすることができる。特に、オフ電流を低減することができる。この結果、高精
細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど
電流を流さない薄膜トランジスタを作製することができる。
れ高純度化された酸化物半導体膜を用いている。このため、薄膜トランジスタの動作を良
好なものとすることができる。特に、オフ電流を低減することができる。この結果、高精
細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど
電流を流さない薄膜トランジスタを作製することができる。
なお、本実施の形態のダイオードは、図５に示すものに限定されない。図５に示すダイ
オードでは、酸化物半導体膜１０７中を第１の電極１０５から第２の電極１０９に電流が
流れるが、図６に示すように、酸化物半導体膜１０７中を第２の電極１０９から第１の電
極１０５に電流が流れる構成としてもよい。
オードでは、酸化物半導体膜１０７中を第１の電極１０５から第２の電極１０９に電流が
流れるが、図６に示すように、酸化物半導体膜１０７中を第２の電極１０９から第１の電
極１０５に電流が流れる構成としてもよい。
図６に示すダイオードでは、配線１２９が第２の電極１０９および第３の電極１１３と
接続されている。第２の電極１０９は酸化物半導体膜１０７を介して第１の電極１０５と
接続されている。第１の電極１０５は配線１３１と接続されている。
接続されている。第２の電極１０９は酸化物半導体膜１０７を介して第１の電極１０５と
接続されている。第１の電極１０５は配線１３１と接続されている。
このような薄膜トランジスタのソースまたはドレインをゲートと接続させることで、逆
方向電流が非常に小さいダイオードを得ることができる。従って、降伏現象が起きにくい
（すなわち、耐圧が高い）ダイオードを作製することができる。
方向電流が非常に小さいダイオードを得ることができる。従って、降伏現象が起きにくい
（すなわち、耐圧が高い）ダイオードを作製することができる。
（実施の形態４）
本実施の形態では、図１に示すダイオード接続された薄膜トランジスタの作製工程につ
いて、図７を用いて説明する。
本実施の形態では、図１に示すダイオード接続された薄膜トランジスタの作製工程につ
いて、図７を用いて説明する。
図７（Ａ）に示すように、基板１０１上に絶縁膜１０３を形成し、絶縁膜１０３上に第
１の電極１０５を形成する。第１の電極１０５は、薄膜トランジスタのソース電極または
ドレイン電極の一方として機能する。
１の電極１０５を形成する。第１の電極１０５は、薄膜トランジスタのソース電極または
ドレイン電極の一方として機能する。
絶縁膜１０３は、スパッタリング法、ＣＶＤ法、塗布法などで形成することができる。
なお、スパッタリング法で絶縁膜１０３を形成する場合、処理室内に残留する水素、水
、水酸基または水素化物などを除去しつつ絶縁膜１０３を形成することが好ましい。これ
は、絶縁膜１０３に水素、水、水酸基または水素化物などが含まれないようにするためで
ある。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸
着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クラ
イオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。ま
た、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。
クライオポンプを用いて排気した処理室では、水素、水、水酸基または水素化物などが排
気されるため、当該処理室で絶縁膜１０３を形成すると、絶縁膜１０３に含まれる不純物
の濃度を低減できる。
、水酸基または水素化物などを除去しつつ絶縁膜１０３を形成することが好ましい。これ
は、絶縁膜１０３に水素、水、水酸基または水素化物などが含まれないようにするためで
ある。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸
着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クラ
イオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。ま
た、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。
クライオポンプを用いて排気した処理室では、水素、水、水酸基または水素化物などが排
気されるため、当該処理室で絶縁膜１０３を形成すると、絶縁膜１０３に含まれる不純物
の濃度を低減できる。
また、絶縁膜１０３を形成する際に用いるスパッタガスは、水素、水、水酸基または水
素化物などの不純物が濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下）まで除去され
た、高純度ガスであることが好ましい。なお、スパッタガスとは、スパッタリングを行う
処理室内に導入するガスをいう。
素化物などの不純物が濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下）まで除去され
た、高純度ガスであることが好ましい。なお、スパッタガスとは、スパッタリングを行う
処理室内に導入するガスをいう。
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法、直
流電源を用いるスパッタリング法、さらにパルス的にバイアスを与えるパルスＤＣスパッ
タリング法がある。ＲＦスパッタリング法は主に絶縁膜を形成する場合に用いられ、ＤＣ
スパッタリング法は主に金属膜を形成する場合に用いられる。
流電源を用いるスパッタリング法、さらにパルス的にバイアスを与えるパルスＤＣスパッ
タリング法がある。ＲＦスパッタリング法は主に絶縁膜を形成する場合に用いられ、ＤＣ
スパッタリング法は主に金属膜を形成する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッ
タ装置は、同一チャンバーで異なる材料の膜を積層形成することも、同一チャンバーで複
数種類の材料を同時に放電させて形成することもできる。
タ装置は、同一チャンバーで異なる材料の膜を積層形成することも、同一チャンバーで複
数種類の材料を同時に放電させて形成することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパ
ッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲ
スパッタリング法を用いるスパッタ装置がある。
ッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲ
スパッタリング法を用いるスパッタ装置がある。
また、スパッタリング法として、成膜中にターゲット物質とスパッタガス成分とを化学
反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基
板にも電圧をかけるバイアススパッタリング法を用いることもできる。
反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基
板にも電圧をかけるバイアススパッタリング法を用いることもできる。
本明細書のスパッタリングにおいては、上記したスパッタリング装置及びスパッタリン
グ方法を適宜用いることができる。
グ方法を適宜用いることができる。
本実施の形態では、基板１０１を処理室へ搬送し、水素、水、水酸基または水素化物な
どが除去された高純度酸素を含むスパッタガスを導入し、シリコンターゲットを用いて、
基板１０１に絶縁膜１０３として、酸化シリコン膜を形成する。なお、絶縁膜１０３を形
成する際は、基板１０１は加熱されていてもよい。
どが除去された高純度酸素を含むスパッタガスを導入し、シリコンターゲットを用いて、
基板１０１に絶縁膜１０３として、酸化シリコン膜を形成する。なお、絶縁膜１０３を形
成する際は、基板１０１は加熱されていてもよい。
例えば、石英（好ましくは合成石英）を用い、基板温度１０８℃、基板とターゲットの
間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素
及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下で
ＲＦスパッタリング法により酸化シリコン膜を形成する。膜厚は、例えば１００ｎｍとす
るとよい。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを用いること
ができる。なお、スパッタガスとして、酸素、または酸素及びアルゴンの混合ガスを用い
て行う。
間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素
及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下で
ＲＦスパッタリング法により酸化シリコン膜を形成する。膜厚は、例えば１００ｎｍとす
るとよい。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを用いること
ができる。なお、スパッタガスとして、酸素、または酸素及びアルゴンの混合ガスを用い
て行う。
また、絶縁膜１０３を積層構造で形成する場合、例えば、酸化シリコン膜と基板との間
に水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガス及び
シリコンターゲットを用いて窒化シリコン膜を形成する。この場合においても、酸化シリ
コン膜と同様に、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ
窒化シリコン膜を形成することが好ましい。なお、当該工程において、基板１０１は加熱
されていてもよい。
に水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガス及び
シリコンターゲットを用いて窒化シリコン膜を形成する。この場合においても、酸化シリ
コン膜と同様に、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ
窒化シリコン膜を形成することが好ましい。なお、当該工程において、基板１０１は加熱
されていてもよい。
絶縁膜１０３として窒化シリコン膜と酸化シリコン膜とを積層する場合、窒化シリコン
膜と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成する
ことができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコン
ターゲットを用いて窒化シリコン膜を形成し、次に酸素を含むスパッタガスに切り替えて
同じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜及び酸化シ
リコン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン膜表面に
水素、水、水酸基または水素化物などの不純物が吸着することを防止することができる。
膜と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成する
ことができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコン
ターゲットを用いて窒化シリコン膜を形成し、次に酸素を含むスパッタガスに切り替えて
同じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜及び酸化シ
リコン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン膜表面に
水素、水、水酸基または水素化物などの不純物が吸着することを防止することができる。
第１の電極１０５は、基板１０１上に導電膜をスパッタリング法、ＣＶＤ法、または真
空蒸着法で形成し、当該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成
し、当該レジストマスクを用いて導電膜をエッチングして、形成することができる。また
は、フォトリソグラフィ工程を用いず、印刷法、インクジェット法で第１の電極１０５を
形成することで、工程数を削減することができる。なお、第１の電極１０５の端部をテー
パ形状とすると、後に形成されるゲート絶縁膜の被覆性が向上するため好ましい。第１の
電極１０５の端部と絶縁膜１０３のなす角の角度を３０°以上６０°以下（好ましくは４
０°以上５０°以下）とすることで、後に形成されるゲート絶縁膜の被覆性を向上させる
ことができる。
空蒸着法で形成し、当該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成
し、当該レジストマスクを用いて導電膜をエッチングして、形成することができる。また
は、フォトリソグラフィ工程を用いず、印刷法、インクジェット法で第１の電極１０５を
形成することで、工程数を削減することができる。なお、第１の電極１０５の端部をテー
パ形状とすると、後に形成されるゲート絶縁膜の被覆性が向上するため好ましい。第１の
電極１０５の端部と絶縁膜１０３のなす角の角度を３０°以上６０°以下（好ましくは４
０°以上５０°以下）とすることで、後に形成されるゲート絶縁膜の被覆性を向上させる
ことができる。
本実施の形態では、第１の電極１０５となる導電膜として、スパッタリング法により膜
厚５０ｎｍのチタン膜を形成し、厚さ１００ｎｍのアルミニウム膜を形成し、厚さ５０ｎ
ｍのチタン膜を形成する。次に、フォトリソグラフィ工程により形成したレジストマスク
を用いてエッチングして、島状の第１の電極１０５を形成する。
厚５０ｎｍのチタン膜を形成し、厚さ１００ｎｍのアルミニウム膜を形成し、厚さ５０ｎ
ｍのチタン膜を形成する。次に、フォトリソグラフィ工程により形成したレジストマスク
を用いてエッチングして、島状の第１の電極１０５を形成する。
次に、図７（Ｂ）に示すように、第１の電極１０５上に酸化物半導体膜１０７及び第２
の電極１０９を形成する。酸化物半導体膜１０７は薄膜トランジスタのチャネル形成領域
として機能し、第２の電極１０９は薄膜トランジスタのソース電極またはドレイン電極の
他方として機能する。
の電極１０９を形成する。酸化物半導体膜１０７は薄膜トランジスタのチャネル形成領域
として機能し、第２の電極１０９は薄膜トランジスタのソース電極またはドレイン電極の
他方として機能する。
ここで、酸化物半導体膜１０７及び第２の電極１０９の作製方法について、説明する。
基板１０１及び第１の電極１０５上にスパッタリング法により酸化物半導体膜を形成す
る。次に、酸化物半導体膜上に導電膜を形成する。
る。次に、酸化物半導体膜上に導電膜を形成する。
酸化物半導体膜１０７に水素がなるべく含まれないようにするために、前処理として、
スパッタリング装置の予備加熱室で第１の電極１０５が形成された基板１０１を予備加熱
し、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気す
ることが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。な
お、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に形成するゲ
ート絶縁膜１１１の形成前の基板１０１に行ってもよいし、後に形成する第３の電極１１
３及び第３の電極１１５形成前の基板１０１に行ってもよい。
スパッタリング装置の予備加熱室で第１の電極１０５が形成された基板１０１を予備加熱
し、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気す
ることが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。な
お、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に形成するゲ
ート絶縁膜１１１の形成前の基板１０１に行ってもよいし、後に形成する第３の電極１１
３及び第３の電極１１５形成前の基板１０１に行ってもよい。
なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、第１の電極１０５の表面に付着しているゴミ
や酸化膜を除去することで、第１の電極１０５及び酸化物半導体膜の界面における抵抗を
低減することができるため好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに
、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加して基板近傍にプラズマを
形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなど
を用いてもよい。
てプラズマを発生させる逆スパッタを行い、第１の電極１０５の表面に付着しているゴミ
や酸化膜を除去することで、第１の電極１０５及び酸化物半導体膜の界面における抵抗を
低減することができるため好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに
、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加して基板近傍にプラズマを
形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなど
を用いてもよい。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いたスパッタリ
ング法により酸化物半導体膜を形成する。また、酸化物半導体膜は、希ガス（代表的には
アルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲
気下においてスパッタリング法により形成することができる。また、スパッタリング法を
用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて形成しても
よい。
ング法により酸化物半導体膜を形成する。また、酸化物半導体膜は、希ガス（代表的には
アルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲
気下においてスパッタリング法により形成することができる。また、スパッタリング法を
用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて形成しても
よい。
酸化物半導体膜を形成する際に用いるスパッタガスは水素、水、水酸基または水素化物
などの不純物が濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下）まで除去された、高
純度ガスであることが好ましい。なお、スパッタガスとは、スパッタリングを行う処理室
内に導入するガスをいう。
などの不純物が濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下）まで除去された、高
純度ガスであることが好ましい。なお、スパッタガスとは、スパッタリングを行う処理室
内に導入するガスをいう。
酸化物半導体膜をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主
成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲッ
トの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として
、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］、Ｉｎ：Ｇａ：Ｚｎ＝１
：１：０．５［ｍｏｌ数比］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含
む金属酸化物ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ｍｏｌ数比］、または
Ｉｎ：Ｇａ：Ｚｎ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲットを用いること
もできる。金属酸化物ターゲットにおいて充填率は９０％以上１００％以下、好ましくは
９５％以上９９．９％以下である。このように、充填率の高い金属酸化物ターゲットを用
いて形成した酸化物半導体膜は緻密な膜となる。
成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲッ
トの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として
、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］、Ｉｎ：Ｇａ：Ｚｎ＝１
：１：０．５［ｍｏｌ数比］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含
む金属酸化物ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ｍｏｌ数比］、または
Ｉｎ：Ｇａ：Ｚｎ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲットを用いること
もできる。金属酸化物ターゲットにおいて充填率は９０％以上１００％以下、好ましくは
９５％以上９９．９％以下である。このように、充填率の高い金属酸化物ターゲットを用
いて形成した酸化物半導体膜は緻密な膜となる。
酸化物半導体膜は、減圧状態の処理室内に基板を保持し、処理室内に残留する水分を除
去しつつ、水素、水、水酸基または水素化物などが除去されたスパッタリングガスを導入
し、金属酸化物をターゲットとして基板１０１上に酸化物半導体膜を形成する。処理室内
に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポン
プを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメー
ションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコール
ドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例
えば、水素、水、水酸基または水素化物など（より好ましくは炭素原子を含む化合物も）
が排気されるため、酸化物半導体膜に含まれる不純物の濃度を低減できる。また、基板を
加熱しながら酸化物半導体膜を形成してもよい。
去しつつ、水素、水、水酸基または水素化物などが除去されたスパッタリングガスを導入
し、金属酸化物をターゲットとして基板１０１上に酸化物半導体膜を形成する。処理室内
に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポン
プを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメー
ションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコール
ドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例
えば、水素、水、水酸基または水素化物など（より好ましくは炭素原子を含む化合物も）
が排気されるため、酸化物半導体膜に含まれる不純物の濃度を低減できる。また、基板を
加熱しながら酸化物半導体膜を形成してもよい。
本実施の形態では、酸化物半導体膜の成膜条件の一例として、基板温度室温、基板とタ
ーゲットの間との距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸
素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が
適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パ
ーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物
半導体膜は好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半導
体膜材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
ーゲットの間との距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸
素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が
適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パ
ーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物
半導体膜は好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半導
体膜材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
なお、酸化物半導体膜を形成する際のスパッタリング法及びスパッタリング装置は、絶
縁膜１０３に示したスパッタリング法及びスパッタリング装置を適宜用いることができる
。
縁膜１０３に示したスパッタリング法及びスパッタリング装置を適宜用いることができる
。
第２の電極１０９となる導電膜は、第１の電極１０５の材料及び手法を適宜用いること
ができる。ここでは、第２の電極１０９となる導電膜として、厚さ５０ｎｍのチタン膜、
厚さ１００ｎｍのアルミニウム膜、及び厚さ５０ｎｍのチタン膜を順に積層する。
ができる。ここでは、第２の電極１０９となる導電膜として、厚さ５０ｎｍのチタン膜、
厚さ１００ｎｍのアルミニウム膜、及び厚さ５０ｎｍのチタン膜を順に積層する。
次に、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、当該レジス
トマスクを用いて第２の電極１０９となる導電膜及び酸化物半導体膜１０７となる酸化物
半導体膜をエッチングして、島状の第２の電極１０９及び酸化物半導体膜１０７を形成す
る。なお、フォトリソグラフィ工程により形成したレジストマスクの代わりに、インクジ
ェット法を用いてレジストマスクを作製することで、工程数を削減することができる。当
該エッチングにより、第２の電極１０９及び酸化物半導体膜１０７の端部と、第１の電極
１０５のなす角の角度を３０°以上６０°以下（好ましくは４０°以上５０°以下）とす
ることで、後に形成されるゲート絶縁膜の被覆性を向上させることができるため好ましい
。
トマスクを用いて第２の電極１０９となる導電膜及び酸化物半導体膜１０７となる酸化物
半導体膜をエッチングして、島状の第２の電極１０９及び酸化物半導体膜１０７を形成す
る。なお、フォトリソグラフィ工程により形成したレジストマスクの代わりに、インクジ
ェット法を用いてレジストマスクを作製することで、工程数を削減することができる。当
該エッチングにより、第２の電極１０９及び酸化物半導体膜１０７の端部と、第１の電極
１０５のなす角の角度を３０°以上６０°以下（好ましくは４０°以上５０°以下）とす
ることで、後に形成されるゲート絶縁膜の被覆性を向上させることができるため好ましい
。
なお、ここでの導電膜及び酸化物半導体膜のエッチングは、ドライエッチングでもウエ
ットエッチングでもよく、両方を用いてもよい。所望の形状の酸化物半導体膜１０７及び
第２の電極１０９を形成するために、材料に合わせてエッチング条件（エッチング液、エ
ッチング時間、温度など）を適宜調節する。
ットエッチングでもよく、両方を用いてもよい。所望の形状の酸化物半導体膜１０７及び
第２の電極１０９を形成するために、材料に合わせてエッチング条件（エッチング液、エ
ッチング時間、温度など）を適宜調節する。
なお、第２の電極１０９となる導電膜及び酸化物半導体膜と、第１の電極１０５とのエ
ッチングレートが異なる場合は、第１の電極１０５のエッチングレートが低く、第２の電
極１０９となる導電膜及び酸化物半導体膜のエッチングレートの高い条件を選択する。ま
たは、酸化物半導体膜のエッチングレートが低く、第２の電極１０９となる導電膜のエッ
チングレートの高い条件を選択して、第２の電極１０９となる導電膜をエッチングした後
、第１の電極１０５のエッチングレートが低く、酸化物半導体膜のエッチングレートの高
い条件を選択する。
ッチングレートが異なる場合は、第１の電極１０５のエッチングレートが低く、第２の電
極１０９となる導電膜及び酸化物半導体膜のエッチングレートの高い条件を選択する。ま
たは、酸化物半導体膜のエッチングレートが低く、第２の電極１０９となる導電膜のエッ
チングレートの高い条件を選択して、第２の電極１０９となる導電膜をエッチングした後
、第１の電極１０５のエッチングレートが低く、酸化物半導体膜のエッチングレートの高
い条件を選択する。
酸化物半導体膜をウエットエッチングするエッチング液としては、燐酸と酢酸と硝酸を
混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝
５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いて
もよい。
混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝
５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いて
もよい。
また、ウエットエッチング後のエッチング液はエッチングされた材料とともに洗浄によ
って除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料
を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウム
などの材料を回収して再利用することにより、資源を有効活用し低コスト化することがで
きる。
って除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料
を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウム
などの材料を回収して再利用することにより、資源を有効活用し低コスト化することがで
きる。
また、酸化物半導体膜のドライエッチングに用いるエッチングガスとしては、塩素を含
むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化シリコン
（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化シリコン
（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（
ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（
ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希
ガスを添加したガス、などを用いることができる。
ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（
ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希
ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃ
ｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘
導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングで
きるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加
される電力量、基板側の電極温度など）を適宜調節する。
ｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘
導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングで
きるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加
される電力量、基板側の電極温度など）を適宜調節する。
本実施の形態では、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素
水の混合液）を用いて、第２の電極１０９となる導電膜をエッチングした後、燐酸と酢酸
と硝酸を混ぜた溶液で酸化物半導体膜をエッチングして、島状の酸化物半導体膜１０７を
形成する。
水の混合液）を用いて、第２の電極１０９となる導電膜をエッチングした後、燐酸と酢酸
と硝酸を混ぜた溶液で酸化物半導体膜をエッチングして、島状の酸化物半導体膜１０７を
形成する。
次に、本実施の形態では、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃
以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処
理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素、希ガスなどの
不活性ガス雰囲気下において４５０℃において１時間の加熱処理を行った後、大気に触れ
させずに、酸化物半導体膜への水素、水、水酸基または水素化物などの再侵入を防ぐこと
で、水素濃度が低減され高純度化され、ｉ型化または実質的にｉ型化された酸化物半導体
膜を得ることができる。即ち、この第１の加熱処理によって酸化物半導体膜１０７の脱水
化及び脱水素化の少なくとも一方を行うことができる。
以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処
理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素、希ガスなどの
不活性ガス雰囲気下において４５０℃において１時間の加熱処理を行った後、大気に触れ
させずに、酸化物半導体膜への水素、水、水酸基または水素化物などの再侵入を防ぐこと
で、水素濃度が低減され高純度化され、ｉ型化または実質的にｉ型化された酸化物半導体
膜を得ることができる。即ち、この第１の加熱処理によって酸化物半導体膜１０７の脱水
化及び脱水素化の少なくとも一方を行うことができる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希
ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加
熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、
６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不
純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加
熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、
６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不
純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、または酸化物半導体膜の材料によっては、酸化物半導体
膜が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以
上、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処
理の条件、または酸化物半導体膜の材料によっては、結晶成分を含まない非晶質の酸化物
半導体膜となる場合もある。また、非晶質の酸化物半導体膜の中に微結晶部（粒径１ｎｍ
以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜とな
る場合もある。
膜が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以
上、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処
理の条件、または酸化物半導体膜の材料によっては、結晶成分を含まない非晶質の酸化物
半導体膜となる場合もある。また、非晶質の酸化物半導体膜の中に微結晶部（粒径１ｎｍ
以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜とな
る場合もある。
また、酸化物半導体膜の第１の加熱処理は、島状の酸化物半導体膜を形成する前の酸化
物半導体膜に行ってもよい。その場合には、第１の加熱処理後に、加熱装置から基板を取
り出し、フォトリソグラフィ工程を行う。
物半導体膜に行ってもよい。その場合には、第１の加熱処理後に、加熱装置から基板を取
り出し、フォトリソグラフィ工程を行う。
なお、酸化物半導体膜に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半
導体膜を形成した後、酸化物半導体膜上に第２の電極となる導電膜を積層した後、第１の
電極、酸化物半導体膜及び第２の電極上にゲート絶縁膜を形成した後、またはゲート電極
を形成した後のいずれで行ってもよい。
導体膜を形成した後、酸化物半導体膜上に第２の電極となる導電膜を積層した後、第１の
電極、酸化物半導体膜及び第２の電極上にゲート絶縁膜を形成した後、またはゲート電極
を形成した後のいずれで行ってもよい。
次に、図７（Ｃ）に示すように、第１の電極１０５、酸化物半導体膜１０７、第２の電
極１０９上にゲート絶縁膜１１１を形成する。
極１０９上にゲート絶縁膜１１１を形成する。
不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体膜（水素
濃度が低減され高純度化された酸化物半導体膜）は界面準位、界面電荷に対して極めて敏
感であるため、ゲート絶縁膜１１１との界面は重要である。そのため高純度化された酸化
物半導体膜に接するゲート絶縁膜１１１は、高品質化が要求される。
濃度が低減され高純度化された酸化物半導体膜）は界面準位、界面電荷に対して極めて敏
感であるため、ゲート絶縁膜１１１との界面は重要である。そのため高純度化された酸化
物半導体膜に接するゲート絶縁膜１１１は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより、緻密で絶縁耐
圧の高い高品質な絶縁膜を形成できるので好ましい。水素濃度が低減され高純度化された
酸化物半導体膜と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面
特性を良好なものとすることができるからである。
圧の高い高品質な絶縁膜を形成できるので好ましい。水素濃度が低減され高純度化された
酸化物半導体膜と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面
特性を良好なものとすることができるからである。
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリン
グ法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、ゲート絶縁膜
の形成後の加熱処理によってゲート絶縁膜の膜質、酸化物半導体膜との界面特性が改質さ
れる絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であるこ
とは勿論のこと、酸化物半導体膜との界面準位密度を低減し、良好な界面を形成できるも
のであれば良い。
グ法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、ゲート絶縁膜
の形成後の加熱処理によってゲート絶縁膜の膜質、酸化物半導体膜との界面特性が改質さ
れる絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であるこ
とは勿論のこと、酸化物半導体膜との界面準位密度を低減し、良好な界面を形成できるも
のであれば良い。
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（
ＢＴ試験）においては、不純物が酸化物半導体膜に添加されていると、不純物と酸化物半
導体膜の主成分との結合が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され
、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
ＢＴ試験）においては、不純物が酸化物半導体膜に添加されていると、不純物と酸化物半
導体膜の主成分との結合が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され
、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
これに対して、酸化物半導体膜の不純物、特に水素や水などを極力除去し、上記のよう
にゲート絶縁膜との界面特性を良好にすることにより、ＢＴ試験に対しても安定な薄膜ト
ランジスタを得ることを可能としている。
にゲート絶縁膜との界面特性を良好にすることにより、ＢＴ試験に対しても安定な薄膜ト
ランジスタを得ることを可能としている。
スパッタリング法でゲート絶縁膜１１１を形成することでゲート絶縁膜１１１中の水素
濃度を低減することができる。スパッタリング法により酸化シリコン膜を形成する場合に
は、ターゲットとしてシリコンまたは石英を用い、スパッタガスとして酸素または、酸素
及びアルゴンの混合ガスを用いて行う。
濃度を低減することができる。スパッタリング法により酸化シリコン膜を形成する場合に
は、ターゲットとしてシリコンまたは石英を用い、スパッタガスとして酸素または、酸素
及びアルゴンの混合ガスを用いて行う。
ゲート絶縁膜１１１は、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１
０９側から酸化シリコン膜と窒化シリコン膜を積層した構造とすることもできる。例えば
、第１のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ
（ｘ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜としてスパッタリン
グ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を
積層して、膜厚１００ｎｍのゲート絶縁膜としてもよい。本実施の形態では、圧力０．４
Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量
２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シ
リコン膜を形成する。
０９側から酸化シリコン膜と窒化シリコン膜を積層した構造とすることもできる。例えば
、第１のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ
（ｘ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜としてスパッタリン
グ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を
積層して、膜厚１００ｎｍのゲート絶縁膜としてもよい。本実施の形態では、圧力０．４
Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量
２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シ
リコン膜を形成する。
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。なお、当
該第２の加熱処理は、のちに形成される第３の電極１１３及び第３の電極１１５、絶縁膜
１１７、または配線１２５、１３１のいずれかを形成した後に行ってもよい。当該加熱処
理により、酸化物半導体膜中に含まれる水素若しくは水分をゲート絶縁膜に拡散させるこ
とができる。
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。なお、当
該第２の加熱処理は、のちに形成される第３の電極１１３及び第３の電極１１５、絶縁膜
１１７、または配線１２５、１３１のいずれかを形成した後に行ってもよい。当該加熱処
理により、酸化物半導体膜中に含まれる水素若しくは水分をゲート絶縁膜に拡散させるこ
とができる。
次に、ゲート絶縁膜１１１上にゲート電極として機能する第３の電極１１３及び第３の
電極１１５を形成する。
電極１１５を形成する。
第３の電極１１３及び第３の電極１１５は、ゲート絶縁膜１１１上に第３の電極１１３
及び第３の電極１１５となる導電膜をスパッタリング法、ＣＶＤ法、または真空蒸着法で
形成し、当該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成し、当該レ
ジストマスクを用いて導電膜をエッチングして、形成することができる。
及び第３の電極１１５となる導電膜をスパッタリング法、ＣＶＤ法、または真空蒸着法で
形成し、当該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成し、当該レ
ジストマスクを用いて導電膜をエッチングして、形成することができる。
本実施の形態では、厚さ１５０ｎｍのチタン膜をスパッタリング法により形成した後、
フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、第３の
電極１１３及び第３の電極１１５を形成する。
フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、第３の
電極１１３及び第３の電極１１５を形成する。
以上の工程で、水素濃度が低減され高純度化された酸化物半導体膜１０７を有する薄膜
トランジスタ１３３を形成することができる。
トランジスタ１３３を形成することができる。
次に、図７（Ｄ）に示すように、ゲート絶縁膜１１１及び第３の電極１１３及び第３の
電極１１５上に絶縁膜１１７を形成した後、コンタクトホール１１９、コンタクトホール
１２１、及びコンタクトホール１２３を形成する。
電極１１５上に絶縁膜１１７を形成した後、コンタクトホール１１９、コンタクトホール
１２１、及びコンタクトホール１２３を形成する。
絶縁膜１１７は、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または
酸化窒化アルミニウム膜などの酸化物絶縁膜、窒化シリコン膜、窒化酸化シリコン膜、窒
化アルミニウム膜、または窒化酸化アルミニウム膜などの窒化物絶縁膜を用いる。または
、酸化物絶縁膜及び窒化物絶縁膜の積層とすることもできる。
酸化窒化アルミニウム膜などの酸化物絶縁膜、窒化シリコン膜、窒化酸化シリコン膜、窒
化アルミニウム膜、または窒化酸化アルミニウム膜などの窒化物絶縁膜を用いる。または
、酸化物絶縁膜及び窒化物絶縁膜の積層とすることもできる。
絶縁膜１１７は、スパッタリング法、ＣＶＤ法などで形成する。なお、スパッタリング
法で絶縁膜１１７を形成する場合、基板１０１を１００℃〜４００℃の温度に加熱し、水
素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガスを導入し
シリコンターゲットを用いて絶縁膜を形成してもよい。この場合においても、処理室内に
残留する水素、水、水酸基または水素化物などを除去しつつ絶縁膜を形成することが好ま
しい。
法で絶縁膜１１７を形成する場合、基板１０１を１００℃〜４００℃の温度に加熱し、水
素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガスを導入し
シリコンターゲットを用いて絶縁膜を形成してもよい。この場合においても、処理室内に
残留する水素、水、水酸基または水素化物などを除去しつつ絶縁膜を形成することが好ま
しい。
なお、絶縁膜１１７の形成後、さらに、大気中、１００℃以上２００℃以下、１時間以
上３０時間以下での加熱処理を行ってもよい。この加熱処理によって、ノーマリーオフと
なる薄膜トランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
上３０時間以下での加熱処理を行ってもよい。この加熱処理によって、ノーマリーオフと
なる薄膜トランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
コンタクトホール１１９、コンタクトホール１２１、及びコンタクトホール１２３は、
フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲ
ート絶縁膜１１１及び絶縁膜１１７の一部を除去して形成することができる。
フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲ
ート絶縁膜１１１及び絶縁膜１１７の一部を除去して形成することができる。
次に、ゲート絶縁膜１１１、コンタクトホール１１９、コンタクトホール１２１、及び
コンタクトホール１２３上に導電膜を形成した後、フォトリソグラフィ工程により形成し
たレジストマスクを用いてエッチングして、配線１２５及び配線１３１を形成する。なお
、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェッ
ト法で形成するとフォトマスクを使用しないため、製造コストを削減できる。
コンタクトホール１２３上に導電膜を形成した後、フォトリソグラフィ工程により形成し
たレジストマスクを用いてエッチングして、配線１２５及び配線１３１を形成する。なお
、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェッ
ト法で形成するとフォトマスクを使用しないため、製造コストを削減できる。
配線１２５及び配線１３１は、第１の電極１０５と同様に形成することができる。
なお、第３の電極１１３及び第３の電極１１５と、配線１２５及び配線１３１の間に平
坦化のための平坦化絶縁膜を設けてもよい。平坦化絶縁膜の代表例としては、ポリイミド
、アクリル、ベンゾシクロブテン、ポリアミド、エポキシなどの、耐熱性を有する有機材
料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、
シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などがある。
なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成し
てもよい。
坦化のための平坦化絶縁膜を設けてもよい。平坦化絶縁膜の代表例としては、ポリイミド
、アクリル、ベンゾシクロブテン、ポリアミド、エポキシなどの、耐熱性を有する有機材
料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、
シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などがある。
なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成し
てもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−
Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアル
キル基やアリール基）やフルオロ基を用いてもよい。また、有機基はフルオロ基を有して
いてもよい。
Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアル
キル基やアリール基）やフルオロ基を用いてもよい。また、有機基はフルオロ基を有して
いてもよい。
平坦化絶縁膜の形成法は、特に限定されず、その材料に応じて、スパッタリング法、Ｓ
ＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スク
リーン印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコータ
ー、ナイフコーターなどを用いることができる。
ＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スク
リーン印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコータ
ー、ナイフコーターなどを用いることができる。
上記の工程を経て酸化物半導体膜中の水素の濃度を低減し、高純度化することができる
。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の
加熱処理で、少数キャリアの数が極端に少なく、バンドギャップの広い酸化物半導体膜を
形成することができる。その結果、大面積基板を用いて薄膜トランジスタを作製すること
ができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化さ
れた酸化物半導体膜を用いることで、高精細化に適し、動作速度が速く、オン時には大電
流を流すことができ、オフ時にはほとんど電流を流さない薄膜トランジスタを作製するこ
とができる。
。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の
加熱処理で、少数キャリアの数が極端に少なく、バンドギャップの広い酸化物半導体膜を
形成することができる。その結果、大面積基板を用いて薄膜トランジスタを作製すること
ができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化さ
れた酸化物半導体膜を用いることで、高精細化に適し、動作速度が速く、オン時には大電
流を流すことができ、オフ時にはほとんど電流を流さない薄膜トランジスタを作製するこ
とができる。
このような薄膜トランジスタのソースまたはドレインをゲートと接続させることで、逆
方向電流が非常に小さいダイオードを得ることができる。従って、本実施の形態によって
、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
方向電流が非常に小さいダイオードを得ることができる。従って、本実施の形態によって
、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
なお、酸化物半導体膜、または該酸化物半導体膜に接して設けられる絶縁膜との界面に
存在しうる、水素、水分、水酸基または水素化物（水素化合物ともいう）などの不純物を
排除するため、酸化物半導体膜に接して設けられる絶縁膜にハロゲン元素（例えば、フッ
素または塩素）を含ませ、または酸化物半導体膜を露出させた状態でハロゲン元素を含む
ガス雰囲気中でのプラズマ処理によって酸化物半導体膜にハロゲン元素を含ませてもよい
。絶縁膜にハロゲン元素を含ませる場合には、該絶縁膜中におけるハロゲン元素濃度は、
５×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３程度とすればよい。
存在しうる、水素、水分、水酸基または水素化物（水素化合物ともいう）などの不純物を
排除するため、酸化物半導体膜に接して設けられる絶縁膜にハロゲン元素（例えば、フッ
素または塩素）を含ませ、または酸化物半導体膜を露出させた状態でハロゲン元素を含む
ガス雰囲気中でのプラズマ処理によって酸化物半導体膜にハロゲン元素を含ませてもよい
。絶縁膜にハロゲン元素を含ませる場合には、該絶縁膜中におけるハロゲン元素濃度は、
５×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３程度とすればよい。
なお、上記したように酸化物半導体膜中または酸化物半導体膜とこれに接する絶縁膜と
の界面にハロゲン元素を含ませ、酸化物半導体膜と接して設けられた絶縁膜が酸化物絶縁
膜である場合には、酸化物半導体膜と接しない側の酸化物絶縁膜を、窒素系絶縁膜で覆う
ことが好ましい。すなわち、酸化物半導体膜に接する酸化物絶縁膜の上に接して窒化シリ
コン膜などを設ければよい。このような構造とすることで、水素、水分、水酸基または水
素化物などの不純物が酸化物絶縁膜に侵入することを防止することができる。
の界面にハロゲン元素を含ませ、酸化物半導体膜と接して設けられた絶縁膜が酸化物絶縁
膜である場合には、酸化物半導体膜と接しない側の酸化物絶縁膜を、窒素系絶縁膜で覆う
ことが好ましい。すなわち、酸化物半導体膜に接する酸化物絶縁膜の上に接して窒化シリ
コン膜などを設ければよい。このような構造とすることで、水素、水分、水酸基または水
素化物などの不純物が酸化物絶縁膜に侵入することを防止することができる。
なお、図２乃至図６に示すダイオードも同様に形成することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
能である。
（実施の形態５）
本実施の形態の形態では、実施の形態４とは異なる形態の酸化物半導体膜を有するダイ
オード接続された薄膜トランジスタとその作製方法について、図７及び図８を用いて説明
する。
本実施の形態の形態では、実施の形態４とは異なる形態の酸化物半導体膜を有するダイ
オード接続された薄膜トランジスタとその作製方法について、図７及び図８を用いて説明
する。
実施の形態４と同様に、図７（Ａ）に示すように、基板１０１上に絶縁膜１０３及び第
１の電極１０５を形成する。次に、図７（Ｂ）に示すように、第１の電極１０５上に酸化
物半導体膜１０７及び第２の電極１０９を形成する。
１の電極１０５を形成する。次に、図７（Ｂ）に示すように、第１の電極１０５上に酸化
物半導体膜１０７及び第２の電極１０９を形成する。
次に、第１の加熱処理を行う。本実施の形態における第１の加熱処理は、上記実施の形
態における第１の加熱処理とは異なるものであり、当該加熱処理によって、図８（Ａ）に
示すように、表面に結晶粒が形成される酸化物半導体膜１５１を形成することができる。
本実施の形態では、抵抗発熱体などの発熱体からの熱伝導及び熱輻射の少なくとも一方に
よって被処理物を加熱する装置を用いて第１の加熱処理を行う。ここで、加熱処理の温度
は５００℃以上７００℃以下、好ましくは６５０℃以上７００℃以下とすることが好適で
ある。なお、加熱処理温度の上限に関し、発明の本質的な部分からの要求はないが、加熱
処理温度の上限は基板１０１の耐熱温度の範囲内とする必要がある。また、加熱処理の時
間は、１分以上１０分以下とすることが好適である。ＲＴＡ処理を適用することで、短時
間に加熱処理を行うことができるため、基板１０１に対する熱の影響を小さくすることが
できる。つまり、加熱処理を長時間行う場合と比較して、加熱処理温度の上限を引き上げ
ることが可能である。また、酸化物半導体膜の表面近傍に、所定の構造の結晶粒を選択的
に形成することが可能である。
態における第１の加熱処理とは異なるものであり、当該加熱処理によって、図８（Ａ）に
示すように、表面に結晶粒が形成される酸化物半導体膜１５１を形成することができる。
本実施の形態では、抵抗発熱体などの発熱体からの熱伝導及び熱輻射の少なくとも一方に
よって被処理物を加熱する装置を用いて第１の加熱処理を行う。ここで、加熱処理の温度
は５００℃以上７００℃以下、好ましくは６５０℃以上７００℃以下とすることが好適で
ある。なお、加熱処理温度の上限に関し、発明の本質的な部分からの要求はないが、加熱
処理温度の上限は基板１０１の耐熱温度の範囲内とする必要がある。また、加熱処理の時
間は、１分以上１０分以下とすることが好適である。ＲＴＡ処理を適用することで、短時
間に加熱処理を行うことができるため、基板１０１に対する熱の影響を小さくすることが
できる。つまり、加熱処理を長時間行う場合と比較して、加熱処理温度の上限を引き上げ
ることが可能である。また、酸化物半導体膜の表面近傍に、所定の構造の結晶粒を選択的
に形成することが可能である。
本実施の形態で用いることができる加熱装置としては、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍ
ａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）
装置などがある。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンア
ークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのラン
プから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置
は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、
または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍ
ａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）
装置などがある。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンア
ークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのラン
プから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置
は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、
または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した窒素または希ガ
スなどの不活性ガス雰囲気に基板を移動し、数分間加熱した後、高温に加熱した不活性ガ
ス中から基板を出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処
理が可能となる。
スなどの不活性ガス雰囲気に基板を移動し、数分間加熱した後、高温に加熱した不活性ガ
ス中から基板を出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処
理が可能となる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希
ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加
熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、
６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不
純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加
熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、
６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不
純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
なお、上記の加熱処理は、酸化物半導体膜１０７を形成した後であればいずれのタイミ
ングで行ってもよいが、脱水化または脱水素化を促進させるためには、酸化物半導体膜１
０７の表面に他の構成要素を設ける前に行うのが好適である。また、上記の加熱処理は、
一回に限らず、複数回行っても良い。
ングで行ってもよいが、脱水化または脱水素化を促進させるためには、酸化物半導体膜１
０７の表面に他の構成要素を設ける前に行うのが好適である。また、上記の加熱処理は、
一回に限らず、複数回行っても良い。
ここで、図８（Ａ）の破線部１５３の拡大図を図８（Ｂ）に示す。
酸化物半導体膜１５１は、非晶質を主たる構成とする非晶質領域１５５と、酸化物半導
体膜１５１の表面に形成される結晶粒１５７とを有する。また、結晶粒１５７は、表面か
らの距離（深さ）が２０ｎｍ以下の領域（表面近傍）に形成される。ただし、酸化物半導
体膜１５１の厚さが大きくなる場合にはこの限りではない。例えば、酸化物半導体膜１５
１の厚さが２００ｎｍ以上となる場合には、「表面の近傍（表面近傍）」とは、表面から
の距離（深さ）が酸化物半導体膜の厚さの１０％以下である領域をいう。
体膜１５１の表面に形成される結晶粒１５７とを有する。また、結晶粒１５７は、表面か
らの距離（深さ）が２０ｎｍ以下の領域（表面近傍）に形成される。ただし、酸化物半導
体膜１５１の厚さが大きくなる場合にはこの限りではない。例えば、酸化物半導体膜１５
１の厚さが２００ｎｍ以上となる場合には、「表面の近傍（表面近傍）」とは、表面から
の距離（深さ）が酸化物半導体膜の厚さの１０％以下である領域をいう。
ここで、非晶質領域１５５は、非晶質酸化物半導体膜を主たる構成としている。なお、
「主たる」とは、例えば、５０％以上を占める状態をいい、この場合には、非晶質酸化物
半導体膜が体積％（または重量％）で５０％以上を占める状態をいうものとする。つまり
、非晶質酸化物半導体膜以外にも、酸化物半導体膜の結晶などを含むことがあるが、その
含有率は体積％（または重量％）で５０％未満であることが望ましいがこれらの範囲に限
定される必要はない。
「主たる」とは、例えば、５０％以上を占める状態をいい、この場合には、非晶質酸化物
半導体膜が体積％（または重量％）で５０％以上を占める状態をいうものとする。つまり
、非晶質酸化物半導体膜以外にも、酸化物半導体膜の結晶などを含むことがあるが、その
含有率は体積％（または重量％）で５０％未満であることが望ましいがこれらの範囲に限
定される必要はない。
酸化物半導体膜の材料としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜を用いる場合に
は、上記の非晶質領域１５５の組成は、Ｚｎの含有量（原子％）が、ＩｎまたはＧａの含
有量（原子％）未満となるようにするのが好適である。このような組成とすることにより
、所定の組成の結晶粒１５７を形成することが容易になるためである。
は、上記の非晶質領域１５５の組成は、Ｚｎの含有量（原子％）が、ＩｎまたはＧａの含
有量（原子％）未満となるようにするのが好適である。このような組成とすることにより
、所定の組成の結晶粒１５７を形成することが容易になるためである。
この後、実施の形態４と同様に、ゲート絶縁膜と、ゲート電極として機能する第３の電
極を形成して薄膜トランジスタを作製する。
極を形成して薄膜トランジスタを作製する。
酸化物半導体膜１５１の表面はゲート絶縁膜と接するため、チャネルとなる。チャネル
となる領域に結晶粒を有することで、ソース、チャネル、及びドレイン間の抵抗が低減す
ると共に、キャリア移動度が上昇する。このため、当該酸化物半導体膜１５１を有する薄
膜トランジスタの電界効果移動度が上昇し、良好な電気特性を実現できる。
となる領域に結晶粒を有することで、ソース、チャネル、及びドレイン間の抵抗が低減す
ると共に、キャリア移動度が上昇する。このため、当該酸化物半導体膜１５１を有する薄
膜トランジスタの電界効果移動度が上昇し、良好な電気特性を実現できる。
また、結晶粒１５７は、非晶質領域１５５と比較して安定であるため、これを酸化物半
導体膜１５１の表面近傍に有することで、非晶質領域１５５に不純物（例えば水素、水、
水酸基または水素化物など）が取り込まれることを低減することが可能である。このため
、酸化物半導体膜１５１の信頼性を向上させることができる。
導体膜１５１の表面近傍に有することで、非晶質領域１５５に不純物（例えば水素、水、
水酸基または水素化物など）が取り込まれることを低減することが可能である。このため
、酸化物半導体膜１５１の信頼性を向上させることができる。
以上の工程により酸化物半導体膜中の水素の濃度を低減し、高純度化することができる
。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の
加熱処理で、少数キャリアの数が極端に少なく、バンドギャップの広い酸化物半導体膜を
形成することができる。このため、大面積基板を用いて薄膜トランジスタを作製すること
ができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化さ
れた酸化物半導体膜を用いることで、高精細化に適し、動作速度が速く、オン時には大電
流を流すことができ、オフ時にはほとんど電流を流さない薄膜トランジスタを作製するこ
とができる。
。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の
加熱処理で、少数キャリアの数が極端に少なく、バンドギャップの広い酸化物半導体膜を
形成することができる。このため、大面積基板を用いて薄膜トランジスタを作製すること
ができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化さ
れた酸化物半導体膜を用いることで、高精細化に適し、動作速度が速く、オン時には大電
流を流すことができ、オフ時にはほとんど電流を流さない薄膜トランジスタを作製するこ
とができる。
このような薄膜トランジスタのソースまたはドレインをゲートと接続させることで、逆
方向電流が非常に小さいダイオードを得ることができる。従って、本実施の形態によって
、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
方向電流が非常に小さいダイオードを得ることができる。従って、本実施の形態によって
、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
能である。
（実施の形態６）
本実施の形態では、図１に示すダイオード接続された薄膜トランジスタの作製工程であ
って、実施の形態４及び実施の形態５とは異なるものについて、図７を用いて説明する。
本実施の形態では、図１に示すダイオード接続された薄膜トランジスタの作製工程であ
って、実施の形態４及び実施の形態５とは異なるものについて、図７を用いて説明する。
実施の形態４と同様に、図７（Ａ）に示すように、基板１０１上に第１の電極１０５を
形成する。
形成する。
次に、図７（Ｂ）に示すように、第１の電極１０５上に酸化物半導体膜１０７及び第２
の電極１０９を形成する。
の電極１０９を形成する。
なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、第１の電極１０５の表面に付着しているゴミ
や酸化膜を除去することで、第１の電極１０５及び酸化物半導体膜の界面における抵抗を
低減することができるため好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウムなど
を用いてもよい。
てプラズマを発生させる逆スパッタを行い、第１の電極１０５の表面に付着しているゴミ
や酸化膜を除去することで、第１の電極１０５及び酸化物半導体膜の界面における抵抗を
低減することができるため好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウムなど
を用いてもよい。
基板１０１及び第１の電極１０５上にスパッタリング法により酸化物半導体膜を形成す
る。次に、酸化物半導体膜上に導電膜を形成する。
る。次に、酸化物半導体膜上に導電膜を形成する。
本実施の形態では、酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを
用いたスパッタリング法により形成する。本実施の形態では、減圧状態の処理室内に基板
を保持し、基板を室温または４００℃未満の温度に加熱する。そして、処理室内に残留す
る水素、水、水酸基または水素化物などを除去しつつ、水素、水、水酸基または水素化物
などが除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板１０１及び
第１の電極１０５上に酸化物半導体膜を形成する。処理室内に残留する水素、水、水酸基
または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水酸基また
は水素化物（より好ましくは炭素原子を含む化合物も）などが排気されるため、当該処理
室で形成した酸化物半導体膜に含まれる不純物の濃度を低減できる。また、クライオポン
プにより処理室内に残留する水素、水、水酸基または水素化物などを除去しながらスパッ
タ形成を行うことで、基板温度が室温から４００℃未満でも水素原子、水などの不純物を
低減した酸化物半導体膜を形成することができる。
用いたスパッタリング法により形成する。本実施の形態では、減圧状態の処理室内に基板
を保持し、基板を室温または４００℃未満の温度に加熱する。そして、処理室内に残留す
る水素、水、水酸基または水素化物などを除去しつつ、水素、水、水酸基または水素化物
などが除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板１０１及び
第１の電極１０５上に酸化物半導体膜を形成する。処理室内に残留する水素、水、水酸基
または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水酸基また
は水素化物（より好ましくは炭素原子を含む化合物も）などが排気されるため、当該処理
室で形成した酸化物半導体膜に含まれる不純物の濃度を低減できる。また、クライオポン
プにより処理室内に残留する水素、水、水酸基または水素化物などを除去しながらスパッ
タ形成を行うことで、基板温度が室温から４００℃未満でも水素原子、水などの不純物を
低減した酸化物半導体膜を形成することができる。
本実施の形態では、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直
流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下での成膜条件が適用
される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーテ
ィクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導
体膜は、好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半導体
膜材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下での成膜条件が適用
される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーテ
ィクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導
体膜は、好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半導体
膜材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
なお、酸化物半導体膜を形成する際のスパッタリング法及びスパッタリング装置は、絶
縁膜１０３に示したスパッタリング法を適宜用いることができる。
縁膜１０３に示したスパッタリング法を適宜用いることができる。
次に、第２の電極１０９となる導電膜を、第１の電極１０５の材料及び手法を用いて形
成する。
成する。
次に、実施の形態４と同様に、第２の電極１０９となる導電膜及び酸化物半導体膜１０
７となる酸化物半導体膜をエッチングして、島状の第２の電極１０９及び酸化物半導体膜
１０７を形成する。所望の形状の酸化物半導体膜１０７及び第２の電極１０９を形成する
ために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を
適宜調節する。
７となる酸化物半導体膜をエッチングして、島状の第２の電極１０９及び酸化物半導体膜
１０７を形成する。所望の形状の酸化物半導体膜１０７及び第２の電極１０９を形成する
ために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を
適宜調節する。
次に、図７（Ｃ）に示すように、実施の形態４と同様に、第１の電極１０５、酸化物半
導体膜１０７、第２の電極１０９上にゲート絶縁膜１１１を形成する。ゲート絶縁膜１１
１は、酸化物半導体膜１０７との界面特性が良好なものとすることが好ましく、μ波（２
．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法でゲート絶縁膜１１１を形成することで
、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。また、ゲート絶縁膜
として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法な
ど他の形成方法を適用することができる。
導体膜１０７、第２の電極１０９上にゲート絶縁膜１１１を形成する。ゲート絶縁膜１１
１は、酸化物半導体膜１０７との界面特性が良好なものとすることが好ましく、μ波（２
．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法でゲート絶縁膜１１１を形成することで
、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。また、ゲート絶縁膜
として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法な
ど他の形成方法を適用することができる。
なお、ゲート絶縁膜１１１を形成する前に逆スパッタを行い、少なくとも酸化物半導体
膜１０７の表面に付着しているレジスト残渣などを除去することが好ましい。
膜１０７の表面に付着しているレジスト残渣などを除去することが好ましい。
また、ゲート絶縁膜１１１を形成する前にＮ２Ｏ、Ｎ２、またはＡｒなどのガスを用い
たプラズマ処理によって露出している酸化物半導体膜の表面に付着した水素、水、水酸基
または水素化物などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズ
マ処理を行ってもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導
体膜の一部に接するゲート絶縁膜１１１を形成することが好ましい。
たプラズマ処理によって露出している酸化物半導体膜の表面に付着した水素、水、水酸基
または水素化物などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズ
マ処理を行ってもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導
体膜の一部に接するゲート絶縁膜１１１を形成することが好ましい。
また、ゲート絶縁膜１１１に、水素、水、水酸基または水素化物などがなるべく含まれ
ないようにするために、前処理として、スパッタリング装置の予備加熱室で第１の電極１
０５から第２の電極１０９まで形成された基板１０１を予備加熱し、基板１０１に吸着し
た水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。また
は、ゲート絶縁膜１１１を形成した後、基板１０１を、スパッタリング装置の予備加熱室
で予備加熱して、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を
脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃
以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段は
クライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
ないようにするために、前処理として、スパッタリング装置の予備加熱室で第１の電極１
０５から第２の電極１０９まで形成された基板１０１を予備加熱し、基板１０１に吸着し
た水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。また
は、ゲート絶縁膜１１１を形成した後、基板１０１を、スパッタリング装置の予備加熱室
で予備加熱して、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を
脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃
以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段は
クライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
ゲート絶縁膜１１１は、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１
０９側から酸化シリコン膜と窒化シリコン膜とを積層した構造とすることもできる。例え
ば、第１のゲート絶縁膜としてスパッタリング法により膜厚５ｎｍ以上３００ｎｍ以下の
酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート
絶縁膜として膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））
を積層して、ゲート絶縁膜とする。
０９側から酸化シリコン膜と窒化シリコン膜とを積層した構造とすることもできる。例え
ば、第１のゲート絶縁膜としてスパッタリング法により膜厚５ｎｍ以上３００ｎｍ以下の
酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート
絶縁膜として膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））
を積層して、ゲート絶縁膜とする。
次に、図７（Ｃ）に示すように、実施の形態４と同様に、ゲート絶縁膜１１１上にゲー
ト電極として機能する第３の電極１１３及び第３の電極１１５を形成する。
ト電極として機能する第３の電極１１３及び第３の電極１１５を形成する。
以上の工程で、水素濃度が低減された酸化物半導体膜１０７を有する薄膜トランジスタ
１３３を形成することができる。
１３３を形成することができる。
上記のように酸化物半導体膜を形成する際に、反応雰囲気中に残留する水素、水、水酸
基または水素化物などを除去することで、該酸化物半導体膜中の水素濃度を低減すること
ができる。それにより酸化物半導体膜の安定化を図ることができる。
基または水素化物などを除去することで、該酸化物半導体膜中の水素濃度を低減すること
ができる。それにより酸化物半導体膜の安定化を図ることができる。
次に、図７（Ｄ）に示すように、実施の形態４と同様に、ゲート絶縁膜１１１及び第３
の電極１１３及び第３の電極１１５上に絶縁膜１１７を形成した後、コンタクトホール１
１９、コンタクトホール１２１、及びコンタクトホール１２３を形成する。
の電極１１３及び第３の電極１１５上に絶縁膜１１７を形成した後、コンタクトホール１
１９、コンタクトホール１２１、及びコンタクトホール１２３を形成する。
次に、図７（Ｅ）に示すように、実施の形態４と同様に、配線１２５及び配線１３１を
形成する。
形成する。
絶縁膜１１７の形成後、さらに、実施の形態４と同様に、大気中、１００℃以上２００
℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理によって、
ノーマリーオフとなる薄膜トランジスタを得ることができる。よって半導体装置の信頼性
を向上できる。
℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理によって、
ノーマリーオフとなる薄膜トランジスタを得ることができる。よって半導体装置の信頼性
を向上できる。
なお、第３の電極１１３及び第３の電極１１５及び配線１２５及び配線１３１の間に平
坦化のための平坦化絶縁膜を設けてもよい。
坦化のための平坦化絶縁膜を設けてもよい。
上記のように酸化物半導体膜を形成するに際し、反応雰囲気中に残留する水素、水、水
酸基または水素化物などを除去することで、該酸化物半導体膜中の水素の濃度を低減し、
高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。ま
た、ガラス転移温度以下の加熱処理で、少数キャリアの数が極端に少なく、バンドギャッ
プの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いて薄膜ト
ランジスタを作製することができるため、量産性を高めることができる。また、当該水素
濃度が低減され高純度化された酸化物半導体膜を用いることで、高精細化に適し、動作速
度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さない薄膜
トランジスタを作製することができる。
酸基または水素化物などを除去することで、該酸化物半導体膜中の水素の濃度を低減し、
高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。ま
た、ガラス転移温度以下の加熱処理で、少数キャリアの数が極端に少なく、バンドギャッ
プの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いて薄膜ト
ランジスタを作製することができるため、量産性を高めることができる。また、当該水素
濃度が低減され高純度化された酸化物半導体膜を用いることで、高精細化に適し、動作速
度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さない薄膜
トランジスタを作製することができる。
このような薄膜トランジスタのソースまたはドレインをゲートと接続させることで、逆
方向電流が非常に小さいダイオードを得ることができる。従って、本実施の形態によって
、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
方向電流が非常に小さいダイオードを得ることができる。従って、本実施の形態によって
、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
能である。
（実施の形態７）
上記実施の形態にて説明したダイオードは、半導体装置に適用することができる。半導
体装置として、例えば表示装置を挙げることができる。
上記実施の形態にて説明したダイオードは、半導体装置に適用することができる。半導
体装置として、例えば表示装置を挙げることができる。
本発明の一態様である表示装置の構成について、図９を参照して説明する。図９は、表
示装置が形成された基板２００の上面図を示す。基板２００上には、画素部２０１が形成
されている。また、入力端子２０２及び入力端子２０３は、基板２００上に形成された画
素回路に対して画像を表示するための信号及び電源電力を供給する。
示装置が形成された基板２００の上面図を示す。基板２００上には、画素部２０１が形成
されている。また、入力端子２０２及び入力端子２０３は、基板２００上に形成された画
素回路に対して画像を表示するための信号及び電源電力を供給する。
なお、本発明の一態様である表示装置は、図９に示す形態に限定されない。すなわち、
基板２００上には、走査線駆動回路及び信号線駆動回路の一方または双方が形成されてい
てもよい。
基板２００上には、走査線駆動回路及び信号線駆動回路の一方または双方が形成されてい
てもよい。
そして、基板２００上に形成された走査線側の入力端子２０２及び信号線側の入力端子
２０３と、画素部２０１とは、縦横に延びた配線によって接続されており、該配線は保護
回路２０４〜２０７に接続されている。
２０３と、画素部２０１とは、縦横に延びた配線によって接続されており、該配線は保護
回路２０４〜２０７に接続されている。
画素部２０１と、入力端子２０２とは、配線２０９によって接続されている。保護回路
２０４は、画素部２０１と、入力端子２０２との間に配設され、配線２０９に接続されて
いる。保護回路２０４を設けることによって、画素部２０１が有する薄膜トランジスタ等
の各種半導体素子を保護することができ、これらが劣化し、または破壊することを防止で
きる。なお、配線２０９は、図中では一の配線を指し示しているが、配線２０９と平行に
設けられている複数の配線のすべてが配線２０９と同様の接続関係を有する。なお、配線
２０９は、走査線として機能するものである。
２０４は、画素部２０１と、入力端子２０２との間に配設され、配線２０９に接続されて
いる。保護回路２０４を設けることによって、画素部２０１が有する薄膜トランジスタ等
の各種半導体素子を保護することができ、これらが劣化し、または破壊することを防止で
きる。なお、配線２０９は、図中では一の配線を指し示しているが、配線２０９と平行に
設けられている複数の配線のすべてが配線２０９と同様の接続関係を有する。なお、配線
２０９は、走査線として機能するものである。
なお、走査線側には、入力端子２０２と画素部２０１との間に設けられている保護回路
２０４のみならず、画素部２０１を挟んで入力端子２０２の反対側にも保護回路が設けら
れていても良い（図９の保護回路２０５を参照）。
２０４のみならず、画素部２０１を挟んで入力端子２０２の反対側にも保護回路が設けら
れていても良い（図９の保護回路２０５を参照）。
一方で、画素部２０１と、入力端子２０３とは配線２０８によって接続されている。保
護回路２０６は、画素部２０１と、入力端子２０３との間に配設され、配線２０８に接続
されている。保護回路２０６を設けることによって、画素部２０１が有する薄膜トランジ
スタ等の各種半導体素子を保護することができ、これらが劣化し、または破壊されること
を防止できる。なお、配線２０８は、図中では一の配線を指し示しているが、配線２０８
と平行に設けられている複数の配線のすべてが配線２０８と同様の接続関係を有する。な
お、配線２０８は、信号線として機能するものである。
護回路２０６は、画素部２０１と、入力端子２０３との間に配設され、配線２０８に接続
されている。保護回路２０６を設けることによって、画素部２０１が有する薄膜トランジ
スタ等の各種半導体素子を保護することができ、これらが劣化し、または破壊されること
を防止できる。なお、配線２０８は、図中では一の配線を指し示しているが、配線２０８
と平行に設けられている複数の配線のすべてが配線２０８と同様の接続関係を有する。な
お、配線２０８は、信号線として機能するものである。
なお、信号線側には、入力端子２０３と画素部２０１との間に設けられている保護回路
２０６のみならず、画素部２０１を挟んで入力端子２０３の反対側にも設けられていても
良い（図９の保護回路２０７を参照）。
２０６のみならず、画素部２０１を挟んで入力端子２０３の反対側にも設けられていても
良い（図９の保護回路２０７を参照）。
なお、保護回路２０４〜２０７は全て設ける必要はない。しかし、少なくとも保護回路
２０４は設ける必要がある。走査線に過大な電流が生じることで、画素部２０１が有する
薄膜トランジスタのゲート絶縁層が破壊され、多数の点欠陥を生じうるからである。
２０４は設ける必要がある。走査線に過大な電流が生じることで、画素部２０１が有する
薄膜トランジスタのゲート絶縁層が破壊され、多数の点欠陥を生じうるからである。
また、保護回路２０４のみならず保護回路２０６を設けることで信号線に過大な電流が
生じることを防止できる。そのため、保護回路２０４のみを設ける場合と比較して信頼性
が向上し、歩留まりが向上する。保護回路２０６を有することで、薄膜トランジスタ形成
後のラビング工程等にて生じうる、静電気による破壊を防止することもできる。
生じることを防止できる。そのため、保護回路２０４のみを設ける場合と比較して信頼性
が向上し、歩留まりが向上する。保護回路２０６を有することで、薄膜トランジスタ形成
後のラビング工程等にて生じうる、静電気による破壊を防止することもできる。
更には、保護回路２０５及び保護回路２０７を有することで、信頼性を更に向上させる
ことができる。また、歩留まりを高くすることができる。保護回路２０５及び保護回路２
０７は、入力端子２０２及び入力端子２０３とは反対側に設けられている。そのため、こ
れらは表示装置の作製工程（例えば、液晶表示装置の作製工程におけるラビング工程）中
において生じる、各種半導体素子の劣化及び破壊を防止することに寄与する。
ことができる。また、歩留まりを高くすることができる。保護回路２０５及び保護回路２
０７は、入力端子２０２及び入力端子２０３とは反対側に設けられている。そのため、こ
れらは表示装置の作製工程（例えば、液晶表示装置の作製工程におけるラビング工程）中
において生じる、各種半導体素子の劣化及び破壊を防止することに寄与する。
なお、図９では、基板２００とは別に形成した信号線駆動回路及び走査線駆動回路をＣ
ＯＧ方式やＴＡＢ方式等の公知の方式により基板２００に実装する。しかし、これに限定
されず、走査線駆動回路と画素部とを基板２００上に形成し、信号線駆動回路は別に形成
したものを実装してもよい。または、走査線駆動回路の一部或いは信号線駆動回路の一部
を、画素部２０１と共に基板２００上に形成し、走査線駆動回路の他の部分或いは信号線
駆動回路の他の部分を実装するようにしても良い。走査線駆動回路の一部が画素部２０１
と走査線側の入力端子２０２との間に設けられている場合には、走査線側の入力端子２０
２と基板２００上の走査線駆動回路の一部との間に保護回路を設けても良いし、走査線駆
動回路の一部と画素部２０１との間に保護回路を設けても良いし、これらの双方に保護回
路を設けても良い。また、信号線駆動回路の一部が画素部２０１と信号線側の入力端子２
０３との間に設けられている場合には、信号線側の入力端子２０３と基板２００上の信号
線駆動回路の一部との間に保護回路を設けても良いし、信号線駆動回路の一部と画素部２
０１との間に保護回路を設けても良いし、これらの双方に保護回路を設けても良い。つま
り、駆動回路の形態は様々であるため、保護回路はその形態に合わせて設ける数と場所を
定める。
ＯＧ方式やＴＡＢ方式等の公知の方式により基板２００に実装する。しかし、これに限定
されず、走査線駆動回路と画素部とを基板２００上に形成し、信号線駆動回路は別に形成
したものを実装してもよい。または、走査線駆動回路の一部或いは信号線駆動回路の一部
を、画素部２０１と共に基板２００上に形成し、走査線駆動回路の他の部分或いは信号線
駆動回路の他の部分を実装するようにしても良い。走査線駆動回路の一部が画素部２０１
と走査線側の入力端子２０２との間に設けられている場合には、走査線側の入力端子２０
２と基板２００上の走査線駆動回路の一部との間に保護回路を設けても良いし、走査線駆
動回路の一部と画素部２０１との間に保護回路を設けても良いし、これらの双方に保護回
路を設けても良い。また、信号線駆動回路の一部が画素部２０１と信号線側の入力端子２
０３との間に設けられている場合には、信号線側の入力端子２０３と基板２００上の信号
線駆動回路の一部との間に保護回路を設けても良いし、信号線駆動回路の一部と画素部２
０１との間に保護回路を設けても良いし、これらの双方に保護回路を設けても良い。つま
り、駆動回路の形態は様々であるため、保護回路はその形態に合わせて設ける数と場所を
定める。
次に、図９における保護回路２０４〜２０７に用いられる保護回路の具体的な回路構成
の例について、図１０を参照して説明する。以下の説明ではｎ型トランジスタを設ける場
合についてのみ説明する。
の例について、図１０を参照して説明する。以下の説明ではｎ型トランジスタを設ける場
合についてのみ説明する。
図１０（Ａ）に示す保護回路は、複数の薄膜トランジスタを用いた保護ダイオード２１
１〜２１４を有する。保護ダイオード２１１は、直列に接続されたｎ型薄膜トランジスタ
２１１ａ及びｎ型薄膜トランジスタ２１１ｂを有している。そして、ｎ型薄膜トランジス
タ２１１ａのソース電極及びドレイン電極の一方は、ｎ型薄膜トランジスタ２１１ａ及び
ｎ型薄膜トランジスタ２１１ｂのゲート電極と接続され、且つ電位Ｖｓｓに保たれている
。ｎ型薄膜トランジスタ２１１ａのソース電極及びドレイン電極の他方は、ｎ型薄膜トラ
ンジスタ２１１ｂのソース電極及びドレイン電極の一方に接続されている。ｎ型薄膜トラ
ンジスタ２１１ｂのソース電極及びドレイン電極の他方は保護ダイオード２１２に接続さ
れている。そして、他の保護ダイオード２１２〜２１４も保護ダイオード２１１と同様に
、それぞれ直列に接続された複数の薄膜トランジスタを有し、且つ直列に接続された複数
の薄膜トランジスタの一端は、複数の薄膜トランジスタのゲート電極と接続されている。
１〜２１４を有する。保護ダイオード２１１は、直列に接続されたｎ型薄膜トランジスタ
２１１ａ及びｎ型薄膜トランジスタ２１１ｂを有している。そして、ｎ型薄膜トランジス
タ２１１ａのソース電極及びドレイン電極の一方は、ｎ型薄膜トランジスタ２１１ａ及び
ｎ型薄膜トランジスタ２１１ｂのゲート電極と接続され、且つ電位Ｖｓｓに保たれている
。ｎ型薄膜トランジスタ２１１ａのソース電極及びドレイン電極の他方は、ｎ型薄膜トラ
ンジスタ２１１ｂのソース電極及びドレイン電極の一方に接続されている。ｎ型薄膜トラ
ンジスタ２１１ｂのソース電極及びドレイン電極の他方は保護ダイオード２１２に接続さ
れている。そして、他の保護ダイオード２１２〜２１４も保護ダイオード２１１と同様に
、それぞれ直列に接続された複数の薄膜トランジスタを有し、且つ直列に接続された複数
の薄膜トランジスタの一端は、複数の薄膜トランジスタのゲート電極と接続されている。
なお、保護ダイオード２１１〜２１４のそれぞれが有する薄膜トランジスタの数及び極
性は、図１０（Ａ）に示す構成に限定されない。例えば、保護ダイオード２１１は、直列
に接続された三つの薄膜トランジスタにより構成されていてもよい。
性は、図１０（Ａ）に示す構成に限定されない。例えば、保護ダイオード２１１は、直列
に接続された三つの薄膜トランジスタにより構成されていてもよい。
そして、保護ダイオード２１１〜２１４は順に直列に接続されており、且つ保護ダイオ
ード２１２と保護ダイオード２１３の間は、配線２１５に接続されている。なお、配線２
１５は、保護対象となる半導体素子に電気的に接続されているものである。なお、配線２
１５と接続する配線は、保護ダイオード２１２と保護ダイオード２１３との間の配線に限
定されない。即ち、配線２１５は、保護ダイオード２１１と保護ダイオード２１２との間
に接続されていても良いし、保護ダイオード２１３と保護ダイオード２１４との間に接続
されていても良い。
ード２１２と保護ダイオード２１３の間は、配線２１５に接続されている。なお、配線２
１５は、保護対象となる半導体素子に電気的に接続されているものである。なお、配線２
１５と接続する配線は、保護ダイオード２１２と保護ダイオード２１３との間の配線に限
定されない。即ち、配線２１５は、保護ダイオード２１１と保護ダイオード２１２との間
に接続されていても良いし、保護ダイオード２１３と保護ダイオード２１４との間に接続
されていても良い。
そして、保護ダイオード２１４の一端は電源電位Ｖｄｄに保たれている。また、保護ダ
イオード２１１〜２１４のそれぞれは、逆方向バイアスの電圧がかかるように接続されて
いる。
イオード２１１〜２１４のそれぞれは、逆方向バイアスの電圧がかかるように接続されて
いる。
図１０（Ｂ）に示す保護回路は、保護ダイオード２２０、保護ダイオード２２１、容量
素子２２２、容量素子２２３及び抵抗素子２２４を有する。抵抗素子２２４は２端子の抵
抗であり、その一端には配線２２５から電位Ｖｉｎが供給され、他端には電位Ｖｓｓが供
給される。抵抗素子２２４は、電位Ｖｉｎが供給されなくなったときに配線２２５の電位
をＶｓｓにするために設けられており、その抵抗値は配線２２５の配線抵抗よりも十分に
大きくなるように設定する。保護ダイオード２２０及び保護ダイオード２２１は、ダイオ
ード接続されたｎ型薄膜トランジスタを用いている。
素子２２２、容量素子２２３及び抵抗素子２２４を有する。抵抗素子２２４は２端子の抵
抗であり、その一端には配線２２５から電位Ｖｉｎが供給され、他端には電位Ｖｓｓが供
給される。抵抗素子２２４は、電位Ｖｉｎが供給されなくなったときに配線２２５の電位
をＶｓｓにするために設けられており、その抵抗値は配線２２５の配線抵抗よりも十分に
大きくなるように設定する。保護ダイオード２２０及び保護ダイオード２２１は、ダイオ
ード接続されたｎ型薄膜トランジスタを用いている。
なお、図１０に示す保護ダイオードは、更に複数の薄膜トランジスタを直列に接続した
ものであっても良い。
ものであっても良い。
ここで、図１０に示す保護回路が動作する場合について考える。このとき、保護ダイオ
ード２１１、２１２、２２１、２３０、２３１、２３４、２３５のソース電極及びドレイ
ン電極において、電位Ｖｓｓに保持される側がドレイン電極である。また他方はソース電
極となる。保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７の
ソース電極及びドレイン電極において、電位Ｖｄｄに保持される側をソース電極とし、他
方がドレイン電極となる。また、保護ダイオードを構成する薄膜トランジスタのしきい値
電圧をＶｔｈと示す。
ード２１１、２１２、２２１、２３０、２３１、２３４、２３５のソース電極及びドレイ
ン電極において、電位Ｖｓｓに保持される側がドレイン電極である。また他方はソース電
極となる。保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７の
ソース電極及びドレイン電極において、電位Ｖｄｄに保持される側をソース電極とし、他
方がドレイン電極となる。また、保護ダイオードを構成する薄膜トランジスタのしきい値
電圧をＶｔｈと示す。
また、保護ダイオード２１１、２１２、２２１、２３０、２３１、２３４、２３５は電
位Ｖｉｎが電位Ｖｓｓより高いときに逆方向バイアスの電圧がかかり、電流が流れにくい
。一方、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７は、
電位Ｖｉｎが電位Ｖｄｄより低いときに逆方向バイアスの電圧がかかり、電流が流れにく
い。
位Ｖｉｎが電位Ｖｓｓより高いときに逆方向バイアスの電圧がかかり、電流が流れにくい
。一方、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７は、
電位Ｖｉｎが電位Ｖｄｄより低いときに逆方向バイアスの電圧がかかり、電流が流れにく
い。
ここでは、電位Ｖｏｕｔが概ね電位Ｖｓｓと電位Ｖｄｄの間となるように設けられた保
護回路の動作について説明する。
護回路の動作について説明する。
まず、電位Ｖｉｎが電位Ｖｄｄよりも高い場合を考える。電位Ｖｉｎが電位Ｖｄｄより
も高い場合、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７
のゲート電極とソース電極間の電位差Ｖｇｓ＝Ｖｉｎ−Ｖｄｄ＞Ｖｔｈのときに、当該ｎ
型薄膜トランジスタはオンする。ここでは、Ｖｉｎが異常に高い場合を想定しているため
、当該ｎ型薄膜トランジスタはオンする。このとき、保護ダイオード２１１、２１２、２
２１、２３０、２３１、２３４、２３５が有するｎ型薄膜トランジスタは、オフする。そ
うすると、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７を
介して、Ｖｏｕｔの電位がＶｄｄとなる。従って、ノイズ等により電位Ｖｉｎが電位Ｖｄ
ｄよりも異常に高くなったとしても、Ｖｏｕｔの電位は、電位Ｖｄｄよりも高くなること
はない。
も高い場合、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７
のゲート電極とソース電極間の電位差Ｖｇｓ＝Ｖｉｎ−Ｖｄｄ＞Ｖｔｈのときに、当該ｎ
型薄膜トランジスタはオンする。ここでは、Ｖｉｎが異常に高い場合を想定しているため
、当該ｎ型薄膜トランジスタはオンする。このとき、保護ダイオード２１１、２１２、２
２１、２３０、２３１、２３４、２３５が有するｎ型薄膜トランジスタは、オフする。そ
うすると、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７を
介して、Ｖｏｕｔの電位がＶｄｄとなる。従って、ノイズ等により電位Ｖｉｎが電位Ｖｄ
ｄよりも異常に高くなったとしても、Ｖｏｕｔの電位は、電位Ｖｄｄよりも高くなること
はない。
一方で、電位Ｖｉｎが電位Ｖｓｓよりも低い場合には、保護ダイオード２１１、２１２
、２２１、２３０、２３１、２３４、２３５のゲート電極とソース電極間の電位差Ｖｇｓ
＝Ｖｓｓ−Ｖｉｎ＞Ｖｔｈのときに、当該ｎ型薄膜トランジスタはオンする。ここでは、
Ｖｉｎが異常に低い場合を想定しているため、ｎ型薄膜トランジスタはオンする。このと
き、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７が有する
ｎ型薄膜トランジスタはオフする。そうすると、保護ダイオード２１１、２１２、２２１
、２３０、２３１、２３４、２３５を介して、Ｖｏｕｔの電位がＶｓｓとなる。従って、
ノイズ等により、電位Ｖｉｎが電位Ｖｓｓより異常に低くなったとしても、Ｖｏｕｔの電
位は、電位Ｖｓｓよりも低くなることはない。さらに、容量素子２２２、２２３は、入力
電位Ｖｉｎが有するパルス状のノイズを鈍らせ、ノイズによる電位の急峻な変化を緩和す
る働きをする。
、２２１、２３０、２３１、２３４、２３５のゲート電極とソース電極間の電位差Ｖｇｓ
＝Ｖｓｓ−Ｖｉｎ＞Ｖｔｈのときに、当該ｎ型薄膜トランジスタはオンする。ここでは、
Ｖｉｎが異常に低い場合を想定しているため、ｎ型薄膜トランジスタはオンする。このと
き、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７が有する
ｎ型薄膜トランジスタはオフする。そうすると、保護ダイオード２１１、２１２、２２１
、２３０、２３１、２３４、２３５を介して、Ｖｏｕｔの電位がＶｓｓとなる。従って、
ノイズ等により、電位Ｖｉｎが電位Ｖｓｓより異常に低くなったとしても、Ｖｏｕｔの電
位は、電位Ｖｓｓよりも低くなることはない。さらに、容量素子２２２、２２３は、入力
電位Ｖｉｎが有するパルス状のノイズを鈍らせ、ノイズによる電位の急峻な変化を緩和す
る働きをする。
なお、電位Ｖｉｎが、Ｖｓｓ−ＶｔｈからＶｄｄ＋Ｖｔｈの間の場合には、すべての保
護ダイオードが有するｎ型薄膜トランジスタがオフとなり、電位Ｖｉｎが電位Ｖｏｕｔへ
入力される。
護ダイオードが有するｎ型薄膜トランジスタがオフとなり、電位Ｖｉｎが電位Ｖｏｕｔへ
入力される。
以上説明したように保護回路を配置することで、Ｖｏｕｔの電位は、概ね電位Ｖｓｓと
電位Ｖｄｄの間に保たれることになる。従って、Ｖｏｕｔがこの範囲から大きく外れる電
位となることを防止することができる。つまり、Ｖｏｕｔが異常に高い電位または異常に
低い電位となることを防止し、当該保護回路の後段の回路が破壊されまたは劣化すること
を防止し、後段の回路を保護することができる。
電位Ｖｄｄの間に保たれることになる。従って、Ｖｏｕｔがこの範囲から大きく外れる電
位となることを防止することができる。つまり、Ｖｏｕｔが異常に高い電位または異常に
低い電位となることを防止し、当該保護回路の後段の回路が破壊されまたは劣化すること
を防止し、後段の回路を保護することができる。
さらに、図１０（Ｂ）に示すように、入力端子に抵抗素子２２４を有する保護回路を設
けることで、信号が入力されていないときに、信号が与えられる全ての配線の電位を、一
定（ここでは電位Ｖｓｓ）とすることができる。つまり信号が入力されていないときは、
配線同士をショートさせることができるショートリングとしての機能も有する。そのため
、配線間に生じる電位差に起因する静電破壊を防止することができる。また、抵抗素子２
２４の抵抗値が配線抵抗に対して十分に大きいので、信号の入力時に、配線に与えられる
信号が電位Ｖｓｓまで降下することを防止することができる。
けることで、信号が入力されていないときに、信号が与えられる全ての配線の電位を、一
定（ここでは電位Ｖｓｓ）とすることができる。つまり信号が入力されていないときは、
配線同士をショートさせることができるショートリングとしての機能も有する。そのため
、配線間に生じる電位差に起因する静電破壊を防止することができる。また、抵抗素子２
２４の抵抗値が配線抵抗に対して十分に大きいので、信号の入力時に、配線に与えられる
信号が電位Ｖｓｓまで降下することを防止することができる。
ここで、一例として、図１０（Ｂ）の保護ダイオード２２０及び保護ダイオード２２１
に閾値電圧Ｖｔｈ＝０のｎ型薄膜トランジスタを用いた場合について説明する。
に閾値電圧Ｖｔｈ＝０のｎ型薄膜トランジスタを用いた場合について説明する。
まず、Ｖｉｎ＞Ｖｄｄの場合には、保護ダイオード２２０はＶｇｓ＝Ｖｉｎ−Ｖｄｄ＞
０となり、オンする。保護ダイオード２２１はオフする。従って、配線２２５の電位はＶ
ｄｄとなり、Ｖｏｕｔ＝Ｖｄｄとなる。
０となり、オンする。保護ダイオード２２１はオフする。従って、配線２２５の電位はＶ
ｄｄとなり、Ｖｏｕｔ＝Ｖｄｄとなる。
一方で、Ｖｉｎ＜Ｖｓｓの場合には、保護ダイオード２２０はオフする。保護ダイオー
ド２２１はＶｇｓ＝Ｖｓｓ−Ｖｉｎ＞０となり、オンする。従って、配線２２５の電位は
Ｖｓｓとなり、Ｖｏｕｔ＝Ｖｓｓとなる。
ド２２１はＶｇｓ＝Ｖｓｓ−Ｖｉｎ＞０となり、オンする。従って、配線２２５の電位は
Ｖｓｓとなり、Ｖｏｕｔ＝Ｖｓｓとなる。
このように、Ｖｉｎ＜ＶｓｓまたはＶｄｄ＜Ｖｉｎとなる場合であっても、Ｖｓｓ＜Ｖ
ｏｕｔ＜Ｖｄｄの範囲で動作させることができる。従って、Ｖｉｎが過大な場合または過
小な場合であっても、Ｖｏｕｔが過大になりまたは過小となることを防止することができ
る。従って、例えばノイズ等により、電位Ｖｉｎが電位Ｖｓｓより低くなる場合であって
も、配線２２５の電位は、電位Ｖｓｓよりも遙かに低くなることはない。さらに、容量素
子２２２及び容量素子２２３は、入力電位Ｖｉｎが有するパルス状のノイズを鈍らせ、電
位の急峻な変化を緩和する働きをする。
ｏｕｔ＜Ｖｄｄの範囲で動作させることができる。従って、Ｖｉｎが過大な場合または過
小な場合であっても、Ｖｏｕｔが過大になりまたは過小となることを防止することができ
る。従って、例えばノイズ等により、電位Ｖｉｎが電位Ｖｓｓより低くなる場合であって
も、配線２２５の電位は、電位Ｖｓｓよりも遙かに低くなることはない。さらに、容量素
子２２２及び容量素子２２３は、入力電位Ｖｉｎが有するパルス状のノイズを鈍らせ、電
位の急峻な変化を緩和する働きをする。
以上説明したように保護回路を配置することで、配線２２５の電位は、電位Ｖｓｓと電
位Ｖｄｄの間に概ね保たれることになる。従って、配線２２５がこの範囲から大きくはず
れた電位となることを防止することができ、当該保護回路の後段の回路（入力部がＶｏｕ
ｔに電気的に接続された回路）を破壊または劣化から保護することができる。さらに、入
力端子に保護回路を設けることで、信号が入力されていないときに、信号が与えられる全
ての配線の電位を、一定（ここでは電位Ｖｓｓ）に保つことができる。つまり、信号が入
力されていないときは、配線同士をショートさせることができるショートリングとしての
機能も有する。そのため、配線間に生じる電位差に起因する静電破壊を防止することがで
きる。また、抵抗素子２２４の抵抗値が十分に大きいので、信号の入力時には、配線２２
５に与えられる信号の電位の低下を防止できる。
位Ｖｄｄの間に概ね保たれることになる。従って、配線２２５がこの範囲から大きくはず
れた電位となることを防止することができ、当該保護回路の後段の回路（入力部がＶｏｕ
ｔに電気的に接続された回路）を破壊または劣化から保護することができる。さらに、入
力端子に保護回路を設けることで、信号が入力されていないときに、信号が与えられる全
ての配線の電位を、一定（ここでは電位Ｖｓｓ）に保つことができる。つまり、信号が入
力されていないときは、配線同士をショートさせることができるショートリングとしての
機能も有する。そのため、配線間に生じる電位差に起因する静電破壊を防止することがで
きる。また、抵抗素子２２４の抵抗値が十分に大きいので、信号の入力時には、配線２２
５に与えられる信号の電位の低下を防止できる。
図１０（Ｃ）に示す保護回路は、保護ダイオード２２０及び保護ダイオード２２１を、
それぞれ２つのｎ型薄膜トランジスタで代用したものである。
それぞれ２つのｎ型薄膜トランジスタで代用したものである。
なお、図１０（Ｂ）及び図１０（Ｃ）に示す保護回路は、保護ダイオードとしてダイオ
ード接続されたｎ型薄膜トランジスタを用いているが、これに限定されない。
ード接続されたｎ型薄膜トランジスタを用いているが、これに限定されない。
また、図１０（Ｄ）に示す保護回路は、保護ダイオード２３０〜２３７と、抵抗素子２
３８と、を有する。抵抗素子２３８は配線２３９Ａと配線２３９Ｂの間に直列に接続され
ている。保護ダイオード２３０〜２３３のそれぞれは、ダイオード接続されたｎ型薄膜ト
ランジスタを用いており、保護ダイオード２３４〜２３７のそれぞれは、ダイオード接続
されたｎ型薄膜トランジスタを用いている。
３８と、を有する。抵抗素子２３８は配線２３９Ａと配線２３９Ｂの間に直列に接続され
ている。保護ダイオード２３０〜２３３のそれぞれは、ダイオード接続されたｎ型薄膜ト
ランジスタを用いており、保護ダイオード２３４〜２３７のそれぞれは、ダイオード接続
されたｎ型薄膜トランジスタを用いている。
保護ダイオード２３０と保護ダイオード２３１は直列に接続されており、一端は電位Ｖ
ｓｓに保持され、他端は電位Ｖｉｎの配線２３９Ａに接続されている。保護ダイオード２
３２と保護ダイオード２３３は直列に接続されており、一端は電位Ｖｄｄに保持され、他
端は電位Ｖｉｎの配線２３９Ａに接続されている。保護ダイオード２３４と保護ダイオー
ド２３５は直列に接続されており、一端は電位Ｖｓｓに保持され、他端は電位Ｖｏｕｔの
配線２３９Ｂに接続されている。保護ダイオード２３６と保護ダイオード２３７は直列に
接続されており、一端は電位Ｖｄｄに保持され、他端は電位Ｖｏｕｔの配線２３９Ｂに接
続されている。
ｓｓに保持され、他端は電位Ｖｉｎの配線２３９Ａに接続されている。保護ダイオード２
３２と保護ダイオード２３３は直列に接続されており、一端は電位Ｖｄｄに保持され、他
端は電位Ｖｉｎの配線２３９Ａに接続されている。保護ダイオード２３４と保護ダイオー
ド２３５は直列に接続されており、一端は電位Ｖｓｓに保持され、他端は電位Ｖｏｕｔの
配線２３９Ｂに接続されている。保護ダイオード２３６と保護ダイオード２３７は直列に
接続されており、一端は電位Ｖｄｄに保持され、他端は電位Ｖｏｕｔの配線２３９Ｂに接
続されている。
また、図１０（Ｅ）に示す保護回路は、抵抗素子２４０と、抵抗素子２４１と、保護ダ
イオード２４２と、を有する。図１０（Ｅ）では、保護ダイオード２４２としてダイオー
ド接続されたｎ型薄膜トランジスタを用いているが、これに限定されない。ダイオード接
続された複数の薄膜トランジスタを用いても良い。抵抗素子２４０と、抵抗素子２４１と
、保護ダイオード２４２は、配線２４３に直列に接続されている。
イオード２４２と、を有する。図１０（Ｅ）では、保護ダイオード２４２としてダイオー
ド接続されたｎ型薄膜トランジスタを用いているが、これに限定されない。ダイオード接
続された複数の薄膜トランジスタを用いても良い。抵抗素子２４０と、抵抗素子２４１と
、保護ダイオード２４２は、配線２４３に直列に接続されている。
抵抗素子２４０及び抵抗素子２４１によって、配線２４３の電位の急激な変動を緩和し
、半導体素子の劣化または破壊を防止することができる。また、保護ダイオード２４２に
よって、電位の変動により配線２４３に逆方向バイアスの電流が流れることを防止するこ
とができる。
、半導体素子の劣化または破壊を防止することができる。また、保護ダイオード２４２に
よって、電位の変動により配線２４３に逆方向バイアスの電流が流れることを防止するこ
とができる。
なお、図１０（Ａ）に示す保護回路は、図１０（Ｆ）に示す構成に置き換えることも可
能である。図１０（Ｆ）は、図１０（Ａ）に示した保護ダイオード２１１及び保護ダイオ
ード２１２を保護ダイオード２１６に、保護ダイオード２１３及び保護ダイオード２１４
を保護ダイオード２１７に置き換えた構成を示している。特に、上記実施の形態で説明し
たダイオードは、耐圧が高いため、図１０（Ｆ）のような構成を用いることができる。
能である。図１０（Ｆ）は、図１０（Ａ）に示した保護ダイオード２１１及び保護ダイオ
ード２１２を保護ダイオード２１６に、保護ダイオード２１３及び保護ダイオード２１４
を保護ダイオード２１７に置き換えた構成を示している。特に、上記実施の形態で説明し
たダイオードは、耐圧が高いため、図１０（Ｆ）のような構成を用いることができる。
なお、抵抗素子のみを配線に直列に接続する場合には、配線の電位の急激な変動を緩和
し、半導体素子の劣化または破壊を防止することができる。また、保護ダイオードのみを
配線に直列に接続する場合、電位の変動により配線に逆方向の電流が流れるのを防ぐこと
ができる。
し、半導体素子の劣化または破壊を防止することができる。また、保護ダイオードのみを
配線に直列に接続する場合、電位の変動により配線に逆方向の電流が流れるのを防ぐこと
ができる。
なお、本発明の一態様である表示装置に設けられる保護回路は図１０に示す構成に限定
されるものではなく、同様の働きをする回路構成であれば、適宜設計変更が可能である。
されるものではなく、同様の働きをする回路構成であれば、適宜設計変更が可能である。
（実施の形態８）
実施の形態７で説明した保護回路を有する表示装置は、電子機器に適用することができ
る。
実施の形態７で説明した保護回路を有する表示装置は、電子機器に適用することができ
る。
実施の形態７の表示装置を表示部に適用した電子機器として、例えば、ビデオカメラ、
デジタルカメラ等のカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再
生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情
報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録
媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
（ＤＶＤ）などの記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）
などが挙げられる。
デジタルカメラ等のカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再
生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情
報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録
媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
（ＤＶＤ）などの記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）
などが挙げられる。
図１１（Ａ）に示すディスプレイは、筐体３００、支持台３０１および表示部３０２を
含み、入力された様々な情報（静止画、動画、テキスト画像など）を表示部３０２に表示
する機能を有する。なお、図１１（Ａ）に示すディスプレイが有する機能はこれに限定さ
れず、例えばスピーカーを具備していてもよいし、情報の表示のみならず入力も可能なタ
ッチパネルであってもよい。
含み、入力された様々な情報（静止画、動画、テキスト画像など）を表示部３０２に表示
する機能を有する。なお、図１１（Ａ）に示すディスプレイが有する機能はこれに限定さ
れず、例えばスピーカーを具備していてもよいし、情報の表示のみならず入力も可能なタ
ッチパネルであってもよい。
図１１（Ｂ）に示すテレビジョン装置は、筐体に表示部３１２が組み込まれている。表
示部３１２により、映像を表示することが可能である。また、ここでは、壁３１０に固定
して筐体の裏側を支持した構成を示している。
示部３１２により、映像を表示することが可能である。また、ここでは、壁３１０に固定
して筐体の裏側を支持した構成を示している。
図１１（Ｂ）に示すテレビジョン装置の操作は、筐体３１１が備える操作スイッチや、
リモコン操作機３１５により行うことができる。リモコン操作機３１５が備える操作キー
３１４により、チャンネルや音量の操作を行うことができ、表示部３１２に表示される映
像を操作することができる。また、リモコン操作機３１５に、当該リモコン操作機３１５
から出力する情報を表示する表示部３１３を設ける構成としてもよい。
リモコン操作機３１５により行うことができる。リモコン操作機３１５が備える操作キー
３１４により、チャンネルや音量の操作を行うことができ、表示部３１２に表示される映
像を操作することができる。また、リモコン操作機３１５に、当該リモコン操作機３１５
から出力する情報を表示する表示部３１３を設ける構成としてもよい。
なお、図１１（Ｂ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とす
るとよい。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介し
て有線または無線による通信ネットワークに接続することにより、一方向（送信者から受
信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行う
ことも可能である。
るとよい。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介し
て有線または無線による通信ネットワークに接続することにより、一方向（送信者から受
信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行う
ことも可能である。
図１１（Ｃ）に示すコンピュータは、本体３２０、筐体３２１、表示部３２２、キーボ
ード３２３、外部接続ポート３２４およびポインティングデバイス３２５を含み、様々な
情報（静止画、動画、テキスト画像など）を表示部３２２に表示する機能を有する。なお
、図１１（Ｃ）に示すコンピュータが有する機能はこれに限定されず、例えば、情報の表
示のみならず入力も可能なタッチパネルであってもよい。
ード３２３、外部接続ポート３２４およびポインティングデバイス３２５を含み、様々な
情報（静止画、動画、テキスト画像など）を表示部３２２に表示する機能を有する。なお
、図１１（Ｃ）に示すコンピュータが有する機能はこれに限定されず、例えば、情報の表
示のみならず入力も可能なタッチパネルであってもよい。
本実施の形態で説明したように、本発明の一態様であるダイオードを表示装置に適用す
ることができる。
ることができる。
１０１ 基板
１０３ 絶縁膜
１０５ 第１の電極
１０６ 第１の電極
１０７ 酸化物半導体膜
１０９ 第２の電極
１１１ ゲート絶縁膜
１１３ 第３の電極
１１５ 第３の電極
１１７ 絶縁膜
１１９ コンタクトホール
１２１ コンタクトホール
１２３ コンタクトホール
１２５ 配線
１２９ 配線
１３１ 配線
１３２ 配線
１３３ 薄膜トランジスタ
１４１ 薄膜トランジスタ
１４３ 薄膜トランジスタ
１４５ 薄膜トランジスタ
１５１ 酸化物半導体膜
１５３ 破線部
１５５ 非晶質領域
１５７ 結晶粒
２００ 基板
２０１ 画素部
２０２ 入力端子
２０３ 入力端子
２０４ 保護回路
２０５ 保護回路
２０６ 保護回路
２０７ 保護回路
２０８ 配線
２０９ 配線
２１１ 保護ダイオード
２１１ａ ｎ型薄膜トランジスタ
２１１ｂ ｎ型薄膜トランジスタ
２１２ 保護ダイオード
２１３ 保護ダイオード
２１４ 保護ダイオード
２１５ 配線
２１６ 保護ダイオード
２１７ 保護ダイオード
２２０ 保護ダイオード
２２１ 保護ダイオード
２２２ 容量素子
２２３ 容量素子
２２４ 抵抗素子
２２５ 配線
２３０ 保護ダイオード
２３１ 保護ダイオード
２３２ 保護ダイオード
２３３ 保護ダイオード
２３４ 保護ダイオード
２３５ 保護ダイオード
２３６ 保護ダイオード
２３７ 保護ダイオード
２３８ 抵抗素子
２３９Ａ 配線
２３９Ｂ 配線
２４０ 抵抗素子
２４１ 抵抗素子
２４２ 保護ダイオード
２４３ 配線
３００ 筐体
３０１ 支持台
３０２ 表示部
３１０ 壁
３１１ 筐体
３１２ 表示部
３１３ 表示部
３１４ 操作キー
３１５ リモコン操作機
３２０ 本体
３２１ 筐体
３２２ 表示部
３２３ キーボード
３２４ 外部接続ポート
３２５ ポインティングデバイス
１０３ 絶縁膜
１０５ 第１の電極
１０６ 第１の電極
１０７ 酸化物半導体膜
１０９ 第２の電極
１１１ ゲート絶縁膜
１１３ 第３の電極
１１５ 第３の電極
１１７ 絶縁膜
１１９ コンタクトホール
１２１ コンタクトホール
１２３ コンタクトホール
１２５ 配線
１２９ 配線
１３１ 配線
１３２ 配線
１３３ 薄膜トランジスタ
１４１ 薄膜トランジスタ
１４３ 薄膜トランジスタ
１４５ 薄膜トランジスタ
１５１ 酸化物半導体膜
１５３ 破線部
１５５ 非晶質領域
１５７ 結晶粒
２００ 基板
２０１ 画素部
２０２ 入力端子
２０３ 入力端子
２０４ 保護回路
２０５ 保護回路
２０６ 保護回路
２０７ 保護回路
２０８ 配線
２０９ 配線
２１１ 保護ダイオード
２１１ａ ｎ型薄膜トランジスタ
２１１ｂ ｎ型薄膜トランジスタ
２１２ 保護ダイオード
２１３ 保護ダイオード
２１４ 保護ダイオード
２１５ 配線
２１６ 保護ダイオード
２１７ 保護ダイオード
２２０ 保護ダイオード
２２１ 保護ダイオード
２２２ 容量素子
２２３ 容量素子
２２４ 抵抗素子
２２５ 配線
２３０ 保護ダイオード
２３１ 保護ダイオード
２３２ 保護ダイオード
２３３ 保護ダイオード
２３４ 保護ダイオード
２３５ 保護ダイオード
２３６ 保護ダイオード
２３７ 保護ダイオード
２３８ 抵抗素子
２３９Ａ 配線
２３９Ｂ 配線
２４０ 抵抗素子
２４１ 抵抗素子
２４２ 保護ダイオード
２４３ 配線
３００ 筐体
３０１ 支持台
３０２ 表示部
３１０ 壁
３１１ 筐体
３１２ 表示部
３１３ 表示部
３１４ 操作キー
３１５ リモコン操作機
３２０ 本体
３２１ 筐体
３２２ 表示部
３２３ キーボード
３２４ 外部接続ポート
３２５ ポインティングデバイス
Claims (5)
- 第１の電極及び第２の電極と、
前記第１の電極及び前記第２の電極上方の酸化物半導体膜と、
前記酸化物半導体膜上方の第３の電極と、
前記第１の電極、前記第２の電極、前記酸化物半導体膜、及び前記第３の電極を覆う領域を有する第１の絶縁膜と、
前記第１の絶縁膜上方の、第４の電極及び第５の電極と、
前記第４の電極及び前記第５の電極上方の、第２の絶縁膜と、
前記第２の絶縁膜上方の、第１の配線及び第２の配線と、を有し、
前記第２の絶縁膜は、第１の開口部と、第２の開口部と、第３の開口部と、第４の開口部と、を有し、
前記第１の配線は、前記第１の開口部を介して、前記第１の電極又は前記第２の電極の一方と電気的に接続され、
前記第１の配線は、前記第２の開口部を介して、前記第４の電極又は前記第５の電極の一方と電気的に接続され、
前記第２の配線は、前記第３の開口部を介して、前記第１の電極又は前記第２の電極の他方と電気的に接続され、
前記第２の配線は、前記第４の開口部を介して、前記第４の電極又は前記第５の電極の他方と電気的に接続されていることを特徴とする半導体装置。 - 第１の電極及び第２の電極と、
前記第１の電極及び前記第２の電極上方の酸化物半導体膜と、
前記酸化物半導体膜上方の第３の電極と、
前記第１の電極、前記第２の電極、前記酸化物半導体膜、及び前記第３の電極を覆う領域を有する第１の絶縁膜と、
前記第１の絶縁膜上方の、第４の電極及び第５の電極と、
前記第４の電極及び前記第５の電極上方の、第２の絶縁膜と、
前記第２の絶縁膜上方の配線と、を有し、
前記第２の絶縁膜は、第１の開口部と、第２の開口部と、第３の開口部と、を有し、
前記配線は、前記第１の開口部を介して、前記第３の電極と電気的に接続され、
前記配線は、前記第２の開口部を介して、前記第４の電極又は前記第５の電極の一方と電気的に接続され、
前記配線は、前記第３の開口部を介して、前記第４の電極又は前記第５の電極の他方と電気的に接続されていることを特徴とする半導体装置。 - 請求項１又は２において、
前記第１の絶縁膜は、前記酸化物半導体膜と接する領域を有し、
前記酸化物半導体膜と接する領域は、酸素を含むことを特徴とする半導体装置。 - 請求項１乃至３のいずれか一項において、
前記酸化物半導体膜は、前記第１の絶縁膜と接する領域を有し、
前記第１の絶縁膜と接する領域は、結晶粒を含むことを特徴とする半導体装置。 - 請求項１乃至４のいずれか一項において、
前記酸化物半導体膜は、二次イオン質量分析法で検出される水素濃度が５×１０ １９ ａｔｏｍｓ／ｃｍ ３ 以下の領域を有することを特徴とする半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009251186 | 2009-10-30 | ||
| JP2009251186 | 2009-10-30 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014251655A Division JP5919367B2 (ja) | 2009-10-30 | 2014-12-12 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017085893A Division JP6345304B2 (ja) | 2009-10-30 | 2017-04-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016154254A JP2016154254A (ja) | 2016-08-25 |
| JP6138311B2 true JP6138311B2 (ja) | 2017-05-31 |
Family
ID=43921839
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010238534A Active JP5667414B2 (ja) | 2009-10-30 | 2010-10-25 | 半導体装置 |
| JP2014251655A Active JP5919367B2 (ja) | 2009-10-30 | 2014-12-12 | 半導体装置 |
| JP2016078583A Expired - Fee Related JP6138311B2 (ja) | 2009-10-30 | 2016-04-11 | 半導体装置 |
| JP2017085893A Expired - Fee Related JP6345304B2 (ja) | 2009-10-30 | 2017-04-25 | 半導体装置 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010238534A Active JP5667414B2 (ja) | 2009-10-30 | 2010-10-25 | 半導体装置 |
| JP2014251655A Active JP5919367B2 (ja) | 2009-10-30 | 2014-12-12 | 半導体装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017085893A Expired - Fee Related JP6345304B2 (ja) | 2009-10-30 | 2017-04-25 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9105609B2 (ja) |
| JP (4) | JP5667414B2 (ja) |
| KR (1) | KR101796909B1 (ja) |
| TW (1) | TWI496288B (ja) |
| WO (1) | WO2011052413A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2903099B2 (ja) | 1990-10-03 | 1999-06-07 | 株式会社日立製作所 | 排水量配分決定方法及び排水システム |
| WO2011052411A1 (en) | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
| WO2011052409A1 (en) | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
| KR101796909B1 (ko) * | 2009-10-30 | 2017-12-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 비선형 소자, 표시 장치, 및 전자 기기 |
| WO2011052437A1 (en) | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Non-linear element, display device including non-linear element, and electronic device including display device |
| KR101740684B1 (ko) * | 2009-10-30 | 2017-05-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 파워 다이오드, 정류기 및 그것을 가지는 반도체 장치 |
| JP5538175B2 (ja) * | 2010-10-08 | 2014-07-02 | 株式会社ニューギン | 遊技機の可動演出装置 |
| KR101976212B1 (ko) | 2011-10-24 | 2019-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR102050561B1 (ko) | 2012-12-18 | 2020-01-09 | 삼성디스플레이 주식회사 | 수직형 박막트랜지스터 및 이의 제조 방법 |
| US9859439B2 (en) | 2013-09-18 | 2018-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP6976858B2 (ja) | 2015-12-25 | 2021-12-08 | 出光興産株式会社 | 積層体 |
| JP6749939B2 (ja) | 2015-12-25 | 2020-09-02 | 出光興産株式会社 | 積層体 |
| CN105514173B (zh) * | 2016-01-06 | 2018-09-04 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 |
| US10782580B2 (en) * | 2016-04-29 | 2020-09-22 | Samsung Display Co., Ltd. | Array substrate, liquid crystal display device having the same, and method for manufacturing array substrate |
| CN105789120B (zh) * | 2016-05-23 | 2019-05-31 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
| CN105977262B (zh) * | 2016-05-27 | 2019-09-20 | 深圳市华星光电技术有限公司 | 一种显示装置、阵列基板及其制造方法 |
| CN106169485B (zh) | 2016-08-31 | 2019-06-14 | 深圳市华星光电技术有限公司 | Tft阵列基板及其制作方法、显示装置 |
| US10685983B2 (en) | 2016-11-11 | 2020-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, semiconductor device, and electronic device |
| TWI809075B (zh) | 2018-03-30 | 2023-07-21 | 美商非結晶公司 | 電子裝置及具有其之顯示器 |
| WO2020118268A1 (en) * | 2018-12-07 | 2020-06-11 | Amorphyx, Incorporated | Methods and circuits for diode-based display backplanes and electronic displays |
Family Cites Families (134)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63296378A (ja) * | 1987-05-28 | 1988-12-02 | Toppan Printing Co Ltd | 縦型薄膜トランジスタ |
| JPH01283879A (ja) * | 1988-05-11 | 1989-11-15 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜形半導体装置とその製造方法 |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JPH0722202B2 (ja) * | 1993-04-02 | 1995-03-08 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置 |
| JPH0794737A (ja) | 1993-09-22 | 1995-04-07 | Oki Electric Ind Co Ltd | 薄膜トランジスタ |
| JPH07297406A (ja) * | 1994-04-21 | 1995-11-10 | Tdk Corp | 縦型薄膜半導体装置 |
| JPH088366B2 (ja) * | 1994-09-26 | 1996-01-29 | 株式会社半導体エネルギー研究所 | 絶縁ゲート型電界効果半導体装置 |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JPH11274524A (ja) * | 1998-03-20 | 1999-10-08 | Toshiba Corp | Ｘ線撮像装置 |
| JP3788021B2 (ja) * | 1998-03-30 | 2006-06-21 | セイコーエプソン株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP3421580B2 (ja) * | 1998-06-22 | 2003-06-30 | 株式会社東芝 | 撮像装置 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000133819A (ja) | 1998-10-27 | 2000-05-12 | Fuji Electric Co Ltd | 炭化けい素ショットキーバリアダイオードおよびその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| JP3446664B2 (ja) * | 1999-06-18 | 2003-09-16 | 日本電気株式会社 | トンネルトランジスタおよびその製造方法 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP2003110110A (ja) * | 2001-09-28 | 2003-04-11 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| US7002176B2 (en) | 2002-05-31 | 2006-02-21 | Ricoh Company, Ltd. | Vertical organic transistor |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| JP2004111872A (ja) * | 2002-09-20 | 2004-04-08 | Ricoh Co Ltd | 縦型電界効果トランジスタ及びその製造方法並びにそれを有する演算素子 |
| GB0222450D0 (en) * | 2002-09-27 | 2002-11-06 | Koninkl Philips Electronics Nv | Method of manufacturing an electronic device comprising a thin film transistor |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US20050017244A1 (en) | 2003-07-25 | 2005-01-27 | Randy Hoffman | Semiconductor device |
| US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| JP4574158B2 (ja) * | 2003-10-28 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体表示装置及びその作製方法 |
| JP2005167164A (ja) * | 2003-12-05 | 2005-06-23 | Mitsui Chemicals Inc | トランジスタ及びその作製方法 |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| EP2413366B1 (en) | 2004-03-12 | 2017-01-11 | Japan Science And Technology Agency | A switching element of LCDs or organic EL displays |
| JP2005294571A (ja) * | 2004-03-31 | 2005-10-20 | Sharp Corp | 電界効果型トランジスタ |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| JP5118810B2 (ja) | 2004-11-10 | 2013-01-16 | キヤノン株式会社 | 電界効果型トランジスタ |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| CA2585063C (en) | 2004-11-10 | 2013-01-15 | Canon Kabushiki Kaisha | Light-emitting device |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| JP5126729B2 (ja) | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 画像表示装置 |
| JP5138163B2 (ja) | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
| CN101057339B (zh) | 2004-11-10 | 2012-12-26 | 佳能株式会社 | 无定形氧化物和场效应晶体管 |
| US7868326B2 (en) | 2004-11-10 | 2011-01-11 | Canon Kabushiki Kaisha | Field effect transistor |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI562380B (en) | 2005-01-28 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| TWI445178B (zh) | 2005-01-28 | 2014-07-11 | 半導體能源研究所股份有限公司 | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| JP4667096B2 (ja) | 2005-03-25 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 有機半導体装置及びその作製方法 |
| WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP4560502B2 (ja) * | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| KR101117948B1 (ko) | 2005-11-15 | 2012-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 제조 방법 |
| US7528017B2 (en) | 2005-12-07 | 2009-05-05 | Kovio, Inc. | Method of manufacturing complementary diodes |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| JP5435907B2 (ja) * | 2007-08-17 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP5430846B2 (ja) * | 2007-12-03 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| EP2073255B1 (en) * | 2007-12-21 | 2016-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Diode and display device comprising the diode |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| KR101633142B1 (ko) | 2008-10-24 | 2016-06-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| US8106400B2 (en) | 2008-10-24 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2011052411A1 (en) | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
| WO2011052437A1 (en) | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Non-linear element, display device including non-linear element, and electronic device including display device |
| KR101796909B1 (ko) * | 2009-10-30 | 2017-12-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 비선형 소자, 표시 장치, 및 전자 기기 |
| WO2011052409A1 (en) | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
| KR101740684B1 (ko) | 2009-10-30 | 2017-05-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 파워 다이오드, 정류기 및 그것을 가지는 반도체 장치 |
-
2010
- 2010-10-12 KR KR1020127013627A patent/KR101796909B1/ko not_active Expired - Fee Related
- 2010-10-12 WO PCT/JP2010/068232 patent/WO2011052413A1/en not_active Ceased
- 2010-10-19 TW TW099135594A patent/TWI496288B/zh not_active IP Right Cessation
- 2010-10-25 JP JP2010238534A patent/JP5667414B2/ja active Active
- 2010-10-26 US US12/912,296 patent/US9105609B2/en not_active Expired - Fee Related
-
2014
- 2014-12-12 JP JP2014251655A patent/JP5919367B2/ja active Active
-
2016
- 2016-04-11 JP JP2016078583A patent/JP6138311B2/ja not_active Expired - Fee Related
-
2017
- 2017-04-25 JP JP2017085893A patent/JP6345304B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120102657A (ko) | 2012-09-18 |
| WO2011052413A1 (en) | 2011-05-05 |
| JP5667414B2 (ja) | 2015-02-12 |
| JP2017175140A (ja) | 2017-09-28 |
| JP2015084439A (ja) | 2015-04-30 |
| US20110101355A1 (en) | 2011-05-05 |
| JP5919367B2 (ja) | 2016-05-18 |
| JP2011119667A (ja) | 2011-06-16 |
| TWI496288B (zh) | 2015-08-11 |
| KR101796909B1 (ko) | 2017-12-12 |
| US9105609B2 (en) | 2015-08-11 |
| JP6345304B2 (ja) | 2018-06-20 |
| JP2016154254A (ja) | 2016-08-25 |
| TW201133852A (en) | 2011-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6345304B2 (ja) | 半導体装置 | |
| JP5984905B2 (ja) | 保護回路 | |
| JP5893121B2 (ja) | 半導体装置 | |
| JP5736145B2 (ja) | 電界効果型トランジスタ | |
| JP2011119691A (ja) | 電界効果型トランジスタ | |
| JP6055455B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170425 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6138311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |