JP6109235B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP6109235B2 JP6109235B2 JP2015094517A JP2015094517A JP6109235B2 JP 6109235 B2 JP6109235 B2 JP 6109235B2 JP 2015094517 A JP2015094517 A JP 2015094517A JP 2015094517 A JP2015094517 A JP 2015094517A JP 6109235 B2 JP6109235 B2 JP 6109235B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- data
- memory cell
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
Description
本発明は、半導体を用いたメモリ装置に関する。
半導体を用いたメモリ装置には多くの種類がある。例えば、ダイナミック・ランダム・ア
クセス・メモリ（ＤＲＡＭ）やスタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）
、電子的消去可能プログラマブル・リード・オンリー・メモリ（ＥＥＰＲＯＭ）やフラッ
シュメモリ等である（特許文献１および特許文献２参照）。
クセス・メモリ（ＤＲＡＭ）やスタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）
、電子的消去可能プログラマブル・リード・オンリー・メモリ（ＥＥＰＲＯＭ）やフラッ
シュメモリ等である（特許文献１および特許文献２参照）。
ＤＲＡＭはメモリセルに設けたキャパシタに電荷を保持することにより、データを記憶す
る。しかしながら、スイッチングに用いるトランジスタはオフ状態であっても、わずかに
ソースとドレイン間にリーク電流が生じるため、データは比較的短時間で失われる。その
ため、一定周期（一般的には数十ミリ秒に一度）でデータを再書き込み（リフレッシュ）
する必要がある。
る。しかしながら、スイッチングに用いるトランジスタはオフ状態であっても、わずかに
ソースとドレイン間にリーク電流が生じるため、データは比較的短時間で失われる。その
ため、一定周期（一般的には数十ミリ秒に一度）でデータを再書き込み（リフレッシュ）
する必要がある。
また、ＳＲＡＭはフリップフロップ回路の双安定状態を用いてデータを保持する。ＳＲＡ
Ｍのフリップフロップ回路には、通常、ＣＭＯＳインバータを用いるが、ひとつのメモリ
セルに６つのトランジスタを用いるため、集積率がＤＲＡＭより低くなる。また、電源が
供給されないとデータが失われてしまう。
Ｍのフリップフロップ回路には、通常、ＣＭＯＳインバータを用いるが、ひとつのメモリ
セルに６つのトランジスタを用いるため、集積率がＤＲＡＭより低くなる。また、電源が
供給されないとデータが失われてしまう。
一方、ＥＥＰＲＯＭやフラッシュメモリは、フローティングゲートと呼ばれるものを、チ
ャネルとゲートの間に設け、フローティングゲートに電荷を蓄えることにより、データを
保持する。本明細書では、特に、ＥＥＰＲＯＭやフラッシュメモリ等、フローティングゲ
ートを有するメモリを、フローティングゲート型不揮発性メモリ（ＦＧＮＶＭ）という。
フローティングゲートに蓄えられた電荷は、トランジスタへの電源が途絶えた後でも保持
されるので、これらのメモリは不揮発性メモリと呼ばれる。
ャネルとゲートの間に設け、フローティングゲートに電荷を蓄えることにより、データを
保持する。本明細書では、特に、ＥＥＰＲＯＭやフラッシュメモリ等、フローティングゲ
ートを有するメモリを、フローティングゲート型不揮発性メモリ（ＦＧＮＶＭ）という。
フローティングゲートに蓄えられた電荷は、トランジスタへの電源が途絶えた後でも保持
されるので、これらのメモリは不揮発性メモリと呼ばれる。
ＦＧＮＶＭでは、多段階のデータを１つのメモリセルに保存できるので、記憶容量を大き
くできる。加えて、ＮＡＮＤ型フラッシュメモリはコンタクトホールの数を大幅に減らせ
るため、ある程度まで集積度を高めることができる。
くできる。加えて、ＮＡＮＤ型フラッシュメモリはコンタクトホールの数を大幅に減らせ
るため、ある程度まで集積度を高めることができる。
しかしながら、ＦＧＮＶＭは、フローティングゲートへの電荷の注入や除去の際に高い電
圧を必要とし、また、そのせいもあってゲート絶縁膜の劣化が避けられず、無制限に書き
込みや消去を繰り返せなかった。
圧を必要とし、また、そのせいもあってゲート絶縁膜の劣化が避けられず、無制限に書き
込みや消去を繰り返せなかった。
上述のように従来の半導体メモリ装置は一長一短があり、実際のデバイスで必要とされる
要件すべてを満たすものはなかった。半導体メモリ装置において求められる特徴はいくつ
かある。例えば、低消費電力、書き換え回数等である。消費電力が大きいと、電源を供給
するための装置を大きくしなければならず、また、バッテリでの駆動時間が短くなる。さ
らに、半導体素子の発熱により、素子の特性が劣化し、さらには、回路が破壊される場合
もある。また、半導体メモリ装置においては、書き換え回数の制限がないことが好ましく
、１０億回以上の書き換えができることが望まれる。
要件すべてを満たすものはなかった。半導体メモリ装置において求められる特徴はいくつ
かある。例えば、低消費電力、書き換え回数等である。消費電力が大きいと、電源を供給
するための装置を大きくしなければならず、また、バッテリでの駆動時間が短くなる。さ
らに、半導体素子の発熱により、素子の特性が劣化し、さらには、回路が破壊される場合
もある。また、半導体メモリ装置においては、書き換え回数の制限がないことが好ましく
、１０億回以上の書き換えができることが望まれる。
従来のＤＲＡＭはリーク電流が大きく、そのため、１秒間に何十回ものデータのリフレッ
シュをおこなっているため消費電力の点で難があった。一方、ＳＲＡＭでは、１つのメモ
リセルに６つのトランジスタを有するため集積度を上げられないという別の問題がある。
また、ＦＧＮＶＭにおいては消費電力の点では問題はなかったが、書き換え回数が１０万
回以下に制限されていた。
シュをおこなっているため消費電力の点で難があった。一方、ＳＲＡＭでは、１つのメモ
リセルに６つのトランジスタを有するため集積度を上げられないという別の問題がある。
また、ＦＧＮＶＭにおいては消費電力の点では問題はなかったが、書き換え回数が１０万
回以下に制限されていた。
上記に鑑み、メモリセルで記憶保持のために使用される電力を従来のＤＲＡＭよりも削減
すること、１つのメモリセルに用いるトランジスタの数を５つ以下とすること、書き換え
回数を１００万回以上とすること、という３つの条件を同時に克服することが課題となる
。
すること、１つのメモリセルに用いるトランジスタの数を５つ以下とすること、書き換え
回数を１００万回以上とすること、という３つの条件を同時に克服することが課題となる
。
また、本発明では、データが長期間にわたって確実に保存される信頼性の高いメモリセル
の駆動方法を提供することを課題とする。特に、そのために可能な限り消費電力を低減で
きる方法を提供することを課題とする。また、そのような駆動をおこなうのに必要な回路
等を開示することを課題とする。
の駆動方法を提供することを課題とする。特に、そのために可能な限り消費電力を低減で
きる方法を提供することを課題とする。また、そのような駆動をおこなうのに必要な回路
等を開示することを課題とする。
また、本発明では、新規の半導体装置（特に、半導体メモリ装置）を提供することを課題
とする。また、新規の半導体装置の駆動方法（特に、半導体メモリ装置の駆動方法）を提
供することを課題とする。さらに、新規の半導体装置の作製方法（特に、半導体メモリ装
置の作製方法）を提供することを課題とする。また、新規の半導体装置の検査方法（特に
、半導体メモリ装置の検査方法）を提供することを課題とする。本発明では以上の課題の
少なくとも１つを解決する。
とする。また、新規の半導体装置の駆動方法（特に、半導体メモリ装置の駆動方法）を提
供することを課題とする。さらに、新規の半導体装置の作製方法（特に、半導体メモリ装
置の作製方法）を提供することを課題とする。また、新規の半導体装置の検査方法（特に
、半導体メモリ装置の検査方法）を提供することを課題とする。本発明では以上の課題の
少なくとも１つを解決する。
以下、本発明の説明をおこなうが、本明細書で用いる用語について簡単に説明する。まず
、トランジスタのソースとドレインは、構造や機能が同じもしくは同等である、また、仮
に構造が異なっていたとしても、それらに印加される電位やその極性が一定でない、等の
理由から、本明細書では、いずれか一方をソースと呼んだ場合には、便宜上、他方をドレ
インと呼ぶこととし、特に区別しない。したがって、本明細書においてソースとされてい
るものをドレインと読み替えることも可能である。
、トランジスタのソースとドレインは、構造や機能が同じもしくは同等である、また、仮
に構造が異なっていたとしても、それらに印加される電位やその極性が一定でない、等の
理由から、本明細書では、いずれか一方をソースと呼んだ場合には、便宜上、他方をドレ
インと呼ぶこととし、特に区別しない。したがって、本明細書においてソースとされてい
るものをドレインと読み替えることも可能である。
また、本明細書では、「（マトリクスにおいて）直交する」とは、直角に交差するという
意味だけではなく、物理的にはその他の角度であっても最も簡単に表現した回路図におい
て直交する、という意味であり、「（マトリクスにおいて）平行である」とは、２つの配
線が物理的には交差するように設けられていても、最も簡単に表現した回路図において平
行である、という意味である。
意味だけではなく、物理的にはその他の角度であっても最も簡単に表現した回路図におい
て直交する、という意味であり、「（マトリクスにおいて）平行である」とは、２つの配
線が物理的には交差するように設けられていても、最も簡単に表現した回路図において平
行である、という意味である。
さらに、明細書においては、「接続する」と表現される場合であっても、現実の回路にお
いては、物理的な接続部分がなく、配線が延在しているだけの場合のこともある。例えば
、絶縁ゲート型電界効果トランジスタ（ＭＩＳＦＥＴ）の回路では、一本の配線が複数の
ＭＩＳＦＥＴのゲートを兼ねている場合もある。その場合、回路図では、一本の配線から
ゲートに何本もの分岐が生じるように書かれることもある。本明細書では、そのような場
合でも、「配線がゲートに接続する」という表現を用いることがある。
いては、物理的な接続部分がなく、配線が延在しているだけの場合のこともある。例えば
、絶縁ゲート型電界効果トランジスタ（ＭＩＳＦＥＴ）の回路では、一本の配線が複数の
ＭＩＳＦＥＴのゲートを兼ねている場合もある。その場合、回路図では、一本の配線から
ゲートに何本もの分岐が生じるように書かれることもある。本明細書では、そのような場
合でも、「配線がゲートに接続する」という表現を用いることがある。
なお、以下の記述では非選択時（オフ状態）の電流（オフ電流）の値が議論されるが、こ
れは必ずしも、ゲートの電位が特定の値にあるときの電流値であるわけではないことに注
意すべきである。すなわち、トランジスタの使用方法によってオフ状態が異なり、あるト
ランジスタではゲートの電位を０Ｖとするときをオフ状態と定義することがあり、他のト
ランジスタではゲートの電位を−１Ｖとするときをオフ状態と定義することがある。
れは必ずしも、ゲートの電位が特定の値にあるときの電流値であるわけではないことに注
意すべきである。すなわち、トランジスタの使用方法によってオフ状態が異なり、あるト
ランジスタではゲートの電位を０Ｖとするときをオフ状態と定義することがあり、他のト
ランジスタではゲートの電位を−１Ｖとするときをオフ状態と定義することがある。
本発明の態様の一は、少なくとも１つの容量素子を有するメモリセルを複数有する半導体
メモリ装置において、前記メモリセルに、データが確実に保持されていることを判定する
ために、定期的あるいは不定期的にメモリセルに蓄えられた電荷量を検査する工程と、電
荷量が当初の値から変動していると判定されたメモリセルの電荷量を該メモリセルに保持
されるべき量にする工程と、を有する半導体メモリ装置の駆動方法である。
メモリ装置において、前記メモリセルに、データが確実に保持されていることを判定する
ために、定期的あるいは不定期的にメモリセルに蓄えられた電荷量を検査する工程と、電
荷量が当初の値から変動していると判定されたメモリセルの電荷量を該メモリセルに保持
されるべき量にする工程と、を有する半導体メモリ装置の駆動方法である。
本発明の態様の一は、少なくとも１つの容量素子を有するメモリセルを複数有する半導体
メモリ装置において、前記メモリセルに、データが確実に保持されていることを判定する
ために、定期的あるいは不定期的にメモリセルに蓄えられた電荷量を検査する工程と、電
荷量が一定の基準以上に変動していると判定されたメモリセルは、メモリセルとして使用
しないようにメモリセルの駆動回路を設定する工程と、を有する半導体メモリ装置の駆動
方法である。
メモリ装置において、前記メモリセルに、データが確実に保持されていることを判定する
ために、定期的あるいは不定期的にメモリセルに蓄えられた電荷量を検査する工程と、電
荷量が一定の基準以上に変動していると判定されたメモリセルは、メモリセルとして使用
しないようにメモリセルの駆動回路を設定する工程と、を有する半導体メモリ装置の駆動
方法である。
上記の態様において、メモリセルは少なくとも２つのトランジスタを有し、そのうちの１
つは、オフ電流が１×１０−１８Ａ以下、好ましくは１×１０−２１Ａ以下、より好まし
くは１×１０−２４Ａ以下である低オフ電流トランジスタである。
つは、オフ電流が１×１０−１８Ａ以下、好ましくは１×１０−２１Ａ以下、より好まし
くは１×１０−２４Ａ以下である低オフ電流トランジスタである。
さらに、該低オフ電流トランジスタのドレインはデータ信号が送られる配線（例えば、ビ
ット線）に、ゲートは行選択信号の送られる配線（例えば、ワード線）に、さらに、ソー
スは、容量素子の電極の一に接続されていることが好ましい。
ット線）に、ゲートは行選択信号の送られる配線（例えば、ワード線）に、さらに、ソー
スは、容量素子の電極の一に接続されていることが好ましい。
また、該低オフ電流トランジスタのソースは、少なくとも一つの他のトランジスタのゲー
トに接続していることが好ましい。さらに他のトランジスタの少なくとも１つは、単結晶
半導体より形成されていることが好ましい。単結晶半導体としては、単結晶シリコン、単
結晶ゲルマニウム、単結晶シリコンゲルマニウム、単結晶ガリウム砒素等、公知の材料を
用いることができる。
トに接続していることが好ましい。さらに他のトランジスタの少なくとも１つは、単結晶
半導体より形成されていることが好ましい。単結晶半導体としては、単結晶シリコン、単
結晶ゲルマニウム、単結晶シリコンゲルマニウム、単結晶ガリウム砒素等、公知の材料を
用いることができる。
本発明に用いることができる半導体メモリ装置のメモリセル１００の回路図を図１（Ａ）
および図１（Ｂ）に示す。図１（Ａ）は、書き込みトランジスタ１０１と素子トランジス
タ１０３という２つのトランジスタと、１つの容量素子１０２よりなる。書き込みトラン
ジスタ１０１はオフ電流が１×１０−１８Ａ以下、好ましくは１×１０−２１Ａ以下、よ
り好ましくは１×１０−２４Ａ以下である。
および図１（Ｂ）に示す。図１（Ａ）は、書き込みトランジスタ１０１と素子トランジス
タ１０３という２つのトランジスタと、１つの容量素子１０２よりなる。書き込みトラン
ジスタ１０１はオフ電流が１×１０−１８Ａ以下、好ましくは１×１０−２１Ａ以下、よ
り好ましくは１×１０−２４Ａ以下である。
そのようなトランジスタは、例えば、ドナーあるいはアクセプタ濃度が１×１０１４ｃｍ
−３以下、好ましくは、１×１０１１ｃｍ−３以下で、バンドギャップが２．５電子ボル
ト以上、好ましくは３．０電子ボルト以上４．０電子ボルト以下の材料を用いることによ
り得られる。
−３以下、好ましくは、１×１０１１ｃｍ−３以下で、バンドギャップが２．５電子ボル
ト以上、好ましくは３．０電子ボルト以上４．０電子ボルト以下の材料を用いることによ
り得られる。
このような材料としては、例えば、インジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）のいずれか
一方を含む酸化物が好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半
導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、
それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとして
スズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）
を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有するこ
とが好ましい。
一方を含む酸化物が好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半
導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、
それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとして
スズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）
を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有するこ
とが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸
化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１
／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の
原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸
化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１
／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の
原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２
を満たすことを言う。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様
である。
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２
を満たすことを言う。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様
である。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面
の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく
、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ま
しくは０．１ｎｍ以下の表面上に形成するとよい。
の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく
、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ま
しくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用で
きるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均し
た値」と表現でき、以下の式にて定義される。
きるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均し
た値」と表現でき、以下の式にて定義される。
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１
）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は
測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ
Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は
測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ
Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
なお、実用的なトランジスタを構成する目的からは、電界効果移動度が５ｃｍ２／Ｖｓ以
上、好ましくは、１０ｃｍ２／Ｖｓ以上であることが必要である。なお、酸化物半導体に
限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は、さまざまな理
由によって本来の移動度よりも低くなる。
上、好ましくは、１０ｃｍ２／Ｖｓ以上であることが必要である。なお、酸化物半導体に
限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は、さまざまな理
由によって本来の移動度よりも低くなる。
移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があ
るが、Ｌｅｖｉｎｓｏｎモデルを用いると、半導体内部に欠陥がないと仮定した場合の電
界効果移動度を理論的に導き出せる。
るが、Ｌｅｖｉｎｓｏｎモデルを用いると、半導体内部に欠陥がないと仮定した場合の電
界効果移動度を理論的に導き出せる。
半導体本来の移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかのポ
テンシャル障壁（粒界等）が存在すると仮定すると、
テンシャル障壁（粒界等）が存在すると仮定すると、
と表現できる。ここで、Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは
絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓ
ｏｎモデルでは、
絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓ
ｏｎモデルでは、
と表される。ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、
εは半導体の誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単
位面積当たりの容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎ
ｍ以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない
。
線形領域におけるドレイン電流Ｉｄは、
εは半導体の誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単
位面積当たりの容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎ
ｍ以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない
。
線形領域におけるドレイン電流Ｉｄは、
である。ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍ
である。また、Ｖｄはドレイン電圧である。
上式の両辺をＶｇで割り、さらに両辺の対数を取ると、
である。また、Ｖｄはドレイン電圧である。
上式の両辺をＶｇで割り、さらに両辺の対数を取ると、
Ｖｇ）、横軸を１／Ｖｇとして実測値をプロットして得られるグラフの直線の傾きから欠
陥密度Ｎが求められる。すなわち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度を評価
できる。酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比
率が、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０１２／ｃｍ２程度
である。
このようにして求めた欠陥密度等をもとに数２および数３よりμ０＝１２０ｃｍ２／Ｖｓ
が導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は３５ｃｍ２／Ｖ
ｓ程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い酸化物半
導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
が導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は３５ｃｍ２／Ｖ
ｓ程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い酸化物半
導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁物との界面での散乱によっ
てトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁物界面からｘだけ離れ
た場所における移動度μ１は、
てトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁物界面からｘだけ離れ
た場所における移動度μ１は、
で表される。ここで、Ｄはゲート方向の電界、Ｂ、ｌは定数である。Ｂおよびｌは、実際
の測定結果より求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／
ｓ、ｌ＝１０ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧
が高くなる）と数６の第２項が増加するため、移動度μ１は低下することがわかる。
の測定結果より求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／
ｓ、ｌ＝１０ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧
が高くなる）と数６の第２項が増加するため、移動度μ１は低下することがわかる。
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度
μ２を計算した結果を図１１に示す。なお、計算にはシノプシス社製デバイスシミュレー
ションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギャ
ップ、電子親和力、比誘電率、厚さをそれぞれ、２．８電子ボルト、４．７電子ボルト、
１５、１５ｎｍとした。これらの値は、スパッタリング法により形成された薄膜を測定し
て得られたものである。
μ２を計算した結果を図１１に示す。なお、計算にはシノプシス社製デバイスシミュレー
ションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギャ
ップ、電子親和力、比誘電率、厚さをそれぞれ、２．８電子ボルト、４．７電子ボルト、
１５、１５ｎｍとした。これらの値は、スパッタリング法により形成された薄膜を測定し
て得られたものである。
さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６電
子ボルト、４．６電子ボルトとした。また、ゲート絶縁物の厚さは１００ｎｍ、比誘電率
は４．１とした。チャネル長およびチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０
．１Ｖである。
子ボルト、４．６電子ボルトとした。また、ゲート絶縁物の厚さは１００ｎｍ、比誘電率
は４．１とした。チャネル長およびチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０
．１Ｖである。
図１１で示されるように、ゲート電圧１Ｖ強で移動度１００ｃｍ２／Ｖｓ以上のピークを
つけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。
なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること（Ａｔ
ｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が望ましい。
つけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。
なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること（Ａｔ
ｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が望ましい。
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特
性を計算した結果を図１２乃至図１４に示す。なお、計算に用いたトランジスタの断面構
造を図１０に示す。図１０に示すトランジスタは酸化物半導体層にｎ＋の導電型を呈する
半導体領域１３ａおよび半導体領域１３ｃを有する。半導体領域１３ａおよび半導体領域
１３ｃの抵抗率は２×１０−３Ωｃｍとする。
性を計算した結果を図１２乃至図１４に示す。なお、計算に用いたトランジスタの断面構
造を図１０に示す。図１０に示すトランジスタは酸化物半導体層にｎ＋の導電型を呈する
半導体領域１３ａおよび半導体領域１３ｃを有する。半導体領域１３ａおよび半導体領域
１３ｃの抵抗率は２×１０−３Ωｃｍとする。
図１０（Ａ）に示すトランジスタは、下地絶縁物１１と、下地絶縁物１１に埋め込まれる
ように形成された酸化アルミニウムよりなる埋め込み絶縁物１２の上に形成される。トラ
ンジスタは半導体領域１３ａ、半導体領域１３ｃと、それらに挟まれ、チャネル形成領域
となる真性の半導体領域１３ｂと、ゲート１５を有する。ゲート１５の幅を３３ｎｍとす
る。
ように形成された酸化アルミニウムよりなる埋め込み絶縁物１２の上に形成される。トラ
ンジスタは半導体領域１３ａ、半導体領域１３ｃと、それらに挟まれ、チャネル形成領域
となる真性の半導体領域１３ｂと、ゲート１５を有する。ゲート１５の幅を３３ｎｍとす
る。
ゲート１５と半導体領域１３ｂの間には、ゲート絶縁物１４を有し、また、ゲート１５の
両側面には側壁絶縁物１６ａおよび側壁絶縁物１６ｂ、ゲート１５の上部には、ゲート１
５と他の配線との短絡を防止するための絶縁物１７を有する。側壁絶縁物の幅は５ｎｍと
する。また、半導体領域１３ａおよび半導体領域１３ｃに接して、ソース１８ａおよびド
レイン１８ｂを有する。なお、このトランジスタにおけるチャネル幅を４０ｎｍとする。
両側面には側壁絶縁物１６ａおよび側壁絶縁物１６ｂ、ゲート１５の上部には、ゲート１
５と他の配線との短絡を防止するための絶縁物１７を有する。側壁絶縁物の幅は５ｎｍと
する。また、半導体領域１３ａおよび半導体領域１３ｃに接して、ソース１８ａおよびド
レイン１８ｂを有する。なお、このトランジスタにおけるチャネル幅を４０ｎｍとする。
図１０（Ｂ）に示すトランジスタは、下地絶縁物１１と、酸化アルミニウムよりなる埋め
込み絶縁物１２の上に形成され、半導体領域１３ａ、半導体領域１３ｃと、それらに挟ま
れた真性の半導体領域１３ｂと、幅３３ｎｍのゲート１５とゲート絶縁物１４と側壁絶縁
物１６ａおよび側壁絶縁物１６ｂと絶縁物１７とソース１８ａおよびドレイン１８ｂを有
する点で図１０（Ａ）に示すトランジスタと同じである。
込み絶縁物１２の上に形成され、半導体領域１３ａ、半導体領域１３ｃと、それらに挟ま
れた真性の半導体領域１３ｂと、幅３３ｎｍのゲート１５とゲート絶縁物１４と側壁絶縁
物１６ａおよび側壁絶縁物１６ｂと絶縁物１７とソース１８ａおよびドレイン１８ｂを有
する点で図１０（Ａ）に示すトランジスタと同じである。
図１０（Ａ）に示すトランジスタと図１０（Ｂ）に示すトランジスタの相違点は、側壁絶
縁物１６ａおよび側壁絶縁物１６ｂの下の半導体領域の導電型である。図１０（Ａ）に示
すトランジスタでは、側壁絶縁物１６ａおよび側壁絶縁物１６ｂの下の半導体領域はｎ＋
の導電型を呈する半導体領域１３ａおよび半導体領域１３ｃであるが、図１０（Ｂ）に示
すトランジスタでは、真性の半導体領域１３ｂである。すなわち、半導体領域１３ａ（半
導体領域１３ｃ）とゲート１５がＬｏｆｆだけ重ならない領域ができている。この領域を
オフセット領域といい、その幅Ｌｏｆｆをオフセット長という。図から明らかなように、
オフセット長は、側壁絶縁物１６ａ（側壁絶縁物１６ｂ）の幅と同じである。
縁物１６ａおよび側壁絶縁物１６ｂの下の半導体領域の導電型である。図１０（Ａ）に示
すトランジスタでは、側壁絶縁物１６ａおよび側壁絶縁物１６ｂの下の半導体領域はｎ＋
の導電型を呈する半導体領域１３ａおよび半導体領域１３ｃであるが、図１０（Ｂ）に示
すトランジスタでは、真性の半導体領域１３ｂである。すなわち、半導体領域１３ａ（半
導体領域１３ｃ）とゲート１５がＬｏｆｆだけ重ならない領域ができている。この領域を
オフセット領域といい、その幅Ｌｏｆｆをオフセット長という。図から明らかなように、
オフセット長は、側壁絶縁物１６ａ（側壁絶縁物１６ｂ）の幅と同じである。
その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイ
スシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図１２は、
図１０（Ａ）に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）および移動度
（μ、点線）のゲート電圧（Ｖｇ、ゲートとソースの電位差）依存性を示す。ドレイン電
流Ｉｄは、ドレイン電圧（ドレインとソースの電位差）を＋１Ｖとし、移動度μはドレイ
ン電圧を＋０．１Ｖとして計算したものである。
スシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図１２は、
図１０（Ａ）に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）および移動度
（μ、点線）のゲート電圧（Ｖｇ、ゲートとソースの電位差）依存性を示す。ドレイン電
流Ｉｄは、ドレイン電圧（ドレインとソースの電位差）を＋１Ｖとし、移動度μはドレイ
ン電圧を＋０．１Ｖとして計算したものである。
図１２（Ａ）はゲート絶縁物の厚さを１５ｎｍとしたものであり、図１２（Ｂ）は１０ｎ
ｍとしたものであり、図１２（Ｃ）は５ｎｍとしたものである。ゲート絶縁物が薄くなる
ほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動度
μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。ゲ
ート電圧１Ｖ前後で、ドレイン電流はメモリ素子等で必要とされる１０μＡを超えること
が示された。
ｍとしたものであり、図１２（Ｃ）は５ｎｍとしたものである。ゲート絶縁物が薄くなる
ほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動度
μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。ゲ
ート電圧１Ｖ前後で、ドレイン電流はメモリ素子等で必要とされる１０μＡを超えること
が示された。
図１３は、図１０（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを５ｎ
ｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧Ｖｇ依存
性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を
＋０．１Ｖとして計算したものである。図１３（Ａ）はゲート絶縁物の厚さを１５ｎｍと
したものであり、図１３（Ｂ）は１０ｎｍとしたものであり、図１３（Ｃ）は５ｎｍとし
たものである。
ｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧Ｖｇ依存
性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を
＋０．１Ｖとして計算したものである。図１３（Ａ）はゲート絶縁物の厚さを１５ｎｍと
したものであり、図１３（Ｂ）は１０ｎｍとしたものであり、図１３（Ｃ）は５ｎｍとし
たものである。
また、図１４は、図１０（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆ
を１５ｎｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧
依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電
圧を＋０．１Ｖとして計算したものである。図１４（Ａ）はゲート絶縁物の厚さを１５ｎ
ｍとしたものであり、図１４（Ｂ）は１０ｎｍとしたものであり、図１４（Ｃ）は５ｎｍ
としたものである。
を１５ｎｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧
依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電
圧を＋０．１Ｖとして計算したものである。図１４（Ａ）はゲート絶縁物の厚さを１５ｎ
ｍとしたものであり、図１４（Ｂ）は１０ｎｍとしたものであり、図１４（Ｃ）は５ｎｍ
としたものである。
いずれもゲート絶縁物が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピー
ク値やオン電流には目立った変化が無い。
ク値やオン電流には目立った変化が無い。
なお、移動度μのピークは、図１２では８０ｃｍ２／Ｖｓ程度であるが、図１３では６０
ｃｍ２／Ｖｓ程度、図１４では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆが増加す
るほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流はオフセット長Ｌ
ｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである
。また、いずれもゲート電圧１Ｖ前後で、ドレイン電流はメモリ素子等で必要とされる１
０μＡを超えることが示された。
ｃｍ２／Ｖｓ程度、図１４では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆが増加す
るほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流はオフセット長Ｌ
ｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである
。また、いずれもゲート電圧１Ｖ前後で、ドレイン電流はメモリ素子等で必要とされる１
０μＡを超えることが示された。
また、素子トランジスタ１０３は移動度の高い半導体を用いると読み出し速度が向上する
ので、単結晶半導体を用いることが好ましい。
ので、単結晶半導体を用いることが好ましい。
また、容量素子１０２の容量は、書き込みトランジスタ１０１のオフ電流（あるいはオフ
抵抗）を考慮して決定され、容量を大きくするとデータを保存する期間を長くできる。例
えば、書き込みトランジスタ１０１のオフ電流が１×１０−１８Ａで容量素子１０２の容
量が１×１０−１３Ｆであれば、データの保存期間は３０時間程度であり、書き込みトラ
ンジスタ１０１のオフ電流が１×１０−２４Ａで容量素子１０２の容量が１×１０−１５
Ｆであれば、データの保存期間は３０年程度である（電荷量が初期の４０％となるまでの
期間を保存期間とした場合）。
抵抗）を考慮して決定され、容量を大きくするとデータを保存する期間を長くできる。例
えば、書き込みトランジスタ１０１のオフ電流が１×１０−１８Ａで容量素子１０２の容
量が１×１０−１３Ｆであれば、データの保存期間は３０時間程度であり、書き込みトラ
ンジスタ１０１のオフ電流が１×１０−２４Ａで容量素子１０２の容量が１×１０−１５
Ｆであれば、データの保存期間は３０年程度である（電荷量が初期の４０％となるまでの
期間を保存期間とした場合）。
半導体メモリ装置では、図１（Ａ）に示されるメモリセルがマトリクス状に配置される。
図１（Ａ）に示すメモリセルの動作について説明する。最初に書き込み動作について説明
する。まず、端子Ｃ、Ｅ、Ｆは適切な電位に保つ。消費電力を低減する目的からは、端子
Ｅと端子Ｆの電位は同じとすることが好ましい。例えば、全て０Ｖとする。次に、端子Ｂ
に適切な正の電位を与え、また、端子Ａに信号に応じた０または正の電位を与える。この
とき、端子Ｂの電位は端子Ａの電位よりも高く、その差は、書き込みトランジスタ１０１
のしきい値以上であることが好ましい。
する。まず、端子Ｃ、Ｅ、Ｆは適切な電位に保つ。消費電力を低減する目的からは、端子
Ｅと端子Ｆの電位は同じとすることが好ましい。例えば、全て０Ｖとする。次に、端子Ｂ
に適切な正の電位を与え、また、端子Ａに信号に応じた０または正の電位を与える。この
とき、端子Ｂの電位は端子Ａの電位よりも高く、その差は、書き込みトランジスタ１０１
のしきい値以上であることが好ましい。
すると、書き込みトランジスタ１０１がオン状態となり、書き込みトランジスタ１０１を
通って、容量素子１０２に電荷が蓄えられる。また、書き込みトランジスタ１０１のソー
スと容量素子１０２の電極の一と素子トランジスタ１０３のゲートで構成されるノードＤ
はある電位となる。例えば、ノードＤの電位が＋１Ｖと０Ｖの２種類の値をとるものとす
る。
通って、容量素子１０２に電荷が蓄えられる。また、書き込みトランジスタ１０１のソー
スと容量素子１０２の電極の一と素子トランジスタ１０３のゲートで構成されるノードＤ
はある電位となる。例えば、ノードＤの電位が＋１Ｖと０Ｖの２種類の値をとるものとす
る。
次に、端子Ｂの電位を０あるいは負とすることにより書き込みトランジスタ１０１をオフ
とする。すると、容量素子１０２に蓄えられた電荷は書き込みトランジスタ１０１を通る
ことができず、ノードＤは浮遊状態となる。以上で書き込みが終了する。
とする。すると、容量素子１０２に蓄えられた電荷は書き込みトランジスタ１０１を通る
ことができず、ノードＤは浮遊状態となる。以上で書き込みが終了する。
データを保持する際には、端子Ａの電位を一定の値（例えば０Ｖ）とする。また、端子Ｂ
の電位は０あるいは負に維持することにより、書き込みトランジスタ１０１がオンとなら
ないようにする。特に、端子Ｂの電位を、端子Ａの電位よりも１Ｖ以上低くすると、書き
込みトランジスタ１０１のリーク電流を十分に低くできるので好ましい。
の電位は０あるいは負に維持することにより、書き込みトランジスタ１０１がオンとなら
ないようにする。特に、端子Ｂの電位を、端子Ａの電位よりも１Ｖ以上低くすると、書き
込みトランジスタ１０１のリーク電流を十分に低くできるので好ましい。
次に読み出しについて説明する。読み出し時には、端子Ｅと端子Ｆの間に電位差を与え、
端子Ｃに適切な負の電位を与える。例えば、ノードＤの電位が０Ｖであれば、素子トラン
ジスタ１０３をオフ状態とし、ノードＤの電位が＋１Ｖであれば、素子トランジスタ１０
３をオン状態とできるような電位を端子Ｃに与える。
端子Ｃに適切な負の電位を与える。例えば、ノードＤの電位が０Ｖであれば、素子トラン
ジスタ１０３をオフ状態とし、ノードＤの電位が＋１Ｖであれば、素子トランジスタ１０
３をオン状態とできるような電位を端子Ｃに与える。
素子トランジスタ１０３がオン状態であるかオフ状態であるかは、端子Ｅと端子Ｆの間を
流れる電流あるいは端子Ｅや端子Ｆの電位の変動により判定することができるので、素子
トランジスタ１０３の状態を知ることにより、ノードＤの電位、すなわち、書き込まれた
データを知ることができる。通常、素子トランジスタ１０３の状態を知るために端子Ｅ（
あるいは端子Ｆ）は読み出し回路に接続される。
流れる電流あるいは端子Ｅや端子Ｆの電位の変動により判定することができるので、素子
トランジスタ１０３の状態を知ることにより、ノードＤの電位、すなわち、書き込まれた
データを知ることができる。通常、素子トランジスタ１０３の状態を知るために端子Ｅ（
あるいは端子Ｆ）は読み出し回路に接続される。
なお、他のメモリセルを読み出す場合には、端子Ｃの電位は、ノードＤの電位に関わらず
、素子トランジスタ１０３がオンあるいはオフとなるような電位とする。消費電力を減ら
すためには、ＮＯＲ型メモリ装置では素子トランジスタ１０３は、当該メモリセルの読出
し時以外はオフ状態であることが好ましい。一方、ＮＡＮＤ型メモリ装置ではＮＡＮＤ回
路内の当該メモリセル以外のメモリセルはすべてオン状態であることが求められる。
、素子トランジスタ１０３がオンあるいはオフとなるような電位とする。消費電力を減ら
すためには、ＮＯＲ型メモリ装置では素子トランジスタ１０３は、当該メモリセルの読出
し時以外はオフ状態であることが好ましい。一方、ＮＡＮＤ型メモリ装置ではＮＡＮＤ回
路内の当該メモリセル以外のメモリセルはすべてオン状態であることが求められる。
以上は１つのメモリセルに２種類（２値）のデータのいずれかを記憶する例であるが、書
き込みの際の端子Ａの電圧を３段階以上とすることにより、３種類以上（多値）のデータ
のいずれかを記憶させることもできる。１つのメモリセルに多値のデータを記憶できると
実質的には集積度を上げたことと同じ効果が得られる。
き込みの際の端子Ａの電圧を３段階以上とすることにより、３種類以上（多値）のデータ
のいずれかを記憶させることもできる。１つのメモリセルに多値のデータを記憶できると
実質的には集積度を上げたことと同じ効果が得られる。
図１（Ｂ）は本発明で用いることのできる別の半導体メモリ装置のメモリセルの回路図で
ある。図１（Ｂ）に示す回路図では、書き込みトランジスタ１０１、容量素子１０２は図
１（Ａ）のものと同じであるが、素子トランジスタをＰチャネル型のトランジスタ１０４
とするものである。
ある。図１（Ｂ）に示す回路図では、書き込みトランジスタ１０１、容量素子１０２は図
１（Ａ）のものと同じであるが、素子トランジスタをＰチャネル型のトランジスタ１０４
とするものである。
なお、本発明に用いることのできる半導体メモリ装置は、図１（Ａ）および図１（Ｂ）に
示されるものに限らない。図１（Ａ）あるいは図１（Ｂ）に示される回路を改良して、端
子数を減らしたものを用いてもよい。また、他の回路構成のメモリセルを用いてもよい。
本発明に用いるのに好ましい構成は、メモリセルが容量素子を有していることと、容量素
子に蓄積されている電荷の量を非破壊で計量できることである。
示されるものに限らない。図１（Ａ）あるいは図１（Ｂ）に示される回路を改良して、端
子数を減らしたものを用いてもよい。また、他の回路構成のメモリセルを用いてもよい。
本発明に用いるのに好ましい構成は、メモリセルが容量素子を有していることと、容量素
子に蓄積されている電荷の量を非破壊で計量できることである。
なお、上記に示したように、書き込みトランジスタはオフ状態であっても微量のオフ電流
が流れるため、容量素子に蓄積された電荷が時間とともに減少する。その程度はオフ電流
の大きさや容量素子の容量によって決定される。また、それ以外の経路を通じたリーク電
流も要因となる。
が流れるため、容量素子に蓄積された電荷が時間とともに減少する。その程度はオフ電流
の大きさや容量素子の容量によって決定される。また、それ以外の経路を通じたリーク電
流も要因となる。
例えば、上述のように、図１（Ａ）の書き込みトランジスタ１０１等に由来するオフ電流
が１×１０−１８Ａで容量素子１０２の容量が１×１０−１３Ｆであれば、データの保存
期間は３時間程度である。しかしながら、データが失われてしまう前にリフレッシュをお
こなえば、より長期にわたりデータを保存できる。
が１×１０−１８Ａで容量素子１０２の容量が１×１０−１３Ｆであれば、データの保存
期間は３時間程度である。しかしながら、データが失われてしまう前にリフレッシュをお
こなえば、より長期にわたりデータを保存できる。
あるいは、リフレッシュをおこなうことにより、より容量素子１０２の容量を少なくでき
る。容量を小さくすることでメモリセルの面積を縮小できる。また、容量素子の容量を小
さくすることは消費電力を削減する上でも効果がある。上記の例であれば、容量素子１０
２の容量を２桁小さい、１×１０−１５Ｆとすると、データの保存期間は２分程度である
が、データが失われてしまう前にリフレッシュをおこなえば、より長期にわたりデータを
保存できる。
る。容量を小さくすることでメモリセルの面積を縮小できる。また、容量素子の容量を小
さくすることは消費電力を削減する上でも効果がある。上記の例であれば、容量素子１０
２の容量を２桁小さい、１×１０−１５Ｆとすると、データの保存期間は２分程度である
が、データが失われてしまう前にリフレッシュをおこなえば、より長期にわたりデータを
保存できる。
なお、２値の場合であれば、メモリセルに蓄積された電荷の７５％が失われても、データ
は失われない（データを読み出すことができる）が、４値のデータを書き込む場合には、
当初の電荷の２５％が失われるとデータは消失してしまう（データを読み出すことができ
なくなる）。したがって、その分、リフレッシュの頻度を高めることが好ましい。
は失われない（データを読み出すことができる）が、４値のデータを書き込む場合には、
当初の電荷の２５％が失われるとデータは消失してしまう（データを読み出すことができ
なくなる）。したがって、その分、リフレッシュの頻度を高めることが好ましい。
もちろん、よりオフ電流を小さくすることにより、リフレッシュの間隔をより長くできる
。
例えば、書き込みトランジスタ１０１等に由来するオフ電流が１×１０−２１Ａで容量素
子１０２の容量が１×１０−１５Ｆであれば２値のデータの保存期間は１０日程度となり
、書き込みトランジスタ１０１等に由来するオフ電流が１×１０−２４Ａで容量素子１０
２の容量が１×１０−１５Ｆであればデータの保存期間は３０年程度となる。データの保
存期間に応じて、リフレッシュの間隔が長くできる。
。
例えば、書き込みトランジスタ１０１等に由来するオフ電流が１×１０−２１Ａで容量素
子１０２の容量が１×１０−１５Ｆであれば２値のデータの保存期間は１０日程度となり
、書き込みトランジスタ１０１等に由来するオフ電流が１×１０−２４Ａで容量素子１０
２の容量が１×１０−１５Ｆであればデータの保存期間は３０年程度となる。データの保
存期間に応じて、リフレッシュの間隔が長くできる。
例えば、保存期間が３０年程度であれば、まったくリフレッシュを必要としないように思
えるが、電荷の保存状態がメモリセルごとに異なる場合があるため、定期的あるいは非定
期的にリフレッシュをおこなうことによりデータを安定して保持できる。
えるが、電荷の保存状態がメモリセルごとに異なる場合があるため、定期的あるいは非定
期的にリフレッシュをおこなうことによりデータを安定して保持できる。
例えば、１つの半導体メモリ装置で、データの書き込みから一定の期間が経過した段階で
、あるメモリセルでは、リフレッシュを必要とするほど、電荷が減少しているが、別のメ
モリセルでは、十分に電荷が保持されている、ということが起こりえる。
、あるメモリセルでは、リフレッシュを必要とするほど、電荷が減少しているが、別のメ
モリセルでは、十分に電荷が保持されている、ということが起こりえる。
その要因はさまざまである。例えば、保持されている電荷量が要因の一となる。図１（Ａ
）の回路において、ノードＤの電位が端子Ａの電位よりも高い（すなわち、容量素子１０
２に保持されている電荷量が多い）場合には、電位差以上に書き込みトランジスタのオフ
電流が増加する傾向がある。このようなばらつきはデータ依存のばらつきである。
）の回路において、ノードＤの電位が端子Ａの電位よりも高い（すなわち、容量素子１０
２に保持されている電荷量が多い）場合には、電位差以上に書き込みトランジスタのオフ
電流が増加する傾向がある。このようなばらつきはデータ依存のばらつきである。
また、書き込みトランジスタ間のオフ電流のばらつきが要因となることもある。この場合
、例えば、トランジスタの大きさや形状が異なることが要因となることが多い。同様に、
容量素子の面積が異なるために、容量がばらつくことも要因の一である。さらには、トラ
ンジスタのしきい値のばらつきも要因のひとつである。このようなばらつきはメモリセル
依存のばらつきである。
、例えば、トランジスタの大きさや形状が異なることが要因となることが多い。同様に、
容量素子の面積が異なるために、容量がばらつくことも要因の一である。さらには、トラ
ンジスタのしきい値のばらつきも要因のひとつである。このようなばらつきはメモリセル
依存のばらつきである。
例えば、トランジスタに用いられている半導体の結晶化の程度にばらつきがあれば、トラ
ンジスタの電流輸送特性（電界効果移動度等）やしきい値がばらつく要因となる。
ンジスタの電流輸送特性（電界効果移動度等）やしきい値がばらつく要因となる。
また、ドナー濃度が１×１０１４ｃｍ−３というような不純物濃度が極めて低い半導体を
用いる場合には、トランジスタを微小化して、チャネルのサイズを１００ｎｍ×１００ｎ
ｍ×１０ｎｍ＝１×１０−１６ｃｍ−３とすると、１つのトランジスタに含まれるドナー
原子の数は０．０１個である。すなわち、９９個のトランジスタのチャネルはドナーが全
く存在しない真性半導体であるが、１個のトランジスタには１つのドナー原子が存在する
Ｎ型半導体である。その濃度は１×１０１６ｃｍ−３であり、当然、トランジスタのしき
い値が他のものと異なる。
用いる場合には、トランジスタを微小化して、チャネルのサイズを１００ｎｍ×１００ｎ
ｍ×１０ｎｍ＝１×１０−１６ｃｍ−３とすると、１つのトランジスタに含まれるドナー
原子の数は０．０１個である。すなわち、９９個のトランジスタのチャネルはドナーが全
く存在しない真性半導体であるが、１個のトランジスタには１つのドナー原子が存在する
Ｎ型半導体である。その濃度は１×１０１６ｃｍ−３であり、当然、トランジスタのしき
い値が他のものと異なる。
厄介なのは、この程度の差異であれば、精密な測定をおこなわない限り、良品との区別が
つかないことである。酸化物半導体を用いたトランジスタではサブスレショールド値が０
．１Ｖ／ｄｅｃであるため、しきい値が０．１ボルト変動すると、オフ電流が１桁程度変
動することが有り得る。
つかないことである。酸化物半導体を用いたトランジスタではサブスレショールド値が０
．１Ｖ／ｄｅｃであるため、しきい値が０．１ボルト変動すると、オフ電流が１桁程度変
動することが有り得る。
また、半導体メモリ装置を使用中にドナー原子が外部からチャネルに移動して、真性半導
体からＮ型半導体となることもある。特に、酸化物半導体においては水素がドナーとなる
ことが知られているが、水素イオン（陽子）は極めて小さいため、移動が容易である。
体からＮ型半導体となることもある。特に、酸化物半導体においては水素がドナーとなる
ことが知られているが、水素イオン（陽子）は極めて小さいため、移動が容易である。
平均的なメモリセルのデータの保存期間が３０年であるような半導体メモリ装置において
、半導体メモリ装置が製造された直後の検査で動作が不十分なメモリセルは不良ビットと
して判断できる。しかし、オフ電流が１桁大きいメモリセルであれば、データの保存期間
は３年であるので、それが不良であるかどうかを数時間データを保存しただけで判断する
ことは困難である。
、半導体メモリ装置が製造された直後の検査で動作が不十分なメモリセルは不良ビットと
して判断できる。しかし、オフ電流が１桁大きいメモリセルであれば、データの保存期間
は３年であるので、それが不良であるかどうかを数時間データを保存しただけで判断する
ことは困難である。
もし、不良か否かを確実に判断するのであれば、加速試験で数日間あるいはそれ以上の期
間、データを保存するテストをおこなう必要があるため現実的でない。また、出荷後にド
ナーが移動することによりもたらされる変動については、対処できない。
間、データを保存するテストをおこなう必要があるため現実的でない。また、出荷後にド
ナーが移動することによりもたらされる変動については、対処できない。
このような通常の検査では排除できない潜在的な不良メモリセルを含んだまま、すべての
メモリセルを良品として出荷し、データを１０年保存すると、データの多くが失われてし
まうこととなる。すなわち、半導体メモリ装置としての信頼性が低下する。しかしながら
、定期的あるいは非定期的にリフレッシュをおこなうことにより半導体メモリ装置の信頼
性を向上させることができる。
メモリセルを良品として出荷し、データを１０年保存すると、データの多くが失われてし
まうこととなる。すなわち、半導体メモリ装置としての信頼性が低下する。しかしながら
、定期的あるいは非定期的にリフレッシュをおこなうことにより半導体メモリ装置の信頼
性を向上させることができる。
なお、通常のＤＲＡＭであれば、メモリセルの電荷の保存状態に関わらず、すべてのメモ
リセルをリフレッシュするが、その場合は、リフレッシュが不要なメモリセルまでリフレ
ッシュするため消費電力を増大させることとなる。特にリフレッシュの周期は、特性の悪
いメモリセルに合わせることが必要であるので、他の正常なメモリセルまで不要なリフレ
ッシュを必要とする。
リセルをリフレッシュするが、その場合は、リフレッシュが不要なメモリセルまでリフレ
ッシュするため消費電力を増大させることとなる。特にリフレッシュの周期は、特性の悪
いメモリセルに合わせることが必要であるので、他の正常なメモリセルまで不要なリフレ
ッシュを必要とする。
また、この方法においては、リフレッシュ動作をおこなう時点での読み出し結果を再度、
メモリセルに書き込むため、もし、リフレッシュ動作時点において、すでにデータが失わ
れている場合には、そのデータは失われたままとなる。
メモリセルに書き込むため、もし、リフレッシュ動作時点において、すでにデータが失わ
れている場合には、そのデータは失われたままとなる。
一方、本発明に用いる半導体メモリ装置のメモリセルでは、非破壊で電荷量を知ることが
できる。さらに、その状態が正常値からどの程度ずれているのかも知ることができる。そ
れらの情報をもとにすれば、リフレッシュが不要な行のメモリセルまでリフレッシュする
必要はない。従来、リフレッシュが必要なメモリはＤＲＡＭのみでかつ、ＤＲＡＭでは、
蓄積されている電荷量を、電荷を取り出さずに知ることができなかったので、このような
技術思想は存在しなかった。
できる。さらに、その状態が正常値からどの程度ずれているのかも知ることができる。そ
れらの情報をもとにすれば、リフレッシュが不要な行のメモリセルまでリフレッシュする
必要はない。従来、リフレッシュが必要なメモリはＤＲＡＭのみでかつ、ＤＲＡＭでは、
蓄積されている電荷量を、電荷を取り出さずに知ることができなかったので、このような
技術思想は存在しなかった。
また、多値のデータを書き込み・読み出しする場合には、２値の場合よりも電荷の減少量
は可能な限り早期に知ることが好ましい。上記の技術思想によれば、それが可能となる。
は可能な限り早期に知ることが好ましい。上記の技術思想によれば、それが可能となる。
すなわち、適切なときにメモリセルのデータの保存状態をチェックし、必要であれば、リ
フレッシュをおこない、あるいは、そのメモリセルが使用するにふさわしくない場合には
、予備のメモリセルで置き換えることで、より長期の信頼性を確保できる。
フレッシュをおこない、あるいは、そのメモリセルが使用するにふさわしくない場合には
、予備のメモリセルで置き換えることで、より長期の信頼性を確保できる。
メモリセルの検査は以下の方法でおこなう。図１（Ａ）のメモリセルを例に取れば、端子
Ｃに通常の読み出しに用いる第１の電位を与え、そのときの素子トランジスタ１０３の状
態を判定する（第１の判定）。次に端子Ｃに第１の電位よりも低い第２の電位を与え、そ
のときの素子トランジスタ１０３の状態を判定する（第２の判定）。第１の判定および第
２の判定は、通常、オンかオフのいずれかとなる。
Ｃに通常の読み出しに用いる第１の電位を与え、そのときの素子トランジスタ１０３の状
態を判定する（第１の判定）。次に端子Ｃに第１の電位よりも低い第２の電位を与え、そ
のときの素子トランジスタ１０３の状態を判定する（第２の判定）。第１の判定および第
２の判定は、通常、オンかオフのいずれかとなる。
第１の判定と第２の判定で結果が異なった場合には、メモリセルが蓄えている電荷が低下
していると判断しリフレッシュをおこなう。同じ場合にはリフレッシュをおこなわない。
このような操作により、不必要なリフレッシュ動作を行なわずに長期間データの保持が可
能な半導体メモリ装置を提供することができる。
していると判断しリフレッシュをおこなう。同じ場合にはリフレッシュをおこなわない。
このような操作により、不必要なリフレッシュ動作を行なわずに長期間データの保持が可
能な半導体メモリ装置を提供することができる。
あるいは端子Ｃに、第１の電位よりも高い第３の電位を与えて、素子トランジスタ１０３
の状態を判定する（第３の判定）。第３の判定が第１の判定と異なった場合には、メモリ
セルが蓄えている電荷がデータ変動を起こすほど低下していると判断しリフレッシュをお
こなう。このとき、該当するメモリセルのオフ電流が規定値よりも大きいと判断できるた
め、不良メモリセルとして予備のメモリセルに差し替えても良い。
の状態を判定する（第３の判定）。第３の判定が第１の判定と異なった場合には、メモリ
セルが蓄えている電荷がデータ変動を起こすほど低下していると判断しリフレッシュをお
こなう。このとき、該当するメモリセルのオフ電流が規定値よりも大きいと判断できるた
め、不良メモリセルとして予備のメモリセルに差し替えても良い。
以上、本発明の態様として、いくつかの例を示したが、本発明の技術思想によれば、上記
の例に限られず、その他の態様も可能であることは、以下の実施の形態に示される例を見
れば明らかであろう。
の例に限られず、その他の態様も可能であることは、以下の実施の形態に示される例を見
れば明らかであろう。
上記の態様のいずれかを採用することにより、前記課題の少なくとも１つを解決できる。
特に上記の態様の半導体メモリ装置は、ＦＧＮＶＭで書き込みや消去の際に必要な高い電
圧を必要としない上、書き換え回数の制限がない。また、リフレッシュ間隔も従来のＤＲ
ＡＭよりもはるかに長く、かつ、必要な行のみリフレッシュできるので、消費電力の削減
に役立つ。また、用いるトランジスタを５つ以下とでき、また、適度なリフレッシュをお
こなうことにより容量素子の面積を削減できるので、集積度を高める上でも有利である。
特に上記の態様の半導体メモリ装置は、ＦＧＮＶＭで書き込みや消去の際に必要な高い電
圧を必要としない上、書き換え回数の制限がない。また、リフレッシュ間隔も従来のＤＲ
ＡＭよりもはるかに長く、かつ、必要な行のみリフレッシュできるので、消費電力の削減
に役立つ。また、用いるトランジスタを５つ以下とでき、また、適度なリフレッシュをお
こなうことにより容量素子の面積を削減できるので、集積度を高める上でも有利である。
また、上記に示された態様は、これまでの技術思想にない新規の半導体装置（特に、半導
体メモリ装置）であり、また、これまでの技術思想にない新規の半導体装置の駆動方法（
特に、半導体メモリ装置の駆動方法）である。それらは、省電力や高い集積度といった特
徴を呈する。
体メモリ装置）であり、また、これまでの技術思想にない新規の半導体装置の駆動方法（
特に、半導体メモリ装置の駆動方法）である。それらは、省電力や高い集積度といった特
徴を呈する。
上記に示した態様のそれぞれは、上記に示した効果の少なくとも１つを奏する。いうまで
もなく、上記に示した態様のそれぞれが、上記に示した効果の全てを奏する必要はない。
もなく、上記に示した態様のそれぞれが、上記に示した効果の全てを奏する必要はない。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。
また、以下の実施の形態で開示された構造や条件等の項目は、他の実施の形態においても
適宜、組み合わせることができる。なお、以下に説明する構成において、同様のものを指
す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分
の詳細な説明は省略することもある。
適宜、組み合わせることができる。なお、以下に説明する構成において、同様のものを指
す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分
の詳細な説明は省略することもある。
（実施の形態１）
本実施の形態の半導体メモリ装置の動作を図２（Ａ）を用いて説明する。図２（Ａ）は図
１（Ａ）で示したメモリセル１００に読み出し回路２００、読み出した値を保持するレジ
スタ２１０を加えたものである。
本実施の形態の半導体メモリ装置の動作を図２（Ａ）を用いて説明する。図２（Ａ）は図
１（Ａ）で示したメモリセル１００に読み出し回路２００、読み出した値を保持するレジ
スタ２１０を加えたものである。
読み出し回路２００は、Ｐチャネル型の読み出しトランジスタ２０２とインバータ２０１
を含み、レジスタ２１０には、第１のレジスタ２１０Ａおよび第２のレジスタ２１０Ｂを
有する。図２（Ａ）に示すように、図１（Ａ）のメモリセル１００のＮチャネル型の素子
トランジスタ１０３のソースを接地し、そのドレインを読み出しトランジスタ２０２のド
レインと接続する。
を含み、レジスタ２１０には、第１のレジスタ２１０Ａおよび第２のレジスタ２１０Ｂを
有する。図２（Ａ）に示すように、図１（Ａ）のメモリセル１００のＮチャネル型の素子
トランジスタ１０３のソースを接地し、そのドレインを読み出しトランジスタ２０２のド
レインと接続する。
また、読み出しトランジスタ２０２のソースを電源電位ＶＤＤに接続し、ゲートを接地す
る。素子トランジスタ１０３のドレインと読み出しトランジスタ２０２のドレインには、
インバータ２０１の入力端子を接続する。これらの交点を以下ではノードＥと呼ぶ。また
、インバータ２０１の出力はレジスタ２１０に接続される。なお、読み出しトランジスタ
２０２のオン電流は、同じ条件（ゲート電位、ドレイン電位等）での素子トランジスタ１
０３のオン電流よりも低くなるように設計するとよい。
る。素子トランジスタ１０３のドレインと読み出しトランジスタ２０２のドレインには、
インバータ２０１の入力端子を接続する。これらの交点を以下ではノードＥと呼ぶ。また
、インバータ２０１の出力はレジスタ２１０に接続される。なお、読み出しトランジスタ
２０２のオン電流は、同じ条件（ゲート電位、ドレイン電位等）での素子トランジスタ１
０３のオン電流よりも低くなるように設計するとよい。
読み出し回路２００を用いた読み出し動作について簡単に説明する。端子Ｃに読み出しの
ための電位を与えると、メモリセルのノードＤの電位に応じて、素子トランジスタ１０３
が何らかの状態となる。そのときの状態に応じて、読み出し回路２００のノードＥの電位
が変動する。この電位が電源電位ＶＤＤと接地電位の中間値（平均値）よりも高ければイ
ンバータ２０１の出力は接地電位となり、中間値よりも低ければインバータ２０１の出力
は電源電位ＶＤＤとなる。このような動作により、素子トランジスタがオン状態であるか
オフ状態であるかを判断できる。
ための電位を与えると、メモリセルのノードＤの電位に応じて、素子トランジスタ１０３
が何らかの状態となる。そのときの状態に応じて、読み出し回路２００のノードＥの電位
が変動する。この電位が電源電位ＶＤＤと接地電位の中間値（平均値）よりも高ければイ
ンバータ２０１の出力は接地電位となり、中間値よりも低ければインバータ２０１の出力
は電源電位ＶＤＤとなる。このような動作により、素子トランジスタがオン状態であるか
オフ状態であるかを判断できる。
通常の読み出し操作では、素子トランジスタがＮチャネル型であるので、Ｈのデータが書
き込まれている場合には、ノードＥの電位は接地電位となり、したがって、インバータ２
０１の出力は電源電位ＶＤＤとなる。また、Ｌのデータが書き込まれている場合には、ノ
ードＥの電位は電源電位ＶＤＤとなり、したがって、インバータ２０１の出力は接地電位
となる。以下では、インバータ２０１の出力が、接地電位のときはＦ（Ｆａｌｓｅ、偽）
、電源電位ＶＤＤのときはＴ（Ｔｒｕｅ、真）と呼ぶ。
き込まれている場合には、ノードＥの電位は接地電位となり、したがって、インバータ２
０１の出力は電源電位ＶＤＤとなる。また、Ｌのデータが書き込まれている場合には、ノ
ードＥの電位は電源電位ＶＤＤとなり、したがって、インバータ２０１の出力は接地電位
となる。以下では、インバータ２０１の出力が、接地電位のときはＦ（Ｆａｌｓｅ、偽）
、電源電位ＶＤＤのときはＴ（Ｔｒｕｅ、真）と呼ぶ。
リフレッシュ動作をおこなうのに先立ち、該当するメモリにリフレッシュ動作が必要であ
るかを判定する。これは、端子Ｃに２種類の読み出し電位を与えて読み出し動作を行ない
、そのときの読み出し結果を比較することでおこなわれる。具体的には、通常の読み出し
電位Ｖ１を与えて読み出し動作をおこない、その結果を第１のレジスタ２１０Ａに格納す
る。
るかを判定する。これは、端子Ｃに２種類の読み出し電位を与えて読み出し動作を行ない
、そのときの読み出し結果を比較することでおこなわれる。具体的には、通常の読み出し
電位Ｖ１を与えて読み出し動作をおこない、その結果を第１のレジスタ２１０Ａに格納す
る。
さらに、通常の読み出し電位よりも低い電位Ｖ２を与えて読み出し動作を行い、その結果
を第２のレジスタ２１０Ｂに格納する。そして、第１のレジスタに格納されたデータと第
２のレジスタに格納されたデータを比較することで読み出し結果を比較する。なお、レジ
スタ２１０Ａおよびレジスタ２１０Ｂは上記の目的にかなうものであればよく、その種類
は問わない。
を第２のレジスタ２１０Ｂに格納する。そして、第１のレジスタに格納されたデータと第
２のレジスタに格納されたデータを比較することで読み出し結果を比較する。なお、レジ
スタ２１０Ａおよびレジスタ２１０Ｂは上記の目的にかなうものであればよく、その種類
は問わない。
図３（Ａ）は、図１（Ａ）のメモリセル１００にＨとＬという２つの信号が書き込まれた
場合の、端子Ｃの電位ＶＣと素子トランジスタ１０３のドレイン電流（端子Ｅと端子Ｆ間
の電流）ＩＥＦの関係を示す。曲線３０１はＨの信号が書き込まれた場合の、曲線３０２
はＬの信号が書き込まれた場合のものである。
場合の、端子Ｃの電位ＶＣと素子トランジスタ１０３のドレイン電流（端子Ｅと端子Ｆ間
の電流）ＩＥＦの関係を示す。曲線３０１はＨの信号が書き込まれた場合の、曲線３０２
はＬの信号が書き込まれた場合のものである。
また、Ｉ０は読み出しトランジスタ２０２のドレインの電位を電源電位ＶＤＤに、ゲート
とソースの電位を接地電位とした場合のドレイン電流である。端子Ｃの電位ＶＣをある値
としたときに、素子トランジスタ１０３の電流の曲線がＩ０を上回っている場合は、図２
（Ａ）のノードＥの電位は、電源電位ＶＤＤと接地電位の中間値よりも低くなる。したが
って、インバータ２０１の出力はＴである。逆に素子トランジスタ１０３の電流の曲線が
Ｉ０を下回っている場合はインバータ２０１の出力はＦである。
とソースの電位を接地電位とした場合のドレイン電流である。端子Ｃの電位ＶＣをある値
としたときに、素子トランジスタ１０３の電流の曲線がＩ０を上回っている場合は、図２
（Ａ）のノードＥの電位は、電源電位ＶＤＤと接地電位の中間値よりも低くなる。したが
って、インバータ２０１の出力はＴである。逆に素子トランジスタ１０３の電流の曲線が
Ｉ０を下回っている場合はインバータ２０１の出力はＦである。
曲線３０１、曲線３０２がＩ０となるときのＶＣの値を、それぞれ、Ｖｔｈ＿Ｈ、Ｖｔｈ
＿Ｌとする。例えば、ＶＣがＶｔｈ＿Ｈよりも低ければ、書き込まれたデータに関わらず
、常に、インバータ２０１の出力はＦとなり、ＶＣがＶｔｈ＿Ｌよりも高ければ、書き込
まれたデータに関わらず、常に、インバータ２０１の出力はＴとなる。例えば、読み出し
をおこなわないメモリセルには、ＶＣをＶｔｈ＿Ｈより低い電位（例えば、ＶＡ）か、Ｖ
ｔｈ＿Ｌより高い電位（例えば、ＶＢ）を与えるとよい（図３（Ｂ）参照）。
＿Ｌとする。例えば、ＶＣがＶｔｈ＿Ｈよりも低ければ、書き込まれたデータに関わらず
、常に、インバータ２０１の出力はＦとなり、ＶＣがＶｔｈ＿Ｌよりも高ければ、書き込
まれたデータに関わらず、常に、インバータ２０１の出力はＴとなる。例えば、読み出し
をおこなわないメモリセルには、ＶＣをＶｔｈ＿Ｈより低い電位（例えば、ＶＡ）か、Ｖ
ｔｈ＿Ｌより高い電位（例えば、ＶＢ）を与えるとよい（図３（Ｂ）参照）。
Ｖ１は、通常の読み出しの際に端子Ｃに与える電位である。この電位では、Ｌのデータが
書き込まれた場合は、ＩＥＦがＩ０よりも小さく、したがって、インバータ２０１の出力
はＦである。また、Ｈのデータが書き込まれた場合は、ＩＥＦがＩ０よりも大きく、した
がって、インバータ２０１の出力はＴとなる。Ｖ１が上記のような条件を満たすためには
、Ｖ１をＶｔｈ＿Ｈを超え、Ｖｔｈ＿Ｌより小さい電位とするとよい。
書き込まれた場合は、ＩＥＦがＩ０よりも小さく、したがって、インバータ２０１の出力
はＦである。また、Ｈのデータが書き込まれた場合は、ＩＥＦがＩ０よりも大きく、した
がって、インバータ２０１の出力はＴとなる。Ｖ１が上記のような条件を満たすためには
、Ｖ１をＶｔｈ＿Ｈを超え、Ｖｔｈ＿Ｌより小さい電位とするとよい。
さて、時間の経過とともに容量素子１０２に蓄積された電荷は変動する。一般に、ノード
Ｄの電位が端子Ａの電位よりも高ければ電荷量は減少し、ノードＤの電位は低下する。そ
の場合には、図３（Ｃ）に示すように電位ＶＣとドレイン電流ＩＥＦの関係は曲線３０１
から曲線３０３に変動する。
Ｄの電位が端子Ａの電位よりも高ければ電荷量は減少し、ノードＤの電位は低下する。そ
の場合には、図３（Ｃ）に示すように電位ＶＣとドレイン電流ＩＥＦの関係は曲線３０１
から曲線３０３に変動する。
しかし、この段階では読み出しにおいて異常は感知されない。というのも、まだ、この段
階では、端子Ｃに通常の読み出し電位Ｖ１を与えると、書き込み直後と同様に素子トラン
ジスタのドレイン電流ＩＥＦがＩ０よりも大きいため、書き込み時と同じくＨのデータが
読み出されるためである。
階では、端子Ｃに通常の読み出し電位Ｖ１を与えると、書き込み直後と同様に素子トラン
ジスタのドレイン電流ＩＥＦがＩ０よりも大きいため、書き込み時と同じくＨのデータが
読み出されるためである。
しかしながら、この状態を放置すると、やがて、曲線３０４に示されるようになる。この
段階では、端子Ｃに通常の読み出し電位Ｖ１を与えると、素子トランジスタのドレイン電
流ＩＥＦがＩ０よりも小さいため、書き込み時とは逆にＬのデータが読み出されてしまう
。したがって、曲線３０３の段階でデータが失われようとしていることを事前に知ること
が望まれる。
段階では、端子Ｃに通常の読み出し電位Ｖ１を与えると、素子トランジスタのドレイン電
流ＩＥＦがＩ０よりも小さいため、書き込み時とは逆にＬのデータが読み出されてしまう
。したがって、曲線３０３の段階でデータが失われようとしていることを事前に知ること
が望まれる。
そこで、端子Ｃの電位を通常の読み出し電位Ｖ１よりも低く、かつ、Ｖｔｈ＿Ｈよりも高
い電位Ｖ２とすることで、データの保存状態を調べる。データの書き込み直後（曲線３０
１）では、端子Ｃの電位をＶ２としても、ドレイン電流がＩ０以上であるので、通常の読
み出し電位Ｖ１を与えた場合と同じくＨのデータが読み出される。
い電位Ｖ２とすることで、データの保存状態を調べる。データの書き込み直後（曲線３０
１）では、端子Ｃの電位をＶ２としても、ドレイン電流がＩ０以上であるので、通常の読
み出し電位Ｖ１を与えた場合と同じくＨのデータが読み出される。
しかしながら、書き込み後、時間が経過して曲線３０３となった状態では、通常の読み出
し電位Ｖ１を与えた場合はＨのデータが読み出されるものの、電位をＶ２とすると、ドレ
イン電流がＩ０より低いため、Ｌのデータが読み出される。このように電位をＶ１とした
場合とＶ２とした場合で読み出されるデータが異なる場合は、メモリセルに蓄積されてい
る電荷が減少しつつあることを示す。このような場合には、リフレッシュをおこなうこと
で当初の状態（曲線３０１）に戻すことでデータを失うリスクを減らせる。
し電位Ｖ１を与えた場合はＨのデータが読み出されるものの、電位をＶ２とすると、ドレ
イン電流がＩ０より低いため、Ｌのデータが読み出される。このように電位をＶ１とした
場合とＶ２とした場合で読み出されるデータが異なる場合は、メモリセルに蓄積されてい
る電荷が減少しつつあることを示す。このような場合には、リフレッシュをおこなうこと
で当初の状態（曲線３０１）に戻すことでデータを失うリスクを減らせる。
なお、Ｖ２よりも高くＶ１よりも低い別の電位Ｖ３を与えて、メモリセルのデータの状況
を調べてもよい。例えば、曲線３０３で示される状態は、電位Ｖ３であっても、ドレイン
電流がＩ０よりも小さいため、通常の読み出し電流で得られるデータとは逆のＬのデータ
が読み出される。このようなメモリセルはデータの失われるリスクが高いメモリセルであ
ると判断して、予備のメモリセルに差し替えるとよい。
を調べてもよい。例えば、曲線３０３で示される状態は、電位Ｖ３であっても、ドレイン
電流がＩ０よりも小さいため、通常の読み出し電流で得られるデータとは逆のＬのデータ
が読み出される。このようなメモリセルはデータの失われるリスクが高いメモリセルであ
ると判断して、予備のメモリセルに差し替えるとよい。
また、Ｖ１よりも高くＶｔｈ＿Ｌよりも低い別の電位Ｖ４を与えて、メモリセルのデータ
の状況を調べてもよい。図２（Ａ）の端子Ａの電位は書き込み時には変動するが、データ
を保存している状態では一定の値となる。Ｌのデータを書き込んだときのノードＤの電位
が、端子Ａの平均の電位と実質的に同じ場合には、容量素子１０２から電荷が流出するこ
とはなく、また、電荷が流入することもない。上記の条件の下では、Ｌのデータが書き込
まれたメモリセルの特性を示す曲線３０２は時間が経過してもほとんど変化しない。
の状況を調べてもよい。図２（Ａ）の端子Ａの電位は書き込み時には変動するが、データ
を保存している状態では一定の値となる。Ｌのデータを書き込んだときのノードＤの電位
が、端子Ａの平均の電位と実質的に同じ場合には、容量素子１０２から電荷が流出するこ
とはなく、また、電荷が流入することもない。上記の条件の下では、Ｌのデータが書き込
まれたメモリセルの特性を示す曲線３０２は時間が経過してもほとんど変化しない。
さて、Ｈのデータを書き込まれたメモリセルのリーク電流がはなはだしく大きく、電位Ｖ
Ｃとドレイン電流ＩＥＦの関係が曲線３０４のようになった場合を考える。このようなメ
モリセルにおいて、端子Ｃに電位Ｖ１およびＶ４を与えて、読み出されるデータを比較す
ると、それぞれ、Ｌ、Ｈという結果が得られる。
Ｃとドレイン電流ＩＥＦの関係が曲線３０４のようになった場合を考える。このようなメ
モリセルにおいて、端子Ｃに電位Ｖ１およびＶ４を与えて、読み出されるデータを比較す
ると、それぞれ、Ｌ、Ｈという結果が得られる。
一方、Ｌのデータが書き込まれたメモリセルでは、電荷の変動が無視できるので、電位Ｖ
Ｃとドレイン電流ＩＥＦの関係が曲線３０２のままであり、読み出されるデータはいずれ
もＬである。また、データが正常あるいは許容範囲内に保存されているメモリセル（曲線
３０１、曲線３０３）においては、読み出されるデータはいずれもＨである。
Ｃとドレイン電流ＩＥＦの関係が曲線３０２のままであり、読み出されるデータはいずれ
もＬである。また、データが正常あるいは許容範囲内に保存されているメモリセル（曲線
３０１、曲線３０３）においては、読み出されるデータはいずれもＨである。
このように端子Ｃに電位Ｖ１およびＶ４を与えて、読み出されるデータが異なる場合には
、そのメモリセルはデータの失われるリスクが極めて高いメモリセルであると判断して、
予備のメモリセルに差し替えるとよい。また、そのメモリセルに保存されていたデータは
Ｈであると判断されるので、差し替えられた予備のメモリセルにはＨのデータを書き込む
とよい。
、そのメモリセルはデータの失われるリスクが極めて高いメモリセルであると判断して、
予備のメモリセルに差し替えるとよい。また、そのメモリセルに保存されていたデータは
Ｈであると判断されるので、差し替えられた予備のメモリセルにはＨのデータを書き込む
とよい。
このようなメモリセルのデータの保存状態のチェックは、標準的なメモリセルの保存期間
の１／１００００乃至１／１０の間隔でおこなってもよい。例えば、１０年間のデータの
保存を保証する半導体メモリ装置においては、１年に一度以上の頻度で、上記のようなチ
ェックおよび必要であればリフレッシュをおこなう。
の１／１００００乃至１／１０の間隔でおこなってもよい。例えば、１０年間のデータの
保存を保証する半導体メモリ装置においては、１年に一度以上の頻度で、上記のようなチ
ェックおよび必要であればリフレッシュをおこなう。
上記のように通常の読み出し電位Ｖ１以外の電位Ｖ２、Ｖ３、Ｖ４を用いて読み出し操作
をおこなうことで、その期間内における電荷の流出状況を判定でき、そのデータをもとに
、各メモリセルの信頼性を知り、また、信頼性を高める措置を取ることができる。
をおこなうことで、その期間内における電荷の流出状況を判定でき、そのデータをもとに
、各メモリセルの信頼性を知り、また、信頼性を高める措置を取ることができる。
すなわち、信頼性の低いメモリセルは、より頻繁にデータの保存状態をチェックし、また
、リフレッシュをおこなうとよいし、あるいは、そのメモリセルを使用しないようにして
、予備のメモリセルに置き換える処置をおこなってもよい。
、リフレッシュをおこなうとよいし、あるいは、そのメモリセルを使用しないようにして
、予備のメモリセルに置き換える処置をおこなってもよい。
（実施の形態２）
本実施の形態の半導体メモリ装置の動作を図２（Ｂ）を用いて説明する。図２（Ｂ）は図
１（Ｂ）で示したメモリセル１００に読み出し回路２００、読み出した値を保持するレジ
スタ２１０を加えたものである。図２（Ａ）との違いは、素子トランジスタおよび読み出
しトランジスタの極性がともに逆であるという点である。なお、読み出しトランジスタ２
０３のオン電流は、同じ条件（ゲート電位、ドレイン電位等）での素子トランジスタ１０
４のオン電流よりも低くなるように設計するとよい。
本実施の形態の半導体メモリ装置の動作を図２（Ｂ）を用いて説明する。図２（Ｂ）は図
１（Ｂ）で示したメモリセル１００に読み出し回路２００、読み出した値を保持するレジ
スタ２１０を加えたものである。図２（Ａ）との違いは、素子トランジスタおよび読み出
しトランジスタの極性がともに逆であるという点である。なお、読み出しトランジスタ２
０３のオン電流は、同じ条件（ゲート電位、ドレイン電位等）での素子トランジスタ１０
４のオン電流よりも低くなるように設計するとよい。
なお、通常の読み出し操作では、メモリセルにＨのデータが書き込まれている場合には、
インバータ２０１の出力は電源電位ＶＤＤとなる。また、Ｌのデータが書き込まれている
場合には接地電位となる。以下では、インバータ２０１の出力が接地電位のときはＦ（Ｆ
ａｌｓｅ、偽）、電源電位のときはＴ（Ｔｒｕｅ、真）ということとする。
インバータ２０１の出力は電源電位ＶＤＤとなる。また、Ｌのデータが書き込まれている
場合には接地電位となる。以下では、インバータ２０１の出力が接地電位のときはＦ（Ｆ
ａｌｓｅ、偽）、電源電位のときはＴ（Ｔｒｕｅ、真）ということとする。
リフレッシュ動作をおこなうのに先立ち、該当するメモリにリフレッシュ動作が必要であ
るかを判定する。これは、実施の形態１と同様に、端子Ｃに２種類の読み出し電位（通常
の読み出し電位Ｖ１およびそれより低い電位Ｖ２）を与えて読み出し動作をおこない、そ
れぞれの結果を第１のレジスタ２１０Ａ、第２のレジスタ２１０Ｂに格納する。そして、
第１のレジスタに格納されたデータと第２のレジスタに格納されたデータを比較すること
で読み出し結果を比較する。なお、レジスタ２１０Ａおよびレジスタ２１０Ｂは上記の目
的にかなうものであればよく、その種類は問わない。
るかを判定する。これは、実施の形態１と同様に、端子Ｃに２種類の読み出し電位（通常
の読み出し電位Ｖ１およびそれより低い電位Ｖ２）を与えて読み出し動作をおこない、そ
れぞれの結果を第１のレジスタ２１０Ａ、第２のレジスタ２１０Ｂに格納する。そして、
第１のレジスタに格納されたデータと第２のレジスタに格納されたデータを比較すること
で読み出し結果を比較する。なお、レジスタ２１０Ａおよびレジスタ２１０Ｂは上記の目
的にかなうものであればよく、その種類は問わない。
図４（Ａ）は、図１（Ｂ）のメモリセル１００にＨとＬという２つの信号が書き込まれた
場合の、端子Ｃの電位ＶＣと素子トランジスタ１０４のドレイン電流（端子Ｅと端子Ｆ間
の電流）ＩＥＦの関係を示す。曲線４０１はＨの信号が書き込まれた場合の、曲線４０２
はＬの信号が書き込まれた場合のものである。
場合の、端子Ｃの電位ＶＣと素子トランジスタ１０４のドレイン電流（端子Ｅと端子Ｆ間
の電流）ＩＥＦの関係を示す。曲線４０１はＨの信号が書き込まれた場合の、曲線４０２
はＬの信号が書き込まれた場合のものである。
また、Ｉ０は読み出しトランジスタ２０３のドレインの電位を電源電位ＶＤＤに、ゲート
とソースの電位を接地電位とした場合のドレイン電流である。端子Ｃの電位ＶＣをある値
としたときに、素子トランジスタ１０４の電流の曲線が、この値を上回っている場合は、
図２（Ｂ）のノードＥの電位は、電源電位ＶＤＤと接地電位の中間値よりも高くなる。し
たがって、インバータ２０１の出力はＦである。逆に、素子トランジスタ１０４の電流の
曲線がＩ０を下回っている場合はインバータ２０１の出力はＴである。
とソースの電位を接地電位とした場合のドレイン電流である。端子Ｃの電位ＶＣをある値
としたときに、素子トランジスタ１０４の電流の曲線が、この値を上回っている場合は、
図２（Ｂ）のノードＥの電位は、電源電位ＶＤＤと接地電位の中間値よりも高くなる。し
たがって、インバータ２０１の出力はＦである。逆に、素子トランジスタ１０４の電流の
曲線がＩ０を下回っている場合はインバータ２０１の出力はＴである。
Ｖ１は、通常の読み出しの際に端子Ｃに与える電位である。この電位では、Ｌのデータが
書き込まれた場合は、ＩＥＦがＩ０よりも大きく、したがって、インバータ２０１の出力
はＦである。また、Ｈのデータが書き込まれた場合は、ＩＥＦがＩ０よりも小さく、した
がって、インバータ２０１の出力はＴである。
書き込まれた場合は、ＩＥＦがＩ０よりも大きく、したがって、インバータ２０１の出力
はＦである。また、Ｈのデータが書き込まれた場合は、ＩＥＦがＩ０よりも小さく、した
がって、インバータ２０１の出力はＴである。
曲線４０１、曲線４０２がＩ０となるときのＶＣの値を、それぞれ、Ｖｔｈ＿Ｈ、Ｖｔｈ
＿Ｌとする。例えば、ＶＣがＶｔｈ＿Ｈよりも低ければ、書き込まれたデータに関わらず
、常に、インバータ２０１の出力はＦとなり、ＶＣがＶｔｈ＿Ｌよりも高ければ、書き込
まれたデータに関わらず、常に、インバータ２０１の出力はＴとなる。例えば、読み出し
をおこなわないメモリセルには、ＶＣをＶｔｈ＿Ｈより低い電位（例えば、ＶＡ）か、Ｖ
ｔｈ＿Ｌより高い電位（例えば、ＶＢ）を与えるとよい（図４（Ｂ）参照）。
＿Ｌとする。例えば、ＶＣがＶｔｈ＿Ｈよりも低ければ、書き込まれたデータに関わらず
、常に、インバータ２０１の出力はＦとなり、ＶＣがＶｔｈ＿Ｌよりも高ければ、書き込
まれたデータに関わらず、常に、インバータ２０１の出力はＴとなる。例えば、読み出し
をおこなわないメモリセルには、ＶＣをＶｔｈ＿Ｈより低い電位（例えば、ＶＡ）か、Ｖ
ｔｈ＿Ｌより高い電位（例えば、ＶＢ）を与えるとよい（図４（Ｂ）参照）。
さて、時間の経過とともに容量素子１０２に蓄積された電荷は変動する。一般に、ノード
Ｄの電位が端子Ａの電位よりも高ければ電荷量は減少し、ノードＤの電位は低下する。そ
の場合には、図４（Ｃ）に示すように電位ＶＣとドレイン電流ＩＥＦの関係は曲線４０１
から曲線４０３に変動する。
Ｄの電位が端子Ａの電位よりも高ければ電荷量は減少し、ノードＤの電位は低下する。そ
の場合には、図４（Ｃ）に示すように電位ＶＣとドレイン電流ＩＥＦの関係は曲線４０１
から曲線４０３に変動する。
この段階では、端子Ｃに通常の読み出し電位Ｖ１を与えると、書き込み直後と同様に素子
トランジスタのドレイン電流ＩＥＦがＩ０よりも小さいため、書き込み時と同じくＨのデ
ータが読み出される。一方、端子Ｃの電位を通常の読み出し電位Ｖ１よりも低く、かつ、
Ｖｔｈ＿Ｈよりも高い電位Ｖ２として、データの保存状態を調べると、ドレイン電流がＩ
０より高いため、Ｌのデータが読み出される。
トランジスタのドレイン電流ＩＥＦがＩ０よりも小さいため、書き込み時と同じくＨのデ
ータが読み出される。一方、端子Ｃの電位を通常の読み出し電位Ｖ１よりも低く、かつ、
Ｖｔｈ＿Ｈよりも高い電位Ｖ２として、データの保存状態を調べると、ドレイン電流がＩ
０より高いため、Ｌのデータが読み出される。
このように電位をＶ１とした場合とＶ２とした場合で読み出されるデータが異なる場合は
、メモリセルに蓄積されている電荷が減少しつつあるので、リフレッシュをおこない、当
初の状態（曲線４０１）に戻すことでデータを失うリスクを減らせる。
、メモリセルに蓄積されている電荷が減少しつつあるので、リフレッシュをおこない、当
初の状態（曲線４０１）に戻すことでデータを失うリスクを減らせる。
なお、書き込み直後は、曲線４０１、曲線４０２から明らかなように、端子Ｃに通常の読
み出し電位Ｖ１を与えた場合と、Ｖ２を与えた場合とで読み出されるデータが変わること
はない。
み出し電位Ｖ１を与えた場合と、Ｖ２を与えた場合とで読み出されるデータが変わること
はない。
また、実施の形態１の電位Ｖ３に相当する電位、すなわち、Ｖ１よりも低く、Ｖ２よりも
高い電位でメモリセルのデータの保存状態を調べてもよい。
高い電位でメモリセルのデータの保存状態を調べてもよい。
また、Ｖ１よりも高くＶｔｈ＿Ｌよりも低い別の電位Ｖ４を与えて、メモリセルのデータ
の状況を調べてもよい。図２（Ｂ）のノードＤの電位が、端子Ａの平均の電位と実質的に
同じ場合には、容量素子１０２から電荷が流出することはなく、また、電荷が流入するこ
ともない。例えば、端子Ａの電位が、多くの期間で、メモリセルにＬのデータが書き込ま
れたときのノードＤの電位と同じであるならば、Ｌのデータが書き込まれたメモリセルの
特性を示す曲線４０２は時間が経過してもほとんど変化しない。
の状況を調べてもよい。図２（Ｂ）のノードＤの電位が、端子Ａの平均の電位と実質的に
同じ場合には、容量素子１０２から電荷が流出することはなく、また、電荷が流入するこ
ともない。例えば、端子Ａの電位が、多くの期間で、メモリセルにＬのデータが書き込ま
れたときのノードＤの電位と同じであるならば、Ｌのデータが書き込まれたメモリセルの
特性を示す曲線４０２は時間が経過してもほとんど変化しない。
一方、Ｈのデータを書き込まれたメモリセルのリーク電流がはなはだしく大きく、電位Ｖ
Ｃとドレイン電流ＩＥＦの関係が曲線４０４のようになった場合を考える。このようなメ
モリセルにおいて、端子Ｃに電位Ｖ１およびＶ４を与えて、読み出されるデータを比較す
ると、それぞれ、Ｌ、Ｈという結果が得られる。
Ｃとドレイン電流ＩＥＦの関係が曲線４０４のようになった場合を考える。このようなメ
モリセルにおいて、端子Ｃに電位Ｖ１およびＶ４を与えて、読み出されるデータを比較す
ると、それぞれ、Ｌ、Ｈという結果が得られる。
一方、Ｌのデータが書き込まれたメモリセルでは、上述のとおり電荷の変動が無視できる
ので、電位ＶＣとドレイン電流ＩＥＦの関係は曲線４０２のままであり、読み出されるデ
ータはいずれもＬである。また、データが正常あるいは許容範囲内に保存されているメモ
リセル（曲線４０１、曲線４０３）においては、読み出されるデータはいずれもＨである
。
ので、電位ＶＣとドレイン電流ＩＥＦの関係は曲線４０２のままであり、読み出されるデ
ータはいずれもＬである。また、データが正常あるいは許容範囲内に保存されているメモ
リセル（曲線４０１、曲線４０３）においては、読み出されるデータはいずれもＨである
。
このように端子Ｃに電位Ｖ１およびＶ４を与えて、読み出されるデータが異なる場合には
、そのメモリセルはデータの失われるリスクが極めて高いメモリセルであると判断して、
予備のメモリセルに差し替えるとよい。また、そのメモリセルに保存されていたデータは
Ｈであると判断されるので、差し替えられた予備のメモリセルにはＨのデータを書き込む
とよい。
、そのメモリセルはデータの失われるリスクが極めて高いメモリセルであると判断して、
予備のメモリセルに差し替えるとよい。また、そのメモリセルに保存されていたデータは
Ｈであると判断されるので、差し替えられた予備のメモリセルにはＨのデータを書き込む
とよい。
（実施の形態３）
実施の形態１および２では、通常の読み出しに用いる電位Ｖ１以外の電位（Ｖ２、Ｖ３、
Ｖ４）を用いて、メモリセルのデータの保存状態をチェックする例を示したが、電源電位
ＶＤＤを変化させることによっても同様なことをおこなえる。その原理を図５（Ａ）およ
び図５（Ｂ）を用いて説明する。
実施の形態１および２では、通常の読み出しに用いる電位Ｖ１以外の電位（Ｖ２、Ｖ３、
Ｖ４）を用いて、メモリセルのデータの保存状態をチェックする例を示したが、電源電位
ＶＤＤを変化させることによっても同様なことをおこなえる。その原理を図５（Ａ）およ
び図５（Ｂ）を用いて説明する。
ここでは、実施の形態２で用いたのと同じ、図２（Ｂ）の回路を用いて説明する。図５（
Ａ）において、曲線４０１、曲線４０２、曲線４０３は、それぞれ、Ｈのデータが書き込
まれた直後、Ｌのデータが書き込まれた直後、および、Ｈのデータが書き込まれてしばら
くしてからの素子トランジスタ１０３のドレイン電流の端子Ｃの電位に対する依存性を示
す。図中のＩ０、Ｖｔｈ＿Ｈ、Ｖｔｈ＿Ｌ、Ｖ１は実施の形態２で説明したものである。
Ａ）において、曲線４０１、曲線４０２、曲線４０３は、それぞれ、Ｈのデータが書き込
まれた直後、Ｌのデータが書き込まれた直後、および、Ｈのデータが書き込まれてしばら
くしてからの素子トランジスタ１０３のドレイン電流の端子Ｃの電位に対する依存性を示
す。図中のＩ０、Ｖｔｈ＿Ｈ、Ｖｔｈ＿Ｌ、Ｖ１は実施の形態２で説明したものである。
ここで、電源電位ＶＤＤを低下させたとき、ゲートの電位とドレインの電位が電源電位Ｖ
ＤＤに、また、ソースの電位が接地電位に保たれた読み出しトランジスタ２０３のドレイ
ン電流は減少し、図５（Ａ）に示すようにＩ１（＜Ｉ０）となる。曲線４０１、曲線４０
２、曲線４０３が、Ｉ１を上回る場合には、インバータ２０１の出力は接地電位となる。
ＤＤに、また、ソースの電位が接地電位に保たれた読み出しトランジスタ２０３のドレイ
ン電流は減少し、図５（Ａ）に示すようにＩ１（＜Ｉ０）となる。曲線４０１、曲線４０
２、曲線４０３が、Ｉ１を上回る場合には、インバータ２０１の出力は接地電位となる。
図５（Ａ）から明らかなように、読み出し電位Ｖ１においては曲線４０１はＩ１を下回り
、曲線４０２はＩ１を上回るので、それぞれインバータ２０１の出力は電源電位（以下、
Ｔという）、接地電位（以下、Ｆという）となる。これは、通常の読み出し（すなわち、
Ｉ０を用いた読み出し）と同じ結果である。
、曲線４０２はＩ１を上回るので、それぞれインバータ２０１の出力は電源電位（以下、
Ｔという）、接地電位（以下、Ｆという）となる。これは、通常の読み出し（すなわち、
Ｉ０を用いた読み出し）と同じ結果である。
しかしながら、電荷量が減少したメモリセル（曲線４０３）においては、通常の読み出し
（Ｉ０を用いた読み出し）ではインバータ２０１の出力はＴであるものの、Ｉ１を用いた
読み出しではＦとなる。このように結果が異なるのは、電荷量が初期の値から減少してい
るためであり、このままでは、データが失われるリスクが大きい。したがって、このよう
なメモリセルにはリフレッシュを実行し、電荷量を初期の値とするとよい。
（Ｉ０を用いた読み出し）ではインバータ２０１の出力はＴであるものの、Ｉ１を用いた
読み出しではＦとなる。このように結果が異なるのは、電荷量が初期の値から減少してい
るためであり、このままでは、データが失われるリスクが大きい。したがって、このよう
なメモリセルにはリフレッシュを実行し、電荷量を初期の値とするとよい。
また、図５（Ｂ）は、電源電位ＶＤＤを上昇させたときの場合を示す。ゲートの電位とド
レインの電位が電源電位ＶＤＤに、また、ソースの電位が接地電位に保たれた読み出しト
ランジスタ２０３のドレイン電流は増加し、図５（Ｂ）に示すようにＩ２（＞Ｉ０）とな
る。
レインの電位が電源電位ＶＤＤに、また、ソースの電位が接地電位に保たれた読み出しト
ランジスタ２０３のドレイン電流は増加し、図５（Ｂ）に示すようにＩ２（＞Ｉ０）とな
る。
図５（Ｂ）から明らかなように、読み出し電位Ｖ１においては曲線４０１はＩ２を下回り
、曲線４０２はＩ２を上回るので、インバータ２０１の出力は、それぞれＴ、Ｆとなる。
これは、通常の読み出し（すなわち、Ｉ０を用いた読み出し）と同じ結果である。
、曲線４０２はＩ２を上回るので、インバータ２０１の出力は、それぞれＴ、Ｆとなる。
これは、通常の読み出し（すなわち、Ｉ０を用いた読み出し）と同じ結果である。
しかしながら、電荷量が著しく減少したメモリセル（曲線４０４）においては、通常の読
み出し（Ｉ０を用いた読み出し）では、インバータ２０１の出力はＦであるものの、Ｉ２
を用いた読み出しではＴとなる。このように結果が異なるのは、電荷量が初期の値から減
少しているためであり、このままでは、データが失われるリスクが非常に大きい。したが
って、このようなメモリセルにはリフレッシュを実行し、電荷量を初期の値とするか、予
備のメモリセルと置き換える操作を実行するとよい。
み出し（Ｉ０を用いた読み出し）では、インバータ２０１の出力はＦであるものの、Ｉ２
を用いた読み出しではＴとなる。このように結果が異なるのは、電荷量が初期の値から減
少しているためであり、このままでは、データが失われるリスクが非常に大きい。したが
って、このようなメモリセルにはリフレッシュを実行し、電荷量を初期の値とするか、予
備のメモリセルと置き換える操作を実行するとよい。
また、図２（Ｂ）のノードＤの電位が、端子Ａの平均の電位と実質的に同じ場合には、容
量素子１０２から電荷が流出することはなく、また、電荷が流入することもなく、曲線４
０２は時間が経過してもほとんど変化しない。例えば、Ｌが書き込まれたメモリセルは、
十分な時間が経過しても、通常の読み出し、Ｉ２を用いた読み出しともインバータ２０１
の出力はＦとなる。
量素子１０２から電荷が流出することはなく、また、電荷が流入することもなく、曲線４
０２は時間が経過してもほとんど変化しない。例えば、Ｌが書き込まれたメモリセルは、
十分な時間が経過しても、通常の読み出し、Ｉ２を用いた読み出しともインバータ２０１
の出力はＦとなる。
したがって、曲線４０４のように、通常の読み出し、Ｉ２を用いた読み出しで結果が異な
るのは、Ｈのデータの書き込まれたメモリセルから電荷が多量に流出したためであると考
えられるので、リフレッシュを実行する際、あるいは予備のメモリセルに書き込む際には
Ｈのデータを書き込むとよい。
るのは、Ｈのデータの書き込まれたメモリセルから電荷が多量に流出したためであると考
えられるので、リフレッシュを実行する際、あるいは予備のメモリセルに書き込む際には
Ｈのデータを書き込むとよい。
上記の例では、読み出しトランジスタ２０３がＮチャネル型であったが、読み出しトラン
ジスタがＰチャネル型である場合であっても、電源電位ＶＤＤを変動させると、そのトラ
ンジスタのドレイン電流が変動することは同じである。したがって、図２（Ａ）の回路で
あっても同様に実施できる。
ジスタがＰチャネル型である場合であっても、電源電位ＶＤＤを変動させると、そのトラ
ンジスタのドレイン電流が変動することは同じである。したがって、図２（Ａ）の回路で
あっても同様に実施できる。
（実施の形態４）
実施の形態１乃至３においては、メモリセルに記憶されるデータはＨとＬの２値であった
が、３値以上のデータを記憶させる場合においても同様に実施できる。本実施の形態では
、３値のデータを扱う例について、図６を用いて説明する。同様に４値以上のデータを扱
うこともできる。用いる回路は、図２（Ａ）に示されるものである。
実施の形態１乃至３においては、メモリセルに記憶されるデータはＨとＬの２値であった
が、３値以上のデータを記憶させる場合においても同様に実施できる。本実施の形態では
、３値のデータを扱う例について、図６を用いて説明する。同様に４値以上のデータを扱
うこともできる。用いる回路は、図２（Ａ）に示されるものである。
本実施の形態では、Ｈ、Ｍ、Ｌという３種類のデータのいずれかを１つのメモリセルに記
憶させる場合である。図６（Ａ）に示す曲線５０１、曲線５０２、曲線５０３は図１（Ａ
）の素子トランジスタ１０３のドレイン電流の端子Ｃの電位ＶＣに対する依存性（ソース
（端子Ｆ）の電位は接地電位、ドレイン（端子Ｅ）の電位は電源電位ＶＤＤ）を示す。曲
線５０１はＨのデータが書き込まれた場合であり、曲線５０２はＭのデータが書き込まれ
た場合であり、曲線５０３はＬのデータが書き込まれた場合である。
憶させる場合である。図６（Ａ）に示す曲線５０１、曲線５０２、曲線５０３は図１（Ａ
）の素子トランジスタ１０３のドレイン電流の端子Ｃの電位ＶＣに対する依存性（ソース
（端子Ｆ）の電位は接地電位、ドレイン（端子Ｅ）の電位は電源電位ＶＤＤ）を示す。曲
線５０１はＨのデータが書き込まれた場合であり、曲線５０２はＭのデータが書き込まれ
た場合であり、曲線５０３はＬのデータが書き込まれた場合である。
Ｉ０は、ゲートの電位とドレインの電位が接地電位、ソースの電位が電源電位ＶＤＤとし
たときの読み出しトランジスタ２０２のドレイン電流である。実施の形態１で説明したよ
うに、曲線５０１乃至曲線５０３がＩ０を上回っている場合は、インバータ２０１の出力
は電源電位ＶＤＤとなり、下回っている場合は接地電位となる。本実施の形態では、イン
バータ２０１の出力が電源電位ＶＤＤの場合をＴ（Ｔｒｕｅ、真）、接地電位の場合をＦ
（Ｆａｌｓｅ、偽）ということとする。
たときの読み出しトランジスタ２０２のドレイン電流である。実施の形態１で説明したよ
うに、曲線５０１乃至曲線５０３がＩ０を上回っている場合は、インバータ２０１の出力
は電源電位ＶＤＤとなり、下回っている場合は接地電位となる。本実施の形態では、イン
バータ２０１の出力が電源電位ＶＤＤの場合をＴ（Ｔｒｕｅ、真）、接地電位の場合をＦ
（Ｆａｌｓｅ、偽）ということとする。
曲線５０１、曲線５０２、曲線５０３がＩ０と等しくなる電位ＶＣは、それぞれＶｔｈ＿
Ｈ、Ｖｔｈ＿Ｍ、Ｖｔｈ＿Ｌと称する。一般に、Ｎ値のデータの読み出しの際には端子Ｃ
には、（Ｎ−１）種類の電位を与える必要がある。本実施の形態ではＮ＝３であるので、
２種類の電位を用いる必要がある。一方、実施の形態１乃至３では、Ｎ＝２であるので、
１種類の電位で判断できる。
Ｈ、Ｖｔｈ＿Ｍ、Ｖｔｈ＿Ｌと称する。一般に、Ｎ値のデータの読み出しの際には端子Ｃ
には、（Ｎ−１）種類の電位を与える必要がある。本実施の形態ではＮ＝３であるので、
２種類の電位を用いる必要がある。一方、実施の形態１乃至３では、Ｎ＝２であるので、
１種類の電位で判断できる。
本実施の形態で、読み出しの際に与える電位の１つはＶｔｈ＿ＨとＶｔｈ＿Ｍの間の電位
Ｖ１＿Ｈであり、他の１つはＶｔｈ＿ＭとＶｔｈ＿Ｌの間の電位Ｖ１＿Ｌである。図６（
Ａ）から明らかなように、電位Ｖ１＿Ｈでは、セルにＨのデータが書き込まれた場合には
、インバータの出力はＴとなるが、ＭあるいはＬのデータが書き込まれた場合には、イン
バータの出力はＦとなる。したがって、端子Ｃに電位Ｖ１＿Ｈを与えて、インバータの出
力がＴとなった場合には、書き込まれたデータはＨであると判断できる。
Ｖ１＿Ｈであり、他の１つはＶｔｈ＿ＭとＶｔｈ＿Ｌの間の電位Ｖ１＿Ｌである。図６（
Ａ）から明らかなように、電位Ｖ１＿Ｈでは、セルにＨのデータが書き込まれた場合には
、インバータの出力はＴとなるが、ＭあるいはＬのデータが書き込まれた場合には、イン
バータの出力はＦとなる。したがって、端子Ｃに電位Ｖ１＿Ｈを与えて、インバータの出
力がＴとなった場合には、書き込まれたデータはＨであると判断できる。
インバータの出力がＦとなった場合には、書き込まれたデータはＭかもしれないし、Ｌか
もしれない。そこで、第２の電位Ｖ１＿Ｌを用いて判断する。図６（Ａ）から明らかなよ
うに、電位Ｖ１＿Ｌでは、セルにＭのデータの書き込まれた場合には、インバータの出力
はＴとなるが、Ｌのデータの書き込まれた場合には、インバータの出力はＦとなる。
もしれない。そこで、第２の電位Ｖ１＿Ｌを用いて判断する。図６（Ａ）から明らかなよ
うに、電位Ｖ１＿Ｌでは、セルにＭのデータの書き込まれた場合には、インバータの出力
はＴとなるが、Ｌのデータの書き込まれた場合には、インバータの出力はＦとなる。
したがって、端子Ｃに電位Ｖ１＿Ｈを与えて、インバータの出力がＦとなり、さらに、電
位Ｖ１＿Ｌを与えて、インバータの出力がＴとなった場合には、書き込まれたデータはＭ
であると判断できる。また、端子Ｃに電位Ｖ１＿Ｈを与えても電位Ｖ１＿Ｌを与えても、
いずれもインバータの出力がＦとなった場合には、書き込まれたデータはＬであると判断
できる。
位Ｖ１＿Ｌを与えて、インバータの出力がＴとなった場合には、書き込まれたデータはＭ
であると判断できる。また、端子Ｃに電位Ｖ１＿Ｈを与えても電位Ｖ１＿Ｌを与えても、
いずれもインバータの出力がＦとなった場合には、書き込まれたデータはＬであると判断
できる。
なお、読み出しをおこなわないメモリセルの端子Ｃの電位はＶｔｈ＿Ｈ以下あるいはＶｔ
ｈ＿Ｌ以上のいずれかとするとよい。例えば、端子Ｃの電位をＶｔｈ＿Ｈ以下とするとメ
モリセルに記憶されたデータに関わらず、インバータの出力がＦとなり、また、端子Ｃの
電位をＶｔｈ＿Ｌ以上とするとメモリセルに記憶されたデータに関わらず、インバータの
出力がＴとなる。
ｈ＿Ｌ以上のいずれかとするとよい。例えば、端子Ｃの電位をＶｔｈ＿Ｈ以下とするとメ
モリセルに記憶されたデータに関わらず、インバータの出力がＦとなり、また、端子Ｃの
電位をＶｔｈ＿Ｌ以上とするとメモリセルに記憶されたデータに関わらず、インバータの
出力がＴとなる。
さて、データを書き込んだ後、時間の経過とともに容量素子１０２の電荷は、実施の形態
１乃至３に示したように変動する。例えば、当初、Ｈのデータが書き込まれたメモリセル
の電荷が減少し、図６（Ｂ）に曲線５０４で示されるような特性を示すとなったとする。
この段階では、通常の読み出しに使用する電位Ｖ１＿Ｈを用いて、読み出しても、書き込
み直後と同じく、インバータの出力はＴとなるので、そのままでは電荷の減少を把握でき
ない。
１乃至３に示したように変動する。例えば、当初、Ｈのデータが書き込まれたメモリセル
の電荷が減少し、図６（Ｂ）に曲線５０４で示されるような特性を示すとなったとする。
この段階では、通常の読み出しに使用する電位Ｖ１＿Ｈを用いて、読み出しても、書き込
み直後と同じく、インバータの出力はＴとなるので、そのままでは電荷の減少を把握でき
ない。
しかし、電位Ｖ１＿ＨとＶｔｈ＿Ｈの間の適切な電位Ｖ２を端子Ｃに与えて読み出しをお
こなうと、図６（Ｂ）から明らかなように、インバータの出力はＦとなる。このようにイ
ンバータの出力が電位Ｖ１＿Ｈと電位Ｖ２で異なる場合は、データを失うリスクが高くな
っているので、そのようなメモリセルに対してはリフレッシュをおこなうとよい。
こなうと、図６（Ｂ）から明らかなように、インバータの出力はＦとなる。このようにイ
ンバータの出力が電位Ｖ１＿Ｈと電位Ｖ２で異なる場合は、データを失うリスクが高くな
っているので、そのようなメモリセルに対してはリフレッシュをおこなうとよい。
また、容量素子１０２の電荷の減少が著しくて、図６（Ｃ）に曲線５０５で示されるよう
な特性を示すとなったとする。この段階では、通常の読み出しに使用する電位Ｖ１＿Ｈを
用いて、読み出すと、書き込み直後と異なって、インバータの出力はＦとなる。
な特性を示すとなったとする。この段階では、通常の読み出しに使用する電位Ｖ１＿Ｈを
用いて、読み出すと、書き込み直後と異なって、インバータの出力はＦとなる。
しかし、電位Ｖ１＿ＨとＶｔｈ＿Ｍの間の適切な電位Ｖ４を端子Ｃに与えて読み出しをお
こなうと、図６（Ｃ）から明らかなように、インバータの出力はＴとなる。このようにイ
ンバータの出力が電位Ｖ１＿Ｈと電位Ｖ４で異なる場合は、データを失うリスクが非常に
高くなっているので、そのようなメモリセルに対してはリフレッシュをおこなう。あるい
は、そのメモリセルにデータを記憶させないような措置を取るとともに、予備のメモリセ
ルに置き換える措置を取るとよい。
こなうと、図６（Ｃ）から明らかなように、インバータの出力はＴとなる。このようにイ
ンバータの出力が電位Ｖ１＿Ｈと電位Ｖ４で異なる場合は、データを失うリスクが非常に
高くなっているので、そのようなメモリセルに対してはリフレッシュをおこなう。あるい
は、そのメモリセルにデータを記憶させないような措置を取るとともに、予備のメモリセ
ルに置き換える措置を取るとよい。
なお、インバータの出力が電位Ｖ１＿Ｈと電位Ｖ４で異なる場合は、本来、記憶されてい
たデータはＨであると判断できるので、リフレッシュをおこなう、あるいは予備のメモリ
セルにデータを書き込むに際しては、Ｈのデータを書き込むとよい。メモリセルにＭのデ
ータやＬのデータが書き込まれていた場合も同様にチェックできる。
たデータはＨであると判断できるので、リフレッシュをおこなう、あるいは予備のメモリ
セルにデータを書き込むに際しては、Ｈのデータを書き込むとよい。メモリセルにＭのデ
ータやＬのデータが書き込まれていた場合も同様にチェックできる。
なお、図６（Ｂ）および図６（Ｃ）においては、曲線５０１、曲線５０２、曲線５０４、
曲線５０５は、図３（Ｂ）および図３（Ｃ）の、曲線３０１、曲線３０２、曲線３０３、
曲線３０４に対応する。また、図６（Ｂ）および図６（Ｃ）の電位Ｖ１＿Ｈ、電位Ｖｔｈ
＿Ｍは、ぞれぞれ、図３（Ｂ）および図３（Ｃ）の電位Ｖ１、電位Ｖｔｈ＿Ｌと読み替え
ることもできる。
曲線５０５は、図３（Ｂ）および図３（Ｃ）の、曲線３０１、曲線３０２、曲線３０３、
曲線３０４に対応する。また、図６（Ｂ）および図６（Ｃ）の電位Ｖ１＿Ｈ、電位Ｖｔｈ
＿Ｍは、ぞれぞれ、図３（Ｂ）および図３（Ｃ）の電位Ｖ１、電位Ｖｔｈ＿Ｌと読み替え
ることもできる。
したがって、図２（Ｂ）の回路を用いて３値以上のデータが記憶される場合であっても、
実施の形態２で示した方法が適用できる。また、実施の形態３で示したように、電源電位
ＶＤＤを変動させてメモリセルのデータの保存状況を知る方法も本実施の形態で示すよう
な３値以上のデータが記憶される場合に適用できる。
実施の形態２で示した方法が適用できる。また、実施の形態３で示したように、電源電位
ＶＤＤを変動させてメモリセルのデータの保存状況を知る方法も本実施の形態で示すよう
な３値以上のデータが記憶される場合に適用できる。
（実施の形態５）
半導体メモリ装置のマトリクスでの駆動の例を図７を用いて説明する。図７に示されるの
は、半導体メモリ装置の一部であり、第ｎ行第ｍ列から第（ｎ＋２）行第（ｍ＋１）列（
ｎ、ｍは自然数）までの６つのメモリセルが示されている。また、各メモリセルには、Ｐ
チャネル型の素子トランジスタ１０４＿ｎ＿ｍ、１０４＿ｎ＿ｍ＋１、１０４＿ｎ＋１＿
ｍ、１０４＿ｎ＋１＿ｍ＋１、１０４＿ｎ＋２＿ｍ、１０４＿ｎ＋２＿ｍ＋１が設けられ
ている。各メモリセルには、その他にも書き込みトランジスタ、容量素子が設けられてい
るが、詳細は図１（Ｂ）を参照すればよい。
半導体メモリ装置のマトリクスでの駆動の例を図７を用いて説明する。図７に示されるの
は、半導体メモリ装置の一部であり、第ｎ行第ｍ列から第（ｎ＋２）行第（ｍ＋１）列（
ｎ、ｍは自然数）までの６つのメモリセルが示されている。また、各メモリセルには、Ｐ
チャネル型の素子トランジスタ１０４＿ｎ＿ｍ、１０４＿ｎ＿ｍ＋１、１０４＿ｎ＋１＿
ｍ、１０４＿ｎ＋１＿ｍ＋１、１０４＿ｎ＋２＿ｍ、１０４＿ｎ＋２＿ｍ＋１が設けられ
ている。各メモリセルには、その他にも書き込みトランジスタ、容量素子が設けられてい
るが、詳細は図１（Ｂ）を参照すればよい。
書き込みの例を以下に示す。まず、読み出しワード線６０１＿ｎ、読み出しワード線６０
１＿ｎ＋１、読み出しワード線６０１＿ｎ＋２を含むすべての読み出しワード線の電位、
および、読み出しビット線６０４＿ｍ、読み出しビット線６０４＿ｍ＋１を含むすべての
読み出しビット線の電位を接地電位とする。
１＿ｎ＋１、読み出しワード線６０１＿ｎ＋２を含むすべての読み出しワード線の電位、
および、読み出しビット線６０４＿ｍ、読み出しビット線６０４＿ｍ＋１を含むすべての
読み出しビット線の電位を接地電位とする。
また、ビット線６０３＿ｍ、ビット線６０３＿ｍ＋１を含むすべての書き込みビット線に
接続される読み出しトランジスタ（読み出しトランジスタ２０３＿ｍ、読み出しトランジ
スタ２０３＿ｍ＋１を含む）のゲートが接続する配線６０５は接地電位として、すべての
読み出しトランジスタがオフとなるようにする。
接続される読み出しトランジスタ（読み出しトランジスタ２０３＿ｍ、読み出しトランジ
スタ２０３＿ｍ＋１を含む）のゲートが接続する配線６０５は接地電位として、すべての
読み出しトランジスタがオフとなるようにする。
この状態で、第ｎ行の書き込みワード線６０２＿ｎの電位を選択電位とし、６０２＿ｎ＋
１や６０２＿ｎ＋２を含むその他の行の書き込みワード線の電位は非選択電位とする。さ
らに、ビット線６０３＿ｍ、ビット線６０３＿ｍ＋１を含むすべての書き込みビット線に
、それぞれの第ｎ行のメモリセルに書き込むデータに応じた信号を与える。信号は２値で
も多値でもよい。この操作により、第ｎ行の書き込みトランジスタのみがオンとなり、第
ｎ行のメモリセルにデータが書き込まれる。
１や６０２＿ｎ＋２を含むその他の行の書き込みワード線の電位は非選択電位とする。さ
らに、ビット線６０３＿ｍ、ビット線６０３＿ｍ＋１を含むすべての書き込みビット線に
、それぞれの第ｎ行のメモリセルに書き込むデータに応じた信号を与える。信号は２値で
も多値でもよい。この操作により、第ｎ行の書き込みトランジスタのみがオンとなり、第
ｎ行のメモリセルにデータが書き込まれる。
次に、第（ｎ＋１）行の書き込みワード線６０２＿ｎ＋１以外の全ての書き込みワード線
に非選択の電位を与え、書き込みワード線６０２＿ｎ＋１のみに選択の電位を与える。さ
らに、ビット線６０３＿ｍ、ビット線６０３＿ｍ＋１を含むすべての書き込みビット線に
、それぞれの第（ｎ＋１）行のメモリセルに書き込むデータに応じた信号を与える。この
操作により、第（ｎ＋１）行のメモリセルにデータが書き込まれる。
に非選択の電位を与え、書き込みワード線６０２＿ｎ＋１のみに選択の電位を与える。さ
らに、ビット線６０３＿ｍ、ビット線６０３＿ｍ＋１を含むすべての書き込みビット線に
、それぞれの第（ｎ＋１）行のメモリセルに書き込むデータに応じた信号を与える。この
操作により、第（ｎ＋１）行のメモリセルにデータが書き込まれる。
さらに、第（ｎ＋２）行の書き込みワード線６０２＿ｎ＋２以外の全ての書き込みワード
線に非選択の電位を与え、書き込みワード線６０２＿ｎ＋２のみに選択の電位を与える。
さらに、ビット線６０３＿ｍ、ビット線６０３＿ｍ＋１を含むすべての書き込みビット線
に、それぞれの第（ｎ＋２）行のメモリセルに書き込むデータに応じた信号を与える。こ
の操作により、第（ｎ＋２）行のメモリセルにデータが書き込まれる。
線に非選択の電位を与え、書き込みワード線６０２＿ｎ＋２のみに選択の電位を与える。
さらに、ビット線６０３＿ｍ、ビット線６０３＿ｍ＋１を含むすべての書き込みビット線
に、それぞれの第（ｎ＋２）行のメモリセルに書き込むデータに応じた信号を与える。こ
の操作により、第（ｎ＋２）行のメモリセルにデータが書き込まれる。
以上のような操作をおこなうことにより全てのメモリセルにデータが書き込まれる。上記
の例では、全ての行のメモリセルに書き込みをおこなったが、特定の行にのみ書き込みを
おこなう操作や特定の行には書き込みをおこなわない操作をおこなってもよい。
の例では、全ての行のメモリセルに書き込みをおこなったが、特定の行にのみ書き込みを
おこなう操作や特定の行には書き込みをおこなわない操作をおこなってもよい。
なお、データの保存時には、全ての書き込みワード線に非選択の電位を与える。
次にリフレッシュが必要かどうかを判定する操作について説明する。以下では、メモリセ
ルに２値のデータが保存されている場合について説明するが、多値以上のデータが保存さ
れている場合であっても同様に実施できる。
ルに２値のデータが保存されている場合について説明するが、多値以上のデータが保存さ
れている場合であっても同様に実施できる。
まず、書き込みワード線６０２＿ｎ、書き込みワード線６０２＿ｎ＋１、書き込みワード
線６０２＿ｎ＋２を含むすべての書き込みワード線に非選択の信号を与える。また、ビッ
ト線６０３＿ｍ、ビット線６０３＿ｍ＋１を含むすべての書き込みビット線の電位を浮遊
電位とする。
線６０２＿ｎ＋２を含むすべての書き込みワード線に非選択の信号を与える。また、ビッ
ト線６０３＿ｍ、ビット線６０３＿ｍ＋１を含むすべての書き込みビット線の電位を浮遊
電位とする。
配線６０５に適切な電位（例えば、電源電位）を与える。この操作により、読み出しトラ
ンジスタ（読み出しトランジスタ２０３＿ｍ、読み出しトランジスタ２０３＿ｍ＋１を含
む）のゲートの電位が上記電位となる。
ンジスタ（読み出しトランジスタ２０３＿ｍ、読み出しトランジスタ２０３＿ｍ＋１を含
む）のゲートの電位が上記電位となる。
次に、第ｎ行の読み出しワード線６０１＿ｎ以外の全ての読み出しワード線に、それらの
行の素子トランジスタがオフとなるような電位ＶＡを与える。以下の操作は実施の形態２
で示されるものと同様となる。第ｎ行の読み出しワード線６０１＿ｎには、通常の読み出
しに使う電位Ｖ１を与え、その結果、得られるインバータ２０１＿ｍ、インバータ２０１
＿ｍ＋１を含む全てのインバータの出力（第１の結果）をそれぞれのレジスタ（レジスタ
２１０＿ｍ、レジスタ２１０＿ｍ＋１を含む）に格納する。
行の素子トランジスタがオフとなるような電位ＶＡを与える。以下の操作は実施の形態２
で示されるものと同様となる。第ｎ行の読み出しワード線６０１＿ｎには、通常の読み出
しに使う電位Ｖ１を与え、その結果、得られるインバータ２０１＿ｍ、インバータ２０１
＿ｍ＋１を含む全てのインバータの出力（第１の結果）をそれぞれのレジスタ（レジスタ
２１０＿ｍ、レジスタ２１０＿ｍ＋１を含む）に格納する。
続いて、第ｎ行の読み出しワード線６０１＿ｎに、通常の読み出しに使う電位Ｖ１より高
い電位Ｖ４を与え、得られるインバータ２０１＿ｍ、インバータ２０１＿ｍ＋１を含む全
てのインバータの出力（第２の結果）をそれぞれのレジスタ（レジスタ２１０＿ｍ、レジ
スタ２１０＿ｍ＋１を含む）に格納する。
い電位Ｖ４を与え、得られるインバータ２０１＿ｍ、インバータ２０１＿ｍ＋１を含む全
てのインバータの出力（第２の結果）をそれぞれのレジスタ（レジスタ２１０＿ｍ、レジ
スタ２１０＿ｍ＋１を含む）に格納する。
そして、第１の結果と第２の結果を比較し（第１の判定）、第ｎ行のメモリセルに結果が
異なるものがあれば、そのメモリセルは著しく特性が悪いものであるので、今後はそのメ
モリセルを使用せず、予備のメモリセルに置き換える操作をおこなう。
異なるものがあれば、そのメモリセルは著しく特性が悪いものであるので、今後はそのメ
モリセルを使用せず、予備のメモリセルに置き換える操作をおこなう。
続いて、第ｎ行の読み出しワード線６０１＿ｎに、通常の読み出しに使う電位Ｖ１より低
い電位Ｖ２を与え、得られるインバータ２０１＿ｍ、インバータ２０１＿ｍ＋１を含む全
てのインバータの出力（第３の結果）をそれぞれのレジスタ（レジスタ２１０＿ｍ、レジ
スタ２１０＿ｍ＋１を含む）に格納する。
い電位Ｖ２を与え、得られるインバータ２０１＿ｍ、インバータ２０１＿ｍ＋１を含む全
てのインバータの出力（第３の結果）をそれぞれのレジスタ（レジスタ２１０＿ｍ、レジ
スタ２１０＿ｍ＋１を含む）に格納する。
そして、第１の結果と第３の結果を比較し（第２の判定）、第１の判定で劣化していると
判定されたメモリセル以外の第ｎ行のメモリセルに結果が異なるものが１つでもあれば、
第ｎ行の全てのメモリセルに対してリフレッシュをおこなう。この場合は、第１の結果を
もとに、前記に示した書き込み操作をおこなえばよい。なお、この際には、第１の判定で
劣化していると判定されたメモリセルにはデータを書き込まず、予備のメモリセルにＨの
データを書き込む。
判定されたメモリセル以外の第ｎ行のメモリセルに結果が異なるものが１つでもあれば、
第ｎ行の全てのメモリセルに対してリフレッシュをおこなう。この場合は、第１の結果を
もとに、前記に示した書き込み操作をおこなえばよい。なお、この際には、第１の判定で
劣化していると判定されたメモリセルにはデータを書き込まず、予備のメモリセルにＨの
データを書き込む。
以上で、第ｎ行のメモリセルのリフレッシュ操作が完了する。なお、第１の判定で、第ｎ
行のメモリセルに著しく特性が悪いものが１つでもあった場合には、第ｎ行のメモリセル
全てを、予備の同数のメモリセルに置き換えてもよい。第（ｎ＋１）行以降のメモリセル
のリフレッシュ操作についても同様におこなえばよい。
行のメモリセルに著しく特性が悪いものが１つでもあった場合には、第ｎ行のメモリセル
全てを、予備の同数のメモリセルに置き換えてもよい。第（ｎ＋１）行以降のメモリセル
のリフレッシュ操作についても同様におこなえばよい。
なお、データの保存されたメモリセルのリフレッシュの前に、予備のメモリセルのデータ
の保存状態のチェックおよびリフレッシュをおこなうとよい。上述のように、不良メモリ
セルを予備のメモリセルに置き換えるという操作に際しては、予備のメモリセルが良品で
あることが前提である。しかしながら、予備のメモリセルが良品であるか不良であるかは
、出荷時の検査だけでは必ずしも明らかとならないことは、先に述べたとおりである。
の保存状態のチェックおよびリフレッシュをおこなうとよい。上述のように、不良メモリ
セルを予備のメモリセルに置き換えるという操作に際しては、予備のメモリセルが良品で
あることが前提である。しかしながら、予備のメモリセルが良品であるか不良であるかは
、出荷時の検査だけでは必ずしも明らかとならないことは、先に述べたとおりである。
具体的には、すべての予備のメモリにＨのデータを書き込み、リフレッシュの必要とされ
るタイミングで、データの保存されたメモリセルのリフレッシュの前に、上述のようなメ
モリセルのデータの保存状態のチェックをおこなう。そのチェックにおいて、不良である
と判断されたメモリセルは使用しないような措置を取り、良品であるメモリセルのみを、
予備のメモリセルとする。このメモリセルは、データの保存されたメモリセルのデータの
保存状態のチェックによって、不良とされたメモリセルを置き換えるのに使用できる。
るタイミングで、データの保存されたメモリセルのリフレッシュの前に、上述のようなメ
モリセルのデータの保存状態のチェックをおこなう。そのチェックにおいて、不良である
と判断されたメモリセルは使用しないような措置を取り、良品であるメモリセルのみを、
予備のメモリセルとする。このメモリセルは、データの保存されたメモリセルのデータの
保存状態のチェックによって、不良とされたメモリセルを置き換えるのに使用できる。
（実施の形態６）
ＮＡＮＤ型半導体メモリ装置の駆動の例を図８を用いて説明する。図８に示されるのは、
ＮＡＮＤ半導体メモリ装置の一部であり、図では、第１行第ｍ列から第４行第（ｍ＋１）
列（ｍは自然数）までの８つのメモリセルが示されている。また、各メモリセルには、Ｎ
チャネル型の素子トランジスタ、書き込みトランジスタ、容量素子が設けられているが、
詳細は図１（Ａ）を参照すればよい。
ＮＡＮＤ型半導体メモリ装置の駆動の例を図８を用いて説明する。図８に示されるのは、
ＮＡＮＤ半導体メモリ装置の一部であり、図では、第１行第ｍ列から第４行第（ｍ＋１）
列（ｍは自然数）までの８つのメモリセルが示されている。また、各メモリセルには、Ｎ
チャネル型の素子トランジスタ、書き込みトランジスタ、容量素子が設けられているが、
詳細は図１（Ａ）を参照すればよい。
本実施の形態の半導体メモリ装置はＮＡＮＤ型であるので、図７に示した半導体メモリ装
置とは異なる回路構成となっており、同じ列の第１行乃至第４行の書き込みトランジスタ
および第１行乃至第４行の素子トランジスタが直列に接続されている。
置とは異なる回路構成となっており、同じ列の第１行乃至第４行の書き込みトランジスタ
および第１行乃至第４行の素子トランジスタが直列に接続されている。
また、各行の書き込みトランジスタのドレインは容量素子の電極の一と素子トランジスタ
のゲートと接続する。さらに、第１行の書き込みトランジスタとビット線６０３＿ｍ、６
０３＿ｍ＋１の間には選択トランジスタ６１０＿ｍ、６１０＿ｍ＋１を第４行の素子トラ
ンジスタとソース線６０８の間に選択トランジスタ６１１＿ｍ、６１１＿ｍ＋１を、それ
ぞれ直列に設ける。
のゲートと接続する。さらに、第１行の書き込みトランジスタとビット線６０３＿ｍ、６
０３＿ｍ＋１の間には選択トランジスタ６１０＿ｍ、６１０＿ｍ＋１を第４行の素子トラ
ンジスタとソース線６０８の間に選択トランジスタ６１１＿ｍ、６１１＿ｍ＋１を、それ
ぞれ直列に設ける。
選択トランジスタ６１０＿ｍ、６１０＿ｍ＋１のゲートは配線６０６に接続し、選択トラ
ンジスタ６１１＿ｍ、６１１＿ｍ＋１のゲートは配線６０７に接続する。また、各メモリ
セルの書き込みトランジスタのゲートは書き込みワード線６０２＿１、６０２＿２、６０
２＿３、６０２＿４に接続する。
ンジスタ６１１＿ｍ、６１１＿ｍ＋１のゲートは配線６０７に接続する。また、各メモリ
セルの書き込みトランジスタのゲートは書き込みワード線６０２＿１、６０２＿２、６０
２＿３、６０２＿４に接続する。
なお、ソース線６０８は図８に示すように、書き込みワード線に平行に設けると、集積化
を高める上で効果があるが、ビット線と平行に設けてもよい。また、ソース線６０８は、
常に接地電位としておいてもよい。以下の説明では、ソース線６０８は常に接地電位とす
る。
を高める上で効果があるが、ビット線と平行に設けてもよい。また、ソース線６０８は、
常に接地電位としておいてもよい。以下の説明では、ソース線６０８は常に接地電位とす
る。
また、本実施の形態では、読み出し回路は実施の形態１と同様であるが、レジスタには少
なくとも５個のデータを格納することが必要である。
なくとも５個のデータを格納することが必要である。
書き込みの例を以下に示す。まず、読み出しワード線６０１＿１、６０１＿２、６０１＿
３、６０１＿４の電位を非選択電位とする。また、書き込みワード線６０２＿１、６０２
＿２、６０２＿３、６０２＿４の電位を選択電位とする。その結果、図８に示されるメモ
リセルの書き込みトランジスタはオン状態となる。
３、６０１＿４の電位を非選択電位とする。また、書き込みワード線６０２＿１、６０２
＿２、６０２＿３、６０２＿４の電位を選択電位とする。その結果、図８に示されるメモ
リセルの書き込みトランジスタはオン状態となる。
また、配線６０９を接地電位、配線６０５を適切な正の電位として、読み出しトランジス
タ２０２＿ｍ、２０２＿ｍ＋１がオフとなるようにする。さらに、配線６０６に選択の電
位を与え、第１の選択トランジスタ行の選択トランジスタ６１０＿ｍ、６１０＿ｍ＋１を
オンとする。
タ２０２＿ｍ、２０２＿ｍ＋１がオフとなるようにする。さらに、配線６０６に選択の電
位を与え、第１の選択トランジスタ行の選択トランジスタ６１０＿ｍ、６１０＿ｍ＋１を
オンとする。
この状態で、ビット線６０３＿ｍ、６０３＿ｍ＋１に、それぞれの第４行のメモリセルに
書き込むデータに応じた信号を与える。信号は２値でも多値でもよい。この操作により第
１行乃至第４行のメモリセルにデータが書き込まれる。続いて、第４行の書き込みワード
線６０２＿４に非選択の電位を与え、第４行の書き込みトランジスタをオフとする。この
結果、第４行のメモリセルにデータが保存される。
書き込むデータに応じた信号を与える。信号は２値でも多値でもよい。この操作により第
１行乃至第４行のメモリセルにデータが書き込まれる。続いて、第４行の書き込みワード
線６０２＿４に非選択の電位を与え、第４行の書き込みトランジスタをオフとする。この
結果、第４行のメモリセルにデータが保存される。
さらに、ビット線６０３＿ｍ、６０３＿ｍ＋１に、それぞれの第３行のメモリセルに書き
込むデータに応じた信号を与える。この操作により第１行乃至第３行のメモリセルにデー
タが書き込まれる。そして、第３行の書き込みワード線６０２＿３に非選択の電位を与え
、第３行の書き込みトランジスタをオフとする。この結果、第３行のメモリセルにデータ
が保存される。
込むデータに応じた信号を与える。この操作により第１行乃至第３行のメモリセルにデー
タが書き込まれる。そして、第３行の書き込みワード線６０２＿３に非選択の電位を与え
、第３行の書き込みトランジスタをオフとする。この結果、第３行のメモリセルにデータ
が保存される。
以下、同様にビット線６０３＿ｍ、６０３＿ｍ＋１に、順次、第２行、第１行のメモリセ
ルに書き込むデータに応じた信号を与え、その後、当該行の書き込みワード線に非選択の
電位を与え、当該行の書き込みトランジスタをオフとする操作を繰り返し、第１行乃至第
４行のメモリセルにデータが保存される。その後、配線６０６に非選択の電位を与え、第
１の選択トランジスタ行の選択トランジスタ６１０＿ｍ、６１０＿ｍ＋１をオフとする。
ルに書き込むデータに応じた信号を与え、その後、当該行の書き込みワード線に非選択の
電位を与え、当該行の書き込みトランジスタをオフとする操作を繰り返し、第１行乃至第
４行のメモリセルにデータが保存される。その後、配線６０６に非選択の電位を与え、第
１の選択トランジスタ行の選択トランジスタ６１０＿ｍ、６１０＿ｍ＋１をオフとする。
次にリフレッシュが必要かどうかを判定する操作について説明する。以下では、メモリセ
ルに２値のデータが保存されている場合について説明するが、多値以上のデータが保存さ
れている場合であっても同様に実施できる。以下の操作は、多くの部分で実施の形態１で
示されるものと同様となる。
ルに２値のデータが保存されている場合について説明するが、多値以上のデータが保存さ
れている場合であっても同様に実施できる。以下の操作は、多くの部分で実施の形態１で
示されるものと同様となる。
まず、書き込みワード線６０２＿１、６０２＿２、６０２＿３、６０２＿４の電位を非選
択の電位とする。また、ビット線６０３＿ｍ、６０３＿ｍ＋１の電位を浮遊電位とする。
また、配線６０７に選択の電位を与え、第２の選択トランジスタ行の選択トランジスタ６
１１＿ｍ、６１１＿ｍ＋１がオンとなるようにする。
択の電位とする。また、ビット線６０３＿ｍ、６０３＿ｍ＋１の電位を浮遊電位とする。
また、配線６０７に選択の電位を与え、第２の選択トランジスタ行の選択トランジスタ６
１１＿ｍ、６１１＿ｍ＋１がオンとなるようにする。
次に、配線６０５に適切な電位（例えば、接地電位）を与える。この操作により、読み出
しトランジスタ２０２＿ｍ、２０２＿ｍ＋１のゲートの電位が上記電位となる。また、配
線６０９には適切な正の電位（例えば、電源電位）を与える。
しトランジスタ２０２＿ｍ、２０２＿ｍ＋１のゲートの電位が上記電位となる。また、配
線６０９には適切な正の電位（例えば、電源電位）を与える。
次に、第１行乃至第３行の読み出しワード線６０１＿１、６０１＿２、６０１＿３に、そ
れらの行の素子トランジスタがオンとなるような電位ＶＢを与える。一方、第４行の読み
出しワード線６０１＿４には、通常の読み出しに使う電位Ｖ１を与え、その結果、得られ
るインバータ２０１＿ｍ、２０１＿ｍ＋１の出力（第１の結果）をそれぞれのレジスタ（
レジスタ２１０＿ｍ、レジスタ２１０＿ｍ＋１）に格納する。
れらの行の素子トランジスタがオンとなるような電位ＶＢを与える。一方、第４行の読み
出しワード線６０１＿４には、通常の読み出しに使う電位Ｖ１を与え、その結果、得られ
るインバータ２０１＿ｍ、２０１＿ｍ＋１の出力（第１の結果）をそれぞれのレジスタ（
レジスタ２１０＿ｍ、レジスタ２１０＿ｍ＋１）に格納する。
続いて、第４行の読み出しワード線６０１＿４に、通常の読み出しに使う電位Ｖ１より高
い電位Ｖ４を与え、得られるインバータ２０１＿ｍ、インバータ２０１＿ｍ＋１の出力（
第２の結果）をそれぞれのレジスタ（レジスタ２１０＿ｍ、レジスタ２１０＿ｍ＋１）に
格納する。
い電位Ｖ４を与え、得られるインバータ２０１＿ｍ、インバータ２０１＿ｍ＋１の出力（
第２の結果）をそれぞれのレジスタ（レジスタ２１０＿ｍ、レジスタ２１０＿ｍ＋１）に
格納する。
そして、第１の結果と第２の結果を比較し（第１の判定）、第４行のメモリセルに結果が
異なるものがあれば、そのメモリセルは著しく特性が悪いものであるので、今後はそのメ
モリセルを使用せず、予備のメモリセルに置き換える操作をおこなう。この段階で第２の
結果は削除してもよいが、レジスタには第１の結果を残しておくことが求められる。
異なるものがあれば、そのメモリセルは著しく特性が悪いものであるので、今後はそのメ
モリセルを使用せず、予備のメモリセルに置き換える操作をおこなう。この段階で第２の
結果は削除してもよいが、レジスタには第１の結果を残しておくことが求められる。
続いて、第１行、第２行、第４行の読み出しワード線６０１＿１、６０１＿２、６０１＿
４に電位ＶＢを与える。一方、第３行の読み出しワード線６０１＿３には、通常の読み出
しに使う電位Ｖ１を与え、その結果、得られるインバータ２０１＿ｍ、２０１＿ｍ＋１の
出力（第３の結果）をそれぞれのレジスタ（レジスタ２１０＿ｍ、レジスタ２１０＿ｍ＋
１）に格納する。
４に電位ＶＢを与える。一方、第３行の読み出しワード線６０１＿３には、通常の読み出
しに使う電位Ｖ１を与え、その結果、得られるインバータ２０１＿ｍ、２０１＿ｍ＋１の
出力（第３の結果）をそれぞれのレジスタ（レジスタ２１０＿ｍ、レジスタ２１０＿ｍ＋
１）に格納する。
さらに、第３行の読み出しワード線６０１＿３に、通常の読み出しに使う電位Ｖ１より高
い電位Ｖ４を与え、得られるインバータ２０１＿ｍ、２０１＿ｍ＋１の出力（第４の結果
）をそれぞれのレジスタ（レジスタ２１０＿ｍ、レジスタ２１０＿ｍ＋１）に格納する。
い電位Ｖ４を与え、得られるインバータ２０１＿ｍ、２０１＿ｍ＋１の出力（第４の結果
）をそれぞれのレジスタ（レジスタ２１０＿ｍ、レジスタ２１０＿ｍ＋１）に格納する。
そして、第３の結果と第４の結果を比較し、第３行のメモリセルに結果が異なるものがあ
れば、そのメモリセルは著しく特性が悪いものであるので、今後はそのメモリセルを使用
せず、予備のメモリセルに置き換える操作をおこなう。この段階で第４の結果は削除して
もよい。
れば、そのメモリセルは著しく特性が悪いものであるので、今後はそのメモリセルを使用
せず、予備のメモリセルに置き換える操作をおこなう。この段階で第４の結果は削除して
もよい。
同様にして、第２行、第１行のメモリセルに対してもチェックをおこない、特性の著しく
悪いメモリセルは使用しないような操作をおこなう。この段階で、各列のレジスタには第
１行乃至第４行のメモリセルの通常の読み出し操作で得られる４つの結果が残されている
。
悪いメモリセルは使用しないような操作をおこなう。この段階で、各列のレジスタには第
１行乃至第４行のメモリセルの通常の読み出し操作で得られる４つの結果が残されている
。
続いて、第４行の読み出しワード線６０１＿４に、通常の読み出しに使う電位Ｖ１より低
い電位Ｖ２を与え、また、その他の行の読み出しワード線には電位ＶＢを与え、インバー
タ２０１＿ｍ、２０１＿ｍ＋１の出力をそれぞれのレジスタ（レジスタ２１０＿ｍ、レジ
スタ２１０＿ｍ＋１）に格納する。
い電位Ｖ２を与え、また、その他の行の読み出しワード線には電位ＶＢを与え、インバー
タ２０１＿ｍ、２０１＿ｍ＋１の出力をそれぞれのレジスタ（レジスタ２１０＿ｍ、レジ
スタ２１０＿ｍ＋１）に格納する。
そして、第４行のメモリセルの中の１つでも、通常の読み出しに使う電位Ｖ１で得られた
結果と電位Ｖ２で得られた結果が異なれば、第１行乃至第４行の全てのメモリセルのリフ
レッシュをおこなう。リフレッシュ後は、当然のことながら、第１乃至第３行のメモリセ
ルのチェックの必要はない。
結果と電位Ｖ２で得られた結果が異なれば、第１行乃至第４行の全てのメモリセルのリフ
レッシュをおこなう。リフレッシュ後は、当然のことながら、第１乃至第３行のメモリセ
ルのチェックの必要はない。
第４行のメモリセルのチェックでリフレッシュの必要がなかった場合には、第３行のメモ
リセルのチェックをおこなう。第３行の読み出しワード線６０１＿３に、通常の読み出し
に使う電位Ｖ１より低い電位Ｖ２を与え、また、その他の行の読み出しワード線には電位
ＶＢを与え、インバータ２０１＿ｍ、２０１＿ｍ＋１の出力をそれぞれのレジスタ（レジ
スタ２１０＿ｍ、レジスタ２１０＿ｍ＋１）に格納する。
リセルのチェックをおこなう。第３行の読み出しワード線６０１＿３に、通常の読み出し
に使う電位Ｖ１より低い電位Ｖ２を与え、また、その他の行の読み出しワード線には電位
ＶＢを与え、インバータ２０１＿ｍ、２０１＿ｍ＋１の出力をそれぞれのレジスタ（レジ
スタ２１０＿ｍ、レジスタ２１０＿ｍ＋１）に格納する。
そして、第３行のメモリセルの中の１つでも、通常の読み出しに使う電位Ｖ１で得られた
結果と電位Ｖ２で得られた結果が異なれば、第１行乃至第３行の全てのメモリセルのリフ
レッシュをおこなう。リフレッシュ後は、当然のことながら、第１乃至第２行のメモリセ
ルのチェックの必要はない。
結果と電位Ｖ２で得られた結果が異なれば、第１行乃至第３行の全てのメモリセルのリフ
レッシュをおこなう。リフレッシュ後は、当然のことながら、第１乃至第２行のメモリセ
ルのチェックの必要はない。
第３行のメモリセルのチェックでリフレッシュの必要がなかった場合には、以後、同様に
して、第２行、第１行のチェックをおこない、リフレッシュの必要を検討する。以上は、
説明をわかりやすくするために小規模なマトリクスを用いて説明したが、より大規模なマ
トリクスであっても同様におこなえる。
して、第２行、第１行のチェックをおこない、リフレッシュの必要を検討する。以上は、
説明をわかりやすくするために小規模なマトリクスを用いて説明したが、より大規模なマ
トリクスであっても同様におこなえる。
（実施の形態７）
上記の実施の形態においては、図２（Ａ）あるいは図２（Ｂ）における読み出し回路２０
０に、インバータ２０１を設ける構成としたが、図９（Ａ）あるいは図９（Ｂ）のように
センスアンプ２０４を用いてもよい。ノードＥの電位と参照電位ＶＲＥＦの大小に応じて
、センスアンプ２０４の出力が変化し、メモリセルに保持されているデータを知ることが
できる。図９（Ａ）あるいは図９（Ｂ）に示す回路を用いても、実施の形態１乃至６で示
されるのと同等なメモリセルのデータの保存状態のチェックをおこなうことができる。
上記の実施の形態においては、図２（Ａ）あるいは図２（Ｂ）における読み出し回路２０
０に、インバータ２０１を設ける構成としたが、図９（Ａ）あるいは図９（Ｂ）のように
センスアンプ２０４を用いてもよい。ノードＥの電位と参照電位ＶＲＥＦの大小に応じて
、センスアンプ２０４の出力が変化し、メモリセルに保持されているデータを知ることが
できる。図９（Ａ）あるいは図９（Ｂ）に示す回路を用いても、実施の形態１乃至６で示
されるのと同等なメモリセルのデータの保存状態のチェックをおこなうことができる。
なお、読み出し回路２００の回路構成を図２（Ａ）、図２（Ｂ）、図９（Ａ）あるいは図
９（Ｂ）以外のものとすることも可能である。すなわち、素子トランジスタ１０３あるい
は素子トランジスタ１０４の導通状態を判断できるものであればよい。
９（Ｂ）以外のものとすることも可能である。すなわち、素子トランジスタ１０３あるい
は素子トランジスタ１０４の導通状態を判断できるものであればよい。
（実施の形態８）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合に
ついて、図１５を用いて説明する。本実施の形態では、コンピュータ、電子ペーパー、テ
レビジョン装置（テレビ、またはテレビジョン受信機ともいう）などの電子機器に、上述
の半導体装置を適用する場合について説明する。
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合に
ついて、図１５を用いて説明する。本実施の形態では、コンピュータ、電子ペーパー、テ
レビジョン装置（テレビ、またはテレビジョン受信機ともいう）などの電子機器に、上述
の半導体装置を適用する場合について説明する。
図１５（Ａ）は、ノート型のパーソナルコンピュータ７００であり、筐体７０１、筐体７
０２、表示部７０３、キーボード７０４などによって構成されている。筐体７０１と筐体
７０２の少なくとも一には、先の実施の形態に示す半導体装置を設けるとよい。そのため
、長期間の記憶保持が可能で、且つ消費電力が十分に低減されたノート型のパーソナルコ
ンピュータが実現される。
０２、表示部７０３、キーボード７０４などによって構成されている。筐体７０１と筐体
７０２の少なくとも一には、先の実施の形態に示す半導体装置を設けるとよい。そのため
、長期間の記憶保持が可能で、且つ消費電力が十分に低減されたノート型のパーソナルコ
ンピュータが実現される。
図１５（Ｂ）は、電子ペーパーを実装した電子書籍７１０であり、筐体７１１と筐体７１
２の２つの筐体で構成されている。筐体７１１および筐体７１２には、それぞれ表示部７
１３および表示部７１４が設けられている。筐体７１１と筐体７１２は、軸部７１５によ
り接続されており、該軸部７１５を軸として開閉動作をおこなうことができる。また、筐
体７１１は、操作キー７１６、電源ボタン７１７、スピーカー７１８などを備えている。
筐体７１１、筐体７１２の少なくとも一には、先の実施の形態に示す半導体装置を設ける
とよい。そのため、長期間の記憶保持が可能で、且つ消費電力が十分に低減された電子書
籍が実現される。
２の２つの筐体で構成されている。筐体７１１および筐体７１２には、それぞれ表示部７
１３および表示部７１４が設けられている。筐体７１１と筐体７１２は、軸部７１５によ
り接続されており、該軸部７１５を軸として開閉動作をおこなうことができる。また、筐
体７１１は、操作キー７１６、電源ボタン７１７、スピーカー７１８などを備えている。
筐体７１１、筐体７１２の少なくとも一には、先の実施の形態に示す半導体装置を設ける
とよい。そのため、長期間の記憶保持が可能で、且つ消費電力が十分に低減された電子書
籍が実現される。
図１５（Ｃ）は、テレビジョン装置７２０であり、筐体７２１、表示部７２２、スタンド
７２３などで構成されている。筐体７２１には、先の実施の形態に示す半導体装置が搭載
できる。そのため、長期間の記憶保持が可能で、且つ消費電力が十分に低減されたテレビ
ジョン装置が実現される。
７２３などで構成されている。筐体７２１には、先の実施の形態に示す半導体装置が搭載
できる。そのため、長期間の記憶保持が可能で、且つ消費電力が十分に低減されたテレビ
ジョン装置が実現される。
上記の電子機器においては、通常、何らかの予備電源が設けられる。例えば、図１５（Ａ
）に示すパーソナルコンピュータ７００においては、主として使用される電池（大抵は充
電池）が取り外された状態であってもクロック信号を出すために予備の電源が内蔵されて
いる。実施の形態１乃至７で説明した半導体メモリ装置は定期的（例えば、１ヶ月に一度
や１年に一度というように半導体メモリ装置で設定されるデータ保存期間に依存する間隔
）にリフレッシュ操作をおこなうことが求められる。
）に示すパーソナルコンピュータ７００においては、主として使用される電池（大抵は充
電池）が取り外された状態であってもクロック信号を出すために予備の電源が内蔵されて
いる。実施の形態１乃至７で説明した半導体メモリ装置は定期的（例えば、１ヶ月に一度
や１年に一度というように半導体メモリ装置で設定されるデータ保存期間に依存する間隔
）にリフレッシュ操作をおこなうことが求められる。
リフレッシュをおこなうタイミングに常に電子機器の電源が入っているとは限らないので
、リフレッシュが必要なタイミングにおいては、上記の予備の電源を使用してリフレッシ
ュをおこなうように設計してもよい。そのためには、半導体メモリ装置にリフレッシュを
制御する演算回路を内蔵するとよい。
、リフレッシュが必要なタイミングにおいては、上記の予備の電源を使用してリフレッシ
ュをおこなうように設計してもよい。そのためには、半導体メモリ装置にリフレッシュを
制御する演算回路を内蔵するとよい。
また、可能な限り主たる電源が投入されているときにリフレッシュをおこなうように設計
してもよい。例えば、１年に１度リフレッシュをおこなうように設計された半導体メモリ
装置であれば、１０ヶ月が経過して、最初に主たる電源が投入されたときにリフレッシュ
をおこない、１０ヶ月から１年の間に主たる電源が投入されることがなかった場合には、
１年経過した時点で、上記の予備の電源を用いてリフレッシュをおこなうように設計して
もよい。
してもよい。例えば、１年に１度リフレッシュをおこなうように設計された半導体メモリ
装置であれば、１０ヶ月が経過して、最初に主たる電源が投入されたときにリフレッシュ
をおこない、１０ヶ月から１年の間に主たる電源が投入されることがなかった場合には、
１年経過した時点で、上記の予備の電源を用いてリフレッシュをおこなうように設計して
もよい。
図１５（Ａ）乃至（Ｃ）に示した電子機器はいずれも使用頻度が高く、１年以上も使用さ
れないまま放置されることはまれであるので、予備の電源を使用する可能性は十分に少な
い。一方、各種メモリカードは何年も放置される可能性が高い。そのような電子機器につ
いては、内部にリフレッシュ用の電源を設けるとよい。
れないまま放置されることはまれであるので、予備の電源を使用する可能性は十分に少な
い。一方、各種メモリカードは何年も放置される可能性が高い。そのような電子機器につ
いては、内部にリフレッシュ用の電源を設けるとよい。
図１５（Ｄ）に示すのは、ＵＳＢコネクタを有するメモリカード（通称、ＵＳＢメモリ、
あるいはＵＳＢ Ｓｔｉｃｋ、Ｐｅｎ Ｄｒｉｖｅ等とも言う）７３０である。このメモ
リカードは主たる筐体７３１とキャップ７３２を有する。筐体７３１には、基板７３３と
ＵＳＢコネクタ７３７が設けられる。基板７３３には、本実施の形態１乃至７で示した半
導体メモリ装置７３５と、その制御回路７３４と電源７３６を設ける。
あるいはＵＳＢ Ｓｔｉｃｋ、Ｐｅｎ Ｄｒｉｖｅ等とも言う）７３０である。このメモ
リカードは主たる筐体７３１とキャップ７３２を有する。筐体７３１には、基板７３３と
ＵＳＢコネクタ７３７が設けられる。基板７３３には、本実施の形態１乃至７で示した半
導体メモリ装置７３５と、その制御回路７３４と電源７３６を設ける。
電源７３６は各種一次電池、二次電池、あるいは電気二重層キャパシタ、各種イオンキャ
パシタ（リチウムイオンキャパシタ等）を用いるとよい。リフレッシュの間隔が１年以上
で、半導体メモリ装置の保証期間が１０年であれば、リフレッシュは１０回以下ですむ。
そのために使用する電力は微々たるものであるので、電源は十分に小さくすることが可能
である。
パシタ（リチウムイオンキャパシタ等）を用いるとよい。リフレッシュの間隔が１年以上
で、半導体メモリ装置の保証期間が１０年であれば、リフレッシュは１０回以下ですむ。
そのために使用する電力は微々たるものであるので、電源は十分に小さくすることが可能
である。
なお、制御回路７３４は、メモリカード７３０を電子機器に挿入してデータのやりとりを
おこなう際に使用される回路のみならず、リフレッシュをおこなうための回路も内蔵する
。さらには、クロックを発生させる回路をも有して、電源７３６を用いて、電子機器に接
続されていない状態であっても時刻を記録し、次のリフレッシュのタイミングを知らせる
機能を有する。
おこなう際に使用される回路のみならず、リフレッシュをおこなうための回路も内蔵する
。さらには、クロックを発生させる回路をも有して、電源７３６を用いて、電子機器に接
続されていない状態であっても時刻を記録し、次のリフレッシュのタイミングを知らせる
機能を有する。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、長期間のデータの保存に耐え、消費電力を低減した電子機器が
実現される。もちろん、図１５に示された電子機器以外においても、先の実施の形態に係
る半導体装置を搭載することにより同様の効果が得られる。
載されている。このため、長期間のデータの保存に耐え、消費電力を低減した電子機器が
実現される。もちろん、図１５に示された電子機器以外においても、先の実施の形態に係
る半導体装置を搭載することにより同様の効果が得られる。
１１ 下地絶縁物
１２ 埋め込み絶縁物
１３ａ 半導体領域
１３ｂ 半導体領域
１３ｃ 半導体領域
１４ ゲート絶縁物
１５ ゲート
１６ａ 側壁絶縁物
１６ｂ 側壁絶縁物
１７ 絶縁物
１８ａ ソース
１８ｂ ドレイン
１００ メモリセル
１０１ 書き込みトランジスタ
１０２ 容量素子
１０３ 素子トランジスタ
１０４ 素子トランジスタ
２００ 読み出し回路
２０１ インバータ
２０２ 読み出しトランジスタ
２０３ 読み出しトランジスタ
２０４ センスアンプ
２１０Ａ レジスタ
２１０Ｂ レジスタ
２１０ レジスタ
３０１ Ｈのデータが書き込まれたメモリセルの特性を示す曲線
３０２ Ｌのデータが書き込まれたメモリセルの特性を示す曲線
３０３ Ｈのデータが書き込まれて、時間の経過したメモリセルの特性を示す曲線
３０４ Ｈのデータが書き込まれて、時間の経過したメモリセルの特性を示す曲線
４０１ Ｈのデータが書き込まれたメモリセルの特性を示す曲線
４０２ Ｌのデータが書き込まれたメモリセルの特性を示す曲線
４０３ Ｈのデータが書き込まれて、時間の経過したメモリセルの特性を示す曲線
４０４ Ｈのデータが書き込まれて、時間の経過したメモリセルの特性を示す曲線
５０１ Ｈのデータが書き込まれたメモリセルの特性を示す曲線
５０２ Ｍのデータが書き込まれたメモリセルの特性を示す曲線
５０３ Ｌのデータが書き込まれたメモリセルの特性を示す曲線
５０４ Ｈのデータが書き込まれて、時間の経過したメモリセルの特性を示す曲線
５０５ Ｈのデータが書き込まれて、時間の経過したメモリセルの特性を示す曲線
６０１ 読み出しワード線
６０２ 書き込みワード線
６０３ ビット線
６０４ 読み出しビット線
６０５ 配線
６０６ 配線
６０７ 配線
６０８ ソース線
６０９ 配線
６１０ 選択トランジスタ
６１１ 選択トランジスタ
７００ パーソナルコンピュータ
７０１ 筐体
７０２ 筐体
７０３ 表示部
７０４ キーボード
７１０ 電子書籍
７１１ 筐体
７１２ 筐体
７１３ 表示部
７１４ 表示部
７１５ 軸部
７１６ 操作キー
７１７ 電源ボタン
７１８ スピーカー
７２０ テレビジョン装置
７２１ 筐体
７２２ 表示部
７２３ スタンド
７３０ メモリカード
７３１ 筐体
７３２ キャップ
７３３ 基板
７３４ 制御回路
７３５ 半導体メモリ装置
７３６ 電源
７３７ ＵＳＢコネクタ
１２ 埋め込み絶縁物
１３ａ 半導体領域
１３ｂ 半導体領域
１３ｃ 半導体領域
１４ ゲート絶縁物
１５ ゲート
１６ａ 側壁絶縁物
１６ｂ 側壁絶縁物
１７ 絶縁物
１８ａ ソース
１８ｂ ドレイン
１００ メモリセル
１０１ 書き込みトランジスタ
１０２ 容量素子
１０３ 素子トランジスタ
１０４ 素子トランジスタ
２００ 読み出し回路
２０１ インバータ
２０２ 読み出しトランジスタ
２０３ 読み出しトランジスタ
２０４ センスアンプ
２１０Ａ レジスタ
２１０Ｂ レジスタ
２１０ レジスタ
３０１ Ｈのデータが書き込まれたメモリセルの特性を示す曲線
３０２ Ｌのデータが書き込まれたメモリセルの特性を示す曲線
３０３ Ｈのデータが書き込まれて、時間の経過したメモリセルの特性を示す曲線
３０４ Ｈのデータが書き込まれて、時間の経過したメモリセルの特性を示す曲線
４０１ Ｈのデータが書き込まれたメモリセルの特性を示す曲線
４０２ Ｌのデータが書き込まれたメモリセルの特性を示す曲線
４０３ Ｈのデータが書き込まれて、時間の経過したメモリセルの特性を示す曲線
４０４ Ｈのデータが書き込まれて、時間の経過したメモリセルの特性を示す曲線
５０１ Ｈのデータが書き込まれたメモリセルの特性を示す曲線
５０２ Ｍのデータが書き込まれたメモリセルの特性を示す曲線
５０３ Ｌのデータが書き込まれたメモリセルの特性を示す曲線
５０４ Ｈのデータが書き込まれて、時間の経過したメモリセルの特性を示す曲線
５０５ Ｈのデータが書き込まれて、時間の経過したメモリセルの特性を示す曲線
６０１ 読み出しワード線
６０２ 書き込みワード線
６０３ ビット線
６０４ 読み出しビット線
６０５ 配線
６０６ 配線
６０７ 配線
６０８ ソース線
６０９ 配線
６１０ 選択トランジスタ
６１１ 選択トランジスタ
７００ パーソナルコンピュータ
７０１ 筐体
７０２ 筐体
７０３ 表示部
７０４ キーボード
７１０ 電子書籍
７１１ 筐体
７１２ 筐体
７１３ 表示部
７１４ 表示部
７１５ 軸部
７１６ 操作キー
７１７ 電源ボタン
７１８ スピーカー
７２０ テレビジョン装置
７２１ 筐体
７２２ 表示部
７２３ スタンド
７３０ メモリカード
７３１ 筐体
７３２ キャップ
７３３ 基板
７３４ 制御回路
７３５ 半導体メモリ装置
７３６ 電源
７３７ ＵＳＢコネクタ
Claims (3)
- 第１のトランジスタと第２のトランジスタと容量素子とを有するメモリセルと、
第３のトランジスタとインバータとを有する読み出し回路と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記容量素子の第１の端子に電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記インバータの入力端子に電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、電源電位に電気的に接続され、
前記第３のトランジスタは、Ｐチャネル型のトランジスタであり、
前記第３のトランジスタのゲートは接地され、
前記電源電位が第１の電源電位であり、且つ前記容量素子の第２の端子に読み出し電位を与えたときの、前記第２のトランジスタのソース又はドレインの一方の電位を第１の電位とし、前記電源電位が第２の電源電位であり、且つ前記容量素子の前記第２の端子に前記読み出し電位を与えたときの、前記第２のトランジスタのソース又はドレインの一方の電位を第２の電位とした場合において、前記第１の電位と前記第２の電位とが異なるときは、前記メモリセルにリフレッシュを行い、
前記第２の電源電位は、前記第１の電源電位よりも低いことを特徴とする半導体メモリ装置。 - 第１のトランジスタと第２のトランジスタと容量素子とを有するメモリセルと、
第３のトランジスタとインバータとを有する読み出し回路と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記容量素子の第１の端子に電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記インバータの入力端子に電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、電源電位に電気的に接続され、
前記第３のトランジスタは、Ｐチャネル型のトランジスタであり、
前記第３のトランジスタのゲートは接地され、
前記電源電位が第１の電源電位であり、且つ前記容量素子の第２の端子に読み出し電位を与えたときの、前記第２のトランジスタのソース又はドレインの一方の電位を第１の電位とし、前記電源電位が第２の電源電位であり、且つ前記容量素子の前記第２の端子に前記読み出し電位を与えたときの、前記第２のトランジスタのソース又はドレインの一方の電位を第２の電位とした場合において、前記第１の電位と前記第２の電位とが異なるときは、前記メモリセルにリフレッシュを行い、
前記第２の電源電位は、前記第１の電源電位よりも高いことを特徴とする半導体メモリ装置。 - 請求項１又は請求項２において、
前記第１のトランジスタはチャネルとして酸化物半導体を有し、
前記第２のトランジスタはチャネルとして単結晶シリコンを有し、
前記酸化物半導体は、インジウムと亜鉛とを有することを特徴とする半導体メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015094517A JP6109235B2 (ja) | 2010-08-16 | 2015-05-05 | 半導体メモリ装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010181595 | 2010-08-16 | ||
| JP2010181595 | 2010-08-16 | ||
| JP2015094517A JP6109235B2 (ja) | 2010-08-16 | 2015-05-05 | 半導体メモリ装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011177798A Division JP5745719B2 (ja) | 2010-08-16 | 2011-08-16 | 半導体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015167063A JP2015167063A (ja) | 2015-09-24 |
| JP6109235B2 true JP6109235B2 (ja) | 2017-04-05 |
Family
ID=45564731
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011177798A Expired - Fee Related JP5745719B2 (ja) | 2010-08-16 | 2011-08-16 | 半導体メモリ装置 |
| JP2015094517A Expired - Fee Related JP6109235B2 (ja) | 2010-08-16 | 2015-05-05 | 半導体メモリ装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011177798A Expired - Fee Related JP5745719B2 (ja) | 2010-08-16 | 2011-08-16 | 半導体メモリ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US9129703B2 (ja) |
| JP (2) | JP5745719B2 (ja) |
| KR (1) | KR101904536B1 (ja) |
| TW (1) | TWI524343B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI511236B (zh) | 2010-05-14 | 2015-12-01 | Semiconductor Energy Lab | 半導體裝置 |
| WO2012017844A1 (en) * | 2010-08-06 | 2012-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101963457B1 (ko) * | 2011-04-29 | 2019-03-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기억 장치 및 그 구동 방법 |
| WO2012153473A1 (en) | 2011-05-06 | 2012-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2013168748A1 (ja) * | 2012-05-09 | 2013-11-14 | 株式会社神戸製鋼所 | 薄膜トランジスタおよび表示装置 |
| JP6050721B2 (ja) * | 2012-05-25 | 2016-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI595659B (zh) | 2012-09-14 | 2017-08-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| JP6298657B2 (ja) * | 2013-03-07 | 2018-03-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6560508B2 (ja) | 2014-03-13 | 2019-08-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6580863B2 (ja) * | 2014-05-22 | 2019-09-25 | 株式会社半導体エネルギー研究所 | 半導体装置、健康管理システム |
| JP6616102B2 (ja) * | 2014-05-23 | 2019-12-04 | 株式会社半導体エネルギー研究所 | 記憶装置及び電子機器 |
| JP6525722B2 (ja) | 2014-05-29 | 2019-06-05 | 株式会社半導体エネルギー研究所 | 記憶装置、電子部品、及び電子機器 |
| KR20150138026A (ko) | 2014-05-29 | 2015-12-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP6653129B2 (ja) | 2014-05-29 | 2020-02-26 | 株式会社半導体エネルギー研究所 | 記憶装置 |
| US9583177B2 (en) | 2014-12-10 | 2017-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device including memory device |
| JP6739185B2 (ja) * | 2015-02-26 | 2020-08-12 | 株式会社半導体エネルギー研究所 | ストレージシステム、およびストレージ制御回路 |
| US10665305B2 (en) | 2015-09-09 | 2020-05-26 | Toshiba Memory Corporation | Host device connectable to memory device performing patrol read and memory device performing patrol read |
| KR20170090357A (ko) | 2016-01-28 | 2017-08-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 동작 방법 |
| US10403627B2 (en) * | 2016-10-11 | 2019-09-03 | Imec Vzw | Memory device for a dynamic random access memory |
| JP7195068B2 (ja) | 2017-06-26 | 2022-12-23 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
| TWI730725B (zh) * | 2020-04-15 | 2021-06-11 | 力晶積成電子製造股份有限公司 | 半導體結構以及積體電路及半導體結構 |
Family Cites Families (135)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6034199B2 (ja) | 1980-12-20 | 1985-08-07 | 株式会社東芝 | 半導体記憶装置 |
| DE3171836D1 (en) | 1980-12-08 | 1985-09-19 | Toshiba Kk | Semiconductor memory device |
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPS62128097A (ja) * | 1985-11-27 | 1987-06-10 | Mitsubishi Electric Corp | 不揮発生メモリ装置 |
| JPS62128096A (ja) * | 1985-11-27 | 1987-06-10 | Mitsubishi Electric Corp | 不揮発性メモリ装置 |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| US5122986A (en) * | 1990-11-21 | 1992-06-16 | Micron Technology, Inc. | Two transistor dram cell |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JPH07176702A (ja) | 1992-03-23 | 1995-07-14 | Matsushita Electron Corp | ダイナミック・ランダムアクセス・メモリ装置およびその検査方法 |
| JPH06139786A (ja) * | 1992-10-27 | 1994-05-20 | Fujitsu Ltd | 電気的消去及び書込み可能ｒｏｍ |
| JP3450456B2 (ja) * | 1994-08-31 | 2003-09-22 | 株式会社東芝 | 半導体記憶装置 |
| JP2844393B2 (ja) | 1995-01-31 | 1999-01-06 | 株式会社 日立製作所 | 不揮発性記憶装置のリフレッシュ方法 |
| KR100477494B1 (ko) | 1995-01-31 | 2005-03-23 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체 메모리 장치 |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JP4103968B2 (ja) | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
| JP3813715B2 (ja) | 1997-11-18 | 2006-08-23 | 株式会社東芝 | 半導体記憶装置及びそのデータ読み出し方法 |
| JP3823550B2 (ja) * | 1998-07-17 | 2006-09-20 | ヤマハ株式会社 | メモリーセルの読出・書込回路 |
| JP3391266B2 (ja) * | 1998-06-24 | 2003-03-31 | ヤマハ株式会社 | 半導体メモリ |
| US6317365B1 (en) * | 1998-06-24 | 2001-11-13 | Yamaha Corporation | Semiconductor memory cell |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000100178A (ja) * | 1998-09-22 | 2000-04-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| JP2001093988A (ja) | 1999-07-22 | 2001-04-06 | Sony Corp | 半導体記憶装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| JP2002117670A (ja) * | 2000-10-04 | 2002-04-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| WO2003040441A1 (en) | 2001-11-05 | 2003-05-15 | Japan Science And Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| US6907497B2 (en) * | 2001-12-20 | 2005-06-14 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US6856534B2 (en) * | 2002-09-30 | 2005-02-15 | Texas Instruments Incorporated | Ferroelectric memory with wide operating voltage and multi-bit storage per cell |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| US6804142B2 (en) | 2002-11-12 | 2004-10-12 | Micron Technology, Inc. | 6F2 3-transistor DRAM gain cell |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| DE10344604B4 (de) | 2003-09-25 | 2011-08-11 | Infineon Technologies AG, 81669 | Speichereinheit mit Sammelelektroden |
| US6982897B2 (en) | 2003-10-07 | 2006-01-03 | International Business Machines Corporation | Nondestructive read, two-switch, single-charge-storage device RAM devices |
| US7027326B2 (en) | 2004-01-05 | 2006-04-11 | International Business Machines Corporation | 3T1D memory cells using gated diodes and methods of use thereof |
| US7064973B2 (en) * | 2004-02-03 | 2006-06-20 | Klp International, Ltd. | Combination field programmable gate array allowing dynamic reprogrammability |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| CN102867855B (zh) | 2004-03-12 | 2015-07-15 | 独立行政法人科学技术振兴机构 | 薄膜晶体管及其制造方法 |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| RU2369940C2 (ru) | 2004-11-10 | 2009-10-10 | Кэнон Кабусики Кайся | Аморфный оксид и полевой транзистор с его использованием |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| AU2005302963B2 (en) | 2004-11-10 | 2009-07-02 | Cannon Kabushiki Kaisha | Light-emitting device |
| CA2585071A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI481024B (zh) | 2005-01-28 | 2015-04-11 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI562380B (en) | 2005-01-28 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| JP4849817B2 (ja) | 2005-04-08 | 2012-01-11 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| EP1995787A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method therof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| JP2007122758A (ja) * | 2005-10-24 | 2007-05-17 | Sony Corp | 半導体メモリ装置およびその読み出し方法 |
| CN101577293B (zh) | 2005-11-15 | 2012-09-19 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| JP5164745B2 (ja) * | 2007-09-03 | 2013-03-21 | 株式会社半導体エネルギー研究所 | 記憶装置 |
| US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
| JP5537787B2 (ja) * | 2008-09-01 | 2014-07-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR101545460B1 (ko) | 2008-09-12 | 2015-08-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 생산 방법 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| KR20110084368A (ko) | 2008-11-18 | 2011-07-22 | 파나소닉 주식회사 | 플렉시블 반도체 장치 및 그 제조 방법 |
| JP5781720B2 (ja) | 2008-12-15 | 2015-09-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8009459B2 (en) | 2008-12-30 | 2011-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit for high speed dynamic memory |
| WO2011102233A1 (en) * | 2010-02-19 | 2011-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6560508B2 (ja) * | 2014-03-13 | 2019-08-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2011
- 2011-08-04 US US13/197,845 patent/US9129703B2/en not_active Expired - Fee Related
- 2011-08-10 TW TW100128528A patent/TWI524343B/zh not_active IP Right Cessation
- 2011-08-12 KR KR1020110080590A patent/KR101904536B1/ko active IP Right Grant
- 2011-08-16 JP JP2011177798A patent/JP5745719B2/ja not_active Expired - Fee Related
-
2015
- 2015-05-05 JP JP2015094517A patent/JP6109235B2/ja not_active Expired - Fee Related
- 2015-06-01 US US14/726,756 patent/US9286966B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI524343B (zh) | 2016-03-01 |
| TW201230031A (en) | 2012-07-16 |
| KR101904536B1 (ko) | 2018-10-04 |
| US9129703B2 (en) | 2015-09-08 |
| JP5745719B2 (ja) | 2015-07-08 |
| KR20120025398A (ko) | 2012-03-15 |
| US20150262644A1 (en) | 2015-09-17 |
| US9286966B2 (en) | 2016-03-15 |
| JP2012064930A (ja) | 2012-03-29 |
| US20120039126A1 (en) | 2012-02-16 |
| JP2015167063A (ja) | 2015-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6109235B2 (ja) | 半導体メモリ装置 | |
| US8767443B2 (en) | Semiconductor memory device and method for inspecting the same | |
| US8922236B2 (en) | Semiconductor memory device and method for inspecting the same | |
| JP6360925B2 (ja) | 半導体装置の作製方法 | |
| KR101791829B1 (ko) | 휴대 전자 기기 | |
| US8902637B2 (en) | Semiconductor memory device comprising inverting amplifier circuit and driving method thereof | |
| KR101919057B1 (ko) | 반도체 메모리 장치 및 그 구동 방법 | |
| CN109313921A (zh) | 存储器单元的印痕避免 | |
| JP2012256818A (ja) | 半導体装置 | |
| CN110428858B (zh) | 基于具有滞回特性器件的静态存储器 | |
| US8817516B2 (en) | Memory circuit and semiconductor device | |
| JP2020021530A (ja) | 記憶装置 | |
| US9496022B2 (en) | Semiconductor device including power management unit for refresh operation | |
| US20130114330A1 (en) | Semiconductor memory device and driving method thereof | |
| US6760246B1 (en) | Method of writing ferroelectric field effect transistor | |
| US7778076B2 (en) | Memory unit | |
| US11764255B2 (en) | Memory circuit, memory device and operation method thereof | |
| CN114464222A (zh) | 防止存储单元数据遗失的方法 | |
| Yun et al. | P‐50: Development of Multilevel Memory Consisting of Oxide TFTs | |
| Augustine et al. | Dual ferroelectric capacitor architecture and its application to TAG RAM | |
| Darbanian et al. | Flexible amorphous‐silicon non‐volatile memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170307 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6109235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |