JP5936739B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5936739B2
JP5936739B2 JP2015078945A JP2015078945A JP5936739B2 JP 5936739 B2 JP5936739 B2 JP 5936739B2 JP 2015078945 A JP2015078945 A JP 2015078945A JP 2015078945 A JP2015078945 A JP 2015078945A JP 5936739 B2 JP5936739 B2 JP 5936739B2
Authority
JP
Japan
Prior art keywords
layer
thin film
electrode layer
substrate
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015078945A
Other languages
English (en)
Other versions
JP2015146451A (ja
Inventor
山崎 舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015078945A priority Critical patent/JP5936739B2/ja
Publication of JP2015146451A publication Critical patent/JP2015146451A/ja
Application granted granted Critical
Publication of JP5936739B2 publication Critical patent/JP5936739B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors

Description

薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置および
その作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素
子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用
いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタは
ICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
また、金属酸化物は多様に存在しさまざまな用途に用いられている。例えば、酸化インジ
ウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透光性を有する電
極材料として用いられている。金属酸化物の中には半導体特性を示すものがある。半導体
特性を示す金属酸化物としては、例えば、酸化タングステン、酸化スズ、酸化インジウム
、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とす
る薄膜トランジスタが既に知られている(特許文献1及び特許文献2)。
特開2007−123861号公報 特開2007−96055号公報
本発明の一態様は、酸化物半導体層を用いる薄膜トランジスタにおいて、酸化物半導体層
に用いられる材料とソース電極層またはドレイン電極層に用いられる材料とが相互反応す
ることを防ぐ構造を提供することを課題の一とする。
また、酸化物半導体層を用いる薄膜トランジスタにおいて、電気特性の高い薄膜トランジ
スタを提供することを課題の一とする。
本明細書で開示する本発明の一態様は、絶縁表面を有する基板上に設けるソース電極層ま
たはドレイン電極層を2層以上の積層構造とし、その積層のうち、酸化物半導体層と接す
る一層を酸化物半導体層の構成金属元素以外の金属層とする。用いる金属層の材料として
は、Sn、Sb、Se、Te、Pd、Ag、Ni、Cuから選ばれた元素、または上述し
た元素を成分とする合金か、上述した元素を組み合わせた合金等を用いる。
また、他の本発明の一態様は、用いる金属層の材料として他に、酸化しない金属であるP
tまたはAuを用いることもでき、その構成は、絶縁表面を有する基板上に酸化物半導体
層、ソース電極層、及びドレイン電極層とを有し、ソース電極層またはドレイン電極層は
積層であり、その積層のうち、酸化物半導体層と接する一層はAu、またはPtからなる
金属層とする半導体装置である。なお、金属層は、酸化物半導体層の構成金属元素と異な
る材料である。
また、二層目以降のソース電極層またはドレイン電極層の材料は、一層目と異なる材料を
用い、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素
を成分とする合金か、上述した元素を組み合わせた合金等を用いる。
また、酸化物半導体層は、In−Ga−Zn−O系、In−Sn−Zn−O系、In−A
l−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn
−O系、In−Sn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、
In−O系、Sn−O系、Zn−O系の酸化物半導体層を用いる。なお、金属層の材料と
してSnを用いる場合は、酸化物半導体層としてSnを含まない材料、例えばAl−Ga
−Zn−O系、In−Zn−O系、Al−Zn−O系、In−O系、Zn−O系の酸化物
半導体材料を用いる。
上記構成は、上記課題の少なくとも一つを解決する。
また、上記構造を実現するための本発明の一態様は、絶縁表面を有する基板上にゲート
電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導
体層を形成し、前記酸化物半導体層上に酸化物半導体層の構成金属元素以外の第1の金属
層と、第2の金属層の積層を成膜し、第1の金属層、及び第2の金属層を選択的にエッチ
ングして、第1の金属層と第2の金属層の積層構造のソース電極層またはドレイン電極層
を形成し、第1の金属層の構成元素は、Sn、Sb、Se、Te、Pd、Ag、Ni、C
u、Pt、Auから選ばれた元素の少なくとも一つである半導体装置の作製方法である。
上記作製方法によりボトムゲート構造の薄膜トランジスタが作製できる。
また、逆コプラナ型(ボトムコンタクト構造とも呼ぶ)の薄膜トランジスタを作製する場
合には、絶縁表面を有する基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁
層を形成し、ゲート絶縁層上に第1の金属層と、第2の金属層の積層を形成し、第1の金
属層、及び第2の金属層を選択的にエッチングして、第1の金属層と第2の金属層の積層
構造のソース電極層またはドレイン電極層を形成し、ソース電極層またはドレイン電極層
上に酸化物半導体層を形成し、第2の金属層の構成元素は、酸化物半導体層の構成金属元
素以外であり、且つ、Sn、Sb、Se、Te、Pd、Ag、Ni、Cu、Pt、Auか
ら選ばれた元素の少なくとも一つである半導体装置の作製方法とする。
上記各作製方法に関する構成において、第1の金属層、及び第2の金属層は、スパッタ法
または蒸着法を用いて成膜する。また、第1の金属層を成膜した後、大気に触れることな
く上に第2の金属層を成膜することが好ましい。
また、ターゲットの作製が困難な金属または合金を酸化物半導体層に接する金属層として
用いる場合は、金属ターゲット上に他の金属ペレットを置いてスパッタ法により連続成膜
を行う。この場合、同じスパッタ装置で大気に触れることなく積層することができる。ま
た、スパッタリング条件にもよるが、金属ターゲット材料とペレット金属材料との混合層
が形成されることもある。また、金属ターゲット上に複数の金属ペレットを配列した状態
でスパッタリングを行ってもよい。また、ペレットは直径が5mm〜50mmであって、
高さが2mm〜30mmの円柱体である。なお、ペレットの形状は、特に限定されず、立
方体、直方体、楕円柱体などを用いることができる。
本明細書中で連続成膜とは、スパッタ法(または蒸着法など)で行う第1の成膜工程から
スパッタ法(または蒸着法など)で行う第2の成膜工程までの一連のプロセス中、被処理
基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中または不
活性ガス雰囲気(窒素雰囲気または希ガス雰囲気)で制御されていることを言う。連続成
膜を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜を行うこ
とができる。
同一チャンバー内で第1の成膜工程から第2の成膜工程までの一連のプロセスを行うこと
は本明細書における連続成膜の範囲にあるとする。
また、異なるチャンバーで第1の成膜工程から第2の成膜工程までの一連のプロセスを行
う場合、第1の成膜工程を終えた後、大気にふれることなくチャンバー間を基板搬送して
第2の成膜を施すことも本明細書における連続成膜の範囲にあるとする。
なお、第1の成膜工程と第2の成膜工程の間に、基板搬送工程、アライメント工程、徐冷
工程、または第2の工程に必要な温度とするため基板を加熱または冷却する工程等を有し
ても、本明細書における連続成膜の範囲にあるとする。
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第1
の成膜工程と第2の成膜工程の間にある場合、本明細書でいう連続成膜の範囲には当ては
まらないとする。
酸化物半導体層を用いる薄膜トランジスタにおいて、ソース電極層またはドレイン電極層
に含まれる金属材料と、酸化物半導体層に含まれる材料との相互反応を低減し、周波数特
性(f特性とも呼ばれる)の高い薄膜トランジスタを提供することができる。
本発明の一態様を示す断面図である。 本発明の一態様を示す上面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す上面図および断面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す平面図および断面図である。 電子機器の一例を示す図である。 電子機器の一例を示す図である。 電子機器の一例を示す図である。 電子機器の一例を示す図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
(実施の形態1)
本実施の形態では、図1(D)に示す薄膜トランジスタ150の作製方法の一形態につい
て、薄膜トランジスタ作製工程の断面図である図1(A)乃至図1(D)を用いて説明す
る。薄膜トランジスタ150は、ボトムゲート構造の一つである。
基板100としては、ガラス基板を用いることが好ましい。基板100として用いるガラ
ス基板は、後の加熱処理の温度が高い場合には、歪み点が730℃以上のものを用いると
良い。また、基板100には、例えば、アルミノシリケートガラス、アルミノホウケイ酸
ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ
素と比較して酸化バリウム(BaO)を多く含ませることで、より実用的な耐熱ガラスが
得られる。このため、BよりBaOを多く含むガラス基板を用いることが好ましい
なお、上記の基板100に代えて、セラミック基板、石英ガラス基板、石英基板、サファ
イア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラス基板などを用い
ることができる。
また、下地層となる絶縁層を基板100とゲート電極層101の間に設けてもよい。下地
層は、基板100からの不純物元素の拡散を防止する機能があり、窒化珪素、酸化珪素、
窒化酸化珪素、または酸化窒化珪素から選ばれた一または複数の層による積層構造により
形成することができる。
ゲート電極層101としては、金属導電層を用いることができる。金属導電層の材料とし
ては、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素
を成分とする合金か、上述した元素を組み合わせた合金等を用いるのが好ましい。例えば
、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積層された三層の積
層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム層上にモリブデン層
を積層した三層の積層構造とすることが好ましい。勿論、金属導電層は単層、または2層
構造、または4層以上の積層構造としてもよい。
次いで、ゲート電極層101上にゲート絶縁層102を形成する。
本実施の形態において、ゲート絶縁層102の形成は、高密度プラズマ装置により行う。
ここでは、高密度プラズマ装置は、1×1011/cm以上のプラズマ密度を達成でき
る装置を指している。例えば、3kW〜6kWのマイクロ波電力を印加してプラズマを発
生させて、絶縁膜の成膜を行う。
チャンバーに材料ガスとしてモノシランガス(SiH)と亜酸化窒素(NO)と希ガ
スを導入し、10Pa〜30Paの圧力下で高密度プラズマを発生させてガラス等の絶縁
表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気
に曝すことなく亜酸化窒素(NO)と希ガスとを導入して絶縁膜表面にプラズマ処理を
行ってもよい。亜酸化窒素(NO)と希ガスとを導入して絶縁膜表面に行われるプラズ
マ処理は、少なくとも絶縁膜の成膜より後に行う。上記プロセス順序を経た絶縁膜は、膜
厚が薄く、例えば100nm未満であっても信頼性を確保することができる絶縁膜である
ゲート絶縁層102の形成の際、チャンバーに導入するモノシランガス(SiH)と亜
酸化窒素(NO)との流量比は、1:10から1:200の範囲とする。また、チャン
バーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用い
ることができるが、中でも安価であるアルゴンを用いることが好ましい。
また、高密度プラズマ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため
段差被覆性に優れている。また、高密度プラズマ装置は、薄い絶縁膜の厚みを精密に制御
することができる。
上記プロセス順序を経た絶縁膜は、従来の平行平板型のPCVD装置で得られる絶縁膜と
は大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合におい
て、平行平板型のPCVD装置で得られる絶縁膜の10%以上または20%以上遅く、高
密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。
本実施の形態では、ゲート絶縁層102として高密度プラズマ装置による膜厚100nm
の酸化窒化珪素膜(SiOxNyとも呼ぶ、ただし、x>y>0)を用いる。
次いで、ゲート絶縁層102上に、厚さ5nm以上200nm以下、好ましくは10nm
以上50nm以下の酸化物半導体膜を形成する。また、酸化物半導体膜は、希ガス(代表
的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的にはアルゴン)及び酸素
雰囲気下においてスパッタ法により成膜することができる。
酸化物半導体膜は、In−Ga−Zn−O系、In−Sn−Zn−O系、In−Al−Z
n−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系
、In−Zn−O系、In−Sn−O系、Sn−Zn−O系、Al−Zn−O系、In−
O系、Sn−O系、Zn−O系の酸化物半導体層を用いる。本実施の形態では、例えば、
In−Ga−Zn−O系酸化物半導体成膜用ターゲットを用いてスパッタ法により成膜す
る。
また、酸化物半導体成膜用ターゲット中の酸化物半導体の相対密度は80%以上、好まし
くは95%以上、さらに好ましくは99.9%以上とするのが好ましい。相対密度の高い
ターゲットを用いると、形成される酸化物半導体膜中の不純物濃度を低減することができ
、電気特性または信頼性の高い薄膜トランジスタを得ることができる。
また、酸化物半導体膜の成膜を行う前に、スパッタ装置内壁や、ターゲット表面やターゲ
ット材料中に残存している水分または水素を除去するためにプレヒート処理を行うと良い
。プレヒート処理としては成膜チャンバー内を減圧下で200℃〜600℃に加熱する方
法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。この場合の
ターゲット冷却液は、水ではなく油脂等を用いるとよい。加熱せずに窒素の導入と排気を
繰り返しても一定の効果が得られるが、加熱しながら行うとなお良い。プレヒート処理を
終えたら、基板またはスパッタ装置を冷却し、酸化物半導体膜の成膜を行う。
また、スパッタ法による成膜中に基板を400℃以上700℃以下に加熱してもよい。
また、酸化物半導体膜の成膜を行う前、または成膜中、または成膜後に、スパッタ装置内
をクライオポンプを用いて中に残存している水分などを除去することが好ましい。
また、ゲート絶縁層102、及び酸化物半導体膜を大気に触れさせることなく連続的に形
成してもよい。大気に触れさせることなく形成することで、界面が、水やハイドロカーボ
ンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形
成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層103に
加工する(図1(A)参照。)。また、島状の酸化物半導体層を形成するためのレジスト
マスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成
するとフォトマスクを使用しないため、製造コストを低減できる。
次いで、第1の熱処理を行って、酸化物半導体層103の脱水化または脱水素化を行う。
脱水化または脱水素化を行う第1の熱処理の温度は、処理中の最高温度が350℃以上7
50℃以下、好ましくは425℃以上とする。なお、425℃以上であれば熱処理時間は
1時間以下でよいが、425℃未満であれば熱処理時間は、1時間よりも長時間行うこと
とする。本実施の形態では、窒素雰囲気下で450℃、1時間の熱処理を行う。
なお、第1の熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに
、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、ま
たはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上、
好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好まし
くは0.1ppm以下)とすることが好ましい。
また、第1の熱処理は、電気炉を用いた加熱方法を用いることができる。なお、第1の熱
処理は、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または
熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA(Ga
s Rapid Thermal Anneal)装置、LRTA(Lamp Rapi
d Thermal Anneal)装置等のRTA(Rapid Thermal A
nneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハラ
イドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高
圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装
置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物とほとんど反応
しない不活性気体が用いられる。
次いで、ゲート絶縁層102、及び酸化物半導体層103上にソース電極層及びドレイン
電極層を形成するための導電層の積層を成膜する。
酸化物半導体層103上に接して第1の金属層を膜厚1nm以上50nm以下で成膜し、
その上に第2の金属層としてAl、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素
、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等からなる
導電層を積層して成膜する。
本実施の形態では、膜厚1nm以上50nm以下であり、酸化物半導体層よりも薄い錫混
合層上に第1のモリブデン層と、アルミニウム層と、第2のモリブデン層とが積層された
四層の積層構造とする。材料の異なるターゲットを複数設置できる多元スパッタ装置を用
いて、錫のペレットを載せた第1モリブデンターゲットと、ペレットを載せていない第2
モリブデンターゲットと、アルミニウムターゲットとを用いて同一チャンバーで大気に触
れることなく連続成膜して四層を積層する。なお、四層のうち最も膜厚の薄く、且つ、酸
化物半導体層の膜厚よりも薄い層が錫混合層である。連続成膜により、薄い錫混合層の酸
化を防ぎ、高抵抗化を防いでいる。
本実施の形態では、ソース電極層及びドレイン電極層の積層のうち酸化物半導体層と接す
る層として、錫混合層を用いる例を示したが、特に限定されず、Sb、Se、Te、Pd
、Ag、Ni、Cu、Pt、Auから選ばれた元素を少なくとも一つを用いる。
次いで、フォトマスクを用いてフォトリソグラフィ工程により、ソース電極層及びドレイ
ン電極層を形成するための四層の積層を選択的にエッチングして、積層からなるソース電
極層104a、105aまたはドレイン電極層104b、105bを形成する(図1(B
)参照。)。なお、ソース電極層またはドレイン電極層のうち、酸化物半導体層103上
に接する錫混合層が104a、104bに相当する。また、このとき酸化物半導体層10
3も一部がエッチングされ、溝部(凹部)を有する酸化物半導体層103となる。なお、
酸化物半導体層103の材料や、ソース電極層及びドレイン電極層の材料や、エッチング
条件によっては、酸化物半導体層103に溝部(凹部)が形成されない場合もある。例え
ば、ソース電極層及びドレイン電極層の積層のうち酸化物半導体層と接する層として、A
uやPtを用いる場合、エッチングストッパーとしても機能させることができる。
次に、ゲート絶縁層102、酸化物半導体層103、ソース電極層104a、105a及
びドレイン電極層104b、105bを覆い、酸化物半導体層103の一部と接する保護
絶縁層107を形成する(図1(C)参照。)。保護絶縁層107は、少なくとも1nm
以上の厚さとし、CVD法、スパッタリング法など、保護絶縁層107に水、水素等の不
純物を混入させない方法を適宜用いて成膜することができる。ここでは、保護絶縁層10
7は、例えばスパッタリング法の一種である、リアクティブスパッタリング法を用いて成
膜する。酸化物半導体層103の一部と接して形成される保護絶縁層107は、水分や、
水素イオンや、OHなどの不純物を含まず、これらが外部から侵入することをブロック
する無機絶縁層を用い、代表的には酸化珪素層、窒化酸化珪素層、窒化珪素層、酸化アル
ミニウム層、酸化窒化アルミニウム層又は窒化アルミニウム層、を用いることができる。
また、保護絶縁層107は、酸化珪素層、窒化酸化珪素層、酸化アルミニウム層又は酸化
窒化アルミニウム層の上に窒化珪素層又は窒化アルミニウム層を積層する構造としてもよ
い。特に窒化珪素層は水分や、水素イオンや、OHなどの不純物を含まず、これらが外
部から侵入することをブロックしやすいので好ましい。
保護絶縁層107の成膜時の基板温度は、室温以上300℃以下とすればよく、酸化珪素
層のスパッタリング法による成膜は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲
気下、または希ガス(代表的にはアルゴン)及び酸素混合雰囲気下において行うことがで
きる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることが
できる。例えば、珪素ターゲットを用いて、酸素及び希ガス雰囲気下でスパッタリング法
により酸化珪素層を形成することができる。本実施の形態では、保護絶縁層107として
、珪素ターゲットを用いて成膜する膜厚300nmの酸化珪素層を用いる。
以上の工程より、絶縁表面を有する基板である基板100上にゲート電極層101が設け
られ、ゲート電極層101の上にゲート絶縁層102が設けられ、ゲート絶縁層102の
上に酸化物半導体層103が設けられ、酸化物半導体層103の上に積層からなるソース
電極層104a、105aまたはドレイン電極層104b、105bが設けられ、ゲート
絶縁層102、酸化物半導体層103、ソース電極層104a、105a及びドレイン電
極層104b、105bを覆い、酸化物半導体層103の一部と接する保護絶縁層107
が設けられている、ボトムゲート型の薄膜トランジスタ150を形成することができる(
図1(D)参照。)。
図2は、本実施の形態で示した薄膜トランジスタ150の上面図である。図1(D)は、
図2のX1−X2部位の断面構成を示している。図2において、Lはチャネル長を示して
おり、Wはチャネル幅を示している。また、Aはチャネル幅方向と平行な方向において、
酸化物半導体層103がソース電極層105a及びドレイン電極層105bと重ならない
領域の長さを示している。Lsはソース電極層105aとゲート電極層101が重なる領
域の長さを示しており、Ldはドレイン電極層105bとゲート電極層101が重なる領
域の長さを示している。
また必要があれば、保護絶縁層107として膜厚300nmの酸化珪素膜を形成した後に
、第2の熱処理を100℃以上400℃以下の範囲内で行ってもよい。本実施の形態では
、基板温度を150℃とし、10時間の加熱を行う。この第2の熱処理により、信頼性の
高い薄膜トランジスタを作製することができる。
また、第2の熱処理のタイミングは、保護絶縁層107形成直後に限定されず、その上に
配線や電極(例えば画素電極など)を形成した後に行ってもよい。
また、本実施の形態では、図1(D)に示すボトムゲート型の薄膜トランジスタ150の
作製方法について説明したが、本実施の形態の構成はこれに限られるものではない。図3
(A)に示すような、ボトムゲート構造のボトムコンタクト型(逆コプラナ型とも呼ぶ)
の薄膜トランジスタ160や、図3(B)に示すような、チャネル保護層110を有する
チャネル保護型(チャネルストップ型ともいう)の薄膜トランジスタ170等も同様の材
料、方法を用いて形成することができる。図3(C)は、チャネルエッチ型薄膜トランジ
スタの他の例を示している。図3(C)に示す薄膜トランジスタ180は、ゲート電極層
101が酸化物半導体層103の端部よりも外側に伸びた構造となっている。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、薄膜トランジスタのチャネル長(図2中のL)は、ソース電極層105aとドレイ
ン電極層105bとの距離で定義されるが、チャネル保護型の薄膜トランジスタのチャネ
ル長は、キャリアの流れる方向と平行な方向のチャネル保護層の幅で定義される。
(実施の形態2)
本実施の形態では、薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには
駆動回路に用いて表示機能を有する半導体装置(表示装置ともいう)を作製する場合につ
いて説明する。また、駆動回路の一部または全体の薄膜トランジスタを、画素部のトラン
ジスタと同じ基板上に形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子(液晶表示素子ともいう)、発光
素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electr
o Luminescence)、有機EL等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むIC等を実装した状態にあるモジュールとを含む。さらに表示装置は、該表示装置
を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該
素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は
、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極と
なる導電層を形成した後であって、エッチングして画素電極を形成する前の状態であって
も良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible pr
inted circuit)もしくはTAB(Tape Automated Bon
ding)テープもしくはTCP(Tape Carrier Package)が取り
付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュ
ール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回
路)が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、本発明の一形態である半導体装置として液晶表示装置の例を示す。ま
ず、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図4を用い
て説明する。図4(A1)(A2)は、第1の基板4001上に形成されたIn−Ga−
Zn−O系層を半導体層として含む薄膜トランジスタ4010、4011、及び液晶素子
4013を、第2の基板4006との間にシール材4005によって封止した、パネルの
上面図であり、図4(B)は、図4(A1)(A2)のM−Nにおける断面図に相当する
第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲む
ようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回
路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査
線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006
とによって、液晶層4008と共に封止されている。また第1の基板4001上のシール
材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体又は多結晶半導体で形成された信号線駆動回路4003が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG法、ワ
イヤボンディング法、或いはTAB法などを用いることができる。図4(A1)は、CO
G法により信号線駆動回路4003を実装する例であり、図4(A2)は、TAB法によ
り信号線駆動回路4003を実装する例である。
また、第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は
、薄膜トランジスタを複数有しており、図4(B)では、画素部4002に含まれる薄膜
トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ4011
とを例示している。薄膜トランジスタ4010、4011上には絶縁層4020、402
1が設けられている。
薄膜トランジスタ4010、4011は、実施の形態1で示した酸化物半導体層を含む薄
膜トランジスタを適用することができる。なお、本実施の形態では、薄膜トランジスタ4
010、4011のソース電極層またはドレイン電極層は、Cu層とタングステン層との
積層であり、Cu層が酸化物半導体層と接する積層構造である。本実施の形態において、
薄膜トランジスタ4010、4011はnチャネル型薄膜トランジスタである。
絶縁層4021上において、駆動回路用の薄膜トランジスタ4011の酸化物半導体層の
チャネル形成領域と重なる位置に導電層4040が設けられている。導電層4040を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後にお
ける薄膜トランジスタ4011のしきい値電圧の変化量を低減することができる。また、
駆動回路用の薄膜トランジスタ4011と重なる位置に導電層4040を設けることによ
って静電遮断し、ノーマリーオフの薄膜トランジスタとすることもできる。静電遮断とは
外部の電場を遮蔽すること、即ち、外部の電場が内部(TFTなどの回路)に作用しない
ようにすることをいう。BT試験前後における薄膜トランジスタ4011のしきい値電圧
の変化量を低減することができる。また、導電層4040は、電位が薄膜トランジスタ4
011のゲート電極層と同じでもよいし、異なっていても良く、第2のゲート電極層とし
て機能させることもできる。また、導電層4040の電位がGND、0V、或いはフロー
ティング状態であってもよい。
また、液晶素子4013が有する画素電極層4030は、薄膜トランジスタ4010と電
気的に接続されている。そして液晶素子4013の対向電極層4031は第2の基板40
06上に形成されている。画素電極層4030と対向電極層4031と液晶層4008と
が重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向
電極層4031はそれぞれ配向膜として機能する絶縁層4032、4033が設けられ、
絶縁層4032、4033を介して液晶層4008を挟持している。
なお、第1の基板4001、第2の基板4006としては、ガラス、金属(代表的にはス
テンレス)、セラミックス、プラスチックを用いることができる。プラスチックとしては
、FRP(Fiberglass−Reinforced Plastics)板、PV
F(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをPVFフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
また、4035は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり
、画素電極層4030と対向電極層4031との間の距離(セルギャップ)を制御するた
めに設けられている。なお球状のスペーサを用いていても良い。また、対向電極層403
1は、薄膜トランジスタ4010と同一基板上に設けられる共通電位線と電気的に接続さ
れる。また、共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電
極層4031と共通電位線とを電気的に接続することができる。なお、導電性粒子はシー
ル材4005に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層4008に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
また、ブルー相を示す液晶を用いると、配向膜へのラビング処理も不要となるため、ラビ
ング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示
装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させるこ
とが可能となる。特に、酸化物半導体層を用いる薄膜トランジスタは、静電気の影響によ
り薄膜トランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よ
って酸化物半導体層を用いる薄膜トランジスタを有する液晶表示装置にブルー相の液晶材
料を用いることはより効果的である。
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、液晶表示装
置は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態で示す液晶表示装置では、基板の外側(視認側)に偏光板を設け、内
側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。また、必要に応じてブラ
ックマトリクスとして機能する遮光層を設けてもよい。
また、本実施の形態では、薄膜トランジスタ起因の表面凹凸を低減するため、及び薄膜ト
ランジスタの信頼性を向上させるため、薄膜トランジスタを保護層や平坦化絶縁層として
機能する絶縁層(絶縁層4020、絶縁層4021)で覆う構成となっている。なお、保
護層は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐための
ものであり、緻密な膜が好ましい。保護層は、スパッタ法を用いて、酸化珪素層、窒化珪
素層、酸化窒化珪素層、窒化酸化珪素層、酸化アルミニウム層、窒化アルミニウム層、酸
化窒化アルミニウム層、又は窒化酸化アルミニウム層の単層、又は積層で成膜すればよい
。本実施の形態では保護層をスパッタ法で成膜する例を示すが、特に限定されず種々の方
法で成膜すればよい。
ここでは、保護層として積層構造の絶縁層4020を形成する。ここでは、絶縁層402
0の一層目として、スパッタ法を用いて酸化珪素層を成膜する。保護層として酸化珪素層
を用いると、ソース電極層及びドレイン電極層としてアルミニウム層を用いる場合、用い
るアルミニウム層のヒロック防止に効果がある。
また、保護層の二層目として絶縁層を形成する。ここでは、絶縁層4020の二層目とし
て、スパッタ法を用いて窒化珪素層を成膜する。保護層として窒化珪素層を用いると、ナ
トリウム等のイオンが半導体領域中に侵入して、TFTの電気特性を変化させることを抑
制することができる。
また、平坦化絶縁層として絶縁層4021を形成する。絶縁層4021としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)
、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いる
ことができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層
4021を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−S
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基として有機基(例えばアルキル
基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有していて
も良い。
絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタ法、SOG法
、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン
印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層4021を材料液を用いて形成する場合、ベ
ークする工程で同時に、半導体層のアニール(300℃〜400℃)を行ってもよい。絶
縁層4021の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製
することが可能となる。
画素電極層4030、対向電極層4031は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸
化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることが
できる。
また、画素電極層4030、対向電極層4031として、導電性高分子(導電性ポリマー
ともいう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率
が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が0.1Ω・cm以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4
002に与えられる各種信号及び電位は、FPC4018から供給されている。
本実施の形態では、接続端子電極4015が、液晶素子4013が有する画素電極層40
30と同じ導電層から形成され、端子電極4016は、薄膜トランジスタ4010、40
11のソース電極層及びドレイン電極層と同じ導電層で形成されている。従って、端子電
極4016は、Cu層とタングステン層との積層で形成されている。
接続端子電極4015は、FPC4018が有する端子と、異方性導電層4019を介し
て電気的に接続されている。
また図4においては、信号線駆動回路4003を別途形成し、第1の基板4001に実装
している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を
別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみ
を別途形成して実装しても良い。
また、必要であれば、カラーフィルタを各画素に対応して設ける。また、第1の基板40
01と第2の基板4006の外側には偏光板や拡散板を設ける。また、バックライトの光
源は冷陰極管やLEDにより構成されて液晶表示モジュールとなる。
液晶表示モジュールには、TN(Twisted Nematic)モード、IPS(I
n−Plane−Switching)モード、FFS(Fringe Field S
witching)モード、MVA(Multi−domain Vertical A
lignment)モード、PVA(Patterned Vertical Alig
nment)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optical Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(AntiFerroelectric Liq
uid Crystal)モードなどを用いることができる。
以上の工程により、電気特性の高い薄膜トランジスタを有する液晶表示装置を作製するこ
とができる。
本実施の形態は、実施の形態1に記載した構成と自由に組み合わせて実施することが可能
である。
(実施の形態3)
半導体装置の一形態として電子ペーパーの例を示す。
実施の形態1の薄膜トランジスタは、スイッチング素子と電気的に接続する素子を利用し
て電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示
装置(電気泳動ディスプレイ)とも呼ばれており、紙と同じ読みやすさ、他の表示装置に
比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒
子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を
含む)とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態1の薄膜トランジ
スタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
図5は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装
置に用いられる薄膜トランジスタ581としては、実施の形態1で示す薄膜トランジスタ
と同様に作製でき、ソース電極層またはドレイン電極層として酸化物半導体層に接する錫
混合層を含む積層を有する薄膜トランジスタである。
図5の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイスト
ボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である
第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を
生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
薄膜トランジスタ581はボトムゲート構造の薄膜トランジスタであり、半導体層と接す
る絶縁層583に覆われている。薄膜トランジスタ581のソース電極層又はドレイン電
極層は第1の電極層587と、絶縁層583、585に形成する開口で接しており電気的
に接続している。第1の電極層587と第2の電極層588との間には黒色領域590a
及び白色領域590bを有し、周りに液体で満たされているキャビティ594を含む球形
粒子589が設けられており、球形粒子589の周囲は樹脂等の充填材595で充填され
ている(図5参照。)。第1の電極層587が画素電極に相当し、第2の電極層588が
共通電極に相当する。第2の電極層588は、薄膜トランジスタ581と同一基板上に設
けられる共通電位線と電気的に接続される。共通接続部において、基板580と基板59
6の間に配置される導電性粒子を介して第2の電極層588と共通電位線とを電気的に接
続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm〜20
0μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられ
るマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が互いに逆の方向に移動し、白または黒を表示することができる
。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよば
れている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは
不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である
。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが
可能であるため、電波発信源から表示機能付き半導体装置(単に表示装置、又は表示装置
を具備する半導体装置ともいう)を遠ざけた場合であっても、表示された像を保存してお
くことが可能となる。
以上の工程により、電気特性の高い薄膜トランジスタを有する電子ペーパーを作製するこ
とができる。
本実施の形態は、実施の形態1に記載した構成と適宜組み合わせて実施することが可能で
ある。
(実施の形態4)
半導体装置の一形態に相当する発光表示パネル(発光パネルともいう)の外観及び断面に
ついて、図6を用いて説明する。図6(A)は、第1の基板上に形成された薄膜トランジ
スタ及び発光素子を、第2の基板との間にシール材によって封止した、パネルの平面図で
あり、図6(B)は、図6(A)のH−Iにおける断面図に相当する。
第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、450
3b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505
が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び
走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よ
って画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路45
04a、4504bは、第1の基板4501とシール材4505と第2の基板4506と
によって、充填材4507と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィル
ム等)やカバー材でパッケージング(封入)することが好ましい。
また第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、4
503b、及び走査線駆動回路4504a、4504bは、薄膜トランジスタを複数有し
ており、図6(B)では、画素部4502に含まれる薄膜トランジスタ4510と、信号
線駆動回路4503aに含まれる薄膜トランジスタ4509とを例示している。
薄膜トランジスタ4509、4510は、実施の形態1で示した酸化物半導体層に接する
錫混合層を有する薄膜トランジスタを適用することができる。なお、薄膜トランジスタ4
509、4510のソース電極層またはドレイン電極層は、錫混合層とモリブデン層との
積層であり、錫混合層が酸化物半導体層と接する積層構造である。本実施の形態において
、薄膜トランジスタ4509、4510はnチャネル型薄膜トランジスタである。
絶縁層4544上において駆動回路用の薄膜トランジスタ4509の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層4540が設けられている。導電層4540を少な
くとも酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験
前後における薄膜トランジスタ4509のしきい値電圧の変化量を低減することができる
。また、駆動回路用の薄膜トランジスタ4509と重なる位置に導電層4540を設ける
ことによって静電遮蔽し、ノーマリーオフの薄膜トランジスタとすることもできる。また
、導電層4540は、電位が薄膜トランジスタ4509のゲート電極層と同じでもよいし
、異なっていても良く、第2のゲート電極層として機能させることもできる。また、導電
層4540の電位がGND、0V、或いはフローティング状態であってもよい。
薄膜トランジスタ4509は、保護絶縁層としてチャネル形成領域を含む半導体層に接し
て絶縁層4541が形成されている。絶縁層4541は実施の形態1で示した保護絶縁層
107と同様な材料及び方法で形成すればよい。また、薄膜トランジスタ起因の表面凹凸
を低減するため平坦化絶縁層として機能する絶縁層4544で覆う構成となっている。こ
こでは、絶縁層4541として、実施の形態1に示す保護絶縁層107と同様にスパッタ
法により酸化珪素層を成膜する。
また、絶縁層4541上に保護絶縁層4542が形成されている。保護絶縁層4542は
実施の形態1で示した保護絶縁層107と同様な材料及び方法で形成すればよい。ここで
は、保護絶縁層4542として、PCVD法により窒化珪素層を成膜する。
また、平坦化絶縁層として絶縁層4544を形成する。絶縁層4544としては、実施の
形態2で示した絶縁層4021と同様な材料及び方法で形成すればよい。ここでは、絶縁
層4544としてアクリルを用いる。
また4511は発光素子に相当し、発光素子4511が有する画素電極である第1の電極
層4517は、薄膜トランジスタ4510のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子4511の構成は、第1の電極層4517、電界発光層
4512、第2の電極層4513の積層構造であるが、示した構成に限定されない。発光
素子4511から取り出す光の方向などに合わせて、発光素子4511の構成は適宜変え
ることができる。
また、絶縁層4544に代えてカラーフィルタ層を設ける構成としてもよい。フルカラー
表示を行う場合、例えば発光素子4511として緑色発光素子とし、隣り合う一方の発光
素子を赤色発光素子とし、もう一方の発光素子を青色発光素子とする。また、3種類の発
光素子だけでなく白色素子を加えた4種類の発光素子でフルカラー表示ができる発光表示
装置を作製してもよい。また、配置する複数の発光素子を全て白色発光素子として、発光
素子4511上方にカラーフィルタなどを有する封止基板を配置する構成とし、フルカラ
ー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材料を形成
し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことがで
きる。また、フルカラー表示を行うため、赤色の発光素子、青色の発光素子、及び緑色の
発光素子を画素部に用いた表示装置を作製してもよい。もちろん単色発光の表示を行って
もよい。例えば、白色発光を発光する発光素子を用いて発光表示装置を照明装置としても
よいし、他の単色発光を発光する発光素子を用いてエリアカラータイプの照明装置を形成
してもよい。
隔壁4520は、有機樹脂層、無機絶縁層または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第1の電極層4517上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層4512は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子4511に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層
4513及び隔壁4520上に保護層を形成してもよい。保護層としては、窒化珪素層、
窒化酸化珪素層、DLC層等を形成することができる。
また、信号線駆動回路4503a、4503b、走査線駆動回路4504a、4504b
、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518
bから供給されている。
接続端子電極4515が、発光素子4511が有する第1の電極層4517と同じ導電層
から形成され、端子電極4516は、薄膜トランジスタ4509、4510が有するソー
ス電極層及びドレイン電極層と同じ導電層から形成されている。従って、端子電極451
6は、錫混合層4514とモリブデン層との積層で形成されている。
接続端子電極4515は、FPC4518aが有する端子と、異方性導電層4519を介
して電気的に接続されている。
発光素子4511からの光の取り出し方向に位置する基板である第2の基板は透光性でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透光性を有する材料を用いる。
また、充填材4507としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEV
A(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用い
ればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bは
、別途用意された基板上に単結晶半導体又は多結晶半導体によって形成された駆動回路で
実装されていてもよい。また、信号線駆動回路のみ、或いはその一部、又は走査線駆動回
路のみ、或いはその一部のみを別途形成して実装しても良く、図6の構成に限定されない
以上の工程により、電気特性の高い薄膜トランジスタを有する発光表示装置(表示パネル
)を作製することができる。
本実施の形態は、実施の形態1に記載した構成と適宜組み合わせて実施することが可能で
ある。
(実施の形態5)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用すること
ができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン
受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機、太陽電池など
が挙げられる。
図7(A)は、携帯電話機の一例を示している。携帯電話機1100は、筐体1101に
組み込まれた表示部1102の他、操作ボタン1103、外部接続ポート1104、スピ
ーカ1105、マイク1106などを備えている。
図7(A)に示す携帯電話機1100は、表示部1102を指などで触れることで、情報
を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示
部1102を指などで触れることにより行うことができる。
表示部1102の画面は主として3つのモードがある。第1は、画像の表示を主とする表
示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表示
モードと入力モードの2つのモードが混合した表示+入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部1102を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部1102の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機1100内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機1100の向き(縦か横か)を判断して、表
示部1102の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部1102を触れること、又は筐体1101の操作
ボタン1103の操作により行われる。また、表示部1102に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部1102の光センサで検出される信号を検知し、表示
部1102のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部1102は、イメージセンサとして機能させることもできる。例えば、表示部11
02に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
表示部1102には、画素のスイッチング素子として、実施の形態1に示す薄膜トランジ
スタを複数配置する。
図7(B)も携帯型情報端末の一例である。図7(B)を一例とした携帯型情報端末は、
複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様
々なデータ処理機能を備えることもできる。
図7(B)に示す携帯型情報端末は、筐体2800及び筐体2801の二つの筐体で構
成されている。筐体2801には、表示パネル2802、スピーカ2803、マイクロフ
ォン2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端
子2808などを備えている。また、筐体2800には、携帯型情報端末の充電を行う太
陽電池セル2810、外部メモリスロット2811などを備えている。また、アンテナは
筐体2801内部に内蔵されている。
また、表示パネル2802はタッチパネルを備えており、図7(B)には映像表示されて
いる複数の操作キー2805を点線で示している。
また、上記構成に加えて、非接触ICチップ、小型記録装置などを内蔵していてもよい
発光装置は、表示パネル2802に用いることができ、使用形態に応じて表示の方向が
適宜変化する。また、表示パネル2802と同一面上にカメラ用レンズ2807を備えて
いるため、テレビ電話が可能である。スピーカ2803及びマイクロフォン2804は音
声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体2800と筐
体2801は、スライドし、図7(B)のように展開している状態から重なり合った状態
とすることができ、携帯に適した小型化が可能である。
外部接続端子2808はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図8(A)は、テレビジョン装置の一例を示している。テレビジョン装置9600は、筐
体9601に表示部9603が組み込まれている。表示部9603により、映像を表示す
ることが可能である。また、ここでは、スタンド9605により筐体9601を支持した
構成を示している。
テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモ
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示され
る映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機
9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
表示部9603には、画素のスイッチング素子として、実施の形態1に示す薄膜トランジ
スタを複数配置する。
図8(B)は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフ
レーム9700は、筐体9701に表示部9703が組み込まれている。表示部9703
は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像デ
ータを表示させることで、通常の写真立てと同様に機能させることができる。
表示部9703には、画素のスイッチング素子として、実施の形態1に示す薄膜トランジ
スタを複数配置する。
なお、デジタルフォトフレーム9700は、操作部、外部接続用端子(USB端子、US
Bケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部9703に表示させることができる。
また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図9は、実施の形態4を適用して形成される発光装置を、室内の照明装置3001として
用いた例である。実施の形態4で示した発光装置は大面積化も可能であるため、大面積の
照明装置として用いることができる。また、実施の形態4で示した発光装置は、卓上照明
器具3000として用いることも可能である。なお、照明器具には天井固定型の照明器具
、卓上照明器具の他にも、壁掛け型の照明器具、車内用照明、誘導灯なども含まれる。
以上のように、実施の形態1で示した薄膜トランジスタは、上記のような様々な電子機
器に適用することができる。
(実施の形態6)
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図10に示す。
図10は、電子書籍の一例を示している。例えば、電子書籍2700は、筐体2701お
よび筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、
軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことが
できる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図10では表示部2705)に文章を表示し、左側の表示部
(図10では表示部2707)に画像を表示することができる。
また、図10では、筐体2701に操作部などを備えた例を示している。例えば、筐体2
701において、電源2721、操作キー2723、スピーカ2725などを備えている
。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側
面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSBケ
ーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成として
もよい。
また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
本実施の形態は、実施の形態1に記載した薄膜トランジスタと、または実施の形態3に記
載した電子ペーパーの構成と適宜組み合わせて実施することが可能である。
100 基板
101 ゲート電極層
102 ゲート絶縁層
103 酸化物半導体層
104a、105a ソース電極層
104b、105b ドレイン電極層
107 保護絶縁層
110 チャネル保護層
150 薄膜トランジスタ
160 薄膜トランジスタ
170 薄膜トランジスタ
180 薄膜トランジスタ
580 基板
581 薄膜トランジスタ
583 絶縁層
587 電極層
588 電極層
589 球形粒子
590a 黒色領域
590b 白色領域
594 キャビティ
595 充填材
596 基板
1100 携帯電話機
1101 筐体
1102 表示部
1103 操作ボタン
1104 外部接続ポート
1105 スピーカ
1106 マイク
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
2800 筐体
2801 筐体
2802 表示パネル
2803 スピーカ
2804 マイクロフォン
2805 操作キー
2806 ポインティングデバイス
2807 カメラ用レンズ
2808 外部接続端子
2810 太陽電池セル
2811 外部メモリスロット
3000 卓上照明器具
3001 照明装置
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 薄膜トランジスタ
4011 薄膜トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電層
4020 絶縁層
4021 絶縁層
4030 画素電極層
4031 対向電極層
4032 絶縁層
4040 導電層
4501 基板
4502 画素部
4503a、4503b 信号線駆動回路
4504a、4504b 走査線駆動回路
4505 シール材
4506 基板
4507 充填材
4509 薄膜トランジスタ
4510 薄膜トランジスタ
4511 発光素子
4512 電界発光層
4513 電極層
4514 錫混合層
4515 接続端子電極
4516 端子電極
4517 電極層
4518a、4518b FPC
4519 異方性導電層
4520 隔壁
4540 導電層
4541 絶縁層
4542 絶縁層
4543 保護絶縁層
4544 絶縁層
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部

Claims (1)

  1. 絶縁表面を有する基板上に酸化物半導体層、ソース電極層、及びドレイン電極層を有し、
    前記酸化物半導体層は、インジウムと、ガリウムと、亜鉛と、を有し、
    前記ソース電極層または前記ドレイン電極層は積層であり、その積層のうち、前記酸化物半導体層と接する一層はSnを有する金属層である半導体装置。
JP2015078945A 2009-10-09 2015-04-08 半導体装置 Active JP5936739B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015078945A JP5936739B2 (ja) 2009-10-09 2015-04-08 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009235740 2009-10-09
JP2009235740 2009-10-09
JP2015078945A JP5936739B2 (ja) 2009-10-09 2015-04-08 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010226200A Division JP5751792B2 (ja) 2009-10-09 2010-10-06 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2015146451A JP2015146451A (ja) 2015-08-13
JP5936739B2 true JP5936739B2 (ja) 2016-06-22

Family

ID=43854118

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010226200A Active JP5751792B2 (ja) 2009-10-09 2010-10-06 半導体装置およびその作製方法
JP2015078945A Active JP5936739B2 (ja) 2009-10-09 2015-04-08 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010226200A Active JP5751792B2 (ja) 2009-10-09 2010-10-06 半導体装置およびその作製方法

Country Status (5)

Country Link
US (1) US9209310B2 (ja)
JP (2) JP5751792B2 (ja)
KR (1) KR101820973B1 (ja)
TW (1) TWI527218B (ja)
WO (1) WO2011043162A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011055668A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011055645A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101844972B1 (ko) 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101969291B1 (ko) 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104718604B (zh) * 2012-10-23 2017-06-30 富士电机株式会社 半导体装置的制造方法
KR101412408B1 (ko) 2012-12-17 2014-06-27 경희대학교 산학협력단 투명 박막 트랜지스터
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN104882489B (zh) * 2015-06-26 2018-07-06 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法、显示装置
KR102001635B1 (ko) * 2016-02-05 2019-07-18 실리콘 디스플레이 (주) 광학식 지문인식 센서

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07209666A (ja) * 1994-01-12 1995-08-11 Hitachi Ltd 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100269521B1 (ko) * 1997-11-01 2000-10-16 구본준 박막트랜지스터 및 그의 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
EP1383179A2 (en) * 2002-07-17 2004-01-21 Pioneer Corporation Organic semiconductor device
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100456657B1 (ko) * 2003-03-11 2004-11-10 테크노세미켐 주식회사 평판디스플레이의 박막트랜지스터 형성을 위한 금속전극용식각액 조성물
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4880951B2 (ja) * 2005-09-06 2012-02-22 キヤノン株式会社 半導体素子、薄膜トランジスタ、及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
JP5428128B2 (ja) * 2006-01-24 2014-02-26 株式会社リコー 電子素子、電流制御装置、演算装置及び表示装置
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ZnO 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR101365673B1 (ko) * 2006-11-24 2014-02-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 기판 및이의 제조방법
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8786793B2 (en) 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2009123957A (ja) 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009194208A (ja) 2008-02-15 2009-08-27 Konica Minolta Holdings Inc 薄膜トランジスタおよびその製造方法
JP2009206388A (ja) * 2008-02-29 2009-09-10 Toyama Univ 薄膜トランジスタとその製造方法
JP2009224357A (ja) 2008-03-13 2009-10-01 Rohm Co Ltd ZnO系トランジスタ
JP2009231664A (ja) * 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101657957B1 (ko) 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20160063402A (ko) 2008-09-12 2016-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101874327B1 (ko) 2008-09-19 2018-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TW201921700A (zh) 2008-11-07 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2010135771A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI475616B (zh) 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5590877B2 (ja) 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
TWI604594B (zh) 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
WO2011043218A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device

Also Published As

Publication number Publication date
US9209310B2 (en) 2015-12-08
JP2011100991A (ja) 2011-05-19
US20110084270A1 (en) 2011-04-14
KR101820973B1 (ko) 2018-01-22
WO2011043162A1 (en) 2011-04-14
TWI527218B (zh) 2016-03-21
JP2015146451A (ja) 2015-08-13
KR20120093873A (ko) 2012-08-23
TW201131765A (en) 2011-09-16
JP5751792B2 (ja) 2015-07-22

Similar Documents

Publication Publication Date Title
JP6306754B2 (ja) 半導体装置の作製方法
JP5936739B2 (ja) 半導体装置
JP5663266B2 (ja) 半導体装置
JP5171917B2 (ja) 加熱方法及び半導体装置の作製方法
US8547493B2 (en) Semiconductor device with indium or zinc layer in contact with oxide semiconductor layer and method for manufacturing the semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160510

R150 Certificate of patent or registration of utility model

Ref document number: 5936739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250