JP5568267B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5568267B2
JP5568267B2 JP2009199253A JP2009199253A JP5568267B2 JP 5568267 B2 JP5568267 B2 JP 5568267B2 JP 2009199253 A JP2009199253 A JP 2009199253A JP 2009199253 A JP2009199253 A JP 2009199253A JP 5568267 B2 JP5568267 B2 JP 5568267B2
Authority
JP
Japan
Prior art keywords
electrode layer
film
region
oxide semiconductor
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009199253A
Other languages
English (en)
Other versions
JP2010080954A5 (ja
JP2010080954A (ja
Inventor
健吾 秋元
将志 津吹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009199253A priority Critical patent/JP5568267B2/ja
Publication of JP2010080954A publication Critical patent/JP2010080954A/ja
Publication of JP2010080954A5 publication Critical patent/JP2010080954A5/ja
Application granted granted Critical
Publication of JP5568267B2 publication Critical patent/JP5568267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明はチャネル形成領域に酸化物半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置に搭載する半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、マトリクス状に配置された表示画素毎に薄膜トランジスタ（ＴＦＴ）からなるスイッチング素子を設けたアクティブマトリクス型の表示装置（液晶表示装置や発光表示装置や電気泳動式表示装置）が盛んに開発されている。アクティブマトリクス型の表示装置は、画素（又は１ドット）毎にスイッチング素子が設けられており、単純マトリクス方式に比べて画素密度が増えた場合に低電圧駆動できるので有利である。
また、チャネル形成領域に酸化物半導体膜を用いた薄膜トランジスタ（ＴＦＴ）など、酸化物半導体膜を電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜としてＺｎＯを用いるＴＦＴや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるＴＦＴが挙げられる。これらの酸化物半導体膜を用いて形成されたＴＦＴを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１、特許文献２などで開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
薄膜トランジスタを形成するにあたり、ソース電極層及びドレイン電極層は、低抵抗な金属材料を用いる。特に、大面積の表示を行う表示装置を製造する際、配線の抵抗による信号の遅延問題が顕著になってくる。従って、配線や電極の材料としては、電気抵抗値の低い金属材料を用いることが望ましい。
また、ソース電極層及びドレイン電極層と酸化物半導体膜とのコンタクト抵抗が高いとオン電流が抑制されてしまう。コンタクト抵抗が高くなる原因は、ソース電極層及びドレイン電極層表面に生じた酸化膜や汚染物の皮膜によって、ソース電極層またはドレイン電極層と酸化物半導体膜との接触面に電気的に高抵抗な界面が形成されることが要因の一つと考えられる。
本発明は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体層とソース電極層及びドレイン電極層のコンタクト抵抗が小さい薄膜トランジスタの作製方法を提供することを課題の一つとする。
本発明は、ソース電極層及びドレイン電極層の表面をプラズマでスパッタリング処理した後に、当該ソース電極層及びドレイン電極層の表面を大気にさらすことなく、当該ソース電極層及びドレイン電極層上に連続してＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層を形成する半導体装置の作製方法を含むことをその要旨とする。
なお、本明細書において、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いて形成された半導体層を「ＩＧＺＯ半導体層」とも記す。
ソース電極層及びドレイン電極層はフォトリソグラフィ法やインクジェット法などを用いたパタニング工程を経て形成される。しかし、パタニング工程中にソース電極層及びドレイン電極層の表面に意図せず酸化物や汚染物の皮膜が形成してしまうことがある。その酸化物や汚染物の皮膜の上にＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層を形成すると、酸化物半導体層とソース電極層またはドレイン電極層の間のコンタクト抵抗が高くなってしまう。
本発明は、ソース電極層及びドレイン電極層表面の酸化皮膜や汚染物の皮膜をプラズマでスパッタリング処理して取り除き、さらに、清浄な状態を保ったままＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層を大気にさらすことなく連続して形成することを特徴とする。
本発明の一形態は、ソース電極層及びドレイン電極層の表面をプラズマでスパッタリング処理し、前記ソース電極層及びドレイン電極層を大気にさらすことなく、前記ソース電極層及びドレイン電極層上に連続してＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層を形成する半導体装置の作製方法である。
また本発明の一形態は、基板上にゲート電極層を形成し、前記ゲート電極層を覆うゲート絶縁膜を形成し、前記ゲート絶縁膜を介して前記ゲート電極層上に端部が重畳するソース電極層及びドレイン電極層を形成し、前記ソース電極層及びドレイン電極層の表面をプラズマでスパッタリング処理し、前記ソース電極層及びドレイン電極層を大気にさらすことなく、前記ソース電極層及びドレイン電極層上にインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を形成する半導体装置の作製方法である。
また本発明の一形態は、基板上にソース電極層及びドレイン電極層を形成し、前記ソース電極層及びドレイン電極層の表面をプラズマでスパッタリング処理し、前記ソース電極層及びドレイン電極層の表面を大気にさらすことなく、前記ソース電極層及びドレイン電極層上に連続してインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を形成し、前記酸化物半導体層を覆うゲート絶縁膜を形成し、ゲート絶縁膜を介して前記半導体層のチャネル形成領域上にゲート電極層を形成する半導体装置の作製方法である。
また本発明の一形態は、不活性気体雰囲気でソース電極層及びドレイン電極層の表面をプラズマ処理する上記の半導体装置の作製方法である。
本発明の一態様を適用することより、ソース電極層及びドレイン電極層の表面を清浄にし、清浄な状態を保ったままソース電極層及びドレイン電極層上にＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層を形成できるため、ソース電極層及びドレイン電極層とＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層との間のコンタクト抵抗を低減することができる。その結果、オン・オフ比の大きい薄膜トランジスタを作製できる。また、良好な電気特性と信頼性を有する半導体装置の生産性に優れた方法を提供できる。
本発明で作製する薄膜トランジスタの構造を説明する図。 本発明の薄膜トランジスタの作製方法を説明する図。 本発明で用いるＩｎ、Ｇａ及び亜鉛を含む酸化物半導体層のＸ線回折図形。 本発明で作製する薄膜トランジスタの構造を説明する図。 本発明の薄膜トランジスタの作製方法を説明する図。 本発明を適用した薄膜トランジスタの電気特性を説明する図。 比較例として作製した薄膜トランジスタの電気特性を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、薄膜トランジスタおよびその作製工程について、図１及び図２を用いて説明する。
図１には、本実施の形態のボトムゲート型薄膜トランジスタを示す。図１（Ａ）は平面図であり、図１（Ｂ）は図１（Ａ）におけるＡ１−Ａ２で切断した断面図である。図１に示す薄膜トランジスタ１５０は、基板１００上にゲート電極層１１１が形成され、ゲート電極層１１１上にゲート絶縁膜１０２が形成され、ゲート絶縁膜１０２を介してゲート電極層１１１上にソース電極層及びドレイン電極層１１７ａ及び１１７ｂが形成され、ソース電極層及びドレイン電極層１１７ａ及び１１７ｂの間にチャネル形成領域として機能する半導体層１１３が形成されている。なお、本実施の形態では、ゲート絶縁膜１０２は第１のゲート絶縁膜１０２ａ及び第２のゲート絶縁膜１０２ｂの２層からなる。
図１（Ｂ）において、ソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）は、アルミニウムを主成分とする層（１１４ａ、１１４ｂ）と高融点の金属材料層（１１５ａ、１１５ｂ）からなる。また、ソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）の表面と、第２のゲート絶縁膜（１０２ｂ）の表面のうち、ソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）に覆われていない領域は、プラズマでスパッタリング処理されており、酸化物や汚染物の皮膜が取り除かれている。
本発明では半導体層１１３として、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体を用いる。Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層は光吸収が少なく光励起され難いため、チャネル形成領域をゲート電極層で覆って遮光する必要がない。
図１（Ａ）及び（Ｂ）に例示する薄膜トランジスタ１５０の作製方法を図２の（Ａ）乃至（Ｅ）を用いて説明する。
基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板１００がマザーガラスの場合、基板の大きさは、第１世代（３２０ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、第６世代１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等を用いることができる。
また基板１００上に下地膜として絶縁膜を形成してもよい。下地膜としては、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層、又は積層で形成すればよい。
ゲート電極層１１１は、金属材料で形成される。金属材料としてはアルミニウム、クロム、チタン、タンタル、モリブデン、銅などが適用される。ゲート電極層は単層の導電膜でもよいが、好適例としては、アルミニウムを主成分とする層又はアルミニウムを主成分とする層とバリアメタル層の積層構造体によって形成される。
アルミニウムを主成分とする層としては、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、炭素、又はシリコンなどの耐熱性向上元素若しくはヒロック防止元素、又はこれらの元素を主成分とする合金材料もしくは化合物が添加されたアルミニウム合金を用いる。
バリアメタル層としては、チタン、モリブデン、クロムなどの高融点金属が適用される。バリアメタル層はアルミニウムのヒロック防止、酸化防止のために設けることが好ましい。
ゲート電極層１１１となる導電膜は厚さ５０ｎｍ以上３００ｎｍ以下で形成する。ゲート電極層１１１の厚さを３００ｎｍ以下とすることで、後に形成される半導体膜や配線の段切れ防止が可能である。また、ゲート電極層１１１の厚さを１５０ｎｍ以上３００ｎｍ以下とすることで、ゲート電極層の抵抗を低減することが可能であり、大面積化が可能である。
また、ゲート電極層１１１上には半導体膜を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲート電極層に接続する配線や容量配線も同時に形成することができる。
ゲート電極層１１１は、スパッタリング法、ＣＶＤ法、めっき法、印刷法を用いて形成することができる。また、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により吐出し焼成して、ゲート電極層１１１を形成することができる。
なお、ここでは基板上に導電膜としてアルミニウム膜とモリブデン膜をスパッタリング法により積層して成膜する。次に、本実施の形態における第１のフォトマスクを用いて形成したレジストマスクを使い、当該導電膜をエッチングしてゲート電極層１１１を形成する。
ゲート絶縁膜１０２ａ、１０２ｂはそれぞれ、厚さ５０〜１５０ｎｍの酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。なお、ゲート絶縁膜を２層とせず、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層で形成することができるし、また、３層のゲート絶縁膜を形成してもよい。
ゲート絶縁膜１０２ａを窒化珪素膜、または窒化酸化珪素膜を用いて形成することで、基板と第１のゲート絶縁膜１０２ａの密着力が高まる。また、基板としてガラス基板を用いた場合、基板からの不純物が半導体層１１３に拡散するのを防止することが可能であり、さらにゲート電極層１１１の酸化防止が可能である。即ち、膜剥れを防止することができると共に、後に形成される薄膜トランジスタの電気特性を向上させることができる。また、第１のゲート絶縁膜１０２ａ、及び第２のゲート絶縁膜１０２ｂはそれぞれ厚さ５０ｎｍ以上であると、ゲート電極層１１１の凹凸を被覆できるため好ましい。
ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
また、半導体層１１３に接するゲート絶縁膜１０２ｂとしては、例えば酸化珪素、酸化アルミニウム、酸化マグネシウム、窒化アルミニウム、酸化イットリウム、酸化ハフニウムを使うことができる。
第１のゲート絶縁膜１０２ａ、第２のゲート絶縁膜１０２ｂはそれぞれ、ＣＶＤ法やスパッタリング法等を用いて形成することができる。ここでは、図２（Ａ）のように第１のゲート絶縁膜１０２ａとして窒化珪素膜を、第２ゲート絶縁膜１０２ｂとして酸化珪素膜を、それぞれプラズマＣＶＤ法により成膜する。
本実施の形態では、ソース電極層及びドレイン電極層となる導電膜は、第１の導電膜１０４及び第２の導電膜１０５から構成される。第１の導電膜１０４及び、第２の導電膜１０５は、スパッタリング法や真空蒸着法により成膜できる。
ソース電極層及びドレイン電極層となる導電膜はゲート電極層１１１と同じ材料を使うことができる。ここでは、図２（Ａ）のように、アルミニウムを主成分とする導電膜１０４と高融点の金属材料からなる導電膜１０５を積層する。
高融点の金属材料からなる導電膜１０５としては、チタン、タンタル、タングステンやモリブデン等を用いることができるが、特にＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層に接する層がチタン膜であることが好適である。導電膜の具体例として、単体のチタン膜、もしくはチタン膜とアルミニウム膜の積層膜、もしくはチタン膜とアルミニウム膜とチタン膜とを順に積み重ねた三層構造としても良い。
また、透明導電膜でもよく、材料としてはインジウム錫酸化物、珪素もしくは酸化珪素を含有したインジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛などを用いることもできる。
次に、導電膜１０４及び１０５上にフォトリソグラフィ技術またはインクジェット法によりレジストマスク１３１を形成する。レジストマスク１３１を用いて、ゲート絶縁膜１０２ｂ上の導電膜１０４及び１０５を選択的にエッチングして図２（Ｂ）のようにソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）を形成する。
なお、ソース電極層又はドレイン電極層（１１７ａ、１１７ｂ）上には半導体膜を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。
ソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）の表面には、パタニング工程中に大気成分だけでなくいろいろな物質が接触する。例えば、フォトリソグラフィ技術を用いた場合はレジストやレジストの剥離液が接触する。また、インクジェット法を用いた場合は、インク中に含まれる溶剤や分散剤などの添加剤が接触する。その結果、ソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）の表面には酸化物や汚染物の皮膜が形成されてしてしまう。そして、当該酸化物や汚染物の皮膜はＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層との間のコンタクト抵抗を高める原因となる。
次に、ソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）の表面に形成された酸化物や汚染物の皮膜を除去するために、ソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）の表面をプラズマでスパッタリング処理し、導電膜の表面を清浄な状態にする。スパッタリングに用いるガスはソース電極層及びドレイン電極層に対し不活性なガスを用いる。例えばＡｒなどの希ガスをその例に挙げることができる。なお、ソース電極層及びドレイン電極層にコンタクト抵抗を高める酸化皮膜等が形成しない程度であれば、酸素などを混合して用いてもよい。
プラズマでスパッタリング処理する方法としては、例えば逆スパッタリング法を用いることができる。逆スパッタリング法は、スパッタリング装置においてターゲット側に電圧を印加せずに、不活性ガス（例えばアルゴンガス）雰囲気下で基板側に電圧を印加し、基板側にプラズマを形成して基板表面をエッチングする方法である。
逆スパッタリングの条件としては、チャンバーの圧力は好ましくは０．２から４．０Ｐａ、Ａｒガスを用い、出力は好ましくは５０Ｗから２ｋＷでＲＦスパッタリングする。
プラズマでスパッタリング処理した結果、ソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）の表面は清浄な状態になる。
なお、図２（ｃ）に示す如く、ゲート絶縁膜（１０２ｂ）の表面のうちソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）に覆われていない領域と、ソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）の表面は、プラズマでスパッタリング処理されることで、わずかに膜減りすることもある。
次に、プラズマでスパッタリング処理されたソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）の表面を大気にさらすことなく、プラズマ処理に連続して半導体膜１０３をソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）上に図２（Ｄ）のように成膜する。プラズマでスパッタリング処理された表面を大気にさらすことなく連続して成膜することで、表面への大気成分や大気中の汚染物の付着を防ぎ、清浄な表面を保つことができる。
プラズマでスパッタリング処理されたソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）の表面を大気にさらすことなく連続して半導体膜１０３を成膜する方法としては、プラズマ処理室と半導体膜１０３の成膜室がつながったマルチチャンバー型の製造装置を用いる方法を一例としてあげることができる。
また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜１０３をスパッタリング法で成膜する場合、半導体膜１０３の成膜前に、半導体膜１０３の成膜室でソース電極層及びドレイン電極層の表面を逆スパッタリング法で処理する方法は、装置と工程が簡便であるため好適である。
半導体膜１０３としては、Ｉｎ、Ｇａ、及びＺｎを含む酸化物を用いることができる。半導体膜１０３としてＩｎ、Ｇａ、及びＺｎを含む酸化物を用いる場合は、膜厚は２ｎｍ以上２００ｎｍ以下、好ましくは２０ｎｍ以上１５０ｎｍ以下の厚さで形成するとよい。また、膜中の酸素欠損が増えるとキャリア濃度が高まり、薄膜トランジスタ特性が損なわれてしまうため、酸素を含む雰囲気下で成膜する。
Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体は、反応性スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）により成膜できる。気相法の中でも、材料系の組成を制御しやすい点では、ＰＬＤ法が、量産性の点からは、スパッタリング法が適している。
ここでは、酸化インジウム（Ｉｎ２Ｏ３）と酸化ガリウム（Ｇａ２Ｏ３）と酸化亜鉛（ＺｎＯ）をそれぞれ等モルで混合し、焼結した直径８インチのターゲットを用い、ターゲットから１７０ｍｍの位置に基板を配置して、５００Ｗの出力でＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）スパッタリングして半導体膜を形成する。チャンバーの圧力は０．４Ｐａ、ガス組成比はＡｒ／Ｏ２が１０／５ｓｃｃｍの条件で５０ｎｍ成膜する。成膜の際の酸素分圧をインジウム錫酸化物（ＩＴＯ）などの透明導電膜を成膜する条件より高く設定し、成膜雰囲気の酸素濃度を制御して酸素欠損を抑制することが望ましい。また、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、半導体層の膜厚分布も均一となるために好ましい。
次に、半導体膜１０３上にフォトリソグラフィ技術またはインクジェット法によりレジストマスク１３２を形成する。レジストマスク１３２を用いて、半導体膜１０３を選択的にドライエッチングやウエットエッチングし、図２（Ｅ）のように半導体層１１３を形成する。
Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜のエッチングの方法の一例として、クエン酸やシュウ酸などの有機酸をエッチャントに用いることができる。例えば、５０ｎｍの半導体膜１０３はＩＴＯ０７Ｎ（関東化学社製）を使い１５０秒でエッチング加工できる。
Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体を用いた薄膜トランジスタは、酸化物半導体層１１３を加熱処理することで、特性が改善する。
スパッタ法はターゲットに対して強いエネルギーをＡｒイオンで与えるため、ＩＧＺＯをスパッタ法で成膜した場合、成膜されたＩＧＺＯ膜中には強い歪エネルギーが内在し、歪はキャリアの移動を阻害すると考えられる。この歪エネルギーを解放するため２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行う。この熱処理により原子レベルの再配列が行われ、キャリアの移動を阻害する歪が解放される。このような理由から、成膜後の熱処理（光アニールも含む）は重要である。
加熱処理に伴うＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜の変化を、ＸＲＤ（Ｘ線解析：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定を用いて調査した。ガラス基板上にＤＣスパッタ法によって４００ｎｍのＩＧＺＯ膜を成膜して、試料とした。図３に、ＸＲＤ測定チャートを示す。
まず、成膜直後のＩＧＺＯ膜のＸＲＤ測定チャートを図３にａｓ−ｄｅｐｏと記して示す。また、成膜後に窒素雰囲気で異なる温度で一時間熱処理した試料のＸＲＤ測定チャートを処理温度と共に、図３に示す。すなわち、３５０℃、５００℃、６００℃及び、７００℃で熱処理した試料の測定チャートを示す。なお、異なる試料の測定チャートを見比べるために、便宜上、並べて図示している。
７００℃の熱処理を施した試料には、結晶化を示すピークが３０°≦２シータ≦３５°の範囲と、５５°≦２シータ≦６０°の範囲に明確に観察される。また、７００℃以上の加熱温度では明瞭な結晶化が観察される。
しかし、２００℃〜６００℃の熱処理は、７００℃を超えた熱処理のように、原子の大きな移動による結晶成長までには至っていない。
本実施の形態では、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜１０３を３５０℃で一時間加熱処理する。加熱処理は半導体膜１０３の成膜後であればどの工程で行っても良い。例えば、半導体膜１０３を成膜し終えた後でも良いし、半導体層１１３を形成し終えた後でも良い。また、薄膜トランジスタの封止膜を形成した後でも良いし、平坦化膜の形成後に行う熱硬化処理などの他の加熱処理と兼ねて行っても良い。
さらに、半導体層１１３にプラズマ処理を行ってもよい。プラズマ処理を行うことにより、半導体層１１３の形成時に行ったエッチングによるダメージを回復することができる。プラズマ処理はＯ２、Ｎ２Ｏ、好ましくは酸素を含む雰囲気下で行うことが好ましい。なお、酸素を含む雰囲気の具体例としては、Ｎ２や、Ｈｅや、Ａｒ等に酸素を添加した気体を挙げることができる。また、上記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよい。なお、プラズマ処理は、無バイアスで行うことが好ましい。
以上の方法で、図１に示したボトムゲート型薄膜トランジスタを作製する。
本実施の形態によれば、ソース電極層及びドレイン電極層の表面を清浄な状態を保ったままＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層を形成できるため、ソース電極層及びドレイン電極層とＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層との間のコンタクト抵抗が低減された薄膜トランジスタを提供することができる。
よって、本発明を適用することにより、オン・オフ比の大きい薄膜トランジスタを作製できる。また、良好な電気特性と信頼性を有する薄膜トランジスタを有する半導体装置を生産性に優れた方法で提供できる。
（実施の形態２）
本実施の形態では、実施の形態１とは別の形態の薄膜トランジスタおよびその作製工程について、図４及び図５を用いて説明する。図４には、本実施の形態の順スタガ型薄膜トランジスタの断面図を示す。図４に示す薄膜トランジスタ１５１は、基板１００上にソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）が形成され、半導体層１１３がソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）を覆って形成されている。ゲート絶縁層１１２が半導体層１１３上に形成され、ゲート電極層１１１がゲート絶縁層１１２を介してチャネル形成領域に重畳して形成されている。
図４において、ソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）は、高融点の金属材料層からなる。ソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）の表面はプラズマでスパッタリング処理されており、酸化物や汚染物の皮膜が取り除かれている。
本発明では半導体層１１３として、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体を用いる。Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層は光吸収が少なく光励起され難いため、チャネル形成領域をゲート電極層で覆って遮光する必要がない。すなわち、チャネル形成領域において、ゲート電極層とソース電極層及びドレイン電極層の重なりを減らすことができ、寄生容量を軽減できる。
図４の薄膜トランジスタ１５１の作製方法を図５の（Ａ）乃至（Ｅ）を用いて説明する。
基板１００は、実施の形態と同様のものを用いることができる。本実施の形態では無アルカリガラス基板を用いる。
ソース電極層及びドレイン電極層となる導電膜は、実施の形態１に記載されたゲート電極層１１１と同じ材料を使うことができる。ソース電極層及びドレイン電極層となる導電膜は、スパッタリング法や真空蒸着法により成膜できる。
ソース電極層及びドレイン電極層となる導電膜は、単層であっても復層であっても構わないが、特にＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層に接する層がチタン膜であることが好適である。
本実施の形態では、高融点の金属材料を用いて図５（Ａ）のように一対のソース電極層又はドレイン電極層（１１７ａ、１１７ｂ）を形成する。このような微細加工は、フォトリソグラフィ技術またはインクジェット法で形成したレジストマスクを用いて行うことができる。
なお、ソース電極層又はドレイン電極層（１１７ａ、１１７ｂ）上には半導体膜を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。
ソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）の表面には、パタニング工程中に大気成分だけでなくいろいろな物質が接触し、ソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）の表面には酸化物や汚染物の皮膜が形成されてしてしまう。
ここでは、ソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）の表面にある酸化物や汚染物の皮膜を、逆スパッタリング法にて除去する。逆スパッタリング法は、実施の形態１と同様に、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層を形成するスパッタリング装置を用いておこなうことができる。
スパッタリングに用いるガスはソース電極層及びドレイン電極層に対し不活性なガスを用いる。ここではＡｒを用い、チャンバーの圧力は好ましくは０．２から４．０Ｐａ、出力は好ましくは５０Ｗから２ｋＷでＲＦスパッタリングする。
なお、基板表面もしくは基板表面に下地膜を形成している場合はその下地膜のソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）に覆われていない部分がプラズマでスパッタリング処理された結果、わずかに膜減りすることもある。
次に、プラズマでスパッタリング処理されたソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）の表面を大気にさらすことなく、ソース電極及びドレイン電極（１１７ａ、１１７ｂ）上に酸化物半導体膜１０３をプラズマ処理に連続して成膜する。なお、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜の成膜条件は実施の形態１と同様である。また、この段階の断面図を図５（Ｂ）に示す。
続いて、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜１０３を大気にさらすことなく、酸化物半導体膜１０３上にゲート絶縁膜１０２を連続して成膜する。酸化物半導体膜１０３の表面を大気にさらさずに、ゲート絶縁膜１０２を連続成膜すると生産性が高まるだけでなく、水蒸気などの大気成分や大気中に浮遊する不純物元素やゴミによる汚染がない積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
なお、本明細書中で連続成膜とは、スパッタ法で行う第１の成膜工程からスパッタ法で行う第２の成膜工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中または不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）におかれていることを言う。連続成膜を行うことにより、清浄化された被処理基板に水分等が再付着する事態を回避して成膜を行うことができる。
例えば、同一チャンバー内で第１の成膜工程から第２の成膜工程までの一連のプロセスを行うことは本明細書における連続成膜の範囲にあるとする。
また、異なるチャンバーで第１の成膜工程から第２の成膜工程までの一連のプロセスを行う場合、第１の成膜工程を終えた後、大気にふれることなくチャンバー間を基板搬送して第２の成膜を施すことも本明細書における連続成膜の範囲にあるとする。
なお、第１の成膜工程と第２の成膜工程の間に、基板搬送工程、アライメント工程、徐冷工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有しても、本明細書における連続成膜の範囲にあるとする。
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第１の成膜工程と第２の成膜工程の間にある場合、本明細書でいう連続成膜の範囲には当てはまらないとする。
なお、ここでは珪素ターゲットと酸化物半導体膜用のターゲットを備えたマルチチャンバー型のスパッタリング装置を使って、酸化物半導体膜１０３の成膜に連続して、酸化珪素膜からなるゲート絶縁膜１０２を図５（Ｂ）のように形成する。
次に、フォトリソグラフィ技術またはインクジェット法で形成したレジストマスク１３３を用いて、ゲート絶縁膜１０２と、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜１０３をそれぞれエッチングして、酸化物半導体層１１３とゲート絶縁層１１２を図５（Ｃ）のように形成する。
次に、ゲート電極層となる導電膜１０１を図５（Ｄ）のように形成する。ゲート電極層は実施の形態１と同様に形成できる。本実施の形態では、高融点の金属導電膜を単層で用いる。
次に、フォトリソグラフィ技術またはインクジェット法で形成したレジストマスク１３４を用いて、導電膜１０１をエッチングして、ゲート電極層１１１を図５（Ｅ）のように形成する。
以上の方法で、図４に示した順スタガ型薄膜トランジスタを作製する。
本実施の形態で形成した薄膜トランジスタはソース電極層及びドレイン電極層の表面を清浄な状態を保ったままＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層を形成できるため、ソース電極層及びドレイン電極層とＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層との間のコンタクト抵抗を低減することができる。
よって、本発明を適用することにより、オン・オフ比の大きい薄膜トランジスタを作製できる。また、良好な電気特性と信頼性を有する薄膜トランジスタを有する半導体装置を生産性に優れた方法で提供できる。
本実施例では、実施の形態１で説明した半導体装置の作成方法を用いてボトムゲート型薄膜トランジスタを作製した場合について説明する。また、当該薄膜トランジスタの電気特性を、ソース電極層及びドレイン電極層の表面をプラズマ処理せずに作製した薄膜トランジスタの電気特性と比較する。
本実施例では、ソース電極層及びドレイン電極層の表面を逆スパッタリング法によりプラズマ処理した。逆スパッタリング法の条件は、チャンバーの圧力は０．４Ｐａ、Ａｒガスの流量は５０ｓｃｃｍ、出力は２００ＷでＲＦスパッタリングした。
作製した薄膜トランジスタは、１００ｎｍのタングステン膜からなるゲート電極層上に、１００ｎｍの酸化窒化珪素膜からなるゲート絶縁膜を有し、ゲート絶縁膜を介してゲート電極層と端部を重畳する１００ｎｍのタングステン膜からなるソース電極層及びドレイン電極層と、チャネル形成領域上に５０ｎｍのＩＧＺＯ膜からなる酸化物半導体層を有している。また、チャネル長及びチャネル幅は共に１００μｍとした。
ソース電極層及びドレイン電極層の表面を逆スパッタリング法によりプラズマ処理した後に、大気にさらすことなくＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層を形成した薄膜トランジスタの電気特性（ゲート電圧ドレイン電流特性 Ｖｇ−Ｉｄ曲線）を図６に示す。
また、ソース電極層及びドレイン電極層の表面をプラズマ処理することなく、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層を形成した薄膜トランジスタのＶｇ−Ｉｄ曲線を比較例として図７に示す。なお、測定はドレイン電圧（ソースの電圧に対するドレインの電圧）を１Ｖに設定した条件と、１０Ｖに設定した条件で行った。
図６と図７のＶｇ−Ｉｄ曲線を比較すると、ドレイン電圧の設定条件にかかわらず、ソース電極層及びドレイン電極層の表面を逆スパッタリング法によりプラズマ処理した図６の方が、トランジスタのオン電流が大きくなっていることが判る。また、オフ電流には大きな差が認められない。
以上の様に本発明の一態様を適用することで、オフ電流を抑制したまま、大きなオン電流が得られる薄膜トランジスタ、所謂オン・オフ比の大きい薄膜トランジスタを作製できる。また、本発明の一態様は、良好な電気特性と信頼性を有する半導体装置の生産性に優れた作製方法を提供する。
１００ 基板
１０１ 導電膜
１０２ ゲート絶縁膜
１０３ 半導体膜
１０４ 導電膜
１０５ 導電膜
１１１ ゲート電極層
１１２ ゲート絶縁層
１１３ 半導体層
１３１ レジストマスク
１３２ レジストマスク
１３３ レジストマスク
１３４ レジストマスク
１５０ 薄膜トランジスタ
１５１ 薄膜トランジスタ
１０２ａ ゲート絶縁膜
１０２ｂ ゲート絶縁膜
１１７ａ ソース電極層及びドレイン電極層
１１７ｂ ソース電極層及びドレイン電極層

Claims (3)

  1. 基板上に、ゲート電極層と、
    前記ゲート電極層上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、ソース電極層と、
    前記ゲート絶縁膜上の、ドレイン電極層と、
    前記ゲート絶縁膜を介して、前記ゲート電極層と重なる領域を有する酸化物半導体層と、を有する半導体装置であって、
    前記ソース電極層は、前記ゲート電極層と重なる第１の領域を有し、
    前記ドレイン電極層は、前記ゲート電極層と重なる第２の領域を有し、
    前記酸化物半導体層は、前記第１の領域と重なる、第３の領域を有し、
    前記酸化物半導体層は、前記第２の領域と重なる、第４の領域を有し、
    前記酸化物半導体層は、前記第１の領域及び前記第２の領域とは重ならない、第５の領域を有し、
    前記第５の領域における前記酸化物半導体層の表面の位置は、前記第３の領域における前記酸化物半導体層の表面の位置より、低く、
    前記第５の領域における前記酸化物半導体層の表面の位置は、前記第４の領域における前記酸化物半導体層の表面の位置より、低く、
    前記酸化物半導体層は、Ｉｎ、Ｇａ、及びＺｎを有し、
    前記ゲート絶縁膜は、前記ソース電極層と重なる第６の領域を有し、
    前記ゲート絶縁膜は、前記ドレイン電極層と重なる第７の領域を有し、
    前記ゲート絶縁膜は、前記ソース電極層及び前記ドレイン電極層とは重ならない第８の領域を有し、
    前記第８の領域の膜厚は、前記第６の領域の膜厚より薄く、
    前記第８の領域の膜厚は、前記第７の領域の膜厚よりも薄く、
    前記第８の領域と重なる前記酸化物半導体層に、チャネルが形成され、
    前記ソース電極層と、前記酸化物半導体層との間には、前記ソース電極層の表面に生じた酸化膜及び汚染物の被膜を有さず、
    前記ドレイン電極層と、前記酸化物半導体層との間には、前記ドレイン電極層の表面に生じた酸化膜及び汚染物の被膜を有さないことを特徴とする半導体装置。
  2. 基板上に、ゲート電極層と、
    前記ゲート電極層上の、第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上の、第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜上の、ソース電極層と、
    前記第２のゲート絶縁膜上の、ドレイン電極層と、
    前記第２のゲート絶縁膜を介して、前記ゲート電極層と重なる領域を有する酸化物半導体層と、を有する半導体装置であって、
    前記ソース電極層は、前記ゲート電極層と重なる第１の領域を有し、
    前記ドレイン電極層は、前記ゲート電極層と重なる第２の領域を有し、
    前記酸化物半導体層は、前記第１の領域と重なる、第３の領域を有し、
    前記酸化物半導体層は、前記第２の領域と重なる、第４の領域を有し、
    前記酸化物半導体層は、前記第１の領域及び前記第２の領域とは重ならない、第５の領域を有し、
    前記第５の領域における前記酸化物半導体層の表面の位置は、前記第３の領域における前記酸化物半導体層の表面の位置より、低く、
    前記第５の領域における前記酸化物半導体層の表面の位置は、前記第４の領域における前記酸化物半導体層の表面の位置より、低く、
    前記酸化物半導体層は、Ｉｎ、Ｇａ、及びＺｎを有し、
    前記第２のゲート絶縁膜は、前記ソース電極層と重なる第６の領域を有し、
    前記第２のゲート絶縁膜は、前記ドレイン電極と重なる第７の領域を有し、
    前記第２のゲート絶縁膜は、前記ソース電極層及び前記ドレイン電極とは重ならない第８の領域を有し、
    前記第８の領域の膜厚は、前記第６の領域の膜厚より薄く、
    前記第８の領域の膜厚は、前記第７の領域の膜厚よりも薄く、
    前記第８の領域と重なる前記酸化物半導体層に、チャネルが形成され、
    前記ソース電極層と、前記酸化物半導体層との間には、前記ソース電極層の表面に生じた酸化膜及び汚染物の被膜を有さず、
    前記ドレイン電極層と、前記酸化物半導体層との間には、前記ドレイン電極層の表面に生じた酸化膜及び汚染物の被膜を有さないことを特徴とする半導体装置。
  3. 請求項２において、
    前記第１のゲート絶縁膜は、窒化珪素膜、又は窒化酸化珪素膜を有し、
    前記第２のゲート絶縁膜は、酸化珪素、酸化アルミニウム、酸化マグネシウム、窒化アルミニウム、酸化イットリウム、又は酸化ハフニウムを有することを特徴とする半導体装置。
JP2009199253A 2008-09-01 2009-08-31 半導体装置 Active JP5568267B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009199253A JP5568267B2 (ja) 2008-09-01 2009-08-31 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008224061 2008-09-01
JP2008224061 2008-09-01
JP2009199253A JP5568267B2 (ja) 2008-09-01 2009-08-31 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013214983A Division JP5716070B2 (ja) 2008-09-01 2013-10-15 酸化物半導体膜、及び半導体装置

Publications (3)

Publication Number Publication Date
JP2010080954A JP2010080954A (ja) 2010-04-08
JP2010080954A5 JP2010080954A5 (ja) 2012-02-02
JP5568267B2 true JP5568267B2 (ja) 2014-08-06

Family

ID=41726054

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2009199253A Active JP5568267B2 (ja) 2008-09-01 2009-08-31 半導体装置
JP2013214983A Active JP5716070B2 (ja) 2008-09-01 2013-10-15 酸化物半導体膜、及び半導体装置
JP2015051633A Active JP6043387B2 (ja) 2008-09-01 2015-03-16 酸化物半導体膜、及び半導体装置
JP2016220437A Active JP6283402B2 (ja) 2008-09-01 2016-11-11 トランジスタ

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2013214983A Active JP5716070B2 (ja) 2008-09-01 2013-10-15 酸化物半導体膜、及び半導体装置
JP2015051633A Active JP6043387B2 (ja) 2008-09-01 2015-03-16 酸化物半導体膜、及び半導体装置
JP2016220437A Active JP6283402B2 (ja) 2008-09-01 2016-11-11 トランジスタ

Country Status (4)

Country Link
US (3) US8021916B2 (ja)
JP (4) JP5568267B2 (ja)
KR (5) KR101644613B1 (ja)
TW (3) TWI511299B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101980167B1 (ko) * 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI474408B (zh) * 2008-12-26 2015-02-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR20130009978A (ko) * 2010-02-26 2013-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제조 방법 및 성막 장치
KR20230155614A (ko) 2010-02-26 2023-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
WO2011108374A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101850926B1 (ko) 2010-04-09 2018-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9035295B2 (en) 2010-04-14 2015-05-19 Sharp Kabushiki Kaisha Thin film transistor having an oxide semiconductor thin film formed on a multi-source drain electrode
CN102859705B (zh) 2010-04-23 2015-12-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
WO2012008192A1 (ja) * 2010-07-15 2012-01-19 シャープ株式会社 回路基板、表示装置、及び、回路基板の製造方法
US8461630B2 (en) * 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102157562B (zh) * 2011-01-18 2013-07-10 上海交通大学 底栅金属氧化物薄膜晶体管的制备方法
JP2012191008A (ja) * 2011-03-10 2012-10-04 Sony Corp 表示装置および電子機器
CN103290371B (zh) 2011-06-08 2015-02-25 株式会社半导体能源研究所 溅射靶材、溅射靶材的制造方法及薄膜形成方法
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
KR101423907B1 (ko) * 2011-11-22 2014-07-29 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN104769150B (zh) 2012-11-08 2018-09-21 株式会社半导体能源研究所 金属氧化物膜及金属氧化物膜的形成方法
KR101980196B1 (ko) 2012-12-10 2019-05-21 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN105264668B (zh) * 2013-05-20 2019-04-02 株式会社半导体能源研究所 半导体装置
CN103474439B (zh) * 2013-09-26 2016-08-24 合肥京东方光电科技有限公司 一种显示装置、阵列基板及其制作方法
TWI518430B (zh) * 2013-12-02 2016-01-21 群創光電股份有限公司 顯示面板及應用其之顯示裝置
WO2015114476A1 (en) * 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2016075927A1 (ja) * 2014-11-11 2016-05-19 出光興産株式会社 新規な積層体
TWI686874B (zh) 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
WO2020031404A1 (ja) * 2018-08-08 2020-02-13 株式会社ニコン トランジスタの製造方法
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system

Family Cites Families (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH03250622A (ja) * 1990-02-28 1991-11-08 Canon Inc 半導体薄膜の形成方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6571538B2 (en) * 1998-03-16 2003-06-03 Afton Enterprises, Inc. Box flap securing device
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법
US6261957B1 (en) 1999-08-20 2001-07-17 Taiwan Semiconductor Manufacturing Company Self-planarized gap-filling by HDPCVD for shallow trench isolation
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2003309266A (ja) * 2002-04-17 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP3797317B2 (ja) * 2002-05-30 2006-07-19 住友金属鉱山株式会社 透明導電性薄膜用ターゲット、透明導電性薄膜およびその製造方法、ディスプレイ用電極材料、有機エレクトロルミネッセンス素子
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101192973B1 (ko) * 2004-03-19 2012-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 패턴 형성 방법, 박막 트랜지스터, 표시 장치 및 그 제조 방법과, 텔레비전 장치
JP2005302808A (ja) * 2004-04-07 2005-10-27 Sharp Corp 薄膜トランジスタアレイ基板の製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
JP4536601B2 (ja) * 2004-06-14 2010-09-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006117995A (ja) * 2004-10-21 2006-05-11 Alps Electric Co Ltd スパッタ装置
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7381586B2 (en) 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US20070040165A1 (en) 2005-08-16 2007-02-22 Klaus Dimmler Method of fabricating organic FETs
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5000290B2 (ja) * 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
EP1981085A4 (en) 2006-01-31 2009-11-25 Idemitsu Kosan Co TFT SUBSTRATE, REFLECTIVE TFT SUBSTRATE, AND METHOD OF MANUFACTURING THE SAME
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015472B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5298407B2 (ja) * 2006-04-28 2013-09-25 凸版印刷株式会社 反射型表示装置および反射型表示装置の製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TW200817315A (en) * 2006-06-16 2008-04-16 Sanol Arznei Schwarz Gmbh Entacapone-derivatives
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5201566B2 (ja) 2006-12-11 2013-06-05 豊田合成株式会社 化合物半導体発光素子及びその製造方法
JP5237557B2 (ja) 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及びその製造方法
EP2096188B1 (en) 2006-12-13 2014-01-29 Idemitsu Kosan Co., Ltd. Sputtering target
JP5237558B2 (ja) * 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及び酸化物半導体膜
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP4616359B2 (ja) * 2007-01-09 2011-01-19 韓國電子通信研究院 電子素子用ＺｎＯ半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
US7875559B2 (en) * 2007-01-09 2011-01-25 Electronics And Telecommunications Research Institute Method of manufacturing P-type ZnO semiconductor layer using atomic layer deposition and thin film transistor including the P-type ZnO semiconductor layer
KR100877153B1 (ko) 2007-01-09 2009-01-09 한국전자통신연구원 전자소자용 ＺｎＯ 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
US9249032B2 (en) * 2007-05-07 2016-02-02 Idemitsu Kosan Co., Ltd. Semiconductor thin film, semiconductor thin film manufacturing method and semiconductor element
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
US20110291089A1 (en) 2011-12-01
KR20100027069A (ko) 2010-03-10
JP2017073556A (ja) 2017-04-13
KR20170048294A (ko) 2017-05-08
JP6043387B2 (ja) 2016-12-14
TWI511299B (zh) 2015-12-01
US20100055832A1 (en) 2010-03-04
KR20160039596A (ko) 2016-04-11
KR20140118954A (ko) 2014-10-08
TWI569454B (zh) 2017-02-01
JP2010080954A (ja) 2010-04-08
KR101644613B1 (ko) 2016-08-01
KR20110098993A (ko) 2011-09-05
US8809115B2 (en) 2014-08-19
JP2014042054A (ja) 2014-03-06
JP2015122539A (ja) 2015-07-02
TW201145523A (en) 2011-12-16
JP6283402B2 (ja) 2018-02-21
TW201532285A (zh) 2015-08-16
TWI606592B (zh) 2017-11-21
JP5716070B2 (ja) 2015-05-13
US8021916B2 (en) 2011-09-20
US20140357018A1 (en) 2014-12-04
TW201027750A (en) 2010-07-16
US9224839B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
JP6283402B2 (ja) トランジスタ
KR101717188B1 (ko) 반도체장치의 제조방법
KR102513072B1 (ko) 반도체 장치
TWI585862B (zh) 半導體元件和該半導體元件的製造方法
JP4609797B2 (ja) 薄膜デバイス及びその製造方法
JP6421221B2 (ja) 半導体装置
JP6004308B2 (ja) 薄膜デバイス
JP2010166038A (ja) 半導体装置の作製方法
JP2009295997A (ja) 薄膜デバイス及びその製造方法
KR101132989B1 (ko) 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법
JP2017228808A (ja) 薄膜トランジスタ
WO2019106896A1 (ja) 薄膜トランジスタ
JP6179912B2 (ja) 薄膜デバイス及びその製造方法
JP2014157907A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140509

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140623

R150 Certificate of patent or registration of utility model

Ref document number: 5568267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250