JP5477476B2 - チップ型セラミック電子部品およびその製造方法 - Google Patents

Description

本発明は、チップ型セラミック電子部品およびその製造方法に関し、詳しくは、外部電極の配設態様に特徴を有するチップ型セラミック電子部品およびその製造方法に関する。

本発明が関連するセラミック電子部品として、たとえば、特開平１１−２１９８４９号公報（特許文献１）に記載されたものがある。

このセラミック電子部品は、直方体形状のセラミック素体と、セラミック素体の内部に、セラミック層を介して互いに対向するように配設された複数の内部電極と、所定の内部電極に電気的に接続されるように、セラミック素体の端面上に形成された一対の外部電極とを備えている。

そして、外部電極は、金属粉末、ガラス粉末、有機バインダおよび有機溶剤を含む導電性ペーストを焼成することによって形成された下層電極と、この下層電極上に形成された、金属粉末、熱硬化性樹脂および有機溶剤を含む導電性ペーストを熱硬化させてなる上層電極とを備えている。また、外部電極は、部品本体の各端面から側面の一部にまで回り込むように形成されている。

そして、このセラミック電子部品において、外部電極は、上層電極が下層電極を全面的に覆うばかりでなく、上層電極が下層電極の周縁部を越えてセラミック素体の側面にまで延びるように形成されることが記載されている。なお、特許文献１では、上層電極が下層電極の周縁部より０．０５ｍｍ以上長く延びるように形成されることが好ましいとされている。これは、外部電極に外部から過度の応力が加わったときに、上層でこれを吸収し、部品本体の端部の外周で発生するクラックなどを防止するためであり、周縁部を超える長さが０．０５ｍｍ未満であると、クラックなどの破損が顕著になるとされている。

また、特開２００８−７１９２６号公報（特許文献２）には、セラミックからなる直方体状のセラミック素体（部品本体）と、セラミック素体の内部に形成された内部電極と、セラミック素体の端面から側面にまで回り込むように形成され、上記内部電極と導通する外部電極とを備えたセラミック電子部品であって、外部電極が、金属粉末、ガラス粉末、有機バインダおよび有機溶剤を含む導電性ペーストを焼成することによって形成された下層電極と、下層電極上に位置する樹脂電極からなる上層電極とを備え、樹脂電極である上層電極が下層電極の先端部より後退した位置まで形成されており、上層電極が下層電極の全面を覆わないように構成されたセラミック電子部品が開示されている。

特開平１１−２１９８４９号公報 特開２００８−７１９２６号公報

しかしながら、特許文献１のセラミック電子部品のように、熱硬化性樹脂を含む導電性ペーストを熱硬化することによって形成された上層電極が、下層電極の周縁部をさらに越えてセラミック素体の側面上に延びるように形成されていると、高温のはんだに浸漬した場合、上層電極の周縁部がセラミック素体の側面から剥離する場合があり、信頼性が低いという問題点がある。
また、特許文献２のセラミック電子部品は、上層電極が下層電極上を完全に覆わない構造であるため、弾性率の高い下層電極に応力が集中し、耐基板曲げ特性が低下するという問題点がある。

本発明は、上記課題を解決するものであり、少なくとも先端部が樹脂電極から構成された外部電極の先端部がセラミック素体からの剥離を抑制することが可能で、吸引によるピックアップ特性や耐基板曲げ特性に優れた信頼性の高いチップ型セラミック電子部品、および、かかるチップ型セラミック電子部品を効率よく製造することが可能なチップ型セラミック電子部品の製造方法を提供することを目的とする。

上記課題を解決するために、本発明のチップ型セラミック電子部品は、
相対向する２つの端面および前記２つの端面間を連結する４つの側面を備えた直方体形状のセラミック素体と、
前記セラミック素体の、前記端面または前記側面のうちの１つの面から稜線部を越えて他の面にまで回り込むように配設され、前記他の面にまで回り込んだ部分の少なくとも先端部は樹脂と導電成分とを含む樹脂電極から構成された外部電極と
を備え、
前記外部電極を構成する樹脂電極の、前記他の面にまで回り込んだ部分の少なくとも先端部は、前記セラミック素体と接合しているとともに、前記セラミック素体の表面の、前記外部電極の前記先端部が接合する領域の十点平均粗さＲｚ１と、前記セラミック素体の表面の前記外部電極が形成されていない領域の十点平均粗さＲｚ２との関係が、
Ｒｚ１＞Ｒｚ２，
Ｒｚ１≧３．３μｍ，
Ｒｚ２≦３．２μｍ，
の要件を満たすこと
を特徴としている。

また、本発明のチップ型セラミック電子部品は、
前記セラミック素体が内部電極を備えているとともに、前記内部電極が前記セラミック素体の所定の面に引き出されており、
前記外部電極が、前記セラミック素体の前記内部電極が引き出された面から稜線部を越えて他の面にまで回り込むように形成されていること
を特徴としている。

また、本発明のチップ型セラミック電子部品においては、前記外部電極が、セラミック素体の表面と接合する下層電極と、前記下層電極を覆うように配設され、前記他の面に回り込んだ部分の少なくとも前記先端部が前記セラミック素体の表面と接合する上層電極とを備えており、前記上層電極が前記樹脂電極であることが好ましい。

また、前記上層電極が、前記下層電極の全体を被覆するとともに、前記上層電極の周縁部の全体が、前記下層電極の周縁部よりも外側領域にまで達し、前記セラミック素体の表面に直接に接合していることが好ましい。

また、前記セラミック素体が複数の前記内部電極を備えているとともに、所定の前記内部電極が前記セラミック素体の相対向する２つの端面のいずれか一方に露出しており、前記端面には前記下層電極が形成され、前記樹脂電極からなる前記上層電極が前記下層電極を覆うとともに、稜線部を越えて前記セラミック素体の前記側面にまで回り込み、前記側面に回り込んだ部分の少なくとも先端部が、前記セラミック素体と直接に接合していることが好ましい。

また、前記下層電極が、金属粉末、ガラス粉末、有機バインダおよび有機溶剤を含む導電性ペーストを焼成することによって形成された焼き付け電極、または、めっきにより形成されためっき電極であることが好ましい。

また、前記外部電極の表面には、はんだ付き性を向上させるためのめっき膜層として、
(ａ)Ｎｉめっき膜からなる第１めっき膜層とその上に形成されたＳｎめっき膜からなる第２めっき膜層とからなるめっき膜層、または、
(ｂ)Ｎｉめっき膜からなる第１めっき膜層とその上に形成されたＰｂめっき膜からなる第２めっき膜層とからなるめっき膜層
のいずれか一方が形成されていることが好ましい。

また、本発明のチップ型セラミック電子部品の製造方法は、
請求項１〜７のいずれかに記載のチップ型セラミック電子部品を製造するための方法であって、
前記外部電極の前記先端部が接合する領域の十点平均粗さＲｚ１と、前記セラミック素体の表面の前記外部電極が形成されない領域の十点平均粗さＲｚ２との関係が、
Ｒｚ１＞Ｒｚ２，
Ｒｚ１≧３．３μｍ，
Ｒｚ２≦３．２μｍ，
の要件を満たす前記セラミック素体を形成するための工程として、
前記セラミック素体を、研磨メディアを含むスラリーとともに攪拌することにより、前記セラミック素体の表面全体を研磨する工程と、
前記工程で研磨を行った後の前記セラミック素体の表面の、前記外部電極が形成されない領域をマスクし、露出した領域に研磨剤を噴射することにより、前記セラミック素体の前記外部電極を形成すべき面を粗面化する工程と
を備えていることを特徴としている。

本発明のチップ型セラミック電子部品は、セラミック素体と、セラミック素体の、端面または側面のうちの１つの面から稜線部を越えて他の面にまで回り込むように配設され、他の面にまで回り込んだ部分の少なくとも先端部は樹脂と導電成分とを含む樹脂電極から構成された外部電極とを備えたチップ型セラミック電子部品において、外部電極の樹脂電極からなる先端部がセラミック素体と接合しているとともに、セラミック素体の表面の、上記先端部が接合する領域の十点平均粗さＲｚ１と、外部電極が形成されていない領域の十点平均粗さＲｚ２とが、Ｒｚ１＞Ｒｚ２，Ｒｚ１≧３．３μｍ，Ｒｚ２≦３．２μｍ，の要件を満たすようにしているので、外部電極を構成する樹脂電極の、セラミック素体の他の面にまで回り込んだ部分の少なくとも先端部において、剥離が生じることを抑制することが可能になり、信頼性の高いチップ型セラミック電子部品を提供することができる。

すなわち、外部電極の先端部が接合する領域の十点平均粗さＲｚ１と、外部電極が形成されていない領域の十点平均粗さＲｚ２の関係が、Ｒｚ１＞Ｒｚ２，Ｒｚ１≧３．３μｍ，Ｒｚ２≦３．２μｍ，の要件を満たす場合には、外部電極を構成する樹脂電極の少なくとも先端部は、外部電極が形成されていない領域よりも表面が粗面化された領域に形成されるため、先端部において外部電極を構成する樹脂電極材料がセラミック素体の粗面化された表面の凹凸に入り込んで係合し、そのアンカー効果により外部電極を構成する樹脂電極の少なくとも先端部がセラミック素体に強固に接合されることになり、例えば、はんだ付け工程などにおいて高温にさらされた場合にも、外部電極を構成する樹脂電極の先端部がセラミック素体から剥離することを防止することが可能で、耐基板曲げ特性にも優れ、かつ、セラミック素体の表面の外部電極が形成されていない領域が平滑で、吸引ピックアップ特性の良好な、信頼性の高いチップ型セラミック電子部品を提供することが可能になる。

なお、外部電極の少なくとも先端部が、樹脂と導電成分とを含む電極材料から構成された樹脂電極である場合、接合面を粗面化していない場合には、先端部から剥離が生じやすくなるが、本発明によれば、外部電極を構成する樹脂電極の少なくとも先端部は、外部電極が形成されていない領域よりも粗面化された領域と接合することになるため、外部電極を構成する樹脂電極の先端部がセラミック素体から剥離することを確実に抑制防止することが可能になる。

また、本発明は、セラミック素体が内部電極を備えているとともに、内部電極がセラミック素体の所定の面に引き出されており、外部電極が、セラミック素体の内部電極が引き出された面から稜線部を越えて他の面にまで形成されたチップ型セラミック電子部品に適用した場合にも、外部電極を構成する樹脂電極がセラミック素体から剥離することを確実に抑制、防止して、信頼性の高いチップ型セラミック電子部品を提供することができる。

また、本発明によれば、外部電極を、セラミック素体の表面と接合する下層電極と、下層電極を覆うように配設され、上記他の面に回り込んだ部分の少なくとも先端部がセラミック素体の表面と接合する上層電極とを備えた構成とし、かつ、上層電極が樹脂電極とした場合にも、外部電極を構成する樹脂電極（上層電極）の周縁部が、セラミック素体から剥離することを抑制、防止して、信頼性の高いチップ型セラミック電子部品を提供することが可能になる。

また、上層電極が、下層電極の全体を被覆するとともに、上層電極の周縁部の全体が、下層電極の周縁部よりも外側領域にまで達し、セラミック素体の表面に直接に接合した構成とすることにより、外部電極を構成する樹脂電極がセラミック素体から剥離することを確実に抑制、防止して、信頼性の高いチップ型セラミック電子部品を提供することが可能になる。

また、本発明は、セラミック素体が内部電極を備えているとともに、内部電極がセラミック素体の所定の面に引き出されており、外部電極が、セラミック素体の内部電極が引き出された面から稜線部を越えて他の面にまで形成されたチップ型セラミック電子部品に適用した場合にも、外部電極を構成する樹脂電極がセラミック素体から剥離することを確実に抑制、防止して、信頼性の高いチップ型セラミック電子部品を提供することができる。

また、セラミック素体が複数の内部電極を備え、所定の内部電極がセラミック素体の相対向する２つの端面のいずれか一方に露出し、端面には下層電極が形成され、樹脂電極からなる上層電極が下層電極を覆うとともに、稜線部を越えてセラミック素体の側面にまで回り込み、側面に回り込んだ部分の少なくとも先端部が、セラミック素体と直接に接合した構成とした場合、セラミック素体の両端部に外部電極を備えた、一般的な積層セラミックコンデンサなどのチップ型セラミック電子部品における、外部電極の剥離を抑制、防止して、信頼性の高いチップ型セラミック電子部品を提供することができる。

また、下層電極として、金属粉末、ガラス粉末、有機バインダおよび有機溶剤を含む導電性ペーストを焼成することによって形成された焼き付け電極、または、めっきにより形成されためっき電極を用いることにより、導通信頼性が高い外部電極を備え、かつ、はんだ付け工程などにおいて、外部電極の剥離を引き起こすことのない、信頼性の高いチップ型セラミック電子部品を提供することができる。

また、外部電極の表面に、(ａ)Ｎｉめっき膜からなる第１めっき膜層とその上に形成されたＳｎめっき膜からなる第２めっき膜層とからなるめっき膜層、または、(ｂ)Ｎｉめっき膜からなる第１めっき膜層とその上に形成されたＰｂめっき膜からなる第２めっき膜層とからなるめっき膜層を形成することにより、外部電極のはんだ付き性を向上させることが可能になり、本発明をより実効あらしめることができる。

また、本発明のチップ型セラミック電子部品の製造方法は、セラミック素体を、研磨メディアを含むスラリーとともに攪拌することにより、セラミック素体の表面全体を研磨した後、セラミック素体の表面の、外部電極が形成されない領域をマスクし、露出した領域に研磨剤を噴射することにより、セラミック素体の外部電極を形成すべき面を粗面加工するようにしているので、外部電極の先端部が接合する領域の十点平均粗さＲｚ１と、セラミック素体の表面の外部電極が形成されない領域の十点平均粗さＲｚ２との関係が、Ｒｚ１＞Ｒｚ２，Ｒｚ１≧３．３μｍ，Ｒｚ２≦３．２μｍ，の要件を満たすセラミック素体を確実に、しかも効率よく形成することが可能になる。

したがって、外部電極の剥離を防止することが可能で、耐基板曲げ特性にも優れた、信頼性の高いチップ型セラミック電子部品を提供することが可能になる。
なお、本発明において、セラミック素体を、研磨メディアを含むスラリーとともに攪拌することによりセラミック素体の表面全体を研磨する方法としては、例えばバレル研磨の方法が挙げられる。

本発明の一実施例（実施例1）にかかるチップ型電子部品を示す正面断面図である。 本発明の一実施例（実施例1）にかかるチップ型電子部品を示す斜視図である。 本発明の一実施例（実施例1）にかかるチップ型電子部品を製造する方法を説明する図であって、セラミック素体の局所粗面化処理を行うにあたって、セラミック素体をホールディングプレートに保持させた状態を示す図である。 本発明の一実施例（実施例1）にかかるチップ型電子部品を製造する方法を説明する図であって、セラミック素体に研磨剤を噴射して局所粗面化処理を行う方法を示す図である。 比較例２の試料（積層セラミックコンデンサ）を示す図である。 本発明の他の実施例（実施例２）にかかるチップ型セラミック電子部品を示す正面断面図である。 本発明のさらに他の実施例（実施例３）にかかるチップ型セラミック電子部品を示す正面断面図である。

以下に本発明の実施の形態を示して、本発明の特徴とするところをさらに詳しく説明する。

［１］チップ型セラミック電子部品の作製
この実施例では、チップ型セラミック電子部品として、図１および図２に示すような構造を有する積層セラミックコンデンサを作製した。この積層セラミックコンデンサは、図１および図２に示すように、端面４ａ，４ｂ、側面１４ａ，１４ｂ，１４ｃ，１４ｄを備えた直方体形状を有するとともに、セラミック層２と内部電極３ａ，３ｂを備えたセラミック積層体（セラミック素体）１と、内部電極３ａ，３ｂと導通するように配設された外部電極１０ａ，１０ｂを備えている。

また、外部電極１０ａ，１０ｂは、セラミック素体１の両側の端面４ａ，４ｂから、稜線部を越えて他の面、すなわち、この実施例では４つの側面１４ａ，４ｂ，４ｃ，４ｄにまで回り込むように配設されている。

また、外部電極１０ａ，１０ｂは、導電ペーストを塗布して焼き付けることにより形成された下層電極（焼き付け電極）５ａ，５ｂと、下層電極５ａ，５ｂを覆うように配設された樹脂電極からなる上層電極６ａ，６ｂとを備えている。

さらに、この実施例の積層セラミックコンデンサにおいては、図１，図２には示していないが、外部電極１０ａ，１０ｂを構成する上層電極（樹脂電極）６ａ，６ｂ上に、第１めっき膜層としてＮｉめっき膜が形成され、さらにＮｉめっき膜上に第２めっき膜層としてＳｎめっき膜が形成されている。

この実施例では第２めっき膜層としてＳｎめっき膜を形成するようにしたが、Ｓｎめっき膜の代わりにＰｂめっき膜を第２めっき膜層として形成するようにしてもよい。

次に、上記積層セラミックコンデンサの製造方法について説明する。
(１)セラミック素体の作製
まず、内部に複数の内部電極が配設された、長さ３．２ｍｍ、幅１．６ ｍｍ、厚さ１．６ｍｍのコンデンサ素子（セラミック素体）１（図１，図２参照）を作製した。なお、セラミック素体は、例えば、内部電極形成用の導電性ペーストが塗布されたセラミックグリーンシートを積層、圧着し、カットした後、焼成する方法など、公知の種々の方法で作製することができる。

(２)セラミック素体の全面研磨
次に、セラミック素体１０００個を、直径２００ｍｍ、軸方向の長さ２５０ｍｍのポット（バレル）に投入し、同時に５００ｇのアルミナ粉Ａ−４３Ｌ（Ｄ５０＝１．５μｍ、（株）昭和電工製）と純水２０００ｇを入れ、６０ｒｐｍの回転数で処理時間を変えてポットを回転させることにより研磨（バレル研磨）を行い、セラミック素体の全面を研磨した。その後、純水洗浄を行った後、全面が研磨されたセラミック素体を分離し、乾燥した。

(３)研磨材噴射によるセラミック素体の局所粗面化処理
図３に示すように、全面が研磨されたセラミック素体１を、保持するホールディングプレート１１の保持孔１２に、セラミック素体１の両端部が約５００μｍ突出するように挿入して保持させた。

それから、図４に平面視した概略図を示すように、セラミック素体１を保持したホールディングプレート１１を所定方向に搬送させるとともに、搬送方向に沿って、ホールディングプレート１１の両側に４箇所、合計８箇所に噴射口１３を具備したスプレー噴射機１４を用いて、ホールディングプレート１１により保持されたセラミック素体１に対して破砕アルミナ粉Ａ−１２Ｃ（Ｄ５０＝８４μｍ、（株）昭和電工製）を噴射した。なお、破砕アルミナ粉を噴射するスプレー噴射機１４の噴射口（ノズル径）は２ｍｍφ、噴射量は１噴射口当たり１０．０ｇ／ｓとし、セラミック素体１の搬送時間（破砕アルミナ粉が噴射される領域での滞在時間）を変更することにより、粗面化処理の時間を変え、粗面化処理を行った。

なお、この実施例では、セラミック素体１の表面の、外部電極１０ａ，１０ｂを構成する樹脂電極６ａ，６ｂの先端部が接合する領域Ａを含む、外部電極１０ａ，１０ｂが形成される領域の十点平均粗さＲｚ１と、セラミック素体１の表面の外部電極が形成されていない領域Ｂの十点平均粗さＲｚ２との関係が、Ｒｚ１＞Ｒｚ２，Ｒｚ１≧３．３μｍ，Ｒｚ２≦３．２μｍ，の要件を満たす試料と、該要件を満たさない試料が得られるように、バレル研磨による全面研磨の時間と、アルミナ粉噴射による粗面化処理の時間を調整した。
バレル研磨による全面研磨の時間と、アルミナ粉噴射による粗面化処理の時間の組み合わせの関係を表１に示す。

(４)下層電極（下地導体層）の形成
表２に示す組成の導電性ペーストをテーブル上に３００μｍ厚でスキージし、上述のようにして得た粗面化処理後のセラミック素体の一方側端面を、この導電性ペーストに浸漬して、セラミック素体の一方側端面に導電性ペーストを塗布した。そして、１２０℃で１５ｍｉｎの乾燥を行った。

その後、同じ方法および条件でセラミック素体の他方側端面にも導電性ペーストの塗布と乾燥を行った。
それから、両端面に導電性ペーストが塗布されたセラミック素体１を、ピークトップ温度７５０℃で熱処理することにより下層電極を形成した。

(５)上層電極（導電性樹脂層）の形成
まず、以下の手順で、上層電極形成用の樹脂電極ペースト（導電性樹脂組成物）を作製した。
ビスフェノールＡ型エポキシ樹脂（エポキシ当量１４７０ｇ／ｅｑ）と、ノボラックフェノール樹脂（水酸基当量１０５ｇ／ｅｑ）とを当量配合してなる熱硬化型導電性樹脂組成物（表３参照）を、小型ミキサーで混合した後、さらに３本ロールで混練した。

それから、高沸点溶剤を用いて、粘度を２５±２ Ｐａ・ｓ（Ｅ型粘度計１ｒｐｍ時）となるように調整した。

このようにして粘度を調整した後の樹脂電極ペースト（導電性樹脂組成物）を、テーブル上に５００μｍ厚でスキージし、上述のようにして下層電極が形成されたセラミック素体１の一方側端面を、この樹脂電極ペーストに浸漬し、一方側端面に樹脂電極ペーストを塗布した。このとき、セラミック素体１の樹脂電極層への突入速度を０．２ｍｍ／ｓ、引上速度を３．０ｍｍ／ｓ、下死点保持時間を１．５ｓとした。

それから、１５０℃で１５ｍｉｎの乾燥を行い、塗布した樹脂電極ペーストを乾燥させた。
続いて、セラミック素体の他方側端面に対しても同じ方法および条件で樹脂電極ペーストを塗布し、乾燥させた。

その後、両端面に樹脂電極ペーストが塗布され、乾燥が行われたセラミック素体１を、大気雰囲気中、ピークトップ温度２００℃で２時間保持して、樹脂電極ペーストを熱硬化させることにより、上層電極を形成した。

(６)めっき膜の形成
上述のようにして形成した上層電極の表面に、湿式電解バレルめっきの方法により、めっき膜を形成した。
この実施例では、上層電極の表面に、第１めっき膜層として厚みが約３．５±１．５μｍのＮｉめっき膜を形成するとともに、第２めっき膜層として、厚みが約３．５±１．５μｍのＳｎめっき膜を形成した。
これにより、図１および図２に示すような構造を有する積層セラミックコンデンサ（表４の試料番号１〜１８の試料）を得た。

(７)比較例としての試料（積層セラミックコンデンサ）の作製
(ａ)比較例１の試料
比較のため、セラミック素体の全面研磨のみを４５ｍｉｎ行い、研磨材噴射によるユニットの局所粗面化処理を行なわないことを除いて、他は上記実施例１の場合と同じ方法および条件で比較例１の試料（表４の試料番号１９の試料）（積層セラミックコンデンサ）を作製した。この比較例１の試料は、セラミック素体の外部電極の形成されていない領域の表面粗さと、外部電極が形成されている領域の表面粗さが同じ、すなわち、セラミック素体の表面全体の粗さが均一な試料である。

(ｂ)比較例２の試料
図５は比較例２の試料（積層セラミックコンデンサ）を示す図である。この比較例２の試料は、比較例１の場合と同様に、セラミック素体の外部電極の形成されていない領域の表面粗さと、外部電極が形成されている領域の表面粗さが同じで、下層電極と上層電極を備えた積層セラミックコンデンサであるが、図５に示すように、樹脂電極である上層電極６ａ（６ｂ）が下層電極５ａ（５ｂ）の端縁部（先端部）にまで達しておらず、上層電極６ａ（６ｂ）の先端部がセラミック素体１と接合しない構造の積層セラミックコンデンサである。なお、この比較例２の積層セラミックコンデンサは、特許文献２（特開２００８-７１９２６号）のセラミック電子部品と同様の構造を有するものである。なお、図５において、図１と同一符号を付したものは、同一または相当部分を示す。

この比較例２の積層セラミックコンデンサを作製するにあたっては、上記比較例１で用いたセラミック素体と同じ、セラミック素体の全面研磨のみを４５ｍｉｎ行い、研磨材噴射によるユニットの局所粗面化処理を行なわないセラミック素体を用いた。そして、表２に示す導電性ペーストをテーブル上に６００μｍ厚でスキージし、セラミック素体の一方側端面を、この導電性ペーストに浸漬し、一方側端面に導電性ペーストを塗布し、乾燥後、他方側端面にも導電性ペーストを塗布した。それから、導電性ペーストが塗布されたセラミック素体１を焼成熱処理し、下層電極を形成した。

さらに、上記実施例１で用いた樹脂電極ペーストと同じ樹脂電極ペーストを、テーブル上に４００μｍ厚でスキージし、セラミック素体の端部を浸漬して、下層電極上に樹脂電極ペーストを塗布し、硬化させて上層電極を形成することにより、図５に示すような、上層電極６ａ（６ｂ）が下層電極５ａ（５ｂ）の端縁部（先端部）にまで達していない構造を有する、比較例２の試料（表４の試料番号２０の試料）（積層セラミックコンデンサ）を得た。なお、他の条件は、上記実施例１の積層セラミックコンデンサを製造する場合と同じとした。

［２］特性の評価
(１)外部電極の回り込み先端部の剥離の有無
上述のようにして作製した試料（積層セラミックコンデンサ）を、２８０℃に加温したＳｎ−３．０Ａｇ−０．５Ｃｕはんだ浴（Ｍ７０５、千住金属工業（株）製）に２０ｓ浸漬した。
浸漬終了後の試料を樹脂固めして、ＤＰＡ（破壊的物理解析）を行った。具体的には、２００倍の実体顕微鏡で観察することにより、セラミック素体１の、端面４ａ，４ｂから稜線部を越えて側面１４ａ，１４ｂ，１４ｃ，１４ｄにまで回り込んだ部分の先端部における上層電極（上層電極）６ａ，６ｂの剥離の有無を調べた。

(２)ピックアップ試験
作製した各試料について、自動実装時を用いたエア吸着によるピックアップ試験を行い、保持不良（試料の落下）が生じた試料数を計数し、落下不良率を算出した（ｎ＝２００）。

(３)基板曲げ試験（たわみ限界試験）
作製した各試料を、耐プリント板曲げ性試験（ＪＩＳ Ｃ５１０１−１、４．３５項）に準拠して、たわみ限界試験（容量法）を実施した。
具体的には、各試料（積層セラミックコンデンサ）を、はんだＳｎ−３．０Ａｇ−０．５Ｃｕを用いて、ガラスエポキシ基板（特性Ｆ）上の４０ｍｍ×１００ｍｍ×１．６ｍｍ（厚み）の銅ランドに対して、リフロートップ温度２７０℃の条件で実装し、試料が実装された基板を、基板曲げ速度１ｍｍ／ｓの条件で曲げ、８ｍｍ曲げ時の不良発生率を調べた（ｎ＝２０）。不良発生率は、上記試験において容量変化率が±１０％に達した試料を不良と判定し、試料数に対する割合（％）を求めて、不良発生率とした。
上記の特性の測定結果を表４に示す。

なお、表４には、
(ａ)セラミック素体の全面研磨を行った時間、
(ｂ)研磨材噴射によるユニットの局所粗面化処理を行った時間、
(ｃ)セラミック素体の、外部電極１０ａ，１０ｂを構成する樹脂電極６ａ，６ｂの先端部が接合する領域Ａの十点平均粗さＲｚ１、
(ｄ)セラミック素体１の表面の外部電極が形成されていない領域Ｂの十点平均粗さＲｚ２
を併せて示す。

表４に示すように、Ｒｚ１＞Ｒｚ２、かつＲｚ１≧３．３μｍの要件を満たす本発明の実施例にかかる試料（試料番号３〜５，９，１０，１２〜１５の試料）の場合、セラミックス素体からの上層電極の回り込み先端部の剥離を抑制できることが確認された。これは、外部電極が形成される領域の表面が粗面化されているため、アンカー効果により、上層電極（導電性樹脂）のセラミック素体への物理的密着強度が向上したことによるものである。

また、上記要件を満たす本発明の実施例にかかる試料の場合、外部電極が形成されていない領域の平滑度が高いため、エア吸着によるピックアップ時の脱落は認められなかった。これは、セラミック素体の表面の平滑性が向上し、ピックアップ時のエアリークが抑制され、吸着力が向上したことによるものである。

また、上記要件を満たす本発明の実施例にかかる試料の場合、耐基板曲げ限界試験についても不良の発生は認められなかった。

一方、Ｒｚ１＞Ｒｚ２、かつＲｚ１≧３．３μｍの要件を満たさない試料（試料番号に＊印を付した試料）の場合、表４に示すように、外部電極の回り込み先端部剥離の発生またはピックアップ試験における脱落のいずれかの不具合が発生することが確認された。
ただし、要件を満たさない試料（試料番号に＊印を付した試料）の場合も、耐基板曲げ限界試験については不良の発生は認められなかった。

また、セラミック素体の全面研磨のみを行い、局所粗面化処理を行っていない比較例１の試料（試料番号１９の試料）の場合、７５％と特に高い割合で、外部電極の回り込み先端部の剥離の発生が認められた。これは、局所粗面化処理を行っていないため、アンカー効果が得られないことによるものである。

また、樹脂電極である上層電極が下層電極の先端部より後退した位置まで形成されており、上層電極の回り込み先端部がセラミック素体と接合しない構造を有する比較例２の試料（試料番号２０の試料）の場合、耐基板曲げ試験における不良発生率が５０％と高くなることが確認された。これは、上層電極が下層電極上を完全に覆わない構造のため、弾性率の高い下層電極に応力が集中したことによるものと推測される。

図６は本発明の他の実施例（実施例２）にかかるチップ型セラミック電子部品（積層セラミックコンデンサ）を示す斜視図である。この積層セラミックコンデンサは、外部電極１０ａ，１０ｂが、実施例１における下地電極を備えておらず、樹脂電極６ａ，６ｂのみからなる１層構造とされている。ただし、この実施例のチップ型セラミック電子部品の場合も、上記実施例１の場合と同様の第１および第２めっき膜層は備えている。

なお、このチップ型セラミック電子部品は、以下の方法で作製した。
まず、実施例１と同じセラミック素体を用意し、
(１)アルミナスラリーを用いたバレル研磨による全面研磨時間が１５ｍｉｎ、
(２)粉砕アルミナ粉の噴射による局所粗面化処理の時間が１５ｍｉｎ
の条件で、全面研磨と局所粗面化処理を行った。

それから、実施例１の場合とは異なり、下層電極（下地導体）を形成せずに、実施例１では上層電極として形成した樹脂電極のみを、上記実施例１の場合に準じる方法で形成し、その後、上記実施例１の場合と同様の方法で、樹脂電極の表面に第１めっき膜層（Ｎｉめっき膜）および第２めっき膜層（Ｓｎめっき膜）を形成することにより、実施例２の試料（表４の試料番号２１の試料）（積層セラミックコンデンサ）を形成した。なお、他の条件は、すべて実施例１の場合と同じとした。

そして、このようにして作製した下層電極（下地導体）を設けていない試料について、実施例１の場合と同様に、(１)外部電極の回り込み先端部の剥離の有無を調べる試験、(２)ピックアップ試験、および(３)耐基板曲げ試験の各試験を行い、特性を評価した。その結果を表４に併せて示す。

表４に示すように、実施例２の試料（試料番号２１の試料）（積層セラミックコンデンサ）のように、下層電極（下地導体）を設けていない場合にも、外部電極の回り込み先端部の剥離の発生、ピックアップ試験における脱落、耐基板曲げ試験における不良発生などは認められず、特性が良好で、信頼性の高い積層セラミックコンデンサが得られることが確認された。

図７は本発明の他の実施例（実施例３）にかかるチップ型セラミック電子部品を示す斜視図である。
このチップ型セラミック電子部品は、４つのコンデンサ部がセラミック素体１に内蔵されたコンデンサアレイであり、外部電極１０ａ，１０ｂがセラミック素体の一方側端面と他方側端面にそれぞれ４つずつ配設されており、各外部電極１０ａ，１０ｂは、端面４ａ，４ｂから稜線部を越えて、上面１５ａおよび下面１５ｂに回り込むように配設されている。

そして、この実施例３のチップ型セラミック電子部品においても、外部電極１０ａ，１０ｂは、特に図示しないが、上記実施例１の場合と同様に、下層電極、上層電極（樹脂電極）、第１および第２めっき膜層を備えた構成とされている。

この実施例３の、アレイタイプのチップ型セラミック電子部品のように、外部電極１０ａ，１０ｂが端面４ａ，４ｂから上面１５ａおよび下面１５ｂに回り込むように配設された構造を有している場合にも、外部電極の回り込み先端部において上層電極が接合するセラミック素体の表面領域の十点平均粗さＲｚ１と、セラミック素体の表面の外部電極が形成されていない領域の十点平均粗さＲｚ２との関係が、Ｒｚ１＞Ｒｚ２，Ｒｚ１≧３．３μｍ，Ｒｚ２≦３．２μｍ，の要件を満たすようにすることにより、外部電極の回り込み先端部の剥離や、ピックアップ試験における脱落、耐基板曲げ試験での不良などの発生を抑制することが可能な、信頼性の高いチップ型セラミック電子部品を得られることが確認されている。

なお、上記実施例では、樹脂電極の下地となる下層電極が導電性ペーストを塗布して焼き付けることにより形成される焼き付け電極である場合を例にとって説明したが、内部電極が露出した端面にめっきを施して、内部電極の露出部分に析出するめっき金属を成長させることにより形成しためっき電極であってもよい。

また、上記実施例では、チップ型セラミック電子部品として積層セラミックコンデンサを例にとって説明したが、本発明は、チップ型コイル部品、チップ型ＬＣ複合部品などの種々のチップ型電子部品にも適用することが可能である。

本発明は、さらにその他の点においても上記実施例に限定されるものではなく、内部電極の構成材料、セラミック素体の具体的な形状や構成材料、上層電極を形成するための樹脂電極ペースト（導電性樹脂組成物）に用いられる導電性粉末、樹脂、溶剤などの種類その他に関し、発明の範囲内において、種々の応用、変形を加えることが可能である。

１ セラミック積層体（セラミック素体）
２ セラミック層
３ａ，３ｂ 内部電極
４ａ，４ｂ セラミック素体の端面
５ａ，５ｂ 下層電極（焼き付け電極）
６ａ，６ｂ 上層電極（樹脂電極）
１０ａ，１０ｂ 外部電極
１１ ホールディングプレート
１２ 保持孔
１３ 噴射口
１４ スプレー噴射機
１４ａ，１４ｂ，１４ｃ，１４ｄ セラミック素体の側面
１５ａ セラミック素体の上面
１５ｂ セラミック素体の下面
Ａ セラミック素体の表面の外部電極が配設される領域
Ｂ セラミック素体の表面の外部電極が形成されない領域

Claims (8)

1. 相対向する２つの端面および前記２つの端面間を連結する４つの側面を備えた直方体形状のセラミック素体と、
   前記セラミック素体の、前記端面または前記側面のうちの１つの面から稜線部を越えて他の面にまで回り込むように配設され、前記他の面にまで回り込んだ部分の少なくとも先端部は樹脂と導電成分とを含む樹脂電極から構成された外部電極と
   を備え、
   前記外部電極を構成する樹脂電極の、前記他の面にまで回り込んだ部分の少なくとも先端部は、前記セラミック素体と接合しているとともに、前記セラミック素体の表面の、前記外部電極の前記先端部が接合する領域の十点平均粗さＲｚ１と、前記セラミック素体の表面の前記外部電極が形成されていない領域の十点平均粗さＲｚ２との関係が、
   Ｒｚ１＞Ｒｚ２，
   Ｒｚ１≧３．３μｍ，
   Ｒｚ２≦３．２μｍ，
   の要件を満たすこと
   を特徴とするチップ型セラミック電子部品。
2. 前記セラミック素体が内部電極を備えているとともに、前記内部電極が前記セラミック素体の所定の面に引き出されており、
   前記外部電極が、前記セラミック素体の前記内部電極が引き出された面から稜線部を越えて他の面にまで回り込むように形成されていること
   を特徴とする請求項１記載のチップ型セラミック電子部品。
3. 前記外部電極が、
   前記セラミック素体の表面と接合する下層電極と、
   前記下層電極を覆うように配設され、前記他の面に回り込んだ部分の少なくとも前記先端部が前記セラミック素体の表面と接合する上層電極と
   を備えており、
   前記上層電極が前記樹脂電極であること
   を特徴とする請求項１または２記載のチップ型セラミック電子部品。
4. 前記上層電極が、前記下層電極の全体を被覆するとともに、前記上層電極の周縁部の全体が、前記下層電極の周縁部よりも外側領域にまで達し、前記セラミック素体の表面に直接に接合していることを特徴とする請求項３記載のチップ型セラミック電子部品。
5. 前記セラミック素体が複数の前記内部電極を備えているとともに、所定の前記内部電極が前記セラミック素体の相対向する２つの端面のいずれか一方に露出しており、前記端面には前記下層電極が形成され、前記樹脂電極からなる前記上層電極が前記下層電極を覆うとともに、稜線部を越えて前記セラミック素体の前記側面にまで回り込み、前記側面に回り込んだ部分の少なくとも先端部が、前記セラミック素体と直接に接合していることを特徴とする請求項３または４のいずれかに記載のチップ型セラミック電子部品。
6. 前記下層電極が、金属粉末、ガラス粉末、有機バインダおよび有機溶剤を含む導電性ペーストを焼成することによって形成された焼き付け電極、または、めっきにより形成されためっき電極であることを特徴とする請求項３〜５のいずれかに記載のチップ型セラミック電子部品。
7. 前記外部電極の表面には、はんだ付き性を向上させるためのめっき膜層として、
   (ａ)Ｎｉめっき膜からなる第１めっき膜層とその上に形成されたＳｎめっき膜からなる第２めっき膜層とからなるめっき膜層、または、
   (ｂ)Ｎｉめっき膜からなる第１めっき膜層とその上に形成されたＰｂめっき膜からなる第２めっき膜層とからなるめっき膜層
   のいずれか一方が形成されていることを特徴とする請求項１〜６のいずれかに記載のチップ型セラミック電子部品。
8. 請求項１〜７のいずれかに記載のチップ型セラミック電子部品を製造するための方法であって、
   前記外部電極の前記先端部が接合する領域の十点平均粗さＲｚ１と、前記セラミック素体の表面の前記外部電極が形成されない領域の十点平均粗さＲｚ２との関係が、
   Ｒｚ１＞Ｒｚ２，
   Ｒｚ１≧３．３μｍ，
   Ｒｚ２≦３．２μｍ，
   の要件を満たす前記セラミック素体を形成するための工程として、
   前記セラミック素体を、研磨メディアを含むスラリーとともに攪拌することにより、前記セラミック素体の表面全体を研磨する工程と、
   前記工程で研磨を行った後の前記セラミック素体の表面の、前記外部電極が形成されない領域をマスクし、露出した領域に研磨剤を噴射することにより、前記セラミック素体の前記外部電極を形成すべき面を粗面化する工程と
   を備えていることを特徴とするチップ型セラミック電子部品の製造方法。

Images