JP5213279B2 - コンピューティングデバイスおよび装置 - Google Patents

Description

本発明は、概して、無線デバイス及びシステムに関し、特に、セル間干渉を低減するためのデバイス、方法及びシステムに関する。

幾つかの実施形態に係るＬＴＥネットワークアーキテクチャの一部を示した図である。 幾つかの実施形態に係る図１のネットワークに対するダウンリンクリソースグリッドの構造を示した図である。 従来のＩＣＩＣ低減手法を示した図である。 従来のＩＣＩＣ低減手法を示した図である。 従来のＩＣＩＣ低減手法を示した図である。 従来のＩＣＩＣ低減手法を示した図である。 幾つかの実施形態に係る図１のネットワークに対する制御チャネル干渉低減手法を示した図である。 幾つかの実施形態に係る様々な制御チャネル統合及び物理リンク構成に対する（ブロック誤り（エラー）率と相関する）制御チャネル干渉対制御チャネルＳＮＲのグラフを示した図である。 幾つかの実施形態に係るＣＣＥ利用率レベル対ＩＮＲのグラフを示した図である。 幾つかの実施形態に係る第１セルと第２セルとの間の制御チャネル干渉を低減するべく制御チャネル使用率を調整するための制御チャネル制御データを示した図である。

本発明の実施形態は、例示をすることを目的として示されており、限定することを意図していない。また、添付の図面において、同様な要素には、同様な参照番号が使用されている。

本発明の実施形態は、例えば、３ＧＰＰロングタームエボリューション（ＬＴＥ）及びそれ以降の携帯無線ネットワークの、高スループットに対する性能を改善する一助となると考えられる。

図１には、ＬＴＥ（ロングタームエボリューション）ネットワークのエンド・ツー・エンド・ネットワークアーキテクチャの一部、及びネットワークの様々な構成要素が示されている。ネットワークは、無線アクセスネットワーク１０２（例えば、図示されているような、発展型地上無線アクセスネットワーク、すなわちＥ‐ＵＴＲＡＮ）、及びそれにＳ１インターフェース１１５を通じて接続されたコアネットワーク（ＥＰＣ）１２０を含む。（簡便のため、図では、コアネットワーク及びＲＡＮの一部のみが示されている。また、３ＧＰＰのリリース８の仕様では、ＥＰＣ及びＥ‐ＵＴＲＡＮの両方が、エンド・ツー・エンド・ネットワークの新たな構成要素として規定されているが、本発明は、この特定のバージョンに限定されない。）

コア（ＥＰＣ）１２０は、移動管理エンティティ（ＭＭＥ）１２２、サービングゲートウェイ（サービングＧＷ）１２４、及びパケットデータネットワークゲートウェイ（ＰＤＮ ＧＷ）１２６を含む。ＲＡＮ１０２は、マクロ基地局（マクロｅＮｏｄｅＢ又はｅＮＢとも称する）１０５、低電力（ＬＰ）基地局（ＬＰ ｅＮＢ）１０６及び１０７、及びＵＥ（ユーザー機器又は携帯端末）１１０を含む。

ＭＭＥの機能は、従来のサービングＧＰＲＳサポートノード（ＳＧＳＮ）の制御プレーンと同様である。ＭＭＥは、アクセスにおける移動性を管理し、例えば、ゲートウェイ選択及びトラッキングエリアリスト管理を行う。サービングＧＷ１２４は、インターフェースをＲＡＮに向けて終端させ、ＲＡＮとコアネットワークとの間でデータパケットの通信経路を決定する。また、サービングＧＷは、ｅＮｏｄｅＢ間のハンドオーバに対するローカル移動性の基準点として機能してもよく、また、３ＧＰＰ間の移動性に対する基準点を提供してもよい。その他の機能として、合法的傍受、課金システム、その他の施策が含まれていてもよい。サービングＧＷ及びＭＭＥは、１つの物理的ノードに又は別々の物理的ノードに実装されてもよい。ＰＤＮ ＧＷは、ＳＧｉインターフェースを、パケットデータネットワーク（ＰＤＮ）に向かって終端する。ＰＤＮ ＧＷは、ＥＰＣと外部ＰＤＮとの間でデータパケットの通信経路を決定し、施策及び課金データ収集のためのキーノードであってもよい。また、非ＬＴＥアクセスの移動性に対する基準点を提供してもよい。外部ＰＤＮは、いかなる種類のＩＰネットワークであってもよく、ＩＰマルチメディアサブシステム（ＩＭＳ）ドメインであってもよい。ＰＤＮ ＧＷ及びサービングＧＷは、１つの物理的ノードに又は別々の物理的ノードに実装されてもよい。

ｅＮｏｄｅＢ（マクロ及びマイクロ）は、無線インターフェースプロトコルを終端させ、通常は（必ずしも常にではないが）、ＵＥに対する第１接点となる。幾つかの実施形態では、ｅＮｏｄｅＢは、ＲＡＮに対する様々な論理機能を発揮してもよく、これに限定されないが、例えば、無線ベアラ管理、アップリンク及びダウンリンクダイナミック無線資源管理並びにデータパケットスケジューリング、及びモビリティ管理のようなＲＮＣ（無線ネットワーク制御装置機能）を発揮してもよい。

Ｓ１インターフェースは、ＲＡＮとＥＰＣとを分離するインターフェースである。Ｓ１インターフェースは、２つの部分に分けることができる。１つは、ｅＮｏｄｅＢとサービングＧＷとの間のトラフィックデータを送信するＳ１−Ｕであり、そしてもう１つは、ｅＮｏｄｅＢとＭＭＥとの間のシグナリングインターフェースであるＳ１‐ＭＭＥである。Ｘ２インターフェースは、ｅＮｏｄｅＢ間の（少なくとも、以下に記載するようにマイクロｅＮＢ間の大部分について）インターフェースである。Ｘ２インターフェースは、Ｘ２‐Ｃ及びＸ２‐Ｕの２つの部分を含む。Ｘ２‐Ｃは、ｅＮｏｄｅＢ間の制御プレーンインターフェースであり、Ｘ２‐Ｕは、ｅＮｏｄｅＢ間のユーザープレーンインターフェースである。

携帯電話ネットワークの場合には、ＬＰセルを通常使用して、屋外の信号が良好に到達しない屋内のエリアをカバーする、又は、駅のような非常に電話の利用が多いエリアには、ネットワーク容量を追加する。本明細書で使用されている、低電力（ＬＰ）ｅＮＢという言葉は、フェムトセル、ピコセル又はマイクロセルのような狭いセル（マクロセルより狭い）を実装するのに好適な相対的に低電力のｅＮｏｄｅＢを指す。フェムトセルｅＮＢは、通常、移動体通信事業者によって、家庭及び企業の顧客に提供される。フェムトセルは、典型的には、住居用のゲートウェイのサイズ又はそれよりも小さく、通常は、ユーザーのブロードバンドラインと接続される。プラグインされると、フェムトセルは、移動体通信事業者の携帯電話ネットワークと接続され、住居用フェムトセルに、典型的には３０〜５０ｍである追加の受信可能範囲を提供する。ＬＰ ｅＮＢ１０７は、ＰＤＮ ＧＷ１２６を介して結合されることから、ＬＰ ｅＮＢ１０７は、フェムトセルｅＮＢであってもよい。同様に、ピコセルは、典型的には、建物の中（オフィス、ショッピングモール、駅の構内等）又は、最近では、飛行機の中のような狭いエリアをカバーする。ピコセルｅＮＢは、通常、Ｘ２リンクを介して、例えば、自身の基地局制御（ＢＳＣ）機能を使用して、例えば、マクロｅＮＢのような別のｅＮＢと接続する。したがって、ＬＰ ｅＮＢ１０６は、Ｘ２インターフェースを介してマクロｅＮＢに結合されることから、ピコセルｅＮＢで実装することもできる。ピコセルｅＮＢ、又はこの点に関する別のＬＰ ｅＮＢは、マクロｅＮＢの機能の全て又は一部を組み込んでもよい。あるケースでは、これを、アクセスポイント基地局又は企業向けフェムトセルと称する場合もある。

図２には、ｅＮＢからＵＥへのダウンリンク送信に対するダウンリンクリソースグリッドの構造が示されている。図示されたグリッドには、リソースグリッドと呼ばれる時間‐周波数グリッドが描かれており、これは、各スロットのダウンリンクにおける物理的資源である。このような時間‐周波数面の表現は、ＯＦＤＭシステムでは、よく使用される手法であり、無線資源割り当ての直感的理解を助ける。リソースグリッドの各列及び各行は、それぞれ、１つのＯＦＤＭシンボル及び１つのＯＦＤＭサブスクライバ（加入者）に対応している。時間ドメインのリソースグリッドの長さは、無線フレームの１スロットに対応している。リソースグリッドにおける、最少の時間‐周波数単位は、リソース要素と称されている。リソースグリッドはそれぞれ、リソース要素に対する特定の物理チャネルのマッピングを表す複数のリソースブロックを含む。リソースブロックはそれぞれ、リソース要素の群を含み、周波数ドメインでは、現在割り当てられるリソースの最少量を表している。このようなリソースブロックを使用して搬送される複数の異なる物理ダウンリンクチャネルが存在する。本開示と特に関係するものとして、これらの物理ダウンリンクチャネルのうちの２つが挙げられ、物理ダウンリンク共有チャネル及び物理ダウンリンク制御チャネルがある。

物理ダウンリンク共有チャネル（ＰＤＳＣＨ）は、ユーザーデータ、及びＵＥに対する上位レイヤーシグナリングを搬送する。物理ダウンリンク制御チャネル（ＰＤＣＣＨ）は、特に、ＰＤＳＣＨチャネルに関係するトランスポートフォーマット及び資源割り当ての情報を搬送する。また、ＵＥに対して、アップリンク共有チャネルに関するトランスポートフォーマット、資源割り当て、及びＨ‐ＡＲＱの情報について知らせる。典型的には、ダウンリンクスケジューリング（セル内のＵＥに制御及び共有チャネルリソースブロックを割り当てる）は、ＵＥからｅＮＢへとフィードバックされたチャネル品質情報に基づいて、ｅＢにおいて行われ、ダウンリンク資源割り当て情報は、ＵＥに使用された（割り当てられた）制御チャネル（ＰＤＣＣＨ）で、ＵＥに送信される。

ＰＤＣＣＨは、制御情報を伝送するのに、ＣＣＥ（制御チャネル要素）を使用する。リソース要素にマッピングする前に、まず始めにＰＤＣＣＨ複素数シンボルを、４つの要素からなる組に整理し、そして、レートマッチングのためのサブブロック・インターリーバを使用して並び替える。ＰＤＣＣＨはそれぞれ、１以上のこれらの制御チャネル要素（ＣＣＥ）を使用して送信され、各ＣＣＥは、リソース要素グループ（ＲＥＧ）として知られる４つの物理リソース要素からなるセット９個に対応している。４つのＱＰＳＫシンボルが、各ＲＥＧに対してマップされる。ＰＤＣＣＨは、ＤＣＩのサイズ及びチャネル状態に応じて、１以上のＣＣＥを使用して送信可能である。様々な数のＣＣＥを有するＬＴＥ（例えば、アグリゲーションレベルがＬ＝１、２、４又は８）では、現在のところ、４つの異なるＰＤＣＣＨフォーマットが規定されている。

残念ながら、隣接するセル間で干渉が発生し、互いに重複しているチャネルが影響を受ける。フェムトセル及びピコセルのようなＬＰ ｅＮＢの使用が増えた結果、付加されるｅＮＢ密度が高くなるのに伴い、この干渉の問題が顕著になる。物理ダウンリンク共有チャネルの場合、セル間干渉を低減するためのスキームを考案する努力がすでになされているが、ダウンリンク制御チャネルについては、数多くの方法が提案されてはいるものの、ほとんど対策がとられていなかった。

例えば、図３Ｂに示すように、マクロｅＮＢとＬＰ ｅＮＢとの間でシフトするシンボルが実装することができる。マクロｅＮＢの制御部分が、ＬＰ ｅＮＢのデータ部分と衝突する、又は、その反対の関係となるように、リソースブロックが形成される。マクロｅＮＢが、軽負荷である場合には、データ部分に対するリソースブロックの一部が送信されないことから、この手法で、ＬＰ ＵＥに対するセル間干渉を有効に低減することができる。しかし、マクロｅＮＢの負荷が最大となっている場合には、シンボルシフトでは、ＬＰ ＵＥに対する干渉を低減することはできない。もう１つの問題点としては、この手法では、グローバル同期が必要となる可能性があることである。そして、もう１つの不利な点としては、この手法は、ＦＤＤ（アップリンクに対する周波数分割複信）にのみ適用することができ、グローバルフレーム同期が必要とされる場合にはＴＤＤ（時分割複信）の実装はできない。

別の手法としては、図３Ｃに示すように、対応するマクロｅＮＢとＬＰ ｅＮＢとの間で、リソースを５０％ずつ分け合う方法がある。基本的な考え方としては、サブフレーム粒度を有する時間ドメインの共有チャネルに対するリリース８ＩＣＩＣ低減の考え方を拡張して、制御チャネルに対するセル間干渉を低減しようというものである。マクロｅＮＢ及びＬＰ ｅＮＢに対するリソースは、部分的周波数再利用スキームと同様に、一部重複させることができる。しかしながら、このスキームの場合にも欠点が存在する。例えば、同様な干渉が発生する２つのサブフレームの間の時間的遅延が増大することから、遅延を報告するＣＱＩ（チャネル品質インジケータ）が増大してしまう。異なる干渉状態が発生するサブフレーム種類数が多くなる場合、例えば、部分的に重複するシナリオでは、この遅延の増大がより顕著になる。加えて、この手法は、ＴＤＤフレームおいて、固定された及びフレーム固有のＨＡＲＱタイミングであることから、ＴＤＤに適した解決方法であるとはいえない。

図３Ｄには、マクロｅＮＢ及びＬＰ ｅＮＢ間のＰＤＣＣＨチャネルに対する周波数ドメインの直交性を形成することを伴う別の方法が示されている。しかしながら、この方法についても、幾つかの短所が存在する。後のリリース（例えば、リリース１０）のｅＮＢで動作する場合、無線インターフェースにおける変更が存在し、リリース８の実装では、干渉低減の改良を適応できない。また、ＦＤＭが物理的であり、システム帯域幅が、真ん中から２つに分割される場合には、ＰＤＣＣＨチャネルの周波数ダイバーシチ利得が侵されてしまう場合がある。ＦＤＭが論理的であり、周波数ドメインにおいて、２つの領域がインターリーブされる場合には、インターリーブを達成するために、ＲＥＧ（リソース要素グループ）に対する新たなＣＣＥ（制御チャネル要素）マッピングルールを設計するための、標準化のさらなる取り組みが必要となる。

図４〜図７を参照して、本明細書に開示する、制御チャネルセル間干渉を低減する新たな方法の側面を説明する。幾つかの実施形態では、ＣＣＥアグリゲーションレベル分布及び／又はＣＣＥ（制御チャネル要素）利用率は、ＰＤＣＣＨのロードディスクリプションに含ませることができ、ｅＮＢ間で伝達される。また、幾つかの実施形態では、１以上のビットを、ＰＤＣＣＨオーバーロードインジケータとして使用して、例えば、Ｘ２インターフェースを介してｅＮＢ間でこの情報を交換する。図５は、ＰＤＣＣＨにおける干渉を削減するべく、このような制御チャネル情報を、マクロｅＮＢとＬＰ ｅＮＢとの間でどのように交換可能かを示した図である。

図５は、幾つかの実施形態に係る様々な制御チャネル統合及び物理リンク構成に対する（ブロック誤り（エラー）率と相関する）制御チャネル干渉対制御チャネルＳＮＲのグラフを示した図である。例えば、１番目の曲線（ＦＤＤ １×２、Ｌ＝８）は、およそ−４．５ｄＢ ＳＮＲ（信号対雑音比）を示しており、結果１％のＢＬＥＲ（ブロック誤り率）となる。図６は、幾つかの実施形態に係るＣＣＥ利用率レベル対ＩＮＲのグラフを示した図である。このような関係性を利用して、隣接するセル間でのＣＣＥリソース割り当てをより効率的に行うことができ、それにより、更なるＣＣＥリソースを弱いチャネルを有するセルに対して提供し、強いチャネルを有するセルに対してはＣＣＥを削減することができ、各セルが、適切な制御チャネル性能を持つことができるようになる。

干渉が支配的なシナリオでは、様々なＲＥＧが、大幅に異なる干渉＋雑音電力に晒される。支配的な干渉源が同じＲＥＧを使用する場合には、パンクチャリングと同様な効果が発生する場合がある。支配的な干渉源が同じＲＥＧを使用しない場合には、ＲＥＧは、瞬間的に高いＳＩＮＲに晒される。ＰＤＣＣＨロードの低減による平均ＳＩＮＲの改善は、次に示す式によりモデル化される。

ここで、ＩＮＲはノイズ対干渉の比、αは、ＰＤＣＣＨ ＣＣＥ利用率である。

Ｘ２インターフェースターゲットのｅＮＢが、ソースｅＮＢが１０％ＢＬＥＲを有することを知っている場合には、αの値を計算することができ、ρの値が３ｄＢとなる。これらの例についてのＩＮＲに対するαの関係は、ＩＮＲの関数として、図６に示されている。例えば、ＩＮＲが、９ｄＢであると仮定される場合には、ソースｅＮＢ ＰＤＣＣＨチャネルに対するゲイン３ｄＢを達成するには、ターゲットｅＮＢは、ＰＤＣＣＨ利用率を４４％に制御する必要がある。

別の例として、図７には、制御チャネル干渉を低減するために、図４のマクロｅＮＢとＬＰ ｅＮＢとの間でＸ２インターフェースを介して伝達される、可能性のある制御チャネル状態の情報が示されている。ＬＰ ｅＮＢ（ｅＮＢ＿Ｂ）がより大きな干渉を受けていることから、８０％ＣＣＥ利用率を有するように設計し（又は有することを可能にする）、一方、ｅＮＢ＿Ａは、受容されるＢＬＥＲを達成するのに低いＣＣＥアグリゲーションでよいことから、２０％ＣＣＥ利用率が与えられている。

図７の例を、時間ドメインに拡張することができ、例えば、値のストリングを、４０ｍｓの期間で規定して、このストリング内の要素それぞれが、例えば、１ｍｓ サブフレームにおけるＰＤＣＣＨロード情報を表すようにすることができる。特定の期間内の各サブフレームにおけるＰＤＣＣＨロードを様々な値に設定することにより、例えば、２つの隣接するｅＮＢの時間ドメインにおけるスケジュールングを調整することを可能とし、各サブフレームにおけるセル間干渉を低減させることができる。

本発明は、記載された実施形態に限定されず、添付の請求項の範囲及び精神から逸脱することなく、変更及び改良を加えて実現することができる。例えば、本発明は、全ての種類の携帯デバイスの利用に適用可能である。また、例としては、これらに限定されないが、パソコン、携帯電話、いわゆるスマートフォン等が含まれる。また、本発明を不明瞭にしてしまうことを回避するため、配置がブロック図で示されており、このようなブロック図で表される配置の実装に関する詳細事項は、本発明が実装されるプラットフォームに大きく依存する。すなわち、このような詳細事項は、当業者の視野範囲にある。本発明の実施形態の例を説明するために、特定の詳細事項が記載されているが、これらの詳細事項がなくとも、また、これらの詳細事項の変形を利用しても、本発明を実施可能であることは、当業者にとって明らかである。

Claims (19)

1. ２つ以上の隣接する基地局についての制御チャネルエラー情報を受信して、所定の制御チャネル品質を達成するべく、基地局それぞれに対する相対的な制御チャネルリソースの必要量を特定し、
   前記所定の制御チャネル品質を達成するべく、特定された前記制御チャネルリソースを、前記２つ以上の各基地局の制御チャネルに割り当てるプロセッサを備え、
   前記相対的な制御チャネルリソースの必要量は全制御チャネル要素利用率の情報の一部を含み、
   より干渉が大きい制御チャネルの基地局に、より多くの制御チャネルリソースが割り当てられ、より干渉が少ない制御チャネルの基地局には、より小さな制御チャネルリソースが割り当てられ、それぞれの基地局の制御チャネルのエラー情報と予め設定された制御チャネル品質に基づいて制御チャネルリソースの総量が決定されるコンピューティングデバイス。
2. 前記２つ以上の基地局は、マクロｅＮｏｄｅＢ基地局及び低電力ｅＮｏｄｅＢ基地局を含む請求項１に記載のコンピューティングデバイス。
3. 前記マクロｅＮｏｄｅＢ基地局及び前記低電力ｅＮｏｄｅＢ基地局は、互いに接続され、Ｘ２インターフェースを介して、制御チャネルデータを伝送し、
   少なくとも１つの基地局から、Ｘ２インターフェースを介して制御チャネルのエラー情報が受信され、
   少なくとも１つの基地局への制御チャネルの資源割り当てを示すために、Ｘ２インターフェースを介してインジケータが供給される請求項２に記載のコンピューティングデバイス。
4. 前記制御チャネルリソースは、制御チャネル要素（ＣＣＥ）を含む請求項１から３のいずれか一項に記載のコンピューティングデバイス。
5. 前記プロセッサは、ユーザー機器接続に対するブロック誤り率を特定し、制御チャネル品質を特定する請求項１に記載のコンピューティングデバイス。
6. 前記プロセッサは、制御チャネル品質と前記ブロック誤り率との間の既知の関係を評価することにより、前記所定の制御チャネル品質を達成するために、制御チャネル要素利用率を決定する請求項５に記載のコンピューティングデバイス。
7. 前記制御チャネルリソースの割り当ては、前記２つ以上の基地局の間で、Ｘ２インターフェースを介して、伝達される請求項１に記載のコンピューティングデバイス。
8. 制御チャネル要素利用率が、前記２つ以上の基地局の間で伝達される請求項１に記載のコンピューティングデバイス。
9. 前記２つ以上の基地局間でＸ２インターフェースを介して交換されるＰＤＣＣＨオーバーロードインジケータとして、１以上のビットが使用される請求項８に記載のコンピューティングデバイス。
10. 隣接するＬＴＥ基地局を有するアクティブなＬＴＥ基地局と無線接続される携帯無線デバイスを備え、
    前記携帯無線デバイスは、前記アクティブなＬＴＥ基地局から制御チャネル情報を受信し、
    前記アクティブなＬＴＥ基地局及び前記隣接するＬＴＥ基地局は、互いに制御チャネルパラメータを伝送して、所定の制御チャネル品質を達成するべく、それぞれのＬＴＥ基地局に対する相対的な制御チャネルリソースの必要量を特定し、前記ＬＴＥ基地局に対する前記所定の制御チャネル品質を達成するべく、制御チャネルリソースを割り当て、
    前記相対的な制御チャネルリソースの必要量は全制御チャネル利用率の情報の一部を含み、
    より干渉が大きい制御チャネルのＬＴＥ基地局に、より多くの制御チャネルリソースが割り当てられ、より干渉が少ない制御チャネルのＬＴＥ基地局には、より小さな制御チャネルリソースが割り当てられ、それぞれのＬＴＥ基地局の制御チャネルのエラー情報と予め設定された制御チャネル品質に基づいて制御チャネルリソースの総量が決定される装置。
11. 前記ＬＴＥ基地局は、マクロｅＮｏｄｅＢ基地局及び低電力ｅＮｏｄｅＢ基地局を含む請求項１０に記載の装置。
12. 前記マクロｅＮｏｄｅＢ基地局及び前記低電力ｅＮｏｄｅＢ基地局は、互いに接続され、Ｘ２インターフェースを介して制御チャネルデータを伝送する請求項１１に記載の装置。
13. 前記制御チャネルリソースは、制御チャネル要素（ＣＣＥ）を含む請求項１０から１２のいずれか一項に記載の装置。
14. 制御チャネル品質を特定するべく、ブロック誤り率が特定される請求項１１に記載の装置。
15. 制御チャネル品質と前記ブロック誤り率との間の既知の関係を評価することにより、前記所定の制御チャネル品質を達成する請求項１４に記載の装置。
16. 前記制御チャネルリソースの割り当ては、前記ＬＴＥ基地局の間で、Ｘ２インターフェースを介して伝達される請求項１１に記載の装置。
17. 制御チャネル要素利用率が、前記ＬＴＥ基地局の間で伝達される請求項１１に記載の装置。
18. 前記制御チャネル要素利用率を含み、前記ＬＴＥ基地局間でＸ２インターフェースを介して交換されるＰＤＣＣＨオーバーロードインジケータとして、１以上のビットが使用される請求項１７に記載の装置。
19. 前記アクティブなＬＴＥ基地局と前記隣接する基地局との間で、時間ドメインでリソースが割り当てられる請求項１０に記載の装置。

Images