JP5183475B2 - 有機電子デバイスの構造および製造方法 - Google Patents

有機電子デバイスの構造および製造方法 Download PDF

Info

Publication number
JP5183475B2
JP5183475B2 JP2008527504A JP2008527504A JP5183475B2 JP 5183475 B2 JP5183475 B2 JP 5183475B2 JP 2008527504 A JP2008527504 A JP 2008527504A JP 2008527504 A JP2008527504 A JP 2008527504A JP 5183475 B2 JP5183475 B2 JP 5183475B2
Authority
JP
Japan
Prior art keywords
layer
organic electronic
bank
shelf
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008527504A
Other languages
English (en)
Other versions
JP2009506490A (ja
JP2009506490A5 (ja
Inventor
グレゴリー，ハイドン
カーター，ジュリアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Display Technology Ltd
Original Assignee
Cambridge Display Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Display Technology Ltd filed Critical Cambridge Display Technology Ltd
Priority claimed from PCT/GB2006/003135 external-priority patent/WO2007023272A1/en
Publication of JP2009506490A publication Critical patent/JP2009506490A/ja
Publication of JP2009506490A5 publication Critical patent/JP2009506490A5/ja
Application granted granted Critical
Publication of JP5183475B2 publication Critical patent/JP5183475B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、有機電子デバイス、特に、有機発光ダイオード（ＯＬＥＤｓ）の構造および製造方法に関するものである。
本発明の理解を助けるために、先ず、ＯＬＥＤディスプレイのいくつかの特徴およびその製造におけるいくつかの問題点を説明する。しかしながら、本発明の実施態様はＯＬＥＤディスプレイを特に引用して記載されるが、この技術は有機電子デバイスの製造一般に適用できることは明らかである。
有機発光ダイオード（ＯＬＥＤ）は電気光ディスプレイの特に有利な型である。これは、明るく、カラフルで、立ち上がりが早く、広い視野角を提供し、多様な基板上に安く簡単に製造することができる。有機（本明細書では、有機金属を含む）ＬＥＤは、使用される材料に応じて、多色（またはマルチカラーディスプレイ）の範囲で、ポリマーまたは低分子を使用して製造され得る。典型的なＯＬＥＤデバイスは２つの有機材料層を有し、その１つは発光ポリマー（ＬＥＰ）、オリゴマーまたは発光低分子量材料のような発光材料の層であり、他はポリチオフェン誘導体またはポリアニリン誘導体のような正孔輸送材料の層である。
有機ＬＥＤは、単色または多色画素ディスプレイを形成するために、画素のマトリックス中の基板上に堆積され得る。多色ディスプレイは、赤、緑、青色発光画素のグループを使用して形成される。いわゆるアクティブマトリックスディスプレイは、記憶素子、通常、各画素に連結された蓄積容量およびトランジスタを有し、他方、パッシブマトリックスディスプレイはそのようなメモリ素子を有さず、その代わり、固定した画像の印象を与えるために繰返しスキャンされる。
図１はＯＬＥＤデバイス１００の例の垂直断面図を示す。アクティブマトリックスディスプレイにおいては、画素の一部領域は連結された駆動回路（図１には図示しない）によって占められている。このデバイスの構造は、例示のために簡略化されている。
ＯＬＥＤ１００は、通常は０．７ｍｍまたは１．１ｍｍのガラス、任意に透明なプラスチックの基板１０２を有し、その上にアノード層１０６が堆積される。アノード層は、通常約１５０ｎｍの厚さのＩＴＯ（インジウム錫酸化物）を含み、その上に、通常約５００ｎｍのアルミニウムの金属接続層が提供され、しばしばアノード金属と呼ばれる。ＩＴＯで被覆されたガラス基板および接続金属は、Ｃｏｒｎｉｎｇ，ＵＳＡから購入することができる。接続金属（および任意にＩＴＯ）は、ディスプレイを覆い隠さないように、従来のフォトリソグラフィーとこれに続くエッチングプロセスにより望まれるようにパターニングされる。
実質的に透明な正孔輸送層１０８ａはアノード金属上に供給され、続いて電子発光層１０８ｂが供給される。バンク１１２は、例えばポジ型またはネガ型フォトレジスト材料から基板上に形成することができ、ウェル１１４を規定し、この中には、例えば、液滴堆積またはインクジェット印刷技術によって、これらの活性有機層が選択的に堆積され得る。したがって、ウェルは発光領域またはディスプレイの画素を規定する。
次いで、カソード層１１０が、例えば、物理的気相蒸着によって適用される。カソード層は、通常、厚いアルミニウムのキャップ層で覆われたカルシウムまたはバリウムのような低仕事関数の金属を有し、任意に、例えば、電子エネルギーレベルの適合（ｍａｔｃｈｉｎｇ）を改良するために、電子発光層に隣接してフッ化リチウムの層などの追加の層を有する。カソード線の相互の電気的絶縁はカソードセパレータ（図３ｂの要素３０２）を使用して達成され得る。通常、多数のディスプレイが単一基板上に形成され、形成プロセスの最後で基板はスクライブされ、ディスプレイが互いに分離された後、酸化および湿気の浸入を防止するためにカプセル缶が個別に付着される。
この通常のタイプの有機ＬＥＤは、変化する駆動電圧および効率において波長範囲に渡って発光するために、ポリマー、デンドリマーおよびいわゆる低分子を含む材料の範囲を使用して製造され得る。ポリマーベースのＯＬＥＤ材料の例は、ＷＯ９０／１３１４８、ＷＯ９５／０６４００およびＷＯ９９／４８１６０に記載されており、デンドリマーベースの材料の例はＷＯ９９／２１９３５およびＷＯ０２／０６７３４３に記載されており、低分子ＯＬＥＤ材料の例はＵＳ４，５３９，５０７に記載されている。前述のポリマー、デンドリマーおよび低分子は１重項励起子の放射性崩壊によって発光（蛍光）する。しかしながら、励起子の７５％までは、通常、非放射性崩壊を行う３重項励起子である。３重項励起子の放射性崩壊による電子発光（燐光）は、例えば、“Ｖｅｒｙ ｈｉｇｈ−ｅｆｆｉｃｉｅｎｃｙ ｇｒｅｅｎ ｏｒｇａｎｉｃ ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ ｄｅｖｉｃｅｓ ｂａｓｅｄ ｏｎ ｅｌｅｃｔｒｏｐｈｏｓｐｈｏｒｅｓｃｅｎｃｅ”Ｍ．Ａ．Ｂａｌｄｏ，Ｓ．Ｌａｍａｎｓｋｙ，Ｐ．Ｅ．Ｂｕｒｒｏｗｓ，Ｍ．Ｅ．Ｔｈｏｍｐｓｏｎ，ａｎｄ Ｓ．Ｒ．Ｆｏｒｒｅｓｔ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．７５（１）ｐｐ．４−６，Ｊｕｌｙ５，１９９９に開示されている。ポリマーベースのＯＬＥＤの場合、層１０８は、正孔輸送層１０８ａおよび発光ポリマー（ＬＥＰ）電子発光層１０８ｂを有する。電子発光層は、例えば、約７０ｎｍ（乾燥）の厚さのＰＰＶ（ポリ（ｐ−フェニレンビニレン））を有することができ、正孔輸送層は、アノード層と電子発光層の正孔エネルギーレベルの適合（ｍａｔｃｈ）を促進し、例えば、ＰＥＤＯＴ：ＰＳＳ（ポリスチレン−スルフォネート−ドープ−ポリエチレン−ジオキシチオフェン）の約５０〜２００ｎｍの厚さ、好ましくは、約１５０ｎｍ（乾燥）の厚さを有することができる。
図２は、一つの活性カラー層の堆積後の３色アクティブマトリックス画素が形成されたＯＬＥＤディスプレイ２００の一部を上方から（基板を通さずに）見た図である。同図は、ディスプレイの画素を画定するバンク１１２およびウェル１１４のアレイを示す。
図３ａは、パッシブマトリックスＯＬＥＤディスプレイをインクジェット印刷するための基板３００を上方から見た図である。図３ｂは、図３ａで線Ｙ−Ｙ’に沿って基板を通して見た横断面図である。
図３ａおよび図３ｂを参照すると、隣接するカソード線（領域３０４に堆積される）を分離するための複数のカソードアンダーカットセパレータ３０２が基板に供給される。複数のウェル３０８がバンク３１０によって規定され、各ウェル３０８の周囲にそって形成され、アノード層３０６をウェルの底に露出させる。バンクの端部または面は図示されるように、通常１０〜４０°の角度で基板の表面に向かって先細になる。バンクは、堆積される有機材料の溶液で濡れないように疎水性の表面を提供し、堆積される材料がウェル内におさまるのを助ける（極性または非極性溶媒が使用され得るが、通常使用される溶媒は極性を有する）。これは、ＥＰ０９８９７７８に開示されるようにＯ２／ＣＦ４プラズマによりポリイミドのようなバンク材料を処理することによって達成される。あるいは、ＷＯ０３／０８３９６０に開示されるように、フッ素化ポリイミドのような弗化材料の使用によってプラズマ処理工程は回避され得る。
前述したように、バンクおよびセパレータ構造はレジスト材料、例えば、バンクのためにポジ型（またはネガ型）レジストが、セパレータのためにネガ型（またはポジ型）レジストを使用して、レジスト材料から形成され得る。これらのレジストは、ポリイミドベースであり得、基板上にスピンコートされるか、またはフッ素化またはフッ素系フォトレジストが使用され得る。示される例においては、カソードセパレータは約５μｍの高さおよび約２０μｍの幅である。バンクは一般には２０μｍ〜１００μｍの幅であり、示された例は、（バンクが約１μｍの高さとなるように）各端部において４μｍのテーパーを有する。図３ａの画素は約３００μｍ平方であるが、後述するように、画素の大きさは、意図する用途に応じてかなり変化し得る。
インクジェット印刷技術を用いた有機発光ダイオード（ＯＬＥＤ）の材料の堆積技術は、多くの文献に記載されており、例えば、Ｔ．Ｒ．Ｈｅｂｎｅｒ，Ｃ．Ｃ．Ｗｕ，Ｄ．Ｍａｒｃｙ，Ｍ．Ｈ．Ｌｕ ａｎｄ Ｊ．Ｃ．Ｓｔｕｒｍ，“Ｉｎｋ−ｊｅｔ Ｐｒｉｎｔｉｎｇ ｏｆ ｄｏｐｅｄ Ｐｏｌｙｍｅｒｓ ｆｏｒ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅｓ”，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．７２，Ｎｏ．５，ｐｐ．５１９−５２１，１９９８；Ｙ．Ｙａｎｇ，“Ｒｅｖｉｅｗ ｏｆ Ｒｅｃｅｎｔ Ｐｒｏｇｒｅｓｓ ｏｎ Ｐｏｌｙｍｅｒ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ Ｄｅｖｉｃｅｓ，”ＳＰＩＥ Ｐｈｏｔｏｎｉｃｓ Ｗｅｓｔ：Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ ’９８，Ｃｏｎｆ．３２７９，Ｓａｎ Ｊｏｓｅ，Ｊａｎ．，１９９８；ＥＰＯ ８８０３０３；および“Ｉｎｋ−Ｊｅｔ Ｐｒｉｎｔｉｎｇ ｏｆ Ｐｏｌｙｍｅｒ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅｓ”，Ｐａｕｌ Ｃ． Ｄｕｉｎｅｖｅｌｄ，Ｍａｒｇｒｅｅｔ Ｍ．ｄｅ Ｋｏｋ，Ｍｉｃｈａｅｌ Ｂｕｅｃｈｅｌ，Ａａｄ Ｈ．Ｓｅｍｐｅｌ，Ｋｅｅｓ Ａ．Ｈ．Ｍｕｔｓａｅｒｓ，Ｐｅｔｅｒ ｖａｎ ｄｅ Ｗｅｉｊｅｒ，Ｉｖｏ Ｇ．Ｊ．Ｃａｍｐｓ，Ｔｏｎ Ｊ．Ｍ．ｖａｎ ｄｅｎ Ｂｉｇｇｅｌａａｒ，Ｊａｎ−Ｅｒｉｃ Ｊ．Ｍ．Ｒｕｂｉｎｇｈ ａｎｄ Ｅｌｉａｖ Ｉ．Ｈａｓｋａｌ，Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｍａｔｅｒｉａｌｓ ａｎｄ Ｄｅｖｉｃｅｓ Ｖ．Ｚａｋｙａ Ｈ．Ｋａｆａｆｉ，Ｅｄｉｔｏｒ，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＳＰＩＥ Ｖｏｌ．４４６４（２００２）に開示されている。インクジェット技術は、低分子およびポリマーＬＥＤの両者の材料を堆積させるために使用され得る。
有機電子材料を堆積させるために、０．５％〜４％の溶媒に溶解した材料を有する揮発性の溶媒が一般的に使用される。これは、乾燥するのに数秒から数分かかることがあり、最初の「インク」容量に比較して相対的に薄い膜をもたらす。しばしば、乾燥材料の十分な厚さを提供するためには、好ましくは乾燥が始まる前に、複数の液滴が堆積される。使用され得る溶媒としては、シクロヘキシルベンゼンおよびアルキル化ベンゼン、特に、トルエンまたはキシレンが使用される。他は、ＷＯ００／５９２６７、ＷＯ０１／１６２５１およびＷＯ０２／１８５１３に記載されている。これらの混合の溶媒も使用することができる。Ｌｉｔｒｅｘ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ｃａｌｉｆｏｒｎｉａ，ＵＳＡの装置のような正確なインクジェットプリンターが使用される。適切なプリントヘッドは、ＮＨ，ＵＳＡのＸａａｒ ｏｆ Ｃａｍｂｒｉｄｇｅ，ＵＫ ａｎｄ Ｓｐｅｃｔｒａ，Ｉｎｃ．から入手できる。いくつかの特に有利な印刷手法は、本出願人の出願である２００２年１１月２８日出願ＵＫ特許出願０２２７７７８．８（および対応するＰＣＴ公開ＷＯ２００４／０４９４６６）に記載されている。
インクジェット印刷は、有機電子デバイスの材料の堆積に多くの利点を有するが、この技術に関連する欠点もいくつか存在する。しかしながら、浅い端部を有するウェル内に堆積された溶解した有機電子材料は、乾燥して比較的薄い端部を有する薄膜を形成することがわかっている。図４ａおよび４ｂはこのプロセスを図示している。
図４ａは、溶解した材料４０２で満たされた壁３０８の簡略断面４００を示し、図４ｂは、材料が乾燥して固体薄膜４０４を形成した後の同じウェルを示す。この実施例において、バンクの角度は約１５°であり、バンクの高さは約１．５μｍである。見られるように、ウェルは通常、ふちまでいっぱいになるまで満たされる。溶液４０２はプラズマ処理されたバンク材料に対する接触角θｃとして典型的には３０°〜４０°、例えば約３５°を有する。これは、溶解した材料４０２の表面が接触する（バンク）材料と、例えば、図４ａにおける４０２ａの角度を作る。溶媒が蒸発するにつれて、溶液はより濃縮され、溶液の表面は基板に向かってバンクの傾き面を下方に移動し、乾燥端部の留まりが基板上の最初に付着した濡れ端部とバンクの足（ウェルの底）の間の点で生じ得る。図４ｂに示されるように、この結果、乾燥材料４０４の薄膜は非常に薄くなり得、バンク面に接する領域４０４ａにおいて、例えば、１０ｎｍ以下のオーダーの厚さとなる。
出願人は、ＷＯ２００５／０７６３８６として公開された２００４年２月５日出願のＵＫ特許出願０４０２５５９．９において、ウェルの端部に向かって溶液を押す効果を有するアンダーカットバンクの使用により、より均一な充填を得るのを助けることを記載した。しかしながら、このようなバンクは製造するのが容易ではなく、一般的に、高価でありプロセスの条件に敏感なネガ型フォトレジストを使用する。したがって、ポジ型フォトレジストの使用により適した改良された技術の必要性が存在する。
他の問題点は、画素（ウェル）の大型化（例えば３００μｍの画素ピッチを形成するために使用される２４０μｍ〜２６０μｍの開口を備えたウェル）に伴い生じる。インク液滴の容量は液滴の特徴的な長さの３乗に比例し、表面の保護範囲は画素の寸法の２乗に比例し、このための任意のインクの薄め方においては、多くの材料が大きな画素に堆積され、そのためより薄いインクが必要とされるようになる。例えば、大きな画素および８０ｎｍの望まれるＰＥＤＯＴ薄膜の厚さにおいては、約１％のインクの濃度が導入され得るが、１パーセントのインクを広げて、濡らし大きな画素を満たすのは困難である。これは、いわば、満杯であふれるばかりの画素は１２０ｎｍの厚さの薄膜をもたらすため、５００μｍ四方を超える画素の製造は困難となる。さらに、製造プロセスにおいて、インクの希釈を変えることは高価である。
一般的に、画素ウェルの底部はＩＴＯを含み、これは、通常、１０度未満（例えば、５〜７度）の低接触角を有し、相対的に良好な濡れ性（親水性）を提供する。しかしながら、特に、大きな画素を有すると、円形を有する堆積された液滴ほど濡れ性は完全ではなく、溶媒はウェルの底内の点で留まる傾向にあるため、堆積された液滴は通常、よりでこぼこの端部を有する。上述したように、バンク上の溶媒の接触角は相対的に高いので、より多くの溶媒をウェルに加えるほど、溶媒がバンクを上るより液滴の高さは高くなる傾向があり、乾燥すると表面エネルギーによって溶液はウェルの端部から離れる傾向がある。これは、ＰＥＤＯＴ堆積について特に問題であり、この薄い端部はカソード（ＩＴＯ）と覆う発光ポリマー（ＬＥＰ）との直接接触をもたらし、結果、不完全または効率の低い画素となり得る。ＥＰ０９９３２３５においては、セイコーエプソンは、画素ウェルの底の内部端部のアノードを覆う誘電体層を堆積させることによりこの問題の解決を狙っているが、これは、配置の許容誤差の必要性を考慮すると有効な画素面積を２０％まで減らす欠点がある。
国際公開２００５／０７６３８６号パンフレット 欧州特許０９９３２３５号明細書
したがって、これらの問題を解決する改良された有機電子デバイス構造および製造技術、特に、有機電子材料を溶媒ベースの堆積プロセスに広げるのを助ける必要性がある。
したがって、本発明の第１の側面によれば、有機電子デバイスの構造が提供され、この構造は、基板、前記基板に支持され、有機電子材料の溶媒ベースの堆積のためのウェルの底面を規定する底面層、前記基板上に形成された１または２以上のスペーサー層、前記スペーサー層上に形成され、前記ウェルの側面を規定するバンク層、および前記底面層に隣接する前記ウェルの端部を含み、前記ウェルの端部は前記基板上の棚を規定するためにアンダーカットされ、前記棚は前記有機電子材料を受けるためのくぼみを規定する。
好ましくは、前記棚の底面は実質的に水平で、１または２以上のスペーサー層によって規定される距離で基板から離れている。前記棚は前記バンクによって規定されることができるか、または、１または２以上の棚の層は前記スペーサー層と前記バンク層の間の構造に含まれることができ、前記棚を規定する。好ましくは、前記棚の層は誘電体層を有するが、実施態様として、前記棚の層は金属層を含むことができる。後述する実施態様から明らかなように、前記棚および／またはスペーサー層は、一般的に、金属、酸化物および／またはドープされたまたはドープされないシリコン層のようなデバイスの製造のために既に存在する層によって供給される。アクティブマトリックスディスプレイデバイスにおいては、薄膜トランジスタ（ＴＦＴ）は各画素に連結され、次いで、前記スペーサー層は、ＴＦＴまたは酸化物層の製造に使用されるドープされたおよび／またはドープされないアモルファスシリコン層の一部によって形成され得る。同様に、棚の層は、シリコン窒化誘電体および／または絶縁層のようなＴＦＴの製造過程で堆積される場合の層の１つによっても便利に形成され得る。
好ましくは、前記棚の下のくぼみは、前記スペーサー層と有機電子材料の接触を許容するように設定されており、すなわち、前記くぼみはスペーサー層の端部を露出する。これは、前記溶媒が前記ウェルの前記端部に留まるのを助ける。したがって、好ましい実施態様において（溶媒が少なくとも部分極性である場合）、スペーサー層はシリコン、一酸化シリコン、二酸化シリコン、またはシリコン酸窒化物などの親水性材料を有する。任意に、スペーサー層は（より）親水性になるように処理され得る。
実施態様において、スペーサー層のための親水性材料を使用することにより、ＰＥＤＯＴは親水性スペーサー層を濡らし、これによってバンク上のＬＥＰの濡れ角度を実質的に独立して調整することができるので（ＰＥＤＯＴの濡れは親水性材料によって支配されるので）、ＰＥＤＯＴおよびＬＥＰ濡れのための望ましい性質を分離させることができる。例えば、一般的に、バンクレジストはＬＥＰ溶媒に９０°より大きい濡れ角度を有する疎水性であるが、これは、例えば、バンク材料に対してＬＥＰの濡れ性を改良するために、９０度未満、６０°または３０°ですらよい。ＰＥＤＯＴ溶媒は棚の下を流れ、疎水性層によって留められるので、ＰＥＤＯＴ層を短絡するリスクは大きく減少する。ＰＥＤＯＴ溶媒（いくつかの極性を有する溶媒が使用される傾向があるので）の留めのための親水性の端部を提供するスペーサー層について一般的に言及されているが、より一般的には、露出されたスペーサー層端部に対する溶媒の良好な濡れは、例えば、１５°、１０°以下のような低い接触角により定義されるのが望ましいことが理解されよう。
上記の構造の実施態様に伴い、バンク層は通常の方向で基板に向かって先細りであり得（ウェルの側面が近づくにつれ基板に向かって薄くなる）、したがって、バンクはポジ型フォトレジストを使用して定義され得ることが理解されよう。
いくつかの好ましい実施態様において、この構造は、アクティブマトリックスディスプレイ画素のようなＯＬＥＤディスプレイデバイスの一部を構成する。この場合において、底面層は、一般的にＩＴＯのような透明アノード層、ＰＥＤＯＴのような導電性（正孔）輸送材料の第１層を含むウェル中に堆積される有機電子材料を含み、第１層上を、例えば、発光ポリマー、低分子材料、デンドリマーベースの材料などの発光材料の第２層が覆う。次いで、前記棚の下のくぼみは、有機電子材料（例えば、ＰＥＤＯＴ）の第１層で占められ、好ましくは実質的に完全にこの材料で占められ、第２の発光層は第１層を覆い、バンクを部分的に上昇することができる。他の実施態様において、発光層は棚の下にあり、第２のスペーサー層によってウェル端部に留められ、第２スペーサー層は、例えば、良好な濡れを提供するために発光層を堆積させるために使用される溶媒に応じて調整され得る。１つのこのような実施態様において、第１のスペーサー層はドープされない（アモルファス）シリコンを含み、第２のスペーサー層はドープされた（アモルファス）シリコンを含み、両者はアクティブマトリックスＴＦＴトランジスタの製造に使用され、したがって、ウェル端部で留まる堆積に便利である。
関連する側面において、本発明は基板上に有機電子デバイスを形成する方法を提供し、前記方法は、前記基板上に１または２以上の底面層を形成する工程、前記１または２以上の底面層上に１または２以上のスペーサー層を形成する工程、前記１または２以上のスペーサー層の上にバンク材料を堆積させる工程、前記基板をエッチングして底にくぼみを規定するアンダーカットされた棚を有するウェルを規定する工程、および有機電子材料を前記ウェルに堆積させる工程を含む。
好ましくは、前記エッチングは少なくとも部分的には自己整合（ｓｅｌｆ−ａｌｉｇｎｅｄ）エッチングを含む。この方法において、バンクを規定するために使用されるマスクはアンダーカットされた棚をエッチングしてスペーサー層を露出するために使用されることもでき、部分的自己整合（ｐａｒｔｉａｌｌｙ ｓｅｌｆ−ａｌｉｇｎｅｄ）デバイスにおいて棚層をエッチングするために使用される。
他の側面において、本発明は、有機電子デバイスの液滴堆積ベースの製造のための構造における液滴堆積ウェルの形成方法を提供する。前記方法は、基板上に親水性材料層を堆積させる工程、前記親水性材料層の上にバンク材料層を堆積させる工程、前記バンク材料層をパターニングして１または２以上の前記液滴堆積ウェルを形成するバンクを規定する工程、前記パターニングされたバンク材料層をレジストとして使用して自己整合プロセス中において前記親水性材料層をエッチングする工程を含む。
実施態様において、この方法は、１つはバンク材料について、もう１つは親水性（またはスペーサー）層についての２つの独立したマスク工程の必要性を省く。当業者は、一般的に、この方法が適用される基板は、ＩＴＯのような最初の透明導電体の下層を有するものが購入または用意されてきたことを理解する。本方法のいくつかの好ましい実施態様において、バンク材料は、レジスト、好ましくは、ポジ型レジストを含む。好ましくは、バンクはバンク材料の一層のみ（これは好ましくは疎水性である）および親水性材料（酸化物のような）の１層のみを有する。
本発明の方法の好ましい実施態様において、親水性材料は、誘電体材料、特にＳｉＯ２を有する。ただし、窒化シリコンおよびシリコン酸窒化物のような他の誘電体材料またはレジストも適用できる。他の実施態様において、親水性材料は、アルミニウム、クロムまたはモリクロムのような親水性金属を含む。このような実施態様において、例えば、前記金属は、アノードトラック抵抗を減らすためにＩＴＯ上に形成されたアノード金属であってもよい。この方法を用いて製造されたＯＬＥＤデバイスの実施態様において、前記金属は有機電子材料に、特にＰＥＤＯＴに向けられることができ、その後ウェル中に堆積される。しかしながら、前記金属が関係する材料（ＰＥＤＯＴ）のための不良な電子注入体（高い仕事関数を有する）である場合、これは、実質的に絶縁層として機能するのでこの接触はデバイスの十分な作動とならない。
自己整合エッチング工程においては、バンクレジストはマスクとして働くか、等方性または非等方性であり得る。好ましい実施態様において、エッチングはプラズマエッチングを含む。等方性エッチングは親水性層の下を切り取る（したがって、基板および上部バンク層の間のスペーサーとして働く）。非等方性エッチングは、バンクの端部（これは通常先細である）が終了する親水性層の端部をほぼ垂直下方に切除する。等方性エッチングの場合、ドライエッチング、特にプラズマガスエッチングが採用されることができ、これは下方切除内で自己整合し、下方切除の深さが制御される。あるいは、溶液エッチングを導入することができ、これによりエッチング液がある限りエッチングが続いて行われる。非等方性エッチングについては、ドライプラズマエッチングが好ましい。
前記デバイス構造のアンダーカットの実施態様については、親水性（スペーサー）層の幅は５００ｎｍ未満、例えば、５０ｎｍと２００ｎｍの間、およびいくつかの実施態様において約１００ｎｍであり得る。他の実施態様において、親水性層は（効果的な）絶縁を提供しバンク端部の底部での短絡を減らすのに役立つ場合（堆積された有機電子材料が溶媒乾燥効果のため、より薄くなる傾向にある場合）、親水性層はより薄くすることができ、例えば、１００ｎｍ、５０ｎｍ、１０ｎｍまたは５ｎｍ未満である。限界の厚さは、連続的な絶縁膜を形成する要望によって決まり、例えば、ＳｉＯ２では約２ｎｍである。非等方性エッチングは、下方切除を実質的に防止し、棚を残すために切り取られるバンク材料の量を減らすので、ウェルの底部で絶縁性の棚を形成する方法の実施態様として好ましい。
いくつかの特に好ましい実施態様においては、レジストストリッピング法、好ましくはＯ２プラズマアッシングのようなプラズマアッシング法がエッチングの後に行われる。これは、最も薄くなっている（先細り）バンクの底部の一部、すなわち、ウェルの底部に隣接する部分を取り除き（同時にバンクの全体の厚みを減らす）、ウェルの底部に隣接する親水性材料を露出させる。これは、バンク材料の穴を親水性層中のものより大きくなるように拡大させる。親水性材料層の露出部分は、前述したように、絶縁性のスペーサーとして働き、ウェルの底部の端部の短絡を防止するのに役立つ。特に、これは親水性ＰＥＤＯＴ溶液を引きつけ、これはこの材料の露出部分に効果的に付着し、このような堆積された材料の液滴の端部を留める。さらに、ＰＥＤＯＴ溶液はこのように閉じ込められるので、バンク材料の層の表面エネルギー特性は、発光ポリマー（ＬＥＰ）層のような後の材料の堆積層のために望まれる特性に向けて独立して調整され得る。バンクレジストの場合、例えば、これは、ＬＥＰの良好な閉じ込めのために、バンク材料をＣＦ４プラズマで処理して疎水性にすることによって行われ得る。（この「調整」は、わずかな「汚染効果」があるだけで、下層酸化物の親水性にほとんど影響を与えない。）あるいは、「テフロン化」またはフッ素化レジストが疎水性のバンク特性を達成するために導入され得る。したがって、この方法のこれらの実施態様は、大まかに言って、いわゆるＰＥＤＯＴおよびＬＥＰの溶液堆積の結合を切り離すための異なる望まれる表面エネルギー処理（親水性及び疎水性）を許容する。さらに、水中のいわゆるＰＥＤＯＴ溶液の高いバンク接触角は例えば９０〜１１０°であり、ＰＥＤＯＴをバンクから離れさせ、したがってこの材料を閉じ込めることを助ける。
したがって、他の側面において、本発明は、有機電子デバイスの液滴堆積ベースの製造のための構造における液滴堆積ウェルを形成する方法を提供し、この方法は、基板上に親水性材料の層を堆積させる工程、前記親水性材料の層の上にレジスト材料の層を堆積させる工程、前記レジスト材料の層をパターニングして前記液滴堆積ウェルの１または２以上を形成するバンクを規定する工程、前記親水性材料の層をパターニングして、前記１または２以上の液滴堆積ウェルの底部領域の少なくとも一部から前記親水性材料を除く工程、およびレジストストリッピング法を使用して前記液滴堆積ウェルの１または２以上を形成する前記バンクの底部に隣接する親水性材料の前記パターンニングされた層の上部表面の一部を露出する工程を含む。
実施態様において、バンクを超えて突き出し、下層ＩＴＯと同様の表面エネルギーを有する低部層の供給はコストおよび開口率に大きな影響を与えずに生産性と均一性を助けることが可能である。レジストストリッピング（アッシング）がなされるこの構造は自己整合プロセスで形成される必要はなく、例えば、２マスクプロセスを使用して形成されることができたはずである。
関連する側面において、本発明は上記の方法を使用して形成される有機電子デバイスを提供する。特に、このようなデバイスは、有機電子材料で満たされた複数の液滴堆積ウェルの下の親水性材料のパターニングされた層を有する基板を含み、前記液滴堆積ウェルの１または２以上を形成する前記バンクの底部に隣接する親水性材料の前記パターニング層の上部表面の一部は前記有機電子材料にさらされる。
さらに他の側面において、本発明は有機電子デバイス構造を提供し、前記構造は、基板、および前記基板により支持され、有機電子材料の溶媒ベースの堆積のためのウェルを規定するバンク層を含み、前記構造は、さらに、前記ウェルの内部端部および前記ウェルの底部にある平縁を規定するためにパターニングされる平縁層を含む。
好ましくは、前記平縁は、シリコンの酸化物および／または窒化物のような親水性材料を有する。前記平縁層は、前記デバイスの一部を形成するまたは前記装置に連結される薄膜トランジスタの酸化物層のような有機電子デバイスのいくつかの他の部分も形成する層を好都合に含むことができる。
１つの実施態様において、前記平縁は基板に向かって先細りする前記バンクの一部に横たわっている。他の実施態様において、１または２以上の層はパターニングされて前記ウェルの内側端部において階段を規定し、前記平縁は前記階段に隣接する。例えば、好ましい実施態様において、前記ウェルは、アノードまたはＩＴＯ層のような底部層を有し、また、階段層（これも、前記デバイスの既存の層を「再使用」して供給され得る）は、前記ウェルの内部端部に隣接する前記底部層において高さの階段的変化を提供するように前記底部層と前記基板の間に供給される。この場合、前記平縁は前記底部層におけるこの階段に接する。いくつかの実施態様において、２段は、２つ（またはそれ以上）の下側「階段」層を使用して前記底部層に規定され、前記ＩＴＯの下により高いスペーサー積層、したがって前記ウェルの端部での改良された溶媒の留めのための広い平縁領域を提供する。実施態様において、１または２以上の階段層は、１または２以上の金属層、ドープされていないシリコン層、ドープされたシリコン層および第２金属層を有し得る。これらの層は、例えば、ＯＬＥＤディスプレイデバイスの画素に連結された薄膜トランジスタのための既存の製造プロセスの一部として既に存在し得る。好ましくは、このようなデバイスにおいて、前記バンク層は、ポジ型フォトレジストを含み、従来どおり基板に向かって先細る。この場合の有機電子材料の堆積層は、導電性（正孔輸送）層およびこれを覆う発光層を有することができる。
他の側面において、本発明は、有機電子材料の溶媒ベースの堆積のための少なくとも１つのウェルを有する基板上の有機電子デバイスの形成方法を提供し、前記方法は、前記デバイスを形成するための前記有機電子材料の溶媒ベースの堆積の前に前記ウェルの内部端部の平縁を規定するために前記平縁層を堆積させ、非等方的にエッチングする工程を含む。
好ましくは、前記平縁材料は、有機電子材料を堆積させるために使用される単一の溶媒または溶媒の混合物で濡れるように選択または処理される。好ましくは、このような濡れは、前記平縁と前記溶媒または溶媒混合物との間の接触角として１５°未満、より好ましくは１０°未満を提供する。
本発明は、さらに、本発明の１つの側面の方法によって製造された有機電子デバイス、特に、アクティブまたはパッシブＯＬＥＤディスプレイデバイスを提供する。本発明のこれらおよび他の側面を、添付の図面を参照して単に例示としてさらに説明する。
図５を参照すると、これは、アクティブマトリックスＯＬＥＤディスプレイの画素のウェル５０２のための第１構造５００の垂直断面図および上面図を示す。ウェル５０２は基板５０６に向けて先細るバンク５０４によって規定され、その上を、前記画素のアノードを提供するＩＴＯ層５０８が覆う。ウェル５０２内には、ＰＥＤＯＴ層５１０が堆積され、その上を発光ポリマー（ＬＥＰ）層５１２が覆う。図５は、ＰＥＤＯＴおよびＬＥＰ層の堆積の前の構造の断面図も示す。
酸化物スペーサー層５１４はＩＴＯ層５１８の上、バンク層５０４の下に供給される。これは、前記ポジ型バンクフォトレジストのパターニングの後、従来の溶液またはドライ等方性エッチング法を使用してエッチングされる。このエッチングプロセスは、ウェル５０２の低い内部端部周辺の上に突き出る棚５１６（上面図における破線によって示される）をもたらし、堆積工程において溶解したＰＥＤＯＴを有する溶媒が流れ込むことができるくぼみを提供する。前記ＰＥＤＯＴ溶液は毛細管現象により前記くぼみに自然に流れ込むが、前記酸化物スペーサー５１４は親水性であるため、前記溶媒は前記棚５１６の下の層５１４の露出された内部端部にも付着する。実施態様におけるこれら２つの効果の結合が信頼性のあるＰＥＤＯＴ端部の厚さプロフィールを提供する。
ＰＥＤＯＴは、乾燥時に、このへこんだ端部に付着し続けるが、（疎水性の）バンクには残らない。ＰＥＤＯＴ溶液は親水性層５１４の露出された端部および／または前記くぼみの毛細管現象によって効果的に留まるので、バンクは、例えば、ＣＦ４により処理されることができ、ＰＥＤＯＴ溶液の要求から大きく独立したＬＥＰの堆積に特に適した表面（必要な程度まで疎水性にされる）を提供する。
単純な例の製造過程において、ＩＴＯで被覆された基板は任意の供給者から購入され、パターニングされ、次いで、二酸化シリコン、一酸化シリコンまたはシリコン酸窒化物のようなブランケット酸化物で被覆され、親水性層を提供する。このブランケット酸化物は、例えば、スピンオンガラスを含むことができる。次いで、ポジ型フォトレジスト層５０４がスピンコートされ、フォトリソグラフィーによってパターニングされる（露光、現像および洗浄）。次いで、追加のマスクを必要とせずに、くぼみが酸化物スペーサー層５１４の等方性エッチングバックによって形成される。このプロセスは、バンクが有効に前記酸化物層のエッチングマスクを供給するので、自己整合プロセスである。
図６は、図５の画素構造５００と一緒に、および／または後述する本発明の第１および第２の側面の他の実施態様と一緒に製造され得る底面ゲート型ＴＦＴ構造６００の垂直断面図を示す。図６において、図５と同じ番号は同じ構成要素を示す。この例において、基板はこの時点でＩＴＯによってパターニングされていないか、代わりに、第１の相対的に厚い金属層６０２はガラス基板５０６上に堆積され、パターニングされてＴＦＴのゲート金属を提供する。例えば、シリコン窒化物からなるゲート誘電体層６０４は、ゲート金属６０２上に堆積され、ドープされていないアモルファスシリコン層６０６およびドープされたアモルファスシリコン層６０８の堆積およびパターニングが続き、それぞれ、ＴＦＴのチャネルおよびドレイン／ソース領域を形成する。次いで、第２の金属層６１０が堆積され、パターニングされて、トランジスタおよび絶縁層６１２のためのソースおよびドレイン導電体を提供し、次いで、例えば、シリコン窒化物が前記構造上に堆積され、ソースおよびドレイン接続孔６１２ａがエッチングされる。次いで、ＩＴＯ層５０８が堆積されて前記ソースおよびドレイン電極への接続が形成され、これらを１または２以上の隣接する画素に結合する。従来の工程においては、このＩＴＯ層が、バンクフォトレジスト層５０４が堆積される前の最後の層であるが、このＴＦＴ構造が、例えば、図５の改良されたウェル構造と関連して使用されるとき前記バンク層５０４の堆積およびパターニング前に、前記ＩＴＯ層の上に追加の酸化物層（図６に示さない）が堆積される。
次に、図７を参照すると、これは、図５で例示した原理を採用するより典型的な「リアルライフ」ウェル構造を示す。
図７および続く図において、図５および図６の同じ番号は同じ構成要素を示す。
図７に示されたウェル構造７００の実施態様において、２つの下層シリコン窒化層（誘電体層６０４および絶縁体層６１２）が示されている。
図８は、棚が絶縁層６１２と第２金属層６１０の結合によって供給されるウェル構造８００の追加の実施態様を示す。前の２つの実施態様と異なり、この実施態様は単に部分的自己整合であり、さらに、いずれかのシリコン層の前にＩＴＯ層５０８の堆積を含む。これは、ＴＦＴ構造はただ画素のアクティブ領域に使用されるため、アクティブマトリックスディスプレイにおいて可能である。しかしながら、この実施態様において層の連続は異なるが、同じ一般的な原理が採用される。
概要において、シリコン６０６，６０８、金属６１０および窒化物６１２層はバンク端部内に配列され、次いで、前記金属端部の下にある前記シリコン層の等方性エッチングバックが導入されてこの構造を生成する（前記金属は、前記シリコン端部によって攻撃されないので）。金属および／または窒化物層は同時にパターニングされる。
ウェル構造８００において、前記棚の下のスペースは前の実施態様のそれより潜在的に深く、実施態様において（示されるように）、この深さはＰＥＤＯＴ層によって完全に満たされない可能性がある。このような場合も、電子発光層は棚の下に伸びる。ＰＥＤＯＴ層および電子発光層は、例えば、示されるドープされたおよびドープされないシリコン（共に親水性）のようなそれぞれ異なるスペーサー層に連結されていることが可能である。有機材料層の厚さは最大５００ｎｍであり得、ただし、厚さは、一般的により薄く、例えば、５０ｎｍ〜２００ｎｍであり、図８の実施態様において、棚の下のくぼみの全体高さは最大５００ｎｍ（またはこれ以上）であり得る。
次に、図９を参照すると、これは、シリコン堆積の前のＩＴＯ堆積と共に部分的自己整合エッチング工程を使用するウェル構造９００の他の実施態様を示す。概要において、シリコンおよび窒化物層がバンク端部に配列されて、次いで、シリコン層が窒化物端部の下で等方的にエッチングバックされる。これは、ドープされおよびドープされないシリコン層が異なる段階でエッチングされるため、ＴＦＴを組み込む構造において可能である。
図１０は、酸化物スペーサー層５１４がＩＴＯ層５０８の後に、ただし（シリコン窒化物）絶縁層６１２の前に堆積されるウェル構造１０００の他の実施態様を示す。この構造の形成は、くぼみが前記酸化物層の等方性エッチングバックによって形成されるので、部分的に自己整合される。ＰＥＤＯＴ溶液がくぼみに入り、親水性および／または毛細管現象によってウェルの端部に留まり、信頼性のあるＰＥＤＯＴ端部厚みプロフィールを提供するのを助ける。
次に、図１１を参照すると、これは、本発明の第２の側面のウェル構造１１００の第１の実施態様の垂直断面図（溶媒ベースの有機材料堆積の前および後）および上面図を示す。
再び、この実施態様およびこれに続くものにおいて、上記の層と同様の層は同じ番号によって示される。
図１１において、第１の金属層６０２がパターニングされて、その内側端部のすぐ外側のウェルの周囲に「画像フレーム」を提供する。これは、上に覆うＩＴＯ５０８における階段を形成する。次いで、ブランケット酸化物層が堆積されて、当業者に周知な態様で等方的に（垂直に）エッチングされ、垂直端部上の材料の平縁１１０２、１１０２ａを生成する。これら酸化物平縁は親水性材料を有し、および前記ウェルの端部にＰＥＤＯＴ含有溶媒を留めるのに役立つ（ただし、この溶媒は疎水性のバンク端部に乗り上げない傾向にある）。この疎水性のＣＦ４表面処理は、ＰＥＤＯＴ溶媒がバンク上に、たとえ上るとしてもほんの短い距離だけ上るので、ＰＥＤＯＴ堆積から大きく独立したＬＥＰ溶媒によって適用されることができる。バンク材料、処理および／またはＬＥＰ溶媒は、したがって、例えば、ＬＥＰ溶媒がバンクをある程度濡らし、示されるようにバンクを上るＬＥＰの尾を残すように調整され得る。図１１はバンク端部と平縁の正確な配置を示すが、実際にはこれはなくてもよいにしても、この構造は、バンク端部の配置において小さなばらつき（これは、特に先細りされたバンク端部で生じ得る）を許容することが理解されよう。
図１２は、本発明の第２の側面によるウェル構造１２００の第１の代替の実施態様を示す。図１１に示される実施態様のように、これはある程度理想化された構造を表す。再び、平縁１１０２が形成されるが、この場合、金属階段はＩＴＯ層５０８の下ではなく上を覆う。前と同様、平縁１１０２はウェル５０２の底部における内部端部の周辺の「画像フレーム」を提供する。図１２の実施態様における注意すべき特徴は、金属６０２とＬＥＰ層５１２の直接接触である。この配列は、仕事関数の相違のために金属とＬＥＰの間の直接接触領域から光が放射されないかまたはほとんどされないので、バンク配列に対する改良された頑丈さを提供する。金属６０２は、ＰＥＤＯＴのような正孔輸送層（存在する場合）と接触しないことでアノードとしてのその効果を減らすことがないものとし、および／または金属６０２およびＬＥＰ層の間の接触領域中で発光された光が見えないように実質的に不透明であるように十分厚いものとし、および／または低い仕事関数を有するものとする。不透明性のために、金属６０２は好ましくは３０ｎｍを超える厚さを有する（不透明性のために必要とされる正確な厚さは材料によって異なる）。
図１３は、平縁１１０２がウェルバンク層５０４の傾斜面を上るウェル構造１３００の第３の（理想的な）例を示す。構造１３００は、例えば、ポジ型バンクフォトレジスト層５０４がスピンコートされフォトリソグラフィーによりパターニングされた後に、スピンオンガラスのブランケット堆積により製造され得る。次いで、スピンオンガラスは、平縁を残してスピンオンガラスを除去する非等方性、好ましくはドライエッチングプロセスを使用して、ブランケット（マスク無し）エッチングされ得る。より一般的には、他の低温またはスピンオン材料が堆積され、続いて非等方性エッチングバックによりバンクレジスト端部の内部の親水性スペースを形成することができる。図１３の実施態様はより高い平縁の利点を有し、これによって改良された溶媒留めを潜在的に提供する。
図１４は、ウェル構造１４００の他の代替の実施態様であり、階段層は、この実施例では、シリコン窒化物絶縁層６１２の下、およびＩＴＯ層５０８の下に、ドープされないおよびドープされたアモルファスシリコン層６０６，６０８および第２金属層６１０を有する。ＩＴＯ層５０８の下にスペーサー堆積層を伴うこの構造は、潜在的により高い階段端部およびこれによってより広い平縁表面積および改良されたＰＥＤＯＴ−バンク分離を提供することができる。
図１５は、ウェル構造１５００の他の代替の実施態様であり、図１４に示されるものに似ているが、シリコン窒化物誘電体層６０４の下に、第１金属層６０２により供給された他の階段の追加を伴う、図１４に示された実施態様の層の同じ組合せにより形成される２段を有する。これは、ＩＴＯ層５０８の下により高いスペーサー堆積層およびこれによって平縁１１０２の潜在的により大きな表面積を提供する。
図１６は、ウェル構造１６００のさらに他の代替的な実施態様を示し、この構造において先細りバンク５０４端部の２つの代替的な相対的配置を示しており、配置の許容範囲の広さを示している。
図１６の構造において、ＩＴＯ層５０８が金属層の１つの上に堆積され、例示において、第１金属層６０２および次いで自己整合スペーサー平縁１１０２が（パターニングされた）ＩＴＯ層５０８の端部周辺に形成される。先細りバンク層５０４の端部は下部金属層に配置されるが、ＩＴＯ層５０８に正確に配置される必要がない。なぜなら、下層金属層６０２が露出されても、仕事関数の不適合により、形成されるダイオードは発光効率がよくないからである。したがって、図１６の構造１６００の画素の発光は本質的にＩＴＯ５０８の面積によって決まり、配置の許容範囲の広い構造を提供する。それにもかかわらず、前のように、平縁はＰＥＤＯＴ含有溶媒をウェルの側面の底部に向けて引っ張る効果を有する（および、これがＩＴＯを覆うので、濡れまたは、他の点ではバンク端部の程度は本質的に重要ではない。というのは、バンク端部の直近では実効的なデバイスは存在しないからである。）。
この原理は、いくつかの点で図１２の実施態様に類似している。ただし、この実施態様では、画素領域（の周囲）のいくつかは配置の許容範囲を広げるために実効的に費やされている。例示されるように、図１６における第１の実施態様において、金属は透明であるが、ＰＥＤＯＴと接触せず、したがって高仕事関数金属であり得る。図１６の第２の実施態様において、金属は透明で、バンクの配置ミスのためＰＥＤＯＴと接触されることがあり、これは、この実施態様における金属層は好ましくは低仕事関数を有し、ＰＥＤＯＴとの不適合を提供することを意味する。
図１７を参照すると、「インク液滴」堆積ウェルの底部の親水性材料の短く突き出た棚を有するデバイスを製造するために示されるように、これはＯＬＥＤデバイスの製造方法の実施態様を示す。この方法も、アンダーカットバンクを有するデバイスを製造するために、種々に有益である。
より詳細には、図１７ａ〜１７ｃはウェル構造１７００の製造における連続的な工程を示し、ここでは、前に採用した参照番号を使用し、ＯＬＥＤディスプレイの画素のためのウェル５０２は基板上のバンク５０４によって規定される。基板５０６はＩＴＯ５０８層を有し、画素のためのアノード接続を提供し、その上に酸化物スペーサー層５１４および次いでバンク材料（好ましくは従来の形でパターン形成されたポジ型フォトレジストなどの有機材料で形成される）が堆積されて、図１７ａに示されるように基板に対して傾くバンク５０４を形成する。
図１７ｂにおいて、ＳｉＯ２層５１４の非等方性ドライ（プラズマガス）エッチングはバンク５０４をマスクとして使用して行われ、自己整合エッチングマスク法を提供する。これは、図１７ｃに示されるように、前方に出た階段の製造の用意である。これは、バンク材料で規定されるものと実質的に同じ開口を生成する。あるいは、溶液（または、ドライ、プラズマ）等方性エッチングが行われ、酸化物層５１４の下部を切除し、図１７ｂに示される真直ぐな垂直な端部ではなく、図５に示されるような一般的なタイプの構造を製造することができる。他の代替において、溶液（またはドライ、プラズマ）等方性エッチングが行われ、次の工程で十分なバンク材料が除去されて、図１７ｃに示される突き出た階段を残すことができる。
図１７ｃはＯ２プラズマアッシングレジストストリップ工程後の構造を示し、この工程は、画素端部において薄くなることで短絡を生じないように、バンク５０４の厚さを減らして開口を広げ、示されるようにＳｉＯ２層５１４の端部を露出する。この工程は、酸化物および下層ＩＴＯを清浄化して十分濡れるようにし、ＰＥＤＯＴ溶液の堆積、これに続くＬＥＰ堆積の準備をする。
この方法の実施態様は、レジストバンク画素ウェルの端部における親水性作用を提供し、この作用を酸化物層に対する独立したマスクを使用しないで自己整合または部分的自己整合によって行うことを可能にする。さらに、もし端部（突き出た階段または下部切除）構造が、アルミニウムのような層の側面に形成されると、アノード接続が低仕事関数金属（通常、アノードはＩＴＯのような高仕事関数金属である）で形成されるときこのダイオード構造は非効率であるから、この層はアクティブ画素の自然な規定も提供することができる。この方法の実施態様は、標準のポジ型レジストが（画素バンク端部を横切るカソード金属化のための良好な階段被覆を維持するために）使用されるのを可能にする。したがって、ＬＥＰインクは、ＰＥＤＴ濡れおよびＬＥＰ濡れプロセスを分断しながら、表面エネルギー改変処理プロセス（例えば、前述したように、ＣＦ４プラズマ処理）に基づいて（場合によって）閉じ込められ得る。これは、表面調整工程がＬＥＰのために調整され（画素レジスト内における良好な閉じ込めを潜在的に可能にし）、一方、ＰＥＤＴ濡れは、自己整合された画素端部（突き出した階段または下層切除）構造の親水性または毛細管現象により強くまたは実質的に完全に頼るので、レジスト上のＰＥＤＴ接触角には敏感ではないことがある。
本発明の実施態様は、ポジ型バンクレジストの使用を可能にし、前述した構造上の利点、特に、画素端部にわたって不連続部なしに良好な金属カソード接続を形成すること、およびＰＥＤＯＴの分離された段階およびＬＥＰ（または他の発光材料）堆積のための構造（例えば、表面調整）の採用を容易化するためにＰＥＤＯＴおよびＬＥＰ濡れ工程を実質的に分離することを提供する。さらに、例えば、追加のマスク／パターニング工程の必要なく前述した構造の実施態様は自己整合または部分的自己整合工程を使用して製造されることができる。他の実施態様は、前記アノード接続が、例えば、４電子ボルト未満および／または介在する正孔輸送層なしの低仕事関数金属により形成されるとき、発光ダイオード構造の固有の非効率性の利点をとり配置の許容範囲の広さを達成する。大まかに言って、本発明の実施態様は、前記材料が堆積されるウェルの側面においてＰＥＤＯＴ（およびＬＥＰ）溶媒の濡れ／留めを容易化するための表面エネルギー関連技術に頼る。
上述したウェル構造は、溶液堆積有機電子デバイスの広い範囲に採用され得る。これらは、アクティブまたはパッシブマトリックス電子発光ディスプレイデバイス、または、例えば、いわゆるバンク層および／または有機電子材料の堆積のために準備されるデバイスのためのＴＦＴベースのアクティブマトリックス背板に組み込まれ得る。
言うまでもなく、当業者は他の効果的な代替例を思いつくであろう。本発明は上記の実施態様に限定されることはなく、添付の特許請求の範囲の精神と範囲内にある技術において当業者には自明な変更を含んでいることを理解されたい。
ＯＬＥＤデバイスの例の垂直断面図を示す。 ３色画素ＯＬＥＤディスプレイの一部の上面図を示す。 パッシブマトリックスＯＬＥＤデバイスの上面図を示す。 パッシブマトリックスＯＬＥＤデバイスの断面図を示す。 溶解した材料で満たされたＯＬＥＤディスプレイ基板のウェルの簡略断面図を示す。 乾燥した材料で満たされたＯＬＥＤディスプレイのウェルの簡略断面図を示す。 本発明の第１の側面の第１の実施態様の有機電子デバイス構造を示す。 本発明の側面を実施する製造並行構造に適した底面ゲート型薄膜トランジスタ（ＴＦＴ）構造を示す。 本発明の第１の側面の第２の実施態様の有機電子デバイス構造を示す。 本発明の第１の側面の第３の実施態様の有機電子デバイス構造を示す。 本発明の第１の側面の第４の実施態様の有機電子デバイス構造を示す。 本発明の第１の側面の第５の実施態様の有機電子デバイス構造を示す。 本発明の第２の側面の第１の実施態様の有機電子デバイス構造を示す。 本発明の第２の側面の第２の実施態様の有機電子デバイス構造を示す。 本発明の第２の側面の第３の実施態様の有機電子デバイス構造を示す。 本発明の第２の側面の第４の実施態様の有機電子デバイス構造を示す。 本発明の第２の側面の第５の実施態様の有機電子デバイス構造を示す。 本発明の第２の側面の第６の実施態様の有機電子デバイス構造を示す。 本発明の側面の実施態様の有機電子デバイスの製造を示す。 本発明の側面の実施態様の有機電子デバイスの製造を示す。 本発明の側面の実施態様の有機電子デバイスの製造を示す。
１００ ＯＬＥＤ
１０２ 基板
１０６ アノード層
１０８ 正孔輸送層
１１０ カソード層
１１２ バンク
１１４ ウェル
２００ アクティブマトリックス画素ＯＬＥＤディスプレイ
３００ 基板
３０２ カソード下層分離体
３０４ 領域
３０６ アノード層
３０８ ウェル
３１０ バンク
４００ 断面図
４０２ 溶解した材料
４０４ 固体薄膜
５００ 第１構造
５０２ ウェル
５０４ バンク
５０６ 基板
５０８ ＩＴＯ層
５１０ ＰＥＤＯＴ層
５１２ ＬＥＰ層
５１４ スペーサー
５１６ 棚
５１８ ＩＴＯ層
６００ 底面ゲート型ＴＦＴ
６０２ 金属材料層
６０４ 誘電体層
６０６ ドープされないアモルファスシリコン層
６０８ ドープされたアモルファスシリコン層
６１０ 第２金属層
１１０２ 平縁
１２００ ウェル構造
１３００ ウェル構造

Claims (14)

  1. 有機電子デバイス構造であって、前記構造は、
    基板、
    前記基板によって支持され、有機電子材料の溶媒ベースの堆積に適用されるウェルの底部を規定する底部層、
    前記基板上に形成された１または２以上のスペーサー層、
    前記ウェルの側面を規定するための前記スペーサー層上に形成されるバンク層、
    前記スペーサー層と前記バンク層の間に設けられた少なくとも１つの棚層を含み、
    前記１または２以上のスペーサー層および前記少なくとも１つの棚層は無機材料を含み、
    前記底部層に隣接する前記ウェルの側面の下層が切除されて前記基板上の棚を規定し、前記棚は前記有機電子材料を受け入れるくぼみを規定し、
    前記少なくとも１つの棚層は前記くぼみの上面を規定するとともに、前記１または２以上のスペーサー層は前記くぼみの側面を規定し、
    前記１または２以上のスペーサー層は前記少なくとも１つの棚層と前記基板の間の間隔を規定し、
    前記棚の前記下側は前記少なくとも１つの棚層によって規定されることを特徴とする有機電子デバイス構造。
  2. 前記棚の下側はほぼ水平であることを特徴とする請求項１に記載の有機電子デバイス構造。
  3. 前記少なくとも１つの棚層が誘電体層を含むことを特徴とする請求項１または２に記載の有機電子デバイス構造。
  4. 前記少なくとも１つの棚層が金属層を含むことを特徴とする請求項１ないし３のいずれかに記載の有機電子デバイス構造。
  5. 前記くぼみは、前記スペーサー層と前記有機電子材料の間の接続を可能にするように設定されていることを特徴とする請求項１ないし４のいずれかに記載の有機電子デバイス構造。
  6. 前記スペーサー層は親水性材料からなる請求項５に記載の有機電子デバイス構造。
  7. 前記スペーサー層はシリコンの酸化物および／または窒化物を含むことを特徴とする請求項６に記載の有機電子デバイス構造。
  8. 前記スペーサー層はドープされたまたはドープされないシリコンを含む請求項６に記載の有機電子デバイス構造。
  9. 前記バンク層の厚さは前記基板に向けて薄くなることを特徴とする請求項１ないし８のいずれかに記載の有機電子デバイス構造。
  10. 前記バンク層はポジ型フォトレジストを含む請求項１ないし９のいずれかに記載の有機電子デバイス構造。
  11. 前記底部層はアノード層を有し、前記有機電子材料は導電性材料の第１層および発光材料の第２層を含み、前記くぼみは導電性材料の前記第１層で占められていることを特徴とする請求項１ないし１０のいずれかに記載の有機電子デバイス構造を含むＯＬＥＤディスプレイデバイス。
  12. 基板上に有機電子デバイスを形成する方法であって、
    前記基板上に１または２以上の底部層を形成する工程、
    前記１または２以上の底部層の上に無機材料を含む１または２以上のスペーサー層を形成する工程、
    前記１または２以上のスペーサー層の上にバンク材料を堆積させる工程、
    前記１または２以上のスペーサー層と前記バンク材料との間に無機材料を含む少なくとも１つの棚層を堆積させる工程、
    前記バンク材料および前記１または２以上のスペーサー層をエッチングして、その底部にくぼみを規定する下層が切除された棚を有するウェルを規定する工程、および
    有機電子材料を前記ウェル中に堆積させる工程を含み、
    前記１または２以上のスペーサー層は前記少なくとも１つの棚層と前記基板の間の間隔を規定する、方法。
  13. 前記棚の下側はほぼ水平であることを特徴とする請求項１２に記載の方法。
  14. 前記エッチング工程は、前記バンク材料および前記前記１または２以上のスペーサー層の少なくとも部分的な自己整合（ｓｅｌｆ−ａｌｉｇｎｅｄ）エッチング工程を含み、前記バンク材料は、前記１または２以上のスペーサー層のエッチングマスクを供給する、ことを特徴とする請求項１２または１３に記載の方法。
JP2008527504A 2005-08-23 2006-08-22 有機電子デバイスの構造および製造方法 Active JP5183475B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB0517195.4 2005-08-23
GBGB0517195.4A GB0517195D0 (en) 2005-08-23 2005-08-23 Molecular electronic device structures and fabrication methods
GBGB0605128.8A GB0605128D0 (en) 2005-08-23 2006-03-15 Molecular electronic device structures and fabrication methods
GB0605128.8 2006-03-15
PCT/GB2006/003135 WO2007023272A1 (en) 2005-08-23 2006-08-22 Organic electronic device structures and fabrication methods

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011258870A Division JP5575094B2 (ja) 2005-08-23 2011-11-28 液滴堆積ウェルの形成方法、有機電子デバイス、有機電子デバイスの形成方法

Publications (3)

Publication Number Publication Date
JP2009506490A JP2009506490A (ja) 2009-02-12
JP2009506490A5 JP2009506490A5 (ja) 2010-11-25
JP5183475B2 true JP5183475B2 (ja) 2013-04-17

Family

ID=35098100

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008527504A Active JP5183475B2 (ja) 2005-08-23 2006-08-22 有機電子デバイスの構造および製造方法
JP2011258870A Active JP5575094B2 (ja) 2005-08-23 2011-11-28 液滴堆積ウェルの形成方法、有機電子デバイス、有機電子デバイスの形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011258870A Active JP5575094B2 (ja) 2005-08-23 2011-11-28 液滴堆積ウェルの形成方法、有機電子デバイス、有機電子デバイスの形成方法

Country Status (5)

Country Link
US (2) US8436528B2 (ja)
JP (2) JP5183475B2 (ja)
KR (2) KR101335852B1 (ja)
CN (1) CN101243553B (ja)
GB (4) GB0517195D0 (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0618698D0 (en) * 2006-09-22 2006-11-01 Cambridge Display Tech Ltd Molecular electronic device fabrication methods and structures
US20090058271A1 (en) * 2007-08-28 2009-03-05 Lg Electronics Inc. Organic light emitting device
EP2398083B1 (en) 2009-02-10 2018-06-13 Joled Inc. Light-emitting element, display device, and method for manufacturing light-emitting element
CN102272970B (zh) 2009-02-10 2014-12-10 松下电器产业株式会社 发光元件、具备发光元件的发光装置以及发光元件的制造方法
US8525407B2 (en) * 2009-06-24 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Light source and device having the same
JP5437736B2 (ja) 2009-08-19 2014-03-12 パナソニック株式会社 有機ｅｌ素子
CN101996951B (zh) * 2009-08-20 2013-09-11 中芯国际集成电路制造(上海)有限公司 非易失性存储器结构及其形成方法
KR101588899B1 (ko) * 2009-09-17 2016-01-27 엘지디스플레이 주식회사 유기전계발광표시장치
CN102097490A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102097383B (zh) * 2009-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
KR101643009B1 (ko) * 2009-12-22 2016-07-27 가부시키가이샤 제이올레드 표시 장치와 그 제조 방법
CN102110657A (zh) * 2009-12-29 2011-06-29 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102110658B (zh) * 2009-12-29 2013-07-17 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
US8603922B2 (en) * 2010-01-27 2013-12-10 Creator Technology B.V. Semiconductor device, display, electronic apparatus and method of manufacturing a semiconductor device
JP5330545B2 (ja) * 2010-07-05 2013-10-30 パナソニック株式会社 発光素子の製造方法
JP5624141B2 (ja) 2010-07-30 2014-11-12 パナソニック株式会社 有機ｅｌ素子
JP5677437B2 (ja) 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ素子
WO2012017490A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ素子、表示装置および発光装置
JP5612691B2 (ja) * 2010-08-06 2014-10-22 パナソニック株式会社 有機ｅｌ素子およびその製造方法
WO2012017499A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ素子
WO2012017502A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ素子およびその製造方法
WO2012017496A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 発光素子、発光素子を備えた発光装置および発光素子の製造方法
JP5677434B2 (ja) 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ素子
WO2012017501A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ素子およびその製造方法
JP5677432B2 (ja) * 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ素子、表示装置および発光装置
JP5677431B2 (ja) 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ素子、表示装置および発光装置
JP5543600B2 (ja) 2010-08-06 2014-07-09 パナソニック株式会社 発光素子、発光素子を備えた発光装置および発光素子の製造方法
JP5543599B2 (ja) 2010-08-06 2014-07-09 パナソニック株式会社 発光素子の製造方法
JP5658256B2 (ja) * 2010-08-06 2015-01-21 パナソニック株式会社 発光素子とその製造方法、および発光装置
WO2012017488A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 発光素子とその製造方法、および発光装置
WO2012049719A1 (ja) 2010-10-15 2012-04-19 パナソニック株式会社 有機発光パネルとその製造方法、および有機表示装置
CN102960067B (zh) 2010-10-15 2016-03-09 株式会社日本有机雷特显示器 有机发光面板及其制造方法以及有机显示装置
CN102960066B (zh) 2010-10-15 2015-09-30 株式会社日本有机雷特显示器 有机发光面板及其制造方法以及有机显示装置
JP5573616B2 (ja) 2010-11-12 2014-08-20 住友化学株式会社 表示装置
JP5418487B2 (ja) * 2010-12-16 2014-02-19 住友化学株式会社 表示装置
CN103283054B (zh) 2011-01-21 2015-12-16 株式会社日本有机雷特显示器 有机el元件
US8981361B2 (en) 2011-02-25 2015-03-17 Panasonic Corporation Organic electroluminescence display panel with tungsten oxide containing hole injection layer that electrically connects electrode to auxiliary wiring, and organic electroluminescence display device
GB201105582D0 (en) * 2011-04-01 2011-05-18 Cambridge Display Tech Ltd Organic light-emitting device and method
JPWO2012153445A1 (ja) 2011-05-11 2014-07-28 パナソニック株式会社 有機ｅｌ表示パネルおよび有機ｅｌ表示装置
KR20120128966A (ko) * 2011-05-18 2012-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101888941B1 (ko) * 2012-05-16 2018-08-16 엘지디스플레이 주식회사 표시장치 및 이의 제조 방법
KR102022123B1 (ko) * 2012-09-05 2019-09-17 리쿠아비스타 비.브이. 표시기판, 이의 제조방법 및 이를 포함하는 전기습윤 표시패널
JP6204012B2 (ja) * 2012-10-17 2017-09-27 株式会社半導体エネルギー研究所 発光装置
KR101427776B1 (ko) * 2013-01-23 2014-08-12 서울대학교산학협력단 준 면발광 수직형 유기발광 트랜지스터 및 그 제조 방법
CN103187434A (zh) * 2013-04-01 2013-07-03 京东方科技集团股份有限公司 有机电致发光器件及制备有机电致发光器件的方法
GB2514401B (en) * 2013-05-23 2017-08-23 Cambridge Display Tech Ltd Inkjet Devices
CN103337594B (zh) 2013-05-30 2016-02-10 京东方科技集团股份有限公司 一种oled基板和显示装置
KR102114314B1 (ko) * 2013-06-26 2020-05-25 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102038817B1 (ko) * 2013-06-28 2019-11-01 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
US8907438B1 (en) 2013-08-08 2014-12-09 The United States Of America As Represented By The Secretary Of The Army Semiconducting organic photovoltaic sensor
KR102076620B1 (ko) * 2013-09-24 2020-02-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조 방법
JP6059647B2 (ja) 2013-12-06 2017-01-11 双葉電子工業株式会社 有機エレクトロルミネッセンスデバイス及びその製造方法
KR102361967B1 (ko) * 2014-07-11 2022-02-11 엘지디스플레이 주식회사 유기전계발광 표시장치
KR102242078B1 (ko) 2014-08-05 2021-04-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN104167430B (zh) 2014-08-08 2017-04-05 京东方科技集团股份有限公司 一种有机电致发光显示面板、其制作方法及显示装置
KR20160104804A (ko) 2015-02-26 2016-09-06 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105140236B (zh) * 2015-07-31 2019-08-06 京东方科技集团股份有限公司 基板组件及其制备方法以及显示装置
CN105118929B (zh) * 2015-08-03 2018-01-02 京东方科技集团股份有限公司 电极结构和有机发光单元及其制造方法
KR102515628B1 (ko) * 2015-12-31 2023-03-29 엘지디스플레이 주식회사 유기 발광 표시 패널
KR102550322B1 (ko) 2016-03-22 2023-07-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112117318A (zh) * 2016-07-29 2020-12-22 京东方科技集团股份有限公司 Oled阵列基板及其制作方法、oled显示面板
CN106067478A (zh) * 2016-08-08 2016-11-02 深圳市华星光电技术有限公司 像素界定层的制作方法与oled器件的制作方法
JP2019525446A (ja) * 2016-08-26 2019-09-05 ナンジン テクノロジー コーポレーション リミテッド 発光素子の製造方法、発光素子及びハイブリッド発光素子
CN108074950B (zh) * 2016-11-11 2021-11-23 乐金显示有限公司 电致发光显示设备及其制造方法
CN106654052B (zh) * 2017-03-10 2018-11-30 江苏集萃有机光电技术研究所有限公司 有机发光二极管器件及其封装方法
CN108630728B (zh) * 2017-03-24 2020-07-28 京东方科技集团股份有限公司 像素界定层、有机电致发光器件及其制备方法和显示装置
JP6470477B1 (ja) * 2017-11-28 2019-02-13 堺ディスプレイプロダクト株式会社 有機ｅｌ発光素子及びその製造方法
CN109192886B (zh) * 2018-09-05 2021-01-22 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板及显示装置
CN110993646B (zh) * 2019-11-08 2022-07-12 深圳市华星光电半导体显示技术有限公司 Oled背板的制备方法及oled背板

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4539507A (en) 1983-03-25 1985-09-03 Eastman Kodak Company Organic electroluminescent devices having improved power conversion efficiencies
US5075241A (en) * 1988-01-29 1991-12-24 Texas Instruments Incorporated Method of forming a recessed contact bipolar transistor and field effect device
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
GB9317932D0 (en) 1993-08-26 1993-10-13 Cambridge Display Tech Ltd Electroluminescent devices
JP3813217B2 (ja) * 1995-03-13 2006-08-23 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルの製造方法
JP4142117B2 (ja) * 1995-10-06 2008-08-27 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネル及びその製造方法
US6037712A (en) * 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
JP3899566B2 (ja) 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
US6069443A (en) * 1997-06-23 2000-05-30 Fed Corporation Passive matrix OLED display
JP4963754B2 (ja) 1997-10-23 2012-06-27 イシス イノベイション リミテッド 光放射デンドリマー及び光放射装置
JPH11212483A (ja) 1998-01-27 1999-08-06 Seiko Epson Corp 液晶表示装置
JPH11212493A (ja) * 1998-01-29 1999-08-06 Sharp Corp 発光表示装置
GB9805476D0 (en) 1998-03-13 1998-05-13 Cambridge Display Tech Ltd Electroluminescent devices
JP3328297B2 (ja) 1998-03-17 2002-09-24 セイコーエプソン株式会社 表示装置の製造方法
JP3646510B2 (ja) * 1998-03-18 2005-05-11 セイコーエプソン株式会社 薄膜形成方法、表示装置およびカラーフィルタ
JP3951445B2 (ja) * 1998-05-15 2007-08-01 セイコーエプソン株式会社 有機ｅｌ素子、表示装置、光学装置、有機ｅｌ素子の製造方法、表示装置の製造方法、および光学装置の製造方法
EP1083775B1 (en) * 1999-03-29 2010-10-13 Seiko Epson Corporation Composition comprising an organic electroluminescent material
GB9920543D0 (en) 1999-08-31 1999-11-03 Cambridge Display Tech Ltd A formulation for depositing a light-emitting polymer layer
EP1153445B1 (en) 1999-11-29 2012-05-02 TPO Displays Corp. Method of manufacturing an organic electroluminescent device
ATE282077T1 (de) 2000-08-30 2004-11-15 Cambridge Display Tech Ltd Formulierung zur ablagerung einer konjugierten polymerschicht
JP3628997B2 (ja) * 2000-11-27 2005-03-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法
GB0104177D0 (en) 2001-02-20 2001-04-11 Isis Innovation Aryl-aryl dendrimers
WO2002091470A1 (en) * 2001-05-03 2002-11-14 Koninklijke Philips Electronics N.V. Electroluminescent device
US6963169B2 (en) * 2001-11-13 2005-11-08 Kuan-Chang Peng Organic electro-luminescence device
JP3823916B2 (ja) * 2001-12-18 2006-09-20 セイコーエプソン株式会社 表示装置及び電子機器並びに表示装置の製造方法
JP3705264B2 (ja) * 2001-12-18 2005-10-12 セイコーエプソン株式会社 表示装置及び電子機器
GB0207134D0 (en) 2002-03-27 2002-05-08 Cambridge Display Tech Ltd Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained
DE10228103A1 (de) 2002-06-24 2004-01-15 Bayer Cropscience Ag Fungizide Wirkstoffkombinationen
JP2004071432A (ja) 2002-08-08 2004-03-04 Dainippon Printing Co Ltd パターン形成体およびその製造方法
US7307381B2 (en) 2002-07-31 2007-12-11 Dai Nippon Printing Co., Ltd. Electroluminescent display and process for producing the same
KR101061882B1 (ko) 2002-09-11 2011-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법
JP2004127933A (ja) * 2002-09-11 2004-04-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
GB0227778D0 (en) 2002-11-28 2003-01-08 Cambridge Display Tech Ltd Droplet-deposition related methods and apparatus
US7563748B2 (en) 2003-06-23 2009-07-21 Cognis Ip Management Gmbh Alcohol alkoxylate carriers for pesticide active ingredients
JP2005044577A (ja) 2003-07-25 2005-02-17 Dainippon Printing Co Ltd パターン形成体
US7132788B2 (en) * 2003-09-09 2006-11-07 Osram Opto Semiconductors Gmbh Optimal bank shapes for inkjet printing
JP4317113B2 (ja) * 2003-10-30 2009-08-19 三星モバイルディスプレイ株式會社 平板表示装置の製造方法
JP3915806B2 (ja) 2003-11-11 2007-05-16 セイコーエプソン株式会社 電気光学装置および電子機器
JP2005158494A (ja) * 2003-11-26 2005-06-16 Seiko Epson Corp 薄膜の形成方法、電気光学装置の製造方法及び電気光学装置並びに電子機器
KR100549984B1 (ko) * 2003-12-29 2006-02-07 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR20050068860A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 듀얼 플레이트 유기전계 발광소자용 상부기판 및 그의제조방법
JP2005222776A (ja) * 2004-02-04 2005-08-18 Seiko Epson Corp 有機エレクトロルミネセンス装置及びその製造方法、有機エレクトロルミネセンス装置製造用基板、並びに電子機器
GB0402559D0 (en) 2004-02-05 2004-03-10 Cambridge Display Tech Ltd Molecular electronic device fabrication methods and structures
US7276453B2 (en) * 2004-08-10 2007-10-02 E.I. Du Pont De Nemours And Company Methods for forming an undercut region and electronic devices incorporating the same
JP2006179213A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp パターン形成基板、電気光学装置及び電気光学装置の製造方法

Also Published As

Publication number Publication date
JP2009506490A (ja) 2009-02-12
GB2500361B (en) 2014-06-11
GB2507203A (en) 2014-04-23
GB2500361A (en) 2013-09-25
GB0517195D0 (en) 2005-09-28
JP5575094B2 (ja) 2014-08-20
GB0803371D0 (en) 2013-09-04
KR101335852B1 (ko) 2013-12-02
US20090115318A1 (en) 2009-05-07
CN101243553A (zh) 2008-08-13
US8836214B2 (en) 2014-09-16
US8436528B2 (en) 2013-05-07
CN101243553B (zh) 2011-12-21
GB201322071D0 (en) 2014-01-29
KR20080040772A (ko) 2008-05-08
KR101431408B1 (ko) 2014-08-18
GB0605128D0 (en) 2006-04-26
JP2012043813A (ja) 2012-03-01
KR20130079634A (ko) 2013-07-10
US20130277649A1 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
JP5183475B2 (ja) 有機電子デバイスの構造および製造方法
JP2009506490A5 (ja)
WO2007023272A1 (en) Organic electronic device structures and fabrication methods
JP5421778B2 (ja) 分子電子素子の製造方法及び構造体
US7695759B2 (en) Display device and manufacturing method thereof
US7892059B2 (en) Manufacturing method for organic electroluminescent display device including etching partition wall after imparting lyophilicity to partion wall and pixel electrode
US20080095981A1 (en) Molecular Electronic Device Fabrication Methods and Structures
US20060099731A1 (en) Method of patterning a functional material on to a substrate
KR101160840B1 (ko) 디스플레이 장치와 그 제조방법
JP2007533091A (ja) 基板に機能材料をパターン形成する方法
JP2008059981A (ja) 表示装置及びその製造方法
JP4935599B2 (ja) 表示装置の製造方法
KR100601371B1 (ko) 유기 전계발광 표시 소자 및 이의 형성 방법
JP2005322469A (ja) 電気光学装置及びその製造方法、並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090624

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20101001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110825

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110926

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111028

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121011

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130115

R150 Certificate of patent or registration of utility model

Ref document number: 5183475

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees