JP5153099B2 - 半導体素子埋め込み支持板の積層構造 - Google Patents

半導体素子埋め込み支持板の積層構造 Download PDF

Info

Publication number
JP5153099B2
JP5153099B2 JP2006215065A JP2006215065A JP5153099B2 JP 5153099 B2 JP5153099 B2 JP 5153099B2 JP 2006215065 A JP2006215065 A JP 2006215065A JP 2006215065 A JP2006215065 A JP 2006215065A JP 5153099 B2 JP5153099 B2 JP 5153099B2
Authority
JP
Japan
Prior art keywords
support plate
semiconductor element
dielectric layer
circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006215065A
Other languages
English (en)
Other versions
JP2007053360A (ja
Inventor
詩 濱 許
Original Assignee
欣興電子股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股▲分▼有限公司 filed Critical 欣興電子股▲分▼有限公司
Publication of JP2007053360A publication Critical patent/JP2007053360A/ja
Application granted granted Critical
Publication of JP5153099B2 publication Critical patent/JP5153099B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/043—Stacked PCBs with their backs attached to each other without electrical connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Description

本発明は、半導体素子埋め込み支持板の積層構造に関し、特に半導体素子を支持板に埋め込ませておき、さらに該支持板を積層させる構造に関する。
電子産業のめざましい発展に伴い、半導体パッケージの高集積度（ｉｎｔｅｇｒａｔｉｏｎ）および微細化（ｍｉｎｉａｔｕｒｉｚａｔｉｏｎ）への要求を満足させるために、電子製品に対する研究開発も多機能、高性能を目指すようになっている。また、電子製品の小型化、大容量化および高速化の趨勢を背景として、半導体パッケージの個別の性能や容量を向上させるために、従来では、半導体パッケージとしてマルチチップモジュール化（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ；ＭＣＭ）が採用され、このようなパッケージがパッケージ全体の体積を縮小し電気的性能を向上できるため、パッケージの主流となっており、これは単一パッケージであるチップキャリアに少なくとも２つの半導体チップ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｃｈｉｐ）が搭載され、各半導体チップとキャリアとがスタック（ｓｔａｃｋ）方式により接合されるものであり、このスタック型チップパッケージ構造はすでにアメリカ特許第６，７９８，０４９号（特許文献１）に開示されている。
図１は、上記特許文献１に開示されているＣＤＢＧＡパッケージの断面を模式的に示す。該図１に示すように、回路層１１を有する回路板１０に開口１０１が形成され、該回路板１０の少なくとも１面に電気接続パッド１１ａおよびボンディングパッド１１ｂ（ｂｏｎｄｉｎｇ ｐａｄ）を有する回路層１１が形成され、積層された半導体チップ１２１、１２２が該開口１０１内に結合され、該半導体チップ１２１、１２２の間は、ボンディング層１３（ｂｏｎｄｉｎｇ ｌａｙｅｒ）により電気的に接続され、また、該半導体チップ１２２は、金線の導電装置１４により回路層１１のボンディングパッド１１ｂに電気的に接続され、封止樹脂１５が回路板１０の開口１０１に充填されて、半導体チップ１２１、１２２および導電装置１４が被覆され、且つ該回路板の回路層１１に絶縁保護層１６が形成され、該絶縁保護層１６に複数の開口１６ａが形成されることにより該電気接続パッド１１ａが露出され、該絶縁保護層１６の開口１６ａに例えば半田ボールである導電素子１７が形成され、パッケージ製造工程が完了する。
アメリカ特許第６，７９８，０４９号
しかしながら、特許文献１に開示されたパッケージでは、その積層された半導体チップ１２１、１２２は、ワイヤボンド（ｗｉｒｅ ｂｏｎｄ）により回路層１１に電気的に接続され、ワイヤボンディングによる構造では、ループの高さによりパッケージの高さが増加しているため、軽薄短小化の目的を達成することが難しい。また、半導体チップ１２１、１２２の間は、チップレベルで接続されたボンディング層１３により電気的接続が行われる必要があり、即ちチップメーカーにおいて電気的接続の積層製造工程が行われたうえで、パッケージメーカーに送られてパッケージングが行われなければならないため、製造工程が煩雑となり、製造コストが増大している。
また、積層方式により電気的性能およびモジュール化機能を増加させた方式では、それをさらに向上させるためには、再び積層を行う必要があり、パッケージの厚さが増大するのみならず、回路層１１の複雑度が増加し、回路層１１のボンディングパッド１１ｂの数量を増加させる必要もある。制限されたまたは一定の使用面積内で回路密度およびボンディングパッド１１ｂの数量を増加させるためには、半導体チップ１２１、１２２が搭載さ
れた回路板において、回路が微細化されていなければならず、パッケージの軽薄短小化の要求を満たすこともできない。回路の微細化による回路板面積の縮小はその効果が限られ、電気的性能およびモジュール化機能を向上させるために半導体チップ１２１、１２２を直接積層させることについても、積層されるチップの数量が限られているため、連続的に拡充増加させることができず、パッケージの軽薄短小化の目的を達成することが難しい。
そのため、マルチチップモジュールが多層回路板に搭載される密度を向上させるために、半導体チップが多層回路板に搭載される面積を減少させ、さらにはパッケージ体積を縮小させ、記憶容量を増加させることは、回路板業界において解決すべき極めて重要な課題となっている。
そこで、以上のとおりの事情に鑑み、本発明は、半導体チップを支持板に埋め込ませモジュール化構造とすることができる半導体素子埋め込み支持板の積層構造を提供することを課題とする。
また、より好ましい組み合わせや変更の自由度をもたせるために、半導体素子の数量を必要に応じて自由に変更することができる半導体素子埋め込み支持板の積層構造を提供することを課題とする。さらにまた、モジュール化の体積を縮小することができる半導体素子埋め込み支持板の積層構造を提供することを課題とする。
上記の課題を解決するために、本発明に係る半導体素子埋め込み支持板の積層構造の１つの態様では、少なくとも１つの開口がそれぞれ形成され、接続層により一体に積層されている２つの支持板と、それらの支持板の開口内にそれぞれ固設され、複数の電極パッドを有するアクティブ面および該アクティブ面に対向する非アクティブ面を含む少なくとも２つの半導体素子と、該半導体素子のアクティブ面および支持板の表面に形成され、該電極パッドに対応する部位に少なくとも１つの貫通孔が形成されている少なくとも１つの誘電層と、該誘電層の貫通孔に形成され、該誘電層の表面に形成された少なくとも１つの回路層を該半導体素子の電極パッドに電気的に接続している少なくとも１つの導電構造と、を備えている。
それらの支持板の間は、接続層により積層されることにより、モジュール化構造が構成され、必要に応じて異なる半導体素子および数量に変更し組み合わせることができ、それによって、異なる変更に対する使用上の要求を満たし、より好ましい組み合わせや変更の自由度が得られる。
半導体素子が支持板の開口に搭載されたうえで該支持板が積層され、そして該半導体素子のアクティブ面および支持板の表面に誘電層、回路層および導電構造が形成され、且つ該導電構造が該半導体素子の電極パッドに電気的に接続されることにより、積層するモジュール化構造を形成し、従来のような直接積層することによる厚さの増加や、ワイヤボンディングの欠点を回避することができるため、体積が縮小され、軽薄短小化の目的を達成することができる。
また、該誘電層、回路層、接続層および少なくとも２つの支持板に少なくとも１つのめっきスルーホール（ＰＴＨ）を貫通させることで、少なくとも２つの支持板における半導体素子が回路層およびめっきスルーホールにより電気的に接続される。
また、本発明の他の態様としては、該誘電層、回路層の表面に回路ビルドアップ構造が形成され、該回路ビルドアップ構造に複数の導電構造が形成されることにより該回路層に電気的に接続され、該回路ビルドアップ構造の表面に接続パッドが形成されており、また
、該回路ビルドアップ構造の表面にソルダーレジスト層が形成され、該ソルダーレジスト層の表面に複数の開口が形成され、回路ビルドアップ構造の接続パッドが露出され、該ソルダーレジスト層の開口に該接続パッドに電気的に接続される導電素子が形成されることにより、半導体素子が支持板に封止される回路板構造が構成されている。
ここで、該回路ビルドアップ構造は、誘電層、該誘電層に積層されている回路層、および該誘電層に形成されている導電性を有するブラインドビアを備えている。
該半導体素子が支持板に埋め込まれ、半導体素子のアクティブ面および支持板の表面に誘電層、回路層および該半導体素子に電気的に接続される電極パッドが形成されることにより、モジュール化構造が形成され、その上に回路ビルドアップ構造が形成されるため、使用上の要求に応じて自由に組み合わせを変えて、必要とする記憶容量を構成することができる。
以下、特定の実施例に基づいて本発明の実施形態を説明するものであり、この技術分野に精通した者は本発明のその他の利点や効果を明細書に記載の内容から容易に理解することができる。本発明は、その他の異なる実施例によって実施や応用をしたり、明細書に記載の内容も異なる観点や応用に基づき、本発明の要旨を逸脱しない範囲で様々な修飾や変更が可能であり、そうした修飾や変更は本発明の請求範囲に入るものである。
以下の実施例は、本発明の観点をさらに詳しく説明する。ただし、本発明の請求範囲はこれらの実施例に限定されるものではない。
［第１の実施形態］
図２-Ａ〜図２-Ｃは、本発明に係る半導体素子埋め込み支持板の積層構造の断面を模式的に示す。
図２-Ａに示すように、少なくとも２つの支持板２１が第１の表面２１ａおよび第２の
表面２１ｂを有し、該支持板２１に第１および第２の表面２１ａ、２１ｂを貫通させる少なくとも１つの開口２１ｃが形成され、該支持板２１は、絶縁板または回路を有する回路板であり、それらの開口２１ｃ内に少なくとも１つの半導体素子２２が搭載され、接着材料（図示せず）により半導体素子２２が支持板２１の開口２１ｃ内に固着されている。該半導体素子２２は、例えば能動素子および受動素子のいずれか一つまたはそれらの組み合わせからなり、該能動素子は例えばメモリであり、該受動素子は例えば抵抗器、キャパシターまたはインダクター等の電子素子である。該半導体素子２２は、アクティブ面２２ａおよびそれに対向する非アクティブ面２２ｂを有し、該アクティブ面２２ａに複数の電極パッド２２ｃが設けられ、それらの半導体素子２２のアクティブ面２２ａが同一の方向に同一の支持板２１の開口２１ｃに固着されている。
図２-Ｂに示すように、該半導体素子２２のアクティブ面２２ａおよび支持板２１の第
１の表面２１ａに誘電層２３が形成され、該誘電層２３の表面に回路層２４が形成され、該回路層２４は、誘電層２３に形成される導電構造２４ａを有し、該導電構造２４ａは、該半導体素子２２の電極パッド２２ｃに電気的に接続されている。
図２-Ｃおよび図２-Ｄに示すように、半導体素子２２が埋め込まれた少なくとも２つの支持板２１の間は、接続層２５により積層され、該接続層２５は例えば、有機接着層であり、これにより、図２-Ｃに示すように、それらの支持板２１は、第２の表面２１ｂが他
の支持板２１の第２の表面２１ｂに対向して積層され、すなわち上下が逆の方向になるように（反対側に）、一体に積層されてもよく、また、該支持板２１は、第１の表面２１ａが他の支持板２１の第１の表面２１ａに対向して積層され、すなわち上下が逆の方向になるように（反対側に）一体に積層されてもよく（図示せず）、また、図２-Ｄに示すよう
に、それらの支持板２１は、第１の表面２１ａの誘電層２３および回路層２４が他の支持板の第２の表面２１ｂに対向して積層され、すなわち上下が同一方向になるように（同じ側に）積層されてもよく、該誘電層２３、回路層２４、接続層２５および２つの支持板２１を、少なくとも１つのめっきスルーホール２６により貫通させ、該めっきスルーホール２６が回路層２４に電気的に接続され、支持板２１に埋め込まれたそれらの半導体素子２２の間が電気的に接続されようになり、モジュール化構造を成している。
該半導体素子２２は支持板２１の開口２１ｃに埋め込まれ、支持板２１には複数の半導体素子２２を埋め込むことができるため、支持板２１に搭載される半導体素子２２の数量を増加させ、その記憶容量を増加させることができる。また、該半導体素子２２のアクティブ面２２ａおよび支持板２１の第１の表面２１ａに誘電層２３および導電構造２４ａを有する回路層２４がさらに形成され、該導電構造２４ａが該半導体素子２２の電極パッド２２ｃに電気的に接続され、少なくとも２つの支持板２１が接続層２５により一体に積層され、めっきスルーホール２６によりそれらの回路層２４に接続されることにより、より多くの半導体素子２２が電気的に接続され、全体の体積が縮小され、従来のようなチップの直接積層またはワイヤンディングにおける欠点を回避できる。
また、半導体素子２２が支持板２１に埋め込まれたうえで該支持板２１が積層されることにより、必要に応じて異なる組み合わせや変更を行うことができ、異なる使用上の要求に応えることが可能となり、より好ましい変更の自由度が得られる。
［第２の実施形態］
図３-Ａ〜図３-Ｂは、本発明に係る半導体素子埋め込み支持板の積層構造のもう一つの実施形態の断面を模式的に示す。第１の実施形態と異なる点は、該半導体素子のアクティブ面が同一支持板内において異なる方向で支持板の開口に埋め込まれる点である。
図３-Ａに示すように、該支持板３１の複数の開口３１ｃに半導体素子３２がそれぞれ
搭載され、この半導体素子３２が接着材料（図示せず）により支持板３１の開口３１ｃ内に固着され、該半導体素子３２のアクティブ面３２ａが支持板３１の第１の表面３１ａおよび第２の表面３１ｂに選択的に形成されることにより、該支持板３１の第１の表面および第２の表面３１ａ、３１ｂがそれぞれ半導体素子３２のアクティブ面３２ａを有している。
図３-Ｂに示すように、該支持板３１の第１および第２の表面３１ａ、３１ｂに誘電層
３３および導電構造３４ａを有する回路層３４がそれぞれ形成され、該導電構造３４ａが該半導体素子３２の電極パッド３２ｂに電気的に接続されることにより、該支持板３１の上下両面のそれぞれが回路層３４を有し、回路が支持板３１の両面に分散するようになっている。
該両面に回路を有する支持板３１が必要に応じて積層され、めっきスルーホール３６により各層の回路層３４を接続することにより、半導体素子３２の電気的接続の数量、電気的性能またはモジュール化機能を向上させるとともに、全体体積の縮小による軽薄短小化が図られ、組み合わせや変更の自由度が増し、異なる使用上の要求に応えられるようになっている。
［第３の実施形態］
図４-Ａおよび図４-Ｂは、本発明に係る半導体素子埋め込み支持板の積層構造のさらにもう一つの実施形態の断面を模式的に示す。前記実施形態と異なる点は該支持板４１の開口４１ｃが貫通されておらず、且つ該開口４１ｃの方向が支持板４１の第１の表面４１ａまたは第２の表面４１ｂに選択的に形成される点であり、該開口４１ｃ内に半導体素子４２が搭載されることにより、該半導体素子４２のアクティブ面４２ａを全て同一の方向または異なる方向に向けることができ、また、半導体素子４２のアクティブ面４２ａおよび支持板４１の表面に誘電層４３および導電構造４４ａを有する回路層４４が形成され、該導電構造４４ａが該半導体素子４２の電極パッド４２ｂに電気的に接続されることにより
、同様に全体体積の縮小による軽薄短小化が図られ、組み合わせや変更の自由度が増し、異なる使用上の要求に応えられるようになっている。
［第４の実施形態］
図５-Ａ〜図５-Ｃは、本発明に係る半導体素子埋め込み支持板の積層構造のさらに別の実施形態の断面を模式的に示す。前記の実施形態と異なる点は、該支持板の開口が貫通されておらず且つ支持板の第１の表面および第２の表面に選択的に形成される点である。
図５-Ａに示すように、少なくとも支持板５１の異なる表面のそれぞれに少なくとも１
つの貫通しない開口５１ｃが形成され、該開口５１ｃの開口方向が支持板５１の第１の表面５１ａおよび第２の表面５１ｂに選択的に形成され、該開口５１ｃ内に半導体素子５２が搭載され、該半導体素子５２の電極パッド５２ｂを有するアクティブ面５２ａが該支持板５１の開口５１ｃの外に露出されるように開口内に固着されることにより、該支持板５１の上下両面がいずれも半導体素子５２のアクティブ面５２ａを有する。
図５-Ｂに示すように、該支持板５１の第１および第２の表面５１ａ、５１ｂおよび該
半導体素子５２のアクティブ面５２ａのそれぞれに誘電層５３が形成され、該誘電層５３の表面に回路層５４が形成される。該回路層５４は誘電層５３に形成された導電構造５４ａを有し、該導電構造５４ａが該半導体素子５２の電極パッド５２ｂに電気的に接続されることにより、該支持板５１の第１および第２の表面５１ａ、５１ｂが回路層５４に接続される。
図５-Ｃおよび図５-Ｄに示すように、半導体素子５２が埋め込まれた少なくとも２つの支持板５１が接続層５５により積層され、それらの支持板５１は、第１の表面５１ａが他の支持板５１の第２の表面５１ｂに対向して積層され、すなわち上下が同一方向になるように積層されてもよく（図５-Ｃに示す）、また、該支持板５１は、第２の表面５１ｂが
他の支持板５１の第２の表面５１ｂに対向して積層され、すなわち上下が逆の方向になるように積層されてもよく（図５-Ｄに示す）、且つ該誘電層５３、回路層５４、接続層５
５および少なくとも２つの支持板５１を少なくとも１つのめっきスルーホール５６により貫通させ、該めっきスルーホール５６によりそれぞれの回路層５４が接続されることにより、支持板５１に埋め込まれたそれらの半導体素子５２の間が電気的に接続されてモジュール化構造を成している。
［第５の実施形態］
図６は、本発明に係る半導体素子埋め込み支持板の積層構造のさらにまた別の実施形態の断面を模式的に示す。支持板６１に開口６１ａが設けられ、該開口６１ａに半導体素子６２が埋め込まれ、該半導体素子６２のアクティブ面６２ａおよび支持板６１の表面に誘電層６３が形成され、該誘電層６３の表面に導電構造６４ａを有する回路層６４が形成され、該導電構造６４ａが該半導体素子６２の電極パッド６２ｂに電気的に接続され、少なくとも１つの接続層６５により支持板６１が積層され、少なくとも１つのめっきスルーホール６６により該回路層６４が電気的に接続される。図に示す構造は説明のためのものであり、この実施形態に限定されるものではなく、上述の各タイプの積層構造であってよい。
また、該回路層６４および誘電層６３の表面に少なくとも回路ビルドアップ構造６７が形成され、該回路ビルドアップ構造６７は、誘電層６７ａ、該誘電層６７ａに積層されている回路層６７ｂ、および該誘電層６７ａに形成されている導電性を有するブラインドビア６７ｃからなり、該導電性を有するブラインドビア６７ｃが該回路層６４に電気的に接続され、該回路ビルドアップ構造６７の表面にソルダーレジスト層６８が設けられ、該ソルダーレジスト層６８の表面の該積層構造の縁部に対応する位置に少なくとも１つの開口６８ａが設けられ、該回路ビルドアップ構造６７の回路層６７ｂが、外部の導電素子（図示せず）に接続される電気接続パッド６７ｄとして露出される。
該半導体素子６２が支持板６１の開口６１ａに埋め込まれ、該半導体素子６２のアクティブ面６２ａおよび支持板６１の表面に誘電層６３および回路層６４が形成されたうえで、積層されてめっきスルーホール６６により接続されモジュール化構造を形成し、その上に回路ビルドアップ構造６７が形成されることによって、半導体素子６２を支持板６１の中に封止することができ、従来必要とされてきたワイヤボンディングおよび樹脂封止工程を省略することができるため、コストを抑えることが可能となり、また、半導体素子６２を直接支持板６１に埋め込ませることによって、全体の体積を縮小させることができ、軽薄短小化の目的を達成することができる。
本発明に係る半導体素子埋め込み支持板の積層構造は、半導体素子を支持板の開口に搭載させたうえで該支持板を積層させ、そして該半導体素子のアクティブ面および支持板の表面に誘電層、回路層および導電構造が形成され、該導電構造が該半導体素子の電極パッドに電気的に接続され、積層されたモジュール化構造を形成しているため、従来のように直接積層することによって厚さが増加し、ワイヤボンディングおよびパッケージングによって体積の縮小を図れないという欠点を回避することができる。また、該誘電層、回路層、接続層および少なくとも２つの支持板をめっきスルーホールにより貫通させ、少なくとも２つの支持板における半導体素子を回路層およびめっきスルーホールにより電気的に接続することにより、その記憶容量を増大させ、使用上の要求に応じて自由に組み合わせを変えて、必要とする記憶容量を構成することができる。
上記のように、これらの実施の形態は本発明を例示する目的で示すものであり、本発明は、これらによって何ら限定されるものではない。本発明に係る実質的な技術内容は、特許請求の範囲に定義される。本発明はこの技術分野に精通したものが特許請求の範囲を逸脱しない範囲で色々な修飾や変更が可能であり、そうした修飾や変更は本発明の請求範囲に入るものである。
アメリカ特許第６，７９８，０４９号の断面を模式的に示す図である。 本発明に係る半導体素子埋め込み支持板の積層構造の第１の実施形態の断面を模式的に示す図である。 本発明に係る半導体素子埋め込み支持板の積層構造の第１の実施形態の断面を模式的に示す図である。 本発明に係る半導体素子埋め込み支持板の積層構造の第１の実施形態の断面を模式的に示す図である。 本発明に係る半導体素子埋め込み支持板の積層構造の第１の実施形態の断面を模式的に示す図である。 本発明に係る半導体素子埋め込み支持板の積層構造の第２の実施形態の断面を模式的に示す図である。 本発明に係る半導体素子埋め込み支持板の積層構造の第２の実施形態の断面を模式的に示す図である。 本発明に係る半導体素子埋め込み支持板の積層構造の第３の実施形態の断面を模式的に示す図である。 本発明に係る半導体素子埋め込み支持板の積層構造の第３の実施形態の断面を模式的に示す図である。 本発明に係る半導体素子埋め込み支持板の積層構造の第４の実施形態の断面を模式的に示す図である。 本発明に係る半導体素子埋め込み支持板の積層構造の第４の実施形態の断面を模式的に示す図である。 本発明に係る半導体素子埋め込み支持板の積層構造の第４の実施形態の断面を模式的に示す図である。 本発明に係る半導体素子埋め込み支持板の積層構造の第４の実施形態の断面を模式的に示す図である。 本発明に係る半導体素子埋め込み支持板の積層構造の第５の実施形態の断面を模式的に示す図である。
符号の説明
１０ 回路板
１０１、１６ａ、２１ｃ、３１ｃ、４１ｃ、５１ｃ、６１ａ、６８ａ 開口
１１、２４、３４、４４、５４、６４、６７ｂ 回路層
１１ａ、６７ｄ 電気接続パッド
１１ｂ ボンディングパッド
１２１、１２２ 半導体チップ
１３ ボンディング層
１４ 導電装置
１５ 封止樹脂
１６ 絶縁保護層
１７ 導電素子
２１、３１、４１、５１、６１ 支持板
２１ａ、３１ａ、４１ａ、５１ａ 第１の表面
２１ｂ、３１ｂ、４１ｂ、５１ｂ 第２の表面
２２、３２、４２、５２、６２ 半導体素子
２２ａ、３２ａ、４２ａ、５２ａ、６２ａ アクティブ面
２２ｂ 非アクティブ面
２２ｃ、３２ｂ、４２ｂ、５２ｂ、６２ｂ 電極パッド
２３、３３、４３、５３、６３、６７ａ 誘電層
２４ａ、３４ａ、４４ａ、５４ａ、６４ａ 導電構造
２５、５５、６５ 接続層
２６、５６、６６ めっきスルーホール
６７ 回路ビルドアップ構造
６７ｃ 導電性を有するブラインドビア
６８ ソルダーレジスト層

Claims (9)

  1. 第１の表面および前記第１の表面に対向する第２の表面に少なくとも１つの開口がそれぞれ形成される２つの支持板と、
    それらの支持板の前記二開口内にそれぞれ固設され、複数の電極パッドを有するアクティブ面および前記アクティブ面に対向する非アクティブ面を含み、かつ同一支持板の前記二開口に前記アクティブ面がそれぞれ互に逆方向に向いているように固設される２つの半導体素子と、
    前記半導体素子を覆うようにそれぞれ前記支持板の第１の表面及び第２の表面に形成され、複数の貫通孔が前記複数の電極パッドに対応する部位に形成されている誘電層と、
    前記誘電層の複数の貫通孔に形成された複数の導電構造を有し、前記導電構造らによって前記半導体素子らの前記電極パッドらに電気的に接続し、前記支持板の第１の表面及び第２の表面に形成された前記誘電層の表面にそれぞれ形成されることによって前記支持板を加工後支持板になる回路層と、
    を備え、
    前記加工後支持板らは、接続層によって一方の加工後支持板が他方の加工後支持板に、厚さ方向から見て同一視線を通じてそれぞれ前記両加工後支持板に固設された前記両半導体素子の作用面が同一方向に向いているように積層されていることを特徴とする半導体素子埋め込み支持板の積層構造。
  2. 第１の表面および前記第１の表面に対向する第２の表面に少なくとも１つの開口がそれぞれ形成される２つの支持板と、
    それらの支持板の前記二開口内にそれぞれ固設され、複数の電極パッドを有するアクティブ面および前記アクティブ面に対向する非アクティブ面を含み、かつ同一支持板の前記二開口に前記アクティブ面がそれぞれ互に逆方向に向いているように固設される２つの半導体素子と、
    前記半導体素子を覆うようにそれぞれ前記支持板の第１の表面及び第２の表面に形成され、複数の貫通孔が前記複数の電極パッドに対応する部位に形成されている誘電層と、
    前記誘電層の複数の貫通孔に形成された複数の導電構造を有し、前記導電構造らによって前記半導体素子らの前記電極パッドらに電気的に接続し、前記支持板の第１の表面及び第２の表面に形成された前記誘電層の表面にそれぞれ形成されることによって前記支持板を加工後支持板になる回路層と、
    を備え、
    前記加工後支持板らは、接続層によって一方の加工後支持板が他方の加工後支持板に、厚さ方向から見て同一視線を通じてそれぞれ前記両加工後支持板に固設された前記両半導体素子の作用面が逆方向に向いているように積層されていることを特徴とする半導体素子埋め込み支持板の積層構造。
  3. 前記支持板は、絶縁板または回路を有する回路板のいずれか一つであることを特徴とする請求項１または２に記載の半導体素子埋め込み支持板の積層構造。
  4. 前記支持板の開口は、非貫通開口であることを特徴とする請求項１または２に記載の半導体素子埋め込み支持板の積層構造。
  5. 前記支持板の非貫通開口の底部は前記第１の表面または前記第２の表面のいずれか一つに形成され、
    同一支持板内における前記半導体素子がその非アクティブ面が前記支持板の非貫通開口の底部に対向するように前記支持板の非貫通開口に埋め込まれ、
    前記誘電層が、前記支持板を介して、
    前記第１の表面側の前記半導体素子と前記支持板の表面に形成された第１誘電層および、
    前記第２の表面側の前記半導体素子と前記支持板の表面に形成された第２誘電層として、それぞれ形成されていることを特徴とする請求項４に記載の半導体素子埋め込み支持板の積層構造。
  6. 前記接続層は、有機接着材料からなることを特徴とする請求項１〜５のいずれかに記載の半導体素子埋め込み支持板の積層構造。
  7. 前記誘電層、回路層、接続層および２つの支持板を貫通させることで前記半導体素子を電気的に接続するための少なくとも１つのめっきスルーホールをさらに備えていることを特徴とする請求項１〜６に記載の半導体素子埋め込み支持板の積層構造。
  8. 内部に前記回路層に電気的に接続されるための複数の導電性を有するブラインドビアが形成され、表面には接続パッドが形成されている少なくとも１つの回路ビルドアップ構造が、前記誘電層および回路層の表面に形成されていることを特徴とする請求項１〜７のいずれかに記載の半導体素子埋め込み支持板の積層構造。
  9. 前記回路ビルドアップ構造の表面にソルダーレジスト層が設けられ、前記ソルダーレジスト層の表面の前記積層構造の縁部に対応する位置に少なくとも１つの開口が設けられ、他の導電素子に接続される電気接続パッドとして前記回路ビルドアップ構造の表面の回路層が露出されることを特徴とする請求項８に記載の半導体素子埋め込み支持板の積層構造。
JP2006215065A 2005-08-15 2006-08-07 半導体素子埋め込み支持板の積層構造 Active JP5153099B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW094127691 2005-08-15
TW094127691A TWI263313B (en) 2005-08-15 2005-08-15 Stack structure of semiconductor component embedded in supporting board

Publications (2)

Publication Number Publication Date
JP2007053360A JP2007053360A (ja) 2007-03-01
JP5153099B2 true JP5153099B2 (ja) 2013-02-27

Family

ID=37741859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006215065A Active JP5153099B2 (ja) 2005-08-15 2006-08-07 半導体素子埋め込み支持板の積層構造

Country Status (3)

Country Link
US (1) US7321164B2 (ja)
JP (1) JP5153099B2 (ja)
TW (1) TWI263313B (ja)

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
TWI307946B (en) * 2006-05-24 2009-03-21 Phoenix Prec Technology Corp Stack structure of circuit board having embedded with semicondutor component
TWI327361B (en) * 2006-07-28 2010-07-11 Unimicron Technology Corp Circuit board structure having passive component and stack structure thereof
TWI340445B (en) 2007-01-10 2011-04-11 Advanced Semiconductor Eng Manufacturing method for integrating passive component within substrate
US7800916B2 (en) * 2007-04-09 2010-09-21 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
US8510935B2 (en) * 2007-07-10 2013-08-20 Joseph C Fjelstad Electronic assemblies without solder and methods for their manufacture
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
US9894771B2 (en) 2007-05-08 2018-02-13 Joseph Charles Fjelstad Occam process for components having variations in part dimensions
US7981703B2 (en) * 2007-05-29 2011-07-19 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture
WO2008150898A2 (en) * 2007-05-29 2008-12-11 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture
US9601412B2 (en) * 2007-06-08 2017-03-21 Cyntec Co., Ltd. Three-dimensional package structure
KR20090007120A (ko) * 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
KR100886710B1 (ko) * 2007-07-27 2009-03-04 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US8300425B2 (en) * 2007-07-31 2012-10-30 Occam Portfolio Llc Electronic assemblies without solder having overlapping components
US7781877B2 (en) * 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
US9681550B2 (en) * 2007-08-28 2017-06-13 Joseph C. Fjelstad Method of making a circuit subassembly
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
US8039302B2 (en) * 2007-12-07 2011-10-18 Stats Chippac, Ltd. Semiconductor package and method of forming similar structure for top and bottom bonding pads
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
KR101501739B1 (ko) * 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
US8093704B2 (en) * 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
TWI387014B (zh) * 2008-06-05 2013-02-21 Chipmos Technologies Inc 具有犧牲基板之晶粒重新配置結構及其封裝方法
TWI387074B (zh) * 2008-06-05 2013-02-21 Chipmos Technologies Inc 晶粒堆疊結構及其形成方法
US8334599B2 (en) * 2008-08-21 2012-12-18 Qimonda Ag Electronic device having a chip stack
TWI395318B (zh) * 2008-10-16 2013-05-01 使用嵌入式晶片載板之薄型立體堆疊封裝結構
JP2012506156A (ja) * 2008-10-17 2012-03-08 オッカム ポートフォリオ リミテッド ライアビリティ カンパニー はんだを使用しないフレキシブル回路アセンブリおよび製造方法
KR100999531B1 (ko) * 2008-10-20 2010-12-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
FR2938976A1 (fr) * 2008-11-24 2010-05-28 St Microelectronics Grenoble Dispositif semi-conducteur a composants empiles
US8466542B2 (en) * 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US8110920B2 (en) * 2009-06-05 2012-02-07 Intel Corporation In-package microelectronic apparatus, and methods of using same
US8643164B2 (en) * 2009-06-11 2014-02-04 Broadcom Corporation Package-on-package technology for fan-out wafer-level packaging
US8796561B1 (en) * 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
KR20110054348A (ko) * 2009-11-17 2011-05-25 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US8937381B1 (en) * 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US8951839B2 (en) 2010-03-15 2015-02-10 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP
US8677613B2 (en) 2010-05-20 2014-03-25 International Business Machines Corporation Enhanced modularity in heterogeneous 3D stacks
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8238113B2 (en) * 2010-07-23 2012-08-07 Imbera Electronics Oy Electronic module with vertical connector between conductor patterns
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8343808B2 (en) 2010-11-22 2013-01-01 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8841171B2 (en) 2010-11-22 2014-09-23 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
US20120126399A1 (en) 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8288203B2 (en) * 2011-02-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package structure using conductive via and exposed bump
WO2012126377A1 (en) * 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8389333B2 (en) * 2011-05-26 2013-03-05 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package containing stacked semiconductor die electrically connected through conductive vias formed in encapsulant around die
US9123763B2 (en) * 2011-10-12 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure having at least one package comprising one die being disposed in a core material between first and second surfaces of the core material
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8975741B2 (en) 2011-10-17 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming package-on-package structures
US8723327B2 (en) 2011-10-20 2014-05-13 Invensas Corporation Microelectronic package with stacked microelectronic units and method for manufacture thereof
US11445617B2 (en) * 2011-10-31 2022-09-13 Unimicron Technology Corp. Package structure and manufacturing method thereof
US20170374748A1 (en) 2011-10-31 2017-12-28 Unimicron Technology Corp. Package structure and manufacturing method thereof
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
WO2013101156A1 (en) * 2011-12-30 2013-07-04 Intel Corporation Integration of laminate mems in bbul coreless package
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8878360B2 (en) 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
US9391008B2 (en) * 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
CN103811475A (zh) * 2012-11-02 2014-05-21 钰桥半导体股份有限公司 具有背对背内嵌半导体元件及内建定位件的半导体组体板
TWI491008B (zh) * 2012-12-10 2015-07-01 Chipmos Technologies Inc 晶片結構及多晶片堆疊封裝
KR20140079204A (ko) * 2012-12-18 2014-06-26 에스케이하이닉스 주식회사 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조 방법
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
CN103906370B (zh) * 2012-12-27 2017-01-11 碁鼎科技秦皇岛有限公司 芯片封装结构、具有内埋元件的电路板及其制作方法
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
JP5427305B1 (ja) * 2013-02-19 2014-02-26 株式会社フジクラ 部品内蔵基板及びその製造方法並びに実装体
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9941229B2 (en) 2013-10-31 2018-04-10 Infineon Technologies Ag Device including semiconductor chips and method for producing such device
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9349680B2 (en) * 2014-01-05 2016-05-24 Infineon Technologies Austria Ag Chip arrangement and method of manufacturing the same
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
TWI546906B (zh) * 2014-03-14 2016-08-21 尼克森微電子股份有限公司 晶圓級扇出晶片的封裝結構及封裝方法
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
JP6197954B2 (ja) * 2014-06-23 2017-09-20 株式会社村田製作所 部品内蔵基板および部品内蔵基板の製造方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9673183B2 (en) 2015-07-07 2017-06-06 Micron Technology, Inc. Methods of making semiconductor device packages and related semiconductor device packages
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
EP3716741A4 (en) * 2017-11-21 2020-11-18 Fuji Corporation PROCESS FOR THE PRODUCTION OF A THREE-DIMENSIONAL MULTILAYER ELECTRONIC DEVICE, AND THREE-DIMENSIONAL MULTILAYER ELECTRONIC DEVICE
CN110164824B (zh) * 2018-02-14 2021-07-13 浙江清华柔性电子技术研究院 柔性封装结构、制作方法及具有该结构的可穿戴设备
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
US10903169B2 (en) 2019-04-30 2021-01-26 Advanced Semiconductor Engineering, Inc. Conductive structure and wiring structure including the same
US11069605B2 (en) 2019-04-30 2021-07-20 Advanced Semiconductor Engineering, Inc. Wiring structure having low and high density stacked structures
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11158608B2 (en) * 2019-09-25 2021-10-26 Powertech Technology Inc. Semiconductor package including offset stack of semiconductor dies between first and second redistribution structures, and manufacturing method therefor
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
KR20210076582A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
KR20210076584A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
KR20210081530A (ko) * 2019-12-24 2021-07-02 삼성전기주식회사 전자부품 내장기판
US11183765B2 (en) 2020-02-05 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11101840B1 (en) * 2020-02-05 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
KR20210104364A (ko) 2020-02-17 2021-08-25 삼성전자주식회사 반도체 패키지
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
CN111584449A (zh) * 2020-05-20 2020-08-25 上海先方半导体有限公司 芯片封装结构及制备方法
KR20220005236A (ko) * 2020-07-06 2022-01-13 삼성전기주식회사 전자부품 내장기판
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
CN112331635B (zh) * 2020-11-04 2022-06-07 中国科学院微电子研究所 一种基于转接板的垂直封装结构及封装方法
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US20220199508A1 (en) * 2020-12-18 2022-06-23 Innolux Corporation Electronic device and manufacturing method thereof
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US6400573B1 (en) * 1993-02-09 2002-06-04 Texas Instruments Incorporated Multi-chip integrated circuit module
JP2001077301A (ja) 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP2004006542A (ja) * 2002-05-31 2004-01-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2004079701A (ja) * 2002-08-14 2004-03-11 Sony Corp 半導体装置及びその製造方法
US7135780B2 (en) * 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
JP2004335641A (ja) * 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
JP4120562B2 (ja) * 2003-10-31 2008-07-16 沖電気工業株式会社 受動素子チップ、高集積モジュール、受動素子チップの製造方法、及び高集積モジュールの製造方法。
JP4369728B2 (ja) * 2003-11-12 2009-11-25 大日本印刷株式会社 電子装置の製造方法
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
JP4285339B2 (ja) * 2004-06-15 2009-06-24 パナソニック株式会社 回路モジュールおよび回路モジュールの製造方法

Also Published As

Publication number Publication date
US7321164B2 (en) 2008-01-22
JP2007053360A (ja) 2007-03-01
TWI263313B (en) 2006-10-01
TW200707662A (en) 2007-02-16
US20070035015A1 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
JP5153099B2 (ja) 半導体素子埋め込み支持板の積層構造
KR100821374B1 (ko) 반도체 패키지
KR101019793B1 (ko) 반도체 장치 및 그 제조 방법
JP5222509B2 (ja) 半導体装置
US9484224B2 (en) Method of fabricating a circuit board structure
KR102392414B1 (ko) 임베디드 반도체 디바이스 패키지를 위한 전기 상호접속 구조물 및 그 제조 방법
US20090296310A1 (en) Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
US20130221442A1 (en) Embedded power stage module
US9338891B2 (en) Printed wiring board
KR101145041B1 (ko) 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
KR20150103835A (ko) 칩 스택 임베디드 패키지
KR20190018135A (ko) 모듈 및 복수의 모듈을 제조하는 방법
JPH09232503A (ja) 三次元積層モジュール
EP1688995B1 (en) Interposer for decoupling integrated circuits on a circuit board
EP2880684B1 (en) Microelectronic assembly
US20080179733A1 (en) Semiconductor multi-package module including tape substrate land grid array package stacked over ball grid array package
US20080073797A1 (en) Semiconductor die module and package and fabricating method of semiconductor package
US20130307145A1 (en) Semiconductor package and method of fabricating the same
JP6742682B2 (ja) 多層配線基板
US9728507B2 (en) Cap chip and reroute layer for stacked microelectronic module
US9698124B2 (en) Embedded circuit package
JP2006202997A (ja) 半導体装置およびその製造方法
CN114823587A (zh) 预封装芯片、半导体封装体以及它们的制造方法
JP2008171895A (ja) 半導体素子埋め込み支持基板の積層構造とその製造方法
KR20150116526A (ko) 패키지 적층 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110906

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120321

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120816

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5153099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250