JP5097763B2 - プリント基板 - Google Patents

プリント基板 Download PDF

Info

Publication number
JP5097763B2
JP5097763B2 JP2009278846A JP2009278846A JP5097763B2 JP 5097763 B2 JP5097763 B2 JP 5097763B2 JP 2009278846 A JP2009278846 A JP 2009278846A JP 2009278846 A JP2009278846 A JP 2009278846A JP 5097763 B2 JP5097763 B2 JP 5097763B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
trench
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009278846A
Other languages
English (en)
Other versions
JP2011082472A (ja
Inventor
ギャン コ,ヨン
良一 渡邊
ス リ,サン
ウォン パク,セ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011082472A publication Critical patent/JP2011082472A/ja
Application granted granted Critical
Publication of JP5097763B2 publication Critical patent/JP5097763B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0353Making conductive layer thin, e.g. by etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、プリント基板に関する。
最近、半導体チップの高密度化および信号伝達速度の高速化に対応するための技術として、半導体チップをプリント基板に直接実装する技術に対する要求が高まっており、これにより半導体チップの高密度化に対応できる高密度および高信頼性のプリント基板の開発が要求されている。
高密度および高信頼性のプリント基板に対する要求仕様は半導体チップの仕様と密接に連関しており、プリント基板は回路の微細化、高度の電気特性、高速信号伝達構造、高信頼性、高機能性などの多くの課題がある。このような要求仕様に対応した微細回路パターンおよびマイクロビアホールを形成することが可能なプリント基板技術が要求されている。
通常、プリント基板の回路パターンを形成する方法としては、サブトラクティブ法(subtractive process)、フルアディティブ法(full additive process)、およびセミアディティブ法(semi−additive process)などがある。これらの方法のうち、回路パターンの微細化が実現できるセミアディティブ法が現在注目を浴びている。
図1〜図6は、従来の一例に係るセミアディティブ法によって回路パターンを形成する方法を工程順に示す工程断面図である。以下、これらの図を参照して回路パターンの形成方法について説明する。
まず、図1に示すように、一面に金属層14が形成された絶縁層12にビアホール16を加工する。
次に、図2に示すように、ビアホール16の内壁を含んで絶縁層12上に無電解メッキ層18を形成する。この際、無電解メッキ層18は、以後行われる電解メッキ工程の前処理工程の役割を果たすが、電解メッキ層24を形成するためには一定の厚さ以上(例えば、1μm以上)の無電解メッキ層18を形成しなければならない。
次に、図3に示すように、ドライフィルム20を積層し、回路パターン形成領域を露出させる開口部22を有するようにパターニングする。
その後、図4に示すように、ビアホール16を含んで開口部22に電解メッキ層24を形成する。
その次、図5に示すように、ドライフィルム20を除去する。
最後に、図6に示すように、フラッシュエッチング(flash etching)、クイックエッチング(quick etching)などによって、電解メッキ層24の形成されていない無電解メッキ層18を除去することにより、ビア26を含む回路パターン28を形成する。
ところが、従来のセミアディティブ法によって形成された回路パターン28は、絶縁層12上に陽刻として形成されているから、絶縁層12から分離されるという問題点があった。特に、無電解メッキ層18を除去するためのフラッシュエッチング、クイックエッチングの際に回路パターン28の下端部に発生するアンダーカット現象のため、セミアディティブ法は微細回路パターンを形成するのに不適であるという問題点があった。
また、従来の回路パターン形成方法は、プリン基板の一面にのみ回路パターンを形成することができるため、多層プリント基板の製造工程上、効率が低下するという問題点があった。
そこで、本発明は、上述した問題点を解決するためのもので、その目的とするところは、ベース基板の両面にトレンチを採用して回路層を形成し、あるいは一面にはトレンチを採用し、他面にはサブトラクティブ法またはセミアディティブ法を用いて両面の回路層を同時に形成することにより、製造工程を単純化し且つ製造コストを節約することが可能なプリント基板を提供することにある。
上記目的を達成するために、本発明の好適な一実施例に係るプリント基板は、ベース基板と、前記ベース基板の両面に積層され、トレンチが形成された絶縁層と、前記トレンチの内部にメッキ工程によって形成された回路パターンおよびビアを含む回路層とを含み、前記トレンチは、内部に前記トレンチを分割する突起が形成されてなるものである。
本発明の好適な他の実施例に係るプリント基板は、ベース基板と、前記ベース基板の一面に積層され、トレンチが形成された第1絶縁層と、前記ベース基板の他面に積層され、ビアホールが形成された第2絶縁層と、前記第1絶縁層に形成された前記トレンチの内部にメッキ工程によって形成された回路パターンおよびビアを含む第1回路層と、前記第2絶縁層に形成されたビアを含み、前記第2絶縁層から突出された第2回路層とを含み、前記トレンチは、内部に前記トレンチを分割する突起が形成されてなるものである。
本発明の特徴および利点らは、添付図面に基づいた次の詳細な説明からさらに明白になるであろう。
これに先立ち、本明細書および請求の範囲に使用された用語または単語は、通常的且つ辞典的な意味で解釈されてはならず、発明者が自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に基づき、本発明の技術的思想に符合する意味と概念で解釈されなければならない。
本発明によれば、ベース基板の両面にトレンチを形成することにより、両面に回路パターンを同時に形成することができるため、製造工程を単純化することができるとともに、微細回路パターンを実現することができるという効果がある。
また、本発明によれば、微細回路層が必要なベース基板の一面にはトレンチを採用し、ベース基板の他面には従来のサブトラクティブ法またはセミアディティブ法を用いて両面に回路層を同時に形成することにより、製造工程を単純化することができるうえ、製造コストを節約することができるという利点がある。
更に、本発明によれば、トレンチの内部に突起を形成してトレンチの内部を狭い領域に分割することにより、メッキバラツキを改善することができるという効果がある。
従来の一例に係るセミアディティブ法によって回路パターンを形成する方法を工程順に示す工程断面図(1)である。 従来の一例に係るセミアディティブ法によって回路パターンを形成する方法を工程順に示す工程断面図(2)である。 従来の一例に係るセミアディティブ法によって回路パターンを形成する方法を工程順に示す工程断面図(3)である。 従来の一例に係るセミアディティブ法によって回路パターンを形成する方法を工程順に示す工程断面図(4)である。 従来の一例に係るセミアディティブ法によって回路パターンを形成する方法を工程順に示す工程断面図(5)である。 従来の一例に係るセミアディティブ法によって回路パターンを形成する方法を工程順に示す工程断面図(6)である。 本発明の好適な第1実施例に係るプリント基板の断面図である。 本発明の好適な第2実施例に係るプリント基板の断面図である。 本発明の好適な第1実施例に係るプリント基板の製造方法を工程順に示す工程断面図(1)である。 本発明の好適な第1実施例に係るプリント基板の製造方法を工程順に示す工程断面図(2)である。 本発明の好適な第1実施例に係るプリント基板の製造方法を工程順に示す工程断面図(3)である。 本発明の好適な第1実施例に係るプリント基板の製造方法を工程順に示す工程断面図(4)である。 本発明の好適な第2実施例に係るプリント基板の製造方法を工程順に示す工程断面図(1)である。 本発明の好適な第2実施例に係るプリント基板の製造方法を工程順に示す工程断面図(2)である。 本発明の好適な第2実施例に係るプリント基板の製造方法を工程順に示す工程断面図(3)である。 本発明の好適な第2実施例に係るプリント基板の製造方法を工程順に示す工程断面図(4)である。 本発明の好適な第2実施例に係るプリント基板の製造方法を工程順に示す工程断面図(5)である。 本発明の好適な第2実施例に係るプリント基板の製造方法を工程順に示す工程断面図(6)である。 本発明の好適な第2実施例に係るプリント基板の製造方法を工程順に示す工程断面図(7)である。 本発明の好適な第3実施例に係るプリント基板の製造方法を工程順に示す工程断面図(1)である。 本発明の好適な第3実施例に係るプリント基板の製造方法を工程順に示す工程断面図(2)である。 本発明の好適な第3実施例に係るプリント基板の製造方法を工程順に示す工程断面図(3)である。 本発明の好適な第3実施例に係るプリント基板の製造方法を工程順に示す工程断面図(4)である。 本発明の好適な第3実施例に係るプリント基板の製造方法を工程順に示す工程断面図で(5)ある。 本発明の好適な第3実施例に係るプリント基板の製造方法を工程順に示す工程断面図(6)である。 本発明の好適な第3実施例に係るプリント基板の製造方法を工程順に示す工程断面図(7)である。 本発明の好適な第3実施例に係るプリント基板の製造方法を工程順に示す工程断面図(8)である。
本発明の目的、特定の利点および新規の特徴は、添付図面に連関する以下の詳細な説明と好適な実施例からさらに明白になるであろう。本発明において、各図面の構成要素に参照番号を付加するにおいて、同一の構成要素については、他の図面上に表示されても、出来る限り同一の番号を付することに留意すべきである。なお、本発明を説明するにおいて、関連した公知の技術に対する具体的な説明が本発明の要旨を無駄に乱すおそれがあると判断される場合、その詳細な説明は省略する。
以下、添付図面を参照して、本発明の好適な実施例を詳細に説明する。
図7は、本発明の好適な第1実施例に係るプリント基板の断面図である。次に、図7を参照して、本実施例に係るプリント基板について説明する。
図7に示すように、本実施例に係るプリント基板は、ベース基板100と、ベース基板100の両面に積層され、トレンチ120が形成された絶縁層110と、トレンチ120の内部にメッキ工程によって形成された回路パターン123およびビア125を含む回路層140とを含んでなるものである。
ベース基板100は、例えばコア回路層104が両面に形成されたコア絶縁層102に、内層回路層108の形成された内層絶縁層106が積層されるが、内層回路層108はコア絶縁層102および内層絶縁層106を貫通する内層ビアを介して連結された構造を持つ。勿論、図7に示したベース基板100は例示的なものに過ぎず、ベース基板としは多様な構造の基板を採用することができる。
絶縁層110は、ベース基板100の両面に積層され、回路パターン123およびビア125形成用のトレンチ120が形成される。トレンチ120は、全体を陰刻として形成することができるが、陰刻内部の一部領域を除去しないため突起127を形成することが好ましい。この際、突起127は、トレンチ120が広い領域に形成された場合、トレンチ120を狭い領域に分割してメッキが一定の厚さに形成されるように誘導する。
回路層140は、回路パターン123とビア125を含み、トレンチ120の内部にメッキ工程を施すことにより形成される。この際、回路層140は、トレンチ120の内部にメッキ工程によって形成されるので、絶縁層110に埋め込まれる。
本実施例に係るプリント基板は、両面に埋め込まれた回路層140が形成されるので、従来のセミアディティブ法によって形成された回路層とは異なり回路パターン123の下端にアンダーカットが発生しないため、微細回路の実現が容易である。また、トレンチ120を用いて両面に回路層140を同時に形成することができるので、製造工程を単純化することができるという効果がある。
図8は、本発明の好適な第2実施例に係るプリント基板の断面図である。次に、図8を参照して、本実施例に係るプリント基板について説明する。
図8に示すように、本実施例に係るプリント基板は、ベース基板100と、ベース基板100の一面に積層され、トレンチ120が形成された第1絶縁層210と、ベース基板100の他面に積層され、ビアホール225が形成された第2絶縁層220と、第1絶縁層210に形成されたトレンチ120の内部にメッキ工程によって形成された回路パターン123およびビア125を含む第1回路層230と、前記第2絶縁層220に形成されたビアを含む第2回路層240とを含んでなるものである。
すなわち、本実施例は、ベース基板100の一面には、第1実施例と同一構造のトレンチ120を用いて埋め込まれた第1回路層230が形成され、ベース基板100の他面には、一般な回路パターン形成法としてのサブトラクティブ法またはセミアディティブ法によって、突出した回路パターンを含む第2回路層240が形成される。これ以外は第1実施例と同様なので、重複説明は省略する。
本実施例に係るプリント基板は、一面にはトレンチ120を用いて品質および信頼性の高い微細回路を形成することができ、他面には相対的に価格競争力を有するサブトラクティブ法またはセミアディティブ法を用いて回路層を形成することにより、製造コストを節約することができる。すなわち、本実施例は、プリント基板の一面に選択的に微細な回路が必要な場合に有用である。また、トレンチ120を用いた工程とサブトラクティブ法またはセミアディティブ法を同時に行い、両面に回路層230、240を形成することができるので、製造コストを単純化することができるという効果がある。
図9〜図12は、本発明の好適な第1実施例に係るプリント基板の製造方法を工程順に示す工程断面図である。次に、これらの図を参照して、本実施例に係るプリント基板の製造方法について説明する。
まず、図9に示すように、ベース基板100の両面に絶縁層110を積層する段階である。ここで、ベース基板100は、コア回路層104が両面に形成されたコア絶縁層102に、内層回路層108の形成された内層絶縁層106が積層され、内層回路層108はコア絶縁層102および内層絶縁層106を貫通して形成された内層ビア125を介して連結された構造を持つものと示されているが、これは例示的なものに過ぎない。たとえば、ベース基板100として単層の絶縁材を使用することも可能であり、この場合には追加的な絶縁層110を積層する工程なしで次の段階が行われ得る。
その次、図10に示すように、絶縁層110にトレンチ120を加工する段階である。この際、トレンチ120を狭い領域に分割して次の段階で一定の厚さにメッキ層150を形成することができるように、トレンチ120を加工するときに陰刻内部の一部領域を除去しないため、突起127を形成することができる。
ここで、トレンチ120は、当業界における公知のものであれば特に限定されないが、例えばインプリント工法(imprint process)またはレーザー工法(たとえば、Nd−YAG(Neodymium−doped Yttrium Aluminum Garnet)レーザー、COレーザー、パルスUV(Ultra−Violet)エキシマーレーザー)によって加工される。
その次、図11に示すように、トレンチ120の内部を含む絶縁層110にメッキ工程によってメッキ層150を形成する段階である。メッキ工程は、ベース基板100に積層された2つの絶縁層110で同時に行って製造工程を単純化することが好ましい。さらに詳しく説明すると、まず、トレンチを含む絶縁層110に無電解メッキを施して無電解メッキ層155を形成し、これを用いて電解メッキによってメッキ層150を形成する。
その次、図12に示すように、絶縁層110に過剰形成されたメッキ層150を除去して回路層140を形成する段階である。前述したメッキ層150の形成段階で、メッキ層150は、絶縁層110の上部に過剰形成されるので、回路パターン123としての機能を行うことができない。よって、過剰形成されたメッキ層150を除去しなければならない。過剰形成されたメッキ層150は、機械的研磨、化学的研磨、化学機械的研磨、およびエッチングの中から選ばれたいずれか一つまたは組み合わせによって除去することができる。過剰形成された絶縁層110の除去工程は、ベース基板100に積層された2つの絶縁層110で同時に行うことにより製造工程を単純化することが好ましい。
図13〜図19は、本発明の好適な第2実施例に係るプリント基板の製造方法を工程順に示す工程断面図である。次に、これらの図を参照して、本実施例に係るプリント基板の製造方法について説明する。
まず、図13に示すように、ベース基板100の一面に第1絶縁層210を積層し、ベース基板100の他面に第2絶縁層220を積層する段階である。本実施例において、ベース基板は、前述した第1実施例と同一であり、絶縁層も第1絶縁層210と第2絶縁層220に区分されるが、基本的に、第1実施例の絶縁層110と同一である。但し、第1絶縁層210と第2絶縁層220に区分した理由は、一つの構成要素を他の構成要素から区別するためである。
その次、図14に示すように、第1絶縁層210にトレンチ120を加工し、第2絶縁層220にビアホール225を加工する段階である。この際、トレンチ120を狭い領域に分割して次の段階で一定の厚さにメッキ層250を形成することができるようにトレンチ120を加工するときに陰刻内部の一部領域を除去しないため、突起127を形成することができる。
第1実施例と同様に、トレンチ120は、第1絶縁層210にインプリント工法またはレーザー工法(たとえば、Nd−YAG(Neodymium−doped Yttrium Aluminum Garnet)レーザー、COレーザー、パルスUV(Ultra−Violet)エキシマーレーザー)によって加工する。また、ビアホール225はYAGレーザーまたはCOレーザーなどを用いて加工する。
その次、図15および図16に示すように、トレンチ120を含む第1絶縁層210に無電解メッキ層155を形成した後、電解メッキして第1メッキ層250を形成し、ビアホール225を含む第2絶縁層220に無電解メッキ層155を形成した後、電解メッキして第2メッキ層260を形成する段階である。この際、第1絶縁層210と第2絶縁層220に対するメッキ工程をそれぞれ行うこともできるが、図示の如く、同時に無電解メッキ層155を形成した後、電解メッキを施して製造工程を単純化することが好ましい。
メッキ工程は、無電解メッキと電解メッキに分けられるが、まず、無電解メッキによって無電解メッキ層155を形成した後、これを用いて電解メッキを施して第1絶縁層210に第1メッキ層250を形成し、第2絶縁層220に第2メッキ層260を形成する。ここで、第1メッキ層250と第2メッキ層260は、後述の段階で行われる第1メッキ層250の除去工程と第2メッキ層260のエッチング工程を考慮し、相異なる厚さを持つことができる。
その次、図17に示すように、第1絶縁層210の上部に過剰形成された第1メッキ層250を除去して第1回路層230を形成する段階である。前述した第1メッキ層250の形成段階で、第1メッキ層250は第1絶縁層210の上部に過剰形成されるので、回路パターン123としての機能を行うことができない。よって、過剰形成された第1メッキ層250を除去しなければならない。過剰形成された第1メッキ層250は、機械的研磨、化学的研磨、化学機械的研磨およびエッチングの中から選ばれたいずれか一つまたは組み合わせによって除去することにより、第1回路層230を形成することができる。
また、過剰形成された第1メッキ層250をエッチングによって除去するとき、第2メッキ層260も所定の厚さをエッチングによって除去することができる。この際、決定された第2メッキ層260の厚さは、最終的に第2回路層240の厚さになる。すなわち、本段階で第1メッキ層250をエッチングするとき、第2メッキ層260にもエッチングを行うことにより、後述の段階で形成される第2回路層240の厚さを決定することができるであろう。
その次、図18に示すように、第2メッキ層260に腐食レジスト270を塗布し、回路形成用開口部275を形成する段階である。ここで、腐食レジスト270は、ドライフィルムなどの感光材を使用することができ、回路形成用開口部275は露光、現像によって形成する。一方、次の段階でエッチングによって第2回路層240を形成するが、既に形成の完了した第1回路層230がエッチングによって損傷するのを防止するために、第1絶縁層210には、腐食レジスト270を全面塗布することが好ましい。
その次、図19に示すように、腐食レジスト270の回路形成用開口部275から露出された第2メッキ層260をエッチングによって除去し、腐食レジスト270を除去して第2回路層240を形成する段階である。回路形成用開口部275から露出された第2メッキ層260のみを選択的にエッチングすることにより回路パターンを実現した後、塩化鉄、塩化銅などの剥離液を用いて腐食レジスト270を剥離することにより、第2回路層240を完成する。
本実施例に係るプリント基板の製造方法は、一面はトレンチ120を用い、他面はサブトラクティブ法を用いて同時に両面の回路層230、240を形成することができるので、製造工程の効率性を増大することができる。
図20〜図27は、本発明の好適な第3実施例に係るプリント基板の製造方法を工程順に示す工程断面図である。次に、これらの図を参照して、本実施例に係るプリント基板の製造方法について説明する。
まず、図20および図21に示すように、ベース基板100の一面に第1絶縁層210を積層し、ベース基板100の他面に第2絶縁層220を積層する段階と、第1絶縁層210にトレンチ120を加工し、第2絶縁層220にビアホール225を加工する段階は、前述した第2実施例と同様なので、その詳細な説明は省略する。
その次、図22および図23に示すように、トレンチ120を含む第1絶縁層210に無電解メッキ層155を形成し、ビアホール225を含む第2絶縁層220に無電解メッキ層155を形成した後、第2絶縁層220にメッキレジスト280を塗布し、回路形成用開口部285を形成する段階である。この際、第1絶縁層210と第2絶縁層220に対する無電解メッキ工程は、それぞれ行うこともできるが、図示の如く、同時に行って製造工程の効率性を増大することが好ましい。一方、第2絶縁層220には、無電解メッキ層155を形成した後、メッキレジスト280を塗布し、メッキレジスト280に露光、現像によって回路形成用開口部285をパターニングする。回路形成用開口部285には、後述の段階で第2メッキ層260を形成する。
その次、図24に示すように、無電解メッキ層155に電解メッキを施して、トレンチ120を含む第1絶縁層210に第1メッキ層250を形成し、回路形成用開口部285に第2メッキ層260を形成する段階である。この際、第1絶縁層210と回路形成用開口部285に対するメッキ工程は、それぞれ行うこともできるが、図示の如く、同時に行って製造工程の効率性を増大することが好ましい。一方、第1メッキ層250と第2メッキ層260は、後述の段階で行われる第1メッキ層250の除去工程を考慮し、相異なる厚さを持つことができる。
その次、図25に示すように、第1絶縁層210の上部に過剰形成された第1メッキ層250を除去して第1回路層230を形成する段階である。前述した第1メッキ層250の形成段階で、第1メッキ層250は、第1絶縁層210の上部に過剰形成されるので、回路パターン123としての機能を行うことができない。よって、過剰形成された第1メッキ層250を除去しなければならない。過剰形成された第1メッキ層250は、機械的研磨、化学的研磨、化学機械的研磨およびエッチングの中から選ばれたいずれか一つまたは組み合わせによって除去することにより、第1回路層230を形成することができる。
また、過剰形成された第1メッキ層250をエッチングによって除去するとき、第2メッキ層260も所定の厚さを、エッチングによって除去することができる。この際、決定された第2メッキ層260の厚さは、最終的に第2回路層240の厚さになる。すなわち、本段階で第1メッキ層250をエッチングするとき、第2メッキ層260にもエッチングを行うことにより、後述の段階で形成される第2回路層240の厚さを決定することができるであろう。
その次、図26および図27に示すように、メッキレジスト280を剥離し、無電解メッキ層155を除去して第2回路層240を形成する段階である。ここで、無電解メッキ層155は、第2メッキ層260が形成されていない部分のみを選択的に除去するのは勿論のこと、通常、フラッシュエッチング、クイックエッチングなどによって除去する。
本実施例に係るプリント基板の製造方法は、一面はトレンチ120を用い、他面はセミアディティブ法を用いて同時に両面の回路層230、240を形成することができるので、製造工程の効率性を増大することができる。
以上、本発明を具体的な実施例によって詳細に説明したが、これらの実施例は本発明を具体的に説明するためのものに過ぎない。本発明に係るプリント基板は、これらの実施例に限定されず、本発明の技術的思想内において、当該分野における通常の知識を有する者によって多様な変形および改良が可能である。
本発明の単純な変形ないし変更は、いずれも本発明の領域に属するもので、本発明の具体的な保護範囲は特許請求の範囲によって明確になるであろう。
本発明は、微細回路パターンを有し、且つ多層であるプリント基板に適用可能である。
100 ベース基板
102 コア絶縁層
104 コア回路層
106 内層絶縁層
108 内層回路層
110 絶縁層
120 トレンチ
123 回路パターン
125 ビア
127 突起
140 回路層
150 メッキ層
155 無電解メッキ層
210 第1絶縁層
220 第2絶縁層
225 ビアホール
230 第1回路層
240 第2回路層
250 第1メッキ層
260 第2メッキ層
270 腐食レジスト
275、285 回路形成用開口部
280 メッキレジスト

Claims (2)

  1. ベース基板と、
    前記ベース基板の両面に積層され、トレンチが形成された絶縁層と、
    前記トレンチの内部にメッキ工程によって形成された回路パターンおよびビアを含む回路層とを含み、
    前記トレンチは、内部に前記トレンチを分割する突起が形成されたことを特徴とするプリント基板。
  2. ベース基板と、
    前記ベース基板の一面に積層され、トレンチが形成された第1絶縁層と、
    前記ベース基板の他面に積層され、ビアホールが形成された第2絶縁層と、
    前記第1絶縁層に形成された前記トレンチの内部にメッキ工程によって形成された回路パターンおよびビアを含む第1回路層と、
    前記第2絶縁層に形成されたビアを含み、前記第2絶縁層から突出された第2回路層とを含み、
    前記トレンチは、内部に前記トレンチを分割する突起が形成されたことを特徴とするプリント基板。
JP2009278846A 2009-10-06 2009-12-08 プリント基板 Expired - Fee Related JP5097763B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090094729A KR20110037332A (ko) 2009-10-06 2009-10-06 인쇄회로기판 및 그 제조방법
KR10-2009-0094729 2009-10-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012183219A Division JP5379281B2 (ja) 2009-10-06 2012-08-22 プリント基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011082472A JP2011082472A (ja) 2011-04-21
JP5097763B2 true JP5097763B2 (ja) 2012-12-12

Family

ID=43822317

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009278846A Expired - Fee Related JP5097763B2 (ja) 2009-10-06 2009-12-08 プリント基板
JP2012183219A Expired - Fee Related JP5379281B2 (ja) 2009-10-06 2012-08-22 プリント基板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012183219A Expired - Fee Related JP5379281B2 (ja) 2009-10-06 2012-08-22 プリント基板の製造方法

Country Status (4)

Country Link
US (1) US20110079421A1 (ja)
JP (2) JP5097763B2 (ja)
KR (1) KR20110037332A (ja)
TW (1) TW201114336A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405515B (zh) * 2009-12-30 2013-08-11 Unimicron Technology Corp 線路板及其製程
TWI399143B (zh) * 2009-12-30 2013-06-11 Unimicron Technology Corp 線路板及其製程
US20120064230A1 (en) * 2010-09-13 2012-03-15 Shih-Long Wei Method for forming conductive via in a substrate
KR20140018027A (ko) * 2012-08-03 2014-02-12 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
CN106687864B (zh) 2014-11-26 2020-07-03 日立化成株式会社 感光性树脂组合物、感光性元件、固化物、半导体装置、抗蚀图案的形成方法及电路基材的制造方法
JP6368657B2 (ja) * 2015-02-02 2018-08-01 日本発條株式会社 金属ベース回路基板及びその製造方法
CN107580412A (zh) * 2016-07-04 2018-01-12 北大方正集团有限公司 阶梯电路板及其制作方法
CN114745862A (zh) * 2021-01-07 2022-07-12 欣兴电子股份有限公司 线路板及其制作方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198900A (ja) * 1992-01-23 1993-08-06 Furukawa Electric Co Ltd:The 高周波大電流回路基板
JPH07135385A (ja) * 1993-11-09 1995-05-23 Fujikura Ltd Fpcの導体回路形成方法
JPH08288603A (ja) * 1995-04-11 1996-11-01 Dainippon Printing Co Ltd プリント配線板とその製造方法および転写用原版
JPH098458A (ja) * 1995-06-16 1997-01-10 Mitsubishi Electric Corp プリント配線板及びその製造方法
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP2000232269A (ja) * 1999-02-10 2000-08-22 Nec Toyama Ltd プリント配線板およびプリント配線板の製造方法
JP2000261109A (ja) * 1999-03-11 2000-09-22 Sharp Corp 配線基板
JP2000340708A (ja) * 1999-05-31 2000-12-08 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法並びに半導体装置
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
US7169327B2 (en) * 2001-01-29 2007-01-30 Jsr Corporation Composite particle for dielectrics, ultramicroparticulate composite resin particle, composition for forming dielectrics and use thereof
US20030038754A1 (en) * 2001-08-22 2003-02-27 Mikael Goldstein Method and apparatus for gaze responsive text presentation in RSVP display
JP4305811B2 (ja) * 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
US6936336B2 (en) * 2002-03-15 2005-08-30 Kyocera Corporation Transfer sheet and production method of the same and wiring board and production method of the same
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
KR100716826B1 (ko) * 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Tdk株式会社 半導体ic内蔵基板及びその製造方法
JP2007129180A (ja) * 2005-10-03 2007-05-24 Cmk Corp プリント配線板、多層プリント配線板及びその製造方法
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
JP4819471B2 (ja) * 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
JP4802998B2 (ja) * 2005-12-19 2011-10-26 セイコーエプソン株式会社 静電型超音波トランスデューサの駆動制御方法、静電型超音波トランスデューサ、これを用いた超音波スピーカ、音声信号再生方法、超指向性音響システム及び表示装置
KR100763837B1 (ko) * 2006-07-18 2007-10-05 삼성전기주식회사 인쇄회로기판 제조방법
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
KR100782407B1 (ko) * 2006-10-30 2007-12-05 삼성전기주식회사 회로기판 제조방법
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
KR100836651B1 (ko) * 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
KR20080076241A (ko) * 2007-02-15 2008-08-20 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR20090057820A (ko) * 2007-12-03 2009-06-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100857165B1 (ko) * 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
JP5496445B2 (ja) * 2007-06-08 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
KR100902128B1 (ko) * 2007-09-28 2009-06-09 삼성전기주식회사 방열 인쇄회로기판 및 반도체 칩 패키지
KR100890447B1 (ko) * 2007-12-27 2009-03-26 주식회사 코리아써키트 매립형 인쇄회로기판 제조방법
KR100951449B1 (ko) * 2008-01-03 2010-04-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2009200356A (ja) * 2008-02-22 2009-09-03 Tdk Corp プリント配線板及びその製造方法
KR100997199B1 (ko) * 2008-07-21 2010-11-29 삼성전기주식회사 전자소자 내장형 인쇄회로기판 제조방법
JP2010087499A (ja) * 2008-09-30 2010-04-15 Ibiden Co Ltd コンデンサ装置の製造方法
JP2010118635A (ja) * 2008-11-12 2010-05-27 Ibiden Co Ltd 多層プリント配線板

Also Published As

Publication number Publication date
KR20110037332A (ko) 2011-04-13
US20110079421A1 (en) 2011-04-07
JP5379281B2 (ja) 2013-12-25
TW201114336A (en) 2011-04-16
JP2012227557A (ja) 2012-11-15
JP2011082472A (ja) 2011-04-21

Similar Documents

Publication Publication Date Title
JP5379281B2 (ja) プリント基板の製造方法
KR101022914B1 (ko) 인쇄회로기판의 제조방법
JP2009283739A (ja) 配線基板および配線基板の製造方法
KR20100061021A (ko) 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법
JP2013106034A (ja) プリント回路基板の製造方法
KR20090011528A (ko) 인쇄회로기판의 제조방법
US8074352B2 (en) Method of manufacturing printed circuit board
JP2008235655A (ja) 基板及びこの基板の製造方法
KR101070798B1 (ko) 인쇄회로기판 및 그 제조방법
KR100313611B1 (ko) 인쇄회로기판 제조방법
KR101317597B1 (ko) 인쇄회로기판의 비아홀 및 외층회로형성방법
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
JP2005150263A (ja) 両面配線回路基板
JP2003273510A (ja) プリント基板の製造方法
KR100313612B1 (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법
KR100916649B1 (ko) 인쇄회로기판의 제조방법
KR100332516B1 (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법
KR101055505B1 (ko) 인쇄회로기판 및 그 제조방법
KR100916647B1 (ko) 인쇄회로기판의 제조방법
KR100625883B1 (ko) 건식 인쇄회로기판의 제조 방법
KR20060014642A (ko) 인쇄회로기판의 제조방법
KR20100068747A (ko) 인쇄회로기판 제조방법
JP2008021784A (ja) 微細配線回路を備えたプリント配線板及びその製造方法
JP2010040625A (ja) 配線基板及びその製造方法
KR20080107634A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees