TW201114336A - Printed circuit board and method of manufacturing the same - Google Patents
Printed circuit board and method of manufacturing the same Download PDFInfo
- Publication number
- TW201114336A TW201114336A TW098142042A TW98142042A TW201114336A TW 201114336 A TW201114336 A TW 201114336A TW 098142042 A TW098142042 A TW 098142042A TW 98142042 A TW98142042 A TW 98142042A TW 201114336 A TW201114336 A TW 201114336A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- forming
- plating
- insulating layer
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0353—Making conductive layer thin, e.g. by etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
201114336 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種印刷電路板及其製造方法。本申請 案係主張2009年10月6日提申之第1〇_2〇〇9_ 〇〇94729號韓國 專利申請案的權益,其發明名稱為「印刷電路板及其製造 方法j ,在此合併作為整體參酌。 【先前技術】 近來,為了跟上半導體晶片之緻密化與訊號傳遞速度 之提升’對於在印刷電路板上直接設置半導體晶片之技術 需求也日益增加。據此,需要發展出緻密度高且可靠性高 之印刷電路板’而可與緻密化之半導體晶片並駕齊驅。 使印刷電路板達到高緻密度且高可靠性所需項目,與 、*導體a日片所需項目密切相關,其所需項目舉例包含:電 $微型化 ' 電性特性改#、高訊號傳遞速度、高可靠度、 向效能以及類似條件,為符合此所需項目,也就需要可以 形成^電路圖樣及微米盲孔洞之印刷電路板製造技術。 —般而言,印刷電路板之電路圖樣的形成方法, 减成製程、全加成製程、半加成製程及其類似製程,在 if itb 士、各丄 1 ^ 人—立/ ,可使電路圖樣微型化之半加成製程吸引許多 1至6係使用半加成製程形成電路圖樣之習 的剖視圖。參考圊1至6,雷抆阁评 方法 /〒圆1主6電路圖樣之形成方法描述於下。 首先,如圖1所示,於形成在金屬層14上之絕緣層 201114336 中’形成盲孔洞16。 接著’如圖2所示,於絕緣層12表面及盲孔洞16内壁 上形成無電電鍍層18’其中,無電電鍍層18係作為後續製 程之預處理步驟,且無電紐層18之厚度必财預定厚度 以上(例如,1 # m以上),而可形成電解電鍍層Μ。 而後’如圖3所示,於無電電鍍層18上形成乾膜2〇, 接著圖樣化使其具有開孔22,以顯露形成電路圖樣之區 域。 然後,如圖4所示,於盲孔洞16及開孔22中形成電解 電鍍層24。 再如圖5所示,移除乾膜2〇。 最後,如圖6所未,使用微蝕刻(flash etching)或快速 钱刻(quick etching),將無電電鍍層18中未被電解電鍍層24 覆蓋之部分移除’以形成含盲孔26之電路圖樣28。 使用習知半加成製法所製成之電路圖樣28,卻因為在 絕緣層12上形成浮凸狀的圖樣,而會有容易與絕緣層分離 的問題。尤其,在移除無電電鍍層18之微蝕刻或快速蝕刻 期間’因為半加成製程會在電路圖樣28之下端發生底切現 象(undercut phenomenon) ’故有不適用於形成細電路圖樣 的問題。 再者,因為只在印刷電路板的一側形成電路圖樣,所 以電路圖樣的習知形成方法’若用於製備多層印刷電路板 則會有效率降低的問題。 201114336 【發明内容】 據此,為解決上述問題,而完成本發明,且本發明提 供一種印刷電路板及其製造方法,透過在底基板兩側引入 溝槽,以在其兩側形成電路層,或者在底基板一側引入溝 槽且於其另一側使用減成或半加成製程,以在底基板兩側 同時形成電路層,如此可簡化製程並減少製造成本。 本發明其中一態樣提供一種印刷電路板,包括:一底 基板:絕緣層,形成於該底基板的兩側且其中形成有溝槽; 以及電路層,包含使用一電鍍製程而形成於該些溝槽中之 電路圖樣及盲孔。 其中’在該些溝槽中可形成有突起物。 本發明其中另一態樣提供一種印刷電路板,包括:一 底基板;一第一絕緣層,形成於該底基板的一側且其中形 成有溝槽:-第二絕緣層,形成於該底基板的另__側且其 中形成有盲孔洞;—第一電路層,包含使用一電鍍製程而 形成方、S玄第一絕緣層之該些溝槽中的電路圖樣及盲孔;以 及-第二電路層’包含形成於該第二絕緣層中之盲孔。 其中,在該些溝槽中可形成有突起物。 本發月其中再一態樣提供一種印刷電路板之製造方 法,包括:於一底基板之兩側上形成絕緣層;於該些絕緣 層中形成溝槽;在包含該些溝槽之該些絕緣層±,藉由_ 電鍍製私形成電鍍層’以及藉由移除過度形成於該些絕緣 層上之該些電鍍層,來形成電路層。 6 201114336 其申,在該些電鍍層之形成過程中,可藉由在包含該 些溝槽之該些絕緣層上形成無電電鍍層,然後電解電鍍該 無電電鍍層來形成該些電鍍層。 再者,在該些電路層之形成過程中,可藉由蝕刻該些 過度形成的電鍍層來形成該些電路層。 更者在該些電,路層之形成過程中,可藉由研磨該些 過度形成的電鑛層來形成該些電路層。 本發明其中復一態樣提供一種印刷電路板之製造方 法,包括:於一底基板之一側上形成一第一絕緣層,並於 該底基板之另-側上形成—第Ί緣層;於該第—絕緣層 中形成溝槽,並於該第二絕緣層中形成盲孔洞;以及在形 成於該第'絕緣層中之該些溝槽中,藉由—電錄製程形成 第-電路層,並於該第二絕緣層上形成一含有盲孔之第二 電路層》 其中,該第-電路層及該第二電路層之形成過程可包 括:於包含該些溝槽之該第一絕緣層上形成一無電電鍍 層,然後電解電鍍該無電電鍍層,以形成一第一電鍍層’ 並於包含該些盲孔之.該第二絕緣層上形成一無電電鍍層, 然後電解電鑛該無電電㈣,以形成―第二電 電鍍層,以形成該第 名虫刻阻劑,然後形成 口;以及蝕刻移除由 過度形成在該第一絕緣層上之該第一 一電路層;於該第二電鍍層上塗覆— 用來在該蝕刻阻劑中.形成一電路之開 用來形成-電路之該些開口所暴露之該第二電錄層,然後 移除該蝕刻阻劑,以形成該第二電路層。 201114336 再者,在該第一電鍍層及該第二電鍍層之形成過程 中,該第一電鍍層之厚度可不同於該第二電鍍層。 更者,在該第一電路層之形成過程中,可藉由蝕刻移 除過度形成於S亥第一絕緣層上之該第一電鍵層。 另外,在該第-電路層之形成過程中,當藉由姓刻移 除該第一電鍍層時,可透過蝕刻移除該第二電鍍層至其具 有一預定厚度。 此外,在該第-電路層之形成過程中,可藉由研磨移 除過度形成於該第一絕緣層上之該第一電鍍層。 又該帛f:路層&該第二電路層t形成過程可包 括··於包含該些溝槽之該第一絕緣層上形成一無電電鑛 層’並於包含該些盲孔之該第二絕緣層上形成一無電電鍍 層’然後於該第二絕緣層±塗覆一電鍵阻齊j,而後形成用 來在該電鍍阻劑中形成一電路之開口;電解電鍍該無電電 鍍層,以在包含該些溝槽之該第一絕緣層上形成一第一電 鑛層及在用於電路之該些開口中形成—第二電制;移除 過度形成在該第-絕緣層上之該第一電鍍層,以形成該第 -電路層;以及剝除該電鑛阻劑,然後移除該無電電鑛層, 以形成該第二電路層。 再者,在該第一電鍍層及該第二電鍍層之形成過程 中,該第一電鍍層之厚度可不同於該第二電鍍層。 更者,在該第一電路層之形成過程中,可藉由蝕刻移 除過度形成於該第一絕緣層上之該第一電鍍層。 201114336 另外,在該第一電路層之形成過程中,當藉由蝕刻移 除該第一電鍍層時,可透過蝕刻移除該第二電鍍層至其具 有一預定厚度。 此外,在該第一電路層之形成過程中,可藉由研磨移 除過度形成於該第一絕緣層上之該第一電鍍層。 藉由以下具體實施例之詳細敘述及隨附圖式,可更加 清楚瞭解本發明之各種目的、特徵及優點。 使用於本案說明書及申請專利範圍之術語及用詞不應 侷限於一般或字典中之字義,而應根據發明者藉由該術語 來適當定義其概念之原則,來解釋本發明技術領域之意義 與概念’以描述其所知實施本發明之最佳方法。 【實施方式】 藉由以下詳細敘述及較佳具體實施例,與隨附圖式, 可更加清楚瞭解本發明之目的、特徵及優點。在從頭到尾 的圖式中,相同的元件符號係指相同或類似的元件,且不 再贅述。此外,於本發明之敘述中,當相關領域之詳細敘 述會模糊本發明之要點時,將省略該敘述。 以下,參考所附的圖式,將詳細描述本發明較佳具體 實施例。 圖7為本發明第一具體實施例之印刷電路板剖面圖◊參 考圖7,後文將詳述本發明第一具體實施例之印刷電路板。 如圖7所不,此具體實施例之印刷電路板包含:底基板 10〇、形成於底基板100兩側且其中形成有溝槽12〇之絕緣層 201114336 110、與包含電路圖樣123及盲孔125 (使用電鍍製程而形成 於該些溝槽120中)的電路層140。 在底基板100之結構中,每一者之一側上形成有内電路 層108的内絕緣層106,係形成在兩側具有核心電路層1 〇4之 核心絕緣層102兩側,且分別形成在内絕緣層ι〇6之内電路 層108 ’係藉由穿過核心絕緣層1〇2及内絕緣層ι〇6之内盲孔 而相互連接,其中圖7所示之底基板1〇〇僅為一示例,各種 不同種類的底基板皆可作為底基板。 絕緣層110形成在底基板1〇〇兩側,且其中形成有用於 形成電路圖樣123及盲孔125之溝槽120。溝槽120可全部皆 用凹刻方式形成於絕緣層110,而較佳可藉由移除部分凹刻 之絕緣層1 1 0來形成具有突起物127之溝槽120。突起物127 的功用’在於將大範圍的凹槽分隔為小範圍凹槽,而得以 在凹槽120中電鍍出均勻厚度。 電路層140包含電路圖樣123及盲孔125,且其藉由電鑛 製程形成在溝槽120中’其中電路層14〇因為透過電鍍製程 形成在溝槽中,所以其被埋在絕緣層丨1 〇中。 根據此具體實施例之印刷電路板,由於電路層14〇被埋 在絕緣層110中’故在電路圖樣下端不會發生底切現象,而 與使用習知半加成製程所形成的電路層有所區別。再者, 根據此具體實施例之印刷電路板,可使用溝槽120同時形成 電路層I 40,因此可以簡化其製程。 圖8為本發明第一具體實施例之印刷電路板剖面圖。參 考圖8 ’後文將詳述本發明第二具體實施例之印刷電路板。 201114336 如圖8所示,此具體實施例之印刷電路板包含··底基板 100、形成於底基板100—側且其中形成有溝槽〗2〇之第一絕 緣層210、形成於底基板100另一側且其中形成有盲孔洞225 之第二絕緣層220、包含電路圖樣123及盲孔125 (使用電鍍 製程形成於第一絕緣層210之溝槽12〇中)之第一電路層 230、及包含盲孔(形成於第二絕緣層22〇中)之第二電路層 240 ° 亦即,在此具體實施例中,利用如同第一具體實施例 所述結構的溝槽,使底基板1〇〇的一側具有埋在第一絕緣層 210之第-電路層23〇,並使其另—側具有含突出電路圖樣 (使用一般電路圖樣製程’如減成製程或半加成製程所形成) 之第二電路層240。由於第二具體實施例除此之外其餘皆與 第一具體實施例相同,故在此不贅述第二具體實施例。 根據此具體實施例的印刷電路板,可以使用溝槽12〇, 而在印刷電路板一側形成高品質及高可靠度之細電路,且 在其另一側可以利用減成製程或半加成製程,形成相對具 有價格競爭性的電路層,因此可以降低其製造成本。亦即, 虽選擇性在印刷電路板一側形成細電路時,則可用此具體 實施例的印刷電路板。此外,根據此具體實施例之印刷電 路板可使用溝槽及減成製程或半加成製程兩者,而讓電 路層230及240同時形成在其兩側,故可簡化其製程。 圖9至12為本發明第一具體實施例中印刷電路板之製 法剖面圖,參考圖9至12,本具體實施例之印刷電路板的製 法描述於下。 201114336 首先,如圖9所示,在底基板1 〇〇兩側形成絕緣層1丨〇, 其中如圖9所示之底基板1〇〇的結構中,每一者之一側上形 成有内電路層108的内絕緣層106,係形成在兩側具有核心 電路層104之核心絕緣層丨〇2兩側,且分別形成在内絕緣層 106之内電路層1 〇8,係藉由穿過核心絕緣層i 〇2及内絕緣層 106之内盲孔相互連接。不過,圖7所示之底基板1〇〇僅為一 示例’舉例而言’可使用單層絕緣構件作為底基板1〇〇,其 中底基板100兩側可不用額外形成絕緣層n 〇。 接著’如圖10所示,在絕緣層丨1{)中形成溝槽12〇。於 此情況下’可以藉由移除部分凹刻之絕緣層丨丨〇,而在大溝 槽1 20中就地形成突起物127,如此將大範圍的凹槽分隔為 小範圍凹槽’而可在後續製程中,於絕緣層n 〇上形成厚度 均勻的電鍍層150。 於此’溝槽120沒有特別限制,只要其在相關領域中屬 於廣為人知者即可,且可使用壓印製程或雷射製程,例如 摻雜你之纪紹石權石雷射(neodymium-doped yttrium aluminum garnet (Nd-YAG) laser)、二氧化碳雷射或脈衝紫 外線準分子雷射(pUlse UV(ultra-violet) excimer laser)。 接著’如圊1 1所示,於包含溝槽1 20内部之絕緣層1 1 〇 上’使用電鍍製程形成電路層1 50。形成在底基板1 00兩側 的兩絕緣層11 〇可同時電鍍,以減化印刷電路板的製程。具 體而言,於包含溝槽120之絕緣層1 10上,使用無電電鍍形 成無電電鍍層155,然後利用電解電鍍讓無電電鍍層155形 成電鍍層150。 12 201114336 然後,如圖12所示,移除過度形成於絕緣層110上之電 鍍層150來形成電路層140。在上述電鍍層150的形成中,電 鍍層150因為過度形成在絕緣層110上,而無法作為電路圖 樣123,因此必須要移除過度形成的電鍍層150 »對於過度 形成的電鍍層150,可使用任何選自機械研磨、化學研磨、 化學機械研磨、钮刻及其結合中任一方式來移除。移除過 度形成的電鍍層150的步驟,可以同時執行在形成於底基板 100兩側上之兩絕緣層100,以簡化印刷電路板的製程。 圓13至19為本發明第二具體實施例中印刷電路板之製 法剖面圖,參考圖13至19,第二具體實施例之印刷電路板 的製法描述於下》 首先,如圖13所示,於底基板1〇〇的一側形成第一絕緣 層210 ’並於底基板1〇〇的另一側形成第二絕緣層22〇。在此 具體實施例中,雖然絕緣層分成第一絕緣層21〇及第二絕緣 層220 ’但底基板與前述第一具體實施例相同,且絕緣層基 本上也與前述第一具體實施例相同。於此,將絕緣層分成 第絕緣層210及第二絕緣層220的理由,在於將一構件與 另—構件作區別》 接著,如圖14所示,於第一絕緣層21〇中形成溝槽12〇, 並於第二絕緣層220中形成盲孔洞225。在此情況下,可以 藉由移除部分凹刻之第一絕緣層21〇,而在大溝槽12〇中形 成突起物127,如此將大範圍的凹槽分隔為小範圍凹槽,而 可在後續製程中,於第一絕緣層21〇上形成厚度均勻的電鍍 層 250。 13 201114336 如同於第一具體實施例,可使用壓印製程或雷射製 程,例如摻雜物之紀紹石權石雷射(neodymium-doped yttrium aluminum garnet (Nd-YAG) laser)、二氧化碳雷射或 脈衝紫外線準分子雷射(pulse UV(ultra-violet) excimer laser),於第一絕緣層210中形成溝槽120。再者,可以使用 YAG雷射或C02雷射於第二絕緣層220中形成盲孔洞225。 而後’如圖1 5及16所示’在含有溝槽1 20之第一絕緣層 210上,藉由無電電鍍形成無電電鍍層丨55,然後藉由電解 電鍍將無電電鍍層155形成為第一電鍍層250,並於含有盲 孔洞225之第二絕緣層220上’藉由無電電鍍形成一無電電 鍵層155,然後藉由電解電鍍將無電電鍍層ι55形成為第二 電鍍層260。在此情況下’第一絕緣層2丨〇及第二絕緣層22〇 可被分別電鍍,但如圖15及16所示,也可同時無電電鍍而 後電解電鑛,以簡化印刷電路板之製程。 電鍍包含無電電鍍及電解電鍍。首先,使用無電電鍍 形成無電電鍍層1 55 ’而後進行電解電鍍,如此可在第一絕 緣層210上形成第_電錄層25(),並在n緣層上形成 第-電鑛層260。於此’考慮到移除第一電鍵層25〇及蚀刻 第一電鍍層260之後續步驟,第一電鍍層25〇及第二電鍍層 260互相可具有不同厚度。 然後,如圖1 7所+ ,」 ,、 n ^ 鈕由移除在第一絕緣層210上過度 形成之第一電鍵層250,开彡# 化成第一電路層230。在上述第一 電鑛層250的形成中,坌—步 讲此Ά 弟—電鍍層250因為過度形成在第一 ,.邑..彖層2 1 〇上,而|法作 * 1乍為電路圖樣丨23,因此必須要移除 201114336 過度形成的第一電鍍層250。對於過度形成的第一電鍍層 250’可使用任何選自機械研磨、化學研磨、化學機械研磨、 触刻及其結合中任一方式來移除,以形成第一電路層23〇。 再者’當使用蝕刻移除過度形成的第一電鍍層250時, 也可以使用蝕刻移除第二電鍍層260至具有預定厚度。在此 情況下’經過蝕刻的第二電鍍層260之厚度最終則成為第二 電路層240的厚度,亦即在第二電鍍層250被蝕刻的時候, 第二電鍍層260同樣也被蝕刻,因此可以決定後續步驟所形 成之第二電路層240的厚度。 接著,如圖18所示,在第二電鍍層260上塗覆蝕刻阻劑 270 ’然後在蝕刻阻劑270中形成用於形成電路之開口 275。 於此,如乾膜之光感材料可作為蝕刻阻劑270,且用於形成 電路之開口可藉由曝光或顯影來形成。在後續製程期間, 藉由蝕刻形成第二電路層240,於此情況下,為了防止事先 形成的第一電路層230受触刻而損害,可在第一絕緣層21〇 上完全塗覆蝕刻阻劑270。 然後’如圖1 9所示’藉由姓刻,移除經由開口 275 (用 於形成電路)暴露之第二電鍍層260,然後移除蝕刻阻劑 270 ’以形成第二電路層240。具體地說,只有選擇性蝕刻 被開口 275 (用於形成電路)所暴露的第二電鍍層260,以獲 得電路圖樣,並使用如氣化鐵、氣化銅或類似者之剝除劑 移除蚀刻阻劑270,以完成第二電路層240。 15 201114336 根據此具體實施例之印刷電路板的製法,可使用溝槽 120形成電路層230,且使用減成製程形成電路層240,以同 時形成電路層230及240,故可增加印刷電路板的製造效率。 圖20至27為本發明第三具體實施例中印刷電路板之製 法剖面圖,參考圖20至27,第三具體實施例之印刷電路板 的製法描述於下。 首先,如圖20及21所示,於底基板1〇〇—側形成第一絕 緣層2 1 0及其另一側形成第二絕緣層220的步驟,以及於第 —絕緣層2 1 0中形成溝槽120及於第二絕緣層220中形成盲 孔洞225的步驟,如同前述第二具體實施例,因此將不再贅 述詳細步驟。 而後’如圖22及23所示,在含有溝槽120之第一絕緣層 210上形成無電電鍍層155,並在含有盲孔洞225之第二絕緣 層220上形成無電電鍍層155,然後在第二絕緣層22〇上塗覆 電鍍阻劑280,然後在電鍍阻劑280中形成用於形成電路之 開口 285。此情況下’第一絕緣層210及第二絕緣層22〇可被 分別無電電鍍,但如圖22及23所示,也可同時無電電鍍, 以增加印刷電路板之製造效率。同時,在第二絕緣層2 2 〇上 塗覆電鍍阻劑280 ’然後於電鍍阻劑280中使用曝光或顯影 升> 成開口 285 (用於形成電路),以在後續製程中於開口 285 (用於形成電路)内形成第二電鍍層260。 然後,如圖24所示,藉由電解電鍍無電電鍍層丨55,而 在含有溝槽丨20之第一絕緣層210上形成第一電鍍層25〇,並 在開口 285 (用於形成電路)中形成第二電鍍層26〇。在此情 16 201114336 況下’第一絕緣層210及用於形成電路之開口 285可分別電 解電鑛’但如圖22及23所示,也可同時電解電鑛,以增加 印刷電路板之製造效率。再者,考慮到移除第一電鍍層25〇 之後續步驟’第一電鍍層250及第二電鍍層260互相可具有 不同厚度。 接著’如圖25所示,藉由移除在第一絕緣層21〇上過度 形成之第一電鍍層250,形成第一電路層230。在上述第一 電鍍層250的形成中,第一電鍍層25〇因為過度形成在第一 絕緣層210上,而無法作為電路圖樣123,因此必須要移除 過度形成的第一電鍍層250。對於過度形成的第一電鍍層 250,可使用任何選自機械研磨、化學研磨、化學機械研磨、 #刻及其結合中任—方^來移除,以形成第-電路層230。 再者,當使用蝕刻移除過度形成的第一電鍍層25〇時, 也可以使用蝕刻移除第二電鍍層26〇至具有預定厚度。在此 清况下,經過蝕刻的第二電鍍層26〇之厚度最終則成為第二 電路層細的厚度,亦即在第二電鍵層25G被㈣的時候, 第二電鑛層260同樣也被餘刻,因此可以決定後續步驟所形 成之第一電路層240的厚度。 …:後如圖26及27所示,藉由剝除電鍍阻劑28〇而後移 除無電電鍍層155,來形成第二電路層2m,可以藉 :只移除無電電鍍層155表面沒有形成第二電鑛層⑽之部 刀,來選擇性移除無電電鍍層i 55, — ^ ^ ^ ^ 快速勉刻來移I 1了❹祕刻或 17 201114336 根據此具體實施例之印刷電路板的製法,可使用溝槽 120形成電路層230,且使用半加成製程形成電路層240,以 同時形成電路層230及240,故可增加印刷電路板的製造效 率。 如上所述’根據本發明’在底基板兩側皆可形成溝槽, 如此可在底基板兩側同時形成電路圖樣,俾能簡化製程, 達到細電路圖樣。 再者,根據本發明,透過使用溝槽在底基板一側形成 電路層,以及透過使用減成製程或半加成製程在底基板另 側升》成電路層’如此得以在底基板兩側同時形成電路 層’俾能簡化製程及降低製造成本。 此外,根據本發明,在溝槽中形成突起物,如此可以 將溝槽分成數個小溝槽,以改善電鑛誤差。 雖然本發明為了說明而揭露出具體實施例,但本領域 熟悉技術之人士皆可知悉各種可能之修飾、添加及置換, 其皆未恃離如隨附中請專利範圍所述之本發明範嘴及精 神。 簡單的修飾、添加及置換皆屬於本發明之料中且 本發明具體範疇將清楚定義於後附之申請專利範圍中。 【圖式簡單說明】 藉由具體實施例之詳細敘述及隨_ <,可更加清楚 本發明之各種目的、特徵及優點,其中: 201114336 圖1至6係使用半加成製程形成電路圖樣之習知 7 ’女的剖 視圖。 圖7為本發明第一具體實施例之印刷電路板剖面圖。 圖8為本發明第二具體實施例之印刷電路板剖面圖。 圖9至12為本發明第一具體實施例中印刷電路板之製法剖 面圖。 圖13至19為本發明第二具體實施例中印刷電路板之製法剖 面圖。 圖20至27為本發明第三具體實施例中印刷電路板之製法刳 面圖。 【主要元件符號說明】 100 底基板 120 溝槽 110, 12 絕緣層 123 電路圖樣 125, 26 盲孔 140, 28 電路層 108 内電路層 106 内絕緣層 104 核心電路層 102 核心絕緣層 127 突起物 210 第一絕緣層 225, 16 盲孔洞 220 第二絕緣層 230 第一電路層 240 第二電路層 150 電鍍層 155, 18 無電電鍍層 250 第一電鍍層 260 第二電锻層 270 姓刻阻劑 275, 285, 22 開口 280 電鍍阻劑 14 金屬層 201114336 24 電解電鍍層 20 乾膜 20
Claims (1)
- 201114336 七、申請專利範圍·· 1. 一種印刷電路板,包括: 一底基板; 絕緣層’形成於該底基板的兩側且其中形成有溝槽 以及 ^ 電路層,包含使用一電鍍製程而形成於該些溝槽令 電路圖樣及盲孔。 2. 如申請專利範圍第1項所述之印刷電路板,其中, 該些溝槽中形成有突起物。 3. —種印刷電路板,包括: 一底基板; 一第一絕緣層,形成於該底基板的一側且其中形成有 溝槽; 一第一絕緣層’形成於該底基板的另一側且其中形成 有盲孔洞; 一第一電路層,包含使用一電鍍製程而形成於該第一 絕緣層之該些溝槽中的電路圖樣及盲孔;以及 第二電路層,包含形成於該第二絕緣層中之盲孔。 4. 如申請專利範圍第3項所述之印刷電路板,其中,在 該些溝槽中形成有突起物。 5. —種印刷電路板之製造方法,包括: 於—底基板之兩側上形成絕緣層; 於該些絕緣層中形成溝槽; 21 201114336 在包含該些溝槽之該些絕緣層上,藉由一電鍍製裎形 成電鍵層:以及 藉由移除過度形成於該些絕緣層上之該些電鍵層,來 形成電路層。 6 ·如申凊專利範圍第5項所述之印刷電路板之製造方 法,其中’在該些電鍍層之形成過程中,藉由在包含該些 溝槽之該些絕緣層上形成無電電鍍層,然後電解電鍍該些 無電電鍍層來形成該些電鍍層。 7. 如申請專利範圍第5項所述之印刷電路板之製造方 法,其中,在該些電路層之形成過程中,藉由蝕刻該些過 度形成的電鑛層來形成該些電路層。 8. 如申請專利範圍第5項所述之印刷電路板之製造方 法,其中,在該些電路層之形成過程中,藉由研磨該些過 度形成的電鑛層來形成該些電路層。 9· 一種印刷電路板之製造方法,包括: 於一底基板之一側上形成一第一絕緣層,並於該底基 板之另一側上形成一第二絕緣層; 於該第一絕緣層中形成溝槽,並於該第二絕緣層中形 成盲孔洞;以及 在形成於該第一絕緣層中之該些溝槽中,藉由一電鍍 製裎形成第一電路層,並於該第二絕緣層上藉由一電鍍 製程形成一含有盲孔之第二電路層。 22 201114336 10.如申請專利範圍第9項所述之印刷電路板之製造 方法’其中,該第一電路層及該第二電路層之形成過程包 括: 於包含該些溝槽之該第一絕緣層上形成一無電電鑛 層’然後電解電鍍該無電電鍍層,以形成一第一電鑛層, 並於包含該些盲孔之該第二絕緣層上形成一無電電鍍層, 然後電解電链該無電電鑛層,以形成一第二電鑛層; 移除過度形成在該第一絕緣層上之該第一電鑛層,以 形成該第一電路層; 於該第一電鍍層上塗覆一蝕刻阻劑,然後形成用來在 該蝕刻阻劑中形成一電路之開口;以及 蝕刻移除由用來形成一電路之該些開口所暴露之該第 二電鍍層,然後移除該蝕刻阻劑,以形成該第二電路層。 11. 如申請專利範圍第10項所述之印刷電路板之製造 方法,其中,在該第一電鍍層及該第二電鍍層之形成過程 中,該第一電鍍層之厚度不同於該第二電鍍層。 12. 如申叫專利範圍第丨〇項所述之印刷電路板之製造 方法’其中’在該第一電路層之形成過程中,藉由姓刻移 除過度形成於該第一絕緣層上之該第一電鍍層。 13. 如申明專利範圍第丨2項所述之印刷電路板之製造 方法其中’在邊第一電路層之形成過程中,當藉由蝕刻 移除該第-電鍍層時,透過蝕刻移除該第二電鍍層至其具 有一預定厚度。 23 201114336 14·如申請專利範圍第]〇項所述之印刷電路板之製造 方法’其中’在該第-電路層之形成過程中,藉由研磨移 除過度形成於該第一絕緣層上之該第一電鍍層。 15.如申請專利範圍第9項所述之印刷電路板之製造 方法,其中,言玄第-電路層及該第二電路層之形成過程包 括: 於包含該些溝槽之該第一絕緣層上形成一無電電鍍 層並於包3 °亥些盲孔之該第二絕緣層上形成一無電電鍵 層,然後於該第二絕緣層上塗覆一電鍍阻劑,而後形成用 來在該電鍵阻劑中形成一電路之開口; 電解電鍍該無電電鍍層,以在包含該些溝槽之該第一 絕緣層上形成一第一電鍍層及在用於電路之該些開口中形 成一第二電鍍層; 移除過度形成在該第一絕緣層上之該第一電鍍層,以 形成該第一電路層;以及 剝除該電鍍阻劑,然後移除該無電電鍍層,以形成該 第二電路層。 16·如申請專利範圍第15項所述之印刷電路板之製造 方法,其中,在該第一電鍍層及該第二電鍍層之形成過程 中,該第一電鍍層之厚度不同於該第二電鍍層。 1 7.如申請專利範圍第丨5項所述之印刷電路板之製造 方法,其中,在該第一電路層之形成過程中,藉由蝕刻移 除過度形成於該第一絕緣層上之該第一電鍍層。 24 201114336 18·如申請專利範圍第17項所述之印刷電路板之製造 方法’其中,在該第一電路層之形成過程中,當藉由钱刻 移除該第一電鍍層時,透過蝕刻移除該第二電鍍層至其具 有一預定厚度。 19.如申請專利範圍第15項所述之印刷電路板之造 方法,且由 、,在該第一電路層之形成過程中,藉由研磨移 示過度形成於該第一絕緣層上之該第一電鍍層。 25
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090094729A KR20110037332A (ko) | 2009-10-06 | 2009-10-06 | 인쇄회로기판 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201114336A true TW201114336A (en) | 2011-04-16 |
Family
ID=43822317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098142042A TW201114336A (en) | 2009-10-06 | 2009-12-09 | Printed circuit board and method of manufacturing the same |
Country Status (4)
Country | Link |
---|---|
US (1) | US20110079421A1 (zh) |
JP (2) | JP5097763B2 (zh) |
KR (1) | KR20110037332A (zh) |
TW (1) | TW201114336A (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI399143B (zh) * | 2009-12-30 | 2013-06-11 | Unimicron Technology Corp | 線路板及其製程 |
TWI405515B (zh) * | 2009-12-30 | 2013-08-11 | Unimicron Technology Corp | 線路板及其製程 |
US20120064230A1 (en) * | 2010-09-13 | 2012-03-15 | Shih-Long Wei | Method for forming conductive via in a substrate |
KR20140018027A (ko) * | 2012-08-03 | 2014-02-12 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
CN106687864B (zh) | 2014-11-26 | 2020-07-03 | 日立化成株式会社 | 感光性树脂组合物、感光性元件、固化物、半导体装置、抗蚀图案的形成方法及电路基材的制造方法 |
JP6368657B2 (ja) * | 2015-02-02 | 2018-08-01 | 日本発條株式会社 | 金属ベース回路基板及びその製造方法 |
CN107580412A (zh) * | 2016-07-04 | 2018-01-12 | 北大方正集团有限公司 | 阶梯电路板及其制作方法 |
CN114745862A (zh) * | 2021-01-07 | 2022-07-12 | 欣兴电子股份有限公司 | 线路板及其制作方法 |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05198900A (ja) * | 1992-01-23 | 1993-08-06 | Furukawa Electric Co Ltd:The | 高周波大電流回路基板 |
JPH07135385A (ja) * | 1993-11-09 | 1995-05-23 | Fujikura Ltd | Fpcの導体回路形成方法 |
JPH08288603A (ja) * | 1995-04-11 | 1996-11-01 | Dainippon Printing Co Ltd | プリント配線板とその製造方法および転写用原版 |
JPH098458A (ja) * | 1995-06-16 | 1997-01-10 | Mitsubishi Electric Corp | プリント配線板及びその製造方法 |
MY139405A (en) * | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
JP2000232269A (ja) * | 1999-02-10 | 2000-08-22 | Nec Toyama Ltd | プリント配線板およびプリント配線板の製造方法 |
JP2000261109A (ja) * | 1999-03-11 | 2000-09-22 | Sharp Corp | 配線基板 |
JP2000340708A (ja) * | 1999-05-31 | 2000-12-08 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法並びに半導体装置 |
JP4129971B2 (ja) * | 2000-12-01 | 2008-08-06 | 新光電気工業株式会社 | 配線基板の製造方法 |
WO2002061765A1 (fr) * | 2001-01-29 | 2002-08-08 | Jsr Corporation | Particule composite pour dielectriques, particule de resine composite ultra-microparticulaire, composition pour realiser des dielectriques et leur utilisation |
US20030038754A1 (en) * | 2001-08-22 | 2003-02-27 | Mikael Goldstein | Method and apparatus for gaze responsive text presentation in RSVP display |
JP4305811B2 (ja) * | 2001-10-15 | 2009-07-29 | 株式会社日立製作所 | 液晶表示装置、画像表示装置およびその製造方法 |
JP4392157B2 (ja) * | 2001-10-26 | 2009-12-24 | パナソニック電工株式会社 | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 |
US6936336B2 (en) * | 2002-03-15 | 2005-08-30 | Kyocera Corporation | Transfer sheet and production method of the same and wiring board and production method of the same |
JP3961537B2 (ja) * | 2004-07-07 | 2007-08-22 | 日本電気株式会社 | 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法 |
KR100716826B1 (ko) * | 2005-05-10 | 2007-05-09 | 삼성전기주식회사 | 전자부품이 내장된 기판의 제조방법 |
JP4535002B2 (ja) * | 2005-09-28 | 2010-09-01 | Tdk株式会社 | 半導体ic内蔵基板及びその製造方法 |
JP2007129180A (ja) * | 2005-10-03 | 2007-05-24 | Cmk Corp | プリント配線板、多層プリント配線板及びその製造方法 |
JP2007109825A (ja) * | 2005-10-12 | 2007-04-26 | Nec Corp | 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法 |
JP4819471B2 (ja) * | 2005-10-12 | 2011-11-24 | 日本電気株式会社 | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 |
TW200746940A (en) * | 2005-10-14 | 2007-12-16 | Ibiden Co Ltd | Printed wiring board |
JP4802998B2 (ja) * | 2005-12-19 | 2011-10-26 | セイコーエプソン株式会社 | 静電型超音波トランスデューサの駆動制御方法、静電型超音波トランスデューサ、これを用いた超音波スピーカ、音声信号再生方法、超指向性音響システム及び表示装置 |
KR100763837B1 (ko) * | 2006-07-18 | 2007-10-05 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
KR100761706B1 (ko) * | 2006-09-06 | 2007-09-28 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
KR100782407B1 (ko) * | 2006-10-30 | 2007-12-05 | 삼성전기주식회사 | 회로기판 제조방법 |
WO2008053833A1 (fr) * | 2006-11-03 | 2008-05-08 | Ibiden Co., Ltd. | Tableau de câblage imprimé multicouche |
KR100836651B1 (ko) * | 2007-01-16 | 2008-06-10 | 삼성전기주식회사 | 소자내장기판 및 그 제조방법 |
KR20080076241A (ko) * | 2007-02-15 | 2008-08-20 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
KR20090057820A (ko) * | 2007-12-03 | 2009-06-08 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR100857165B1 (ko) * | 2007-04-13 | 2008-09-05 | 삼성전기주식회사 | 회로기판 제조방법 |
KR100905566B1 (ko) * | 2007-04-30 | 2009-07-02 | 삼성전기주식회사 | 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법 |
KR100811034B1 (ko) * | 2007-04-30 | 2008-03-06 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판의 제조방법 |
JP5496445B2 (ja) * | 2007-06-08 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR100832651B1 (ko) * | 2007-06-20 | 2008-05-27 | 삼성전기주식회사 | 인쇄회로기판 |
KR100902128B1 (ko) * | 2007-09-28 | 2009-06-09 | 삼성전기주식회사 | 방열 인쇄회로기판 및 반도체 칩 패키지 |
KR100890447B1 (ko) * | 2007-12-27 | 2009-03-26 | 주식회사 코리아써키트 | 매립형 인쇄회로기판 제조방법 |
KR100951449B1 (ko) * | 2008-01-03 | 2010-04-07 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2009200356A (ja) * | 2008-02-22 | 2009-09-03 | Tdk Corp | プリント配線板及びその製造方法 |
KR100997199B1 (ko) * | 2008-07-21 | 2010-11-29 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 제조방법 |
JP2010087499A (ja) * | 2008-09-30 | 2010-04-15 | Ibiden Co Ltd | コンデンサ装置の製造方法 |
JP2010118635A (ja) * | 2008-11-12 | 2010-05-27 | Ibiden Co Ltd | 多層プリント配線板 |
-
2009
- 2009-10-06 KR KR1020090094729A patent/KR20110037332A/ko not_active Application Discontinuation
- 2009-12-08 JP JP2009278846A patent/JP5097763B2/ja not_active Expired - Fee Related
- 2009-12-09 US US12/634,520 patent/US20110079421A1/en not_active Abandoned
- 2009-12-09 TW TW098142042A patent/TW201114336A/zh unknown
-
2012
- 2012-08-22 JP JP2012183219A patent/JP5379281B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110079421A1 (en) | 2011-04-07 |
JP5379281B2 (ja) | 2013-12-25 |
KR20110037332A (ko) | 2011-04-13 |
JP2011082472A (ja) | 2011-04-21 |
JP2012227557A (ja) | 2012-11-15 |
JP5097763B2 (ja) | 2012-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201114336A (en) | Printed circuit board and method of manufacturing the same | |
JP2009124098A (ja) | 電気部材及びそれを用いた印刷回路基板の製造方法 | |
TW200939927A (en) | Wiring substrate and its manufacturing process | |
CN102159035A (zh) | 印刷电路板及其制作方法和制作双面印刷电路板的方法 | |
KR20100061021A (ko) | 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법 | |
JP5188947B2 (ja) | 多層配線基板の製造方法 | |
US20090133253A1 (en) | Method of manufacturing printed circuit board | |
KR20100109698A (ko) | 인쇄회로기판의 제조방법 | |
JP2009117438A (ja) | 配線パターンの形成方法および配線基板の製造方法 | |
JP2005222999A (ja) | 両面型回路配線基板の製造方法 | |
TWI280827B (en) | Circuit board manufacturing method | |
JP2007329325A (ja) | 配線基板の製造方法 | |
CN102413639A (zh) | 一种电路板的制造方法 | |
JP4350922B2 (ja) | 両面可撓性回路基板の製造法 | |
JP2005217216A (ja) | 半導体装置用両面配線テープキャリアおよびその製造方法 | |
KR100787385B1 (ko) | 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법 | |
JP4547958B2 (ja) | 多層配線基板の製造方法 | |
JP2003332503A (ja) | 放熱板を有する回路基板及びその製造法 | |
KR100813441B1 (ko) | 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법 | |
KR20140071771A (ko) | 인쇄회로기판 및 이의 제조방법 | |
KR100911204B1 (ko) | 빌드업 고집적 회로기판의 제조방법 | |
KR20100068747A (ko) | 인쇄회로기판 제조방법 | |
KR100843367B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101085476B1 (ko) | 인쇄회로기판 제조방법 | |
KR100861612B1 (ko) | 캐리어를 이용한 인쇄회로기판의 제조 방법 |